JPH01110265A - Waveform processing circuit - Google Patents

Waveform processing circuit

Info

Publication number
JPH01110265A
JPH01110265A JP26873187A JP26873187A JPH01110265A JP H01110265 A JPH01110265 A JP H01110265A JP 26873187 A JP26873187 A JP 26873187A JP 26873187 A JP26873187 A JP 26873187A JP H01110265 A JPH01110265 A JP H01110265A
Authority
JP
Japan
Prior art keywords
circuit
offset
output
input
full
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26873187A
Other languages
Japanese (ja)
Inventor
Kazuyuki Kubota
和之 窪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP26873187A priority Critical patent/JPH01110265A/en
Publication of JPH01110265A publication Critical patent/JPH01110265A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To remove the effect of an input offset component in the processing of a waveform using an amplifier, by detecting input offset voltage and canceling offset using said offset voltage. CONSTITUTION:An input signal is converted to forward and reverse waveform signals by a full-wave rectifying circuit and the peak values of the respective signals are calculated by a peak detection circuit 200 and the difference therebetween is further obtained by a subtractor circuit 300. This difference is twice offset voltage. When the output obtained by reducing said difference to 1/2 is inputted to a cancel circuit 500 as offset detection output from a 1/2 output generating circuit 400, offset is canceled from the input signal containing offset to obtain a processed signal.

Description

【発明の詳細な説明】 〔概要〕 オフセットを有することがある入力を取扱う回路、例え
ば全波整流回路に用いて好適な波形処理回路に関し、 周期関数波形入力のオフセットをキャンセルする波形処
理回路を提供することを目的とし、基準レベルに対して
正側、負側に繰シ返して機動する入力信号をそれぞれ正
転2反転させて整流する全波整流回路と、これら正転1
反転された波形のピーク値を検出するピーク検出回路と
、各ピーク値の差を得る減算回路と、この減算回路の出
力を1/2にする1/2出力発生回路と、この1/2出
力発生回路の出力を用いて前記入力信号における基準レ
ベルのオフセットを除去し念信号を出力するキャンセル
回路とで構成する。
[Detailed Description of the Invention] [Summary] Regarding a waveform processing circuit suitable for use in a circuit that handles an input that may have an offset, such as a full-wave rectifier circuit, the present invention provides a waveform processing circuit that cancels the offset of a periodic function waveform input. For the purpose of
A peak detection circuit that detects the peak value of the inverted waveform, a subtraction circuit that obtains the difference between each peak value, a 1/2 output generation circuit that reduces the output of this subtraction circuit to 1/2, and this 1/2 output. and a cancellation circuit that uses the output of the generation circuit to remove the offset of the reference level in the input signal and outputs a psychic signal.

〔産業上の利用分野〕[Industrial application field]

本発明は、オフセットを有することがある入力を取扱う
回路、例えば全波整流回路に用いて好適な波形処理回路
に関する。
The present invention relates to a waveform processing circuit suitable for use in a circuit that handles an input that may have an offset, such as a full-wave rectifier circuit.

〔従来の技術〕[Conventional technology]

正弦波のような周期関数波形を扱う場合、その波形がオ
フセットをもつケースがある。入力波形がオフセットを
もっているときは、その入力をアンプで増幅したとき、
オフセット分まで増幅されて取ね出される。
When dealing with a periodic function waveform such as a sine wave, there are cases where the waveform has an offset. When the input waveform has an offset, when the input is amplified by an amplifier,
The signal is amplified to the offset amount and extracted.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、オフセット分まで増幅されるのは、波形処理上
好ましい状態ではない。
However, amplification to the extent of the offset is not a desirable state in terms of waveform processing.

第5図(a) 、 (b)は、入力オフセットがあると
きの全波整流回路の入力波形と出力波形であり、同図(
a)の如く入力正弦波がオフセットをもっていれば、同
図(b)のように正転波と反転波の波高値が異なる(波
高値の差は、入力オフセット電圧VOIPFの2倍の2
vO〃となる)などの障害ともなり、絶対値増幅回路(
入力電圧の極性に関係なく、その絶対値を同一極性の電
圧として出力する回路)の場合には、その絶対値増幅回
路としての機能が損われる。
Figures 5(a) and 5(b) show the input and output waveforms of the full-wave rectifier circuit when there is an input offset;
If the input sine wave has an offset as shown in (a), the peak values of the normal wave and the inverted wave are different as shown in (b) of the same figure (the difference in peak value is 2 times the input offset voltage VOIPF).
vO〃), and the absolute value amplification circuit (
In the case of a circuit that outputs the absolute value of an input voltage as a voltage of the same polarity regardless of its polarity, its function as an absolute value amplifying circuit is impaired.

本発明の目的は、周期関数波形入力のオフセットをキャ
ンセルする波形処理回路を提供することにある。
An object of the present invention is to provide a waveform processing circuit that cancels the offset of a periodic function waveform input.

一戸一 〔問題点を解決するための手段〕 本発明の原理図である第1図により説明する。One household at a time [Means for solving problems] This will be explained with reference to FIG. 1, which is a diagram of the principle of the present invention.

本発明に係る波形処理回路は、基準レベルに対して正側
、負側に繰り返して撮動する入力信号をそれぞれ正転2
反転させて整流する全波整流回路100ヲ有し、との全
波整流回路100の出力である正転2反転波形信号のピ
ーク値を検出するピーク検出回路200が全波整流回路
100に接続されて込る。そして、各ピーク値の差を得
る減算回路300と、この減算回路300の出力を1/
2にする1/2出力発生回路400とが順次に接続され
ている。
The waveform processing circuit according to the present invention processes an input signal that is repeatedly photographed on the positive side and negative side with respect to a reference level, respectively.
It has a full-wave rectifier circuit 100 that inverts and rectifies the signal, and a peak detection circuit 200 that detects the peak value of a normal and two-inverted waveform signal that is the output of the full-wave rectifier circuit 100 is connected to the full-wave rectifier circuit 100. Enter. Then, a subtraction circuit 300 obtains the difference between each peak value, and the output of this subtraction circuit 300 is divided into 1/
A 1/2 output generating circuit 400 which converts the output voltage into 2 is connected sequentially.

更に、1/2出力発生回路400の出力を用いて上記入
力信号からオフセットを徐去して処理した信号を出力す
るキャンセル回路500が接続されてhるO 〔作用〕 入力信号は全波整流回路100で正転9反転波形信号に
変換され、それぞれのピーク値がピーク検出回路200
で求まり、更に減算回路300でその差が得られる。こ
の差は、オフセット電圧の2倍である。この差を1/2
にした出力を172出力発生回路400からオフセット
検出出力としてキャンセル回路500に入力すれば、オ
フセットを含む上記入力信号からオフセットがキャンセ
ルされて処理され比信号が得られる。
Furthermore, a cancellation circuit 500 is connected which uses the output of the 1/2 output generation circuit 400 to remove the offset from the input signal and outputs a processed signal. 100 is converted into a normal rotation 9 inversion waveform signal, and each peak value is detected by a peak detection circuit 200.
The subtraction circuit 300 further obtains the difference. This difference is twice the offset voltage. This difference is 1/2
If the resulting output is input from the 172 output generation circuit 400 to the cancellation circuit 500 as an offset detection output, the offset is canceled from the input signal including the offset and processed to obtain a ratio signal.

〔実施例〕〔Example〕

第1図〜第3図により本発明の一実施例を説明する。 An embodiment of the present invention will be described with reference to FIGS. 1 to 3.

第1図の入力端子INには、本実施例では正弦波信号が
供給されれる。第2図中の各回路は第1図の発明原理図
と同じ符号で示し、この波形処理回路は全波整流回路1
00と、ピーク検出回路200と、減算回路300と、
主出力発生回路400と、全波整流回路であるキャンセ
ル回路500とを備える。
In this embodiment, a sine wave signal is supplied to the input terminal IN in FIG. Each circuit in FIG. 2 is indicated by the same reference numeral as in the diagram of the invention principle in FIG. 1, and this waveform processing circuit is a full-wave rectifier circuit 1.
00, a peak detection circuit 200, a subtraction circuit 300,
It includes a main output generation circuit 400 and a cancellation circuit 500 which is a full-wave rectification circuit.

第2図において、全波整流回路100は、オペアンプ(
OPアンプ)11〜13と、MOSトランジスタ14.
15と、抵抗16〜19から成る。OPアンプ11.1
2は、それぞれ反転増幅回路、非反転増幅回路を構成し
ている。OPアンプ11の反転入力端子が、抵抗16を
介して入力端子INと接続され、非反転入力端子は接地
されている。
In FIG. 2, the full-wave rectifier circuit 100 includes an operational amplifier (
OP amplifiers) 11 to 13, and MOS transistors 14.
15 and resistors 16 to 19. OP amplifier 11.1
2 constitute an inverting amplifier circuit and a non-inverting amplifier circuit, respectively. The inverting input terminal of the OP amplifier 11 is connected to the input terminal IN via the resistor 16, and the non-inverting input terminal is grounded.

出力端子が、反転入力端子との間にフィードバック用の
抵抗17が接続されていると共に、OPアyプ13の非
反転入力端子に接続されている。また、OPアンプ13
0反転入力端子が接地され、その出力端子が各MO8)
ランジスタ14.15のゲートに接続されている。
A feedback resistor 17 is connected between the output terminal and the inverting input terminal, and the output terminal is connected to the non-inverting input terminal of the OP y 13. Also, OP amplifier 13
0 inversion input terminal is grounded, and its output terminal is connected to each MO8)
It is connected to the gates of transistors 14 and 15.

OPアンプ12の反転入力端子が抵抗18を介して接地
されると共に、出力端子との間にフィードバック用の抵
抗19が接続され、非反転入力端子が入力端子10と接
続されている。
An inverting input terminal of the OP amplifier 12 is grounded via a resistor 18, a feedback resistor 19 is connected between the OP amplifier 12 and the output terminal, and a non-inverting input terminal is connected to the input terminal 10.

ピーク検出回路200は、MOSトランジスタ21゜2
2と、コンデンサ23.24から成る。全波整流回路1
00のNMO8)ランジスタ14とPMOSトランジス
タ15のソース2.ドレイン間は、ピーク検出回路のN
MO8)ランジスタ21.22のソース、ドレイン間と
それぞれ縦続接続され、OPアング11,12の出力端
子が、これらMOSトテンジスタ14,21及び15.
22を介してそれぞれ各コンデンサ23.24の一端に
接続され、各コンデンサ23.24の他端が接地されて
いる。
The peak detection circuit 200 includes a MOS transistor 21゜2.
2 and capacitors 23 and 24. Full wave rectifier circuit 1
00 NMO8) Sources of transistor 14 and PMOS transistor 15 2. Between the drains is N of the peak detection circuit.
MO8) The sources and drains of transistors 21 and 22 are connected in cascade, respectively, and the output terminals of OP Angs 11 and 12 are connected to these MOS transistors 14, 21 and 15.
22 to one end of each capacitor 23, 24, and the other end of each capacitor 23, 24 is grounded.

減算回路300は、opアンプ31と、抵抗32〜35
から成っている。OPアンプ31の反転入力端子が抵抗
32を介してコンデンサ23の一端と接続され、出力端
子との間にフィードパ、ンク用の抵抗33が接続されて
いる。非反転入力端子は抵抗34′lr介してコンデン
サ24の一端に接続されると共に、抵抗35を介して接
地されている。
The subtraction circuit 300 includes an operational amplifier 31 and resistors 32 to 35.
It consists of An inverting input terminal of the OP amplifier 31 is connected to one end of a capacitor 23 via a resistor 32, and a feed pump resistor 33 is connected between the output terminal and the inverting input terminal. The non-inverting input terminal is connected to one end of the capacitor 24 via a resistor 34'lr, and is also grounded via a resistor 35.

る分圧回路で構成され、OPアンプ31の出力端子はこ
れら抵抗30.31を介して接地されている0 キャンセル回路500として、本実施例では、第2図に
示した全波整流回路1と同様のOPアンプ51〜53、
MOSトランジスタ54.55及び抵抗56〜59から
成る全波整流回路を用いている。
The output terminal of the OP amplifier 31 is grounded via these resistors 30 and 31. In this embodiment, the full-wave rectifier circuit 1 and the full-wave rectifier circuit 1 shown in FIG. Similar OP amplifiers 51 to 53,
A full-wave rectifier circuit consisting of MOS transistors 54 and 55 and resistors 56 to 59 is used.

1/2出力回路400の出力端子0UT1は、OPアン
プ51の非反転入力端子と、抵抗58を介して0Pアン
プ52の反転入力端子にそれぞれ接続されている。MO
Sトランジスタ54 、55は全波整流器の全波整流出
力を取り出す出力端子0UT2に接続されている。
The output terminal 0UT1 of the 1/2 output circuit 400 is connected to a non-inverting input terminal of an OP amplifier 51 and an inverting input terminal of an OP amplifier 52 via a resistor 58, respectively. M.O.
The S transistors 54 and 55 are connected to an output terminal 0UT2 from which the full-wave rectified output of the full-wave rectifier is taken out.

入力端子INに正弦波信号が入力された場合、入力信号
は全波整流回路1(300反転増幅回路、非反転増幅回
路でそれぞれ反転、正転され、これらはOPアンプ13
の出力によりオン、オフされるMOSトランジスタ14
.15により、それぞれ正の半波が取り出され、ピーク
検出回路200に供給される。ピーク検出回路200で
は、反転、正転のそれぞれの波形の正の半波がMOSト
ランジスタ21゜22e介り、てコンデンサ23.24
に加えられるので、それぞれの最大振幅を検出すること
ができる0 従って、入力正弦波信号が第3図(a)に示すようにオ
フセット電1圧VOPFを有する入力Vin (As1
nωt+ VOFF ) ノときは、MOSトランジス
タ15.14の出力V+□、■−1はそれぞれ同図(b
) 、 (c)に示す波形となり、コンデンサ24.2
3で得られるピーク出力v+2 、 v 2は同図(d
) 、 (e)に示すような波形となる。入力がA s
inωt+Voηのときは、それぞれ正転側h A +
 Vort 、反転側はA −VoFFがピーク値とし
て検出される。
When a sine wave signal is input to the input terminal IN, the input signal is inverted and normalized by the full-wave rectifier circuit 1 (300 inverting amplifier circuit and non-inverting amplifier circuit, respectively, and these are inverted and normalized by the OP amplifier 13
The MOS transistor 14 is turned on and off by the output of
.. 15, each positive half wave is taken out and supplied to the peak detection circuit 200. In the peak detection circuit 200, the positive half waves of the respective inverted and forward waveforms are connected to capacitors 23 and 24 via MOS transistors 21 and 22e.
Therefore, the input sine wave signal has an offset voltage of 1 voltage VOPF as shown in FIG.
nωt+ VOFF
), the waveform is shown in (c), and the capacitor 24.2
The peak output v+2, v2 obtained in 3 is shown in the same figure (d
), the waveform will be as shown in (e). input is A s
When inωt+Voη, the normal rotation side h A +
On the inversion side, A-VoFF is detected as the peak value.

減算回路300では、このような正転2反転双方の波形
のピーク値の差を求め’2出力発生回路400によシこ
のピーク値の差を1/2して入力オフセット電圧Vom
を検出する。ピーク値がそれぞれA + Vovt、 
A −VOFFの場合は、その差はA+VOF?−(A
 −VOFF ) = 2 Voffであり(第3図(
f)参照)、1/2することによりオフセット電圧VO
FFとなる(同図(g)参照)0 キャンセル回路500では、このような検出出力VO1
77を基準電圧として、入力正弦波からオフセット電圧
Voyy kキャンセルすることができ、出力端子0U
T2には、第3図(h)に示すような全波整流出力が得
られる。
The subtraction circuit 300 calculates the difference between the peak values of the waveforms of both the normal rotation and the inversion.
Detect. The peak values are A + Vovt, respectively.
If A - VOFF, is the difference A + VOFF? -(A
−VOFF ) = 2 Voff (Fig. 3 (
f)), by halving the offset voltage VO
becomes FF (see figure (g)) 0 In the cancellation circuit 500, such a detection output VO1
77 as the reference voltage, the offset voltage Voyyk can be canceled from the input sine wave, and the output terminal 0U
At T2, a full-wave rectified output as shown in FIG. 3(h) is obtained.

オフセットが除去された全波整流出力は、オフ期後よす
検出することができるので(第3図(g)参照)、オフ
セットキャンセルもこの時点から行われる(同図(h)
参照)0 第4図は他の実施例を示す。本実施例では全波整流回路
とピーク検出回路にダイオードD、〜D6を用いたもの
である。第2図と同様の構成部分には同一符号を付しで
ある。なお、第4図において61〜64はopアンプ、
65〜74は抵抗であるO 本実施例の励作も、第2図の場合と基本的に同様である
が、波形は全波整流波形が第2図の構成の回路とは逆に
負の方向に出るため、第4図の回路の波形は第3図(a
)の入力Vin以外は全て正負が逆になった波形となる
Since the full-wave rectified output from which the offset has been removed can be detected after the off period (see Figure 3 (g)), offset cancellation is also performed from this point (Figure 3 (h)).
Reference) 0 FIG. 4 shows another embodiment. In this embodiment, diodes D and D6 are used in the full-wave rectifier circuit and the peak detection circuit. Components similar to those in FIG. 2 are given the same reference numerals. In addition, in FIG. 4, 61 to 64 are operational amplifiers,
65 to 74 are resistors.O The excitation in this example is basically the same as the case in FIG. direction, the waveform of the circuit in Figure 4 is as shown in Figure 3 (a
) All waveforms other than the input Vin have reversed polarity.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、入力波形にオフセットがあった場合で
も、入力オフセット電圧を検出し、このオフセット電圧
を用いてオフセラトラキャンセルすることが可能であり
、増幅器を使用する波形処理の場合には入力オフセット
分が増幅されないので波形処理を行うときに効果がある
According to the present invention, even if there is an offset in the input waveform, it is possible to detect the input offset voltage and cancel the offset voltage using this offset voltage, and in the case of waveform processing using an amplifier. This is effective when performing waveform processing because the input offset is not amplified.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は発明の原理図である。 第2図はその具体例を示す回路図、第3図は第2図の各
部の波形図、第4図は他の実施例を示す回路図、第5図
は従来の問題点を説明する図である0 100・・・・・・全波整流回路、200・・・・・・
ピーク検出回500・・・・・・キャンセル回路。
FIG. 1 is a diagram showing the principle of the invention. Fig. 2 is a circuit diagram showing a specific example, Fig. 3 is a waveform diagram of each part of Fig. 2, Fig. 4 is a circuit diagram showing another embodiment, and Fig. 5 is a diagram explaining conventional problems. 0 100...Full wave rectifier circuit, 200...
Peak detection times 500...Cancellation circuit.

Claims (1)

【特許請求の範囲】[Claims]  基準レベルに対して正側、負側に繰り返して振動する
入力信号をそれぞれ正転、反転させて整流する全波整流
回路(100)と、これら正転、反転された波形のピー
ク値を検出するピーク検出回路(200)と、各ピーク
値の差を得る減算回路(300)と、この減算回路の出
力を1/2にする1/2出力発生回路(400)と、こ
の1/2出力発生回路(400)の出力を用いて前記入
力信号における基準レベルのオフセットを除去した信号
を出力するキャンセル回路(500)とを有することを
特徴とする波形処理回路。
A full-wave rectifier circuit (100) that rectifies input signals that repeatedly oscillate on the positive side and negative side with respect to a reference level by respectively forwarding and inverting them, and detecting the peak values of these forward and inverted waveforms. A peak detection circuit (200), a subtraction circuit (300) that obtains the difference between each peak value, a 1/2 output generation circuit (400) that reduces the output of this subtraction circuit to 1/2, and this 1/2 output generation circuit (400). A waveform processing circuit comprising: a cancellation circuit (500) that uses the output of the circuit (400) to output a signal obtained by removing a reference level offset in the input signal.
JP26873187A 1987-10-23 1987-10-23 Waveform processing circuit Pending JPH01110265A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26873187A JPH01110265A (en) 1987-10-23 1987-10-23 Waveform processing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26873187A JPH01110265A (en) 1987-10-23 1987-10-23 Waveform processing circuit

Publications (1)

Publication Number Publication Date
JPH01110265A true JPH01110265A (en) 1989-04-26

Family

ID=17462564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26873187A Pending JPH01110265A (en) 1987-10-23 1987-10-23 Waveform processing circuit

Country Status (1)

Country Link
JP (1) JPH01110265A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008116331A (en) * 2006-11-06 2008-05-22 Seiko Instruments Inc Peak value detection circuit
US8634454B2 (en) 2009-07-02 2014-01-21 Fujitsu Limted Receiver circuit, method of adjusting offset, and transmission/reception system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008116331A (en) * 2006-11-06 2008-05-22 Seiko Instruments Inc Peak value detection circuit
US8634454B2 (en) 2009-07-02 2014-01-21 Fujitsu Limted Receiver circuit, method of adjusting offset, and transmission/reception system

Similar Documents

Publication Publication Date Title
JPH0730353A (en) Logarithmic amplifier circuit
KR950029835A (en) Digital Signal Processing System for Eliminating DC Bias at the Output of Superelectric and Similar Detectors
JPH01110265A (en) Waveform processing circuit
US20120081027A1 (en) Full Wave Current Sense Rectifier
US6664816B1 (en) Signal amplitude comparator
KR101373005B1 (en) Input signal level detection apparatus and method thereof
US6617889B1 (en) Signal amplitude comparator
JPS59207A (en) Differential amplifying circuit
JPS59183516A (en) Negative feedback circuit of agc amplifier
JPH048377Y2 (en)
JP3497022B2 (en) Filter circuit
JP2575912B2 (en) Signal demodulation circuit
KR950019712A (en) Infrared sensor driving circuit
JPH0156385B2 (en)
JP2002208842A (en) Device for generating triangular wave voltage, and method for generating the triangular wave voltage signal
JPS61266963A (en) Rectifying circuit
JPS54115748A (en) Static protective relaying equipment
JP2001094351A (en) Noise reducing circuit
US5315261A (en) Compressing and expanding operational circuit with no use of clock signal
JPH079107Y2 (en) Full wave rectifier circuit
JPS6143807A (en) Dc feedback system
Petchmaneelumka et al. Analog multiplier using operational amplifier
JPH02144765U (en)
JPS54147077A (en) Conversion method
JPH07264002A (en) Integration circuit