JPH01106952U - - Google Patents

Description

【図面の簡単な説明】

図面はこの考案の一実施例を示すもので、第１
図は回路構成を示すブロツク図、第２図は第１図
の記憶部のレジスタ構成を示す図、第３図は第１
図のフラグ部のレジスタ構成を示す図、第４図は
合成インピーダンスを求める第１の例題となる回
路構成を示す図、第５図は第４図の例題に対する
キー操作とそれに対応する表示部の表示状態を示
す図、第６図は「ｆｉｎ」キーの操作に対する処
理内容を示すフローチヤート、第７図は静電容量
キーあるいはインダクタンスキーの操作に対する
処理内容を示すフローチヤート、第８図は他の各
フローチヤートの後処理として行なわれる処理内
容を示すフローチヤート、第９図は「Ｒｅ←→Ｉ
ｍ」キーの操作に対する処理内容を示すフローチ
ヤート、第１０図は第２の例題となる回路構成を
示す図、第１１図は第１０図の例題に対するキー
操作とそれに対応する表示部の表示状態を示す図
、第１２図は「並列」キーの操作に対する処理内
容を示すフローチヤート、第１３図は並列演算の
処理内容を示すフローチヤート、第１４図は「θ
」キーの操作に対する処理内容を示すフローチヤ
ート、第１５図は「｜Ｚ｜」キーの操作に対する
処理内容を示すフローチヤートである。 １１……キー入力部、１１ａ……置数キー、１
１ｂ……フアンクシヨンキー、１１ｃ……「ｆｉ
ｎ」キー、１１ｄ……静電容量キー、１１ｅ……
インダクタンスキー、１１ｆ……「並列」キー、
１１ｇ……「Ｒｅ←→Ｉｍ」キー、１１ｈ……「
θ」キー、１１ｉ……「｜Ｚ｜」キー、１２……
制御部、１３……演算部、１４……記憶部、１４
ａ……ＡＲレジスタ、１４ｂ……ＡＩレジスタ、
１４ｃ……ＢＲレジスタ、１４ｄ……ＢＩレジス
タ、１４ｅ……ＣＲレジスタ、１４ｆ……ＣＩレ
ジスタ、１４ｇ……ＤＲレジスタ、１４ｈ……Ｄ
Ｉレジスタ、１４ｉ……Ｅレジスタ、１４ｊ……
Ｆレジスタ、１５……フラグ部、１５ａ……虚部
表示フラグレジスタ、１５ｂ……切替フラグレジ
スタ、１５ｃ……「←→」フラグレジスタ、１５
ｄ……ｊフラグレジスタ、１５ｅ……演算コード
レジスタ、１６……表示部。

Claims (1)

1. 【実用新案登録請求の範囲】 抵抗、コイル、コンデンサ等の回路素子を適宜
   接続して構成される電気回路の合成インピーダン
   スを算出する小型電子計算機において、 置数キー、インダクタンスの入力を指示するイ
   ンダクタンスキー、静電容量の入力を指示する静
   電容量キー及び並列計算を指示する並列キーを備
   えたキー入力手段と、 このキー入力手段から入力されるデータにより
   数値データを実数部と虚数部とに区別して合成イ
   ンピーダンスの演算を行なう演算手段と を具備し、任意の電気回路の合成インピーダン
   スを算出することを特徴とする小型電子式計算機
   。