JPH01100950A - Ceramic-sealed semiconductor device - Google Patents
Ceramic-sealed semiconductor deviceInfo
- Publication number
- JPH01100950A JPH01100950A JP25711287A JP25711287A JPH01100950A JP H01100950 A JPH01100950 A JP H01100950A JP 25711287 A JP25711287 A JP 25711287A JP 25711287 A JP25711287 A JP 25711287A JP H01100950 A JPH01100950 A JP H01100950A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- ceramic
- leads
- guide groove
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 239000000919 ceramic Substances 0.000 claims abstract description 31
- 239000011521 glass Substances 0.000 claims description 9
- 239000005394 sealing glass Substances 0.000 abstract description 6
- 238000005452 bending Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000012141 concentrate Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 5
- 238000007789 sealing Methods 0.000 description 4
- 238000000465 moulding Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はセラミック封止半導体装置に係り、特に表面実
装方式に好適なパッケージにおいて、リード位置ズレを
防止し、かつリード成形時の応力ニヨル封止ガラスのク
ラックを防止するよ５Ｋｔ。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a ceramic-encapsulated semiconductor device, and in particular, in a package suitable for a surface mounting method, it is possible to prevent lead position shift and to reduce stress during lead molding. 5Kt will prevent the glass from cracking.
たセラミック封止半導体装置に関する。The present invention relates to a ceramic sealed semiconductor device.
半導体装置のパッケージング技術については、（株）工
業調査会電子材料１９８７年９月号ｐ４０−４５に記載
されている。The packaging technology for semiconductor devices is described in the September 1987 issue of Industrial Research Association Electronic Materials, pp. 40-45.
従来のガラス封止セラミック・パッケージは、ＩＣ等の
半導体チップを搭載するパッケージ・ベース（容器）部
材と、キャップ部材とからなり、 ゛ベース部材又
はキャップ部材の間にガラス層でリードフレームが固定
され、外部へ取出すよ５になっている。A conventional glass-sealed ceramic package consists of a package base (container) member on which a semiconductor chip such as an IC is mounted, and a cap member. A lead frame is fixed with a glass layer between the base member or the cap member. , it is set to 5 to take it outside.
このリードフレームの外形によって種々のタイプに分け
られ、たとえばリードが水平にのびるＦＰ Ｇ （Ｆｌ
ａｔ Ｐａｃｋａｇｅ ｏｆ Ｇｌａｓｓ ）、外側で
直角に曲げられるＤ Ｉ Ｌ Ｇ （Ｄｕａｌ ｉｎ
Ｌｉｎｅ Ｐａｃｋａｇｅ ｏｆＧｌａｓｓ ）があり
、特に外部リードを短かく形成し、その外端部でプリン
ト基板に表面実装するタイプをＣＬ ＣＣ（Ｃｅｒａｍ
ｉｃ Ｌｅａｄｅｄ Ｃｈｉｐ Ｃａｒｒｉｅｒ ）と
呼ばれる。The lead frame is divided into various types depending on its external shape, such as FP G (Fl
at Package of Glass), D I L G (Dual in
Line Package of Glass), and CL CC (Ceram
ic Leaded Chip Carrier).
上記ＣＬＣＣタイプの従来技術において、表面実装に対
応するため外部リードの形状なパ、ットリードタイプ（
上が太く末端が細いタイプ）とした時、リード精度につ
いて配慮されていない。すなわち、リードの位置ズレが
発生しやすく、面実装時にプリント基板とリード間に接
続不良が発生するという問題があった。またパッケージ
組立工程に於いて、ガラス封止後のバットリード成形時
の応力で封止ガラスにクラックが発生し、リークに到る
というポテンシャルを内在していた。In the conventional technology of the CLCC type mentioned above, in order to support surface mounting, the external lead shape is a pad lead type (
(Thick at the top and thin at the end), lead accuracy is not considered. That is, there is a problem in that the leads tend to be misaligned, resulting in poor connection between the printed circuit board and the leads during surface mounting. Furthermore, in the package assembly process, there is a potential that cracks may occur in the sealing glass due to stress during molding of the butt lead after glass sealing, leading to leakage.
本発明の目的は、上述の問題点を解決して表面実装タイ
プのセラミックパッケージの、リード精度に優れた高信
頼度の半導体装置を得ることにある。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems and provide a highly reliable semiconductor device with excellent lead accuracy in a surface-mount type ceramic package.
本願において、開示される発明の５ち、代表的なものの
概要を説明丁れば、次の通りである。A summary of the five representative inventions disclosed in this application is as follows.
すなわち、セラミック・パッケージの側面にガイド溝を
設け、このガイド溝にそってリードを配役するとともに
、このリード形状が基板に対してバットリードタイプと
したものである。That is, a guide groove is provided on the side surface of the ceramic package, and the leads are arranged along the guide groove, and the lead shape is a butt lead type with respect to the substrate.
またセラミック容器としてリードカバー付セラミックキ
ャップを用いるものである。Moreover, a ceramic cap with a reed cover is used as the ceramic container.
前記した手段によれば、リードフレームをセラミックと
低融点ガラスで封着し、リードを成形・折り曲げる時セ
ラミック側面のガイド溝に沿ってリード成形することが
できるので、リード形状が所定の寸法および平坦度から
ズレることかなく、またリード曲げ時の応力により封止
ガラス部にクラックが発生することがない。According to the above-mentioned means, the lead frame is sealed with ceramic and low-melting glass, and when forming and bending the leads, the leads can be formed along the guide grooves on the side of the ceramic, so that the lead shape has the predetermined dimensions and is flat. There is no deviation from the angle, and no cracks occur in the sealing glass part due to stress when bending the leads.
以下、本発明の一実施例を第１図〜第４図を用いて説明
する。An embodiment of the present invention will be described below with reference to FIGS. 1 to 4.
第１図は本発明の一実施例によるセラミック・リープイ
ツト・チップ・キャリア（ＣＬＣＣ）の外観を示す斜面
図である。第２図は同じ＜ＣＬＣＣの正面図（又は側面
図）、第３図は同じくその縦断面図、第４図は同じくリ
ードガイド付セラミックキャップの拡大図である。FIG. 1 is a perspective view showing the appearance of a ceramic leap-fit chip carrier (CLCC) according to an embodiment of the present invention. FIG. 2 is a front view (or side view) of the same CLCC, FIG. 3 is a longitudinal sectional view thereof, and FIG. 4 is an enlarged view of the ceramic cap with a lead guide.
本発明のセラミックパッケージは第３図に示されるよう
に、セラミックベース１の凹部内に半導体チップ２を搭
載し、ワイヤ３でリードフレーム４とボンディングする
。このときリードフレームは同図に点線で示すように平
面状になっている。As shown in FIG. 3, in the ceramic package of the present invention, a semiconductor chip 2 is mounted in a recessed portion of a ceramic base 1 and bonded to a lead frame 4 using wires 3. At this time, the lead frame has a planar shape as shown by the dotted line in the figure.
この後、セラ、ミックキャップ６を被せて低融点ガラス
５を介して封着する。Thereafter, a ceramic cap 6 is placed on the cap 6 and sealed with a low melting point glass 5 interposed therebetween.
本実施例によれば、セラミツクキャップ６側面には、第
４図に拡大して示すリードガイド溝７が設けられ、ガラ
ス封着後にリードを直角に曲げるリード成形時に、この
リードガイド溝７が有効に働いて、リードの位置ズレ、
寸法不良が発生することがない。ガイド溝を充分に深く
しリード曲げ時に、セラミックのガイド溝にリードをは
め込み又は埋め込むようにすれば、強度の強いセラミッ
ク側面に密着してリードを曲げるので、封止ガラスに応
力を集中させることがなく、封止ガラス部にクラックを
発生させず、バットリード形状とすることができる。According to this embodiment, a lead guide groove 7, shown enlarged in FIG. 4, is provided on the side surface of the ceramic cap 6, and this lead guide groove 7 is effective during lead molding in which the lead is bent at right angles after glass sealing. due to the misalignment of the lead,
No dimensional defects occur. By making the guide groove deep enough and fitting or embedding the lead in the ceramic guide groove when bending the lead, the lead will be bent in close contact with the strong ceramic side surface, which will prevent stress from concentrating on the sealing glass. Therefore, it is possible to form a butt lead shape without causing cracks in the sealing glass part.
このような実施例によれば、つぎのような効果が得られ
る。According to such an embodiment, the following effects can be obtained.
（１１本発明のバットリード形のセラミックパッケージ
にありては、パッケージ側面をリードガイドとするＩＷ
Ｋリードを配設した構造とすることにより、リードの位
置および寸法精度を高めることができる。(11) In the butt lead type ceramic package of the present invention, the IW with the side surface of the package as a lead guide
By adopting a structure in which K leads are provided, the positional and dimensional accuracy of the leads can be improved.
（２） リードをカバーするような溝をもつセラミッ
ク・キャップを用いることＫより、封止幅を拡大化する
ことができ、それによって封止部の気密性を一層高める
ことができる。(2) By using a ceramic cap with a groove that covers the leads, the sealing width can be expanded, thereby further improving the airtightness of the sealing part.
（３） リード形状が基板に対してバットリードタイ
プで、表面実装パッケージであることから、半導体装置
の小型化・薄形化・軽量化を図ることができる。(3) Since the lead shape is a butt lead type with respect to the substrate and is a surface mount package, the semiconductor device can be made smaller, thinner, and lighter.
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で下記のよう
に種々変更可能である。Although the invention made by the present inventor has been specifically explained above based on examples, the present invention is not limited to the above examples, and can be modified in various ways as described below without departing from the gist thereof. .
（１） リードをガイドする溝はキャップ側でなく、
ベース側面に設け、リードはベース側に曲げられる。こ
の場合キャップはセラミックでなく、金属の板であって
もよい。リードのガイド作用効果は実施例で述べた場合
と同様である。(1) The groove that guides the lead is not on the cap side.
It is provided on the side of the base, and the leads are bent toward the base. In this case, the cap may be a metal plate instead of ceramic. The guiding effect of the lead is the same as that described in the embodiment.
（２）セラミックキャップ（又はベース）の側面にガイ
ド溝を設ける代りに、ガイドに対応する部分の両端に突
起を設けてもよい。この突起はガイド状の細長い突起で
よく、又は小突起を複数個ならべたものでありてもよい
。いずれの場合も、リードなガイドできるような充分な
高さな有することが必要である。(2) Instead of providing a guide groove on the side surface of the ceramic cap (or base), protrusions may be provided at both ends of the portion corresponding to the guide. This protrusion may be a guide-like elongated protrusion, or may be a plurality of small protrusions arranged in a row. In either case, it is necessary to have sufficient height to provide a lead guide.
本発明はＣＬＣＣパッケージ半導体装置、とくに小既製
品に適用して有効である。The present invention is effective when applied to CLCC packaged semiconductor devices, especially small ready-made products.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
丁なわち、セラミック封止半導体装置の高信頼化・多ピ
ン化・小型化に有効である。In other words, it is effective for increasing the reliability, increasing the number of pins, and reducing the size of ceramic-sealed semiconductor devices.
第１図は本発明の一実施例を示すＣＬＣＣ半導体装置の
全体斜面図である。
第２図は同じく半導体装置の正面（側面図）である。
第３図は同じく半導体装置の縦断面図である。
第４図は同じく同装置におけるセラミックキャップの一
部斜面図である。
ｌ・・・セラミックベース、２・・・半導体チップ、３
ワイヤ、４・・・リードフレーム、５・・・封止ガラス
、６・・・セラミックキャップ、７・・・ガイド溝。
第 ＩＥ２１
／
第 ２ 図
第 ３ 図FIG. 1 is an overall perspective view of a CLCC semiconductor device showing one embodiment of the present invention. FIG. 2 is also a front (side view) of the semiconductor device. FIG. 3 is also a longitudinal sectional view of the semiconductor device. FIG. 4 is a partial perspective view of the ceramic cap in the same device. l... Ceramic base, 2... Semiconductor chip, 3
Wire, 4... Lead frame, 5... Sealing glass, 6... Ceramic cap, 7... Guide groove. IE21 / Figure 2 Figure 3
Claims (1)
体チップと、ベースをガラス封止するセラミック・キャ
ップ及び上記半導体チップの電極に接続され、ベースと
キャップの間からベース又はキャップの側面にそって引
出された複数のリードからなるセラミック封止半導体装
置であって、上記ベースまたはキャップの側面にはガイ
ド溝又はガイド用突起が設けられ、このガイド溝にそっ
てリードが引出されていることを特徴とする半導体装置
。 ２、上記リードはガイド溝内又はガイド用突起の間には
め込まれる状態で引出されている特許請求の範囲第１項
に記載のセラミック封止半導体装置。[Claims] 1. A ceramic base, a semiconductor chip loaded in the base, a ceramic cap that seals the base with glass, and a ceramic cap that is connected to the electrode of the semiconductor chip, and that is connected to the base or the semiconductor chip from between the base and the cap. A ceramic encapsulated semiconductor device consisting of a plurality of leads drawn out along the side surface of a cap, wherein a guide groove or guide protrusion is provided on the side surface of the base or the cap, and the leads are drawn out along the guide groove. A semiconductor device characterized by: 2. The ceramic-sealed semiconductor device according to claim 1, wherein the lead is pulled out while being fitted into a guide groove or between guide protrusions.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25711287A JPH01100950A (en) | 1987-10-14 | 1987-10-14 | Ceramic-sealed semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25711287A JPH01100950A (en) | 1987-10-14 | 1987-10-14 | Ceramic-sealed semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01100950A true JPH01100950A (en) | 1989-04-19 |
Family
ID=17301899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25711287A Pending JPH01100950A (en) | 1987-10-14 | 1987-10-14 | Ceramic-sealed semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01100950A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013051373A (en) * | 2011-08-31 | 2013-03-14 | Fujifilm Corp | Method for manufacturing electronic device |
-
1987
- 1987-10-14 JP JP25711287A patent/JPH01100950A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013051373A (en) * | 2011-08-31 | 2013-03-14 | Fujifilm Corp | Method for manufacturing electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6967396B1 (en) | Semiconductor device | |
| US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
| KR910009419B1 (en) | Semiconductor device insulated regine | |
| KR102145167B1 (en) | Semiconductor device | |
| JPS6348183B2 (en) | ||
| JPH01100950A (en) | Ceramic-sealed semiconductor device | |
| JPS62262447A (en) | Semiconductor package and mounting thereof | |
| KR100296845B1 (en) | Semiconductor package and manufacturing method thereof | |
| JPH09330999A (en) | Lead deformation preventing package | |
| JPH0382059A (en) | Resin sealed type semiconductor device | |
| KR100227149B1 (en) | Semicomductor package | |
| JPH0233961A (en) | Lead frame | |
| JPH0642348Y2 (en) | Semiconductor device | |
| JPH01255259A (en) | Resin-sealed semiconductor device | |
| JPS6384143A (en) | Lead frame | |
| JPS6038848A (en) | Semiconductor device | |
| JPH01238152A (en) | Semiconductor device | |
| JPS63248155A (en) | Semiconductor device | |
| KR940002775Y1 (en) | Lead-flame | |
| JPS61240687A (en) | Light-emitting element | |
| JP3429437B2 (en) | Package for solid-state imaging device and solid-state imaging device using the same | |
| JPH01206652A (en) | Semiconductor device | |
| JPH02103955A (en) | Package for semiconductor device | |
| JPH1012782A (en) | Hybrid integrated circuit device and its manufacture | |
| JPS61150255A (en) | Semiconductor device and manufacture thereof |