JP7852182B2 - 積層セラミック電子部品 - Google Patents

Description

本発明は、積層セラミック電子部品に関する。

積層セラミック電子部品（ＭＵＬＴＩＬＡＹＥＲ ＣＥＲＡＭＩＣ ＥＬＥＣＴＲＯＮＩＣ ＣＯＭＰＯＮＥＮＴ）のうちの一つである積層セラミックキャパシタ（ＭＵＬＴＩＬＡＹＥＲ ＣＥＲＡＭＩＣ ＣＡＰＡＣＩＴＯＲ）は、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピュータ、スマートフォン、及び携帯電話などの様々な電子製品の印刷回路基板に装着されて電気を充電又は放電させる役割を果たすチップ形態のコンデンサである。

このような積層セラミックキャパシタは、小型でありながら高容量が保障され、実装が容易であるという利点により、様々な電子装置の部品として用いられることができる。高信頼性が要求される分野における多くの電子製品の機能が電子化され、需要が増加するにつれて、積層セラミックキャパシタに対しても高信頼性が要求される。かかる積層型キャパシタの高信頼性において問題となる要素としては、めっき工程時に発生するめっき液の浸透、外部衝撃によるクラックの発生、及び外部からの水分浸透などがある。

このような問題を解決すべく、従来には、内部電極のうち外部電極と接続される端部にニッケル（Ｎｉ）－銅（Ｃｕ）合金領域を形成することで内部電極と外部電極との間の結合力を向上させ、水分及びめっき液の浸透を防止する積層セラミックキャパシタが開発されてきた。

しかしながら、合金領域が過度に形成されると、内部電極の体積膨張により放射クラックが発生し、発生したクラックによる曲げ強度の低下及びクラックからの水分浸透という問題点が依然として存在する。これにより、内部電極の過度な体積膨張を防止するとともに、耐湿信頼性が向上した積層セラミックキャパシタの開発が必要とされる。

韓国公開特許第１０－２０１６－０１１０１２３号公報

本発明の様々な目的の一つは、積層セラミック電子部品の耐湿信頼性及び高温ＩＲ特性を向上させることにある。

本発明の様々な目的の一つは、内部電極と外部電極との間の結合力を向上させて外部からの水分及びめっき液の浸透を防止することにある。

本発明の様々な目的の一つは、内部電極に過度な合金形成によるクラックの発生を防止することにある。

但し、本発明の目的は上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができる。

本発明の一実施形態は、誘電体層及び上記誘電体層を間に挟んで積層され、第１金属を含む複数の内部電極を含む本体と、上記本体の外側に配置され、第２金属を含む外部電極と、を含み、上記複数の内部電極のうち少なくとも一部は、上記第１及び第２金属を含むコア－シェル領域を含み、上記コア－シェル領域のコア部及びシェル部は、上記第２金属の平均含量が互いに異なる積層セラミック電子部品を提供する。

本発明の様々な効果の一つは、積層セラミック電子部品の耐湿信頼性及び高温ＩＲ特性を向上させることである。

本発明の様々な効果の一つは、内部電極と外部電極との間の結合力を向上させて外部からの水分及びめっき液の浸透を防止することである。

本発明の様々な効果の一つは、内部電極に過度な合金形成によるクラックの発生を防止することである。

本発明の一実施形態に係る積層セラミック電子部品を概略的に示した斜視図である。 積層セラミック電子部品の本体を概略的に示した斜視図である。 図１のＩ－Ｉ'に沿った切断面を概略的に示した断面図である。 図１のＩＩ－ＩＩ'に沿った切断面を概略的に示した断面図である。 図３のＢ領域を拡大して示した拡大図である。 内部電極のコア－シェル領域を概略的に示したものである。 外部電極と接続される領域の内部電極をＳＴＥＭ－ＥＤＳ（Ｓｃａｎｎｉｎｇ ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｙ－Ｅｎｅｒｇｙ ｄｉｓｐｅｒｓｉｖｅ ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）分析したイメージである。 図７のコア－シェル領域を点線方向に分析し、銅（Ｃｕ）の検出量を示すＥＤＳ ｌｉｎｅ ｐｒｏｆｉｌｅ分析結果を示すグラフである。 図７の合金領域を点線方向に分析し、銅（Ｃｕ）の検出量を示すＥＤＳ ｌｉｎｅ ｐｒｏｆｉｌｅ分析結果を示すグラフである。 実施形態に係る耐湿信頼性テストの結果を示したグラフである。 比較例に係る耐湿信頼性テストの結果を示したグラフである。

以下では、具体的な実施形態及び添付の図面を参照して本発明の実施形態を説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は通常の技術者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどは、より明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。

そして、図面において本発明を明確に説明するために、説明と関係のない部分は省略し、図面に示した各構成の大きさ及び厚さは説明の便宜上、任意に示しているため、本発明は必ずしも図示されたものに限定されない。なお、同一思想の範囲内の機能が同一である構成要素については、同一の参照符号を用いて説明する。さらに、明細書全体において、ある部分がある構成要素を「含む」というとき、これは特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。

図面において、第１方向は長さＬ方向、第２方向は厚さＴ方向、第３方向は幅Ｗ方向と定義することができる。

図１は、本発明の一実施形態に係る積層セラミック電子部品を概略的に示した斜視図であり、図２は、積層セラミック電子部品の本体を概略的に示した斜視図であり、図３は、図１のＩ－Ｉ'に沿った切断面を概略的に示した断面図であり、図４は、図１のＩＩ－ＩＩ'に沿った切断面を概略的に示した断面図であり、図５は、図３のＢ領域を拡大して示した拡大図であり、図６は、内部電極のコア－シェル領域を概略的に示したものである。

図１～図６を参照すると、本発明の一実施形態に係る積層セラミック電子部品１００は、誘電体層１１１及び誘電体層１１１を間に挟んで積層され、第１金属を含む複数の内部電極１２１、１２２を含む本体１１０と、本体１１０の外側に配置され、第２金属を含む外部電極１３１、１３２と、を含み、複数の内部電極１２１、１２２のうち少なくとも一部は、上記第１及び第２金属を含むコア－シェル領域１２を含み、コア－シェル領域１２のコア部１２ａ及びシェル部１２ｂは、上記第２金属の平均含量が互いに異なることができる。

上述したように、積層セラミック電子部品の耐湿信頼性を向上させるために内部電極のうち外部電極と接続される端部に合金領域が形成されると、内部電極の体積膨張により放射クラックが発生し、発生したクラックにより外部から水分が浸透する恐れがある。

これに対し、本発明の一実施形態に係る積層セラミック電子部品１００は、複数の内部電極１２１、１２２のうち少なくとも一部が上記第１及び第２金属を含むコア－シェル領域１２を含むことで積層セラミック電子部品１００の耐湿信頼性を向上させる一方、内部電極１２１、１２２の体積膨張による放射クラックを防止することができる。

以下、本発明の一実施形態に係る積層セラミック電子部品１００に含まれるそれぞれの構成についてより詳細に説明する。

本体１１０の具体的な形状に特に限定はないが、図示されたように、本体１１０は六面体形状やこれと類似の形状からなることができる。焼成過程で本体１１０に含まれたセラミック粉末の収縮や角部の研磨により、本体１１０は完全な直線を有する六面体形状ではないが、実質的に六面体形状を有することができる。

本体１１０は、第１方向に互いに対向する第１面１及び第２面２と、上記第１面１及び第２面２と連結され、第２方向に互いに対向する第３面３及び第４面４と、第１面１、第２面２、第３面３及び第４面４と連結され、第３方向に互いに対向する第５面５及び第６面６と、を有することができる。

本体１１０は、誘電体層１１１及び内部電極１２１、１２２が交互に積層されていることができる。本体１１０を形成する複数の誘電体層１１１は焼成された状態であって、隣接する誘電体層１１１間の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化することができる。

誘電体層１１１は、セラミック粉末、有機溶剤、及びバインダーを含むセラミックグリーンシートの焼成によって形成されることができる。セラミック粉末は、十分な静電容量が得られる限り特に制限されないが、例えば、チタン酸バリウム系（ＢａＴｉＯ_３）材料、チタン酸ストロンチウム（ＳｒＴｉＯ_３）系材料などを使用することができるが、本発明はこれに限定されるものではない。

このとき、誘電体層１１１の厚さは、本体１１０の大きさと容量を考慮して１０μｍ以下であることができ、セラミック電子部品１００の小型化及び高容量化のために、０．６μｍ以下、より好ましくは、０．４μｍ以下であることができるが、本発明はこれに限定されるものではない。

ここで、誘電体層１１１の厚さは、内部電極１２１、１２２の間に配置される誘電体層１１１の平均厚さを意味することができる。誘電体層１１１の平均厚さは、本体１１０の第１方向及び第２方向断面を１万倍率の走査電子顕微鏡を用いてスキャンして測定することができる。より具体的には、任意の誘電体層１１１の多数の地点、例えば、第１方向に等間隔である３０個の地点でその厚さを測定して平均値を求めることができる。また、このような平均値の測定を多数の誘電体層１１１に拡張して求めると、誘電体層１１１の平均厚さをさらに一般化することができる。

本体１１０は、本体１１０の内部に配置され、誘電体層１１１を間に挟んで互いに対向するように配置される複数の第１内部電極１２１及び複数の第２内部電極１２２を含んで容量が形成される容量形成部Ａｃと、容量形成部Ａｃの上部に配置される第１カバー部１１２と、容量形成部Ａｃの下部に配置される第２カバー部１１３とを含むことができる。

カバー部１１２、１１３は、単一の誘電体層又は２つ以上の誘電体層を容量形成部Ａｃの上下面にそれぞれ第２方向に積層して形成することができ、基本的に物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。カバー部１１２、１１３は、内部電極を含まないことを除いては、誘電体層１１１と同じ構成を有することができる。カバー部１１２、１１３の平均厚さは２０μｍ以下であることができるが、本発明はこれに限定されるものではない。カバー部１１２、１１３の厚さとは、カバー部１１２、１１３の第２方向への長さを意味し、本体１１０の第１方向及び第２方向断面において第１方向に等間隔である３０個の地点における厚さを測定した平均値を意味することができる。

本体１１０は、第３方向を基準に容量形成部Ａｃの側面に配置されるマージン部１１４、１１５を含むことができる。マージン部１１４、１１５は、本体１１０の第５面５に配置される第１マージン部１１４と、第６面６に配置される第２マージン部１１５とを含むことができる。マージン部１１４、１１５は、本体１１０を第２方向及び第３方向に切断した断面において内部電極１２１、１２２の両端と本体１１０との境界面の間の領域を意味することができる。マージン部１１４、１１５は、基本的に物理的又は化学的ストレスによる内部電極１２１、１２２の損傷を防止する役割を果たすことができる。マージン部１１４、１１５は、誘電体層１１１と同じ又は異なる材料を含むことができる。

マージン部１１４、１１５は、セラミックグリーンシート上にマージン部が形成される個所を除いて、導電性ペーストを塗布して内部電極を形成することによりなるものであることができる。或いは、内部電極１２１、１２２による段差を抑制するために、積層後に内部電極１２１、１２２が本体の第５面５及び第６面６に露出するように切断した後、単一の誘電体層又は２つ以上の誘電体層を容量形成部Ａｃの第３方向両側面に積層してマージン部１１４、１１５を形成することもできる。マージン部１１４、１１５の平均厚さは２０μｍ以下であることができるが、本発明はこれに限定されるものではない。マージン部１１４、１１５の厚さとは、マージン部１１４、１１５の第３方向への長さを意味し、本体１１０の第２方向及び第３方向断面において第２方向に等間隔である３０個の地点における厚さを測定した平均値を意味することができる。

内部電極１２１、１２２は、誘電体層１１１と交互に配置されることができ、複数の第１内部電極１２１及び複数の第２内部電極１２２は、誘電体層１１１を間に挟んで互いに対向するように配置されることができる。即ち、第１及び第２内部電極１２１、１２２は、互いに異なる極性を有する一対の電極であり、誘電体層１１１の積層方向に沿って本体１１０の第１面１及び第２面２に交互に露出するように形成されることができる。例えば、複数の第１内部電極１２１のそれぞれは、第２面２と離隔して第１面１に露出することができる。且つ、複数の第２内部電極１２２のそれぞれは、第１面１と離隔して第２面２に露出することができる。複数の第１内部電極１２１及び複数の第２内部電極１２２は、その間に配置されている誘電体層１１１により互いに電気的に分離されることができる。複数の第１内部電極１２１及び複数の第２内部電極１２２は、第２方向に交互に積層されることができるが、これに限定されるものではなく、第３方向に交互に積層されてもよい。

内部電極１２１、１２２は、セラミックグリーンシート上に所定の厚さで第１金属を含む内部電極用導電性ペーストを印刷することで形成されることができる。内部電極用導電性ペーストの印刷方法としては、スクリーン印刷法又はグラビア印刷法などを使用することができるが、本発明はこれに限定されるものではない。

内部電極１２１、１２２に含まれる第１金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、スズ（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）、及びこれらの合金のうち１種以上を含むことができ、より好ましくは、ニッケル（Ｎｉ）を含むことができる。

このとき、内部電極１２１、１２２の厚さは、本体１１０の大きさと容量を考慮して１０μｍ以下であることができ、積層セラミック電子部品１００の小型化及び高容量化のために、０．８μｍ以下、より好ましくは、０．４μｍ以下であることができるが、本発明はこれに限定されるものではない。

ここで、内部電極１２１、１２２の厚さは、内部電極１２１、１２２の平均厚さを意味することができる。内部電極１２１、１２２の平均厚さは、本体１１０の第１方向及び第２方向断面を１万倍率の走査電子顕微鏡を用いてスキャンして測定することができる。より具体的には、任意の内部電極の多数の地点、例えば、第１方向に等間隔である３０個の地点でその厚さを測定して平均値を求めることができる。このような平均値の測定を多数の内部電極に拡張して求めると、内部電極の平均厚さをさらに一般化することができる。

外部電極１３１、１３２は、本体１１０の第１面１及び第２面２に配置され、第３面３、第４面４、第５面５、及び第６面６のそれぞれの一部まで延長されることができる。外部電極１３１、１３２は、複数の第１内部電極１２１及び複数の第２内部電極１２２とそれぞれ連結される第１外部電極１３１及び第２外部電極１３２を含むことができる。

外部電極１３１、１３２は、第２金属を含み、外部電極１３１、１３２に含まれる第２金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、鉛（Ｐｂ）、及びこれらの合金のうち１種以上を含むことができ、より好ましくは、銅（Ｃｕ）を含むことができる。

外部電極１３１、１３２は、本体１１０の第１面１及び第２面２を上記第２金属粉末及びガラスを含む外部電極用導電性ペーストにディッピング（ｄｉｐｐｉｎｇ）した後、焼成することで形成されることができる。或いは、導電性金属及びガラスを含むシートを転写する方式で形成されてもよい。これによって、外部電極１３１、１３２は、導電性金属及びガラスを含む焼成電極であることができる。

図面では、積層セラミック電子部品１００が２つの外部電極１３１、１３２を有する構造を説明しているが、これに限定されるものではなく、外部電極１３１、１３２の個数や形状などは内部電極１２１、１２２の形状やその他の目的に応じて変更可能である。

図５は、第１内部電極１２１及び第１外部電極１３１の一部領域を拡大して図示しているが、第１外部電極１３１は第１内部電極１２１と接続し、第２外部電極１３２は第２内部電極１２２と接続するという違いがあるだけで、その構成は類似している。したがって、以下では、第１内部電極１２１及び第１外部電極１３１を基準に説明するが、これは、第２内部電極１２２及び第２外部電極１３２に対する説明も含むものとする。

複数の内部電極１２１のうち少なくとも一部は、上記第１及び第２金属を含むコア－シェル領域１２を含むことができる。即ち、コア－シェル領域１２は、コア部１２ａと、コア部１２ａを取り囲むシェル部１２ｂとを含むことができる。

シェル部１２ｂは、第２金属の含量が２ａｔ％以上である領域と定義されることができ、コア部１２ａは、シェル部１２ｂにより取り囲まれる領域と定義されることができる。このとき、コア部１２ａの第２金属含量は２ａｔ％未満であることができる。上記第２金属の含量（ａｔ％）は、本体１１０の第１方向及び第２方向断面においてＳＴＥＭ－ＥＤＳ分析によって上記第２金属をマッピング（ｍａｐｐｉｎｇ）し、コア－シェル領域１２のラインプロファイル（ｌｉｎｅ ｐｒｏｆｉｌｅ）によって測定することができる。

コア部１２ａ及びシェル部１２ｂは、上記第２金属の平均含量が互いに異なることができる。シェル部１２ｂの上記第２金属の平均含量は、任意のコア－シェル領域１２においてＰ１～Ｐ４の各地点の上記第２金属の含量（ａｔ％）を測定して、４地点のデータの平均値として導出することができる。また、コア部１２ａの上記第２金属の平均含量は、任意のコア－シェル領域１２においてＰ５～Ｐ８の各地点の上記第２金属の含量（ａｔ％）を測定して、４地点のデータの平均値として導出することができる。上述したように、上記第２金属の含量は、本体１１０の第１方向及び第２方向断面をＳＴＥＭ－ＥＤＳ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ－Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ）及びラインプロファイル（ｌｉｎｅ－ｐｒｏｆｉｌｅ）によって測定することができる。

このとき、シェル部１２ｂは、コア部１２ａよりも上記第２金属の平均含量が高くなることができる。例えば、上記第１金属がニッケル（Ｎｉ）を含み、上記第２金属が銅（Ｃｕ）を含む場合、シェル部１２ｂはコア部１２ａよりも銅（Ｃｕ）の平均含量が高くなることができる。複数の内部電極１２１のうち少なくとも一部がコア－シェル領域１２を含むことで、過度な合金領域を形成しなくても、積層セラミック電子部品１００の耐湿信頼性を向上させ、内部電極１２１の体積膨張による放射クラックを防止することができる。即ち、上記第２金属の含量が高いシェル部１２ｂにより積層セラミック電子部品１００の耐湿信頼性が向上することができ、シェル部１２ｂに比べて厚さの厚いコア部１２ａの第２金属含量が低いことから、内部電極１２１の体積膨張によるクラックの発生を防止することができる。

コア－シェル領域１２は、外部電極用導電性ペーストを本体１１０に塗布し焼成する過程において、第２金属が内部電極１２１、１２２側に拡散することで形成されることができる。これにより、コア－シェル領域１２は、内部電極１２１と外部電極１３１との界面から１μｍ～１０μｍ以内の領域で形成されることができる。拡散によってコア－シェル領域１２が形成されるため、複数の内部電極１２１のうち少なくとも一部は、コア－シェル領域１２を複数個含み得る。また、上記第２金属の拡散によって、複数の内部電極１２１のうち少なくとも一部は、上記第１及び第２金属の合金領域１２ｃを含むことができる。これにより、積層セラミック電子部品１００の耐湿信頼性がさらに向上するようになる。

このとき、外部電極１３１の焼成温度が高すぎると、合金領域１２ｃが過度に形成されることがある。これによって、内部電極１２１の体積が膨張し、本体１１０で放射クラックが発生する恐れがある。また、焼成温度が低すぎると、コア－シェル領域１２が形成されないこともある。したがって、焼成温度は、７００℃～９００℃に設定されることができるが、本発明はこれに限定されるものではない。

また、積層セラミック電子部品１００の第１方向及び第２方向断面において、外部電極１３１と内部電極１２１が接する界面の長さ、即ち、本体１１０の第１面及び第２面１、２の第２方向長さにおいて上記ガラスにより覆われた第２方向長さの割合（以下、ガラスカバレッジと定義する）が２％～３３％を満たすようにして、コア－シェル領域１２を容易に形成することができるが、本発明はこれに限定されるものではない。

上記ガラスカバレッジが２％～３３％を満たす場合、内部電極１２１のうち少なくとも一部において、上記第２金属が内部電極１２１の厚さ方向中心部に拡散せず、内部電極１２１と誘電体層１１１との間の界面を介して拡散することで、コア－シェル領域１２が形成されることができる。

上記ガラスにより覆われた長さの割合が２％未満であると、合金領域１２ｃが過度に形成されることがある。これによって、内部電極１２１の体積膨張による放射クラックが発生する恐れがある。上記ガラスにより覆われた長さの割合が３３％を超えると、上記ガラスが上記第２金属の拡散を防止し、コア－シェル領域１２が形成されないこともある。これによって、耐湿及び高温絶縁抵抗信頼性が低下する恐れがある。

ここで、ガラスは、酸化物が混合された組成であることができ、亜鉛（Ｚｎ）などの転移金属酸化物及び／またはカルシウム（Ｃａ）などのアルカリ土金属酸化物を含んでもよいが、本発明はこれに限定されるものではない。このとき、上記ガラスカバレッジを調整するためには、上記ガラスの軟化温度（ｇｌａｓｓ ｓｏｆｔｅｎｉｎｇ ｐｏｉｎｔ）が６００℃～７００℃であってもよく、上記軟化温度を調整するためには、上記ガラスが、ＺｎＯ、ＢａＯ、Ｂ_２Ｏ_３、ＳｉＯ_２、ＣａＯ、Ａｌ_２Ｏ３、Ｌｉ_２Ｏ、Ｋ_２Ｏ、及びＶ_２Ｏ_５のうち１種以上を含んでもよいが、本発明はこれに限定されるものではない。

外部電極用導電性ペーストに含まれたガラス含量は、上記第２金属粉末１００重量％に対して１重量％～２０重量％であることができるが、本発明はこれに限定されるものではなく、外部電極用導電性ペーストの組成及び焼成条件に応じて変更可能である。

一実施形態において、コア－シェル領域１２は、上記第２金属含量の勾配（ｇｒａｄｉｅｎｔ）を有することができ、例えば、コア部１２ａから内部電極１２１の厚さ方向に遠ざかるにつれて、シェル部１２ｂの上記第２金属含量は増加した後に減少することがある。これにより、シェル部１２ｂにおいて上記第２金属含量が最大となる地点は、シェル部１２ｂの厚さ方向中心部に形成されることができる。即ち、シェル部１２ｂは、第２金属含量のピーク（ｐｅａｋ）値を有することができる。

本発明の一実施形態において、シェル部１２ｂの上記第２金属含量の最大値は、３ａｔ％～２０ａｔ％であることができる。また、一実施形態において、コア部１２ａの上記第２金属含量の最小値は、１ａｔ％～１．５ａｔ％であることができる。さらに、一実施形態において、任意のコア－シェル領域１２においてコア部１２ａの第２金属含量の最小値に対するシェル部１２ｂの第２金属含量の最大値の割合は、３．０～１４．２を満たすことができる。

したがって、第２金属の含量が高いシェル部１２ｂによって積層セラミック電子部品１００の耐湿信頼性を向上させる一方、第２金属の含量が低いコア部１２ａによって内部電極１２１の体積膨張を最小限に抑え、クラックの発生を防止することができる。

本発明の一実施形態において、内部電極１２１の厚さＴ１に対するシェル部１２ｂの厚さＴ２の割合は、０．１２～０．２３を満たすことができる。このとき、内部電極１２１の厚さは、本体１１０の第１方向及び第２方向断面をＳＴＥＭ－ＥＤＳ分析することで測定することができる。シェル部１２ｂの厚さは、コア－シェル領域１２のＥＤＳ ｌｉｎｅ－ｐｒｏｆｉｌｅによって上記第２金属含量の勾配を測定した後、コア部１２ａの中心から遠ざかるにつれて現れる上記第２金属の含量が２ａｔ％となる地点から、コア部１２ａの中心からさらに遠ざかるにつれて現れる第２金属の含量が２ａｔ％となる別の地点までの長さを意味することができる。このとき、シェル部１２ｂの厚さＴ２は、例えば、７０ｎｍ～１５０ｎｍであることができるが、本発明はこれに限定されるものではない。

本発明の一実施形態において、外部電極１３１、１３２は、本体１１０上に配置され、上記第２金属を含む第１電極層１３１ａ、１３２ａと、第１電極層１３１ａ、１３２ａ上に配置され、第３金属を含む第２電極層１３１ｂ、１３２ｂとを含むことができる。このとき、第１電極層１３１ａ、１３２ａは、上記第２金属及びガラスを含む焼成電極であることができる。第１電極層１３１ａ、１３２ａは、上記第２金属粉末及びガラスを含む外部電極用導電性ペーストにディッピング（ｄｉｐｐｉｎｇ）した後、焼成することで形成されることができる。

第２電極層１３１ｂ、１３２ｂは、実装特性を向上させることができる。第２電極層１３１ｂ、１３２ｂの種類は特に限定されず、上記第３金属としてニッケル（Ｎｉ）、スズ（Ｓｎ）、パラジウム（Ｐｄ）及び／または、これを含む合金などを含むめっき層であることができ、複数の層からなってもよい。第２電極層１３１ｂ、１３２ｂは、例えば、ニッケル（Ｎｉ）めっき層又はスズ（Ｓｎ）めっき層であることができ、ニッケル（Ｎｉ）めっき層及びスズ（Ｓｎ）めっき層が順に形成された形態であってもよい。また、第２電極層１３１ｂ、１３２ｂは、複数のニッケル（Ｎｉ）めっき層及び／または複数のスズ（Ｓｎ）めっき層を含んでもよい。
実施形態

セラミックグリーンシート上に第１金属粉末としてニッケル（Ｎｉ）粉末を含む内部電極用導電性ペーストを印刷して内部電極パターンを形成した後、上記内部電極パターンが形成されたセラミックグリーンシートを積層してセラミック積層体を設けた。

上記セラミック積層体を焼成して誘電体層１１１及び内部電極１２１、１２２を含む本体１１０を形成した後、本体１１０の第１面１及び第２面２を第２金属粉末として銅（Ｃｕ）粉末及びガラスを含む外部電極用導電性ペーストにディッピングし、焼成することで外部電極１３１、１３２を形成した。

図７は、外部電極と接続される領域の内部電極をＳＴＥＭ－ＥＤＳ分析したイメージである。より具体的には、本体１１０の第１方向及び第２方向断面において外部電極１３１、１３２と接続される領域の内部電極１２１、１２２を９９００倍の倍率で撮影した後、銅（Ｃｕ）元素をマッピング（ｍａｐｐｉｎｇ）したイメージである。このとき、領域が明るいほど、銅（Ｃｕ）元素の含量が高いことを意味する。

図７を参照すると、コア－シェル領域１２は、銅（Ｃｕ）の含量が高いことから明るく現れるシェル部１２ｂと、銅（Ｃｕ）の含量が低いことから暗く現れるコア部１２ａとを明確に区別することができる。また、合金領域１２ｃは、内部電極１２１、１２２の厚さ方向中心部までの銅（Ｃｕ）の拡散によって、コア－シェル領域１２と区別することができる。

次いで、図７において、コア－シェル領域１２を点線方向に対してラインプロファイル（ｌｉｎｅ－ｐｒｏｆｉｌｅ）分析した。また、図７において、第１及び第２金属の合金領域１２ｃを点線方向に対してラインプロファイル（ｌｉｎｅ－ｐｒｏｆｉｌｅ）分析した。

図８は、図７のコア－シェル領域を点線方向に分析し、銅（Ｃｕ）の検出量を示すＥＤＳ ｌｉｎｅ ｐｒｏｆｉｌｅ分析結果を示すグラフである。図９は、図７の合金領域を点線方向に分析し、銅（Ｃｕ）の検出量を示すＥＤＳ ｌｉｎｅ ｐｒｏｆｉｌｅ分析結果を示すグラフである。

図８及び図９を参照すると、コア－シェル領域１２は、シェル部１２ｂにおいて銅（Ｃｕ）含量のピーク（ｐｅａｋ）が発生したことが分かる。これによって、外部から浸透した水分と最初に接触するシェル部１２ｂは、銅（Ｃｕ）の含量が高いことから耐湿信頼性を向上させる一方、厚さの厚いコア部１２ａは、銅（Ｃｕ）の含量が低いことから内部電極の体積膨張を最小限に抑え、クラックの発生を防止できることが分かる。したがって、合金領域１２ｃとともに耐湿信頼性を向上させることができ、さらに、内部電極の体積膨張によるクラックの発生を防止することができる。

上記ＥＤＳ ｌｉｎｅ ｐｒｏｆｉｌｅ分析結果から、外部電極と内部電極との間の界面からの距離が１μｍ～１０μｍである領域に配置されたコア－シェル領域１２において、内部電極の厚さＴ１に対するシェル部１２ｂの厚さＴ２の割合、シェル部１２ｂの第２金属含量の最大値、コア部１２ａの第２金属含量の最小値、及びコア部１２ａの第２金属含量の最小値に対するシェル部１２ｂの第２金属含量の最大値の割合を測定し、下記表１に記載した。このとき、各試料番号ごとに準備した５個のサンプルから測定した値を平均して記載した。

表１を参照すると、シェル部１２ｂの厚さＴ２は７０ｎｍ～１５０ｎｍと、内部電極の厚さＴ１に対するシェル部１２ｂの厚さＴ２の割合は０．１２～０．２３を満たしていることが分かる。また、シェル部１２ｂの銅（Ｃｕ）の含量の最大値は３ａｔ％～２０ａｔ％を満たしていることが確認でき、コア部１２ａの銅（Ｃｕ）の含量の最小値は１ａｔ％～１．５ａｔ％を満たしていることが確認でき、さらに、コア部１２ａの銅（Ｃｕ）の含量の最小値に対するシェル部１２ｂの銅（Ｃｕ）の含量の最大値の割合が３．０～１４．２を満たしていることが分かる。

コア－シェル領域１２が形成された内部電極を含む実施形態と、コア－シェル領域１２及び合金領域１２ｃが形成されない内部電極を含む比較例に対して、耐湿信頼性テストを行った。４０個のサンプルチップそれぞれに対して、相対湿度８５％、８５℃の条件で定格電圧４Ｖを２４時間印加しながら絶縁抵抗を測定した。

図１０は、実施形態に係る耐湿信頼性テストの結果を示したグラフである。図１１は、比較例に係る耐湿信頼性テストの結果を示したグラフである。図１０及び図１１を参照すると、コア－シェル領域１２が形成された内部電極を含む実施形態の場合、１つのサンプルを除いて、すべてのサンプルの絶縁抵抗が１０^８Ω以上を維持していることが確認できた。これに対し、比較例では、ほとんどのサンプルの絶縁抵抗が１０^８Ω以上を維持していないことが確認できた。

以上、本発明の実施形態について詳細に説明したが、本発明は、上述した実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定されるものとする。したがって、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で、当該技術分野における通常の知識を有する者により様々な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属すると言える。

１００ 積層セラミック電子部品
１１０ 本体
１１１ 誘電体層
１１２、１１３ カバー部
１１４、１１５ マージン部
１２１、１２２ 内部電極
１３１、１３２ 外部電極
１３１ａ、１３２ａ 第１電極層
１３１ｂ、１３２ｂ 第２電極層
１２ コア－シェル領域
１２ａ コア部
１２ｂ シェル部
１２ｃ 合金領域

Claims (14)

1. 誘電体層及び前記誘電体層を間に挟んで積層され、第１金属を含む複数の内部電極を含む本体と、
   前記本体の外側に配置され、第２金属を含む外部電極と、を含み、
   前記複数の内部電極のうち少なくとも一部は、前記第１金属及び前記第２金属を含むコア－シェル領域を含み、
   前記コア－シェル領域のコア部及びシェル部は、前記第２金属の平均含量が互いに異なる、積層セラミック電子部品。
2. 前記シェル部は、前記コア部よりも前記第２金属の平均含量が高い、請求項１に記載の積層セラミック電子部品。
3. 前記コア－シェル領域は、前記内部電極と外部電極との界面から１～１０μｍ以内の領域で形成される、請求項１に記載の積層セラミック電子部品。
4. 前記コア－シェル領域は、前記第２金属の含量の勾配を有する、請求項１に記載の積層セラミック電子部品。
5. 前記コア部から前記内部電極の厚さ方向に遠ざかるにつれて、前記シェル部の前記第２金属の含量は増加した後に減少する、請求項４に記載の積層セラミック電子部品。
6. 前記複数の内部電極のうち少なくとも一部は、前記コア－シェル領域を複数個含む、請求項１から５のいずれか一項に記載の積層セラミック電子部品。
7. 前記複数の内部電極のうち少なくとも一部は、前記第１金属及び第２金属の合金領域を含む、請求項１から５のいずれか一項に記載の積層セラミック電子部品。
8. 前記内部電極の厚さに対する前記シェル部の厚さの割合は、０．１２～０．２３である、請求項１から５のいずれか一項に記載の積層セラミック電子部品。
9. 前記シェル部の前記第２金属の含量の最大値は、３ａｔ％～２０ａｔ％である、請求項１から５のいずれか一項に記載の積層セラミック電子部品。
10. 前記コア部の前記第２金属の含量の最小値は、１ａｔ％～１．５ａｔ％である、請求項１から５のいずれか一項に記載の積層セラミック電子部品。
11. 前記コア部の前記第２金属の含量の最小値に対する前記シェル部の前記第２金属の含量の最大値の割合は、３．０～１４．２である、請求項１から５のいずれか一項に記載の積層セラミック電子部品。
12. 前記第１金属はニッケル（Ｎｉ）を含み、前記第２金属は銅（Ｃｕ）を含む、請求項１から５のいずれか一項に記載の積層セラミック電子部品。
13. 前記外部電極は、前記本体上に配置され、前記第２金属を含む第１電極層と、 前記第１電極層上に配置され、第３金属を含む第２電極層と、を含む、請求項１から５のいずれか一項に記載の積層セラミック電子部品。
14. 前記第２電極層は、前記第３金属としてニッケル（Ｎｉ）を含む第１層と、前記第３金属としてスズ（Ｓｎ）を含む第２層と、を含む多層構造である、請求項１３に記載の積層セラミック電子部品。