JP7842838B2 - 表示装置 - Google Patents

Description

本明細書は、工程における素子の劣化を低減可能な表示装置に関するものである。

情報化技術が発達するに伴い、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）、有機電界発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）、プラズマ表示装置（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）、マイクロＬＥＤ表示装置（Ｍｉｃｒｏ ＬＥＤ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）などといった様々な形態の小型かつ薄型の表示装置が提案されている。また、かかる表示装置は、スマートフォンやタブレットＰＣなどの様々な電子装置に採用されている。

表示装置は、その内部に様々な電極が設けられるだけでなく、色々な層や実際に映像を表示する表示素子などの素子を含む。表示装置は、互いに異なる色の映像を具現化する複数のサブ画素を含み、それぞれのサブ画素には有機発光素子などといった表示素子が配置される。

サブ画素に配置される表示素子は、サブ画素毎に形成される。すなわち、第１色の映像を表示する第１サブ画素に表示素子を形成した後、第２色の映像を表示する第２サブ画素に表示素子を形成し、続いて第３色の映像を表示する第３サブ画素に表示素子を形成する。

そのため、表示装置の製造において、特定のサブ画素に表示素子を形成する際に、エッチング液や現像液のような化学薬品により、異色のサブ画素に配置される表示素子が損傷するという問題があった。

本明細書は、それぞれのサブ画素に第１封止層を別途形成することにより、他のサブ画素の製造工程における発光素子の破損を防止することができる表示装置を提供することを目的とする。

一実施例の表示装置は、第１～第３サブ画素を含む基板と、第１～第３サブ画素を区画するバンク層と、第１～第３サブ画素のそれぞれに配置されるトランジスタと、第１～第３サブ画素のそれぞれに配置され、第１電極、発光層、および第２電極を含む発光素子と、バンク層上に配置される補助電極と、バンク層上に配置されるオーバーハング構造の第１パターンおよび第２パターンと、第１～第３サブ画素それぞれに形成され、第２パターンにより区画される第１封止層とを含み、発光素子の第２電極は、バンク層上において補助電極と電気的に接続される。

第１パターンおよび第２パターンは、補助電極上に配置することができ、第１パターンは無機物から構成し、第２パターンは非晶質半導体から構成することができる。このとき、第２電極は第１パターンの側面に伸延し、第２電極が補助電極の側面と電気的に接続される。

補助電極と第１パターンとの間には保護層を配置することができる。保護層は、補助電極より酸化性の強い物質から構成することができ、補助電極と同幅に形成することができる。

バンク層は、第１バンク層と、第１バンク層上に配置され、少なくとも１つの第１開口部が形成された第２バンク層とを含むことができる。第１開口部は、第１パターンの両側に形成され、補助電極は、第１開口部の内部に形成され、第２電極は、第１開口部の内部における補助電極上に配置される。

バンク層上には低電位電圧配線を配置することができる。この場合、第１パターンは、バンク層上に配置することができる。第１パターンには第２開口部が形成され、低電位電圧配線が第２開口部を介して外部へ露出され、第１パターンの第２開口部には、第２パターンが形成される。

補助電極は、第１パターンの側面および上面と、第２開口部の内部とに形成され、開口部において、補助電極が低電位電圧配線と電気的に接続される。第２電極は、第１パターンの側面に形成された補助電極と電気的に接続される。

本明細書によると、次のような効果を奏することができる。

第１に、一実施例にかかる表示装置では、有機発光素子がサブ画素毎に形成されるので、隣接するサブ画素間において発光層が非接続となる。そのため、隣接するサブ画素間における電流の経路が除去され、隣接するサブ画素間の側面漏洩電流を防止することができる。

第２に、第１封止層が基板全体に亘って形成されるものではなく、それぞれのサブ画素にのみ形成されるので、特定のサブ画素のフォト工程中、他のサブ画素内に配置される有機発光素子のような部品が化学薬品により損傷することを防止することができる。

第３に、第２電極を補助電極の側面および上面と接触させることにより、第２電極と補助電極との間の接触面積を最大化し、第２電極における信号遅延による不具合を防止することができる。

第４に、第１パターンおよび第２パターンをオーバーハング構造にして発光層および第２電極を形成するので、発光層および第２電極をパターニングするための別途のフォト工程が不要となり、その結果、製造工程を簡素化することができ、製造コストを節減することができる。

第５に、補助電極が表示装置の外側領域ではなく、表示領域におけるバンク層の上面の一部と、第１パターンの側面および上面とに形成される。そのため、第２電極と補助電極との電気的接触面積が増加し、表示装置の全体に亘って第２電極における信号遅延を防止することができる上に、外側領域の面積を削減することができ、狭ベゼルの表示装置を実現することができる。

第６に、発光層および第２電極をパターニングするための別途のフォト工程が不要となるので、工程の最適化により、生産エネルギーを低減することができる。

本発明にかかる有機電界発光表示装置を概略的に示すブロック図である。 本発明にかかる有機電界発光表示装置のサブ画素を概略的に示すブロック図である。 本発明にかかる有機電界発光表示装置のサブ画素を概念的に示す回路図である。 本発明の第１実施例にかかる表示装置の断面図である。 本発明の第１実施例にかかる表示装置の製造方法を示す図である。 本発明の第１実施例にかかる表示装置の製造方法を示す図である。 本発明の第１実施例にかかる表示装置の製造方法を示す図である。 本発明の第１実施例にかかる表示装置の製造方法を示す図である。 本発明の第１実施例にかかる表示装置の製造方法を示す図である。 本発明の第１実施例にかかる表示装置の製造方法を示す図である。 本発明の第１実施例にかかる表示装置の製造方法を示す図である。 本発明の第２実施例にかかる表示装置の断面図である。 本発明の第３実施例にかかる表示装置の断面図である。 本発明の第４実施例にかかる表示装置の断面図である。

本発明の利点および特徴、そしてそれらを達成する方法は、図面とともに詳述する実施例を参照すると明確になるであろう。しかしながら、本発明は、以下に開示する実施例に限定されるものではなく、相違する様々な形に具現化することができる。但し、本実施例は、本発明の開示が完全となるようにして、本発明の属する技術分野における通常の知識を有する者に発明の範疇を完全に理解させるために提供されるものであって、本発明は、請求項の範疇によって定義される。

本発明の実施例を説明するための図面に開示した形状や大きさ、比率、角度、個数などは例示的なものであって、本発明がそれに限定されるものではない。明細書全体に亘り、同一の参照符号は、同一の構成要素を示す。また、本発明を説明するに当たり、関連する公知技術に対する具体的な説明が本発明の要旨を曖昧にすると判断された場合は、その詳細な説明を省略する。本明細書で「備える」、「含む」、「有する」、「持つ」、「なる」などが記載された場合、「のみ／だけ」がともに記載されていない限り、他の部分を追加することができる。また、構成要素を単数形で記載した場合は、特に明示的な記載がない限り、複数形に解釈することができる。

また、構成要素を解釈するに当たり、明示的な記載がなくても誤差範囲を含むものとする。

例えば「上に」、「上部に」、「下部に」、「横に」などで２つの構成要素同士の位置関係を説明する場合、「直」または「直接」と記載されていなければ、１つ以上の他の構成要素が該２つの構成要素間に位置することもできる。

また、時間関係の説明において、例えば「後に」、「に続き」、「次に」、「前に」などで時間的な先後関係を説明する場合、「直」または「すぐ」と記載されていなければ、非連続的な場合を含むことができる。

また、構成要素を区別するため、「第１」や「第２」などの用語が用いられるが、構成要素は、かかる用語に制限されるものではない。したがって、以下に言及する第１構成要素は、本発明の技術的思想内で第２構成要素でもあり得る。

本発明の構成要素を説明するにおいて、第１、第２、Ａ、Ｂ、（ａ）、（ｂ）などの用語が用いられることがあるが、かかる用語は、構成要素を区別するために用いられるだけであって、構成要素の本質、順番、順序、個数などを限定するものではない。ある構成要素が他の構成要素に「連結」、「結合」または「接続」されると記載された場合、両方の構成要素は直接的に連結、結合、または接続され得るが、各構成要素の間に別の構成要素が介在され、各構成要素が別の構成要素を介して「連結」、「結合」または「接続」されることもあると理解すべきである。

本発明における「表示装置」は、表示パネルと、表示パネルを駆動するための駆動部とを含む表示モジュールのような狭い意味での表示装置を含むことができる。また、表示モジュールを備える最終製品（ｃｏｍｐｌｅｔｅ ｐｒｏｄｕｃｔ、ｆｉｎａｌ ｐｒｏｄｕｃｔ）であるノートパソコン、テレビジョン、コンピュータモニタ、または自動車用装置（ａｕｔｏｍｏｔｉｖｅ ｄｉｓｐｌａｙ）や車両（ｖｅｈｉｃｌｅ）の他の形態などを含む電装装置（ｅｑｕｉｐｍｅｎｔ ｄｉｓｐｌａｙ）、スマートフォンや電子パッドなどのモバイル電子装置（ｍｏｂｉｌｅ ｅｌｅｃｔｒｏｎｉｃ ｄｅｖｉｃｅ）といったセット電子装置（ｓｅｔ ｅｌｅｃｔｒｏｎｉｃ ｄｅｖｉｃｅ）、若しくはセット装置（ｓｅｔ ｄｅｖｉｃｅ、ｓｅｔ ａｐｐａｒａｔｕｓ）も含むことができる。

したがって、本発明における表示装置は、表示モジュールのような狭義の表示装置そのもの、および表示モジュールを備える応用製品、または最終製品であるセット装置までを含むことができる。

以下、図面を参照し、本発明について詳細に説明する。

図１は、本発明にかかる表示装置１００を概略的に示すブロック図であり、図２は、図１に示すサブ画素ＳＰを概略的に示すブロック図である。

図１に示すように、表示装置１００は、映像処理部１０２、タイミング制御部１０４、ゲート駆動部１０６、データ駆動部１０７、電源供給部１０８、および表示パネル１０９を備える。

映像処理部１０２は、外部からの映像データと共にあらゆる装置を駆動するための駆動信号を出力する。例えば、映像処理部１０２から出力される駆動信号には、データイネーブル信号、垂直同期信号、水平同期信号、およびクロック信号などを含むことができる。

タイミング制御部１０４は、映像処理部１０２から映像データと共に駆動信号などの供給を受ける。タイミング制御部１０４は、映像処理部１０２から入力される駆動信号に基づき、ゲート駆動部１０６の動作タイミングを制御するためのゲートタイミング制御信号ＧＤＣ、およびデータ駆動部１０７の動作タイミングを制御するためのデータタイミング制御信号ＤＤＣを生成し、出力する。

ゲート駆動部１０６は、タイミング制御部１０４からのゲートタイミング制御信号ＧＤＣに応じ、スキャン信号を表示パネル１０９へ出力する。ゲート駆動部１０６は、複数のゲートラインＧＬ１～ＧＬｍを通じ、スキャン信号を出力する。このとき、ゲート駆動部１０６はＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の形にすることができるが、これに限定されるものではない。ゲート駆動部１０６は様々なゲート駆動回路を含み、ゲート駆動回路は、表示パネル１０９の基板上に直に形成することができる。この場合、ゲート駆動部１０６はＧＩＰ（Ｇａｔｅ‐Ｉｎ‐Ｐａｎｅｌ）であってもよい。

データ駆動部１０７は、タイミング制御部１０４から入力されたデータタイミング制御信号ＤＤＣに応じ、データ電圧を表示パネル１０９へ出力する。データ駆動部１０７は、タイミング制御部１０４からのデジタルのデータ信号ＤＡＴＡをサンプリングしてラッチし、ガンマ電圧に基づいたアナログのデータ電圧へ変換する。データ駆動部１０７は、複数のデータラインＤＬ１～ＤＬｎを通じてデータ電圧を出力する。このとき、データ駆動部１０７は、ＩＣの形にすることができるが、これに限定されるものではない。

電源供給部１０８は、高電位電圧ＶＤＤと低電位電圧ＶＳＳなどを出力し、表示パネル１０９に供給する。高電位電圧ＶＤＤは、第１電源ラインＥＶＤＤを通じて表示パネル１０９に供給され、低電位電圧ＶＳＳは、第２電源ラインＥＶＳＳを通じて表示パネル１０９に供給される。このとき、電源供給部１０８から出力された電圧は、ゲート駆動部１０６やデータ駆動部１０７へ出力され、これらの駆動に用いられることもあり得る。

表示パネル１０９は、ゲート駆動部１０６およびデータ駆動部１０７から供給されるデータ電圧およびスキャン信号と、電源供給部１０８から供給される電圧とに応じ、映像を表示する。

表示パネル１０９は、複数のサブ画素ＳＰから構成され、実際に映像が表示される。サブ画素ＳＰは、赤色（Ｒｅｄ）のサブ画素、緑色（Ｇｒｅｅｎ）のサブ画素、および青色（Ｂｌｕｅ）のサブ画素を含むか、または白色（Ｗｈｉｔｅ、Ｗ）のサブ画素、赤色（Ｒｅｄ、Ｒ）のサブ画素、緑色（Ｇｒｅｅｎ、Ｇ）のサブ画素、および青色（Ｂｌｕｅ、Ｂ）のサブ画素を含むことができる。このとき、白色Ｗ、赤色Ｒ、緑色Ｇ、および青色Ｂのサブ画素ＳＰは、全て同じ面積にしてもよく、互いに異なる面積にしてもよい。

図２に示すように、１つのサブ画素ＳＰは、ゲートラインＧＬ１、データラインＤＬ１、第１電源ラインＥＶＤＤ、および第２電源ラインＥＶＳＳに接続することができる。サブ画素ＳＰは、画素回路の構成により、複数の薄膜トランジスタおよびストレージキャパシタを含むことができる。例えば、サブ画素ＳＰは、２つのトランジスタおよび１つのキャパシタ２Ｔ１Ｃであり得るが、これに限定されるものではなく、３Ｔ１Ｃ、４Ｔ１Ｃ、５Ｔ１Ｄ、６Ｔ１Ｃ、７Ｔ１Ｃ、３Ｔ２Ｃ、４Ｔ２Ｃ、５Ｔ２Ｃ、６Ｔ２Ｃ、７Ｔ２Ｃ、８Ｔ２Ｃなどの構成を採用したサブ画素にすることもできる。

図３は、本発明にかかる表示装置１００のサブ画素ＳＰを概略的に示す回路図である。

図３に示すように、本発明にかかる表示装置は、互いに交差してサブ画素ＳＰを区画するゲート配線ＧＬ、データ配線ＤＬ、および電源配線ＰＬを含み、サブ画素ＳＰには、スイッチングトランジスタＴｓ、駆動トランジスタＴｄ、ストレージキャパシタＣｓｔ、および有機発光素子Ｄが配置される。

スイッチングトランジスタＴｓは、ゲート配線ＧＬおよびデータ配線ＤＬに接続され、駆動トランジスタＴｄおよびストレージキャパシタＣｓｔは、スイッチングトランジスタＴｓと電源配線ＰＬとの間において接続され、有機発光素子Ｄは駆動トランジスタＴｄに接続される。

かかる構造の表示装置において、ゲート配線ＧＬに印加されたゲート信号によりスイッチングトランジスタＴｓがターンオンすると、データ配線ＤＬに印加されたデータ信号がスイッチングトランジスタＴｓを介し、駆動トランジスタＴｄのゲート電極およびストレージキャパシタＣｓｔの一電極に印加される。

駆動トランジスタＴｄは、ゲート電極に印加されたデータ信号によりターンオンする。その結果、データ信号に比例する電流が電源配線ＰＬから駆動トランジスタＴｄを介し、有機発光素子Ｄへ流れることになり、有機発光素子Ｄは、駆動トランジスタＴｄを介して流れる電流に比例する輝度で発光する。

このとき、ストレージキャパシタＣｓｔは、データ信号に比例する電圧で充電され、一フレームの間、駆動トランジスタＴｄのゲート電極の電圧が一定に保持されるようにする。

図３においては、２つのドランジスタＴｄ、Ｔｓと、１つのキャパシタＣｓｔのみを示しているが、これに限定されるものではなく、３つ以上のトランジスタ、および２つ以上のキャパシタを備えることができる。

図４は、本発明の第１実施例にかかる表示装置１００の構造を具体的に示す図である。実際、表示装置１００に多量のサブ画素が形成されるが、説明の便宜上、隣接する３つのサブ画素ＳＰ１、ＳＰ２、ＳＰ３のみを示す。

サブ画素ＳＰ１、ＳＰ２、ＳＰ３は、赤色Ｒのサブ画素、緑色Ｇのサブ画素、青色Ｂのサブ画素をそれぞれ含むことができる。また、サブ画素ＳＰは、白色Ｗのサブ画素をさらに含むことができる。

図４に示すように、基板１４０上にはバッファ層１４２が形成される。基板１４０は、ガラスといった硬い物質からなってもよく、ポリイミド、ポリメチルメタクリレート、ポリエチレンテレフタレート、ポリエーテルスルホン、ポリカーボネートといったプラスチック系物質からなってもよいが、これに限定されるものではない。

例えば、基板１４０がポリイミドからなる場合、複数のポリイミドで構成することができ、ポリイミドの間に無機層をさらに配置することができるが、これに限定されるものではない。

バッファ層１４２は、基板１４０の全体に亘って形成され、その上に形成される層と基板１４０との間の接着力を向上させ、基板１４０から流出するアルカリ成分など、多様な異物を遮断する役割などを果たすことができる、また、バッファ層１４２は、基板１４０に浸透した水分、または酸素が拡散することを遅らせることができる。

バッファ層１４２は、ＳｉＮｘ若しくはＳｉＯｘからなる単層、または多層であり得る。バッファ層１４２が多層である場合、ＳｉＮｘとＳｉＯｘが交互に形成されてもよい。バッファ層１４２は、基板１４０の種類および物質、薄膜トランジスタの構造およびタイプなどに基づき、省略することもできる。

サブ画素ＳＰ１、ＳＰ２、ＳＰ３のそれぞれにおけるバッファ層１４２上には、薄膜トランジスタＴが形成される。説明の便宜上、配置され得る様々な薄膜トランジスタのうち、駆動薄膜トランジスタのみを図に示すが、スイッチングトランジスタなど他のトランジスタを含むこともできる。また、トップゲート構造を持つ薄膜トランジスタが示されているが、これに限定されるものではなく、ボトムゲート構造など他の構造を持つこともできる。

薄膜トランジスタＴは、バッファ層１４２上に配置される半導体層１１２、半導体層１１２上に形成されるゲート絶縁層１４４、ゲート絶縁層１４４上に配置されるゲート電極１１４、ゲート電極１１４上に形成される層間絶縁層１４６、層間絶縁層１４６上に配置されるソース電極１１５およびドレイン電極１１６を含む。

半導体層１１２は多結晶半導体からなってもよい。例えば、多結晶半導体は移動度の高い低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ、ＬＴＰＳ）からなってもよいが、これに限定されるものではない。

また、半導体層１１２は酸化物半導体からなってもよい。例えば、ＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＧＴＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、およびＩＧＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｏｘｉｄｅ）のうち、いずれか１つからなり得るが、これに限定されるものではない。半導体層１１２は、その中央領域のチャネル領域１１２ａと、その両側のドープ層であるソース領域１１２ｂおよびドレイン領域１１２ｃとからなる。

ゲート絶縁層１４４は、基板１４０の全体に亘って形成されてもよく、一部領域、例えば、ゲート電極１１４の下にのみ形成されてもよい。ゲート絶縁層１４４は、ＳｉＮｘやＳｉＯｘのような無機物からなる単層、または多層であり得るが、これに限定されるものではない。

ゲート電極１１４は金属で構成される。例えば、ゲート電極１１４は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、および銅（Ｃｕ）のうち、いずれか１つ、若しくはこれらの合金からなる単層、または多層であり得るが、これに限定されるものではない。

層間絶縁層１４６は、基板１４０の全体に亘って形成されてもよく、一部領域にのみ形成されてもよい。層間絶縁層１４６は、フォトアクリルのような有機物からなってもよく、ＳｉＮｘやＳｉＯｘのような無機物からなる単層、または多層であってもよい。また、層間絶縁層１４６は、有機物層と無機物層とからなる多層であってもよいが、これに限定されるものではない。

ソース電極１１５およびドレイン電極１１６は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、および銅（Ｃｕ）のうち、いずれか１つ、若しくはこれらの合金からなる単層、または多層であり得るが、これに限定されるものではない。ソース電極１１５およびドレイン電極１１６は、それぞれゲート絶縁層１４４と層間絶縁層１４６に形成されるコンタクトホールを介し、半導体層１１２のソース領域１１２ｂおよびドレイン領域１１２ｃに接触することができる。

図には示していないが、半導体層１１２下における基板１４０上には、下部シールド金属層（Ｂｏｔｔｏｍ Ｓｈｉｅｌｄ Ｍｅｔａｌ）を配置することができる。下部シールド金属層は、基板１４０においてトラップされた電荷により生じるバックチャネル効果を低減し、残像やトランジスタの性能低下を防止するためのものであって、モリブデン（Ｍｏ）やチタン（Ｔｉ）、若しくはこれらの合金からなる単層、または多層であり得るが、これに限定されるものではない。

薄膜トランジスタＴの配置される基板１４０には、平坦化層１４８が形成される。平坦化層１４８は、フォトアクリルといった有機物層からなってもよいが、これに限定されるものではなく、無機層と有機層とからなる多層にすることもできる。

平坦化層１４８上におけるサブ画素ＳＰ１、ＳＰ２、ＳＰ３のそれぞれには、発光素子Ｄが配置される。発光素子Ｄは、第１電極１３２、発光層１３４、および第２電極１３６で構成される。

第１電極１３２は、平坦化層１４８上に配置され、平坦化層１４８に形成されるコンタクトホールを介し、薄膜トランジスタＴのドレイン電極１１６に電気的に接続される。第１電極１３２は、銀（Ａｇ）、アルミニウム（Ａｌ）、金（Ａｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、またはこれらの合金のうち、少なくとも１つ以上からなり得る。また、第１電極１３２は、ＩＴＯやＩＺＯなどの透明金属酸化物質層からなってもよい。

表示装置１００がトップエミッション方式である場合、第１電極１３２は、光を反射する反射電極として働くため、不透明な導電性物質をさらに含むことができる。表示装置１００がボトムエミッション方式である場合、第１電極１３２は、ＩＴＯ、またはＩＺＯのように光を透過する透明導電性物質を用いることができる。

平坦化層１４８上における各サブ画素ＳＰ１、ＳＰ２の境界には、バンク層ＢＮＫが形成される。バンク層ＢＮＫは、サブ画素ＳＰ１、ＳＰ２を区画する隔壁であり得る。バンク層ＢＮＫは、各サブ画素ＳＰ１、ＳＰ２を区画し、隣接する画素からの特定色の光が混合して出射することを防止することができる。

バンク層ＢＮＫは、サブ画素ＳＰ１、ＳＰ２、ＳＰ３を取り囲むように形成され、サブ画素ＳＰ１、ＳＰ２、ＳＰ３間には、第１電極１３２が外部へ露出する開口領域を形成することができる。

バンク層ＢＮＫは、ＳｉＮｘやＳｉＯｘといった無機絶縁物質、またはＢＣＢ（ベンゾシクロブテン）、アクリル系樹脂、エポキシ樹脂、フェノール樹脂、ポリアミド系樹脂、ポリイミド系樹脂といった有機絶縁物質、またはブラック（若しくは黒色）顔料を含む感光剤のうち、少なくとも１つ以上からなり得るが、これに限定されるものではない。

バンク層ＢＮＫ上には、補助電極１５２が配置される。補助電極１５２は、導電性のよい金属で構成することができる。例えば、補助電極１５２は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、および銅（Ｃｕ）のうち、いずれか１つ、若しくはこれらの合金からなる単層、または多層にすることができるが、これに限定されるものではない。

バンク層ＢＮＫが基板１４０の全体に亘り、マトリクス状に形成されるので、その上に形成される補助電極１５２もマトリクス状に配置される。補助電極１５２は、その幅がバンク層ＢＮＫより小さく形成され、補助電極１５２の両側においてバンク層ＢＮＫの上面が露出するが、これに限定されるものではない。補助電極１５２は、バンク層ＢＮＫと同幅に形成することができる。

発光層１３４は、バンク層ＢＮＫの開口領域を介して外部へ露出する第１電極１３２の上面に形成される。

例えば、発光層１３４は、有機発光層から構成することができる。または、有機発光層に代わって無機発光層、例えば、ナノサイズの物質層、量子ドット、マイクロＬＥＤ発光層、若しくはミニＬＥＤ発光層を配置することもできるが、これに限定されるものではない。

発光層１３４が有機発光層である場合、発光層１３４は、青色の有機発光層および黄色の蛍光層で構成され、発光層１３４から白色光が出射する。また、発光層１３４は、多層スタック構造であり得る。例えば、発光層１３４が３層スタック構造である場合、２つの電荷発生層（Ｃｈａｒｇｅ Ｇｅｎｅｒａｔｉｏｎ Ｌａｙｅｒ）を介在し、第１スタックないし第３スタックを配置することができる。第１スタックないし第３スタックはそれぞれ、有機発光層、正孔注入層、正孔輸送層、電子輸送層、電子注入層で構成することができる。例えば、第１スタックの有機発光層は赤色光を発光し、第２スタックの有機発光層は青色光を発光し、第３スタックの有機発光層は緑色光を発光することができる。

補助電極１５２上には、第１パターン１５４および第２パターン１５６が形成される。

このとき、バンク層ＢＮＫおよび補助電極１５２が、基板１４０の全体に亘り、マトリクス状に形成されるので、第１パターン１５４および第２パターン１５６も基板１４０の全体に亘り、マトリクス状に形成される。

第１パターン１５４は、その幅が補助電極１５２より小さく形成されるので、第１パターン１５４の両側における補助電極１５２の上面が外部へ露出するが、これに限定されるものではない。また、第１パターン１５４は、その幅が第２パターン１５６より小さく形成され、第１パターン１５４および第２パターン１５６は、オーバーハング構造となる。

第１パターン１５４は、ＳｉＮｘやＳｉＯｘといった無機物で構成することができるが、これに限定されるものではない。また、第２パターン１５６は、非晶質シリコンで構成することができるが、これに限定されるものではない。

第２電極１３６は、有機層１３４上に配置される。表示装置１００がトップエミッション方式である場合、第２電極１３６は、光を透過する半透明導電性物質を用いて形成することができる。例えば、第２電極１３６は、ＬｉＦ／Ａｌ、ＣｓＦ／Ａｌ、Ｍｇ：Ａｇ、Ｃａ／Ａｇ、Ｃａ：Ａｇ、ＬｉＦ／Ｍｇ：Ａｇ、ＬｉＦ／Ｃａ／Ａｇ、ＬｉＦ／Ｃａ：Ａｇのような合金のうち、少なくとも１つ以上で形成することができる。

表示装置１００がボトムエミッション方式である場合、第２電極１３６は、光を反射する反射電極であって、不透明な導電性物質を用いて形成することができる。例えば、第２電極１３６は、銀（Ａｇ）、アルミニウム（Ａｌ）、金（Ａｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、またはこれらの合金のうち、少なくとも１つ以上で形成することができる。

第２電極１３６は、外部に露出したバンク層ＢＮＫの上面、補助電極１５２の側面および外部に露出した上面、そして第１パターン１５４の側面に伸延する。すなわち、第２電極１３６は、補助電極１５２の側面および上面の一部と電気的に接続する。

本発明にかかる表示装置１００では、第２電極１３６がサブ画素ＳＰ１、ＳＰ２、ＳＰ３にそれぞれ形成され、隣接するサブ画素ＳＰ１、ＳＰ２、ＳＰ３における第２電極１３６は電気的に互いに絶縁されるが、補助電極１５２により、隣接するサブ画素ＳＰ１、ＳＰ２、ＳＰ３における第２電極１３６が電気的に接続される。すなわち、補助電極１５２により、表示装置１００の全体に亘り、第２電極１３６が電気的に接続され、外部から印加される信号が表示装置１００における全体の第２電極１３６に供給される。

また、補助電極１５２は、信号遅延による表示装置１００の不具合を防止することができる。表示装置１００がトップエミッション方式である場合、第２電極１３６を形成する半透明導電性物質は相対的に高い抵抗を有するので、大面積の表示装置１００の場合、信号遅延の問題が発生する。しかしながら、本発明のように、表示装置１００の全体に亘り、伝導性に優れる補助電極１５２をマトリクス状に形成した後、第２電極１３６を補助電極１５２と電気的に接続させることにより、第２電極１３６の信号遅延による不具合を防止することができる。

第１パターン１５４および第２パターン１５６は、逆段差が生じるオーバーハング構造となる。後述するが、第１パターン１５４および第２パターン１５６のオーバーハング構造は、サブ画素毎に発光層１３４および第２電極１３６をパターニングするためのものである。すなわち、本発明では、第１パターン１５４および第２パターン１５６をオーバーハング構造にすることにより、別途のマスクを用いることなく、発光層１３４および第２電極１３６を形成することができるので、製造工程を簡素化し、製造コストを節減することができる。

発光素子Ｄ上には、封止層１８０が形成される。発光素子Ｄが湿気や酸素に露出されると、発光領域が縮小する画素収縮が発生するか、或いは発光領域内に黒点が生じる不具合が発生し得る。また、湿気や酸素は、金属からなる電極を酸化させる。封止層１８０は、外部からの水分および酸素の浸透を遮断し、発光素子Ｄおよび電極における不具合を防止する。

封止層１８０は、第１封止層１８２ａ、１８２ｂ、１８３ｃ、第２封止層１８４、および第３封止層１８６から構成することができるが、これに限定されるものではなく、２層、または４層以上にすることもできる。

第１封止層１８２ａ、１８２ｂ、１８２ｃは、サブ画素ＳＰ１、ＳＰ２、ＳＰ３のそれぞれに形成される。すなわち、第２封止層１８４および第３封止層１８６が基板の全体に亘って形成される一方、第１封止層１８２ａ、１８２ｂ、１８２ｃは、対応するサブ画素ＳＰ１、ＳＰ２、ＳＰ３にのみ形成される。第１封止層１８２ａ、１８２ｂ、１８２ｃのそれぞれは、対応するサブ画素ＳＰ１、ＳＰ２、ＳＰ３における第２電極１３６の全体を覆うように形成される。図４では、第１封止層１８２ａ、１８２ｂ、１８２ｃの上面が第２パターン１５６の下面と同じレベルとなるように形成されるが、これに限定されるものではない。

第１封止層１８２ａ、１８２ｂ、１８２ｃ、および第３封止層１８６は、ＳｉＯｘやＳｉＮｘなどといった無機物から構成することができるが、これに限定されるものではない。第２封止層１８４は、アクリル樹脂、エポキシ樹脂、ポリイミド、ポリエチレン、またはシリコンオキシカーボン（ＳｉＯＣ）といった有機絶縁物質から構成することができるが、これに限定されるものではない。第３封止層１８６は、薄膜金属（Ｆａｃｅ Ｓｅａｌ Ｍｅｔａｌ）から構成することができるが、これに限定されるものではない。

前述したように、本発明にかかる表示装置１００では、有機発光素子Ｄがサブ画素ＳＰ１、ＳＰ２、ＳＰ３毎に形成されるので、隣接するサブ画素ＳＰ１、ＳＰ２、ＳＰ３間において発光層１３４が非接続となる。そのため、隣接するサブ画素ＳＰ１、ＳＰ２、ＳＰ３間における電流の経路が除去され、隣接するサブ画素ＳＰ１、ＳＰ２、ＳＰ３間における側面漏洩電流を防止することができる。

また、本発明では、第１封止層１８２ａ、１８２ｂ、１８２ｃが基板１４０の全体に亘って形成されず、サブ画素ＳＰ１、ＳＰ２、ＳＰ３のそれぞれにのみ形成されるので、特定のサブ画素（例えば、第３サブ画素ＳＰ３）のフォト工程中に、他のサブ画素（例えば、第１サブ画素ＳＰ１および第２サブ画素ＳＰ２）内に配置される有機発光素子Ｄのような部品が化学薬品により損傷することを防止することができる。

また、本発明では、第２電極１３６を補助電極１５２の側面および上面と接触させることにより、第２電極１３６と補助電極１５２との間の接触面積を最大化し、第２電極１３６における信号遅延による不具合を防止することができる。

以下、本発明の第１実施例にかかる表示装置１００の製造方法について詳述する。

図５Ａないし図５Ｇは、本発明の第１実施例にかかる表示装置１００の製造方法を示す図である。

まず、図５Ａに示すように、複数のサブ画素ＳＰ１、ＳＰ２、ＳＰ３を含む基板１４０の全体に亘り、バッファ層１４２を形成する。基板１４０は、ガラスといった硬い物質からなってもよく、ポリイミド、ポリメチルメタクリレート、ポリエチレンテレフタレート、ポリエーテルスルホン、ポリカーボネートといったプラスチック系物質からなってもよい。バッファ層１４２は、ＳｉＮｘ若しくはＳｉＯｘからなる単層、または多層であり得る。

次に、バッファ層１４２上のサブ画素ＳＰ１、ＳＰ２、ＳＰ３のそれぞれにおいて、ポリシリコンのような多結晶半導体、またはＩＧＺＯ、ＩＺＯ、ＩＧＴＯおよびＩＧＯのような酸化物半導体を積層した後、エッチングを行い、サブ画素ＳＰ１、ＳＰ２、ＳＰ３のそれぞれに半導体層１１２を形成する。また、半導体層１１２の両側面に不純物をドープし、チャネル領域１１２ａ、ソース領域１１２ｂおよびドレイン領域１１２ｃを形成する。

その後、ＳｉＯｘやＳｉＮｘといった無機物を積層し、ゲート絶縁層１４４を形成した後、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、および銅（Ｃｕ）のような金属をスパッタリング法で積層し、ウェットエッチング法でエッチングを行い、サブ画素ＳＰ１、ＳＰ２、ＳＰ３のそれぞれにゲート電極１１４を形成する。その後、ゲート電極１１４上にフォトアクリルといった有機物、またはＳｉＮｘやＳｉＯｘといった無機物を積層し、層間絶縁層１４６を形成した後、半導体層１１２のソース領域１１２ｂおよびドレイン領域１１２ｃの上部における層間絶縁層１４６をドライエッチングし、コンタクトホールを形成する。

続いて、Ｃｒ、Ｍｏ、Ｔａ、Ｃｕ、Ｔｉ、Ａｌ、またはＡｌ合金のような金属をスパッタリング法で積層してエッチングを行い、サブ画素ＳＰ１、ＳＰ２、ＳＰ３のそれぞれに、コンタクトホールを介して半導体層１１２のソース領域１１２ｂおよびドレイン領域１１２ｃにそれぞれオーミック接触するソース電極１１５とドレイン電極１１６を形成する。

その後、ソース電極１１５およびドレイン電極１１６上にフォトアクリルのような有機物を積層し、平坦化層１４８を形成した後、ドレイン電極１１６上の平坦化層１４８にドライエッチングを行い、コンタクトホールを形成する。続いて、ＩＴＯやＩＺＯといった金属酸化物をスパッタリング法で積層し、ウェットエッチングを行い、サブ画素ＳＰ１、ＳＰ２、ＳＰ３における平坦化層１４８の上面に第１電極１３２を形成する。このとき、第１電極１３２はコンタクトホールを介し、ドレイン電極１１６と電気的に接続される。

次に、図５Ｂに示すように、平坦化層１４８および第１電極１３２の端部上に、ＳｉＮｘやＳｉＯｘといった無機絶縁物質、またはＢＣＢ、アクリル系樹脂、エポキシ樹脂、フェノール樹脂、ポリアミド系樹脂、ポリイミド系樹脂といった有機絶縁物質、またはブラック（若しくは黒色）顔料を含む感光剤のうち、少なくとも１つ以上を積層し、ドライエッチングを行ってバンク層ＢＮＫを形成する。

このとき、バンク層ＢＮＫは、基板１４０の全体に亘り、マトリクス状に形成され、第１電極１３２の端部とオーバーラップするので、バンク層ＢＮＫ間の開口領域を介し、第１電極１３２が外部へ露出する。

その後、基板１４０の全体に亘り、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、および銅（Ｃｕ）のうち、いずれか１つ、またはこれらの合金を積層して金属層１５２ａを形成し、その上にＳｉＮｘやＳｉＯｘといった無機物と非晶質シリコンを連続して蒸着し、第１パターン層１５４ａおよび第２パターン層１５６ａを形成する。

続いて、第２パターン層１５６ａ上にフォトレジストを積層し、マスクを用いて第１サブ画素ＳＰ１に対応する領域を取り除き、第１フォトレジストパターン１７０を形成する。

次に、図５Ｃに示すように、第１フォトレジストパターン１７０をマスクに用いて、その下部の金属層１５２ａ、第１パターン層１５４ａ、および第２パターン層１５６ａをエッチングし、第１サブ画素ＳＰ１に補助電極１５２、第１パターン１５４ｂ、および第２パターン１５６ｂを形成し、第１電極１３２を外部へ露出させる。

そのとき、金属層１５２ａ、第１パターン層１５４ａ、および第２パターン層１５６ａは、複数の段階に亘ってエッチングされ、第１パターン１５４ｂと第２パターン１５６ｂがオーバーハング構造となる。すなわち、第１フォトレジストパターン１７０によりブロックした状態で、ドライエッチングを行い、第２パターン層１５６ａをエッチングした後、ウェットエッチングを行い、第１パターン層１５４ａをエッチングする。このとき、第１パターン層１５４ａは、エッチング液により等方性エッチングされ、第２パターン１５６ｂの下部における第１パターン層１５４ａの一部がエッチングされ、第１パターン１５４ｂと第２パターン１５６ｂがアンダーカット状となる。金属層１５２ａは、第１パターン１５４ｂおよび第２パターン１５６ｂによりブロックされた状態でエッチング液によりエッチングされ、第１パターン１５４と同幅を有する補助電極１５２が形成される。

次に、図５Ｄに示すように、基板１４０の全体に亘り有機物を塗布し、銀（Ａｇ）、アルミニウム（Ａｌ）、金（Ａｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）のような金属を積層する。このとき、第１サブ画素ＳＰ１においては、第１パターン層１５４ａおよび第２パターン層１５６ａがエッチングされ、その下部の第１電極１３２が外部へ露出するが、第２サブ画素ＳＰ２および第３サブ画素ＳＰ３においては第１パターン１５４ｂおよび第２パターン１５６ｂによって覆われ、第１パターン１５４ｂおよび第２パターン１５６ｂがオーバーハング構造となるので、第１サブ画素ＳＰ１における第１電極１３２上に発光層１３４および第２電極１３６が形成される。

そのとき、第２電極１３６は蒸着法により形成されるので、第１パターン１５６ａｂおよび第２パターン１５６ｂのオーバーハング構造にかかわらず、第２電極１３６が、補助電極１５２の上面および第１パターン１５４ｂの側面にも形成され、補助電極１５２と電気的に接続される。

また、第２サブ画素ＳＰ２および第３サブ画素ＳＰ３における第２パターン１５６ｂ上には、有機パターン１３４ａおよび金属パターン１３６ａが形成される。

次に、ＳｉＮｘやＳｉＯｘといった無機物を積層し、基板１４０の全体に亘り、無機層１８３を形成する。

その後、図５Ｅに示すように、基板１４０の全体に亘り、無機層１８３上にフォトレジストを積層して形状化し、第１サブ画素ＳＰ１における無機層１８３上に第２フォトレジストパターン１７２を形成する。

その後、図５Ｆに示すように、第２フォトレジストパターン１７２により無機層１８３の一部領域をブロックした状態で、有機パターン１３４ａ、金属パターン１３６ａおよび無機層１８３にエッチングを行い、第１サブ画素ＳＰ１に第１封止層１８２ａを形成し、第２サブ画素ＳＰ２および第３サブ画素ＳＰ３においては、第１パターン１５４ｂおよび第２パターン１５６ｂが外部へ露出するようにする。

続いて、第２サブ画素ＳＰ２および第３サブ画素ＳＰ３に対し、図５Ｂないし図５Ｆの工程を繰り返し、第１封止層１８２ｂ、１８２ｃをそれぞれ形成する。

その後、第１封止層１８２ａ、１８２ｂ、１８２ｃが形成された基板１４０の全体に亘り、有機物を塗布して第２封止層１８４を形成した後、第２封止層１８４上に無機物を塗布し、第３封止層１８６を形成することで、表示装置１００を密封する封止層１８０を形成する。

前述したように、本発明にかかる表示装置１００の製造方法では、第１パターン１５４ｂと第２パターン１５６ｂをオーバーハング構造にし、発光層１３４および第２電極１３６を形成するので、発光層１３４および第２電極１３６をパターニングするための別途のフォト工程が不要となる。その結果、製造工程を簡素化し、製造コストを節減することができる。

図６は、本発明の第２実施例にかかる表示装置２００を示す図である。図４の第１実施例と同じ構造については説明を省略、または簡略にし、他の構造についてのみ詳述する。

図６に示すように、基板２４０のサブ画素ＳＰ１、ＳＰ２、ＳＰ３のそれぞれに、薄膜トランジスタＴおよび有機発光素子Ｄが配置される。

薄膜トランジスタＴは、バッファ層２４２上に配置される半導体層２１２と、ゲート絶縁層２４４上に配置されるゲート電極２１４と、層間絶縁層２４６上に配置されるソース電極２１５およびドレイン電極２１６とを含む。

薄膜トランジスタＴ上には平坦化層２４８が形成され、平坦化層２４８上におけるサブ画素ＳＰ１、ＳＰ２、ＳＰ３間にはバンク層ＢＮＫがマトリクス状に形成される。有機発光素子Ｄは、第１電極２３２、発光層２３４、および第２電極２３６を含み、第１電極２３２、発光層２３４、および第２電極２３６は、サブ画素ＳＰ１、ＳＰ２、ＳＰ３のそれぞれに配置され、引接するサブ画素とは非接続となる。

バンク層ＢＮＫ上には補助電極２５２が配置され、補助電極２５２上には保護層２５３が配置される。補助電極２５２は、その幅をバンク層ＢＮＫより小さく形成し、保護層２５３は、補助電極２５２と同幅に形成することができるが、これに限定されるものではない。

保護層２５３は金属で構成することができる。保護層２５３は、その下の補助電極２５２より相対的に酸化性の強い金属で構成され、補助電極２５２が酸化する環境において、補助電極２５２に代わって酸化することにより、補助電極２５２の酸化を防止する。

また、同様に、補助電極２５２と第２電極２３６が接触する領域においても、保護層２５３は、酸化性の相対的な強さのため、補助電極２５２および第２電極２３６に代わって酸化する。その結果、該領域において、補助電極２５２および第２電極２３６が酸化することを防止することができる。

再び図６を参照すると、保護層２５２上には、第１パターン２５４および第２パターン２５６が配置される。このとき、第１パターン２５４は、その幅が第２パターン２５６より小さく形成され、第１パターン２５４と第２パターン２５６はオーバーハング構造となる。このようなオーバーハング構造により、有機発光素子Ｄにおける発光層２３４および第２電極２３６を形成する際、別途のマスク工程が不要となる。

第２電極２３６は、発光層２３４上に配置され、バンク層ＢＮＫの上面の一部領域と、補助電極２５２の側面と、第１パターン２５４の側面および上面の一部領域に伸延し、第２電極２３６が補助電極２５２の側面と電気的に接続される。すなわち、補助電極２５２により、表示装置２００全体における第２電極２３６が電気的に接続され、信号（電圧）が表示装置２００の全体における第２電極２３６に同時に供給される。

第２パターン２５６によって区画されるサブ画素ＳＰ１、ＳＰ２、ＳＰ３には、第１封止層２８２ａ、２８２ｂ、２８２ｃがそれぞれ形成され、その上に、基板２４０の全体に亘り、第２封止層２８４および第３封止層２８６が配置され、表示装置２００を封止する封止層２８０が完成する。

このように、本実施例にかかる表示装置２００では、補助電極２５２より相対的に酸化性の強い金属からなる保護層２５３を補助電極２５２上に形成し、補助電極２５２に代わって保護層２５３を酸化させることにより、補助電極２５２の酸化を防止することができる。

図７は、本発明の第３実施例にかかる表示装置３００の構造を示す断面図である。図４の第１実施例と同じ構造については説明を省略、または簡略にし、他の構造についてのみ詳述する。

図７に示すように、基板３４０のサブ画素ＳＰ１、ＳＰ２、ＳＰ３のそれぞれに、薄膜トランジスタＴおよび有機発光素子Ｄが配置される。

薄膜トランジスタＴは、バッファ層３４２上に配置される半導体層３１２と、ゲート絶縁層３４４上に配置されるゲート電極３１４と、層間絶縁層３４６上に配置されるソース電極３１５およびドレイン電極３１６とを含む。

薄膜トランジスタＴ上には平坦化層３４８が形成され、平坦化層３４８上におけるサブ画素ＳＰ１、ＳＰ２、ＳＰ３間に、バンク層ＢＮＫがマトリクス状に形成される。バンク層ＢＮＫは、第１バンク層ＢＮＫ１、およびその上部の第２バンク層ＢＮＫ２で構成することができる。図７では、第１バンク層ＢＮＫ１と第２バンク層ＢＮＫ２が同幅に形成されるが、第１バンク層ＢＮＫ１を第２バンク層ＢＮＫ２より大幅に形成し、第１バンク層ＢＮＫ１が第２バンク層ＢＮＫ２の両側に伸延してもよい。第１バンク層ＢＮＫ１は親水性物質で構成し、第２バンク層ＢＮＫ２は疎水性物質で構成することができるが、これに限定されるものではない。

第２バンク層ＢＮＫ２には、長辺方向に沿って開口部が形成される。図７では、開口部が２つ形成されるが、これに限定されるものではなく、開口部は２以上形成してもよく、１つのみ形成してもよい。

開口部は第２バンク層ＢＮＫ２にのみ形成され、開口部を介し、その下の第１バンク層ＢＮＫ１が外部へ露出することができるが、これに限定されるものではない。第２バンク層ＢＮＫ２の深さの一部のみが除去され、開口部の底部が第２バンク層ＢＮＫ２であってもよく、第２バンク層ＢＮＫ２の深さの全部および第１バンク層ＢＮＫ１の一部が除去され、開口部の底部が第１バンク層ＢＮＫ１であってもよい。

バンク層ＢＮＫによって区画されるサブ画素ＳＰ１、ＳＰ２、ＳＰ３のそれぞれに配置される有機発光素子Ｄは、第１電極３３２、発光層３３４、および第２電極３３６を含み、第１電極３３２、発光層３３４、および第２電極３３６は、サブ画素ＳＰ１、ＳＰ２、ＳＰ３にそれぞれ配置され、隣接するサブ画素とは非接続となる。

第２バンク層ＢＮＫ２上には補助電極３５２が配置され、補助電極３５２上にはオーバーハング構造の第１パターン３５４および第２パターン３５６が配置される。補助電極３５２は開口部の内部にも形成される。図７では、補助電極３５２が開口部の一部領域にのみ形成されるが、開口部の全体領域に形成されてもよい。

このとき、開口部は第１パターン３５４の両側に形成することができるが、これに限定されるものではない。

有機発光素子Ｄの第１電極３３２は、サブ画素ＳＰ１、ＳＰ２、ＳＰ３のそれぞれにおける平坦化層３４８上に形成され、発光層３３４は、第１電極３３２上に形成される。第２電極３３６は発光層３３４上に形成され、第２バンク層ＢＮＫ２上に伸延する。このとき、第２電極３３６は、第１バンク層ＢＮＫ１および第２バンク層ＢＮＫ２の側面、第２バンク層ＢＮＫ２の上面、第２バンク層ＢＮＫ２に形成された開口部の内部に亘り、第１パターン３５４の側面に伸延する。

図４に示す第１実施例の表示装置１００に比べると、本実施例の第２電極３３６は、開口部の内部にも形成されるので、第１実施例に比べ、第２電極３３６の長さが増加する。

一般的に、有機物からなる発光層３３４は、湿気や酸素の浸透により劣化するので、有機発光素子Ｄの不具合を防止するためには湿気や酸素の浸透を防止しなければならない。湿気や酸素は、第２電極３３６とバンク層ＢＮＫとの間の界面から発光層３３４へ浸透する。

本実施例では、開口部を形成し、第２電極３３６と第２バンク層ＢＮＫ２との間における界面の長さを増加させ、湿気や酸素の浸透距離を増加させることができる。その結果、発光層３３４への湿気や酸素の浸透を低減することができる。

また、本実施例では、開口部の一部領域、または全体領域において補助電極３５２が形成され、第２電極３３６が開口部の内部へ伸延するので、開口部によって第２電極３３６と補助電極３５２との接触面積が大幅に増加することになる。その結果、表示装置３００の全体に亘り、第２電極３３６における信号遅延を低減することができる。

第２パターン３５６によって区画されるサブ画素ＳＰ１、ＳＰ２、ＳＰ３には、第１封止層３８２ａ、３８２ｂ、３８２ｃがそれぞれ形成され、その上に、基板３４０の全体に亘り、第２封止層３８４および第３封止層３８６が配置され、表示装置３００を封止する封止層３８０が完成する。

前述したように、本実施例の表示装置３００では、バンク層ＢＮＫを２層のバンク層ＢＮＫ１、ＢＮＫ２にして、上部の第２バンク層ＢＮＫ２に開口部を形成し、開口部内に第２電極３３６を形成することにより、第２電極３３６と補助電極３５２との電気的な接触面積を増加させ、外部からの湿気や酸素の浸透を容易に遮断することができるようになる。

図８は、本発明の第４実施例にかかる表示装置４００の構造を示す断面図である。図４の第１実施例と同じ構造については説明を省略、または簡略にし、他の構造についてのみ詳述する。

図８に示すように、基板４４０のサブ画素ＳＰ１、ＳＰ２、ＳＰ３のそれぞれに、薄膜トランジスタＴおよび有機発光素子Ｄが配置される。

薄膜トランジスタＴは、バッファ層４４２上に配置される半導体層４１２と、ゲート絶縁層４４４上に配置されるゲート電極４１４と、層間絶縁層４４６上に配置されるソース電極４１５およびドレイン電極４１６とを含む。

薄膜トランジスタＴ上には平坦化層４４８が形成され、平坦化層４４８上におけるサブ画素ＳＰ１、ＳＰ２、ＳＰ３間に、バンク層ＢＮＫがマトリクス状に形成される。

バンク層ＢＮＫ上には、低電位電圧配線４５８が配置される。低電位電圧配線４５８は、外部の電源供給部と電気的に接続され、外部の低電位電圧を有機発光素子Ｄに供給する。低電位電圧配線４５８は、基板４４０上に形成される全てのバンク層ＢＮＫ上に配置されてもよく、一部のバンク層ＢＮＫ上にのみ形成されてもよい。

低電位電圧配線４５８上には、オーバーハング構造の第１パターン４５４および第２パターン４５６が形成される。このとき、第１パターン４５４は、その幅が低電位電圧配線４５８より大きく形成され、低電位電圧配線４５８は、第１パターン４５４の下部にのみ形成され、第１パターン４５４の外側には形成されない。

第１パターン４５４には開口部が形成され、その下部の低電位電圧配線４５８が開口部を介して外部へ露出し、第２パターン４５６は、開口部の内部に形成される。すなわち、第１パターン４５４には凹部（開口）が形成され、第２パターン４５６には凸部４５６ａが形成され、第２パターン４５６の凸部４５６ａと第１パターン４５４の凹部（開口）とが隙間なく嵌り合う。

補助電極４５２は、バンク層ＢＮＫ上において、第１パターン４５４の側面、第１パターン４５４の上面（すなわち、第１パターン４５４と第２パターン４５６との間）、および開口部の内部に形成される。このとき、補助電極４５２は、開口部の内部において電源配線４５８と電気的に接続される。

バンク層ＢＮＫによって区画されるサブ画素ＳＰ１、ＳＰ２、ＳＰ３にそれぞれ配置される有機発光素子Ｄは、第１電極４３２、発光層４３４、および第２電極４３６を含み、第１電極４３２、発光層４３４、および第２電極４３６は、サブ画素ＳＰ１、ＳＰ２、ＳＰ３のそれぞれに配置され、隣接するサブ画素とは非接続となる。

第２電極４３６は、発光層４３４上に配置され、第１パターン４５４の側面に配置される補助電極４５２の上面に伸延し、補助電極４５２と電気的に接続される。

図４に示す第１実施例の表示装置１００に比べると、第１実施例の表示装置１００では、補助電極１５２が第１パターン１５４の下に配置され、第２電極１３６が補助電極１５２と側面接触する一方、本実施例の表示装置４００では、補助電極４５２がバンク層ＢＮＫの上面の一部と、第１パターン４５２の側面および上面とに形成されるので、第２電極４３６と補助電極４５２との電気的な接触面積が増加することになる。その結果、表示装置４００の全体に亘り、第２電極４３６における信号遅延を防止することができる。

また、本実施例の表示装置４００では、表示装置４００の外側領域ではなく、表示領域におけるバンク層ＢＮＫ上に低電位電圧配線４５８が形成され、補助電極４５２を介し、第２電極４３６に低電位電圧を印加するので、表示装置４００の全体に亘り、均一な低電位電圧を印加することが可能となる。

第２パターン４５６によって区画されるサブ画素ＳＰ１、ＳＰ２、ＳＰ３のそれぞれには、別個の第１封止層４８２ａ、４８２ｂ、４８２ｃが形成され、その上において、基板４４０の全体に亘り、第２封止層４８４および第３封止層４８６が配置され、表示装置４００を封止する封止層４８０が完成する。

以上、図面を参照し、本発明の実施例をさらに詳細に説明したが、本発明が必ずしも該実施例に限定されるものではない。本発明の技術的な思想から逸脱しない範囲内で本発明を様々に変形実施することができる。よって、ここに開示した実施例は、本発明の技術的な思想を限定するためではなく、説明するためのものであって、該実施例によって本発明の技術的な思想の範囲が限定されない。したがって、上述した実施例は、全て例示的なものであり、非限定的なものとして理解すべきである。

１１２…半導体層
１１４…ゲート電極
１１５…ソース電極
１１６…ドレイン電極
１３２…第１電極
１３４…発光層
１３６…第２電極
１４０…基板
１４２…バッファ層
１４４…ゲート絶縁層
１４６…層間絶縁層
１４８…平坦化層
１５２…補助電極
１５４…第１パターン
１５６…第２パターン
１８０…封止層
ＢＮＫ…バンク層
Ｄ…有機発光素子

Claims (17)

1. 第１～第３サブ画素を含む基板と、
   前記基板に配置され、前記第１～第３サブ画素区画するバンク層と、
   前記第１～第３サブ画素のそれぞれに配置されるトランジスタと、
   前記第１～第３サブ画素のそれぞれに配置され、第１電極、発光層、および第２電極を含む少なくとも１つの発光素子と、
   前記バンク層上に配置される補助電極と、
   前記バンク層上に配置されるオーバーハング構造の第１パターンおよび第２パターンと、
   前記第１～第３サブ画素のそれぞれに形成され、前記第２パターンにより区画される複数の第１封止層とを含み、
   前記発光素子の前記第２電極は、前記バンク層上において前記補助電極と電気的に接続される、表示装置。
2. 前記第１パターンおよび前記第２パターンは、前記補助電極上に配置される、請求項１に記載の表示装置。
3. 前記第１パターンは無機物から構成され、前記第２パターンは非晶質半導体から構成される、請求項２に記載の表示装置。
4. 前記第２電極は前記第１パターンの側面に伸延し、前記第２電極は前記補助電極の側面に接続される、請求項２に記載の表示装置。
5. 前記補助電極と前記第１パターンとの間に配置される保護層をさらに含む、請求項２に記載の表示装置。
6. 前記保護層は、前記補助電極より酸化性の強い物質から構成される、請求項５に記載の表示装置。
7. 前記保護層の幅は、前記補助電極の幅に等しい、請求項５に記載の表示装置。
8. 前記バンク層は、
   第１バンク層と、
   前記第１バンク層上に配置され、少なくとも１つのバンク開口部が形成される第２バンク層とを含む、請求項１に記載の表示装置。
9. 前記バンク開口部は、前記第１パターンの両側に形成される、請求項８に記載の表示装置。
10. 前記補助電極は、前記バンク開口部の内部に形成され、前記第２電極は、前記バンク開口部の内部における前記補助電極上に配置される、請求項９に記載の表示装置。
11. 前記バンク層上に配置される低電位電圧配線をさらに含む、請求項１に記載の表示装置。
12. 前記第１パターンは、前記バンク層上に配置され、前記第１パターンには第１パターン開口部が形成され、前記低電位電圧配線が前記第１パターン開口部を介して外部へ露出する、請求項１１に記載の表示装置。
13. 前記第１パターン開口部には、前記第２パターンが形成される、請求項１２に記載の表示装置。
14. 前記補助電極は、前記第１パターンの側面および上面と、前記第１パターン開口部の内部とに形成され、前記第１パターン開口部において、前記補助電極が前記低電位電圧配線と電気的に接続される、請求項１３に記載の表示装置。
15. 前記第２電極は、前記第１パターンの側面に形成される前記補助電極と電気的に接続される、請求項１４に記載の表示装置。
16. 前記基板の全体に亘って形成され、前記複数の第１封止層を覆う第２封止層と、
    前記第２封止層上に形成される第３封止層をさらに含む、請求項１に記載の表示装置。
17. 前記発光層は、有機発光層、無機発光層、ナノサイズの物質層、量子ドット、マイクロＬＥＤ発光層、ミニＬＥＤ発光層のうち、いずれか１つである、請求項１に記載の表示装置。