JP7842775B2 - 銅－銅直接接合のための方法及びアセンブリ - Google Patents

銅－銅直接接合のための方法及びアセンブリ

Info

Publication number
JP7842775B2
JP7842775B2 JP2023554044A JP2023554044A JP7842775B2 JP 7842775 B2 JP7842775 B2 JP 7842775B2 JP 2023554044 A JP2023554044 A JP 2023554044A JP 2023554044 A JP2023554044 A JP 2023554044A JP 7842775 B2 JP7842775 B2 JP 7842775B2
Authority
JP
Japan
Prior art keywords
copper
deposit
sediments
deposits
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023554044A
Other languages
English (en)
Other versions
JP2024510580A (ja
JP2024510580A5 (ja
Inventor
ラルフ・シュミット
Original Assignee
アトテック ドイチェランド ゲーエムベーハー ウント コ カーゲー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アトテック ドイチェランド ゲーエムベーハー ウント コ カーゲー filed Critical アトテック ドイチェランド ゲーエムベーハー ウント コ カーゲー
Publication of JP2024510580A publication Critical patent/JP2024510580A/ja
Publication of JP2024510580A5 publication Critical patent/JP2024510580A5/ja
Application granted granted Critical
Publication of JP7842775B2 publication Critical patent/JP7842775B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01231—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition
    • H10W72/01233—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating
    • H10W72/01235—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating by plating, e.g. electroless plating or electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/016—Manufacture or treatment of strap connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/102—Controlling the environment during the bonding, e.g. the temperature or pressure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/301—Bonding techniques, e.g. hybrid bonding
    • H10W80/314—Bonding techniques, e.g. hybrid bonding characterized by direct bonding of pads or other interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01931—Manufacture or treatment of bond pads using blanket deposition
    • H10W72/01933—Manufacture or treatment of bond pads using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating
    • H10W72/01935—Manufacture or treatment of bond pads using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating by plating, e.g. electroless plating or electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/301—Bonding techniques, e.g. hybrid bonding
    • H10W80/312—Bonding techniques, e.g. hybrid bonding characterised by the direct bonding of electrically conductive pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/301—Bonding techniques, e.g. hybrid bonding
    • H10W80/327—Bonding techniques, e.g. hybrid bonding characterised by the direct bonding of insulating parts, e.g. of silicon oxide layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/791—Package configurations characterised by the relative positions of pads or connectors relative to package parts of direct-bonded pads
    • H10W90/792—Package configurations characterised by the relative positions of pads or connectors relative to package parts of direct-bonded pads between multiple chips

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Wire Bonding (AREA)
  • Manufacturing & Machinery (AREA)

Description

本発明は、アセンブリの製造における銅-銅直接接合のための新規な方法に関する。特に、本発明は、半導体産業におけるウェーハ・トゥ・ウェーハ・プロセス、ダイ・トゥ・ウェーハ・プロセス、又はダイ・トゥ・ダイ・プロセスで導電性銅構造を相互接続するアセンブリの製造に関する。
現代の電子機器メーカーは、更なる小型化の要求に直面し、更に高密度の電気相互接続トレンドを追求しなければならない。異種材料集積(heterogeneous integration)は、半導体産業における現在及び今後の要求を満たすための重要な技術と考えられている。異種材料集積とは、別々に製造されたコンポーネントをアセンブリに集積することを伴い、これにより機能性を高め、動作特性を改善するものである。銅は、個々のコンポーネント、及びそのパッケージングの主要な相互接続材料である。本文脈において、パッケージ内のコンポーネントの3D積層により、相互接続密度を高め、フォームファクタを縮小し、効率を高めることが可能になる。
個々のコンポーネントの接合は、ウェーハ・トゥ・ウェーハ・プロセス、ダイ・トゥ・ウェーハ・プロセス、ダイ・トゥ・ダイ・プロセスといった様々なプロセスで必要とされる。従来の接合技術には、はんだ材料と組み合わせた銅バンプや銅ピラーがあり、現在のパッケージングアプリケーションで広く利用されている。このような銅ピラーは通常、電解銅堆積によって製造される。しかし、一般的なプロセスでは、通常、特にコプラナリティや総厚さのばらつきに関して、数マイクロメートルの範囲の比較的大きな不均一性に悩まされる。はんだ材料、通常はスズ又はスズ-銀合金は、これらの不均一性をある程度補正することができる。
相互接続密度を高めるには、銅バンプ・ピラー間の距離を縮める必要がある。従来のはんだ技術では、接合時にはんだ材料が構造体からはみ出し、電気ショートが発生する可能性があるため、ファインピッチアプリケーションには適さない場合がある。銅-銅相互接続を直接形成することにより、マイクロバンプにおける従来のはんだキャップを省略し、バンプ間のピッチを明確に20μm以下の値まで縮小することで、これらの問題を克服できる場合がある。したがって、イオンビームによる表面活性化、化学的機械的研磨(CMP)、銅を他の元素と合金化することによる表面不動態化、金属及び有機物仕上げ、構造設計を含む、接合形成を改善するためのいくつかの試みが提案された。
多くのアプリケーションには温度に敏感なデバイスが含まれるため、低温での代替接合技術が必要となる。ハイブリッド接合は、二酸化ケイ素に封入された銅-銅直接相互接続を伴うもので、有望な代替案として提案された。
WO2020046677A1には、構造により、周囲の誘電体により封じ込められた導電層の垂直スタックが提供されるハイブリッド接合プロセスであって、はんだや接着剤を使用せず、接合界面で銅-銅直接接合を作るために、該誘電体が、低温で正確なリセス距離にわたってスタックを垂直方向に拡張するように設計された形状及び熱膨張機能を備える、プロセスが記載されている。第1の段階では無機誘電体の酸化物表面が直接接合し、第2の段階では周囲の誘電体により封じ込められた金属が直接接合する。銅-銅接合は、界面に拡散して永久的な結合を形成する銅原子の表面拡散に基づいている。
US9881888B2には、銅ポストの本体の平均粒径が粗く、該銅ポストの外側表面の平均粒径が小さい、Cu-Cu相互接続構造が開示されている。次いで、該銅ポストの外側表面の一部と、別の銅表面を接触させ、加圧し、加熱することで銅と銅の融合を実現する。
Chuan Seng Tan:「Recent progress in copper-based wafer bonding for 3-D ICs application」、2008 INTERNATIONAL CONFERENCE ON ELECTRONIC MATERIALS AND PACKAGING:(EMAP 2008) IEEE、2008年10月22日(2008-10-22)、45～48頁には、金属銅の熱圧着接合(拡散接合としても知られる)と、ICの3D積層における利用が開示されている。該接合において、2枚の酸化膜ウェーハ上に成膜されたブランケットCu膜は、適切な接合条件下、すなわち温度範囲300～400℃、接触圧力226kPaで融合し、均質な層を形成する。
しかし、前述の手法では、小型化の進展に伴う今後の要求を満たすことはできない。依然として、接合形成や接合強度の改善、及び延性の改善が求められている。多くのアプリケーションには温度に敏感なデバイスが含まれるため、コンポーネントの損傷や導電性の損失を避けるために、低いアニール温度も依然として要求されている。
WO2020046677A1 US9881888B2 EP3286358B1
Chuan Seng Tan:「Recent progress in copper-based wafer bonding for 3-D ICs application」、2008 INTERNATIONAL CONFERENCE ON ELECTRONIC MATERIALS AND PACKAGING:(EMAP 2008) IEEE、2008年10月22日(2008-10-22)、45～48頁
したがって、本発明の目的は、従来技術の欠点を克服し、接合形成及び接合強度を改善する手段を提供することである。
本発明の更なる目的は、銅-銅直接接合時のアニール温度を下げる手段を提供することである。
本発明の更に別の目的は、方法工程の数を減らし、接合される堆積物(deposit)の改善された接合表面を提供することである。
本発明の更に別の目的は、形成された銅-銅接合内のエレクトロマイグレーションを改善することである。
これらの目的は、本発明により解決される。
本発明の一態様において、銅-銅直接接合のための方法は、
a)接合表面を有する第1の純銅堆積物を備える第1の基板を準備する工程であり、好ましくは、第1の基板がウェーハ状又はダイ状基板である、工程と、
b)接合表面を有する第2の純銅堆積物を備える第2の基板を準備する工程であり、好ましくは、第2の基板がウェーハ状基板又はダイ状基板である、工程と、
c)第1の堆積物の接合表面と第2の堆積物の接合表面とを接続し、接続された堆積物を得る工程と、
d)接続された堆積物の第1の堆積物と第2の堆積物を変換し、接続及び変換された堆積物にする工程と
を含み、
- 第1の堆積物及び第2の堆積物が、堆積電気化学的銅堆積工程によって形成され、工程d)による変換後の粒径よりも小さい粒径の銅粒を有し、好ましくは、粒径（grain size）はナノ結晶サイズであり、より好ましくは、粒径は平均0.8μm未満、より好ましくは、0.01μm～0.70μm、最も好ましくは、0.01μm～0.3μmの銅粒であり、
- 接続及び変換された堆積物が、工程d)における変換前の粒径よりも大きい粒径の粒を有し、好ましくは、粒径は平均0.1μm～13μm、より好ましくは1～10μmであり、
工程d)が、200℃以下、好ましくは150℃～200℃のアニール温度を有するアニール工程を適用することによって実施される。
本発明の別の態様において、アセンブリは、
i)
- 第1の基板の第1の純銅堆積物の接合表面と、第2の基板の第2の純銅堆積物の接合表面とを接続する工程と、
- 接続された堆積物の第1の堆積物と第2の堆積物を変換し、接続及び変換された堆積物にする工程と
によって得られる接続及び変換された堆積物を備え、
- 第1の堆積物及び第2の堆積物が、堆積電気化学的銅堆積工程によって形成され、200℃以下、好ましくは150℃～200℃のアニール温度を有するアニール工程を適用後の、より大きな粒径を有する接続及び変換された堆積物の銅粒と比較してより小さな粒径を有する銅粒を有し、好ましくは、第1の堆積物の粒が、第1及び第2の堆積物の接合表面を通過して第2の堆積物に広がり、その逆も同様である。
本発明の更に別の態様において、デバイスは、
i)
- 第1の基板の第1の純銅堆積物の接合表面と、第2の基板の第2の純銅堆積物の接合表面とを接続する工程と、
- 接続された堆積物の第1の堆積物と第2の堆積物を変換し、接続及び変換された堆積物にする工程と
によって得られる接続及び変換された堆積物を備え、
- 第1の堆積物及び第2の堆積物が、堆積電気化学的銅堆積工程によって形成され、200℃以下、好ましくは150℃～200℃のアニール温度を有するアニール工程を適用後の、より大きな粒径を有する接続及び変換された堆積物の銅粒と比較してより小さな粒径を有する銅粒を有し、
第1及び第2の基板が、マイクロ電子デバイス、好ましくはウェーハ又はダイの一部である。
特に、本発明により、追加の方法工程が回避される。例えば、接合工程の前に接合表面構造を変化させ、平滑な接合表面を準備すること、及び超高真空(UHV)条件を使用する表面活性化接合や接合中間層として銅ナノロッドアレイを使用するCuナノロッド法のように接合温度を低下させる追加の工程が防止される。
接合表面に特定の構造を挿入する複雑な工程が回避されるため、本発明は、接合表面を更に平滑化し、表面粗さが非常に小さい均一/平滑な表面を準備するためのCMP工程の必要性を低減するのに役立つ。本文脈において、平滑な表面とは、表面粗さRaが300nm未満、好ましくは50nm未満であることを意味する。好ましくは、表面粗さRaが5nm～200nmの範囲、より好ましくは10nm～50nmの範囲、更に好ましくは10nm～40nmの範囲であり、且つ/又は堆積物の平均厚さの偏差が5～10%である。
金属堆積物は電気化学的銅堆積工程で形成されたため、金属堆積物の接合表面は、既に非常に平滑である。しかし、10nm未満の表面粗さRaが要求される場合には、短時間のCMP工程が有用である可能性があり、且つ/又は、CMPは、基板の接合表面を用意するための短時間の洗浄工程として使用される。特に、短時間のCMPは、例えば酸化銅の除去、及び/又は微小な埃のような粒子の除去に使用される。
更に、変換工程後に明確な界面(接合表面が互いに接触する領域)は検出されないため、接合強度、接合形成及びエレクトロマイグレーション性能が大きく改善される。つまり、元の接合表面の平滑面(変換前は明確な界面を形成している)は、変換後は明確でなくなるか、ほぼ検出不可能になる。むしろ、堆積物の粒が両側から表面を通過して反対側に成長しているため、元の接合表面は不明確になり、融合している(少なくとも一部は互いに入り込んでいる)。
本発明の更なる態様は、従属請求項、又は以下の説明から知ることができる。
添付の図面を参照して例示的な実施形態を詳細に説明することにより、当業者には特徴が明らかになるであろう。
銅-銅直接接合の形成を示す図である。 変換工程d)のシミュレーションを示す図である。 銅合金及び純銅堆積物の正規化された粒径を示す図である。 時間と温度のパラメータを変えて堆積させた純銅のFIB SEM顕微鏡写真である。 本発明による2枚のウェーハ間における銅-銅直接接合の形成のFIB SEM顕微鏡写真である。 本発明による2枚のウェーハ間における銅-銅直接接合の形成のFIB SEM顕微鏡写真である。 本発明による2枚のウェーハ間における銅-銅直接接合の形成のFIB SEM顕微鏡写真である。 比較例による2枚のウェーハ間における銅-銅直接接合の形成のFIB SEM顕微鏡写真である。 比較例による2枚のウェーハ間における銅-銅直接接合の形成のFIB SEM顕微鏡写真である。 比較例による2枚のウェーハ間における銅-銅直接接合の形成のFIB SEM顕微鏡写真である。
ここで、添付の図面に例示されている実施形態を詳細に参照する。例示的な実施形態の効果及び特徴、並びにその実施方法について、添付図面を参照して説明する。図面において、同じ符号は同じ要素を表し、冗長な説明は省略される。本明細書で使用される場合、用語「及び/又は」は、該用語に伴う列挙された項目の1つ又は複数の、任意の及び全ての組み合わせを含む。更に、本発明の実施形態を説明する際の「場合がある(may)」の使用は、「本発明の1つ又は複数の実施形態」を指す。
本発明の実施形態に関する以下の説明において、単数形の用語は、文脈が明確にそうでないことを示さない限り、複数形を含む場合がある。例えば、以下の説明において「堆積物(deposit)」が使用される場合、「複数の堆積物(deposits)」が含まれる。更に、「平均して」とは、その数値が複数の数値の平均であり、特定の数値は平均数値よりも高い又は低い可能性があることを意味する。
本発明の文脈において、純銅は、銅堆積物の純度を示し、これは、銅堆積物の銅含有物が99質量%、好ましくは99.9質量%、より好ましくは99.99質量%堆積されていることを意味する。すなわち、各純銅堆積物は、銅含有量が少なくとも99質量%、好ましくは少なくとも99.9質量%、より好ましくは少なくとも99.99質量%の銅堆積物を意味する。特に、純銅は、前述の質量%中に合金金属や有機残留物を含有しない。
第1の基板及び第2の基板は、本発明の方法を実施した後のアセンブリの一部とすることができ、且つ/又は、本発明で処理されるウェーハ状基板又はダイ状基板として、マイクロ電子デバイスの一部とすることができる。本発明の方法による接合表面の接続は、ウェーハ・トゥ・ウェーハ(W2W)プロセス、ダイ・トゥ・ウェーハ(D2W)プロセス、又はダイ・トゥ・ダイ(D2D)プロセスにおける1つの工程とすることができる。
第1の基板及び第2の基板は、互いに独立して、異なる金属組成を有する追加の金属堆積物、例えば、銅合金を更に備え、垂直スタックを形成してもよい。第1の基板の追加の金属堆積物は第1の堆積物と接続され、第2の基板の追加の金属堆積物は第2の堆積物と接続される。各追加の金属堆積物は、それぞれの熱膨張係数(COE)を有する。第1及び第2の堆積物並びに追加の金属堆積物は、誘電体材料によって封じ込められてもよい。これらの基板の製造は、原則的に当業者に知られている。
第1の基板は、第1の非導電性材料、例えば、接合表面を有し、少なくとも部分的に第1の堆積物を封じ込めている誘電体材料を更に備えてもよく、第2の基板は、第2の非導電性材料、例えば、接合表面を有し、少なくとも部分的に第2の堆積物を封じ込めている誘電体材料を更に備えてもよい。ここで、第1及び第2の堆積物の接合表面は、第1及び第2の非導電性材料の接合表面の下又は同等(接合表面と同じ高さ)にある。
第1の基板の第1の堆積物及び第2の基板の第2の堆積物は、ビア、バンプ、ピラー及び/又はパッドからなる群から独立して選択することができる。
先行技術では、CMPの最適化、銅ビアを封じ込める誘電体材料を接続する、酸化物-酸化物接合プロセス工程、及び接合される基板の接合表面間における銅表面での銅原子の拡散の改善に焦点が当てられていたが、本発明は、電解堆積プロセスに関する銅粒の粒径と銅堆積物の純度という観点から、接合前後の銅堆積物の異なる態様と、時間とアニール温度に関連するハイブリッド接合プロセスシーケンスにおける、その後の銅-銅接合プロセスのための改善された条件を取り扱う。
本発明は、主に2つの知見に基づいている。第1に、めっき後の堆積物の結晶構造は、銅-銅接合プロセスが開始されるまで変更されず、保存されるべきであること、第2に、銅-銅接合プロセス(主に工程d))内で開始された粒の成長は、一方の堆積物における元の均等な接合表面を通過して他方の堆積物に入り込む粒をもたらすことである。これにより、元の均等な接合表面が消失するか、主に消失する。この接続及び変換された堆積物では、接合強度が改善され、接続(及び変換)された堆積物の信頼性が大きく改善される。
独自の実験によると、室温で小さな粒を維持するタイムスケールは電解銅プロセスに依存し、堆積パラメータを適切に調整することで制御できることがわかった。特に、銅堆積物の純度と銅堆積に使用する温度によって、最初のモルフォロジーに似た微細構造を室温で長時間維持することが可能になる。その結果、工業的なハイブリッド接合のプロセスシーケンスに導入するのに十分なタイムスケールが得られるはずである。理論に縛られるものではないが、界面(堆積物の接合表面)上の粒成長は、本発明によれば、熱負荷の印加時、例えばアニール工程によって緩和された変換中に、好ましくは初期構造から開始される。
特に、銅電解堆積膜のアニール温度は、共析した不純物に応じて影響を受ける場合があり、特に有機めっき添加剤及びめっき条件に依存すること、また、接合プロセスフローの要件及び結果として得られるパッケージ品質を考慮してアニール温度を下げることができることが見出された。
本発明の変換工程は、特に純銅堆積物を準備するための電気化学的銅堆積工程の後、特に基板上にビアとして導電性銅構造を準備した後に実施される。好ましくは、変換工程は、電気化学的銅堆積工程の後に、更なる熱処理なしに、例えば、本発明を適用する前のアニール工程なしに実施される。つまり、銅堆積物は、電解プロセスの後、周囲温度（室温）以下にのみ曝される。
好ましくは、工程a)及びb)の後、工程c)及び/又はd)が実施されるまでの期間は、3週間を超えず、より好ましくは120時間を超えず、更に好ましくは72時間を超えない。好ましくは、工程a)及びb)による基板は、上記期間中、室温(18℃～25℃の範囲)、好ましくは25℃以下、より好ましくは5℃～25℃の範囲で保存される。
本発明によれば、工程c)-第1の堆積物の接合表面と第2の堆積物の接合表面とを接続し、接続された堆積物を得る工程-は、例えば、基板を向かい合わせに並べ、基板を接合チャック上で一緒にクランプすることにより、基板の堆積物の接合表面の少なくとも一部を互いに直接接触させることと理解される。
第1の基板が、接合表面を有し、少なくとも部分的に第1の堆積物を封じ込めている第1の非導電性材料を備え、第2の基板が、接合表面を有し、少なくとも部分的に第2の堆積物を封じ込めている第2の非導電性材料を更に備え、第1及び第2の堆積物の接合表面が、第1及び第2の非導電性材料の接合表面の下(又は部分的に下)又は同じ高さにある場合、工程c)は、例えば、基板を向かい合わせに並べ、基板を接合チャック上で一緒にクランプすることにより、基板の非導電性材料の接合表面の少なくとも一部を互いに直接接触させることを含む。この接続は、第1及び第2の基板の非導電性材料における第1及び第2の接合表面を一定の圧力でプレスすることによって達成することができる。本実施形態において、第1及び第2の基板における第1及び第2の堆積物の接合表面は、非導電性材料の接合表面と同時に互いに接触させるか、又は非導電性材料の接合表面が接合された後に少なくとも部分的に接触させる。
圧力は、1～5,000Nの接触力で加えることができる。一実施形態において、工程c)における接触力は、基板が完全に接触している場合、3,500～4,500Nとすることができる。
工程c)は、より高い温度に加熱することなく実施することができ、特に100℃未満の温度で実施し、好ましくは室温(好ましくは18～25℃の範囲)で実施する。
本発明による方法は、パッケージングアプリケーションにおけるアセンブリ及び/又はデバイスの製造に使用することができる。
本発明により、接合される基板間の銅堆積物の接合形成及び接合強度を改善することが可能である。
接合界面(第1の堆積物と第2の堆積物の接合表面とが互いに接触する領域)の粒成長（grain growth）が達成された。粒成長は、良好で十分な銅-銅接合形成、及び高い信頼性のために非常に重要である。粒径(電気化学堆積が出発点としてもたらす小さな粒)の成長は、変換工程が開始されるまでの間、防止されるか、少なくとも遅延又は減速される。
電気化学的銅堆積工程後の第1及び第2の堆積物の銅粒は、好ましくはナノ結晶であり、これは、粒径が1μm未満、より好ましくは粒径が平均0.8μm未満、より好ましくは0.01μm～0.70μm、最も好ましくは0.01～0.3μmであることを意味する。
接続及び変換された堆積物の銅粒は、平均0.1μm～13μm、より好ましくは1～10μm、最も好ましくは1μm～5μmの粒径を有する。原則的には、接続及び変換された堆積物の銅粒の粒径は、接続及び変換された堆積物の厚さ(第1の堆積物と第2の堆積物を合わせた領域の長さ)によってのみ制限される。
接続工程c)の後、第1の堆積物の粒径及び第2の堆積物の粒径は、接続された堆積物の一部となり、変換工程d)の間に粒径は成長し、形成された銅粒は、第1の堆積物と第2の堆積物の接合表面(両方の接合表面が互いに接触している界面とも呼ばれる)を通過して、それぞれ他方の堆積物へと広がる。つまり、第1の堆積物の粒が第2の堆積物へと広がり、その逆も同様である。本文脈において、「その逆も同様」とは、第2の堆積物の粒径も大きくなり、第2の堆積物の形成された銅粒が、第2の堆積物の接合表面(この場合も、両方の接合表面が互いに接触している界面とも呼ばれる)を通過して第1の堆積物へと広がることを意味する。その結果、変換前に接続していた、堆積物の均等な傾向を有する(界面を形成する)接合表面は消滅し、銅粒は、接続及び変換された堆積物(の領域)中、好ましくは接続及び変換された堆積物(の領域)の少なくとも75%以上、より好ましくは接続及び変換された堆積物(の領域)全体を通過して延びる。例えば、接続及び変換された堆積物の領域が5μmの最大長さ(第1の堆積物と第2の堆積物を合わせた領域の長さ)を有する場合、銅粒は好ましくは最大で5μmの長さ、例えば4～5μmを有してもよい。
好ましくは、変換工程前の、より小さい粒径を有する第1の堆積物及び第2の堆積物の粒は、ほぼ完全に(より小さい粒径の90%超を意味する)、接続された堆積物のより大きい粒径の粒に変換され、より大きい粒径の粒は接続された堆積物を通過する。
好ましくは、接続及び変換された堆積物は、元の第1の堆積物と元の第2の堆積物との間に検出可能な接合表面(界面)を有しないか、又は少なくとも部分的に有しない。元の均一で平滑な表面は、変換後には、例えばFIB SEM顕微鏡では少なくとも部分的に見ることができなくなる。
一実施形態において、より小さい粒径を有する第1の堆積物及び第2の堆積物の粒は、ほぼ完全に(より小さい粒径の90%超を意味する)、接続された堆積物のより大きい粒径の粒に変換され、より大きい粒径の粒は接続された堆積物を通過し、接続された堆積物は、変換工程d)の後に、元の第1の堆積物と元の第2の堆積物との間に検出可能な接合表面(界面)を有しない。
本発明の文脈において、元の第1の堆積物と元の第2の堆積物との間に検出可能な接合表面(変換後の両接合表面の界面)がないとは、工程a)、b)又はc)の後、工程d)を実施する前に第1及び第2の堆積物に存在した接合表面が、平滑な/均一な表面として検出できなくなることを意味する。これは、各堆積物の粒径がナノ結晶サイズから平均0.1μm～13μmの粒径に成長することにより、それぞれ他方の堆積物へと入り込むためである。言い換えれば、接合表面、又は接合表面の少なくとも一部(これらの接合表面間の界面とも呼ばれる)は、もはや元の堆積物に属するものとして検出することができない。その代わりに、元の明確な表面又は表面の少なくとも一部は、融合して他方に入り込んでいる。これは、粒径が成長できない、又は粒径が接合工程若しくは変換工程の前に既に変換されている堆積物が使用される(例えば、比較例で示される)先行技術とは対照的である。
この文脈において「検出可能な」接合表面(界面)がないとは、工程d)における元の銅堆積物の接合表面、又は表面の少なくとも一部(均一な傾向を有する)の検出が、工程d)における変換後には、EBSD(電子後方散乱回折)、又はFIB SEM顕微鏡のような既知の方法によって、元の堆積物に属するものとして目視できないか、又は部分的に目視できない/観察できないことを意味する。
変換工程d)は、200℃以下、好ましくは150℃～200℃、より好ましくは150℃～200℃未満のアニール温度を有するアニール工程を適用することによって実施される。好ましくは、アニール時間は10分～90分である。
D2W又はD2Dプロセスの場合、アニール時間は好ましくは45分～75分、最も好ましくは60分であり、アニール温度は好ましくは150℃～200℃、より好ましくは150℃～200℃未満である。W2Wプロセスの場合、アニール時間は好ましくは10分～20分であり、アニール温度は好ましくは150℃～200℃、より好ましくは150℃～200℃未満である。
別の実施形態において、工程c)は工程d)と一緒に実施され、工程c)で使用される温度は工程d)のアニール温度である。本実施形態において、200℃以下、より好ましくは150℃～200℃、最も好ましくは150℃～200℃未満のアニール温度を有するアニール工程を適用することにより、接続工程及び変換工程が同時に行われる。本実施形態において、第1の堆積物と第2の堆積物は熱膨張を受け、第1の堆積物の銅粒と第2の堆積物の銅粒もそれぞれ変換して広がり始め、第1の堆積物の接合表面と第2の堆積物の接合表面とが互いに接触し、その結果、最終的に第1及び第2の堆積物の成長した銅粒は互いに接触し、入り込み、接続及び変換された堆積物を形成する。特別な実施形態において、温度は上記のアニール温度まで段階的に上昇させる。
熱膨張は、接合表面の反対側で第1及び第2の堆積物に付着している(接合表面に付着していない)第1及び第2の基板における追加の金属堆積物によって支えられてもよい。追加の金属堆積物は、2つ以上の金属組成を有してもよく、例えば、銅合金であってもよい。また、各追加の金属堆積物は、それぞれの熱膨張係数(COE)を有する。これにより、接続工程c)も緩和され、その結果、第1及び第2の堆積物の接合表面が接触する。
好ましくは、本発明の方法は、直接ハイブリッド接合方法であって、第1の基板が、第1の非導電性材料、例えば、接合表面を有し、少なくとも部分的に第1の堆積物を封じ込めている誘電体材料を更に備え、第2の基板は、第2の非導電性材料、例えば、接合表面を有し、少なくとも部分的に第2の堆積物を封じ込めている誘電体材料を更に備え、ここで、第1及び第2の堆積物の接合表面は、第1及び第2の非導電性材料の接合表面における平面の下又は同等にある、方法である。本実施形態において、非導電性材料の接合表面は、まず(第1及び第2の堆積物の接合表面が下にある場合)、例えば、上記で説明したような条件下で、基板を向かい合わせに並べ、基板を接合チャック上で一緒にクランプすることにより、基板の非導電性材料の接合表面の少なくとも一部を互いに直接接触させることにより接続され、その後、堆積物の接合表面の接続及び工程d)が行われる。第1及び第2の堆積物の接合表面が非導電性材料の接合表面に対して同じ高さにある場合、両方の接合工程(接続工程)は同時に行われる。好ましくは、工程c)及びd)は一緒に実施されるが、ここで、接続中、基板の(非導電性材料及び堆積物の)接合表面は、室温から上記のアニール温度まで加熱される。加熱により、工程d)はほぼ同時に時実施されるか、又はアニール温度に達した場合に開始される。原則として、直接ハイブリッド接合のプロセスフローは、電解銅堆積の後、CMP、及び工程c)中の2つの接合工程を含む。したがって、誘電体材料の第1の接合と、第1及び第2の堆積物の第2の接合又は同時接合が行われる。このようなハイブリッド接合方法は、原則的に当業者に知られており、例えば、WO2020046677A1に説明されている。非導電性材料は、SiO2、SiCN、SiN又はポリイミド(PI)のようなポリマーを主成分とする材料とすることができる。銅堆積物は電気化学的銅堆積工程で形成されたため、金属堆積物の接合表面は、既に非常に平滑である(好ましくは、10nm～30nmの表面粗さRaを有する)。しかし、10nm未満の表面粗さRaが必要な場合、及び/又は洗浄が必要な場合には、短時間のCMP工程が有効な場合もある。
或いは、工程c)は、より高い温度に加熱することなく実施することができ、特に100℃未満の温度で実施し、好ましくは室温(好ましくは18～25℃の範囲)で実施し、工程d)は、好ましくはそのすぐ後の工程として実施する。
銅の水性電気化学堆積浴は、粒径の小さい、好ましくはナノ結晶の銅粒を有する第1及び第2の純銅堆積物をもたらす、あらゆる浴を使用することができる。水性酸性銅めっき浴は、本発明による方法において、好ましくは15℃～40℃の温度範囲で、より好ましくは20℃～35℃の温度範囲で、基板及び少なくとも1つの陽極に電流を印加することにより操作される。
冒頭で説明したように、本発明の最も重要な点は、本発明の方法の工程d)が開始されるまで、第1及び第2の堆積物の小さな粒径を維持しなければならないことである。好ましくは、第1及び第2の銅堆積物を準備する電気化学的銅堆積工程の後、工程d)における変換の前に、第1の堆積物及び第2の堆積物の銅粒の粒径を変化させる可能性がある他の変換工程は実施されず、好ましくは、アニール工程、又は加熱を含む任意の他の工程は実施されず、例えば、100℃を超えるアニール温度を有するアニール工程は実施されず、好ましくは、100℃～200℃で1時間のアニール工程は実施されない。好ましくは、工程a)及びb)の後、工程c)及び/又はd)が実施されるまでの期間は、3週間を超えず、より好ましくは120時間を超えず、更に好ましくは72時間を超えない。好ましくは、工程a)及びb)による基板は、上記期間中、室温(18℃～25℃の範囲)、好ましくは25℃以下、より好ましくは5℃～25℃の範囲で保存される。
更に、電気化学的銅堆積工程の後、及び/又は接続工程c)の前に、接合表面を粗くするための追加の処理工程による第1の堆積物及び第2の堆積物の接合表面の表面改質は、本発明では必要とされず、したがって本発明の方法には適用されず、本発明の方法から除外される。特に、第1の堆積物の接合表面及び第2の堆積物の接合表面は、生成されたナノテクスチャ構造を有することなく、平滑な表面を有する。これらの追加構造は、数百ナノメートルの表面粗さRaをもたらす。言い換えれば、例えば、非常に薄い酸による酸洗い、エッチング、研磨、又は他の方法による、銅表面内のナノテクスチャ表面としてのナノ構造表面は、第1及び第2の堆積物の接合表面に形成されない。
しかし、必要であれば、工程a)及び/又はb)の後における接合表面の表面粗さは、CMP(化学的機械的研磨)によって更に小さくすることができる。接合表面の洗浄には、更に短いCMP時間を使用することができる。
電気化学的銅堆積工程は、第1の堆積物及び第2の堆積物の形態で第1及び第2の基板上に構造を準備するプロセスの一部とすることができ、第1及び第2の堆積物は、ビア、バンプ、ピラー及び/又はパッドからなる群から独立して選択することができる。したがって、原理的には、フィリングされるべき構造体の良好なフィリング性能をもたらし、第1及び第2の堆積物の好ましくは平滑な接合表面をもたらす限り、あらゆる電気化学的銅堆積工程を使用することができる。構造を準備するプロセスは原則的に当業者に知られており、例えば、ダマシンプロセスや、構造化レジストを銅でフィリングするプロセス等であり得る。
電気化学的銅堆積工程は、好ましくは銅イオン供給源、硫黄含有ブライトナー化合物、サプレッサー化合物、グアニジン含有化合物、尿素含有化合物、イミダゾール含有化合物及びピリジン含有化合物からなる群から選択されるレベラー、並びにハロゲン化物イオンを含む水性酸性銅電解浴を使用することを好ましくは含む。浴は、好ましくは2未満、より好ましくは1未満のpH値を有する。全ての化合物は、Atotech Deutschland GmbH社から製品として購入することができる。
銅イオン供給源は、好ましくは硫酸銅、及びメタンスルホン酸銅のようなアルキルスルホン酸銅からなる群から選択される。水性酸性銅めっき浴中の銅イオン濃度は、好ましくは4g/L～90g/L、より好ましくは10g/L～70g/L、更に好ましくは30g/L～65g/Lの範囲である。
酸は、好ましくは硫酸、フルオロホウ酸、リン酸及びメタンスルホン酸を含む群から選択され、好ましくは10g/L～400g/L、より好ましくは20g/L～300g/L、更に好ましくは30g/L～300g/Lの濃度で添加される。
硫黄含有ブライトナー化合物は、好ましくは、3-(ベンズチアゾリル-2-チオ)-プロピルスルホン酸、3-メルカプトプロパン-1-スルホン酸、エチレンジチオジ-プロピルスルホン酸、3-N,N-ジメチルアミノジチオカルバモイル-1-プロパンスルホン酸、及び3,3'-ジチオビス-1-プロパンスルホン酸(SPS)又はその塩からなる群から選択され、好ましくはジチオビス-1-プロパンスルホン酸(SPS)である。水性酸性銅浴組成物中に任意選択で存在する全てのアクセラレータ-ブライトナー添加剤の(合計)濃度は、好ましくは0.01mg/L～100mg/Lの範囲であり、より好ましくは0.05mg/L～20mg/Lの範囲であり、更に好ましくは0.1～10mg/Lの範囲である。
サプレッサー化合物は、好ましくは、ポリエチレングリコール(PEG)、ポリプロピレングリコール、ポリ(エチレングリコール-ラン-プロピレングリコール)、ポリエチレングリコール/ポリプロピレングリコール-コポリマー、ポリ(エチレングリコール)-ブロック-ポリ(プロピレングリコール)-ブロック-ポリ-(エチレングリコール)、及びポリ(プロピレングリコール)-ブロック-ポリ(エチレングリコール)-ブロック-ポリ(プロピレングリコール)、好ましくはポリエチレングリコール又はポリエチレングリコール/ポリプロピレングリコール-コポリマー(PEG/PPG)からなる群から選択される。好ましくは、サプレッサーの分子量(MW[g/mol])は、4,000～8,000である。前記任意のキャリア-サプレッサー添加剤の(合計)濃度は、好ましくは0.005g/L～20g/L、より好ましくは0.01g/L～20g/L、更に好ましくは0.01g/L～5g/Lの範囲である。
グアニジン含有化合物は、グアニジン残基と二価の残基の繰り返し単位を有する高分子化合物である。その例は、参照により組み込まれるEP3286358B1に開示されており、Atotech Deutschland GmbH社から購入することができる。水性酸性銅めっき浴中のグアニジン化合物の濃度は、0.01mg/L～1000mg/L、より好ましくは0.1mg/L～100mg/L、更に好ましくは0.5mg/L～50mg/Lの範囲である。
ハロゲン化物イオンは、好ましくはCl、Br、及び/又はIから選択される。塩化物の場合、ハロゲン化物イオンは好ましくは10～200mg/L、より好ましくは20～80mg/L、更に好ましくは30～60mg/Lの濃度範囲で添加される。他の1種のハロゲン化物イオンが選択される場合、好ましくはそれぞれのモル量が選択され、異なる複数のハロゲン化物が選択される場合、それぞれの合計モル量が選択される。
好ましくは、電気化学的銅堆積工程は、第1の堆積物及び第2の堆積物を得るために、1～2ASDの電流密度を印加することによって行われ、直流(DC)めっき及びパルスめっきを使用することができる。一実施形態において、電気化学的銅堆積工程は、パルスめっき、例えば、順方向及び逆方向パルス、又は順方向パルス及びオフパルスの電流及び時間によって行われる。
次いで、以下の図面及び非限定的な実施例を参照して、本発明を説明する。
図1は、先行技術による銅-銅直接接合(a)、及び本発明による銅-銅直接接合(b)の形成を示す。
先行技術による電気化学的に堆積された銅も、堆積後、最初は微細な粒からなるが、温度と時間に応じて容易に再結晶化し、大きな粒になることが知られている。それ以上成長しない粒は、接合コンポーネント間の界面形成につながると考えられる(図1a)。対照的に、堆積後の初期状態に近い粒径で接合を行うと、界面が消失する一方で、第1及び第2の堆積物の接合表面(界面)上での粒成長が見られる(図1b)。
以下の図2～図4は、銅-銅直接接合に応用でき、接合強度の改善と導電性の改善につながる図1の知見を裏付けるものである。
図2は、1つの銅層(第1の堆積物)をアニールした、本発明の変換工程d)をシミュレートしたものである。図2は、異なる温度で1時間のアニール工程を適用した後の、厚さ4.5μmの銅堆積物(基板上に約2,500ppmの有機不純物を有する(比較例)及び基板上の純銅堆積物(本発明の実施例))における平均粒径に対する経時的なアニール温度の影響を示している。
銅堆積物のアニール温度は、無機及び有機両方の、他の元素の共堆積（co-deposition）によって調整することができる。無機元素、特に他の金属を共堆積させると合金が形成され、純銅と比較して導電率が低下する。有機不純物は通常、有機めっき添加剤の共堆積に起因する。添加剤を適切に設計することで、かなり純度の高い堆積物が得られることが示された。この手法は、銅材料のアニールに必要な温度を下げるために利用された。電解堆積で作製した様々な層の粒径を、異なる温度で1時間アニール後にEBSDで測定した(図2a)。電解液1から作製した堆積物は、電解液2と比較して、最終的な粒径を得るために著しく高い温度を必要とした。どちらの電解液も、堆積物の厚さ(4.5μm)のオーダーで、高温でのアニール後における粒径は同程度であった。共堆積した不純物のそれぞれの量を動的二次イオン質量分析法(DSIMS)で測定した結果、電解液1の方において、より高い値が確認された(下記Table 1(表1))。示差走査熱量測定(DSC)を行った結果、発熱ピークが確認され、不純物量の多い銅は結晶化に高温が必要であることが更に裏付けられた(下記Table 1(表1))。電解液1は、共堆積が顕著になりやすい従来のめっき有機添加剤をベースとするものであったが、電解液2は最適化された添加剤で構成されており、これにより高純度の最終層を得ることが可能であった。
ハイブリッド接合アプリケーションでの銅-銅接合形成の上限は200℃であると論じられた。したがって、銅材料はこのような温度で最大粒径に達するはずである。図2aは、両方の電解液からの堆積物が最終的に、堆積物の厚さに近い、約3.5μmの粒径に達することを示している。しかし、電解液1では300℃超の温度が必要である。対照的に、電解液2は約200℃の温度で最大粒径に達する銅を生成する。200℃での双晶(twins)を含む平均粒径は、電解液1では誤差の範囲内で最大に達したが、230℃でも1.1μmの値にとどまった。対応するEBDS画像を図2bに示す。この温度範囲における電解液1と2の粒径の比較から、電解液2が適している可能性が確認された。
図2aは、電解液1(灰色)と電解液2(黒)から得られた厚さ4.5μmの銅堆積物の双晶を含む平均粒径を、異なる温度で1時間アニールした後にEBSDで測定した結果を直接示している(上)。電解液2について、それぞれ110℃及び400℃で1時間アニールした後の対応するEBSD画像の例(下)。
図2bは、230℃で1時間アニールした後の、電解液1(上)及び電解液2(下)から得られた厚さ4.5μmの銅堆積物のEBSD画像を直接示している。
電解液1(比較例-(Comp.Ex))から作製された堆積物は、電解液2(本発明の実施例1-(Inv.Ex1))と比較して、最終的な粒径を得るために著しく高い温度が必要であった。どちらの電解液も、堆積物の厚さ(4.5μm)のオーダーで、高温でのアニール後における粒径は同程度であった。共堆積した不純物のそれぞれの量を動的二次イオン質量分析法(DSIMS)で測定した結果、電解液1の方において、より高い値が確認された(Table 1(表1))。示差走査熱量測定(DSC)を行った結果、発熱ピークが確認され、不純物量の多い銅は結晶化に高温が必要であることが更に裏付けられた(Table 1(表1))。電解液1は、共堆積が顕著になりやすい従来のめっき有機添加剤をベースとするものであったが、電解液2は最適化された添加剤で構成されており、これにより高純度の最終層を得ることが可能であった。
電解液1(Comp.Ex):
硫黄含有ブライトナー SPS 2mg/L
サプレッサー化合物 PEG(MW 6000) 300mg/L
レベラー PEI(MW 600) 0.1mg/L
5ASDで堆積、温度25℃
堆積後200℃超でアニール
電解液2(Inv.Ex):
硫黄含有ブライトナー SPS 4mg/L
サプレッサー化合物 PEG/PPGコポリマー(MW 6000) 10mL/L
グアニジン含有化合物 Atotech(登録商標)製SpherolyteレベラーDB 20mL/L
1ASDで堆積、温度25℃
工程d)の堆積後、200℃で1時間アニール
図3は、銅合金(比較例)及び純銅堆積物(本発明の実施例)の正規化された粒径を示す図であり、1つの銅層(第1の堆積物)を室温で経時的に調査したものである。図3は、パラメータセット1(5ASD DC、25℃)(灰色)及び2(1ASD DC、25℃)(黒色)を使用して電解液2から作製した堆積物の正規化された粒径を、室温での時間の関数として示す(上)。堆積直後(左)、12時間後(中)、24時間後(右)の対応する微細構造の例。
ステップd)の前のプロセス工程は全て、特に堆積プロセス自体、接続工程c)、及び例えばCMPプロセスは、室温（周囲温度）以下で行われる。したがって、堆積後の初期構造に類似したモルフォロジーを可能な限り長く維持し、高温における工程d)の銅-銅接合の前に必要な全てのプロセス工程を行うのに十分な時間を確保する必要がある。
微細構造の変化のタイムスケールを調べるため、電解液2(上記)から作製した堆積物の粒径を、室温で異なる時間経過後に測定した(図3)。室温での粒成長は、通常セルフアニールと呼ばれる。最大粒径が得られるまでの時間は、電解堆積のプロセスパラメータによって変えることができる。パラメータ1を使用した場合、最大粒径は約9時間後に得られた。この時間は、生産シーケンスに実装するには十分ではない場合がある。対照的に、パラメータ2を使用して作製した堆積物は、室温で粒成長がそれ以上観察されなくなるまで24時間超を要した。この時間は、はるかに長く、したがって、現在の工業生産プロセスフローにより適している。
図4は、接合プロセスにおける堆積物の変換をシミュレートし、異なる堆積物を異なる温度で経時的に調査したものである。図4は、時間と温度の異なるパラメータで堆積した純銅堆積物のFIB SEM顕微鏡写真を示しており、ここでは、パラメータ2(1ASD DC、25℃)で電解液2から堆積した銅のFIB SEM顕微鏡写真を以下の通り示している。
図4a)堆積後の4.5μmの単一層(第1の基板の第1の堆積物をシミュレート)。
図4b)室温で24時間後の4.5μmの単一層(第1の基板の第1の堆積物をシミュレート)。
図4c)200℃で1時間アニールした後の、連続して堆積した2つの4.5μmの層であって、第2の層は、第1の層の、室温で24時間のセルフアニール後に堆積した、層(非発明例による第1の基板の第1の堆積物及び第2の基板の第2の堆積物の変換をシミュレート)。
図4d)200℃で1時間アニールした後の、連続して堆積した2つの4.5μmの層であって、第2の層は、第1の層の堆積後に直接堆積させた、層(本発明による第1の基板の第1の堆積物及び第2の基板の第2の堆積物の変換をシミュレート)。
小さな粒の初期微細構造の堆積物が、界面(第1堆積物と第2堆積物の付着された接合表面)を通過して更に成長する能力を、間に異なるアニール条件を挟んだ2回の連続した電気化学堆積工程によって調べた。厚さ4.5μmの第1の堆積物をプロセスパラメータ2で電解液2から作製したところ、最初は小さな粒が見られ(図4a)、セルフアニールとして室温で24時間以内にかなり成長した(図4b)。同じ条件で2回目の電解堆積工程を、初期及びセルフアニール後の微細構造に対して行った。2つの層の堆積後、銅-銅接合中の熱負荷状態に近くするため、スタック全体を200℃で1時間アニールした。セルフアニール後の第1の層上に第2の層を堆積した場合、アニール後に界面が観察された(図4c-非発明)。対照的に、第2の層を、初期の微細構造のままである第1の層上に堆積させた場合、連続で堆積した2つの層からなる堆積物全体にわたって界面及び粒成長は検出されなかった(図4d)。
図5は、本発明及び比較例によるウェーハペア内の銅-銅直接接合の形成のFIB SEM顕微鏡写真を示す。
4枚の300mmDBI5ウェーハが、本発明の工程a)及びb)に従って、2枚の第1の基板及び2枚の第2の基板として準備され、第1の基板は、接合表面を有し、第1の堆積物を封じ込める第1の非導電性材料を更に備え、第2の基板は、接合表面を有し、第2の堆積物を封じ込める第2の非導電性材料を更に備える。両基板は同じ非導電性材料から作られ、第1及び第2の銅堆積物は同じ電気化学的銅堆積工程によって形成される。電気化学的銅堆積工程は、電解液2(本発明の実施例1-(Inv.Ex1))を使用して行った。全ての工程は24時間以内に実施した。
本発明の実施例
電気化学的銅堆積の60分後に、2枚のウェーハ(第1及び第2の基板)を短時間のCMP工程で処理した。概要で説明したように、主に銅堆積物の表面を洗浄するためにCMP工程を短時間実施した。しかし、研磨時間と無駄を減らすことができた。その後、2枚のウェーハを周囲温度で接続し(工程c)、工程d)に従って200℃未満で60分間アニールした。
図5aは、得られた銅-銅接合ウェーハペアのFIB SEM顕微鏡写真を示し、大きさ(magnitude)は2kである。
この写真から、接続及び変換された堆積物は、粒が第1の堆積物を通過して第2の堆積物に入り込むことによって形成され、またその逆の場合も同様であり、第1の堆積物と第2の堆積物の間において明確な界面が消失することはなく、少なくとも一部が目視できなくなることがわかる。
図5bは、図5aを90°回転させて見た銅-銅接合ウェーハペアの、20kの大きさでの別のFIB SEM顕微鏡写真を示し、図5cは、同じウェーハペアの50kの大きさでのFIB SEM顕微鏡写真を示す。
変換された堆積物は、元の第1の堆積物と元の第2の堆積物との間に、明確な検出可能である接合表面(界面)を有しないことがわかる。つまり、変換工程d)の間に、粒の粒径が成長し、形成された銅粒が第1の堆積物と第2の堆積物の接合表面を通過して、それぞれ他方の堆積物へと広がることを意味する。
比較例
電解銅堆積の60分後、ウェーハ(第1及び第2の基板)を200℃において60分間アニール工程で処理し、熱処理による粒成長を強制的に行わせた。この工程の後、2枚のウェーハ(第1及び第2の基板)を短時間のCMP工程で処理した。その後、2枚のウェーハを接続し、工程c)及びd)に従い、再び200℃で60分間アニールした。
図6aは、得られた銅-銅接合ウェーハペアのFIB SEM顕微鏡写真を示し、大きさは2kである。
形成された接続された堆積物は、第1の堆積物と第2の堆積物との間に目視できる明確な界面を示し、堆積物の表面には、堆積物の他方の表面に融合している部分がないことがわかる。
図6bは、図6aを90°回転させて見た銅-銅接合ウェーハペアの、20kの大きさでの別のFIB SEM顕微鏡写真を示し、図6cは、同じウェーハペアの50kでのFIB SEM顕微鏡写真を示す。
形成された堆積物は、元の第1の堆積物と元の第2の堆積物の間に目視できる接合表面(界面)を有し、成長した粒が堆積物の接合表面に入り込んでいないこと、言い換えれば、第1及び第2の堆積物の全領域にわたって延びた粒がないことがわかる。
つまり、第1の熱処理(工程cの前の第1のアニール工程)の間に、各堆積物(第1及び第2の堆積物)内で変換が行われ、終了したことを意味する。工程d)の更なるアニール工程では、更なる粒径の成長を開始させることはできなかった。特に、粒の大きさはそれ以上大きくならず、銅粒は第1の堆積物及び第2の堆積物の接合表面を通過してそれぞれ他方の堆積物に広がることはなかった。これは、粒径成長が最初のアニール工程で既に終了していたためである。

Claims (12)

  1. 銅-銅直接接合のための方法であって、
    a)接合表面を有し、少なくとも99.9質量%の銅含有量を有する第1の銅堆積物を備える第1の基板を準備する工程であり、
    b)接合表面を有し、少なくとも99.9質量%の銅含有量を有する第2の銅堆積物を備える第2の基板を準備する工程であり、
    c)1～5,000Nの接触力で圧力をかけることによって、前記第1の堆積物の接合表面と前記第2の堆積物の接合表面とを接続し、接続された堆積物を得る工程と、
    d)前記接続された堆積物の前記第1の堆積物と前記第2の堆積物を変換し、接続及び変換された堆積物にする工程と
    を含み、
    - 前記第1の堆積物及び前記第2の堆積物が、電気化学的銅堆積工程によって形成され、工程d)での変換後の粒径よりも小さい粒径の銅粒を有し、
    - 前記接続及び変換された堆積物が、工程d)における変換前の前記第1の堆積物及び前記第2の堆積物の粒径よりも大きい粒径の粒を有し、前記工程d)が、200℃以下のアニール温度を有するアニール工程を適用することによって実施され、
    より小さい粒径を有する前記第1の堆積物及び前記第2の堆積物の粒が、より小さい粒径の90%超、前記接続された堆積物のより大きい粒径の粒に変換され、より大きい粒径の粒が前記接続された堆積物を通過し、
    前記接続された堆積物が、2k、20k、又は50kのFIB SEM顕微鏡において、元の第1の堆積物と元の第2の堆積物との間の検出可能な接合表面(界面)を変換工程d)の後には有しないか、又は少なくとも部分的に有しない、方法。
  2. 前記アニール工程が10分～90分の時間実施される、請求項1に記載の方法。
  3. 前記第1及び第2の堆積物の接合表面の表面粗さRaが200nm未満である、請求項1又は2に記載の方法。
  4. 前記電気化学的銅堆積工程の後、工程c)の接続の前に、前記第1の堆積物及び前記第2の堆積物の銅粒の粒径を変化させる変換工程が実施されない、請求項1から3のいずれか一項に記載の方法。
  5. 前記方法が、直接ハイブリッド接合方法であり、前記第1の基板が、接合表面を有し、前記第1の堆積物を少なくとも部分的に封じ込める第1の非導電性材料を更に備え、前記第2の基板が、接合表面を有し、前記第2の堆積物を少なくとも部分的に封じ込める第2の非導電性材料を更に備え、前記第1及び第2の堆積物の接合表面が、前記第1及び第2の非導電性材料の接合表面の表面より下にある、請求項1から4のいずれか一項に記載の方法。
  6. 前記電気化学的銅堆積工程が、15℃～40℃の温度範囲で操作される水性酸性銅堆積浴の使用を含む、請求項1から5のいずれか一項に記載の方法。
  7. 前記電気化学的銅堆積工程が、銅イオン供給源、硫黄含有ブライトナー化合物、サプレッサー化合物、グアニジン含有化合物、尿素含有化合物、イミダゾール含有化合物及びピリジン含有化合物からなる群から選択されるレベラー、並びにハロゲン化物イオンを含む酸性銅堆積浴を使用することを含む、請求項1から6のいずれか一項に記載の方法。
  8. 前記電気化学的銅堆積工程が、前記第1の堆積物及び/又は第2の堆積物を得るために、1～2ASDの電流密度を印加することによって行われる、請求項1から7のいずれか一項に記載の方法。
  9. 前記第1の堆積物の接合表面及び前記第2の堆積物の接合表面が、平滑な表面を有し、前記平滑な表面が、200nm未満の表面粗さRaを有する、請求項1から8のいずれか一項に記載の方法。
  10. 前記電気化学的銅堆積工程の後、及び/又は前記接続工程c)の前に、前記第1の堆積物及び第2の堆積物の接合表面の表面改質が適用されない、請求項1から9のいずれか一項に記載の方法。
  11. i)接続及び変換された堆積物を備えるアセンブリであって、堆積物が、
    - 1～5,000Nの接触力で圧力をかけることによって、第1の基板の、少なくとも99.9質量%の銅含有量を有する第1の銅堆積物の接合表面と、第2の基板の、少なくとも99.9質量%の銅含有量を有する第2の銅堆積物の第2の接合表面とを接続する工程によって、及び
    - 接続された堆積物の前記第1の堆積物と前記第2の堆積物を変換し、接続及び変換された堆積物にする工程
    によって得られ、
    - 第1の堆積物及び第2の堆積物が、電気化学的銅堆積工程によって形成され、200℃以下のアニール温度を有するアニール工程を適用後の、より大きな粒径を有する前記接続及び変換された堆積物の銅粒と比較してより小さな粒径を有する銅粒を有し、より小さい粒径を有する前記第1の堆積物及び前記第2の堆積物の粒が、より小さい粒径の90%超、前記接続された堆積物のより大きい粒径の粒に変換され、より大きい粒径の粒が前記接続された堆積物を通過し、
    前記接続された堆積物が、2k、20k、又は50kのFIB SEM顕微鏡において、元の第1の堆積物と元の第2の堆積物との間の検出可能な接合表面(界面)を変換工程d)の後には有しないか、又は少なくとも部分的に有しない、
    アセンブリ。
  12. i)接続及び変換された堆積物を備えるアセンブリを備えるデバイスであって、堆積物が、
    - 1～5,000Nの接触力で圧力をかけることによって、第1の基板の、少なくとも99.9質量%の銅含有量を有する第1の銅堆積物の接合表面と、第2の基板の、少なくとも99.9質量%の銅含有量を有する第2の銅堆積物の第2の接合表面とを接続する工程によって、及び
    - 接続された堆積物の前記第1の堆積物と前記第2の堆積物を変換し、接続及び変換された堆積物にする工程
    によって得られ、
    - 第1の堆積物及び第2の堆積物が、電気化学的銅堆積工程によって形成され、200℃以下のアニール温度を有するアニール工程を適用後の、より大きな粒径を有する前記接続及び変換された堆積物の銅粒と比較してより小さな粒径を有する銅粒を有し、
    - より小さい粒径を有する前記第1の堆積物及び前記第2の堆積物の粒が、より小さい粒径の90%超、前記接続された堆積物のより大きい粒径の粒に変換され、より大きい粒径の粒が前記接続された堆積物を通過し、
    前記第1及び第2の基板が、マイクロ電子デバイスであり、
    前記接続された堆積物が、2k、20k、又は50kのFIB SEM顕微鏡において、元の第1の堆積物と元の第2の堆積物との間の検出可能な接合表面(界面)を変換工程d)の後には有しないか、又は少なくとも部分的に有しない、デバイス。
JP2023554044A 2021-03-06 2022-03-04 銅－銅直接接合のための方法及びアセンブリ Active JP7842775B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP21161148.8 2021-03-06
EP21161148 2021-03-06
PCT/EP2022/055528 WO2022189283A1 (en) 2021-03-06 2022-03-04 Method for copper-to-copper direct bonding and assembly

Publications (3)

Publication Number Publication Date
JP2024510580A JP2024510580A (ja) 2024-03-08
JP2024510580A5 JP2024510580A5 (ja) 2025-03-12
JP7842775B2 true JP7842775B2 (ja) 2026-04-08

Family

ID=74859737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023554044A Active JP7842775B2 (ja) 2021-03-06 2022-03-04 銅－銅直接接合のための方法及びアセンブリ

Country Status (7)

Country Link
US (1) US20240170428A1 (ja)
EP (1) EP4302324A1 (ja)
JP (1) JP7842775B2 (ja)
KR (1) KR20230154459A (ja)
CN (1) CN117157747A (ja)
TW (1) TW202244329A (ja)
WO (1) WO2022189283A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116153860B (zh) * 2023-04-10 2023-07-18 之江实验室 晶圆级铜铜凸点互连结构及其键合方法
US20250042723A1 (en) * 2023-07-31 2025-02-06 Texas Instruments Incorporated Protective coating for copper surface in sensor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150061115A1 (en) 2013-08-29 2015-03-05 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure and manufacturing method thereof
JP2021197430A (ja) 2020-06-12 2021-12-27 昭和電工マテリアルズ株式会社 半導体装置の製造方法
WO2022187402A1 (en) 2021-03-03 2022-09-09 Invensas Bonding Technologies, Inc. Contact structures for direct bonding

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160093583A1 (en) * 2014-09-25 2016-03-31 Micron Technology, Inc. Bond pad with micro-protrusions for direct metallic bonding
EP3286358B1 (en) 2015-04-20 2019-03-20 ATOTECH Deutschland GmbH Electrolytic copper plating bath compositions and a method for their use
US11195748B2 (en) * 2017-09-27 2021-12-07 Invensas Corporation Interconnect structures and methods for forming same
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US10998293B2 (en) * 2019-06-14 2021-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating semiconductor structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150061115A1 (en) 2013-08-29 2015-03-05 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure and manufacturing method thereof
JP2021197430A (ja) 2020-06-12 2021-12-27 昭和電工マテリアルズ株式会社 半導体装置の製造方法
WO2022187402A1 (en) 2021-03-03 2022-09-09 Invensas Bonding Technologies, Inc. Contact structures for direct bonding

Also Published As

Publication number Publication date
JP2024510580A (ja) 2024-03-08
TW202244329A (zh) 2022-11-16
CN117157747A (zh) 2023-12-01
WO2022189283A1 (en) 2022-09-15
EP4302324A1 (en) 2024-01-10
KR20230154459A (ko) 2023-11-08
US20240170428A1 (en) 2024-05-23

Similar Documents

Publication Publication Date Title
US12616050B2 (en) Bonded structure including a first microelectronic device direct hybrid bonded to a second microelectronic device
TWI476878B (zh) 包含有具優選方向成長之ＣｕＳｎ晶粒之電性連接結構及其製備方法
TWI490962B (zh) 電性連接結構及其製備方法
JP2024513304A (ja) 直接接合のためのコンタクト構造
TW202335054A (zh) 具有用於直接接合的導電特徵的結構及形成其之方法
US8957323B2 (en) Electrical connecting element having nano-twinned copper, method of fabricating the same, and electrical connecting structure comprising the same
TWI436466B (zh) 直通矽晶穿孔結構及其製程
JP7842775B2 (ja) 銅－銅直接接合のための方法及びアセンブリ
KR20220018842A (ko) 구리-구리 플립칩 인터커넥션 형성 방법 및 이에 의해 형성된 구리-구리 플립칩 인터커넥션부
WO2012130730A1 (en) Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures and intermediate structures formed using such methods
TWI482231B (zh) 具有奈米雙晶銅之電性連接體、其製備方法、以及包含其之電性連接結構
Fang et al. Low temperature fine-pitch Cu-Cu bonding using Au nanoparticles as intermediate
US20250364484A1 (en) Bonding arrangement having a metal inverse opals layer
CN114597187B (zh) 一种Cu-Sn基金属间化合物焊点及其制备方法
TW202614182A (zh) 用於混成接合應用的介穩細晶粒銅
WO2025182192A1 (ja) ハイブリッド接合用基板、ハイブリッド接合構造、及びそれらの製造方法
Sa et al. Study on the interfacial IMCs growth of nt-Cu/In solder joints
CN119725283A (zh) 基于纳米孪晶银的窄节距铜凸点互连结构及其制备方法
HK40114570A (zh) 具有纳米孪晶辅助的结构上稳定的铜结构的ic封装
Xu et al. Novel low-temperature micro-insert bonding technology for 3D package
Jun et al. Electroplate Bumping without Photoresist and Si Dice Stacking with TSV for 3D Packaging
Chang et al. Reliable microjoints for chip stacking formed by solid-liquid interdiffusion (SLID) bonding
Tan Recent progress in copper-based wafer bonding for 3-D ICs application
Zhang et al. Preparation of pine-like Cu-Ni-P coating and its application in 3D integration

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250303

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20250303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20251203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20251209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20260217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20260303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20260327

R150 Certificate of patent or registration of utility model

Ref document number: 7842775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150