JP7782995B2 - プラズマ処理装置及びプラズマ処理方法 - Google Patents

Description

本開示の例示的実施形態は、プラズマ処理装置及びプラズマ処理方法に関するものである。

プラズマ処理装置が基板に対するプラズマ処理において用いられている。プラズマ処理装置は、チャンバ及び基板保持電極を備える。基板保持電極は、チャンバ内に設けられている。基板保持電極は、その主面上に載置された基板を保持する。このようなプラズマ処理装置の一種は、特開２００９－１８７９７５号公報（以下、「特許文献１」という）に記載されている。

特許文献１に記載されたプラズマ処理装置は、高周波発生装置及びＤＣ負パルス発生装置を更に備えている。高周波発生装置は、基板保持電極に対して高周波電圧を印加する。特許文献１に記載されたプラズマ処理装置では、高周波電圧のオンとオフが交互に切り替えられる。また、特許文献１に記載されたプラズマ処理装置では、高周波電圧のオンとオフのタイミングに応じてＤＣ負パルス発生装置から基板保持電極にＤＣ負パルス電圧が印加される。

特開２００９－１８７９７５号公報

本開示は、バイアス電極に印加される電圧パルスにより基板に衝突するイオンのエネルギーを制御する技術を提供する。

一つの例示的実施形態において、プラズマ処理装置が提供される。プラズマ処理装置は、チャンバ、基板支持器、プラズマ生成部、及びバイアス電源を含む。基板支持器は、バイアス電極を含み、チャンバ内に設けられている。プラズマ生成部は、チャンバ内でガスからプラズマを生成するように構成されている。バイアス電源は、バイアス電極に電気的に接続され、バイアス電極に印加される複数の電圧パルスのシーケンスを生成するように構成されている。複数の電圧パルスの各々は、基準電圧レベルからパルス電圧レベルに遷移する前縁期間と、パルス電圧レベルから基準電圧レベルに遷移する後縁期間とを有する。前縁期間の時間長及び後縁期間の時間長の少なくとも一方が０秒より長く、且つ、０．５μ秒以下である。

一つの例示的実施形態によれば、バイアス電極に印加される電圧パルスにより基板に衝突するイオンのエネルギーを制御することが可能となる。

一つの例示的実施形態に係るプラズマ処理装置を概略的に示す図である。 一つの例示的実施形態に係るプラズマ処理装置におけるバイアス電源の出力電圧の波形の一例を示す図である。 一つの例示的実施形態に係るプラズマ処理装置におけるバイアス電源を示す図である。 一つの例示的実施形態に係るプラズマ処理方法の流れ図である。 第１のシミュレーションの結果を示すグラフである。 第２のシミュレーションの結果を示すグラフである。 第３のシミュレーションの結果を示すグラフである。 一つの例示的実施形態に係るプラズマ処理装置におけるバイアス電源の出力電圧の波形の別の一例を示す図である。

以下、種々の例示的実施形態について説明する。

一つの例示的実施形態において、プラズマ処理装置が提供される。プラズマ処理装置は、チャンバ、基板支持器、プラズマ生成部、及びバイアス電源を含む。基板支持器は、バイアス電極を含み、チャンバ内に設けられている。プラズマ生成部は、チャンバ内でガスからプラズマを生成するように構成されている。バイアス電源は、バイアス電極に電気的に接続され、バイアス電極に印加される複数の電圧パルスのシーケンスを生成するように構成されている。複数の電圧パルスの各々は、基準電圧レベルからパルス電圧レベルに遷移する前縁期間と、パルス電圧レベルから基準電圧レベルに遷移する後縁期間とを有する。前縁期間の時間長及び後縁期間の時間長の少なくとも一方が０秒より長く、且つ、０．５μ秒以下である。

バイアス電極に印加される電圧のパルスが完全な矩形パルスである場合には、基板に衝突するイオンのエネルギーを制御することが可能であるが、そのためのコストが高くなる。上述の前縁期間及び後縁期間の少なくとも一方を有する負の電圧のパルスによれば、完全な矩形パルスを用いる場合と同様に、基板に衝突するイオンのエネルギーを制御することが可能である。

一つの例示的実施形態において、前縁期間の時間長及び後縁期間の時間長の少なくとも一方は、０秒より長く、０．２５μ秒以下であってもよい。一つの例示的実施形態において、前縁期間の時間長及び後縁期間の時間長の少なくとも一方は、０．０５μ秒以上であってもよい。

一つの例示的実施形態において、パルス電圧レベルは、－２０ｋＶ以上、－０．５ｋＶ以下であってもよい。一つの例示的実施形態において、基準電圧レベルは、０Ｖであってもよい。

一つの例示的実施形態において、バイアス電源は、複数の電圧のパルスをバイアス電極に周期的に印加するように構成されていてもよい。

一つの例示的実施形態において、バイアス電源は、直流電源及びパルスユニットを含んでいてもよい。パルスユニットは、直流電源とバイアス電極との間に設けられている。パルスユニットは、第１のスイッチング素子、第２のスイッチング素子、及びインピーダンス回路を含む。第１のスイッチング素子及び第２のスイッチング素子は、直流電源の正極と負極との間で直列接続されている。インピーダンス回路は、第１のスイッチング素子と第２のスイッチング素子の間のノードとバイアス電極との間で接続されている。

一つの例示的実施形態において、プラズマ処理装置は、パルスユニットを制御するように構成されるパルスコントローラを更に備えていてもよい。パルスコントローラは、第１のスイッチング素子を閉じて第２のスイッチング素子を開く第１制御と、第１のスイッチング素子を開いて第２のスイッチング素子を閉じる第２制御と、を交互に行うように構成されている。

一つの例示的実施形態において、インピーダンス回路は、上記ノードとバイアス電極との間で直列接続されたインダクタ及び抵抗素子を含んでいてもよい。

一つの例示的実施形態において、プラズマ生成部は、高周波電源を含んでいてもよい。

別の例示的実施形態において、プラズマ処理方法が提供される。プラズマ処理方法は、プラズマ処理装置のチャンバ内で基板支持器上に基板を準備する工程を含む。プラズマ処理方法は、チャンバ内でプラズマを生成する工程を更に含む。プラズマ処理方法は、プラズマがチャンバ内で生成されている状態で、基板支持器に複数の電圧パルスのシーケンスを印加する工程を更に含む。複数の電圧パルスの各々は、基準電圧レベルからパルス電圧レベルに遷移する前縁期間と、パルス電圧レベルから基準電圧レベルに遷移する後縁期間とを有する。前縁期間の時間長及び後縁期間の時間長の少なくとも一方が、０秒より長く、且つ、０．５μ秒以下である。

更に別の例示的実施形態において、プラズマ処理装置が提供される。プラズマ処理装置は、チャンバ、基板支持器、プラズマ生成部、及びバイアス電源を備える。基板支持器は、バイアス電極を含み、チャンバ内に設けられている。プラズマ生成部は、チャンバ内でガスからプラズマを生成するように構成されている。バイアス電源は、バイアス電極に電気的に接続され、複数の電圧パルスのシーケンスを生成するように構成されている。バイアス電源は、直流電源及びパルスユニットを含む。パルスユニットは、直流電源とバイアス電極との間に設けられている。パルスユニットは、第１のスイッチング素子、第２のスイッチング素子、及びインピーダンス回路を含んでいる。第１のスイッチング素子及び第２のスイッチング素子は、直流電源の正極と負極との間で直列接続されている。インピーダンス回路は、第１のスイッチング素子と第２のスイッチング素子の間のノードとバイアス電極との間で接続されている。

一つの例示的実施形態において、プラズマ処理装置は、パルスユニットを制御するように構成されるパルスコントローラを更に備えていてもよい。パルスコントローラは、第１のスイッチング素子を閉じて第２のスイッチング素子を開く第１制御と、第１のスイッチング素子を開いて第２のスイッチング素子を閉じる第２制御と、を交互に行うように構成されている。

一つの例示的実施形態において、インピーダンス回路は、上記ノードとバイアス電極との間で直列接続されたインダクタ及び抵抗素子を含んでいてもよい。

以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。

図１は、一つの例示的実施形態に係るプラズマ処理装置を概略的に示す図である。図１に示すプラズマ処理装置１は、容量結合型のプラズマ処理装置である。プラズマ処理装置１は、チャンバ１０を備えている。チャンバ１０は、その中に内部空間１０ｓを提供している。チャンバ１０の中心軸線は、軸線ＡＸであり、鉛直方向に延びている。

一実施形態において、チャンバ１０は、チャンバ本体１２を含んでいてもよい。チャンバ本体１２は、略円筒形状を有している。内部空間１０ｓは、チャンバ本体１２の中に提供されている。チャンバ本体１２は、例えばアルミニウムから構成されている。チャンバ本体１２は電気的に接地されている。チャンバ本体１２の内壁面、即ち、内部空間１０ｓを画成する壁面には、耐プラズマ性を有する膜が形成されていてもよい。この膜は、陽極酸化処理によって形成された膜又は酸化イットリウムから形成された膜といったセラミック製の膜であり得る。

チャンバ本体１２は、その側壁において通路１２ｐを提供していてもよい。基板Ｗは、内部空間１０ｓとチャンバ１０の外部との間で搬送されるときに、通路１２ｐを通過する。この通路１２ｐの開閉のために、ゲートバルブ１２ｇがチャンバ本体１２の側壁に沿って設けられている。

プラズマ処理装置１は、基板支持器１６を更に備えている。基板支持器１６は、チャンバ１０の中で、その上に載置される基板Ｗを支持するように構成されている。基板Ｗは、略円盤形状を有する。基板支持器１６は、支持体１５によって支持されていてもよい。支持体１５は、チャンバ本体１２の底部から上方に延在している。支持体１５は、略円筒形状を有している。支持体１５は、石英といった絶縁材料から形成されている。

基板支持器１６は、下部電極１８を有する。基板支持器１６は、静電チャック２０を更に有していてもよい。基板支持器１６は、電極プレート１９を更に有していてもよい。電極プレート１９は、アルミニウムといった導電性材料から形成されており、略円盤形状を有している。下部電極１８は、電極プレート１９上に設けられている。下部電極１８は、アルミニウムといった導電性材料から形成されており、略円盤形状を有している。下部電極１８は、電極プレート１９に電気的に接続されている。下部電極１８及び電極プレート１９の中心軸線は、軸線ＡＸに略一致している。

下部電極１８は、その中に流路１８ｆを提供していてもよい。流路１８ｆは、熱交換媒体用の流路である。熱交換媒体としては、例えば冷媒が用いられる。流路１８ｆは、供給装置（例えば、チラーユニット）から配管２３ａを介して供給される熱交換媒体を受ける。供給装置は、チャンバ１０の外部に設けられている。供給装置からの熱交換媒体は、流路１８ｆを流れて、配管２３ｂを介して供給装置に戻される。

静電チャック２０は、下部電極１８上に設けられている。基板Ｗは、内部空間１０ｓの中で処理されるときには、その中心が軸線ＡＸ上に位置するように静電チャック２０上に載置される。静電チャック２０は、基板を保持するように構成されている。静電チャック２０は、本体及び電極（チャック電極）を有している。静電チャック２０の本体は、酸化アルミニウム又は窒化アルミニウムといった誘電体から形成されている。静電チャック２０の本体は、略円盤形状を有している。静電チャック２０の中心軸線は、軸線ＡＸに略一致している。

静電チャック２０の電極は、静電チャック２０の本体内に設けられている。静電チャック２０の電極は、導体から形成された膜である。静電チャック２０の電極には、直流電源が電気的に接続されている。直流電源から静電チャック２０の電極に直流電圧が印加されると、静電チャック２０と基板Ｗとの間で静電引力が発生する。発生した静電引力により、基板Ｗは、静電チャック２０に引き付けられ、静電チャック２０によって保持される。

基板支持器１６は、その上に搭載されるエッジリングＥＲを更に支持してもよい。エッジリングＥＲは、環形状を有しており、例えばシリコン又は炭化ケイ素から形成されている。エッジリングＥＲは、その中心軸線が軸線ＡＸ上に位置するように基板支持器１６上に搭載される。一実施形態において、エッジリングＥＲは、部分的に静電チャック２０上に搭載されていてもよい。なお、基板Ｗは、静電チャック２０上、且つ、エッジリングＥＲによって囲まれた領域内に配置される。

プラズマ処理装置１は、ガス供給ライン２５を更に備えていてもよい。ガス供給ライン２５は、ガス供給機構からの伝熱ガス、例えばＨｅガスを、静電チャック２０の上面と基板Ｗの裏面（下面）との間の間隙に供給する。

プラズマ処理装置１は、筒状部２８及び絶縁部２９を更に備えていてもよい。筒状部２８は、チャンバ本体１２の底部から上方に延在している。筒状部２８は、支持体１５の外周に沿って延在している。筒状部２８は、導電性材料から形成されており、略円筒形状を有している。筒状部２８は、電気的に接地されている。絶縁部２９は、筒状部２８上に設けられている。絶縁部２９は、絶縁性材料から形成されている。絶縁部２９は、例えば石英といったセラミックから形成されている。絶縁部２９は、略円筒形状を有している。絶縁部２９は、電極プレート１９の外周、下部電極１８の外周、及び静電チャック２０の外周に沿って延在している。

プラズマ処理装置１は、上部電極３０を更に備えている。上部電極３０は、基板支持器１６の上方に設けられている。上部電極３０は、部材３２と共にチャンバ本体１２の上部開口を閉じている。部材３２は、絶縁性材料から形成されている。上部電極３０は、この部材３２を介してチャンバ本体１２の上部に支持されている。

上部電極３０は、天板３４及び支持体３６を含んでいてもよい。天板３４の下面は、内部空間１０ｓを画成している。天板３４には、複数のガス孔３４ａが形成されている。複数のガス孔３４ａは、天板３４を板厚方向（鉛直方向）に貫通している。天板３４は、例えばシリコンから形成されている。或いは、天板３４は、アルミニウム製の部材の表面に耐プラズマ性の膜を設けた構造を有し得る。この膜は、陽極酸化処理によって形成された膜又は酸化イットリウムから形成された膜といったセラミック製の膜であり得る。

支持体３６は、天板３４を着脱自在に支持している。支持体３６は、アルミニウムといった導電性材料から形成されている。支持体３６の内部には、ガス拡散室３６ａが設けられている。ガス拡散室３６ａからは、複数のガス孔３６ｂが下方に延びている。複数のガス孔３６ｂは、複数のガス孔３４ａにそれぞれ連通している。支持体３６には、ガス導入ポート３６ｃが形成されている。ガス導入ポート３６ｃは、ガス拡散室３６ａに接続している。ガス導入ポート３６ｃには、ガス供給管３８が接続されている。

ガス供給管３８には、ガスソース群４０が、バルブ群４１、流量制御器群４２、及びバルブ群４３を介して接続されている。ガスソース群４０、バルブ群４１、流量制御器群４２、及びバルブ群４３は、ガス供給部を構成している。ガスソース群４０は、複数のガスソースを含んでいる。バルブ群４１及びバルブ群４３の各々は、複数のバルブ（例えば開閉バルブ）を含んでいる。流量制御器群４２は、複数の流量制御器を含んでいる。流量制御器群４２の複数の流量制御器の各々は、マスフローコントローラ又は圧力制御式の流量制御器である。ガスソース群４０の複数のガスソースの各々は、バルブ群４１の対応のバルブ、流量制御器群４２の対応の流量制御器、及びバルブ群４３の対応のバルブを介して、ガス供給管３８に接続されている。プラズマ処理装置１は、ガスソース群４０の複数のガスソースのうち選択された一つ以上のガスソースからのガスを、個別に調整された流量で、内部空間１０ｓに供給することが可能である。

プラズマ処理装置１は、バッフル部材４８を更に備えていてもよい。バッフル部材４８は、筒状部２８とチャンバ本体１２の側壁との間に設けられている。バッフル部材４８は、板状の部材であり得る。バッフル部材４８は、例えば、アルミニウム製の板材に酸化イットリウム等のセラミックを被覆することにより構成され得る。バッフル部材４８は、複数の貫通孔を提供している。バッフル部材４８の下方においては、排気管５２がチャンバ本体１２の底部に接続されている。排気管５２には、排気装置５０が接続されている。排気装置５０は、自動圧力制御弁といった圧力制御器、及び、ターボ分子ポンプなどの真空ポンプを有しており、内部空間１０ｓの中の圧力を減圧することができる。

プラズマ処理装置１は、高周波電源６１を更に備えている。高周波電源６１は、プラズマ生成用の高周波電力を発生する電源である。高周波電源６１は、一実施形態のプラズマ生成部を構成している。高周波電力の周波数は、２７ＭＨｚ～１００ＭＨｚの範囲内の周波数、例えば４０ＭＨｚ又は６０ＭＨｚであってもよい。高周波電源６１は、整合器６１ｍ及び電極プレート１９を介して下部電極１８に接続されている。整合器６１ｍは、高周波電源６１の負荷側（下部電極１８側）のインピーダンスを高周波電源６１の出力インピーダンスに整合させるための整合回路を有している。なお、高周波電源６１は、下部電極１８に電気的に接続されていなくてもよく、整合器６１ｍを介して上部電極３０に接続されていてもよい。

プラズマ処理装置１では、内部空間１０ｓにガス供給部からガスが供給される。そして、高周波電源６１からの高周波電力が供給されることにより、内部空間１０ｓの中でガスが励起される。その結果、内部空間１０ｓの中でプラズマが生成される。基板Ｗは、プラズマからのイオン及び／又はラジカルといった化学種により、処理される。

プラズマ処理装置１は、バイアス電源７０を更に備えている。バイアス電源７０は、バイアス電極に電気的に接続されている。図１に示す例では、下部電極１８がバイアス電極として用いられており、バイアス電源７０は下部電極１８に電気的に接続されている。以下、図１と共に図２を参照する。図２は、一つの例示的実施形態に係るプラズマ処理装置におけるバイアス電源の出力電圧の波形の一例を示す図である。バイアス電源７０は、図２に示すような複数の電圧パルスＮＰのシーケンスを生成するように構成されている。バイアス電源７０は、複数の電圧パルスＮＰのシーケンスをバイアス電極（一例では、下部電極１８）に印加するように構成されている。一実施形態において、バイアス電源７０は、電圧パルスＮＰを周期的にバイアス電極（一例では、下部電極１８）に印加するように構成されている。電圧パルスＮＰがバイアス電極に印加される時間間隔（即ち、周期）は、バイアス周波数の逆数の時間長を有する。電圧パルスＮＰがバイアス電極に印加される周期を規定するバイアス周波数は、１ｋＨｚ以上、２７ＭＨｚ以下の周波数であることができ、例えば４００ｋＨｚである。

プラズマ処理装置１では、電圧パルスＮＰがバイアス電極に印加されることに応じて設定される基板の負の電位の絶対値の大きさに応じて、プラズマから基板Ｗに衝突するイオンのエネルギーが調整される。一実施形態においては、複数の電圧パルスＮＰの各々は、負電圧パルスであってもよい。この場合には、電圧パルスＮＰの電圧レベルの絶対値の大きさに応じて、プラズマから基板Ｗに衝突するイオンのエネルギーが調整される。

図２に示すように、電圧パルスＮＰは、前縁ＬＥ及び後縁ＴＥを有するパルスである。電圧パルスＮＰの電圧レベルは、前縁ＬＥにおいて、基準電圧レベルＬＶからパルス電圧レベルＮＶに変化する。電圧パルスＮＰの電圧レベルは、後縁ＴＥにおいて、パルス電圧レベルＮＶから基準電圧レベルＬＶに変化する。パルス電圧レベルＮＶは、電圧パルスＮＰの定常状態における電圧レベル（例えば、負の電圧レベル）である。電圧パルスＮＰが三角波のように定常状態を有していない場合には、パルス電圧レベルＮＶは、電圧パルスＮＰにおいて最大の絶対値を有する負の電圧レベルであってもよい。パルス電圧レベルＮＶは、－２０ｋＶ以上、－０．５ｋＶ以下であってもよい。即ち、パルス電圧レベルＮＶの絶対値は、０．５ｋＶ以上、２０ｋＶ以下であってもよい。基準電圧レベルＬＶは、電圧パルスＮＰが出力されていないときのバイアス電源７０の出力電圧のレベルである。基準電圧レベルＬＶは、０Ｖであってもよい。基準電圧レベルＬＶは、パルス電圧レベルＮＶの絶対値よりも小さい絶対値を有する負の電圧レベルであってもよい。或いは、基準電圧レベルＬＶは、正の電圧レベルであってもよい。

前縁ＬＥの開始時点は、バイアス電源７０による電圧パルスＮＰの出力開始時点として定義される。前縁ＬＥの終了時点は、バイアス電源７０の出力電圧が前縁ＬＥの波形から前縁ＬＥの直後の波形（パルス電圧レベルＮＶの波形）に変化する変曲点の発生時点として定義される。なお、電圧パルスＮＰが三角波のように定常状態を有していない場合には、前縁ＬＥの終了時点は、電圧パルスＮＰにおいて最大の絶対値を有する負の電圧が発生する時点であってもよい。

また、後縁ＴＥの開始時点は、バイアス電源７０の出力電圧が後縁ＴＥの直前の波形（パルス電圧レベルＮＶの波形）から後縁ＴＥの波形に変化する変曲点の発生時点として定義される。なお、電圧パルスＮＰが三角波のように定常状態を有していない場合には、後縁ＴＥの開始時点は、電圧パルスＮＰにおいて最大の絶対値を有する負の電圧が発生する時点であってもよい。後縁ＴＥの終了時点は、バイアス電源７０による電圧パルスＮＰの出力終了時点として定義される。

バイアス電源７０によって出力される電圧パルスＮＰにおいて、前縁ＬＥの期間（即ち、前縁期間ＴＬＥ）の時間長及び後縁ＴＥの期間（即ち、後縁期間ＴＴＥ）の時間長のうち少なくとも一方は、０秒よりも長く、且つ、０．５μ秒以下である。一実施形態において、前縁期間ＴＬＥの時間長及び後縁期間ＴＴＥの時間長の少なくとも一方は、０秒より長く、０．２５μ秒以下であってもよい。一実施形態において、前縁期間ＴＬＥの時間長及び後縁期間ＴＴＥの時間長の少なくとも一方は、０．０５μ秒以上であってもよい。一実施形態では、バイアス電源７０によって出力される電圧パルスＮＰにおいて、前縁期間ＴＬＥの時間長及び後縁期間ＴＴＥの時間長の各々は、０．０５μ秒以上、且つ、０．５μ秒以下であってもよい。また、前縁ＬＥの電圧の時間変化の傾きの絶対値は、１ｋＶ／μ秒（＝｜－０．５ｋＶ／０．５μ秒｜）以上、４００ｋＶ／μ秒（＝｜－２０ｋＶ／０．０５μ秒｜）以下であってもよい。また、後縁ＴＥの電圧の時間変化の傾きは、１ｋＶ／μ秒以上、４００ｋＶ／μ秒以下であってもよい。

プラズマ処理装置１は、制御部ＭＣを更に備えていてもよい。制御部ＭＣは、プロセッサ、記憶装置、入力装置、表示装置等を備えるコンピュータであり、プラズマ処理装置１の各部を制御する。具体的に、制御部ＭＣは、記憶装置に記憶されている制御プログラムを実行し、当該記憶装置に記憶されているレシピデータに基づいてプラズマ処理装置１の各部を制御する。制御部ＭＣによる制御により、レシピデータによって指定されたプロセスがプラズマ処理装置１において実行される。後述する例示的実施形態に係るプラズマ処理方法は、制御部ＭＣによるプラズマ処理装置１の各部の制御により、プラズマ処理装置１において実行され得る。

以下、図３を参照する。図３は、一つの例示的実施形態に係るプラズマ処理装置におけるバイアス電源を示す図である。図１及び図３に示すように、一実施形態において、バイアス電源７０は、フィルタ７０ｆを介してバイアス電極（一例では、下部電極１８）に接続されていてもよい。フィルタ７０ｆは、バイアス電源７０に向かう高周波電力を遮断するか低減させる。一実施形態において、フィルタ７０ｆは、インダクタ７０ｆａ及びコンデンサ７０ｆｂを含んでいてもよい。インダクタ７０ｆａは、バイアス電極（図１の例では、下部電極１８）とバイアス電源７０（又はその出力端７２）との間で接続されている。コンデンサ７０ｆｂは、バイアス電源７０（又はその出力端７２）とインダクタ７０ｆａとの間のノードとグランドとの間で接続されている。

図３に示すように、一実施形態において、バイアス電源７０は、直流電源７１及びパルスユニット７３を含んでいてもよい。バイアス電源７０は、出力端７２及びパルスコントローラ７４を更に含んでいてもよい。直流電源７１は、直流電圧を発生する電源である。直流電源７１によって発生される直流電圧は、負の直流電圧であってもよい。直流電源７１は、可変直流電源であってもよい。直流電源７１は、制御部ＭＣによって制御され得る。バイアス電源７０において、電圧パルスＮＰは、出力端７２から出力される。

パルスユニット７３は、直流電源７１と出力端７２（又はバイアス電極）との間に設けられている。パルスユニット７３は、直流電源７１が発生する直流電圧から電圧パルスＮＰを生成するように構成されている。パルスユニット７３は、第１のスイッチング素子７３１、第２のスイッチング素子７３２、及びインピーダンス回路７５を含んでいる。パルスユニット７３は、コンデンサ７３３、ダイオード７３４、及びダイオード７３５を更に含んでいてもよい。

第１のスイッチング素子７３１及び第２のスイッチング素子７３２は、直流電源７１の正極と負極との間で直列接続されている。第１のスイッチング素子７３１及び第２のスイッチング素子７３２の各々は、第１及び第２の端子、並びに制御端子を含む。第１のスイッチング素子７３１の第１の端子は、直流電源７１の正極に接続されている。第１のスイッチング素子７３１の第２の端子は、第２のスイッチング素子７３２の第１の端子に接続されている。第２のスイッチング素子７３２の第２の端子は、直流電源７１の負極に接続されている。第１のスイッチング素子７３１及び第２のスイッチング素子７３２の各々は、その制御端子に与えられる電圧によりそれが閉じられると、その第１の端子と第２の端子を互いに導通させる。一方、第１のスイッチング素子７３１及び第２のスイッチング素子７３２の各々は、その制御端子に与えられる電圧によりそれが開かれると、その第１の端子と第２の端子との間の導通を遮断する。

コンデンサ７３３は、直流電源７１の正極と負極との間で、第１のスイッチング素子７３１及び第２のスイッチング素子７３２を含む直列回路と並列に接続されている。ダイオード７３４のカソードは、直流電源７１の正極及び第１のスイッチング素子７３１の第１の端子に接続されている。ダイオード７３４のアノードとダイオード７３５のカソードは、ノード７３ｂに接続されている。ノード７３ｂは、第１のスイッチング素子７３１と第２のスイッチング素子７３２との間のノード７３ａに接続されている。ダイオード７３５のアノードは、直流電源７１の負極及び第２のスイッチング素子７３２の第２の端子に接続されている。

インピーダンス回路７５は、ノード７３ａ（又はノード７３ｂ）と出力端７２（又はバイアス電極）との間で接続されている。インピーダンス回路７５は、一実施形態において、インダクタ７５１及び抵抗素子７５２を含んでいてもよい。インダクタ７５１及び抵抗素子７５２は、ノード７３ａ（又はノード７３ｂ）と出力端７２（又はバイアス電極）との間で直列接続されている。抵抗素子７５２は、数Ω程度の小さい抵抗値を有し得る。

パルスコントローラ７４は、パルスユニット７３を制御するように構成されている。パルスコントローラ７４は、プログラム可能なプロセッサを含み得る。パルスコントローラ７４は、第１制御と第２制御を交互に行うように構成されている。パルスコントローラ７４は、第１制御おいて、第１のスイッチング素子７３１を閉じて第２のスイッチング素子７３２を開くよう、第１のスイッチング素子７３１の制御端子及び第２のスイッチング素子７３２の制御端子に制御信号を与える。第１制御の結果、出力端７２は、直流電源７１の正極に接続される。パルスコントローラ７４は、第２制御おいて、第１のスイッチング素子７３１を開いて第２のスイッチング素子７３２を閉じるよう、第１のスイッチング素子７３１の制御端子及び第２のスイッチング素子７３２の制御端子に制御信号を与える。第２制御の結果、出力端７２は、直流電源７１の負極に接続される。

電圧パルスＮＰがバイアス電極（一例では、下部電極１８）に印加される周期を規定する周波数、即ちバイアス周波数は、制御部ＭＣからパルスコントローラ７４に指定され得る。当該周期において電圧パルスＮＰの時間長が占める割合、即ち、デューティー比（％）も、制御部ＭＣからパルスコントローラ７４に指定され得る。パルスコントローラ７４は、指定された周波数の逆数の時間長を有する周期（即ち、時間間隔）で周期的に、電圧パルスＮＰを発生するよう、第１制御及び第２制御を交互に実行する。また、パルスコントローラ７４は、指定されたデューティー比に応じて、第１制御及び第２制御のそれぞれの時間長を調整する。このようなバイアス電源７０によれば、図２に示すように、電圧パルスＮＰを周期的にバイアス電極（一例では、下部電極１８）に印加することができる。

バイアス電極に印加される電圧パルスＮＰが完全な矩形パルスである場合には、基板Ｗに衝突するイオンのエネルギーを制御することが可能であるが、そのためのコストが高くなる。上述の前縁期間ＴＬＥ及び後縁期間ＴＴＥの少なくとも一方を有する電圧パルスＮＰによれば、完全な矩形パルスを用いる場合と同様に、基板Ｗに衝突するイオンのエネルギーを制御することが可能である。なお、前縁期間ＴＬＥの時間長及び後縁期間ＴＴＥの時間長の各々が０．０５μ秒以上である場合には、電圧パルスＮＰにおけるリンギングを抑制又は低減することができる。

以下、図４を参照し、図１に示すプラズマ処理装置１において適用される場合を例にとって、一つの例示的実施形態に係るプラズマ処理方法について説明する。図４は、一つの例示的実施形態に係るプラズマ処理方法の流れ図である。

図４に示すプラズマ処理方法（以下、「方法ＭＴ」という）は、工程ＳＴａで開始する。工程ＳＴａでは、基板Ｗが準備される。基板Ｗは、プラズマ処理装置１のチャンバ１０内で基板支持器１６上に載置される。

続く工程ＳＴｂでは、プラズマが、チャンバ１０内で生成される。工程ＳＴｂでは、ガス供給部からチャンバ内にガスが供給される。工程ＳＴｂでは、排気装置５０によって、チャンバ１０内のガスの圧力が指定された圧力に調整される。工程ＳＴｂでは、プラズマ生成部によって、チャンバ１０内のガスからプラズマが生成される。プラズマ処理装置１では、プラズマを生成するために、高周波電力が高周波電源６１から供給される。工程ＳＴｂにおいて、制御部ＭＣは、ガス供給部、排気装置５０、プラズマ生成部（高周波電源６１）を制御する。

続く工程ＳＴｃは、工程ＳＴｂにおいてチャンバ１０内でプラズマが生成されている状態で行われる。工程ＳＴｃでは、バイアス電極（一例では、下部電極１８）にバイアス電源７０から複数の電圧パルスＮＰのシーケンスが印加される。電圧パルスＮＰの前縁期間ＴＬＥの時間長及び後縁期間ＴＴＥの時間長の少なくとも一方は、上述したように、０秒より長く、且つ、０．５μ秒以下である。一実施形態において、前縁期間ＴＬＥの時間長及び後縁期間ＴＴＥの時間長の少なくとも一方は、０秒より長く、０．２５μ秒以下であってもよい。一実施形態において、前縁期間ＴＬＥの時間長及び後縁期間ＴＴＥの時間長の少なくとも一方は、０．０５μ秒以上であってもよい。一実施形態では、バイアス電源７０によって出力される電圧パルスＮＰにおいて、前縁期間ＴＬＥの時間長及び後縁期間ＴＴＥの時間長の各々は、０．０５μ秒以上、且つ、０．５μ秒以下であってもよい。工程ＳＴｃにおいて、バイアス電源７０は、制御部ＭＣによって制御され得る。

以下、プラズマ処理装置１の評価のために行ったシミュレーションについて説明する。

（第１のシミュレーション）

第１のシミュレーションでは、下部電極１８に印加する電圧パルスＮＰの前縁期間ＴＬＥの時間長を変更しつつ、基板に衝突するイオンのエネルギーの分布（ＩＥＤ）を求めた。電圧パルスＮＰを下部電極１８に印加する周期を規定するバイアス周波数は４００ｋＨｚであり、電圧パルスＮＰのデューティー比は、５０％であった。また、前縁期間ＴＬＥの時間長は、０μｓ、０．２５μｓ、０．５μｓ、０．７５μｓ、１μｓ、１．２５μｓであった。なお、前縁期間ＴＬＥの時間長が０μｓであるときに、電圧パルスＮＰの波形は完全な矩形波である。また、参考のために、下部電極１８に電圧パルスＮＰではなく４００ｋＨｚの周波数を有する高周波バイアス電力を供給した場合に基板に衝突するイオンのエネルギーの分布（ＩＥＤ）を求めた。

図５に第１のシミュレーションの結果を示す。図５に示すように、前縁期間ＴＬＥの時間長が長くなるにつれて、イオンのエネルギーが低下する傾向が確認された。但し、前縁期間ＴＬＥの時間長が０．５μｓ以下であれば、完全な矩形波が用いられる場合に基板に衝突するイオンのエネルギーと略同等のエネルギーを有するイオンを基板に衝突させることが可能であることが確認された。また、前縁期間ＴＬＥの時間長が０．５μｓ以下である場合に基板に衝突するＩＥＤのピークは、高周波バイアス電力（図５のＲＦ ４００ｋＨｚ）を供給した場合に基板に衝突するＩＥＤのピークよりも相当に高いことが確認された。

（第２のシミュレーション）

第２のシミュレーションでは、下部電極１８に印加する電圧パルスＮＰの前縁期間ＴＬＥの時間長を変更しつつ、イオンが基板に衝突する際の基板に対するイオンの角度の分布（ＩＡＤ）を求めた。電圧パルスＮＰを下部電極１８に印加する周期を規定するバイアス周波数は４００ｋＨｚであり、電圧パルスＮＰのデューティー比は、５０％であった。また、前縁期間ＴＬＥの時間長は、０μｓ、０．２５μｓ、０．５μｓ、０．７５μｓ、１μｓ、１．２５μｓであった。また、参考のために、下部電極１８に電圧パルスＮＰではなく４００ｋＨｚの周波数を有する高周波バイアス電力を供給した場合にイオンが基板に衝突する際の基板に対するイオンの角度の分布（ＩＡＤ）を求めた。

図６に第２のシミュレーションの結果を示す。図６は、角度が０°である場合に、イオンが基板に垂直に衝突していることを示している。図６に示すように、前縁期間ＴＬＥの時間長が長くなるにつれて、イオンが基板Ｗに衝突する角度の分布が大きくなる傾向が確認された。但し、前縁期間ＴＬＥの時間長が０．５μｓ以下であれば、完全な矩形波が用いられる場合のＩＡＤと同様のＩＡＤが得られた。即ち、前縁期間ＴＬＥの時間長が０．５μｓ以下であれば、イオンは略垂直に基板に衝突し、且つ、基板に対するイオンの衝突の角度の分布が狭いことが確認された。

（第３のシミュレーション）

第３のシミュレーションでは、下部電極１８に印加する電圧パルスＮＰの定常状態での電圧（前縁ＬＥと後縁ＴＥの間の電圧）のレベルを変更しつつ、基板に衝突するイオンのエネルギーの分布（ＩＥＤ）を求めた。下部電極１８に印加する電圧パルスＮＰの定常状態での電圧のレベルは、－４５０Ｖ、－９００Ｖ、－１３５０Ｖであった。また、電圧パルスＮＰを下部電極１８に印加する周期を規定するバイアス周波数は４００ｋＨｚであり、電圧パルスＮＰのデューティー比は、２０％であった。また、前縁期間ＴＬＥ及び後縁期間ＴＴＥの各々の時間長は、０．３μｓであった。

図７に第３のシミュレーションの結果を示す。図７に示すように、下部電極１８、即ちバイアス電極に印加する電圧パルスＮＰの定常状態での電圧のレベルの絶対値の大きさに応じて、ＩＥＤにおけるピークのイオンのエネルギーが増加することが確認された。したがって、下部電極１８に印加する電圧パルスＮＰの定常状態での電圧のレベルを制御することにより、基板に衝突するイオンのエネルギーを制御することが可能であることが確認された。

以上、種々の例示的実施形態について説明してきたが、上述した例示的実施形態に限定されることなく、様々な追加、省略、置換、及び変更がなされてもよい。また、異なる実施形態における要素を組み合わせて他の実施形態を形成することが可能である。

別の実施形態において、正の電圧パルスが、バイアス電極に印加されてもよい。正の電圧パルスがバイアス電極に印加される場合であっても、バイアス電極の電位とプラズマ電位との電位差により、基板に衝突するイオンのエネルギーを制御することが可能である。

図８は、一つの例示的実施形態に係るプラズマ処理装置におけるバイアス電源の出力電圧の波形の別の一例を示す図である。図８に示すように、複数の電圧パルスＮＰの各々は、前縁期間ＴＬＥと後縁期間ＴＴＥの少なくとも一方の期間の間に、基準電圧レベルＬＶとパルス電圧レベルＮＶの間の少なくとも一つの異なる電圧レベルに遷移してもよい。前縁期間ＴＬＥにおいては、パルスユニット７３は、複数の電圧パルスＮＰの各々の電圧が基準電圧レベルＬＶからパルス電圧レベルＮＶになる前に、一定期間、バイアス電極の電位をフローティングさせるよう、第１のスイッチング素子７３１及び第２のスイッチング素子７３２を開いてもよい。後縁期間ＴＴＥにおいては、パルスユニット７３は、複数の電圧パルスＮＰの各々の電圧がパルス電圧レベルＮＶから基準電圧レベルＬＶになる前に、一定期間、バイアス電極の電位をフローティングさせるよう、第１のスイッチング素子７３１及び第２のスイッチング素子７３２を開いてもよい。

別の実施形態において、バイアス電源７０を備えるプラズマ処理装置は、容量結合型のプラズマ処理装置ではなく、他のタイプのプラズマ処理装置であってもよい。他のタイプのプラズマ処理装置は、誘導結合型のプラズマ処理装置、電子サイクロトロン共鳴（ＥＣＲ）プラズマ処理装置、又はマイクロ波といった表面波を用いてプラズマを生成するプラズマ処理装置等であってもよい。種々の例示的実施形態に係るプラズマ処理方法においては、そのような他のタイプのプラズマ処理装置が用いられてもよい。

また、別の実施形態において、下部電極１８は、バイアス電極として用いられなくてもよい。この場合に、基板支持器１６は、静電チャック２０の本体内に設けられた一つ以上のバイアス電極を有していてもよい。

一実施形態では、少なくとも一つのバイアス電極が、その上に基板が載置される静電チャック２０の第１領域の中に設けられていてもよい。少なくとも一つのバイアス電極は、第１領域の中で、チャック電極と下部電極１８との間に設けられていてもよい。或いは、少なくとも一つのバイアス電極は、静電チャック２０のチャック電極であってもよい。バイアス電源７０は、少なくとも一つのバイアス電極に電気的に接続され、電圧パルスＮＰを当該少なくとも一つのバイアス電極に印加するように構成される。

少なくとも一つのバイアス電極は、その上にエッジリングＥＲが載置される静電チャック２０の第２領域の中においても延在していてもよい。或いは、一つ以上のバイアス電極は、第２領域の中に設けられた少なくとも一つの別のバイアス電極を含んでいてもよい。少なくとも一つの別のバイアス電極は、エッジリングＥＲを保持するための静電引力を発生するために設けられた別のチャック電極であってもよく、或いは、別のチャック電極とは別個に設けられた電極であってもよい。別のチャック電極は、単極タイプの静電チャックを構成するチャック電極であってもよく、双極タイプの静電チャックを構成するチャック電極であってもよい。バイアス電源７０は、第１領域の中の少なくとも一つのバイアス電極に加えて、第２の領域の中の少なくとも一つの別のバイアス電極に電気的に接続されてもよい。

以上の説明から、本開示の種々の実施形態は、説明の目的で本明細書で説明されており、本開示の範囲及び主旨から逸脱することなく種々の変更をなし得ることが、理解されるであろう。したがって、本明細書に開示した種々の実施形態は限定することを意図しておらず、真の範囲と主旨は、添付の特許請求の範囲によって示される。

１…プラズマ処理装置、１０…チャンバ、１６…基板支持器、１８…下部電極、６１…高周波電源、７０…バイアス電源。

Claims (15)

1. チャンバと、
   バイアス電極を含み、前記チャンバ内に設けられた基板支持器と、
   前記チャンバ内でガスからプラズマを生成するように構成されたプラズマ生成部と、
   前記バイアス電極に電気的に接続され、前記バイアス電極に印加される複数の電圧パルスのシーケンスを生成するように構成されるバイアス電源と、
   を備え、
   前記複数の電圧パルスの各々は、基準電圧レベルからパルス電圧レベルに遷移する前縁期間と、前記パルス電圧レベルから前記基準電圧レベルに遷移する後縁期間とを有し、前記前縁期間の時間長及び前記後縁期間の時間長の少なくとも一方が０．０５μ秒以上であり、且つ、０．５μ秒以下である、
   プラズマ処理装置。
2. 前記前縁期間の時間長及び前記後縁期間の時間長の少なくとも一方が、０．２５μ秒以下である、請求項１に記載のプラズマ処理装置。
3. 前記複数の電圧パルスの各々は、前記前縁期間と前記後縁期間の少なくとも一方の期間の間に、前記基準電圧レベルと前記パルス電圧レベルの間の少なくとも一つの異なる電圧レベルに遷移する、請求項１又は２に記載のプラズマ処理装置。
4. 前記複数の電圧パルスの各々は、負の電圧パルスである、請求項１～３の何れか一項に記載のプラズマ処理装置。
5. 前記パルス電圧レベルは、－２０ｋＶ以上、－０．５ｋＶ以下である、請求項４に記載のプラズマ処理装置。
6. 前記基準電圧レベルは、０Ｖである、請求項４又は５に記載のプラズマ処理装置。
7. 前記バイアス電源は、前記複数の電圧パルスを前記バイアス電極に周期的に印加するように構成されている、請求項１～６の何れか一項に記載のプラズマ処理装置。
8. 前記バイアス電源は、
   直流電源と、
   前記直流電源と前記バイアス電極の間に設けられたパルスユニットと、
   を含み、
   前記パルスユニットは、
   前記直流電源の正極と負極との間で直列接続された第１のスイッチング素子及び第２のスイッチング素子と、
   前記第１のスイッチング素子と前記第２のスイッチング素子の間のノードと前記バイアス電極との間で接続されたインピーダンス回路と、
   を含む、
   請求項１～７の何れか一項に記載のプラズマ処理装置。
9. 前記パルスユニットを制御するように構成されるパルスコントローラを更に備え、
   前記パルスコントローラは、前記第１のスイッチング素子を閉じて前記第２のスイッチング素子を開く第１制御と、前記第１のスイッチング素子を開いて前記第２のスイッチング素子を閉じる第２制御と、を交互に行うように構成される、
   請求項８に記載のプラズマ処理装置。
10. 前記インピーダンス回路は、前記ノードと前記バイアス電極との間で直列接続されたインダクタ及び抵抗素子を含む、請求項８又は９に記載のプラズマ処理装置。
11. 前記プラズマ生成部は、高周波電源を含む、請求項１～１０の何れか一項に記載のプラズマ処理装置。
12. プラズマ処理装置のチャンバ内で基板支持器上に基板を準備する工程と、
    前記チャンバ内でプラズマを生成する工程と、
    前記プラズマが前記チャンバ内で生成されている状態で、前記基板支持器に複数の電圧パルスのシーケンスを印加する工程と、
    を含み、
    前記複数の電圧パルスの各々は、基準電圧レベルからパルス電圧レベルに遷移する前縁期間と、前記パルス電圧レベルから前記基準電圧レベルに遷移する後縁期間とを有し、前記前縁期間の時間長及び前記後縁期間の時間長の少なくとも一方が、０．０５μ秒以上であり、且つ、０．５μ秒以下である、
    プラズマ処理方法。
13. チャンバと、
    バイアス電極を含み、前記チャンバ内に設けられた基板支持器と、
    前記チャンバ内でガスからプラズマを生成するように構成されたプラズマ生成部と、
    前記バイアス電極に電気的に接続され、複数の電圧パルスのシーケンスを生成するように構成されるバイアス電源と、
    を備え、
    前記バイアス電源は、
    直流電源と、
    前記直流電源と前記バイアス電極との間に設けられたパルスユニットと、
    を含み、
    前記パルスユニットは、
    前記直流電源の正極と負極との間で直列接続された第１のスイッチング素子及び第２のスイッチング素子と、
    前記第１のスイッチング素子と前記第２のスイッチング素子の間のノードと前記バイアス電極との間で接続されたインピーダンス回路と、
    を含み、
    前記複数の電圧パルスの各々は、基準電圧レベルからパルス電圧レベルに遷移する前縁期間と、前記パルス電圧レベルから前記基準電圧レベルに遷移する後縁期間とを有し、前記前縁期間の時間長及び前記後縁期間の時間長の少なくとも一方が０．０５μ秒以上であり、且つ、０．５μ秒以下である、
    プラズマ処理装置。
14. 前記パルスユニットを制御するように構成されるパルスコントローラを更に備え、
    前記パルスコントローラは、前記第１のスイッチング素子を閉じて前記第２のスイッチング素子を開く第１制御と、前記第１のスイッチング素子を開いて前記第２のスイッチング素子を閉じる第２制御と、を交互に行うように構成される、
    請求項１３に記載のプラズマ処理装置。
15. 前記インピーダンス回路は、前記ノードと前記バイアス電極との間で直列接続されたインダクタ及び抵抗素子を含む、請求項１３又は請求項１４に記載のプラズマ処理装置。