JP7779639B2 - 縦型バイポーラ接合トランジスタ - Google Patents

縦型バイポーラ接合トランジスタ

Info

Publication number
JP7779639B2
JP7779639B2 JP2023559978A JP2023559978A JP7779639B2 JP 7779639 B2 JP7779639 B2 JP 7779639B2 JP 2023559978 A JP2023559978 A JP 2023559978A JP 2023559978 A JP2023559978 A JP 2023559978A JP 7779639 B2 JP7779639 B2 JP 7779639B2
Authority
JP
Japan
Prior art keywords
emitter
collector
intrinsic base
base
bipolar junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023559978A
Other languages
English (en)
Other versions
JP2024514086A (ja
Inventor
レズニチェク、アレクサンダー
ヘクマットショアータバリ、バーマン
ニン、タク
ジアン、リイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2024514086A publication Critical patent/JP2024514086A/ja
Application granted granted Critical
Publication of JP7779639B2 publication Critical patent/JP7779639B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/40—Vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/051—Manufacture or treatment of vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/852—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs being Group III-V materials comprising three or more elements, e.g. AlGaN or InAsSbP

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

本発明は、一般に、半導体構造体およびそれを形成する方法に関する。より詳細には、本発明は、全周外因性ベース（all-around extrinsic base）と、エピタキシャル成長によって組成的に傾斜された真性ベースとをもつ縦型バイポーラ接合トランジスタ（ＢＪＴ）を含む半導体構造体に関する。
化合物半導体で構成されたバイポーラ・トランジスタは、幅広い応用を可能にし得る。バイポーラ・トランジスタは、ナロー・バンドギャップの半導体材料に基づく高速デバイスとして利用され得る。バイポーラ・トランジスタは、ワイド・バンドギャップ半導体材料に基づく高電圧デバイスとしても利用され得る。
本発明の一実施形態によれば、半導体構造体が提供される。半導体構造体は、縦型バイポーラ接合トランジスタを含み得る。本縦型バイポーラ接合トランジスタは、第１のエミッタまたはコレクタ上にエピタキシャル成長されて組成的に傾斜された真性ベースと、真性ベース上に形成された第２のコレクタまたはエミッタと、真性ベースの全周囲に形成された外因性ベースとを含み得る。外因性ベースは、第１のスペーサによって第１のエミッタまたはコレクタから分離され得る。外因性ベースは、第２のスペーサによって第２のコレクタまたはエミッタから分離され得る。外因性ベースは、真性ベースよりも大きなバンドギャップを有し得る。真性ベースはｐ型ドーパントでドープされ得、第１のエミッタまたはコレクタ、および第２のコレクタまたはエミッタはｎ型ドーパントでドープされ得る。第１のエミッタまたはコレクタ、真性ベース、および第２のコレクタまたはエミッタは、ＩＩＩ－Ｖ族半導体材料で製造され得る。
本発明の別の実施形態によれば、半導体構造体が提供される。半導体構造体は、縦型バイポーラ接合トランジスタを含み得る。本縦型バイポーラ接合トランジスタは、第１のエミッタまたはコレクタ上にエピタキシャル成長された真性ベースであって組成的に傾斜され得る真性ベースと、第１のエミッタまたはコレクタを基板から隔離する分離層と、真性ベース上に形成された第２のコレクタまたはエミッタと、真性ベースの全周囲に形成された外因性ベースとを含み得る。外因性ベースは、第１のスペーサによって第１のエミッタまたはコレクタから分離され得、外因性ベースは、第２のスペーサによって第２のコレクタまたはエミッタから分離され得る。外因性ベースは、真性ベースよりも大きなバンドギャップを有し得る。真性ベースはｐ型ドーパントでドープされ得、第１のエミッタまたはコレクタ、および第２のコレクタまたはエミッタはｎ型ドーパントでドープされ得る。第１のエミッタまたはコレクタ、真性ベース、および第２のコレクタまたはエミッタは、ＩＩＩ－Ｖ族半導体材料で製造され得る。
本発明の別の実施形態によれば、方法が提供される。本方法は、第１のエミッタまたはコレクタ上に真性ベースをエピタキシャル成長させ、真性ベース上に第２のコレクタまたはエミッタをエピタキシャル成長させ、真性ベースの全周囲に外因性ベースをエピタキシャル成長させて、縦型バイポーラ接合トランジスタを形成することを含み得る。外因性ベースは、第１のスペーサによって第１のエミッタまたはコレクタから分離され得る。外因性ベースは、第２のスペーサによって第２のコレクタまたはエミッタから分離され得る。真性ベースは、組成的に傾斜され得る。組成的に傾斜された真性ベースは、ヒ化インジウムアルミニウムガリウムで製造され得る。真性ベースを組成的に傾斜させることは、真性ベース内のアルミニウム含有量を増加させ、ガリウム含有量を減少させることを含み得る。真性ベース内のアルミニウムの含有量を増加させ、ガリウムの含有量を減少させることで、真性ベースのバンドギャップを拡大させ得る。真性ベースのバンドギャップは、真性ベースのガリウムを多く含みアルミニウムを少なく含む部分で小さくなり得る。外因性ベースは、真性ベースよりも大きなバンドギャップを有し得る。真性ベースはｐ型ドーパントでドープされ得、第１のエミッタまたはコレクタ、および第２のコレクタまたはエミッタはｎ型ドーパントでドープされ得る。
以下の詳細な説明は例示の目的で与えられ、本発明をそれのみに限定することを意図するものではなく、添付の図面と併せて最もよく理解されることになろう。
例示的な一実施形態による、基板上に配置されたエミッタ、犠牲層、および第１の誘電体層を示す断面図である。 例示的な一実施形態による、エミッタを露出するために形成されたトレンチを示す断面図である。 例示的な一実施形態による真性ベースを示す断面図である。 例示的な一実施形態による、第２の誘電体層の最上部上に形成された第１のマスクを示す断面図である。 例示的な一実施形態に従って除去された、第１の誘電体層、第２の誘電体層、第２のスペーサ、および犠牲層の一部を示す断面図である。 例示的な一実施形態に従って犠牲層が除去された後の真性ベースの露出された側壁を示す断面図である。 例示的な一実施形態による、真性ベースを取り囲む外因性ベースを示す断面図である。 例示的な一実施形態に従って、外因性ベースの一部をエッチングし、層間誘電体を堆積させることを示す断面図である。 例示的な一実施形態に従って、第１のマスクを除去して第２の誘電体層の最上面を露出させることを示す断面図である。 例示的な一実施形態に従って、第１および第２の誘電体層内に開口部を形成することを示す断面図である。 例示的な一実施形態に従ってコレクタを形成することを示す断面図である。 例示的な一実施形態に従って、コレクタの最上部上に第２の層間誘電体を堆積させることを示す断面図である。 例示的な一実施形態に従ってコンタクトを形成することを示す断面図である。 例示的な一実施形態によるコンタクトを示す上面図である。
図面は、必ずしも正確な比率ではない。図面は単なる概略の表現に過ぎず、本発明の具体的なパラメータを表現することを意図していない。図面は、本発明の典型的な実施形態のみを描写することを意図している。図面では、類似の番号は類似の要素を表現している。
特許請求される構造体および方法の詳細な実施形態が本明細書に開示されているが、開示される実施形態は、様々な形態で具体化され得る特許請求される構造体および方法の単なる例示に過ぎないことは理解され得る。しかしながら、本発明は、多くの異なる形態で具現化され得、本明細書に記載された例示的な実施形態に限定して解釈されるべきでない。むしろ、これらの例示的な実施形態は、この開示が徹底的かつ完全なものとなり、当業者にこの発明の範囲を完全に伝達することになるように提供される。本明細書において、提示された実施形態を不必要に不明瞭にすることを避けるために、よく知られた特徴および技術の詳説は省略され得る。
以下に本明細書の説明のために、「上の（upper）」、「下の（lower）」、「右の（right）」、「左の（left）」、「縦の（vertical）」、「横の（horizontal）」、「最上部の（top）」、「最下部の（bottom）」という用語、およびその派生語は、図面において方向が定められているように、開示された構造体および方法に関するものとする。「覆う（overlying）」、「最上部に（atop）」、「最上部上に（on top）」、「上に配置された（positioned on）」または「最上部に配置された（positioned atop）」という用語は、第１の構造などの第１の要素が、第２の構造などの第２の要素上に存在することを意味し、第１の要素と第２の要素との間には、界面構造などの介在要素が存在し得る。「直接接触（direct contact）」という用語は、第１の構造などの第１の要素と第２の構造などの第２の要素とが、２つの要素の界面に仲介的な導電層、絶縁層、または半導体層を介さずに接続されることを意味する。
本発明の実施形態の提示することを不明瞭にしないために、以下の詳細な説明において、当技術分野で知られているいくつかの処理ステップまたは操作は、提示および説明のために一緒に組み合わされていることがあり、いくつかの例では、詳細には説明されていないことがある。他の例では、当技術分野で知られているいくつかの処理ステップまたは操作が全く説明されないことがある。以下の説明が、かなり本発明の様々な実施形態の弁別的な特徴または要素に焦点を当てたものであることは理解されるべきである。
本発明の実施形態は、一般に、半導体構造体およびそれを形成する方法に関する。より詳細には、本発明は、全周外因性ベースと、エピタキシャル成長によって組成的に傾斜された真性ベースとをもつ縦型バイポーラ接合トランジスタ（ＢＪＴ）を含む半導体構造体に関する。
バイポーラ接合トランジスタ（ＢＪＴ）は、電子とホールの両方を電荷キャリアとして用いるトランジスタの一種である。ＢＪＴは、その端子の１つに注入された小さな電流が他の２つの端子間を流れるはるかに大きな電流を制御することが可能になり、その結果、デバイスが増幅またはスイッチングすることができるようになり得る。
従来の縦型ＢＪＴは、様々なバンドギャップを有する様々な半導体層で構成される化合物半導体スタックを含み得る。半導体スタックが形成されると、半導体スタックは選択性を有するエッチャントを用いて階段状にパターニングされて、必要なコンタクトを作り得る。その結果、最上部スタックは、最上部が中間部より狭く、中間部が最下部より狭い、テーパの付いた構造を有する。これは、面積がコンタクトに食われ、デバイスの密度の低下をもたらすことになり得る。さらに、コンタクトを形成するためのエッチングのプロセスでは、スタックの側壁に損傷を与え得る。さらに、縦型ＢＪＴのコンタクトと活性領域との間の横方向の隔離は、コンタクト抵抗を増大させることになる。したがって、コンタクト抵抗が小さく、実質的に損傷のない側壁をもつ稠密な縦型ＢＪＴを形成する必要がある。
本発明の実施形態は、真性ベースに伴う全周外因性ベースをもつ縦型ＢＪＴを提案する。より具体的には、本発明の実施形態は真性ベースを取り囲む外因性ベースを提案し、この外因性ベースは、真性ベースのバンドギャップと比較してより広いバンドギャップを有する。真性ベースを取り囲むように全周外因性ベースを配置すると、ベースのリークが減少し、コンタクト抵抗が下がり、真性ベースの電気的制御性が改善する。さらに、本発明の実施形態により、真性ベースおよび外因性ベースの側壁を損傷することなくコンタクトが形成されることが可能になる。
図１～図１３は、一実施形態による、全周外因性ベースとエピタキシャル成長によって組成的に傾斜された真性ベースとをもつ縦型ＢＪＴの例示的な構造体、ならびにそれを製造する方法を示す。当技術分野で知られているように、エミッタ端子とコレクタ端子の名称は、動作中にバイポーラ・トランジスタに印加される電圧の極性に依存していることは理解されるであろう。例えば、ｎ－ｐ－ｎトランジスタでは、コレクタはエミッタに対して正の電圧極性でバイアスされ、ｐ－ｎ－ｐトランジスタでは、コレクタはエミッタに対して負の電圧極性でバイアスされる。したがって、バイポーラ・トランジスタに印加される電圧の極性によっては、エミッタ（例えば図１～図１３の１０６）がコレクタとして機能し得、コレクタ（例えば図１１～図１３の１３４）がエミッタとして機能し得る。したがって、前記領域および端子のエミッタまたはコレクタとしての名称（例えば、１０６および１３４）は、交換可能である。
次に図１を参照すると、一実施形態による構造体１００が示されている。構造体１００は、基板１０２と、分離層１０４と、エミッタ１０６と、第１のスペーサ１０８と、犠牲層１１０と、第２のスペーサ１１２と、第１の誘電体層１１４とを含み得る。基板１０２は、１つまたは複数の半導体材料を含み得る。例えば一実施形態では、基板１０２は、リン化インジウム・ウェーハであり得る。別の実施形態では、基板１０２は、ＩＩＩ－Ｖ族材料、例えば、ヒ化ガリウム、ヒ化インジウム、またはヒ化アルミニウムなどで製造され得、リン化インジウムで製造された最上面を伴っている。さらなる実施形態では、基板１０２は、ＩＩＩ－Ｖ族材料の緩衝層とリン化インジウムの最上面とをもつシリコン・ウェーハであり得る。さらに別の実施形態では、基板１０２は、説明したデバイス構造の格子整合による形成が可能になる半導体材料である。ＢＪＴは、シリコン、シリコン－ゲルマニウム（ＳｉＧｅ）、および／または、ゲルマニウムの組合せを用いても形成され得る。さらにヒ化ガリウムやゲルマニウムまたは他の格子整合された半導体等価物が使用され得る。
分離層１０４は、基板１０２の最上面上に成長され、いくつかの実施形態では５０～１００ｎｍの間の厚さを有し得る。分離層１０４は、バンドギャップが広く、ドーピング濃度が低い半絶縁性半導体で構成されている。基板１０２の最上面がリン化インジウムで構成されている例示的な一実施形態では、分離層１０４は、リン化インジウムと格子整合し、リン化インジウムより広いバンドギャップを有するヒ化インジウムアルミニウム（Ｉｎ０．５２Ａｌ０．４８Ａｓ）で製造される。好ましい実施形態では、分離層１０４は、実質的にアンドープであり、基板１０２より広いバンドギャップを有する。
分離層１０４が所望の厚さに成長されると、次にエミッタ１０６が分離層１０４の最上面上に成長される。エミッタ１０６は、第１のエミッタまたはコレクタ１０６と呼ばれることがある。いくつかの実施形態では、エミッタ１０６は、１０～５０ｎｍの範囲の厚さを有し得るが、より薄いまたはより厚い層も用いられ得る。エミッタ１０６は、ｎ型ドーパント、例えばテルルなどを用いてその場（in-situ）で重度にドープされる。分離層１０４がヒ化インジウムアルミニウムで製造されている例示的な一実施形態では、エミッタ１０６は、エピタキシャル成長によってヒ化インジウムガリウムアルミニウムで製造されている。バンドギャップはヒ化インジウムガリウム（Ｉｎ０．５３Ｇａ０．４７Ａｓ）のバンドギャップよりわずかに大きいが、十分に導電性が高い組成が選択される。ヒ化インジウムガリウムアルミニウムの１つの例示的な組成は、Ｉｎ０．５３Ａｌ０．０２Ｇａ０．４５Ａｓになる。上記の適用要件に合致する他の格子整合したＩｎＧａＡｌＡｓの組成は選択され得る。アルミニウムの含有量は、１～最大１０％であり得る。
前記ＩｎＧａＡｌＡｓを形成するために、インジウム、ガリウムおよびアルミニウムのエピタキシャル前駆体は、ヒ素ソースと一緒にプロセス反応器内に同時に流される。Ｉｎソース、Ｇａソース、Ａｌソースの比率ならびに処理条件は、成長する組成を規定する。インジウム・ソースはトリメチルインジウム（ＴＭＩｎ）であり得、ガリウム・ソースはトリメチルガリウム（ＴＭＧａ）であり得、アルミニウム・ソースはトリメチルアルミニウム（ＴＭＡｌ）であり得る。ヒ素ソースはアルシン（ＡｓＨ３）、または第三ブチルアルシン（ＴＢＡｓ）のような有機ヒ素金属化合物であり得る。いくつかの実施形態では、エミッタ１０６は、（直列抵抗を低減するために）ｎ型ドーパントで重度にドープされた最下部と、（オージェ再結合を抑えるために）同型の比較的低度のドーピングを伴う、例えばｎ型ドーパントで適度にドープされた最上部とを有する。基板が半絶縁性ヒ化ガリウムで構成される別の例示的な実施形態では、エミッタ１０６は、エピタキシャル成長された重度にドープされたｎ型ヒ化ガリウムまたはヒ化インジウムガリウムで構成されている。
次に、犠牲層１１０は、第１のスペーサ１０８と第２のスペーサ１１２との間でエミッタ１０６上に堆積される。第１のスペーサ１０８はエミッタ１０６上に堆積され、犠牲層１１０が第１のスペーサ１０８上に堆積され、第２のスペーサ１１２が犠牲層１１０上に堆積される。第１のスペーサ１０８は最下部スペーサとも呼ばれ得る。第２のスペーサ１１２は最上部スペーサとも呼ばれ得る。
第１のスペーサ１０８および第２のスペーサ１１２は、例えば、二酸化シリコン、窒化シリコン、ＳｉＯＣＮ、またはＳｉＢＣＮなどの絶縁材料を含み得る。第１のスペーサ１０８および第２のスペーサ１１２の材料の他の非限定的な例は、誘電体酸化物（例えば酸化シリコン）、誘電体窒化物（例えば窒化シリコン）、誘電体酸窒化物、またはそれらの任意の組合せを含み得る。第１のスペーサ１０８および第２のスペーサ１１２の材料は、堆積プロセス、例えば化学気相成長（ＣＶＤ：chemical vapor deposition）または物理気相成長（ＰＶＤ：physicalvapor deposition）などによって堆積される。第１のスペーサ１０８および第２のスペーサ１１２は、各々約３～約１５ｎｍ、または約５～約１０ｎｍの厚さを有し得る。
犠牲層１１０は、犠牲ゲート材料、例えば非晶質シリコン（α－Ｓｉ）または多結晶シリコン（polysilicon）を含み得る。犠牲材料は、物理気相成長（ＰＶＤ）、化学気相成長（ＣＶＤ）、プラズマ強化化学気相成長（ＰＥＣＶＤ：plasma enhanced chemical vapor deposition）、誘導結合プラズマ化学気相成長（ＩＣＰ ＣＶＤ：inductively coupled plasma chemical vapor deposition）、またはそれらの任意の組合せを含むがこれらに限定されない堆積プロセスによって堆積され得る。犠牲層１１０を形成する犠牲材料は、約８ｎｍ～約１００ｎｍ、または約１０ｎｍ～約３０ｎｍの厚さを有し得る。
第１の誘電体層１１４は、犠牲層１１０の上にある第２のスペーサ１１２の最上面上に堆積される。第１の誘電体層１１４は、酸化膜層とも呼ばれ得る。第１の誘電体層１１４の材料の非限定的な例は、二酸化シリコン、テトラエチルオルトシリケート（ＴＥＯＳ）酸化物、高アスペクト比プラズマ（ＨＡＲＰ：high aspect ratio plasma）酸化物、高温酸化物（ＨＴＯ：hightemperature oxide）、高密度プラズマ（ＨＤＰ：high density plasma）酸化物、原子層堆積（ＡＬＤ：atomic layer deposition）プロセスによって形成された酸化物（例えば酸化シリコン）、またはそれらの任意の組合せを含み得る。第１の誘電体層１１４は、約３０ｎｍから約２００ｎｍ、または約５０ｎｍから約１００ｎｍの範囲の厚さを有し得る。第１の誘電体層１１４が堆積された後、構造体１００は、第１の誘電体層１１４の最上面を平滑化するために、平坦化プロセス、例えば化学機械研磨（ＣＭＰ：chemical mechanical polishing）プロセスなどで処理され得る。
次に図２を参照すると、一実施形態による、トレンチ１１６をもつ構造体１００が示されている。トレンチ１１６は、第１の誘電体層１１４の最上面からエミッタ１０６まで延びてエミッタ１０６の最上面を露出させる。トレンチ１１６は、エミッタ１０６の材料に対して選択性があり（実質的に除去しない）、エミッタ１０６の材料で停止する１つまたは複数のエッチング・プロセスを実行することによって形成される。エッチング・プロセスは、例えば反応性イオン・エッチングであり得る。例えば、第１の誘電体層１１４、第２のスペーサ１１２、および犠牲層１１０の一部を除去するために、第１のスペーサ１０８の材料に選択性のある第１のエッチング・プロセスが実行され得る。
第１のスペーサ１０８の最上面が露出されると、第２のスペーサ１１２の露出された側壁部分と犠牲層１１０の露出された側壁部分とが酸化される。この酸化は、酸化膜の層１１８が犠牲層１１０および第２のスペーサ１１２の露出した側壁に沿って形成されることを可能にする。この酸化は、酸化膜１１８の層を形成するプラズマ酸化プロセスまたは他の酸化プロセスによって実行され得る。第２のエッチング・プロセスが実行されて、第１のスペーサ１０８の露出された部分を除去してエミッタ１０６の最上面を露出させる。その結果形成されるトレンチ１１６は、第１の誘電体層１１４の最上面を貫いて、エミッタ１０６の露出された部分の最上面まで延び得る。
次に図３を参照すると、一実施形態による、真性ベース１２０をもつ構造体１００が示されている。第１のスペーサ１０８がトレンチ１１６の底から取り除かれると、エミッタ１０６の露出された最上面上にエピタキシャル層が成長されて真性ベース１２０を形成する。真性ベース１２０は、適切な成長プロセス、例えば、化学気相成長（ＣＶＤ）（液相（ＬＰ：liquid phase）または減圧化学気相成長（ＲＰＣＶＤ：reducedpressure chemical vapor deposition））、気相エピタキシ（ＶＰＥ：vapor-phaseepitaxy）、分子線エピタキシ（ＭＢＥ：molecular-beam epitaxy）、液相エピタキシ（ＬＰＥ：liquid-phase epitaxy）、有機金属化学気相成長（ＭＯＣＶＤ：metalorganic chemical vapor deposition）、または他の適切なプロセスを用いて成長され得る。
真性ベース１２０は、エミッタ１０６の格子定数と同一または実質的に同一である格子定数を有する。さらに、真性ベース１２０の組成は、エピタキシャル成長中に変えられて（すなわち、傾斜されて）、傾斜されたバンドギャップを実現する。一例では、真性ベース１２０はヒ化インジウムアルミニウムガリウムを含み得、当技術分野で知られているように、図１に関して本明細書に記載したように、実質的に同一の格子定数を維持しながらアルミニウム含有量を徐々に増やし、かつガリウム含有量を徐々に減らすことによって、真性ベース１２０のバンドギャップがエピタキシャル成長中に徐々に拡大され得る。したがって、エミッタ１０６に最も近い真性ベース１２０の最下部は、第１の誘電体層１１４の最上面に最も近い真性ベース１２０の最上部よりも多くのガリウムと少ないアルミニウムとを含む。真性ベース１２０の最下部は、真性ベース１２０の最上部よりも多くのガリウムと少ないアルミニウムを含むので、真性ベース１２０の最下部は、真性ベース１２０の最上部のバンドギャップと比較するとより小さいバンドギャップを有する。アルミニウムとガリウムの組成が真性ベース１２０内部で変化することで、真性ベース１２０内部に組成勾配が形成される。当技術分野で知られるように、徐々に変化する（すなわち、傾斜されている）バンドギャップ・プロファイルは、急激に変化するバンドギャップ・プロファイルと比較して、ベース中のキャリア輸送効率を促進するのに有益であり得る。他の一実施形態では、エミッタ１０６がコレクタとして機能する場合、真性ベース１２０の最上部は、真性ベース１２０の最下部より多くのガリウムと少ないアルミニウムを含み得る。その結果、真性ベース１２０の最上部は、真性ベース１２０の最下部のバンドギャップと比較すると、より小さいバンドギャップを有し得る。
真性ベース１２０は、ｐ型ドーパント、例えばマグネシウムなどを用いてその場（in-situ）でドープされる。真性ベース１２０のドーパントは、エミッタ１０６のドーパントと異なる。例えば、エミッタ１０６がｎ型ドーパントでドープされている場合、真性ベース１２０はｐ型ドーパントでドープされる。さらに、ドーピング・レベルも異なる。例えば、エミッタ１０６はｎ型ドーパントで重度にドープされ得るが、真性ベース１２０はｐ型ドーパントで適度にまたは軽度にドープされ得る。真性ベース１２０のドーピングは、エピタキシャル成長中は実質的に一定のレベルに保たれ、または所望通りに変化（傾斜）され得る。
成長プロセス中に、真性ベース１２０のエピタキシャル成長は、第１の誘電体層１１４の上を超えて垂直に延びることがある（図示せず）。第１の誘電体層１１４の上のエピタキシャル成長の過剰成長分を除去するために、平坦化プロセス、例えば化学機械研磨（ＣＭＰ）プロセスなどが用いられ得る。その結果、真性ベース１２０の最上面は、第１の誘電体層１１４の最上面と実質的に同一平面となる。
次に図４を参照すると、一実施形態による、第２の誘電体層１２２と第１のマスク１２４とをもつ構造体１００が示されている。第２の誘電体層１２２は、公知の堆積技術、例えば原子層堆積法などを用いて、第１の誘電体層１１４と真性ベース１２０の最上面上に堆積される。第２の誘電体層１２２は、第１の誘電体層１１４の材料と同一または実質的に同一の材料で製造され得る。構造体１００の最上面から第２の誘電体層１２２の過剰分を除去するために、第２の誘電体層１２２の堆積後、ＣＭＰなどの平坦化プロセスが用いられ得る。
第１のマスク１２４は、第１のマスク１２４の一部が真性ベース１２０に重なって真性ベース１２０を超えて延びるように、第１のマスク１２４が真性ベース１２０よりも広く真性ベース１２０を覆うように、第２の誘電体層１２２の最上面上に堆積される。第１のマスク１２４は、公知の堆積技術、例えば原子層堆積法などを用いて堆積される。第１のマスク１２４は、様々なエッチング・プロセスに対して耐性をもつ材料で製造され、それにより後続のエッチング・プロセス中、構造体１００の、第１のマスク１２４によって覆われた部分を保護し得る。
次に図５を参照すると、一実施形態に従って、第１の誘電体層１１４、第２の誘電体層１２２、第２のスペーサ１１２、および犠牲層１１０の一部が除去された構造体１００が示されている。第１のマスク１２４が形成された後、エッチング・プロセス、例えば反応性イオン・エッチ・プロセスなどが用いられて、第２の誘電体層１２２、第１の誘電体層１１４、第２のスペーサ１１２および犠牲層１１０の一部をリセスさせる。犠牲層１１０は、第１のスペーサ１０８の最上面が露出しない程度にリセスされている。その結果、第１のスペーサ１０８の最上面に沿った犠牲層１１０の一部が残存する。
次に図６を参照すると、一実施形態による、真性ベース１２０の側壁が露出した構造体１００が示されている。実質的にすべての犠牲層１１０および酸化膜１１８が除去される。犠牲層１１０を除去するために、第１のエッチング・プロセス、例えばウェット・エッチング・プロセスなどが用いられ得、それにより第１のスペーサ１０８の最上面、第２のスペーサ１１２の最下面、および酸化膜１１８（図２～図５に図示）が露出される。酸化膜１１８を除去するために、別のエッチング・プロセス、例えば緩衝酸化物エッチングまたは別の形態の等方性エッチングなどが用いられ得、それにより真性ベース１２０の側壁が露出される。
次に図７を参照すると、一実施形態による、外因性ベース１２６をもつ構造体１００が示されている。大粒径多結晶エピタキシャル層が、第１のスペーサ１０８の露出された最上面上、および真性ベース１２０の露出した側壁沿いに成長されて、外因性ベース１２６を形成する。外因性ベース１２６は、適切な成長プロセス、例えば、化学気相成長（ＣＶＤ）（液相（ＬＰ）または減圧化学気相成長（ＲＰＣＶＤ））、気相エピタキシ（ＶＰＥ）、分子線エピタキシ（ＭＢＥ）、液相エピタキシ（ＬＰＥ）、有機金属化学気相成長（ＭＯＣＶＤ）、または他の適切なプロセスを用いて成長され得る。外因性ベース１２６は、ＩＩＩ－Ｖ族材料などの化合物半導体、またはポリシリコンなどの元素半導体で構成され得る。
外因性ベース１２６は、例えば化合物半導体の場合はマグネシウム、ポリシリコンの場合はホウ素などのｐ型ドーパントを用いてその場（in-situ）で高度にドープされる。外因性ベース１２６は、真性ベース１２０と同型のドーパントでドープされている。外因性ベース１２６は、典型的には、低抵抗の外因性コンタクトの形成を容易にし、また少数キャリアを押し戻すことによってベース再結合電流（したがってベースリーク）を抑えるために、真性ベース１２０より高いレベルのドーパントを含む。全周外因性ベース１２６は、ベースのアクセス抵抗の低減ならびに真性ベース１２０に対する静電制御を改善するのに有利である。いくつかの実施形態では、外因性ベース１２６は、真性ベース１２０と比較してより広いバンドギャップを有し、これが少数キャリアを押し戻し、したがってベースリークを抑えるのに有利である。
次に図８を参照すると、一実施形態による、第１の層間絶縁膜（ＩＬＤ：interlayerdielectric）１２８をもつ構造体１００が示されている。外因性ベース１２６が形成された構造体１００は、反応性イオン・エッチング・プロセスなどのエッチング・プロセスを経て、それにより外因性ベース１２６の第１のマスク１２４を超えて延びる部分を除去して第１のスペーサ１０８の最上面の一部を露出させる。第１のＩＬＤ１２８は、第１のスペーサ１０８の最上面の露出された部分の上に堆積され得る。
第１のＩＬＤ１２８は、第１のＩＬＤ１２８の最上面がマスク１２４の最上面と実質的に同一平面となるように堆積される。第１のＩＬＤ１２８は、例えば、酸化シリコン、スピンオングラス、流動性酸化物、高密度プラズマ酸化物、ボロホスホシリケートガラス（ＢＰＳＧ）、またはそれらの任意の組合せを含むがこれらに限定されないｌｏｗ－ｋ誘電体材料（ｋ＜４．０をもつ）から形成され得る。第１のＩＬＤ１２８は、ＣＶＤ、ＰＶＤ、プラズマ強化ＣＶＤ、原子層堆積（ＡＬＤ）、蒸着、化学溶液堆積、または同様のプロセスを含むがこれらに限定されない堆積プロセスによって堆積される。第１のＩＬＤ１２８が堆積された後、構造体１００の最上面から過剰な第１のＩＬＤ１２８を除去するために、平坦化プロセス、例えばＣＭＰプロセスなどが用いられ得る。
次に図９を参照すると、一実施形態に従って、第１のマスク１２４が除去された構造体１００が示されている。第２の酸化膜層１２２の最上面を露出させるために、第１のマスク１２４は公知の技術を用いて除去される。第１のマスク１２４が除去された後、この第１のマスク１２４の痕跡を第２の酸化膜層１２２の最上面から除去するために、任意選択の平坦化プロセス、例えばＣＭＰプロセスなどが用いられ得る。
次に図１０を参照すると、一実施形態による、開口部１３２をもつ構造体１００が示されている。第２のマスク１３０は、公知の堆積技術、例えば原子層堆積法などを用いて堆積される。第２のマスク１３０は、第１のマスク１２４の材料と同一または実質的に同一の材料で製造され得る。次に、真性ベース１２０上の第２の誘電体層１２２の最上面部分が、公知のパターニング技術を用いて（例えば、パターニングされたフォトレジストをエッチング・マスクとして用いて）除去される。第２のマスク１３０は、後続の製造プロセスの間、構造体１００の、第２のマスク１３０によって覆われた部分を損傷から保護する。
第２のマスク１３０が堆積された後、エッチング・プロセス、例えば反応性イオン・エッチング・プロセスなどが用いられて、第２の誘電体層１２２の、第２のマスク１３０によって覆われていない部分を除去する。このエッチング・プロセスは、第１の誘電体層１１４の一部も除去して開口部１３２を形成し、第２のスペーサ１１２の最上面を露出させる。開口部１３２は、第２のマスク１３０の最上面から第２のスペーサ１１２の最上面まで延びている。開口部１３２は、真性ベース１２０よりも広く、真性ベース１２０を包含している。
次に図１１を参照すると、一実施形態による、コレクタ１３４をもつ構造体１００が示されている。真性ベース１２０および第２のスペーサ１１２の露出された最上面に、単結晶層または大粒径多結晶層がエピタキシャル成長されて、コレクタ１３４を形成する。コレクタ１３４は、適切な成長プロセス、例えば、化学気相成長（ＣＶＤ）（液相（ＬＰ）または減圧化学気相成長（ＲＰＣＶＤ））、気相エピタキシ（ＶＰＥ）、分子線エピタキシ（ＭＢＥ）、液相エピタキシ（ＬＰＥ）、有機金属化学気相成長（ＭＯＣＶＤ）、または他の適切なプロセスを用いて成長され得る。コレクタ１３４は、いくつかの実施形態において、ヒ化インジウムアルミニウム、リン化インジウム、またはリン化インジウムガリウムで製造され得る。
コレクタ１３４は、ｎ型ドーパント、例えばテルルなどで高度にドープされる。コレクタ１３４は、エミッタ１０６と同一のドーパントでドープされ得るが、真性ベース１２０および外因性ベース１２６とは異なるドーパントでドープされ得る。いくつかの実施形態では、コレクタ１３４は、（例えば、直列抵抗を低減するために）ｎ型ドーパントで高度にドープされた最上部と、（例えば、オージェ再結合を抑えるために）同型の比較的低度のドーピングを伴う、例えばｎ型ドーパントで適度にドープされた最下部とを有する。一実施形態では、コレクタ１３４およびエミッタ１０６は、ｎ型ドーパントで高度にドープされ得るが、真性ベース１２０および外因性ベース１２６は、マグネシウムなどのｐ型ドーパントでドープされ得る。さらに、外因性ベース１２６はより高いレベルにドープされ得るが、真性ベース１２０はより低いレベルにドープされ得る。一実施形態では、コレクタ１３４は、第２のエミッタまたはコレクタ１３４と呼ばれることがある。
次に図１２を参照すると、一実施形態による、第２の層間絶縁膜（ＩＬＤ）１３６をもつ構造体１００が示されている。コレクタ１３４がエピタキシャル成長されると、第２のマスク１３０は除去される。第２のマスク１３０のすべての痕跡を第２の酸化膜層１２２および第１のＩＬＤ１２８の最上面から除去するために、任意選択の平坦化プロセス、例えばＣＭＰプロセスなどが用いられ得る。第２のＩＬＤ１３６は、コレクタ１３４の最上面が第２のＩＬＤ１３６によって完全に覆われるように堆積され得る。第２のＩＬＤ１３６は、第１のＩＬＤ１２８の材料と同一または実質的に同一の材料で製造され得る。第２のＩＬＤ１３６は、ＣＶＤ、ＰＶＤ、プラズマ強化ＣＶＤ、原子層堆積（ＡＬＤ）、蒸着、化学溶液堆積、または類似のプロセスを含むがこれらに限定されない堆積プロセスによって堆積される。第２のＩＬＤ１３６が堆積された後、過剰な第２のＩＬＤ１３６を構造体１００の最上面から除去するために、平坦化プロセス、例えばＣＭＰプロセスなどが用いられ得る。
次に図１３ａを参照すると、一実施形態による、コレクタ・コンタクト１３８と外因性ベース・コンタクト１４０とをもつ構造体１００が示されている。コレクタ・コンタクト１３８は、第２のＩＬＤ１３６を貫通してコレクタ１３４まで延び、トレンチ内に形成されている。第２のＩＬＤ１３６を除去し、コレクタ・コンタクト・トレンチを形成するために、フォトレジストなどのレジストが堆積され、パターニングされ得る。ＲＩＥ（reactive ion etching）などのエッチング・プロセスは、パターニングされたレジストをエッチング・マスクとして用いて実行されて、コレクタ１３４が露出するまで第２のＩＬＤ１３６を除去し得る。コレクタ・コンタクト・トレンチは、導電性材料または導電性材料の組合せで充填されてコレクタ・コンタクト１３８を形成する。導電性材料充填物は、導電性金属、例えば、アルミニウム（Ａｌ）、白金（Ｐｔ）、金（Ａｕ）、タングステン（Ｗ）、チタン（Ｔｉ）、またはそれらの任意の組合せであり得る。導電性材料は、例えば、ＣＶＤ、ＰＥＣＶＤ、ＰＶＤ、メッキ、加熱または電子ビーム蒸着、あるいはスパッタリングなどの適切な堆積プロセスによって堆積され得る。平坦化プロセス、例えばＣＭＰが実行されて第２のＩＬＤ１３６の表面からすべての導電性材料を除去する。
外因性ベース・コンタクト１４０は、第２のＩＬＤ１３６の表面から、第２の誘電体層１２２、第１の誘電体層１１４、第２のスペーサ１１２を通って、外因性ベース１２６まで延びる。外因性ベース・コンタクト１４０は、第２のＩＬＤ１３６にトレンチをパターニングすることによって形成される。第２のＩＬＤ１３６、第２の誘電体層１２２、第１の誘電体層１１４、第２のスペーサ１１２、および外因性ベース１２６を除去して外因性ベース・コンタクト・トレンチを形成するために、フォトレジストなどのレジストが堆積され、パターニングされ得る。このパターニングされたレジストをエッチング・マスクとして用いてＲＩＥなどのエッチング・プロセスが実行されて、第２のＩＬＤ１３６、第１および第２の誘電体層１１４、１２２、第２のスペーサ１１２を、外因性ベース１２６が露出されるまで除去し得る。ベース・コンタクトのトレンチは、導電性材料または導電性材料の組合せで充填されて外因性ベース・コンタクト１４０を形成する。導電性材料は、導電性金属、例えば、アルミニウム（Ａｌ）、白金（Ｐｔ）、金（Ａｕ）、タングステン（Ｗ）、チタン（Ｔｉ）、またはそれらの任意の組合せであり得る。導電性材料は、適切な堆積プロセス、例えば、ＣＶＤ、ＰＥＣＶＤ、ＰＶＤ、メッキ、加熱または電子ビーム蒸着、あるいはスパッタリングなどによって堆積され得る。平坦化プロセス、例えばＣＭＰが実行されて第２のＩＬＤ１３６の表面からすべての導電性材料を除去する。
次に図１３ｂを参照すると、一実施形態による、コレクタ・コンタクト１３８と、外因性ベース・コンタクト１４０と、エミッタ・コンタクト１４２とをもつ構造体１００の上面図が示されている。エミッタ・コンタクト１４２は、エミッタ１０６の上方に、エミッタ１０６に直接接触して形成される。エミッタ・コンタクト１４２は、導電性金属、例えば、アルミニウム（Ａｌ）、白金（Ｐｔ）、金（Ａｕ）、タングステン（Ｗ）、チタン（Ｔｉ）、またはそれらの任意の組合せで製造され得る。
図１３ａ～図１３ｂに示すように、結果として得られる構造体１００は、傾斜された真性ベース１２０を取り囲む全周外因性ベース１２６をもつ縦型化合物半導体ＢＪＴを含む。ＢＪＴ構造体全体をエピタキシャル成長で形成することにより、各エピタキシャル成長層、例えば、エミッタ１０６、真性ベース１２０、外因性ベース１２６、およびコレクタ１３４などが、エピタキシャル成長中に所望通りに精密に制御され、かつまた徐々に変化され（すなわち傾斜され）得るバンドギャップを有することを可能にする。加えて、前記エピタキシャル成長層の各々は、様々なドーパントおよび様々なドーピング・レベルでドープされ得、それらはエピタキシャル成長中に所望通りに変化もされ得る。これは、ナロー・バンドギャップ半導体材料に基づく高速デバイスやワイド・バンドギャップ半導体材料に基づく高電圧デバイスなど、ＢＪＴの幅広い応用のためのカスタム・チューニングを可能にする。エミッタ１０６、真性ベース１２０、およびコレクタ１３４は、ＩＩＩ－Ｖ族半導体材料で製造され得る。図１～図１３に関して説明した例示的な実施形態はｎ－ｐ－ｎバイポーラ・トランジスタであるが、ドーピング型を逆にすることによってｐ－ｎ－ｐバイポーラ・トランジスタが同様の方法で形成され得ることは理解されよう。
真性ベース１２０を外因性ベース１２６で取り囲むことにより、ベースのアクセス抵抗を低減し、デバイスの静電特性を向上させる。加えて、本発明の実施形態は、異なる層へのコンタクト形成のアクセス領域を作り出すための側壁エッチングすなわちデバイス層に段階状にテーパを付けることや、デバイス層を段階状にパターニングすることを不要にし、それによって全周外因性ベース１２６をもつ高密度の縦型トランジスタの製造が可能になる。側壁のエッチングをなくすことによって、側壁のエッチング損傷もなくなり、したがって側壁の損傷に伴う再結合電流および結果として生じるリークもなくなる。
本発明の様々な実施形態の説明は、例示の目的で提示されたが、開示された実施形態が網羅的であることまたは限定することを意図していない。多くの改変および変形は、説明した実施形態の範囲から逸脱することなく当業者には明らかであろう。本明細書で使用する用語は、実施形態の原理、市場で見られる技術に対する実際の適用、または技術的改良を最もよく説明するために、あるいは当業者が本明細書に開示した実施形態を理解できるようにするために選択したものである。

Claims (15)

  1. 縦型バイポーラ接合トランジスタであって、
    第１のエミッタまたはコレクタ上にエピタキシャル成長された真性ベースと、
    前記真性ベース上に形成された第２のコレクタまたはエミッタと、
    前記真性ベースの全周囲に形成された外因性ベースであって、前記外因性ベースは第１のスペーサによって前記第１のエミッタまたはコレクタから分離され、前記外因性ベースは第２のスペーサによって前記第２のコレクタまたはエミッタから分離されている、前記外因性ベースと
    を備え、
    前記真性ベースは組成的に傾斜されて、エミッタに近い部分が、コレクタに近い部分よりも小さいバンドギャップを有し、前記外因性ベースは前記真性ベースよりも大きなバンドギャップを有する、
    縦型バイポーラ接合トランジスタ。
  2. エミッタまたはコレクタが前記真性ベースよりも大きなバンドギャップを有する、請求項１に記載の縦型バイポーラ接合トランジスタ。
  3. 前記外因性ベースは、前記真性ベースと同型のドーパントで、前記真性ベースより高いレベルでドープされる、請求項１に記載の縦型バイポーラ接合トランジスタ。
  4. 前記真性ベースはｐ型ドーパントでドープされ、前記第１のエミッタまたはコレクタ、および前記第２のコレクタまたはエミッタがｎ型ドーパントでドープされている、請求項１に記載の縦型バイポーラ接合トランジスタ。
  5. 前記真性ベースはｎ型ドーパントでドープされ、前記第１のエミッタまたはコレクタ、および前記第２のコレクタまたはエミッタがｐ型ドーパントでドープされている、請求項１に記載の縦型バイポーラ接合トランジスタ。
  6. 前記第１のエミッタまたはコレクタ、前記真性ベース、および前記第２のコレクタまたはエミッタが、ＩＩＩ－Ｖ族半導体材料で製造されている、請求項１に記載の縦型バイポーラ接合トランジスタ。
  7. 前記第１のエミッタまたはコレクタを基板から隔離する分離層をさらに備える、請求項１に記載の縦型バイポーラ接合トランジスタ。
  8. 前記真性ベースは、ヒ化インジウムアルミニウムガリウムを含み、前記エミッタに近い部分は、前記コレクタに近い部分よりも、多くのガリウムと少ないアルミニウムとを含む、請求項１に記載の縦型バイポーラ接合トランジスタ。
  9. 縦型バイポーラ接合トランジスタを形成する方法であって、
    第１のエミッタまたはコレクタ上に真性ベースをエピタキシャル成長させることと、
    前記真性ベース上に第２のコレクタまたはエミッタをエピタキシャル成長させることと、
    前記真性ベースの全周囲に外因性ベースをエピタキシャル成長させることであって、前記外因性ベースは第１のスペーサによって前記第１のエミッタまたはコレクタから分離され、前記外因性ベースは第２のスペーサによって前記第２のコレクタまたはエミッタから分離される、前記外因性ベースをエピタキシャル成長させることと
    を含み、
    前記真性ベースをエピタキシャル成長させることは、前記真性ベースのエミッタに近い部分が、コレクタに近い部分よりも小さいバンドギャップを有するように、組成的に傾斜させることを含み、
    前記外因性ベースをエピタキシャル成長させることは、前記外因性ベースを、真性ベースよりも高度にドープすることを含む、
    縦型バイポーラ接合トランジスタを形成する方法。
  10. 前記組成的に傾斜された前記真性ベースがヒ化インジウムアルミニウムガリウムで形成されており、前記真性ベースを組成的に傾斜させることが、前記エミッタに近い部分から前記コレクタに近い部分に向かって、前記真性ベース内のアルミニウム含有量を増加させ、ガリウム含有量を減少させることを含む、請求項９の縦型バイポーラ接合トランジスタを形成する方法。
  11. 前記真性ベース内の前記アルミニウム含有量を増加させ、前記ガリウム含有量を減少させることにより、前記真性ベースのバンドギャップを拡大させる、請求項１０に記載の縦型バイポーラ接合トランジスタを形成する方法。
  12. 前記真性ベースの前記バンドギャップが、前記真性ベースのガリウムを多く含みかつアルミニウムを少なく含む部分において小さくなる、請求項１１に記載の縦型バイポーラ接合トランジスタを形成する方法。
  13. エミッタまたはコレクタが前記真性ベースよりも大きなバンドギャップを有する、請求項９に記載の縦型バイポーラ接合トランジスタを形成する方法。
  14. 前記外因性ベースが前記真性ベースよりも大きなバンドギャップを有する、請求項９に記載の縦型バイポーラ接合トランジスタを形成する方法。
  15. 前記真性ベースはｐ型ドーパントでドープされ、前記第１のエミッタまたはコレクタ、および前記第２のコレクタまたはエミッタがｎ型ドーパントでドープされている、請求項９の縦型バイポーラ接合トランジスタを形成する方法。
JP2023559978A 2021-04-15 2022-03-21 縦型バイポーラ接合トランジスタ Active JP7779639B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/301,807 2021-04-15
US17/301,807 US11682718B2 (en) 2021-04-15 2021-04-15 Vertical bipolar junction transistor with all-around extrinsic base and epitaxially graded intrinsic base
PCT/IB2022/052519 WO2022219433A1 (en) 2021-04-15 2022-03-21 Vertical bipolar junction transistor

Publications (2)

Publication Number Publication Date
JP2024514086A JP2024514086A (ja) 2024-03-28
JP7779639B2 true JP7779639B2 (ja) 2025-12-03

Family

ID=83601743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023559978A Active JP7779639B2 (ja) 2021-04-15 2022-03-21 縦型バイポーラ接合トランジスタ

Country Status (3)

Country Link
US (1) US11682718B2 (ja)
JP (1) JP7779639B2 (ja)
WO (1) WO2022219433A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190157416A1 (en) 2017-11-20 2019-05-23 International Business Machines Corporation Single column compound semiconductor bipolar junction transistor fabricated on iii-v compound semiconductor surface
US20190207011A1 (en) 2018-01-02 2019-07-04 International Business Machines Corporation Bipolar junction transistor (bjt) for liquid flow biosensing applications without a reference electrode and large sensing area

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4745085A (en) * 1985-04-08 1988-05-17 Siemens Corporate Research & Support, Inc. Method of making I2 L heterostructure bipolar transistors
JPS6444064A (en) * 1987-08-12 1989-02-16 Nec Corp Hetero-junction bipolar transistor
JPS6445167A (en) * 1987-08-13 1989-02-17 Nec Corp Gradient base transistor
US5137840A (en) 1990-10-24 1992-08-11 International Business Machines Corporation Vertical bipolar transistor with recessed epitaxially grown intrinsic base region
US5352912A (en) 1991-11-13 1994-10-04 International Business Machines Corporation Graded bandgap single-crystal emitter heterojunction bipolar transistor
JPH0669222A (ja) * 1992-08-17 1994-03-11 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ及びその製造方法
US5631477A (en) * 1995-06-02 1997-05-20 Trw Inc. Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor
US6765242B1 (en) 2000-04-11 2004-07-20 Sandia Corporation Npn double heterostructure bipolar transistor with ingaasn base region
US6847060B2 (en) 2000-11-27 2005-01-25 Kopin Corporation Bipolar transistor with graded base layer
US6784450B2 (en) 2001-07-20 2004-08-31 Microlink Devices, Inc. Graded base GaAsSb for high speed GaAs HBT
US7170112B2 (en) 2002-10-30 2007-01-30 International Business Machines Corporation Graded-base-bandgap bipolar transistor having a constant—bandgap in the base
US9525027B2 (en) 2014-03-13 2016-12-20 Globalfoundries Inc. Lateral bipolar junction transistor having graded SiGe base
US20190097022A1 (en) 2017-09-28 2019-03-28 International Business Machine Corporation Method and structure to form vertical fin bjt with graded sige base doping
US10115800B1 (en) 2017-11-29 2018-10-30 International Business Machines Corporation Vertical fin bipolar junction transistor with high germanium content silicon germanium base
US10900952B2 (en) 2019-05-16 2021-01-26 International Business Machines Corporation Dual surface charge sensing biosensor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190157416A1 (en) 2017-11-20 2019-05-23 International Business Machines Corporation Single column compound semiconductor bipolar junction transistor fabricated on iii-v compound semiconductor surface
US20190207011A1 (en) 2018-01-02 2019-07-04 International Business Machines Corporation Bipolar junction transistor (bjt) for liquid flow biosensing applications without a reference electrode and large sensing area

Also Published As

Publication number Publication date
JP2024514086A (ja) 2024-03-28
US11682718B2 (en) 2023-06-20
US20220336645A1 (en) 2022-10-20
WO2022219433A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
US11742352B2 (en) Vertical semiconductor device with steep subthreshold slope
KR101449401B1 (ko) 양자 우물 기반 반도체 디바이스
US9059016B1 (en) Lateral heterojunction bipolar transistors
US10937898B2 (en) Lateral bipolar junction transistor with dual base region
TWI635572B (zh) 用於雙極電晶體的積體電路結構的製造
US11776956B2 (en) III-V fins by aspect ratio trapping and self-aligned etch to remove rough epitaxy surface
US20160087068A1 (en) Lateral bipolar transistor with base extension region
US10236366B2 (en) Semiconductor-on-insulator lateral heterojunction bipolar transistor having epitaxially grown intrinsic base and deposited extrinsic base
US11164940B2 (en) Method of forming III-V on insulator structure on semiconductor substrate
US10833181B2 (en) Single column compound semiconductor bipolar junction transistor with all-around base
US10424650B2 (en) Single column compound semiconductor bipolar junction transistor fabricated on III-V compound semiconductor surface
US10784347B1 (en) High-performance lateral BJT with epitaxial lightly doped intrinsic base
US10707336B1 (en) High-performance lateral BJT with epitaxial lightly doped intrinsic base
JP7779639B2 (ja) 縦型バイポーラ接合トランジスタ
US11282947B1 (en) Heterojunction bipolar transistor with a silicon oxide layer on a silicon germanium base
US11205716B2 (en) Method for forming a heterojunction bipolar transistor and a heterojunction bipolar transistor device
US10510829B2 (en) Secondary use of aspect ratio trapping trenches as resistor structures

Legal Events

Date Code Title Description
RD16 Notification of change of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7436

Effective date: 20231018

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20251008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20251105

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20251106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20251118

R150 Certificate of patent or registration of utility model

Ref document number: 7779639

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150