JP7728816B2 - 信号発生装置及びキャリブレーション方法 - Google Patents

信号発生装置及びキャリブレーション方法

Info

Publication number
JP7728816B2
JP7728816B2 JP2023061206A JP2023061206A JP7728816B2 JP 7728816 B2 JP7728816 B2 JP 7728816B2 JP 2023061206 A JP2023061206 A JP 2023061206A JP 2023061206 A JP2023061206 A JP 2023061206A JP 7728816 B2 JP7728816 B2 JP 7728816B2
Authority
JP
Japan
Prior art keywords
correction amount
voltage
signal
dac correction
differential voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023061206A
Other languages
English (en)
Other versions
JP2024148247A (ja
Inventor
浩史 小野
紘司 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2023061206A priority Critical patent/JP7728816B2/ja
Priority to US18/616,665 priority patent/US12445140B2/en
Priority to CN202410368221.8A priority patent/CN118783961A/zh
Publication of JP2024148247A publication Critical patent/JP2024148247A/ja
Application granted granted Critical
Publication of JP7728816B2 publication Critical patent/JP7728816B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本開示は、試験信号を発生するための信号発生装置及びそのキャリブレーション方法に関する。
移動体通信装置の試験を行う試験信号を発生するための信号発生装置が提案されている(例えば、特許文献1参照。)。特許文献1の信号発生装置は、信号生成部からの信号のパワーを減衰し、試験用信号を出力している。そして、特許文献1では、検波器のようなレベル検出部が試験用信号の出力パワーを検出し、所望のパワーになるように可変減衰部を調整する手法が開示されている。
特開2022-109772号公報
特許文献1で開示される信号発生装置では、制御部がレベル検出部の特性の傾きを記憶している。そして、制御部は、レベル検出部が検知した試験用信号のパワーを当該特性の傾きに当てはめ、所望のパワーとなるように可変減衰部を調整する。なお、特性の傾きとは次を意味する。レベル検出部は信号パワーを電圧に変換するが、その変換のための信号パワーの単位変動量に対する電圧の変動量を「特性の傾き」としている。
ここで、レベル検出部の特性の傾きは、温度、周波数、経時などで変動する。レベル検出部の特性の傾きが制御部の記憶する特性の傾きからずれている場合、試験用信号のパワー調整でトライアンドエラーの回数が多くなり、短時間での調整が困難という課題があった。
そこで、本発明は、上記課題を解決するために、試験用信号の出力パワーを短時間で所望値に調整できる信号発生装置及びそのキャリブレーション方法を提供することを目的とする。
上記目的を達成するために、本発明に係る信号発生装置は、試験用信号(アナログ信号)の出力パワーの調整が所定回数内に終了しないときは、記憶部に記憶されている特性の傾きを補正することとした。
具体的には、本発明の請求項1に係る信号発生装置は、
DAC補正量に従ってデジタル信号の信号パワーを調整した後、アナログ信号へ変換するDAコンバータ(4)と、
前記アナログ信号を検波して検波信号とする検波器(7)と、
前記検波信号の電圧である検波電圧と基準電圧との差分電圧から前記DAC補正量を算出するための特性式を記憶する記憶部(9)と、
信号パワーが所定値である前記デジタル信号を前記DAコンバータに入力したときの前記差分電圧が閾値より大きい場合、前記特性式を用いて前記差分電圧から新たな前記DAC補正量を算出すること、及び
前記新たなDAC補正量を規定回数算出しても前記差分電圧が前記閾値より大きい場合、前記新たなDAC補正量から元の前記DAC補正量に戻し、前記差分電圧分の前記DAC補正量と前記検波電圧の変動分との関係から前記特性式を修正すること
を行う制御部(8)と、
を備える。
本信号発生装置は、信号発生装置が出力した一定レベルのデジタル信号をDAコンバータでアナログ信号へ変換する。このときにDAコンバータはDAC補正値に従ってアナログ信号のパワーを設定する。また、本信号発生装置は、アナログ信号のパワーを検波電圧として出力する検波器を備えており、制御部が、この検波電圧が所定電圧となるように特性式からDAC補正値を計算し、DAコンバータに設定する。
ここで、制御部は、DAC補正値を所定回数補正しても検波電圧が所定電圧に収まらないとき、DAC補正値を計算するための特性式が現在の検波器の特性からずれている、と判断し、DAC補正値を補正したときの補正量と検波電圧の挙動から当該特性式を修正する。つまり、検波器の特性の傾きと制御部が記憶する特性の傾きとのずれが修復されるので、容易に検波電圧を所定電圧に近づけることができる。
例えば、本発明の請求項2に係る信号発生装置のように前記制御部は、
前記特性式が一次式であるとき、最新の前記検波電圧から直前の前記検波電圧を減算した値を直前の前記差分電圧で除した商を新たな傾きとすることで前記特性式を修正することを特徴とする。
従って、本発明は、試験用信号の出力パワーを短時間で所望値に調整できる信号発生装置を提供することができる。
本発明の請求項3に係る方法は、請求項1に記載の信号発生装置のキャリブレーション方法であって、
信号パワーが所定値である前記デジタル信号を前記DAコンバータに入力したときの前記差分電圧が閾値より大きい場合、前記特性式を用いて前記差分電圧から新たな前記DAC補正量を算出すること、及び
前記新たなDAC補正量を規定回数算出しても前記差分電圧が前記閾値より大きい場合、前記新たなDAC補正量から元の前記DAC補正量に戻し、前記差分電圧分の前記DAC補正量と前記検波電圧の変動分との関係から前記特性式を修正すること
を行うことを特徴とする。
前述のように、本信号発生装置は、本キャリブレーション方法により容易に検波電圧を所定電圧に近づけることができる。
例えば、本発明の請求項4に係るキャリブレーション方法のように、前記特性式が一次式であるとき、最新の前記検波電圧から直前の前記検波電圧を減算した値を直前の前記差分電圧で除した商を新たな傾きとすることで前記特性式を修正することを特徴とする。
従って、本発明は、試験用信号の出力パワーを短時間で所望値に調整できるキャリブレーション方法を提供することができる。
なお、上記各発明は、可能な限り組み合わせることができる。
本発明は、試験用信号の出力パワーを短時間で所望値に調整できる信号発生装置及びそのキャリブレーション方法を提供することができる。
本発明に係る信号発生装置の構成を説明する図である。 本発明に係るキャリブレーション方法を説明する図である。 特性式を説明する図である。
以下、本開示の実施形態について、図面を参照しながら詳細に説明する。なお、本開示は、以下に示す実施形態に限定されるものではない。これらの実施の例は例示に過ぎず、本開示は当業者の知識に基づいて種々の変更、改良を施した形態で実施することができる。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。
図1は、本実施形態の信号発生装置の構成を説明する図である。本信号発生装置は、DAC補正量に従ってデジタル信号の信号レベルを調整した後、アナログ信号へ変換するDAコンバータ4と、
前記アナログ信号を検波して検波信号とする検波器7と、
前記検波信号の電圧である検波電圧と基準電圧との差分電圧から前記DAC補正量を算出するための特性式を記憶する記憶部9と、
信号レベルが所定値である前記デジタル信号をDAコンバータ4に入力したときの前記差分電圧が閾値より大きい場合、前記特性式を用いて前記差分電圧から新たな前記DAC補正量を算出すること、及び
前記新たなDAC補正量を規定回数算出しても前記差分電圧が前記閾値より大きい場合、前記新たなDAC補正量から元の前記DAC補正量に戻し、前記差分電圧分の前記DAC補正量と前記検波電圧の変動分との関係から前記特性式を修正すること
を行う制御部8と、
を備える。
信号源1は、デジタル信号を発生させる信号発生装置3、及びデジタル信号をアナログ信号に変換させるDAコンバータ4を有する。
RFモジュール2は、アナログ信号の周波数を無線周波数までアップコンバートしてアナログRF信号に変換し、移動体通信装置の試験を行う試験信号としてアンテナ10から出力する。RFモジュール2は、アナログRF信号の振幅(パワー)を調整する可変減衰器5、パワー調整したアナログRF信号を分岐するデバイダ6と、分岐させたアナログRF信号を検波し、アナログRF信号の振幅(パワー)を検波電圧として出力する検波器7を有する。検波器7は特許文献1で開示されているレベル検出部に相当する。なお、RFモジュール2は、それら以外に、図示されない、周波数をアップコンバートする機能の回路、及び可変減衰器5の前段と後段の少なくとも一方に増幅器を有する。
図2は、制御部8がDAC4に対して行うキャリブレーション方法を説明するフローチャートである。
制御部8は、まず、信号パワーが所定値である前記デジタル信号をDAコンバータ4に入力したときの前記差分電圧が閾値より大きい場合、前記特性式を用いて前記差分電圧から新たな前記DAC補正量を算出すること(ステップS01~S06)を行う。
以下に、各ステップを説明していく。
ステップS01:
制御部8は、信号源1から所定レベルのデジタル信号を出力させる。なお、本キャリブレーション中、当該デジタル信号の所定レベルは一定であり、変化させない。DAコンバータ4は、当該デジタル信号を制御部8から与えられたDAC補正量に従いアナログ信号へ変換する。なお、DAC補正量とは、所定値となるように当該アナログ信号の振幅(パワー)を変動させる量である。当該アナログ信号はRFモジュール2に入力される。
ステップS02:
RFモジュール2は、可変減衰器5で当該アナログ信号の振幅を調整する。なお、本キャリブレーション中、可変減衰器5での減衰量は一定であり、変化させない。検波器7はデバイダ6で分波されたアナログ信号の振幅に応じた検波電圧(V)を出力する。
ステップS03:
制御部8は、記憶部9で記憶している特性式と現在のDAC補正量とから得られる基準電圧との差分電圧Δを計算する。図3は、記憶部9で記憶している特性式の例である。
ステップS04:
制御部8は、差分電圧Δが閾値内であるか否かを判定する。制御部8は、差分電圧Δが閾値内であればキャリブレーションを終了する(ステップS13)。
ステップS05:
一方、差分電圧Δが閾値に収まっていない場合、制御部8は、ステップS04の閾値判定を規定回数回行ったか否かを判定する。
ステップS06:
ステップS04の閾値判定の回数が規定回数に未達の場合、制御部8は、前述の特性式を用い、差分電圧ΔからDAC補正量の修正量を算出する。
ステップS07:
制御部8は、算出した修正量δCで現在のDAC補正量を修正し、新たなDAC補正量としてDAコンバータ4に適用する。そして、再度ステップS01からS07を繰り返す。
一方、前記新たなDAC補正量を規定回数算出しても差分電圧Δが前記閾値より大きい場合、前記新たなDAC補正量から元の前記DAC補正量に戻し、前記差分電圧Δ分の前記DAC補正量と前記検波電圧の変動分δCとの関係から前記特性式を修正すること(ステップS08~S11)を行う。
以下に、各ステップを説明していく。
ステップS08:
制御部8は、まず、現在のDAC補正量を初期値に戻す。
ステップS09:
制御部8は、キャリブレーション中に得たDAC補正量と差分電圧Δから特性式の傾きを計算する。具体例で説明する。
制御部8は、前記特性式が一次式であるとき、最新の前記検波電圧から直前の前記検波電圧を減算した値を直前の差分電圧Δで除した商を新たな傾きとすることで前記特性式を修正する。
前記規定回数が6回とする。つまり、DAC補正量を5回更新しても差分電圧Δが閾値内に収まらなかったとする。
各差分電圧Δは次である。
修正無のDAC補正量での差分電圧Δ(0)=-0.262V
1回目の修正後のDAC補正量での差分電圧Δ(1)=0.183V
2回目の修正後のDAC補正量での差分電圧Δ(2)=-0.117V
3回目の修正後のDAC補正量での差分電圧Δ(3)=0.067V
4回目の修正後のDAC補正量での差分電圧Δ(4)=-0.062V
5回目の修正後のDAC補正量での差分電圧Δ(5)=0.054V
制御部8は、4回目の修正後のDAC補正量での検波電圧Vd(4)にて差分電圧Δ(4)分のDAC補正量の修正を行った結果、検波電圧Vd(5)が得られたというキャリブレーションの過程の結果から特性式の傾きaを求める。
[数1]
a=(Vd(5)-Vd(4))/Δ(4) (1)
なお、制御部8は、各修正回iの結果から算出した傾きの平均値をaとしてもよい。
ただし、nは閾値判定を行った回数である。
制御部8は、新たな傾きaとした特性式を記憶部9に記憶させる。
ステップS10:
制御部8は、傾きを修正した特性式を用い、最新の差分電圧Δ(例えばΔ(5))からDAC補正量を計算し、DAコンバータ4に適用する。そして、このときの検波電圧を取得する。
ステップS11:
制御部8は、記憶部9で記憶している最新の特性式と現在のDAC補正量とから得られる基準電圧との差分電圧Δを計算する。
ステップS12:
制御部8は、差分電圧Δが閾値内であるか否かを判定する。制御部8は、差分電圧Δが閾値内であればキャリブレーションを終了する(ステップS13)。一方、差分電圧Δが閾値内になければ、制御部8は、新たな特性式にてステップS01から作業を行う。
[効果]
検波電圧と基準電圧の差分電圧が閾値以内になるまでのDAコンバータを調整する回数が減る(キャリブレーション時間を短縮することができる)。
本開示は情報通信産業に適用することができる。
1:信号源
2:RFモジュール
3:信号発生装置
4:DAコンバータ
5:可変減衰器
6:分波器
7:検波器
8:制御部
9:記憶部
10:アンテナ

Claims (4)

  1. DAC補正量に従ってデジタル信号の信号パワーを調整した後、アナログ信号へ変換するDAコンバータ(4)と、
    前記アナログ信号を検波して検波信号とする検波器(7)と、
    前記検波信号の電圧である検波電圧と基準電圧との差分電圧から前記DAC補正量を算出するための特性式を記憶する記憶部(9)と、
    信号パワーが所定値である前記デジタル信号を前記DAコンバータに入力したときの前記差分電圧が閾値より大きい場合、前記特性式を用いて前記差分電圧から新たな前記DAC補正量を算出すること、及び
    前記新たなDAC補正量を規定回数算出しても前記差分電圧が前記閾値より大きい場合、前記新たなDAC補正量から元の前記DAC補正量に戻し、前記DAC補正量を変化させたときの前記検波電圧の変動分に基づいて前記特性式を修正すること
    を行う制御部(8)と、
    を備えるアナログ信号発生装置。
  2. 前記制御部は、
    前記特性式が一次式であり、
    最新の前記検波電圧から直前の前記検波電圧を減算した値を直前の前記差分電圧で除した商を新たな傾きとすることで前記特性式を修正すること
    を特徴とする請求項1に記載のアナログ信号発生装置。
  3. DAC補正量に従ってデジタル信号の信号パワーを調整した後、アナログ信号へ変換するDAコンバータ(4)と、
    前記アナログ信号を検波して検波信号とする検波器(7)と、
    前記検波信号の電圧である検波電圧と基準電圧との差分電圧から前記DAC補正量を算出するための特性式を記憶する記憶部(9)と、
    を備えるアナログ信号発生装置のキャリブレーション方法であって、
    信号パワーが所定値である前記デジタル信号を前記DAコンバータに入力したときの前記差分電圧が閾値より大きい場合、前記特性式を用いて前記差分電圧から新たな前記DAC補正量を算出すること、及び
    前記新たなDAC補正量を規定回数算出しても前記差分電圧が前記閾値より大きい場合、前記新たなDAC補正量から元の前記DAC補正量に戻し、前記DAC補正量を変化させたときの前記検波電圧の変動分に基づいて前記特性式を修正すること
    を行うことを特徴とするキャリブレーション方法。
  4. 前記特性式が一次式であり、
    最新の前記検波電圧から直前の前記検波電圧を減算した値を直前の前記差分電圧で除した商を新たな傾きとすることで前記特性式を修正すること
    を特徴とする請求項3に記載のキャリブレーション方法。
JP2023061206A 2023-04-05 2023-04-05 信号発生装置及びキャリブレーション方法 Active JP7728816B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2023061206A JP7728816B2 (ja) 2023-04-05 2023-04-05 信号発生装置及びキャリブレーション方法
US18/616,665 US12445140B2 (en) 2023-04-05 2024-03-26 Analog signal generation device and calibration method of same
CN202410368221.8A CN118783961A (zh) 2023-04-05 2024-03-28 模拟信号发生装置及其校准方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2023061206A JP7728816B2 (ja) 2023-04-05 2023-04-05 信号発生装置及びキャリブレーション方法

Publications (2)

Publication Number Publication Date
JP2024148247A JP2024148247A (ja) 2024-10-18
JP7728816B2 true JP7728816B2 (ja) 2025-08-25

Family

ID=92934188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023061206A Active JP7728816B2 (ja) 2023-04-05 2023-04-05 信号発生装置及びキャリブレーション方法

Country Status (3)

Country Link
US (1) US12445140B2 (ja)
JP (1) JP7728816B2 (ja)
CN (1) CN118783961A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7700412B2 (ja) * 2023-04-05 2025-07-01 アンリツ株式会社 信号発生装置及び信号発生方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004173001A (ja) 2002-11-20 2004-06-17 Nec Corp 送信回路、レベル補償方法及びプログラム
JP2007255968A (ja) 2006-03-22 2007-10-04 Japan Radio Co Ltd 端末テスタ
JP2022109772A (ja) 2021-01-15 2022-07-28 アンリツ株式会社 信号発生装置とその減衰量補正方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036594A (ja) * 2005-07-26 2007-02-08 Fujitsu Ltd 携帯通信端末の通信信号レベル調整装置
US8081096B2 (en) * 2009-12-08 2011-12-20 Advantest Corporation Signal generating apparatus and test apparatus
US8659309B2 (en) * 2010-01-26 2014-02-25 Scott Lawrence Howe Mixed signal integrated circuit, with built in self test and method
US9509326B1 (en) * 2015-06-10 2016-11-29 Intel IP Corporation Apparatus for correcting linearity of a digital-to-analog converter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004173001A (ja) 2002-11-20 2004-06-17 Nec Corp 送信回路、レベル補償方法及びプログラム
JP2007255968A (ja) 2006-03-22 2007-10-04 Japan Radio Co Ltd 端末テスタ
JP2022109772A (ja) 2021-01-15 2022-07-28 アンリツ株式会社 信号発生装置とその減衰量補正方法

Also Published As

Publication number Publication date
JP2024148247A (ja) 2024-10-18
US20240340016A1 (en) 2024-10-10
US12445140B2 (en) 2025-10-14
CN118783961A (zh) 2024-10-15

Similar Documents

Publication Publication Date Title
EP2202879B1 (en) A predistortion apparatus and predistortion method
KR20030041990A (ko) 비선형 왜곡 보상 전력 증폭기
US20100220243A1 (en) Systems and methods for calibrating power regulated communication circuitry
JP6351911B1 (ja) 出力電力安定化回路及びそれを用いた高出力増幅装置
JP4230272B2 (ja) 歪補償装置
KR101099319B1 (ko) 전력 증폭 장치 및 전력 증폭 방법
EP1777813B1 (en) Adaptive gain and/or phase adjustment control method
JP2024148247A (ja) 信号発生装置及びキャリブレーション方法
KR101244548B1 (ko) 송신 장치 및 조정값 측정 방법
WO2003039010A1 (fr) Appareil d'emission et procede de commande automatique de gain
JP2003143020A (ja) 送信電力制御装置及び送信電力制御方法
JP2002232305A (ja) 故障判定機能を備えた非線形歪補償送信装置
JP7700412B2 (ja) 信号発生装置及び信号発生方法
JP7063191B2 (ja) 無線送信機
US12074580B2 (en) Signal generation apparatus, level correction value calculation system, and level correction value calculation method
US12074651B2 (en) Signal generation apparatus, level correction value calculation system, and level correction value calculation method
JP7478172B2 (ja) 信号発生装置、レベル補正値算出システム、レベル補正値算出方法
CN114513191B (zh) 校正装置与方法
JP2008193665A (ja) 周波数変調回路
JP2024146113A (ja) 無線局および無線システム
US20210104982A1 (en) Radio communication device
EP2660976A1 (en) Minimizing unwanted spectral emission of a wireless communication transmitter
JP2003087065A (ja) 電力増幅器
JP4467753B2 (ja) 歪補償増幅装置
JP2016100629A (ja) ポーラループ歪み補償回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250401

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20250403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250813

R150 Certificate of patent or registration of utility model

Ref document number: 7728816

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150