JP7716801B2 - 発光素子－薄膜トランジスタのインテグレーション構造 - Google Patents

発光素子－薄膜トランジスタのインテグレーション構造

Info

Publication number
JP7716801B2
JP7716801B2 JP2024522327A JP2024522327A JP7716801B2 JP 7716801 B2 JP7716801 B2 JP 7716801B2 JP 2024522327 A JP2024522327 A JP 2024522327A JP 2024522327 A JP2024522327 A JP 2024522327A JP 7716801 B2 JP7716801 B2 JP 7716801B2
Authority
JP
Japan
Prior art keywords
thin film
light
film transistor
emitting element
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2024522327A
Other languages
English (en)
Other versions
JP2024537366A (ja
Inventor
インファン イ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea University Research and Business Foundation
Original Assignee
Korea University Research and Business Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220129462A external-priority patent/KR102766104B1/ko
Application filed by Korea University Research and Business Foundation filed Critical Korea University Research and Business Foundation
Publication of JP2024537366A publication Critical patent/JP2024537366A/ja
Application granted granted Critical
Publication of JP7716801B2 publication Critical patent/JP7716801B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841—Reflective coatings, e.g. dielectric Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H10H20/856—Reflecting means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/034—Manufacture or treatment of coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections

Landscapes

  • Led Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、発光素子－薄膜トランジスタのインテグレーション構造、及び発光素子－薄膜トランジスタのインテグレーション構造の製造方法に関し、より詳細には、製造過程においてトランスファー工程が省略され、下部に金属反射膜を含む発光素子－薄膜トランジスタのインテグレーション構造、及び発光素子－薄膜トランジスタのインテグレーション構造の製造方法に関する。
従来、発光素子－薄膜トランジスタのインテグレーション構造を有する発光素子の半導体薄膜を形成する代表的な技術としては、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法などがあるが、このような方法により半導体薄膜を得るためには、基板の温度を１，０００～１，１００℃程度に加熱された状態に維持しなければならない。
これによって、発光素子－薄膜トランジスタのインテグレーション構造を有する発光素子の半導体薄膜が形成される基板は、変形温度が相対的に高い単結晶サファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）、シリコンカーバイド（ＳｉＣ）などに限定される。
しかし、サファイア基板の場合、６インチ以上の大面積ウエハの生産が難しく、生産単価が高いため、大型ＴＶのような大面積のディスプレイを実現するのに困難がある。
また、サファイア基板の場合、基板の熱膨張による基板自体の歪みなどの劣化の問題が発生し得、基板上に形成された半導体薄膜と基板との格子定数（ｌａｔｔｉｃｅ ｃｏｎｓｔａｎｔ）の差及び熱膨張係数の差による薄膜の損傷が問題となり得る。
特に、ＭＯＣＶＤ方法を用いて単結晶サファイア基板上に半導体薄膜を成長させる場合、例えば、マイクロＬＥＤ（Ｍｉｃｒｏ ＬＥＤ）ディスプレイの製造過程において、発光素子をガラス基板などの第２基板に転写（ｔｒａｎｓｆｅｒ）する工程が必須である。
発光素子の転写が必要な場合、発光素子の作製及びトランスファー工程に費用が多くかかるため、ディスプレイの生産コストが大きく増加し、結果的に、マイクロＬＥＤなどの発光素子を用いた大型ＴＶの生産コストが増加するようになる。
また、従来の発光素子－薄膜トランジスタのインテグレーション構造において、発光素子から発生した光は全ての方向に進行するため、発光素子の内部で再び吸収されて熱エネルギーに変わるという問題があった。すなわち、従来の発光素子－薄膜トランジスタのインテグレーション構造では、発光素子から発生した光の一部のみが素子の外に抜け出るようになり、光取り出し効率が低いという問題があった。
このような問題を解決するために、ＤＢＲミラーを使用して光取り出し効率を向上させる技術（韓国特許出願公開第１０－２００７－００９４３４４号）が公開されたが、このようなＤＢＲミラーを使用した技術では、ＤＢＲミラーを積層する工程が追加されるため、製造過程が複雑となり、製造コストが増加するという問題がある。
そのため、トランスファー工程なしにも基板上で半導体薄膜を直接成長させ、下部に金属反射膜を含むことで光取り出し効率を増加させた発光素子－薄膜トランジスタのインテグレーション構造を製造できる技術が必要となった。
本発明の一つの目的は、トランスファー工程なしに基板上に直接作製され得る発光素子－薄膜トランジスタのインテグレーション構造を提供することである。
本発明の他の目的は、発光素子－薄膜トランジスタ統合基板、及び薄膜トランジスタ－発光素子統合基板を用いることによって、基板上に一括製造され得る発光素子－薄膜トランジスタのインテグレーション構造を提供することである。
本発明の更に他の目的は、基板の上部に金属反射膜を含み、金属反射膜を用いて、発光素子の発光層で発生した光を上部に取り出すことによって、発光素子の上端に放出される光の量及び光取り出し効率を増加させることができる発光素子－薄膜トランジスタのインテグレーション構造を提供することである。
本発明の更に他の目的は、製造工程において物理的蒸着方式を用いた薄膜成長過程に追加のエネルギーが提供されることによって、既存の工程と比較して、半導体薄膜の成長温度を下げることができる発光素子－薄膜トランジスタのインテグレーション構造を提供することである。
但し、本発明が解決しようとする課題は、以上で言及した課題に限定されるものではなく、本発明の思想及び領域から逸脱しない範囲で多様に拡張され得る。
本発明の一つの目的を達成するために、本発明の実施例に係る発光素子－薄膜トランジスタのインテグレーション構造は、発光領域及び駆動領域を含む基板、前記基板上に形成される金属反射膜、前記金属反射膜の上部に形成されるバッファ層、前記発光領域に配置される発光素子、前記発光素子上に形成される保護層、前記駆動領域に配置され、前記発光素子を駆動する薄膜トランジスタ、及び前記発光素子のカソード電極と前記金属反射膜とを電気的に接続するオーミックコンタクトメタルを含むことができる。前記発光素子及び前記薄膜トランジスタは、前記基板上に一体に形成されてもよい。
一実施例において、前記薄膜トランジスタの活性層は、前記発光素子の発光層よりも下部に配置されてもよい。
一実施例において、前記薄膜トランジスタのソース薄膜は、前記発光素子から放出される光が前記薄膜トランジスタの前記活性層に流入することを遮断することができる。
一実施例において、前記薄膜トランジスタの前記活性層は、非晶質シリコン、ナノ結晶質シリコン、マイクロ結晶質シリコン、ポリ結晶質シリコン、及びＩｎＧａＺｎＯ系列物質のうちの少なくとも１つを含む酸化物半導体であってもよい。
一実施例において、発光素子－薄膜トランジスタのインテグレーション構造は、基板上に金属反射膜を形成するステップと、前記金属反射膜の上部にバッファ層を形成するステップと、前記基板の上部の発光領域に発光素子を形成するステップと、前記発光素子の上部に保護層を形成するステップと、前記基板の上部の駆動領域に薄膜トランジスタを形成するステップと、オーミックコンタクトメタルを用いて、前記発光素子のカソード電極と前記金属反射膜とを電気的に接続するステップと、を含む工程で製造されてもよい。
一実施例において、前記発光素子及び前記薄膜トランジスタは、発光素子－薄膜トランジスタ統合基板を用いて一括製造されてもよい。前記発光素子－薄膜トランジスタ統合基板は、前記基板、前記金属反射膜、前記バッファ層、発光素子層、前記保護層、及び薄膜トランジスタ層が順次積層されてもよい。
一実施例において、発光素子－薄膜トランジスタのインテグレーション構造は、前記発光素子－薄膜トランジスタ統合基板を製造するステップと、前記発光素子層の露出のために前記薄膜トランジスタ層をエッチングするステップと、光防止膜を形成するステップと、前記薄膜トランジスタのゲートを形成するステップと、前記発光素子層の上部にＴＣＯを形成するステップと、前記ＴＣＯと前記薄膜トランジスタとの間に絶縁保護膜を形成するステップと、前記薄膜トランジスタのソース薄膜及びドレイン薄膜を形成するステップと、オーミックコンタクトメタルを用いて、前記発光素子のカソード電極と前記金属反射膜とを電気的に接続するステップと、を含む工程で製造されてもよい。
一実施例において、前記発光素子及び前記薄膜トランジスタは、発光素子－薄膜トランジスタ統合基板を用いて一括製造されてもよい。前記発光素子－薄膜トランジスタ統合基板は、前記基板、前記金属反射膜、前記バッファ層、発光素子層、ＴＣＯ、前記保護層、及び薄膜トランジスタ層が順次積層されてもよい。
一実施例において、前記金属反射膜は、Ａｇ及びＡｌのうちの少なくとも１つを含み、前記発光素子から発生する光を反射させることによって、前記発光素子の光取り出し効率を増加させることができる。
一実施例において、前記発光素子の半導体薄膜は、物理的蒸着方式及び化学的蒸着方式に追加のエネルギーが供給されることによって低温成長することができる。前記基板は、ガラス基板、ステンレススチール基板、及び高分子基板のうちの少なくとも１つであってもよい。
一実施例において、前記物理的蒸着方式は、スパッタリング方式、ｅビーム（ｅ－ｂｅａｍ）蒸着方式、及び熱蒸着方式のうちの少なくとも１つを用いることができる。
一実施例において、前記追加のエネルギーは、イオンビーム、電子ビーム、プラズマ、紫外線、レーザー、及びＬＥＤ光のうちの少なくとも１つを用いることができる。
本発明の他の目的を達成するために、本発明の実施例に係る発光素子－薄膜トランジスタのインテグレーション構造は、発光領域及び駆動領域を含む基板と、前記基板上に形成される保護層と、前記駆動領域に配置され、前記発光素子を駆動する薄膜トランジスタと、前記薄膜トランジスタ上に形成される金属反射膜と、前記発光領域に配置される発光素子と、前記発光素子上に形成されるＴＣＯとを含むことができる。前記薄膜トランジスタ及び前記発光素子は、前記基板上に一体に形成されてもよい。
一実施例において、前記発光素子及び前記薄膜トランジスタは、薄膜トランジスタ－発光素子統合基板を用いて一括製造されてもよい。前記薄膜トランジスタ－発光素子統合基板は、前記基板、前記保護層、薄膜トランジスタ層、前記金属反射膜、発光素子層、及び前記ＴＣＯが順次積層されてもよい。
一実施例において、発光素子－薄膜トランジスタのインテグレーション構造は、前記薄膜トランジスタ－発光素子統合基板を製造するステップと、前記薄膜トランジスタ層の露出のために前記発光素子層をエッチングするステップと、前記金属反射膜をエッチングするステップと、前記ＴＣＯ及び前記発光素子上に絶縁保護膜を形成するステップと、前記ＴＣＯの上部を露出させるステップと、ＧＩをエッチングするステップと、金属薄膜を蒸着するステップと、前記薄膜トランジスタのゲート、ソース薄膜、及びドレイン薄膜を形成するステップと、を含む工程で製造されてもよい。
本発明の実施例に係る発光素子－薄膜トランジスタのインテグレーション構造は、トランスファー工程なしに基板上に直接作製され得る。
また、発光素子－薄膜トランジスタのインテグレーション構造は、発光素子－薄膜トランジスタ統合基板、及び薄膜トランジスタ－発光素子統合基板を用いることによって、基板上に一括製造され得る。
また、発光素子－薄膜トランジスタのインテグレーション構造は、基板の上部に金属反射膜を含み、金属反射膜を用いて、発光素子の発光層で発生した光を上部に取り出すことによって、発光素子の上端に放出される光の量及び光取り出し効率を増加させることができる。
また、発光素子－薄膜トランジスタのインテグレーション構造の製造工程において物理的蒸着方式を用いた薄膜成長過程に追加のエネルギーが提供されるので、既存の工程と比較して、半導体薄膜の成長温度を下げることができる。したがって、発光素子－薄膜トランジスタのインテグレーション構造は、変形温度が６５０度（℃）以下であるガラス基板、ステンレススチール基板、及び高分子基板を使用することができる。
但し、本発明の効果は、上述した効果に限定されるものではなく、本発明の思想及び領域から逸脱しない範囲で多様に拡張され得る。
本発明の一実施例に係る発光素子－薄膜トランジスタのインテグレーション構造を示す断面図である。 図１の発光素子－薄膜トランジスタのインテグレーション構造の製造方法を示すフローチャートである。 図２の製造方法によって基板、金属反射膜、及びバッファ層が形成されたことを示す図である。 図２の製造方法によって発光素子が形成されることを示す図である。 図４の発光素子が形成される一例示を示すフローチャートである。 図２の製造方法によって保護層が形成されることを示す図である。 図２の製造方法によって薄膜トランジスタが形成されることを示す図である。 図２の製造方法によって発光素子のカソード電極と金属反射膜が電気的に接続されることを示す図である。 薄膜トランジスタにゲートライン及びデータラインが接続されることを示す図である。 本発明の他の実施例に係る発光素子－薄膜トランジスタのインテグレーション構造を示す断面図である。 図１０の発光素子－薄膜トランジスタのインテグレーション構造の製造方法を示すフローチャートである。 図１１の製造方法によって発光素子－薄膜トランジスタ統合基板が製造されたことを示す図である。 図１１の製造方法によって薄膜トランジスタ層がエッチングされることを示す図である。 図１１の製造方法によって光防止膜が形成されることを示す図である。 図１１の製造方法によって薄膜トランジスタのゲートが形成されることを示す図である。 図１１の製造方法によって発光素子層の上部にＴＣＯが形成されることを示す図である。 図１１の製造方法によってＴＣＯと薄膜トランジスタとの間に絶縁保護膜が形成されることを示す図である。 図１１の製造方法によって薄膜トランジスタのソース薄膜及びドレイン薄膜が形成されることを示す図である。 図１１の製造方法によって発光素子のカソード電極を金属反射膜と電気的に接続することを示す図である。 発光素子－薄膜トランジスタ統合基板の他の実施例を示す図である。 図２０の発光素子－薄膜トランジスタ統合基板を用いて製造された発光素子－薄膜トランジスタのインテグレーション構造を示す図である。 発光素子の半導体薄膜を形成するための物理的蒸着方式を示す図である。 発光素子の半導体薄膜を形成するための追加のエネルギーの種類を示す図である。 本発明の他の実施例に係る発光素子－薄膜トランジスタのインテグレーション構造を示す断面図である。 図２４の発光素子－薄膜トランジスタのインテグレーション構造の製造方法を示すフローチャートである。 図２５の製造方法によって発光素子－薄膜トランジスタ統合基板が製造されたことを示す図である。 図２６の発光素子－薄膜トランジスタ統合基板を用いて発光素子－薄膜トランジスタのインテグレーション構造が製造される過程を示す図である。
本明細書に開示されている本発明の概念による実施例についての特定の構造的又は機能的な説明は、単に本発明の概念による実施例を説明するための目的で例示されたものであって、本発明の概念による実施例は、様々な形態で実施可能であり、本明細書に説明された実施例に限定されない。
本発明の概念による実施例は、様々な変更を加えることができ、様々な形態を有することができるので、実施例を図面に例示し、本明細書で詳しく説明する。しかし、これは、本発明の概念による実施例を特定の開示形態に対して限定しようとするものではなく、本発明の思想及び技術範囲に含まれる変更、均等物、または代替物を含む。
「第１」又は「第２」などの用語を様々な構成要素を説明するのに使用できるが、前記構成要素は、前記用語によって限定されてはならない。前記用語は、一つの構成要素を他の構成要素から区別する目的でのみ、使用される。例えば、本発明の概念による権利範囲から逸脱しないまま、第１構成要素は第２構成要素と命名されてもよく、同様に、第２構成要素は第１構成要素と命名されてもよい。
ある構成要素が他の構成要素に「連結されて」いるとか、「接続されて」いると言及された際には、その他の構成要素に直接的に連結又は接続されていることもあるが、その構成要素間に他の構成要素が存在することもあると理解されなければならない。反面、ある構成要素が他の構成要素に「直接連結されて」いるとか、「直接接続されて」いると言及された際には、その構成要素間に他の構成要素が存在しないものと理解されなければならない。構成要素間の関係を説明する表現、例えば、「～間に」と「すぐ～間に」又は「～に直接隣接する」なども同様に解釈されなければならない。
本明細書で使用した用語は、単に特定の実施例を説明するために用いられるものであり、本発明を限定しようとする意図ではない。単数の表現は、文脈上明らかに別の意味を示すものでない限り、複数の表現を含む。本明細書において、「含む」又は「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部分品またはこれらを組み合わせたものが存在することを指定しようとするものであって、１つ又はそれ以上の他の特徴や数字、段階、動作、構成要素、部分品またはこれらを組み合わせたものの存在又は付加可能性をあらかじめ排除しないものと理解されなければならない。
別に定義されない限り、技術的又は科学的な用語を含めてここで用いられる全ての用語は、本発明の属する技術分野における通常の知識を有する者によって一般的に理解されるものと同じ意味を有する。一般的に用いられる辞書に定義されているような用語は、関連技術の文脈上有する意味と一致する意味を有するものと解釈されなければならず、本明細書で明らかに定義しない限り、理想的又は過度に形式的な意味で解釈されない。
図１は、本発明の一実施例に係る発光素子－薄膜トランジスタのインテグレーション構造１０を示す断面図であり、図２は、図１の発光素子－薄膜トランジスタのインテグレーション構造１０の製造方法を示すフローチャートである。
図１を参照すると、本発明の発光素子－薄膜トランジスタのインテグレーション構造１０は、基板１００、金属反射膜２００、バッファ層３００、発光素子４００、保護層５００、薄膜トランジスタ６００、及びオーミックコンタクトメタル７００を含むことができる。
具体的には、発光素子－薄膜トランジスタのインテグレーション構造１０は、発光領域及び駆動領域を含む基板１００、前記基板１００上に形成される金属反射膜２００、前記金属反射膜２００の上部に形成されるバッファ層３００、前記発光領域に配置される発光素子４００、前記発光素子４００上に形成される保護層５００、前記駆動領域に配置され、前記発光素子４００を駆動する薄膜トランジスタ６００、及び前記発光素子４００のカソード電極（Ｃａｔｈｏｄｅ）と前記金属反射膜２００とを電気的に接続するオーミックコンタクトメタル７００を含むことができる。
例えば、前記発光素子４００及び前記薄膜トランジスタ６００は、前記基板１００上に一体に形成されてもよい。
図２を参照すると、本発明の実施例に係る発光素子－薄膜トランジスタのインテグレーション構造１０は、基板１００上に金属反射膜２００を形成するステップ（Ｓ１１０）、前記金属反射膜２００の上部にバッファ層３００を形成するステップ（Ｓ１２０）、前記基板１００の上部の発光領域に発光素子４００を形成するステップ（Ｓ１３０）、前記発光素子４００の上部に保護層５００を形成するステップ（Ｓ１４０）、前記基板１００の上部の駆動領域に薄膜トランジスタ６００を形成するステップ（Ｓ１５０）、及びオーミックコンタクトメタル７００を用いて前記発光素子４００のカソード電極と前記金属反射膜２００とを電気的に接続するステップ（Ｓ１６０）を通じて製造され得る。
本発明の発光素子－薄膜トランジスタのインテグレーション構造１０は、トランスファー工程なしに基板１００上に直接作製され得る。
また、発光素子－薄膜トランジスタのインテグレーション構造１０は、薄膜トランジスタ６００の活性層６１０が発光素子４００の発光層４２０よりも低く配置されることによって、発光素子４００から放出される光によって薄膜トランジスタ６００で発生する漏れ電流を減少させることができる。
また、発光素子－薄膜トランジスタのインテグレーション構造１０は、基板１００の上部に金属反射膜２００を含み、金属反射膜２００を用いて、発光素子４００の発光層４２０で発生した光を上部に取り出すことによって、発光素子４００の上端に放出される光の量及び光取り出し効率を増加させることができる。
以下、本発明の発光素子－薄膜トランジスタのインテグレーション構造１０の具体的な特徴については、図３乃至図９を通じて説明する。
図３は、図２の製造方法によって基板１００、金属反射膜２００、及びバッファ層３００が形成されたことを示す図である。
図１、図２及び図３を参照すると、本発明の実施例に係る発光素子－薄膜トランジスタのインテグレーション構造１０は、基板１００上に金属反射膜２００を形成するステップ（Ｓ１１０）、及び前記金属反射膜２００の上部にバッファ層３００を形成するステップ（Ｓ１２０）を通じて製造され得る。
例えば、金属反射膜２００は、Ａｇ及びＡｌのうちの少なくとも１つで構成されてもよい。
発光素子４００から発生する光は、金属反射膜２００に反射されて発光素子４００の光取り出し効率が増加することができる。
例えば、金属反射膜２００は、発光素子４００の発光層４２０で発生した光を反射させて上部に取り出すことができる。
したがって、発光素子－薄膜トランジスタのインテグレーション構造１０は、金属反射膜２００を用いて、前記発光素子４００から発生する光を反射させることによって、発光素子４００の上端に放出される光の量及び光取り出し効率を増加させることができる。
発光素子－薄膜トランジスタのインテグレーション構造１０は、発光素子４００と前記金属反射膜２００との間に配置されるバッファ層３００を含むことができる。
バッファ層３００は、発光素子４００の半導体薄膜の蒸着を容易にするための層であり得る。
例えば、バッファ層３００は、発光素子４００の半導体層が単一の結晶面を有し得るように役立ち得る。
一実施例において、バッファ層３００は、アルミニウム窒化物及び亜鉛酸化物のうちの少なくとも１つで構成されてもよい。
図４は、図２の製造方法によって発光素子４００が形成されることを示す図であり、図５は、図４の発光素子４００が形成される一例示を示すフローチャートである。
図１乃至図５を参照すると、本発明の実施例に係る発光素子－薄膜トランジスタのインテグレーション構造１０は、前記基板１００の上部の発光領域に発光素子４００を形成するステップＳ１３０を通じて製造され得る。
発光素子４００は、第１半導体層４１０、発光層４２０、及び第２半導体層４３０を含むことができる。第１半導体層４１０はｎ型半導体層であり得る。発光層４２０は活性層であり得る。第２半導体層４３０はｐ型半導体層であり得る。
例えば、発光層４２０は、第１半導体層４１０から供給される電子と、第２半導体層４３０から供給される正孔とが結合されることによって、光を発生させることができる。
発光素子４００の半導体層を蒸着する従来の代表的な技術としては、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法などがある。このような方法により半導体層を蒸着するためには、基板１００の温度を１，０００度（℃）～１，１００度（℃）程度に加熱された状態に維持しなければならない。
したがって、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法を用いる場合、半導体薄膜が形成される基板１００は、変形温度が相対的に高い単結晶サファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）、シリコンカーバイド（ＳｉＣ）などに限定される。
しかし、これらの基板１００は、１２インチ以上の大面積ウエハの生産が難しく、生産単価が高いため、大型ＴＶのような大面積のディスプレイを実現するのに困難がある。
また、サファイア基板１００上に半導体薄膜を成長させる場合、マイクロＬＥＤ（Ｍｉｃｒｏ ＬＥＤ）の製造過程において、発光素子４００をガラス基板１００に転写するトランスファー工程が必須であるため、トランスファー工程によるマイクロＬＥＤの生産コストが大きく増加するという問題がある。
このような問題を解決するために、本発明の発光素子４００の半導体薄膜は、物理的蒸着方式及び化学的蒸着方式に追加のエネルギーが供給されることによって低温成長することができる。
例えば、図５に示すように、発光素子４００を形成するステップは、物理的蒸着方式で発光素子４００の半導体薄膜を成長（Ｓ１３１）させるステップ、及び半導体薄膜成長工程中に基板１００に追加のエネルギーを供給（Ｓ１３２）するステップを含むことができる。
具体的には、薄膜成長工程に用いられる物理的蒸着方式は、スパッタリング方式、ｅビーム（ｅ－ｂｅａｍ）蒸着方式、及び熱蒸着方式のうちの少なくとも１つであり得る。
薄膜成長工程ステップで基板１００に供給される追加のエネルギーは、イオンビーム、電子ビーム、プラズマ、紫外線、レーザー、及びＬＥＤ光のうちの少なくとも１つであってもよい。
例えば、本発明の発光素子－薄膜トランジスタのインテグレーション構造１０は、薄膜成長過程にスパッタリングイオンビームが提供されて、半導体層の蒸着に必要なエネルギーの一部をイオンビームの運動エネルギーとして提供されることによって、既存の工程と比較して、半導体薄膜の成長温度を下げることができる。
一実施例において、前記イオンビームスパッタリングには、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、ラドン（Ｒｎ）、水素（Ｈ２）、酸素（Ｏ２）、窒素（Ｎ２）、塩素（Ｃｌ２）、及びアンモニア（ＮＨ３）のうちの少なくとも１つが使用されてもよい。
一実施例において、前記イオンビームスパッタリングに使用されるスパッタリングターゲットは、ガリウム（Ｇａ）またはガリウム窒化物（ＧａＮ）を含むことができる。
半導体層の薄膜蒸着工程が相対的に低い温度で行われる場合、製造工程に使用可能な基板１００の範囲が拡張され得る。
例えば、基板１００は、非晶質基板または多結晶基板であってもよい。
例えば、基板１００は、変形温度が６５０度（℃）以下であるガラス基板、ステンレススチール基板、及び高分子基板のうちの少なくとも１つであってもよい。
このように、発光素子４００の半導体層の製造工程が相対的に低い温度で行われることで、製造工程に使用可能な基板１００の範囲が拡張される場合、基板１００の上部に金属反射膜２００が形成され得る。
例えば、発光素子－薄膜トランジスタのインテグレーション構造１０において、ガラス基板１００上に銀（Ａｇ）反射膜またはアルミニウム（Ａｌ）反射膜が形成されてもよい。
イオンビームスパッタリングを用いて、薄膜成長ステップから単一の結晶面を有する半導体薄膜を成長させる場合、発光素子－薄膜トランジスタのインテグレーション構造１０の生産工程が簡素化され、発光素子－薄膜トランジスタのインテグレーション構造１０の製造コストが減少することができる。
また、イオンビームスパッタリングを用いる場合、窒化物半導体層は、変形温度が６５０度（℃）以下であるガラス基板１００上に蒸着され得る。窒化物半導体層がガラス基板１００上で直接蒸着される場合、サファイア基板１００で窒化物半導体層が蒸着される場合とは異なって、発光素子４００がバックプレーン上に直接製造され得る。
このように、イオンビームスパッタリングを用いて半導体層を蒸着する場合、マイクロＬＥＤディスプレイの生産工程において発光素子チップの作製及び発光素子のトランスファー工程が省略され得る。
したがって、本発明を適用する場合、発光素子チップの作製及びトランスファー工程による生産コストが減少するので、大面積の４Ｋ Ｍｉｃｒｏ－発光素子ＴＶなど、マイクロＬＥＤを含む大型ディスプレイの製造コストを画期的に節減することができる。
図６は、図２の製造方法によって保護層５００が形成されることを示す図である。
図１、図２及び図６を参照すると、本発明の実施例に係る発光素子－薄膜トランジスタのインテグレーション構造１０は、前記発光素子４００の上部に保護層５００を形成するステップＳ１４０を通じて製造され得る。
発光素子－薄膜トランジスタのインテグレーション構造１０において、保護層５００は、絶縁層としての役割を果たすことができる。また、保護層５００は、平坦化層としての役割を果たすことができる。
保護層５００は、ＰＡＣ（Ｐｈｏｔｏ Ａｃｒｙｌ Ｃｏｍｐｏｕｎｄ）のような有機物で構成されてもよい。また、保護層５００は、ＳｉＯ２、ＳｉＮｘのような無機物で構成されてもよい。
保護層５００は単層で形成されてもよい。また、保護層５００は多層で形成されてもよい。
図７は、図２の製造方法によって薄膜トランジスタ６００が形成されることを示す図である。
図１、図２及び図７を参照すると、発光素子－薄膜トランジスタのインテグレーション構造１０は、前記基板１００の上部の駆動領域に薄膜トランジスタ６００を形成するステップＳ１５０を通じて製造され得る。
薄膜トランジスタ６００は、活性層６１０、ゲート６２０、ソース薄膜６３０、及びドレイン薄膜６４０を含むことができる。
前記薄膜トランジスタ６００の前記活性層６１０は、非晶質シリコン、ナノ結晶質シリコン、マイクロ結晶質シリコン、ポリ結晶質シリコン、及びＩｎＧａＺｎＯ系列物質のうちの少なくとも１つを含む酸化物半導体であってもよい。
一実施例において、前記薄膜トランジスタ６００の活性層６１０は、前記発光素子４００の発光層４２０よりも下部に配置され得る。
例えば、本発明の発光素子－薄膜トランジスタのインテグレーション構造１０は、薄膜トランジスタ６００の活性層６１０が発光素子４００の発光層４２０よりも低く配置されることによって、発光素子４００から放出される光が薄膜トランジスタ６００に流入することを防止することができる。
また、前記薄膜トランジスタ６００のソース薄膜６３０は、前記発光素子４００から放出される光が前記薄膜トランジスタ６００の前記活性層６１０に流入することを遮断することができる。
例えば、本発明の発光素子－薄膜トランジスタのインテグレーション構造１０は、薄膜トランジスタ６００のソース薄膜６３０が高く形成されることによって、発光素子４００から発生する光が薄膜トランジスタ６００の活性層６１０に流入することを遮断することができる。
このように、発光素子－薄膜トランジスタのインテグレーション構造１０は、薄膜トランジスタ６００の活性層６１０が発光素子４００の発光層４２０よりも低く配置されることによって、発光素子４００から放出される光によって薄膜トランジスタ６００で発生する漏れ電流を減少させることができる。
図８は、図２の製造方法によって発光素子４００のカソード電極（Ｃａｔｈｏｄｅ）と金属反射膜２００が電気的に接続されることを示す図である。
図１、図２及び図８を参照すると、発光素子－薄膜トランジスタのインテグレーション構造１０は、オーミックコンタクトメタル７００を用いて、前記発光素子４００のカソード電極と前記金属反射膜２００を電気的に接続するステップＳ１６０を通じて製造され得る。
図８に示すように、オーミックコンタクトメタル７００は、カソード電極と金属反射膜２００を電気的に接続することができる。
例えば、発光素子４００のカソード電極は、Ｎ－ＧａＮオーミックコンタクトメタル７００を介して第１半導体層４１０と接続されてもよい。発光素子４００のカソード電極は、コンタクトホール（ＶＩＡ）を介して金属反射膜２００と接続されてもよい。
例えば、カソード電極は、金属反射膜２００と同一に、Ａｇ及びＡｌのうちの少なくとも１つで構成されてもよく、または金属反射膜２００と異なる種類の金属で構成されてもよい。
例えば、発光素子４００のカソード電極がオーミックコンタクトメタル７００を介して前記金属反射膜２００と電気的に接続されることによって、金属反射膜２００は共通の負極として使用され得る。
したがって、発光素子－薄膜トランジスタのインテグレーション構造１０は、金属反射膜２００を共通の負極として使用することによって、発光素子４００の電気的特性を改善し、発光素子－薄膜トランジスタのインテグレーション構造１０の製造工程を単純化し、発光素子－薄膜トランジスタのインテグレーション構造１０の製造コストを減少させることができる。
図９は、薄膜トランジスタ６００にゲートライン及びデータラインが接続されることを示す図である。
図９に示すように、薄膜トランジスタ６００のソース薄膜６３０はデータラインに接続され得る。薄膜トランジスタ６００のゲート６２０はゲートラインに接続され得る。
例えば、発光素子－薄膜トランジスタのインテグレーション構造１０は、データライン及びゲートラインに接続されてデータ電圧及びゲート電圧の印加を受けることによって、目標とする光を出力することができる。
図１０は、本発明の他の実施例に係る発光素子－薄膜トランジスタのインテグレーション構造１０を示す断面図であり、図１１は、図１０の発光素子－薄膜トランジスタのインテグレーション構造１０の製造方法を示すフローチャートである。
図１０を参照すると、本発明の発光素子－薄膜トランジスタのインテグレーション構造１０は、基板１００、金属反射膜２００、バッファ層３００、発光素子４００、保護層５００、薄膜トランジスタ６００、及びオーミックコンタクトメタル７００を含むことができる。
具体的には、発光素子－薄膜トランジスタのインテグレーション構造１０は、発光領域及び駆動領域を含む基板１００、前記基板１００上に形成される金属反射膜２００、前記金属反射膜２００の上部に形成されるバッファ層３００、前記発光領域に配置される発光素子４００、前記発光素子４００上に形成される保護層５００、前記駆動領域に配置され、前記発光素子４００を駆動する薄膜トランジスタ６００、及び前記発光素子４００のカソード電極（Ｃａｔｈｏｄｅ）と前記金属反射膜２００とを電気的に接続するオーミックコンタクトメタル７００を含むことができる。
例えば、前記発光素子４００及び前記薄膜トランジスタ６００は、前記基板１００上に一体に形成されてもよい。
一実施例において、前記発光素子４００及び前記薄膜トランジスタ６００は、発光素子－薄膜トランジスタ統合基板を用いて一括製造されてもよい。
例えば、前記発光素子－薄膜トランジスタ統合基板は、前記基板１００、前記金属反射膜２００、前記バッファ層３００、発光素子層、前記保護層５００、及び薄膜トランジスタ層が順次積層されてもよい。
図１１を参照すると、発光素子－薄膜トランジスタのインテグレーション構造１０は、前記発光素子－薄膜トランジスタ統合基板を製造するステップ（Ｓ２１０）、前記薄膜トランジスタ層をエッチングするステップ（Ｓ２２０）、光防止膜ＬＢを形成するステップ（Ｓ２３０）、前記薄膜トランジスタ６００のゲート６２０を形成するステップ（Ｓ２４０）、前記発光素子層の上部にＴＣＯを形成するステップ（Ｓ２５０）、前記ＴＣＯと前記薄膜トランジスタ６００との間に絶縁保護膜ＤＰを形成するステップ（Ｓ２６０）、前記薄膜トランジスタ６００のソース薄膜６３０及びドレイン薄膜６４０を形成するステップ（Ｓ２７０）、及びオーミックコンタクトメタル７００を用いて、前記発光素子４００のカソード電極と前記金属反射膜２００とを電気的に接続するステップ（Ｓ２８０）を通じて製造され得る。
本発明の発光素子－薄膜トランジスタのインテグレーション構造１０は、トランスファー工程なしに基板１００上に直接作製され得る。
また、発光素子－薄膜トランジスタのインテグレーション構造１０は、発光素子－薄膜トランジスタ統合基板を用いることによって、基板１００上に一括製造され得る。
また、発光素子－薄膜トランジスタのインテグレーション構造１０は、基板１００の上部に金属反射膜２００を含み、金属反射膜２００を用いて、発光素子４００の発光層４２０で発生した光を上部に取り出すことによって、発光素子４００の上端に放出される光の量及び光取り出し効率を増加させることができる。
以下、本発明の発光素子－薄膜トランジスタのインテグレーション構造１０の具体的な特徴については、図１２乃至図１９を通じて説明する。
図１２は、図１１の製造方法によって発光素子－薄膜トランジスタ統合基板が製造されたことを示す図である。
図１０、図１１、及び図１２を参照すると、発光素子－薄膜トランジスタのインテグレーション構造１０は、前記発光素子－薄膜トランジスタ統合基板を製造するステップＳ２１０を通じて製造され得る。
発光素子－薄膜トランジスタ統合基板は、前記基板１００、前記金属反射膜２００、前記バッファ層３００、発光素子層、前記保護層５００、及び薄膜トランジスタ層が順次積層され得る。
ここで、発光素子層は、図１１の製造方法による工程を通じて発光素子４００となり得る。また、薄膜トランジスタ層は、図１１の製造方法による工程を通じて薄膜トランジスタ６００となり得る。
発光素子－薄膜トランジスタ統合基板は、発光素子－薄膜トランジスタのインテグレーション構造１０の製造工程の前に予め製造され得る。
例えば、発光素子－薄膜トランジスタのインテグレーション構造１０は、予め製造された発光素子－薄膜トランジスタ統合基板をベースとして、図１１の製造方法によって製造されることによって、薄膜トランジスタ６００の製造工程及び発光素子４００の製造工程の区分なしに、基板１００上で一括して製造され得る。
図１３は、図１１の製造方法によって薄膜トランジスタ層がエッチングされることを示す図である。
図１０、図１１、及び図１３を参照すると、発光素子－薄膜トランジスタのインテグレーション構造１０は、前記薄膜トランジスタ層をエッチングするステップＳ２２０を通じて製造され得る。
薄膜トランジスタ層は、薄膜トランジスタ６００の活性層６１０及びゲートインシュレータＧＩを含むことができる。
薄膜トランジスタ層は、前記発光素子層を露出させるためにエッチングされ得る。
例えば、駆動領域上に薄膜トランジスタ６００を形成するために、薄膜トランジスタ層において駆動領域を除いた部分がエッチングされ得る。
ここで、保護層５００の一部が薄膜トランジスタ層と共にエッチングされ得る。
図１４は、図１１の製造方法によって光防止膜ＬＢが形成されることを示す図である。
図１０、図１１、及び図１４を参照すると、発光素子－薄膜トランジスタのインテグレーション構造１０は、光防止膜ＬＢを形成するステップＳ２３０を通じて製造され得る。
光防止膜ＬＢは、発光素子４００から放出される光が薄膜トランジスタ６００に流入することを防止することができる。
例えば、光防止膜ＬＢは、発光素子層の発光層４２０を垂直方向に横切る形態で形成されることによって、発光素子４００から発生する光が薄膜トランジスタ６００の活性層６１０に流入することを遮断することができる。
例えば、光防止膜ＬＢの縁部には薄い絶縁膜が追加されてもよい。
このように、発光素子－薄膜トランジスタのインテグレーション構造１０は、光防止膜ＬＢを含むことによって、発光素子４００から放出される光によって薄膜トランジスタ６００で発生する漏れ電流を減少させることができる。
図１５は、図１１の製造方法によって薄膜トランジスタ６００のゲート６２０が形成されることを示す図である。
図１０、図１１、及び図１５を参照すると、発光素子－薄膜トランジスタのインテグレーション構造１０は、前記薄膜トランジスタ６００のゲート６２０を形成するステップＳ２４０を通じて製造され得る。
例えば、ゲート６２０は、薄膜トランジスタ層のゲートインシュレータＧＩがパターニングされることによって、形成されてもよい。
前記ゲート６２０はゲートラインに接続され、ゲート電圧の印加を受けることができる。
図１６は、図１１の製造方法によって発光素子層の上部にＴＣＯが形成されることを示す図である。
図１０、図１１、及び図１６を参照すると、発光素子－薄膜トランジスタのインテグレーション構造１０は、前記発光素子層の上部にＴＣＯを形成するステップＳ２５０を通じて製造され得る。
例えば、ＴＣＯは、発光素子層の上部の発光領域に形成されてもよい。
ＴＣＯは、発光素子４００の発光層４２０から出力される光を上部に通過させることができるように透明導電性物質を含むことができる。
一実施例において、ＴＣＯは、ｐ－オーミックコンタクト機能を行うことができる。
発光素子４００は、第１半導体層４１０、発光層４２０、及び第２半導体層４３０を含むことができる。
具体的には、ＴＣＯは、発光素子４００の発光層４２０から放出された光源が外部に出力され得るように、透明性を有する物質で構成され得る。
例えば、ＴＣＯは、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＺＴＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｔｉｎ Ｏｘｉｄｅ）、ＩＣＯ（Ｉｎｄｉｕｍ Ｃｅｓｉｕｍ Ｏｘｉｄｅ）、ＩＷＯ（Ｉｎｄｉｕｍ Ｔｕｎｇｓｔｅｎ Ｏｘｉｄｅ）、アルミニウムが添加されたＺｎＯ（Ｚｉｎｃ Ｏｘｉｄｅ）、ＰＥＤＯＴ：ＰＳＳ、ポリアニリン（Ｐｏｌｙａｎｉｌｉｎｅ）、及びポリチオフェン（Ｐｏｌｙｔｈｉｏｐｈｅｎｅ）のうちの少なくとも１つを含むことができる。
ＴＣＯは、発光素子４００と電気的に接続され得る。例えば、ＴＣＯは、オーミック電極を介して発光素子４００の第２半導体層４３０と電気的に接続されてもよい。
図１７は、図１１の製造方法によってＴＣＯと薄膜トランジスタ６００との間に絶縁保護膜ＤＰが形成されることを示す図である。
図１０、図１１、及び図１７を参照すると、発光素子－薄膜トランジスタのインテグレーション構造１０は、前記ＴＣＯと前記薄膜トランジスタ６００との間に絶縁保護膜ＤＰを形成するステップＳ２６０を通じて製造され得る。
絶縁保護膜ＤＰは、ＴＣＯと薄膜トランジスタ６００との間に形成されることによって、ＴＣＯから放出される光が薄膜トランジスタ６００に流入することを防止することができる。
例えば、絶縁保護膜ＤＰは、ＳｉＯ２、ＴｉＯ２、ＺｒＯ２、及びＡｌ２Ｏ３のうちの少なくとも１つを含むことができる。
図１８は、図１１の製造方法によって薄膜トランジスタ６００のソース薄膜６３０及びドレイン薄膜６４０が形成されることを示す図である。
図１０、図１１、及び図１８を参照すると、発光素子－薄膜トランジスタのインテグレーション構造１０は、前記薄膜トランジスタ６００のソース薄膜６３０及びドレイン薄膜６４０を形成するステップＳ２７０を通じて製造され得る。
薄膜トランジスタ６００は、活性層６１０、ゲート６２０、ソース薄膜６３０、及びドレイン薄膜６４０を含むことができる。
例えば、ソース薄膜６３０は、前記絶縁保護膜ＤＰ上に形成されてもよい。
ソース薄膜６３０は、ｐ－オーミックコンタクト機能を行うＴＣＯと活性層６１０とを電気的に接続することができる。
例えば、ドレイン薄膜６４０は、活性層６１０上に形成されてもよい。
前記薄膜トランジスタ６００の前記活性層６１０は、非晶質シリコン、ナノ結晶質シリコン、マイクロ結晶質シリコン、ポリ結晶質シリコン、及びＩｎＧａＺｎＯ系列物質のうちの少なくとも１つを含む酸化物半導体であってもよい。
例えば、薄膜トランジスタ６００のソース薄膜６３０は、データラインに接続され、データ電圧の印加を受けることができる。
図１９は、図１１の製造方法によって発光素子４００のカソード電極（Ｃａｔｈｏｄｅ）を金属反射膜２００と電気的に接続することを示す図である。
図１０、図１１、及び図１９を参照すると、発光素子－薄膜トランジスタのインテグレーション構造１０は、オーミックコンタクトメタル７００を用いて、前記発光素子４００のカソード電極と前記金属反射膜２００とを電気的に接続するステップＳ２８０を通じて製造され得る。
図１９に示すように、オーミックコンタクトメタル７００は、カソード電極と金属反射膜２００を電気的に接続することができる。
例えば、発光素子４００のカソード電極は、Ｎ－ＧａＮオーミックコンタクトメタル７００を介して第１半導体層４１０と接続されてもよい。発光素子４００のカソード電極は、コンタクトホール（ＶＩＡ）を介して金属反射膜２００と接続されてもよい。
例えば、カソード電極は、金属反射膜２００と同一に、Ａｇ及びＡｌのうちの少なくとも１つで構成されてもよく、または金属反射膜２００と異なる種類の金属で構成されてもよい。
例えば、発光素子４００のカソード電極がオーミックコンタクトメタル７００を介して前記金属反射膜２００と電気的に接続されることによって、金属反射膜２００は共通の負極として使用され得る。
すなわち、発光素子－薄膜トランジスタのインテグレーション構造１０は、金属反射膜２００を共通の負極として使用することによって、発光素子４００の電気的特性を改善することができる。
このように、本発明の発光素子－薄膜トランジスタのインテグレーション構造１０は、発光素子－薄膜トランジスタ統合基板を用いることによって、基板１００上に一括製造され得る。
したがって、発光素子－薄膜トランジスタのインテグレーション構造１０の製造工程が単純化され得、発光素子－薄膜トランジスタのインテグレーション構造１０の製造コストが減少することができる。
図２０は、発光素子－薄膜トランジスタ統合基板の他の実施例を示す図であり、図２１は、図２０の発光素子－薄膜トランジスタ統合基板を用いて製造された発光素子－薄膜トランジスタのインテグレーション構造１０を示す図である。
図２０を参照すると、前記発光素子４００及び前記薄膜トランジスタ６００は、発光素子－薄膜トランジスタ統合基板を用いて一括製造され得る。
例えば、前記発光素子－薄膜トランジスタ統合基板は、前記基板１００、前記金属反射膜２００、前記バッファ層３００、発光素子層、ＴＣＯ、前記保護層５００、及び薄膜トランジスタ層が順次積層されてもよい。
すなわち、前記発光素子－薄膜トランジスタ統合基板は、ＴＣＯをさらに含むことができる。
この場合、発光素子－薄膜トランジスタのインテグレーション構造１０の製造工程において、別途に前記発光素子層の上部にＴＣＯを形成するステップが必要ないので、発光素子－薄膜トランジスタのインテグレーション構造１０の製造工程を最小化することができる。
図２２は、発光素子４００の半導体薄膜を形成するための物理的蒸着方式を示す図であり、図２３は、発光素子４００の半導体薄膜を形成するための追加のエネルギーの種類を示す図である。
一実施例において、前記発光素子４００の半導体薄膜は、物理的蒸着方式及び化学的蒸着方式に追加のエネルギーが供給されることによって低温成長することができる。
これによって、基板１００は、ガラス基板、ステンレススチール基板、及び高分子基板のうちの少なくとも１つであってもよい。
図２２を参照すると、前記物理的蒸着方式は、スパッタリング方式、ｅビーム蒸着方式、及び熱蒸着方式のうちの少なくとも１つを用いることができる。
図２３を参照すると、前記追加のエネルギーは、イオンビーム、電子ビーム、プラズマ、紫外線、レーザー、及びＬＥＤ光のうちの少なくとも１つを用いることができる。
したがって、発光素子４００の半導体薄膜の蒸着に必要なエネルギーの一部は、熱エネルギーではなく、追加のエネルギー（例えば、イオンビームエネルギー、プラズマエネルギー、及びＵＶエネルギー）として提供され得る。
すなわち、発光素子４００の半導体薄膜は、イオンビーム、電子ビーム、プラズマ、紫外線、レーザー、及びＬＥＤ光源のうちの少なくとも１つの追加のエネルギーが供給されることによって、半導体薄膜に到達した原子及び分子の移動度を向上させることができる。
例えば、発光素子－薄膜トランジスタのインテグレーション構造１０は、薄膜成長過程にスパッタリングイオンビームが提供されるイオンビームスパッタリング方式を用いることができる。
イオンビームスパッタリングを用いる場合、半導体層の蒸着に必要なエネルギーの一部をイオンビームの運動エネルギーとして提供されるので、半導体薄膜の成長温度が低くなることができる。
前記イオンビームスパッタリングには、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、ラドン（Ｒｎ）、水素（Ｈ２）、酸素（Ｏ２）、窒素（Ｎ２）、塩素（Ｃｌ２）、及びアンモニア（ＮＨ３）のうちの少なくとも１つが使用されてもよい。
前記イオンビームスパッタリングに使用されるスパッタリングターゲットは、ガリウム（Ｇａ）またはガリウム窒化物（ＧａＮ）を含むことができる。
前記発光素子４００の半導体薄膜が相対的に低い温度で行われる場合、製造工程に使用可能な基板１００の範囲が拡張され得る。
例えば、基板１００は、非晶質基板または多結晶基板であってもよい。
例えば、基板１００は、変形温度が６５０度（℃）以下であるガラス基板、ステンレススチール基板、及び高分子基板のうちの少なくとも１つであってもよい。
図２４は、本発明の他の実施例に係る発光素子－薄膜トランジスタのインテグレーション構造１０を示す断面図であり、図２５は、図２４の発光素子－薄膜トランジスタのインテグレーション構造１０の製造方法を示すフローチャートである。
図２４を参照すると、発光素子－薄膜トランジスタのインテグレーション構造１０は、発光領域及び駆動領域を含む基板１００、前記基板１００上に形成される保護層５００、前記駆動領域に配置され、前記発光素子４００を駆動する薄膜トランジスタ６００、前記薄膜トランジスタ６００上に形成される金属反射膜２００、前記発光領域に配置される発光素子４００、及び前記発光素子４００上に形成されるＴＣＯを含むことができる。
例えば、前記薄膜トランジスタ６００及び前記発光素子４００は、前記基板１００上に一体に形成されてもよい。
一実施例において、前記発光素子４００及び前記薄膜トランジスタ６００は、薄膜トランジスタ－発光素子統合基板を用いて一括製造され得る。
特に、発光素子－薄膜トランジスタのインテグレーション構造１０において、発光素子４００は、薄膜トランジスタ６００の上部に形成され得る。
図２５を参照すると、発光素子－薄膜トランジスタのインテグレーション構造１０は、前記薄膜トランジスタ６００－発光素子４００統合基板を製造するステップ（Ｓ３１０）、前記発光素子層をエッチングするステップ（Ｓ３２０）、前記金属反射膜２００をエッチングするステップ（Ｓ３３０）、前記ＴＣＯ及び前記発光素子４００上に絶縁保護膜ＤＰを形成するステップ（Ｓ３４０）、前記ＴＣＯの上部を露出させるステップ（Ｓ３５０）、ゲートインシュレータＧＩをエッチングするステップ（Ｓ３６０）、金属薄膜を蒸着するステップ（Ｓ３７０）、及び前記薄膜トランジスタ６００のゲート６２０、ソース薄膜６３０、及びドレイン薄膜６４０を形成するステップ（Ｓ３８０）を通じて製造され得る。
図２６は、図２５の製造方法によって発光素子－薄膜トランジスタ統合基板が製造されたことを示す図である。
図２６を参照すると、例えば、前記薄膜トランジスタ－発光素子統合基板は、前記基板１００、前記保護層５００、薄膜トランジスタ層、前記金属反射膜２００、発光素子層、及び前記ＴＣＯが順次積層され得る。
すなわち、薄膜トランジスタ－発光素子統合基板は、前記発光素子－薄膜トランジスタ統合基板とは異なって、発光素子層が薄膜トランジスタ層の上部に配置され得る。
これによって、発光素子－薄膜トランジスタのインテグレーション構造１０において、発光素子４００は、薄膜トランジスタ６００の上部に形成され得る。
図２７は、図２６の発光素子－薄膜トランジスタ統合基板を用いて発光素子－薄膜トランジスタのインテグレーション構造１０が製造される過程を示す図である。
前記薄膜トランジスタ－発光素子統合基板を製造するステップＳ３１０は、前記基板１００、前記保護層５００、薄膜トランジスタ層、前記金属反射膜２００、発光素子層、及び前記ＴＣＯが順次積層された前記薄膜トランジスタ－発光素子統合基板を製造することができる。
前記発光素子層をエッチングするステップＳ３２０は、薄膜トランジスタ層を露出させるために、発光素子層において発光領域を除いた部分をエッチングすることができる。
ここで、発光素子層の上部のＴＣＯが発光素子層と共にエッチングされ得る。
前記金属反射膜２００をエッチングするステップＳ３３０は、第１ＰＲパターニングを行い、金属反射膜２００を乾式エッチング又は湿式エッチングすることができる。
例えば、金属反射膜２００がエッチングされることによって、薄膜トランジスタ層の駆動領域が露出することができる。
前記ＴＣＯ及び前記発光素子４００上に絶縁保護膜ＤＰを形成するステップＳ３４０は、発光素子４００を保護するための絶縁保護膜ＤＰを蒸着することができる。
例えば、絶縁保護膜ＤＰは、ＳｉＯ２、ＴｉＯ２、ＺｒＯ２、及びＡｌ２Ｏ３のうちの少なくとも１つを含むことができる。
前記ＴＣＯの上部を露出させるステップＳ３５０は、第２ＰＲパターニングを行い、乾式エッチング又は湿式エッチングでＴＣＯの上部を露出させることができる。
ＴＣＯは、発光素子４００の発光層４２０から放出された光源が外部に出力され得るように、透明性を有する物質で構成され得る。
したがって、発光素子４００の発光層４２０から出力される光が、露出されたＴＣＯの上部に通過することができる。
ゲートインシュレータをエッチングするステップＳ３６０は、第３ＰＲパターニングを行い、ゲートインシュレータＧＩを乾式エッチング又は湿式エッチングすることができる。
金属薄膜を蒸着するステップＳ３７０は、金属物質を蒸着することによって、発光素子４００と薄膜トランジスタ６００を電気的に接続するための金属薄膜を形成することができる。
前記薄膜トランジスタ６００のゲート６２０、ソース薄膜６３０、及びドレイン薄膜６４０を形成するステップＳ３８０は、第４ＰＲパターニングを行い、電極パターニングを行うことによって、ゲート６２０、ソース薄膜６３０、及びドレイン薄膜６４０を形成することができる。
このように、本発明の実施例に係る発光素子－薄膜トランジスタのインテグレーション構造１０は、トランスファー工程なしに基板１００上に直接作製され得る。
また、発光素子－薄膜トランジスタのインテグレーション構造１０は、薄膜トランジスタ－発光素子統合基板を用いることによって、基板１００上に一括製造され得る。
また、発光素子－薄膜トランジスタのインテグレーション構造１０は、基板１００の上部に金属反射膜２００を含み、金属反射膜２００を用いて、発光素子４００の発光層４２０で発生した光を上部に取り出すことによって、発光素子４００の上端に放出される光の量及び光取り出し効率を増加させることができる。
以上で説明された装置は、ハードウェア構成要素、ソフトウェア構成要素、及び／又はハードウェア構成要素とソフトウェア構成要素の組み合わせで実現されてもよい。例えば、実施例で説明された装置及び構成要素は、例えば、プロセッサ、コントローラー、ＡＬＵ（ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）、デジタル信号プロセッサ（ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ）、マイクロコンピュータ、ＦＰＡ（ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ａｒｒａｙ）、ＰＬＵ（ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ｕｎｉｔ）、マイクロプロセッサ、または命令（ｉｎｓｔｒｕｃｔｉｏｎ）を実行し、応答できる他のある装置のように、１つ以上の汎用コンピュータ又は特殊目的のコンピュータを用いて実現されてもよい。処理装置は、運用システム（ＯＳ）及び前記運用システム上で行われる１つ以上のソフトウェアアプリケーションを行うことができる。また、処理装置は、ソフトウェアの実行に応答して、データをアクセス、格納、操作、処理及び生成することもできる。理解の便宜のために、処理装置は、１つが使用されるものとして説明された場合もあるが、当該技術分野における通常の知識を有する者は、処理装置が複数個の処理要素（ｐｒｏｃｅｓｓｉｎｇ ｅｌｅｍｅｎｔ）及び／又は複数タイプの処理要素を含み得ることが分かる。例えば、処理装置は、複数個のプロセッサ又は１つのプロセッサ及び１つのコントローラーを含むことができる。また、並列プロセッサ（ｐａｒａｌｌｅｌ ｐｒｏｃｅｓｓｏｒ）のような、他の処理構成（ｐｒｏｃｅｓｓｉｎｇ ｃｏｎｆｉｇｕｒａｔｉｏｎ）も可能である。
以上のように、実施例をたとえ限定された図面によって説明したが、当該技術分野における通常の知識を有する者であれば、前記の記載から様々な修正及び変形が可能である。例えば、説明された技術が説明された方法と異なる順序で行われたり、及び／又は説明されたシステム、構造、装置、回路などの構成要素が説明された方法と異なる形態で結合又は組み合わせられたり、他の構成要素又は均等物によって代替又は置換されたりしても適切な結果が達成され得る。
したがって、他の具現、他の実施例及び特許請求の範囲と均等なものも、添付の特許請求の範囲に属する。
１０ 発光素子－薄膜トランジスタのインテグレーション構造
１００ 基板
２００ 金属反射膜
３００ バッファ層
４００ 発光素子
５００ 保護層
６００ 薄膜トランジスタ
７００ オーミックコンタクトメタル

Claims (13)

  1. 発光領域及び駆動領域を含む基板と、
    前記基板上に形成される金属反射膜と、
    前記金属反射膜の上部に形成されるバッファ層と、
    前記発光領域に配置される発光素子と、
    前記発光素子上に形成される保護層と、
    前記駆動領域に配置され、前記発光素子を駆動する薄膜トランジスタと、
    前記発光素子のカソード電極と前記金属反射膜とを電気的に接続するオーミックコンタクトメタルとを含み、
    前記発光素子及び前記薄膜トランジスタは、前記基板上に一体に形成され、および、
    前記薄膜トランジスタの活性層は、前記発光素子の発光層よりも下部に配置されることを特徴とする、発光素子－薄膜トランジスタのインテグレーション構造。
  2. 前記薄膜トランジスタのソース薄膜は、前記発光素子から放出される光が前記薄膜トランジスタの前記活性層に流入することを遮断することを特徴とする、請求項１に記載の発光素子－薄膜トランジスタのインテグレーション構造。
  3. 前記薄膜トランジスタの前記活性層は、非晶質シリコン、ナノ結晶質シリコン、マイクロ結晶質シリコン、ポリ結晶質シリコン、及びＩｎＧａＺｎＯ系列物質のうちの少なくとも１つを含む酸化物半導体であることを特徴とする、請求項１に記載の発光素子－薄膜トランジスタのインテグレーション構造。
  4. 基板上に金属反射膜を形成するステップと、
    前記金属反射膜の上部にバッファ層を形成するステップと、
    前記基板の上部の発光領域に発光素子を形成するステップと、
    前記発光素子の上部に保護層を形成するステップと、
    前記基板の上部の駆動領域に薄膜トランジスタを形成するステップと、
    オーミックコンタクトメタルを用いて、前記発光素子のカソード電極と前記金属反射膜とを電気的に接続するステップと、を含む、請求項１に記載の発光素子－薄膜トランジスタのインテグレーション構造の製造方法。
  5. 発光領域及び駆動領域を含む基板と、
    前記基板上に形成される金属反射膜と、
    前記金属反射膜の上部に形成されるバッファ層と、
    前記発光領域に配置される発光素子と、
    前記発光素子上に形成される保護層と、
    前記駆動領域に配置され、前記発光素子を駆動する薄膜トランジスタと、
    前記発光素子のカソード電極と前記金属反射膜とを電気的に接続するオーミックコンタクトメタルとを含み、
    前記発光素子及び前記薄膜トランジスタは、前記基板上に一体に形成され、
    前記発光素子及び前記薄膜トランジスタは、発光素子－薄膜トランジスタ統合基板を用いて一括製造され、
    前記発光素子－薄膜トランジスタ統合基板は、
    前記基板、前記金属反射膜、前記バッファ層、発光素子層、前記保護層、及び薄膜トランジスタ層が順次積層されたことを特徴とする、発光素子－薄膜トランジスタのインテグレーション構造。
  6. 前記発光素子－薄膜トランジスタ統合基板を製造するステップと、
    前記発光素子層の露出のために前記薄膜トランジスタ層をエッチングするステップと、
    光防止膜を形成するステップと、
    前記薄膜トランジスタのゲートを形成するステップと、
    前記発光素子層の上部にＴＣＯを形成するステップと、
    前記ＴＣＯと前記薄膜トランジスタとの間に絶縁保護膜を形成するステップと、
    前記薄膜トランジスタのソース薄膜及びドレイン薄膜を形成するステップと、
    オーミックコンタクトメタルを用いて、前記発光素子のカソード電極と前記金属反射膜とを電気的に接続するステップと、を含む、請求項５に記載の発光素子－薄膜トランジスタのインテグレーション構造の製造方法。
  7. 発光領域及び駆動領域を含む基板と、
    前記基板上に形成される金属反射膜と、
    前記金属反射膜の上部に形成されるバッファ層と、
    前記発光領域に配置される発光素子と、
    前記発光素子上に形成される保護層と、
    前記駆動領域に配置され、前記発光素子を駆動する薄膜トランジスタと、
    前記発光素子のカソード電極と前記金属反射膜とを電気的に接続するオーミックコンタクトメタルとを含み、
    前記発光素子及び前記薄膜トランジスタは、前記基板上に一体に形成され、
    前記発光素子及び前記薄膜トランジスタは、発光素子－薄膜トランジスタ統合基板を用いて一括製造され、
    前記発光素子－薄膜トランジスタ統合基板は、
    前記基板、前記金属反射膜、前記バッファ層、発光素子層、ＴＣＯ、前記保護層、及び薄膜トランジスタ層が順次積層されたことを特徴とする、発光素子－薄膜トランジスタのインテグレーション構造。
  8. 前記金属反射膜は、
    Ａｇ及びＡｌのうちの少なくとも１つを含み、前記発光素子から発生する光を反射させることによって、前記発光素子の光取り出し効率を増加させることを特徴とする、請求項１に記載の発光素子－薄膜トランジスタのインテグレーション構造。
  9. 前記発光素子の半導体薄膜は、物理的蒸着方式及び化学的蒸着方式に追加のエネルギーが供給されることによって低温成長し、
    前記基板は、ガラス基板、ステンレススチール基板、及び高分子基板のうちの少なくとも１つであることを特徴とする、請求項１に記載の発光素子－薄膜トランジスタのインテグレーション構造。
  10. 前記物理的蒸着方式は、スパッタリング方式、ｅビーム（ｅ－ｂｅａｍ）蒸着方式、及び熱蒸着方式のうちの少なくとも１つを用いることを特徴とする、請求項９に記載の発光素子－薄膜トランジスタのインテグレーション構造。
  11. 前記追加のエネルギーは、イオンビーム、電子ビーム、プラズマ、紫外線、レーザー、及びＬＥＤ光のうちの少なくとも１つを用いることを特徴とする、請求項９に記載の発光素子－薄膜トランジスタのインテグレーション構造。
  12. 発光領域及び駆動領域を含む基板と、
    前記基板上に形成される保護層と、
    前記発光領域に配置される発光素子と、
    前記駆動領域に配置され、前記発光素子を駆動する薄膜トランジスタと、
    前記薄膜トランジスタ上に形成される金属反射膜と、
    前記発光素子上に形成されるＴＣＯとを含み、
    前記薄膜トランジスタ及び前記発光素子は、前記基板上に一体に形成され、
    前記発光素子及び前記薄膜トランジスタは、薄膜トランジスタ－発光素子統合基板を用いて一括製造され、
    前記薄膜トランジスタ－発光素子統合基板は、
    前記基板、前記保護層、薄膜トランジスタ層、前記金属反射膜、発光素子層、及び前記ＴＣＯが順次積層されたことを特徴とする、発光素子－薄膜トランジスタのインテグレーション構造。
  13. 前記薄膜トランジスタ－発光素子統合基板を製造するステップと、
    前記薄膜トランジスタ層の露出のために前記発光素子層をエッチングするステップと、
    前記金属反射膜をエッチングするステップと、
    前記ＴＣＯ及び前記発光素子上に絶縁保護膜を形成するステップと、
    前記ＴＣＯの上部を露出させるステップと、
    ＧＩをエッチングするステップと、
    金属薄膜を蒸着するステップと、
    前記薄膜トランジスタのゲート、ソース薄膜、及びドレイン薄膜を形成するステップと、を含む、請求項１２に記載の発光素子－薄膜トランジスタのインテグレーション構造の製造方法。
JP2024522327A 2021-10-19 2022-10-13 発光素子－薄膜トランジスタのインテグレーション構造 Active JP7716801B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2021-0138964 2021-10-19
KR20210138964 2021-10-19
KR1020220129462A KR102766104B1 (ko) 2021-10-19 2022-10-11 발광소자-박막트랜지스터 인테그레이션 구조
KR10-2022-0129462 2022-10-11
PCT/KR2022/015504 WO2023068654A1 (ko) 2021-10-19 2022-10-13 발광소자-박막트랜지스터 인테그레이션 구조

Publications (2)

Publication Number Publication Date
JP2024537366A JP2024537366A (ja) 2024-10-10
JP7716801B2 true JP7716801B2 (ja) 2025-08-01

Family

ID=86058244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2024522327A Active JP7716801B2 (ja) 2021-10-19 2022-10-13 発光素子－薄膜トランジスタのインテグレーション構造

Country Status (3)

Country Link
US (1) US20240413142A1 (ja)
JP (1) JP7716801B2 (ja)
WO (1) WO2023068654A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159980A (ja) 2006-12-26 2008-07-10 Kyocera Corp 発光素子及び照明装置
US20130126890A1 (en) 2011-11-23 2013-05-23 International Business Machines Corporation Integrating active matrix inorganic light emitting diodes for display devices
JP2014078575A (ja) 2012-10-10 2014-05-01 Sanken Electric Co Ltd 半導体発光装置
US20190198715A1 (en) 2017-12-22 2019-06-27 Lg Display Co., Ltd. Micro LED Display Panel and Method of Manufacturing the Same
JP6723484B1 (ja) 2019-03-15 2020-07-15 三菱電機株式会社 Ｌｅｄディスプレイ、及びｌｅｄディスプレイの製造方法
CN111463231A (zh) 2020-04-13 2020-07-28 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
US20210118944A1 (en) 2019-10-22 2021-04-22 Samsung Electronics Co., Ltd. Micro led device and method of manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181073A (ja) * 1994-12-21 1996-07-12 Canon Inc 半導体ウエハ及び結晶成長方法
KR102651097B1 (ko) * 2016-10-28 2024-03-22 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
KR20180078941A (ko) * 2016-12-30 2018-07-10 (재)한국나노기술원 액티브 매트릭스 디스플레이용 led 소자 및 그의 제조방법
KR102316326B1 (ko) * 2017-03-07 2021-10-22 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR102800331B1 (ko) * 2019-12-11 2025-04-28 삼성전자주식회사 디스플레이 장치 및 그 제조 방법
KR102940075B1 (ko) * 2020-02-25 2026-03-17 삼성전자주식회사 디스플레이 장치 및 이에 구비되는 디스플레이 패널

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159980A (ja) 2006-12-26 2008-07-10 Kyocera Corp 発光素子及び照明装置
US20130126890A1 (en) 2011-11-23 2013-05-23 International Business Machines Corporation Integrating active matrix inorganic light emitting diodes for display devices
JP2014078575A (ja) 2012-10-10 2014-05-01 Sanken Electric Co Ltd 半導体発光装置
US20190198715A1 (en) 2017-12-22 2019-06-27 Lg Display Co., Ltd. Micro LED Display Panel and Method of Manufacturing the Same
JP6723484B1 (ja) 2019-03-15 2020-07-15 三菱電機株式会社 Ｌｅｄディスプレイ、及びｌｅｄディスプレイの製造方法
US20210118944A1 (en) 2019-10-22 2021-04-22 Samsung Electronics Co., Ltd. Micro led device and method of manufacturing the same
CN111463231A (zh) 2020-04-13 2020-07-28 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Also Published As

Publication number Publication date
JP2024537366A (ja) 2024-10-10
WO2023068654A1 (ko) 2023-04-27
US20240413142A1 (en) 2024-12-12

Similar Documents

Publication Publication Date Title
CN112768571B (zh) 一种微型发光二极管结构的制造方法
US9236505B2 (en) Solar cell and method for manufacturing the same
WO2014012334A1 (zh) 阵列基板的制造方法及阵列基板、显示装置
KR102094847B1 (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
US20130001602A1 (en) Organic light emitting device, organic light emitting display apparatus, and methods of manufacturing the same
US9484362B2 (en) Display substrate and method of manufacturing a display substrate
US20140175423A1 (en) Thin film transistor array panel and method of manufacturing the same
EP3621105B1 (en) Oled display panel and method for manufacturing same
KR101117727B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
US20170338113A1 (en) Fabrication Method of Oxide Semiconductor Thin Film and Fabrication Method of Thin Film Transistor
CN104037127A (zh) 一种多晶硅层及显示基板的制备方法、显示基板
US12324278B2 (en) Semiconductor epitaxial structure and application and manufacturing methods thereof
KR102766104B1 (ko) 발광소자-박막트랜지스터 인테그레이션 구조
JP7716801B2 (ja) 発光素子－薄膜トランジスタのインテグレーション構造
KR100961182B1 (ko) 투명 전자 소자 및 그 제조 방법
US20150104944A1 (en) Method of forming patterns for semiconductor device
CN210429860U (zh) 一种具有高稳定性电流阻挡层的led芯片
WO2015027656A1 (zh) 氮化镓基发光二极管的制作方法及氮化镓基发光二极管
CN115394885A (zh) 具有电流阻挡层的发光二极管及其制造方法
CN104269473A (zh) 一种单电极led芯片的制作方法及芯片结构
CN112242406A (zh) 阵列基板及其制作方法、显示装置
CN213327795U (zh) 一种半导体外延结构及其应用
KR100813229B1 (ko) 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
KR101139185B1 (ko) 산화물 반도체 박막의 형성 방법, 산화물 반도체 트렌지스터, 및 산화물 반도체 트렌지스터의 형성 방법
WO2024048004A1 (ja) 積層構造体、半導体デバイス及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20250226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250304

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20250602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250714

R150 Certificate of patent or registration of utility model

Ref document number: 7716801

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150