JP7691970B2 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP7691970B2
JP7691970B2 JP2022501072A JP2022501072A JP7691970B2 JP 7691970 B2 JP7691970 B2 JP 7691970B2 JP 2022501072 A JP2022501072 A JP 2022501072A JP 2022501072 A JP2022501072 A JP 2022501072A JP 7691970 B2 JP7691970 B2 JP 7691970B2
Authority
JP
Japan
Prior art keywords
layer
isolation trench
semiconductor layer
imaging device
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022501072A
Other languages
English (en)
Other versions
JPWO2021167060A1 (ja
Inventor
真弘 小田
広樹 高橋
博之 土井
浩久 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tower Semiconductor Ltd
Original Assignee
Tower Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tower Semiconductor Ltd filed Critical Tower Semiconductor Ltd
Publication of JPWO2021167060A1 publication Critical patent/JPWO2021167060A1/ja
Application granted granted Critical
Publication of JP7691970B2 publication Critical patent/JP7691970B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H10F39/151—Geometry or disposition of pixel elements, address lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H10F39/157—CCD or CID infrared image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本開示は、固体撮像装置に関する。
近年、赤外領域の感度を大幅に高めたイメージセンサが多く提案されている。シリコンの赤外吸収感度は低いので、感度の向上のためには、赤外線がシリコン基板を透過する距離を延ばすことが有効である。そのことから、シリコン基板を厚く形成する技術が数多く提案されている。
一方で、感度を向上する技術として、裏面照射型のイメージセンサが提案されている。これは、能動素子を形成する面とは反対側の面から光を入射させるイメージセンサである。これを開示する特許文献１によれば、裏面側の暗電流を抑制するために、裏面の表面にｐ型層を形成し、表面側から深いＰ型ウエルを介して電位固定する技術が開示されている。
特開２００３－３１７８５号公報
しかしながら、赤外感度を向上するためにシリコン基板の厚みを増加させると、深いＰ型ウエル領域を裏面側まで延伸することが困難になる。この結果、裏面側のｐ型層を電位固定することができなくなり、暗電流が増加してしまう。
以上に鑑み、本開示の技術は、赤外感度向上のために、裏面照射型のイメージセンサのシリコン基板の厚みを大きくしても、暗電流劣化のない、良好な画質を得ることが可能な撮像装置を提供することを目的とする。
本開示の固体撮像装置は、複数の単位画素からなる画素アレイを有する固体撮像装置である。それぞれの単位画素は、光電変換により信号電荷を発生させる光電変換素子、及び、信号電荷を電気信号に変換すると共に出力する能動素子を含む。固体撮像装置は、Ｎ型の半導体層と、半導体層上に積層され、光電変換素子及び能動素子を含む素子層と、素子層上に積層され、能動素子に対して配線を行う配線層と、前記の半導体層を貫通する素子分離溝とを備える。素子層は、Ｐ型領域及びＮ型領域を含む。半導体層の素子層と反対側の面に、第１のホール蓄積層が形成されている。半導体層及び素子層の素子分離溝と接する部分に、第２のホール蓄積層が形成されている。素子層のＰ型領域と、第１のホール蓄積層とは、第２のホール蓄積層により接続されている。
本開示の固体撮像装置によると、厚さが大きくなっても、暗電流の増加を抑制することができる。
図１は、第１の実施形態の固体撮像装置について、模式的な断面を示す図である。 図２は、比較例の固体撮像装置を示す図である。 図３は、第２の実施形態の固体撮像装置について、模式的な断面を示す図である。 図４は、図３の固体撮像装置におけるビア部ＤＴＩの形状を模式的に示す平面図である。 図５は、第３の実施形態の固体撮像装置について、模式的な断面を示す図である。 図６は、図５の固体撮像装置における周縁部ＤＴＩの形状を模式的に示す平面図である。 図７は、第４の実施形態の固体撮像装置について、模式的な断面を示す図である。 図８は、図７の固体撮像装置における端部Ｎ型ウエル領域及び周縁部ＤＴＩの形状を模式的に示す平面図である。 図９は、第５の実施形態の固体撮像装置の構成を模式的に示す平面図である。 図１０は、本開示固体撮像装置の製造方法を説明する図である。 図１１は、図１０に続いて、本開示固体撮像装置の製造方法を説明する図である。 図１２は、図１１に続いて、本開示固体撮像装置の製造方法を説明する図である。 図１３は、図１２に続いて、本開示固体撮像装置の製造方法を説明する図である。 図１４は、図１３に続いて、本開示固体撮像装置の製造方法を説明する図である。 図１５は、図１４に続いて、本開示固体撮像装置の製造方法を説明する図である。 図１６は、図１５に続いて、本開示固体撮像装置の製造方法を説明する図である。 図１７は、図１６に続いて、本開示固体撮像装置の製造方法を説明する図である。
以下、本開示の各実施形態について、図面を参照して説明する。
（第１の実施形態）
図１は、本開示の第１の実施形態の例示的固体撮像装置１００について、要部の断面を模式的に示す図である。
固体撮像装置１００は、Ｎ型半導体層１０１と、その上に積層され、光電変換素子及び能動素子を含む素子層１０２と、更にその上に積層され、能動素子等に対する配線を行う配線層１０３とを備える。固体撮像装置１００において、入射光は、素子層１０２に対して配線層１０３とは反対側のＮ型半導体層１０１の側から入射する。
Ｎ型半導体層１０１及び素子層１０２は、Ｎ型半導体基板（図示せず）上に形成したＮ型のエピタキシャル層を用いて形成される。当該Ｎ型のエピタキシャル層の上部の領域に、Ｐ型及びＮ型の領域と、絶縁層とを形成することにより、素子層１０２が形成される。Ｎ型のエピタキシャル層の素子層１０２よりも下方の領域は、Ｎ型半導体層１０１となる。尚、これは一例であり、Ｎ型半導体層１０１及び素子層１０２の形成方法について、特に限定はされない。
素子層１０２は、より具体的には、Ｐ型ウエル領域１１０、Ｎ型ウエル領域１１１、Ｐ型層１１２、Ｎ型の領域であるフォトダイオード１１３、高濃度Ｎ型層１１５及び高濃度Ｐ型層１１６について、不純物の導入等により設けられている。更に、Ｎ型半導体層１０１を貫通し、且つ、素子層１０２の一部を除去するように溝を形成すると共に、当該溝に不純物を埋め込むことにより、素子分離溝であるＳＴＩ１１４（Shallow Trench Isolation）が設けられている。
フォトダイオード１１３は、入射した光により光電変換を行い、信号電荷を発生させる。Ｎ型ウエル領域１１１等を含む能動素子は、フォトダイオード１１３が発生させた信号電荷を電気信号に変換し、且つ、出力する。このようなフォトダイオード１１３及び能動素子を含むように、単位画素が構成される。当該単位画素は行列状に配置されて、画素アレイを構成している。また、画素アレイの周辺部には、Ｐ型ウエル領域及びＮ型ウエル領域により分離された回路が形成されている。
素子層１０２上には、素子上絶縁膜１２０及びその上に形成された転送ゲート１２１を含む配線層１０３が形成されている。
また、Ｎ型半導体層１０１に対して、素子層１０２とは反対側の面から素子層１０２のＰ型層１１２に達する素子分離溝であるＤＴＩ１３５（Deep Trench Isolation）が設けられている。ＤＴＩ１３５は、Ｎ型半導体層１０１を貫通して素子層１０２の一部を削る深さの溝１３６を形成し、溝１３６内に第１の絶縁膜１３２を埋め込むことにより形成される。
但し、第１の絶縁膜１３２が埋め込まれるよりも前に、溝１３６の側壁及び底面を覆うように、ハフニウム酸化物（ＨｆＯ２）又はアルミニウム酸化物（Ａｌ２Ｏ３）からなる金属酸化膜１３１が形成されている。
金属酸化膜１３１は、溝１３６の内側を覆うと共に、Ｎ型半導体層１０１の表面を覆うように形成されている。従って、第１の絶縁膜１３２は、金属酸化膜１３１を介して溝１３６の内側を埋め込んでいる。また、第１の絶縁膜１３２は、溝１３６の外においても、金属酸化膜１３１を覆うように形成されている。更に、絶縁膜１３２を覆うように、第２の絶縁膜１３３が形成されている。
金属酸化膜１３１には、Ｎ型半導体層１０１及び素子層１０２に面する側に、負の固定電荷が形成される。これにより、Ｎ型半導体層１０１及び素子層１０２において、金属酸化膜１３１と接する部分には、ＧＮＤ端子からＰ型ウエル層１１０を介してホール（正孔）が供給され、蓄積されてＰ型となったホール蓄積層１３０が形成される。より詳しくは、Ｎ型半導体層１０１における素子層１０２と反対側の面に沿って第１のホール蓄積層１３０ａが形成されると共に、溝１３６の底面及び側壁の部分には第２のホール蓄積層１３０ｂが形成される。
また、Ｎ型半導体層１０１及び素子層１０２を貫通するビア１４０（シリコン貫通電極。ＴＳＶ；Through-Silicon Via）が形成されている。ビア１４０は、Ｎ型半導体層１０１及び素子層１０２とは第２の絶縁膜１３３によって絶縁されている。また、ビア１４０に対して、配線層１０３の側では銅配線１２２が接続され、且つ、Ｎ型半導体層１０１側では電極パッド１４１が接続されている。
以上のような本開示の固体撮像装置１００において、素子層１０２におけるＰ型の領域（Ｐ型層１１２等）と、Ｎ型半導体層１０１における素子層１０２とは反対側のＰ型の領域である第１のホール蓄積層１３０ａとは、ＤＴＩ１３５に沿って形成された第２のホール蓄積層１３０ｂによって電気的に接続される。従って、Ｎ型半導体層１０１の厚さが大きくなった場合にも、ＤＴＩ１３５の側壁部分に形成される第２のホール蓄積層１３０ｂを介してホールが供給されるので、暗電流の増加を抑制することができる。
図２には、固体撮像装置１００におけるＤＴＩ１３５が形成されていない構成である比較例の固体撮像装置１００ａを示す。固体撮像装置１００ａにおいて、Ｎ型半導体層１０１の厚さＴが十分に小さい場合には、素子層１０２側から不純物注入等により深いＰ型ウエル領域を形成し、素子層１０２とは反対側の面（裏面）まで延伸させることができる。この場合は、裏面側のＰ型層の電位を固定することは可能である。
しかしながら、赤外感度を向上させるためにＮ型半導体層１０１の厚さＴを大きくすると、裏面までＰ型ウエル領域を形成することは困難となる。この結果、裏面側のＰ型層の電位を固定することができなくなり、暗電流が増加する。
これに対して、図１に示す本開示の固体撮像装置１００では、裏面側からＤＴＩ１３５が形成され、当該ＤＴＩ１３５に接する部分にホール蓄積層１３０が形成されている。これにより、Ｎ型半導体層１０１が厚くなった場合にも、ホール蓄積層１３０を介して裏面側にホールを供給することができる。この結果、暗電流の増加を抑制し、撮像される画像の質を向上することができる。
（第２の実施形態）
図３に、第２の実施形態の固体撮像装置１００ｂについて模式的な断面図を示す。固体撮像装置１００ｂは、ビア１４０の周囲にビア部ＤＴＩ１３５ａが形成されている他は、図１の固体撮像装置１００と同様である。ビア部ＤＴＩ１３５ａは、固体撮像装置１００のＤＴＩ１３５と同様に、溝に金属酸化膜１３１を介して絶縁膜が埋め込まれた構成である。
また、図４には、平面図として、固体撮像装置１００ｂにおけるビア１４０及びビア部ＤＴＩ１３５ａの模式的な平面構成Ａを示す。ここに示される通り、ビア部ＤＴＩ１３５ａは、ビア１４０の周囲を取り囲むように形成されている。
ビア１４０は、Ｎ型半導体層１０１において、素子層１０２とは反対側に電極パッド１４１を形成するために、シリコン基板（Ｎ型半導体層１０１）を貫通するＴＳＶとして形成される。ＤＴＩ１３５の側面において、ｐ－ｎ接合が形成されており、これはリーク電流が発生する原因となる。
そこで、本実施形態の固体撮像装置１００ｂでは、ビア１４０を取り囲むようにビア部ＤＴＩ１３５ａを形成している。これにより、ビア１４０の周辺のＮ型半導体層１０１ａが電気的に分離されるので、リーク電流の発生が抑制される。
尚、図４の平面構成Ｂは、ビア部ＤＴＩ１３５ａのレイアウトの変形例を示す。平面構成Ａでは、ビア部ＤＴＩ１３５ａは長方形状であり、９０°に曲がる角を有している。これに対し、平面構成Ｂでは、長方形の角において９０°に曲がる代わりに、鈍角（この例では１３５°）に２回に分けて曲がるようにした形状（八角形）である。このように、９０°に曲がる部分を設けない構成とすることにより、ビア部ＤＴＩ１３５ａの寸法が安定し、ビア部ＤＴＩ１３５ａを形成する際の第１の絶縁膜１３２等の埋め込み特性を安定させることができる。尚、ビア部ＤＴＩ１３５ａの平面図における形状について、図示した八角形には限らず、他の形状であっても良い。
（第３の実施形態）
図５に、第３の実施形態の例示的固体撮像装置１００ｃについて模式的な断面図を示す。固体撮像装置１００ｃを図１の固体撮像装置１００と比較すると、ビア１４０と、これに接続される銅配線１２２及び電極パッド１４１が形成されていない。また、ＤＴＩ１３５と同様の構造を有する周縁部ＤＴＩ１３５ｂが形成されている。
また、図６には、平面図として、固体撮像装置１００ｃにおける周縁部ＤＴＩ１３５ｂと、これに囲まれた内部回路領域１５１の模式的な平面構成Ｃを示す。内部回路領域１５１には、Ｎ型ウエル領域及びＰ型ウエル領域が共に設けられ、光電変換素子、能動素子等が構成されている。
図５において、固体撮像装置１００ｃの左端は、チップとして分割（ダイシング）したチップ端１５０である。チップ端１５０には、Ｐウエル層１１０とＮ型半導体層１０１との間、及び、Ｎ型半導体層１０１とホール誘起層１３０ａとの間の２ヶ所にｐ－ｎ接合が形成されており、これもリーク電流の原因となる。そこで、固体撮像装置１００ｃでは、チップ周縁部において、チップ端１５０に沿って周縁部ＤＴＩ１３５ｂが形成されている。周縁部ＤＴＩ１３５ｂは、切れ目無く内側を取り囲んでいる。これにより、チップ端１５０付近のＮ型半導体層１０１ｂが電気的に分離されるので、リーク電流の増加を抑制することができる。
尚、変形例として、図４の平面構成Ｂに示したビア部ＤＴＩ１３５ａと同様に、周縁部ＤＴＩ１３５ｂについても、９０°に曲がる部分を設けない（鈍角、一例として１３５°に曲がる構成とする）ようにしても良い。これを図６の平面構成Ｄに示す。これにより、周縁部ＤＴＩ１３５ｂを安定して形成することができる。
（第４の実施形態）
図７に、第４の実施形態の例示的固体撮像装置１００ｄについて模式的な断面図を示す。固体撮像装置１００ｄを図５の固体撮像装置１００ｃと比較すると、チップ端１５０付近において、素子層１０２に端部Ｎ型ウエル領域１１７が設けられている点が異なる。端部Ｎ型ウエル領域１１７は、Ｎ型半導体層１０１に達している。このようにすると、チップ端１５０（ダイシングされた面）に形成されるｐ－ｎ接合がＮ型半導体層１０１とホール誘起層１３０ａの間の１ヶ所のみとなって少なくなるので、リーク電流の発生を更に抑制することができる。
図８には、平面図として、チップ端１５０付近に形成された端部Ｎ型ウエル領域１１７、その内側に設けられたＰ型ウエル領域１１０、チップ端１５０に沿ってＰ型ウエル領域１１０内に設けられた周縁部ＤＴＩ１３５ｂ、及び、周縁部ＤＴＩ１３５ｂよりも内側に設けられた内部回路領域１５１を示す。また、変形例として、図４の平面構成Ｂの場合と同様に、周縁部ＤＴＩ１３５ｂが鈍角（ここでは１３５°）に曲がるように形成しても良い。これを図８の平面構成Ｆとして示す。
更に、素子層１０２に対し、Ｎ型半導体層１０１に達するようにＮ型ウエル領域を設けてｐ－ｎ接合を減らす構成は、チップ端１５０付近以外にも適用できる。例えば、図３に示すビア１４０周辺において、上記のようなＮ型ウエル領域を設けても良い（図示は省略）。これにより、ビア１４０周辺においてｐ－ｎ接合を削減し、リーク電流を抑制することができる。
（第５の実施形態）
図９に、第５の実施形態の例示的固体撮像装置１００ｅの模式的な平面図を示す。図９は、固体撮像装置１００ｅのチップ全体を示している。
図９において、Ｐ型ウエル領域１１０、Ｎ型ウエル領域１１１及びビア１４０が設けられている。また、第２の実施形態（図３及び図４）にて説明したように、ビア１４０及びこれを囲むビア部ＤＴＩ１３５ａが設けられている。これにより、ビア１４０周辺においてリーク電流が低減される。また、第３の実施形態（図５及び図６）にて説明したように、チップ端１５０に沿って周縁部ＤＴＩ１３５ｂが設けられている。これにより、チップ端１５０付近においてリーク電流が低減される。
また、固体撮像装置１００ｅにおいて、チップの中央側に、複数の単位画素が行列状に配置された画素アレイ１５２が設けられている。画素アレイ１５２を囲むように、環状のアレイ部ＤＴＩ１３５ｃが形成されている。アレイ部ＤＴＩ１３５ｃは、図１に示すＤＴＩ１３５等と同様の構造を有する。
Ｐ型ウエル領域１１０及びアレイ部ＤＴＩ１３５ｃを利用して、画素アレイ１５２内と、周辺部とを電気的に分離することができる。この結果、周辺回路のノイズが画素アレイ１５２に影響する等を抑制することができる。
（第６の実施例）
次に、第６の実施形態として、固体撮像装置の製造方法を説明する。特に、ＤＴＩ１３５の製造方法について詳しく説明する。図１０～図１７は、本開示の固体撮像装置の製造方法を説明する図である。尚、これらの図において、固体撮像装置は、図１等とは上下を逆に示している。
図１０は、ＤＴＩ１３５を形成する前の段階を示している。この構造を得るために、初めに、Ｎ型の半導体基板上に、Ｎ型のエピタキシャル層を形成する。当該エピタキシャル層の上部の領域に対し、不純物注入等の手段を用いて、Ｐ型ウエル領域１１０、Ｎ型ウエル領域１１１、Ｐ型層１１２及びＮ型のフォトダイオード１１３等を形成する。また、ＳＴＩ１１４も形成する。これにより、光電変換素子及び能動素子等を備える画素アレイ１５２が形成され、前記エピタキシャル層が素子層１０２となる。前記のＮ型のエピタキシャル層のうち、素子層１０２よりも下方の領域は、Ｎ型半導体層１０１となる。
続いて、素子層１０２上に、絶縁層１６２内に複数の配線１６１が埋め込まれた配線層１０３を形成する。更に、配線層１０３上に、別のウエハを支持基板１６０として貼り付ける。次に、初めに用いたＮ型の半導体基板の厚さを薄くして、除去する。尚、必要に応じてＮ型半導体層１０１についても薄くして、所定の厚さとしても良い。図１０は、この状態について、支持基板１６０を下にして示したものである。
次に、図１１の工程を行う。ここでは、ＤＴＩ１３５を形成するための溝１３６を形成する。溝１３６は、Ｎ型半導体層１０１を貫通し且つ素子層１０２の一部を削るように形成する。例えば、リソグラフィーに技術より所定の位置が開口されたマスクを作成し、必要な深さまでエッチングすることにより溝１３６を形成しても良い。
次に、図１２の工程を行う。ここでは、溝１３６の底部及び側壁を覆うと共に、Ｎ型半導体層１０１上（素子層１０２と反対側の面上）を覆うように、金属酸化膜１３１を形成する。この際、溝１３６を完全に満たすことなく、空間を残すようにする。金属酸化膜１３１は、具体的にはＨｆＯ２膜又はＡｌ２Ｏ３膜であり、例えばＣＶＤ（Chemical Vapor Deposition、化学気相成長）等の方法により形成する。
金属酸化膜１３１が形成されると、Ｎ型半導体層１０１及び素子層１０２の金属酸化膜１３１と接する部分において、ホールが誘起されて蓄積し、Ｐ型のホール蓄積層１３０が形成される。従って、金属酸化膜１３１は、ホール蓄積層１３０を介して溝１３６内及びＮ型半導体層１０１上を覆う状態となる。
次に、図１３の工程を説明する。ここでは、溝１３６内に残された空間を埋め込むと共に、溝１３６の外において金属酸化膜１３１を覆うように、第１の絶縁膜１３２を形成する。例えば、ＣＶＤ等の方法により、酸化膜を材料として形成しても良い。これにより、ＤＴＩ１３５が形成されたことになる。
次に、図１４の工程を説明する。ここでは、ビア１４０を形成するための貫通孔１４０ａを形成する。貫通孔１４０ａは、Ｎ型半導体層１０１及び素子層１０２を貫通し、且つ、配線層１０３のうちの第１の絶縁膜１３２及び絶縁層１６２を部分的に削り、配線１６１に達するように形成する。このためには、例えばエッチング等を行えば良い。貫通孔１４０ａが達する配線１６１は、図１における銅配線１２２に対応する。
更に、貫通孔１４０ａの側壁及び底面を覆う尾と共に、貫通孔１４０ａの外において第１の絶縁膜１３２を覆うように、第２の絶縁膜１３３を形成する。その後、貫通孔１４０ａの底部において、第２の絶縁膜１３３を一部除去して配線１６１を露出させる。
次に、図１５の工程を説明する。ここでは、ビア１４０を形成するために、貫通孔１４０ａ内を埋め込むように銅層１４０ｂを形成する。銅層１４０ｂは、貫通孔１４０ａの外においても第２の絶縁膜上を覆うように形成される。銅層１４０ｂの形成には、例えばメッキ法を用いても良い。
次に、図１６の工程を説明する。ここでは、貫通孔１４０ａの外の部分の銅層１４０ｂを除去する。このためには、例えばＣＭＰ法（化学機械研磨：Chemical Mechanical Polishing）を用いても良い。これにより、貫通孔１４０ａが第２の絶縁膜１３３を介して銅層１４０ｂによって埋め込まれたビア１４０が形成されたことになる。
次に、図１７の工程を説明する。ここでは、Ｎ型半導体層１０１側においてビア１４０に接続する電極パッド１４１を形成する。電極パッド１４１は、例えばアルミニウムにより形成してもよい。
以上により、本開示の固体撮像装置が製造される。尚、以上に記載した材料、製造方法、形状等はいずれも例示であり、本開示の技術はこれらに限定されることはない。
本開示の固体撮像装置によると、半導体層を厚くした場合にも暗電流の増加を抑制することができるので、赤外感度を向上させた固体撮像装置等として有用である。
１００ 固体撮像装置
１００ａ～１００ｅ 固体撮像装置
１０１ Ｎ型半導体層
１０１ａ Ｎ型半導体層
１０１ｂ Ｎ型半導体層
１０２ 素子層
１０３ 配線層
１１０ Ｐ型ウエル領域
１１１ Ｎ型ウエル領域
１１２ Ｐ型層
１１３ フォトダイオード
１１４ ＳＴＩ
１１５ 高濃度Ｎ型層
１１６ 高濃度Ｐ型層
１１７ 端部Ｎウエル領域
１２０ 素子上絶縁膜
１２１ 電極
１２２ 銅配線
１３０ ホール蓄積層
１３０ａ 第１のホール蓄積層
１３０ｂ 第２のホール蓄積層
１３１ 金属酸化膜
１３２ 第１の絶縁膜
１３３ 第２の絶縁膜
１３５ ＤＴＩ
１３５ａ ビア部ＤＴＩ
１３５ｂ 周縁部ＤＴＩ
１３５ｃ アレイ部ＤＴＩ
１３６ 溝
１４０ ビア
１４０ａ 貫通孔
１４０ｂ 銅層
１４１ 電極パッド
１５０ チップ端
１５１ 内部回路領域
１５２ 画素アレイ
１６０ 支持基板
１６１ 配線
１６２ 絶縁層

Claims (8)

  1. 複数の単位画素からなる画素アレイを有する固体撮像装置であって、
    それぞれの前記単位画素は、光電変換により信号電荷を発生させる光電変換素子、及び、前記信号電荷を電気信号に変換すると共に出力する能動素子を含み、
    Ｎ型の半導体層と、
    前記半導体層上に積層され、前記光電変換素子及び前記能動素子を含む素子層と、
    前記素子層上に積層され、前記能動素子に対して配線を行う配線層と、
    前記半導体層を貫通する素子分離溝とを備え、
    前記素子層は、Ｐ型領域及びＮ型領域を含み、
    前記半導体層の前記素子層と反対側の面に、第１のホール蓄積層が形成され、
    前記半導体層及び前記素子層の前記素子分離溝と接する部分に、第２のホール蓄積層が形成され、
    前記素子層の前記Ｐ型領域と、前記第１のホール蓄積層とは、前記第２のホール蓄積層により接続されており、
    前記半導体層の前記素子層とは反対側の面に形成された電極パッドと、
    前記半導体層を貫通し、前記電極パッドと前記配線層とを接続するビアとを備え、
    前記ビアの周囲における前記素子層はＰ型領域であり、
    前記素子分離溝は、前記ビアを囲むように形成されたビア部素子分離溝と、前記光電変換素子に隣接する前記Ｐ型領域に接する他の素子分離溝とを含み、
    前記ビア部素子分離溝は、前記素子層の前記Ｐ型領域と前記半導体層とのｐ－ｎ接合を超えて形成されていることを特徴とする個体撮像装置。
  2. 請求項１において、
    前記半導体層の前記素子層と反対側の面に、前記第１のホール蓄積層を介して形成されたＨｆＯ２膜又はＡｌ２Ｏ３膜と、
    前記素子分離溝の表面に、前記第２のホール蓄積層を介して形成されたＨｆＯ２膜又はＡｌ２Ｏ３膜とを更に備えることを特徴とする固体撮像装置。
  3. 請求項１において、
    平面図において、前記ビア部素子分離溝は、前記ビアを鈍角からなる多角形状に囲んでいることを特徴とする固体撮像装置。
  4. 複数の単位画素からなる画素アレイを有する固体撮像装置であって、
    それぞれの前記単位画素は、光電変換により信号電荷を発生させる光電変換素子、及び、前記信号電荷を電気信号に変換すると共に出力する能動素子を含み、
    Ｎ型の半導体層と、
    前記半導体層上に積層され、前記光電変換素子及び前記能動素子を含む素子層と、
    前記素子層上に積層され、前記能動素子に対して配線を行う配線層と、
    前記半導体層を貫通する素子分離溝とを備え、
    前記素子層は、Ｐ型領域及びＮ型領域を含み、
    前記半導体層の前記素子層と反対側の面に、第１のホール蓄積層が形成され、
    前記半導体層及び前記素子層の前記素子分離溝と接する部分に、第２のホール蓄積層が形成され、
    前記素子層の前記Ｐ型領域と、前記第１のホール蓄積層とは、前記第２のホール蓄積層により接続されており、
    前記固体撮像装置は半導体チップとして形成され、
    前記素子分離溝は、前記半導体チップの周縁部において、外周端に沿って連続的に形成された周縁部素子分離溝と、前記光電変換素子に隣接する前記Ｐ型領域に接する他の素子分離溝とを含み、
    前記半導体チップの周縁部において、前記素子層はＰ型領域であり、
    前記周縁部素子分離溝は、前記素子層の前記Ｐ型領域と前記半導体層とのｐ－ｎ接合を超えて形成されていることを特徴とする固体撮像装置。
  5. 請求項４において、
    平面図において、前記周縁部素子分離溝は、鈍角からなる多角形状であることを特徴とする固体撮像装置。
  6. 複数の単位画素からなる画素アレイを有する固体撮像装置であって、
    それぞれの前記単位画素は、光電変換により信号電荷を発生させる光電変換素子、及び、前記信号電荷を電気信号に変換すると共に出力する能動素子を含み、
    Ｎ型の半導体層と、
    前記半導体層上に積層され、前記光電変換素子及び前記能動素子を含む素子層と、
    前記素子層上に積層され、前記能動素子に対して配線を行う配線層と、
    前記半導体層を貫通する素子分離溝とを備え、
    前記素子層は、Ｐ型領域及びＮ型領域を含み、
    前記半導体層の前記素子層と反対側の面に、第１のホール蓄積層が形成され、
    前記半導体層及び前記素子層の前記素子分離溝と接する部分に、第２のホール蓄積層が形成され、
    前記素子層の前記Ｐ型領域と、前記第１のホール蓄積層とは、前記第２のホール蓄積層により接続されており、
    前記画素アレイの周辺における前記素子層にＰ型ウエル領域が形成され、
    前記素子分離溝は、前記Ｐ型ウエル領域に形成され、且つ、前記画素アレイを取り囲む画素アレイ部素子分離溝と、前記光電変換素子に隣接する前記Ｐ型領域に接する他の素子分離溝とを含み、
    前記画素アレイ部素子分離溝は、前記素子層の前記Ｐ型領域と前記半導体層とのｐ－ｎ接合を超えて形成されていることを特徴とする固体撮像装置。
  7. 請求項６において、
    平面図において、前記画素アレイ部素子分離溝は、前記画素アレイを鈍角からなる多角形状に囲んでいることを特徴とする固体撮像装置。
  8. 請求項４又は６において、
    前記半導体層の前記素子層と反対側の面に、前記第１のホール蓄積層を介して形成されたＨｆＯ ２ 膜又はＡｌ ２ Ｏ ３ 膜と、
    前記素子分離溝の表面に、前記第２のホール蓄積層を介して形成されたＨｆＯ ２ 膜又はＡｌ ２ Ｏ ３ 膜とを更に備えることを特徴とする固体撮像装置。
JP2022501072A 2020-02-21 2021-02-19 固体撮像装置 Active JP7691970B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020028024 2020-02-21
JP2020028024 2020-02-21
PCT/JP2021/006326 WO2021167060A1 (ja) 2020-02-21 2021-02-19 固体撮像装置

Publications (2)

Publication Number Publication Date
JPWO2021167060A1 JPWO2021167060A1 (ja) 2021-08-26
JP7691970B2 true JP7691970B2 (ja) 2025-06-12

Family

ID=77390825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022501072A Active JP7691970B2 (ja) 2020-02-21 2021-02-19 固体撮像装置

Country Status (3)

Country Link
US (1) US12419119B2 (ja)
JP (1) JP7691970B2 (ja)
WO (1) WO2021167060A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009124087A (ja) 2007-11-19 2009-06-04 Oki Semiconductor Co Ltd 半導体装置の製造方法
WO2012117931A1 (ja) 2011-03-02 2012-09-07 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
WO2014021115A1 (ja) 2012-07-30 2014-02-06 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2017224741A (ja) 2016-06-16 2017-12-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2852222B2 (ja) * 1995-12-27 1999-01-27 日本電気アイシーマイコンシステム株式会社 光半導体集積回路装置
JP3759435B2 (ja) 2001-07-11 2006-03-22 ソニー株式会社 Ｘ−ｙアドレス型固体撮像素子
US8274101B2 (en) * 2009-10-20 2012-09-25 Omnivision Technologies, Inc. CMOS image sensor with heat management structures
KR101934864B1 (ko) * 2012-05-30 2019-03-18 삼성전자주식회사 관통 실리콘 비아 구조물 및 그 제조 방법, 이를 포함하는 이미지 센서 및 그 제조 방법
JP6725231B2 (ja) * 2015-10-06 2020-07-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子装置
KR102549541B1 (ko) * 2017-01-11 2023-06-29 삼성전자주식회사 이미지 센서
KR102411698B1 (ko) * 2017-11-13 2022-06-22 삼성전자주식회사 이미지 센서 및 이의 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009124087A (ja) 2007-11-19 2009-06-04 Oki Semiconductor Co Ltd 半導体装置の製造方法
WO2012117931A1 (ja) 2011-03-02 2012-09-07 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
WO2014021115A1 (ja) 2012-07-30 2014-02-06 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2017224741A (ja) 2016-06-16 2017-12-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPWO2021167060A1 (ja) 2021-08-26
WO2021167060A1 (ja) 2021-08-26
US20230059212A1 (en) 2023-02-23
US12419119B2 (en) 2025-09-16

Similar Documents

Publication Publication Date Title
US12068351B2 (en) Solid-state image pickup device
US20210391364A1 (en) Photoelectric conversion apparatus, camera, and moving body
US9324744B2 (en) Solid-state image sensor having a trench and method of manufacturing the same
US11296138B2 (en) Backside illuminated image sensor and method of manufacturing the same
KR20150101681A (ko) 이미지 센서 및 이의 제조 방법
KR101103179B1 (ko) 고체 촬상 소자
US11362130B2 (en) Backside illuminated image sensor and method of manufacturing the same
KR20190142549A (ko) 이미지 센서
US10923522B2 (en) Backside illuminated image sensor and method of manufacturing the same
JP2017135222A (ja) 半導体装置および半導体装置の製造方法
US20160156817A1 (en) Manufacturing method of imaging apparatus, imaging apparatus, and imaging system
JP2013089871A (ja) 固体撮像素子ウエハ、固体撮像素子の製造方法、および固体撮像素子
JP5704848B2 (ja) 固体撮像装置およびカメラ
JP7691970B2 (ja) 固体撮像装置
JP6701149B2 (ja) 撮像装置およびカメラ
JP2024072796A (ja) イメージセンサ及びその製造方法
KR20240157930A (ko) 이미지 센서 및 그 제조방법
JP2016046420A (ja) 半導体装置およびその製造方法
US20230005972A1 (en) Backside illuminated image sensor and method of manufacturing the same
US20220013562A1 (en) Image sensing device
KR20240071975A (ko) 이미지 센서 및 그 제조방법
CN118053885A (zh) 图像传感器和制造图像传感器的方法
JP2017126783A (ja) 固体撮像装置およびその製造方法
KR20110018596A (ko) Ｂｓｉ 이미지 센서 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250602

R150 Certificate of patent or registration of utility model

Ref document number: 7691970

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150