JP7532426B2

JP7532426B2 - Display Panel

Info

Publication number: JP7532426B2
Application number: JP2021577831A
Authority: JP
Inventors: 伝宝羅
Original assignee: 深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司
Priority date: 2021-12-20
Filing date: 2021-12-22
Publication date: 2024-08-13
Anticipated expiration: 2041-12-22
Also published as: JP2024508055A

Description

本発明は、表示の技術分野に関し、特に大型表示装置に適用できて２薄膜トランジスタを有する表示パネルに関する。 The present invention relates to the technical field of displays, and in particular to a display panel having two thin-film transistors that can be applied to large display devices.

低温ポリシリコン（ｌｏｗ－ｔｅｍｐｅｒａｔｕｒｅｐｏｌｙｃｒｙｓｔａｌｌｉｎｅｓｉｌｉｃｏｎ，ＬＴＰＳ）薄膜トランジスタは、その高い電子移動度及び短い応答時間の駆動特性のため、スマートフォン及びタブレット型パソコンなどの小型表示装置の表示パネルに広く用いられている。しかしながら、前記低温ポリシリコン薄膜トランジスタのリーク電流が大きいため、前記表示パネルの画像遅延が発生して表示画面の切り替えに影響を与えることを防止するために、高リフレッシュレートに設定され、前記低温ポリシリコン薄膜トランジスタの充電時間が短くなってしまう。 Low-temperature polysilicon (LTPS) thin-film transistors are widely used in the display panels of small display devices such as smartphones and tablet computers due to their high electron mobility and short response time. However, because the leakage current of the low-temperature polysilicon thin-film transistors is large, a high refresh rate is set to prevent image delay in the display panel from affecting the switching of the display screen, and the charging time of the low-temperature polysilicon thin-film transistors becomes short.

また、インジウムガリウム亜鉛酸化物（ｉｎｄｉｕｍｇａｌｌｉｕｍｚｉｎｃｏｘｉｄｅ，ＩＧＺＯ）等の金属酸化物を用いた薄膜トランジスタは、リーク電流が小さく、安定性が高いため、前記表示パネルのリフレッシュレートを低減することができる。しかしながら、前記インジウムガリウム亜鉛酸化物薄膜トランジスタの電子移動度は、前記低温ポリシリコン薄膜トランジスタの前記電子移動度に比べて低いため、前記インジウムガリウム亜鉛酸化物薄膜トランジスタは、高い駆動電圧を必要とする。 In addition, thin film transistors using metal oxides such as indium gallium zinc oxide (IGZO) have a small leakage current and are highly stable, so the refresh rate of the display panel can be reduced. However, the electron mobility of the indium gallium zinc oxide thin film transistor is lower than that of the low-temperature polysilicon thin film transistor, so the indium gallium zinc oxide thin film transistor requires a high driving voltage.

前記低温ポリシリコン薄膜トランジスタの高い電子移動度、及び前記インジウムガリウム亜鉛酸化物薄膜トランジスタの低リーク電流の特性を十分に活かすために、従来技術は、前記低温ポリシリコン薄膜トランジスタと前記インジウムガリウム亜鉛酸化物薄膜トランジスタとを組み合わせた表示パネル、即ち低温ポリシリコン酸化物（ｌｏｗ－ｔｅｍｐｅｒａｔｕｒｅｐｏｌｙｃｒｙｓｔａｌｌｉｎｅｏｘｉｄｅ，ＬＴＰＯ）表示パネルを提案している。 In order to fully utilize the high electron mobility of the low-temperature polysilicon thin film transistor and the low leakage current characteristics of the indium gallium zinc oxide thin film transistor, the prior art has proposed a display panel that combines the low-temperature polysilicon thin film transistor and the indium gallium zinc oxide thin film transistor, i.e., a low-temperature polysilicon oxide (LTPO) display panel.

前記低温ポリシリコン薄膜トランジスタは、Ｐ型シリコン（Ｐ－Ｓｉ）半導体とＮ型シリコン（Ｎ－Ｓｉ）半導体との界面のダングリングボンドをパッシベーションして、前記Ｐ型シリコン半導体とＮ型シリコン半導体との界面の欠陥を減少させるために、所定割合の水素（Ｈ）原子を必要とする。前記インジウムガリウム亜鉛酸化物薄膜トランジスタにおいて、水素原子の割合が高いと、前記インジウムガリウム亜鉛酸化物中の酸素（Ｏ）原子空孔及び金属原子と酸素原子との化学結合（Ｍｅｔａｌ－Ｏ）のバランスを崩し、更に前記インジウムガリウム亜鉛酸化物薄膜トランジスタの閾値電圧シフト量（Ｖｔｈ）のマイナスシフトを引き起こす。このため、前記低温ポリシリコン薄膜トランジスタ及び前記インジウムガリウム亜鉛酸化物薄膜トランジスタは、互いに互換性が低く、製造難易度が高い。 The low-temperature polysilicon thin-film transistor requires a certain percentage of hydrogen (H) atoms to passivate dangling bonds at the interface between the P-type silicon (P-Si) semiconductor and the N-type silicon (N-Si) semiconductor and reduce defects at the interface between the P-type silicon semiconductor and the N-type silicon semiconductor. If the percentage of hydrogen atoms is high in the indium gallium zinc oxide thin-film transistor, the balance of oxygen (O) atom vacancies in the indium gallium zinc oxide and the chemical bonds (Metal-O) between metal atoms and oxygen atoms is lost, and a negative shift in the threshold voltage shift amount (Vth) of the indium gallium zinc oxide thin-film transistor is caused. For this reason, the low-temperature polysilicon thin-film transistor and the indium gallium zinc oxide thin-film transistor have low compatibility with each other and are difficult to manufacture.

前記低温ポリシリコン酸化物表示パネルの製造工程は複雑であるため、前記低温ポリシリコン薄膜トランジスタの製造工程は、前記インジウムガリウム亜鉛酸化物薄膜トランジスタの製造工程と別々に行わなければならない。従来技術において、プロセスレシピを調整することにより、前記低温ポリシリコン薄膜トランジスタ及び前記インジウムガリウム亜鉛酸化物薄膜トランジスタをスムーズに結合させることができるが、前記低温ポリシリコン薄膜トランジスタは、大型表示装置の製造工程において、前記低温ポリシリコンの結晶均一性が悪いため、前記低温ポリシリコン薄膜トランジスタの前記電子移動度及び閾値電圧シフト量に影響を及ぼす。そして、前記低温ポリシリコン薄膜トランジスタ及び前記インジウムガリウム亜鉛酸化物薄膜トランジスタの互換性のため、前記低温ポリシリコン酸化物表示パネルが前記大型表示装置に適用されることが困難となる。このため、現在、前記低温ポリシリコン酸化物表示パネルは、スマートウォッチ、スマートブレスレット等の小型表示装置にしか適用できなかった。 Since the manufacturing process of the low-temperature polysilicon oxide display panel is complicated, the manufacturing process of the low-temperature polysilicon thin film transistor must be performed separately from the manufacturing process of the indium gallium zinc oxide thin film transistor. In the conventional technology, the low-temperature polysilicon thin film transistor and the indium gallium zinc oxide thin film transistor can be smoothly combined by adjusting the process recipe, but the low-temperature polysilicon thin film transistor affects the electron mobility and threshold voltage shift amount of the low-temperature polysilicon thin film transistor in the manufacturing process of a large display device due to the poor crystal uniformity of the low-temperature polysilicon. And, due to the compatibility of the low-temperature polysilicon thin film transistor and the indium gallium zinc oxide thin film transistor, it is difficult for the low-temperature polysilicon oxide display panel to be applied to the large display device. Therefore, currently, the low-temperature polysilicon oxide display panel can only be applied to small display devices such as smart watches and smart bracelets.

従来技術の前記低温ポリシリコン酸化物表示パネルは、前記大型表示装置に適用できないという技術的課題を有しており、上記の技術的課題を解決するために、大型表示装置に適用できて２薄膜トランジスタを有する表示パネルが求められている。 The low-temperature polysilicon oxide display panel of the prior art has a technical problem in that it cannot be applied to the large display device. To solve the above technical problem, a display panel that can be applied to a large display device and has two thin-film transistors is required.

本発明は、大型表示装置に適用できて２薄膜トランジスタを有する表示パネルを提供する。前記表示パネルは、第１薄膜トランジスタ及び第２薄膜トランジスタを含む。前記第１薄膜トランジスタは、第１ソース、第１ドレイン、第１活性層、及び第１ゲートを含む。前記第２薄膜トランジスタは、第２ソース、第２ドレイン、第２活性層、及び第２ゲートを含む。前記第１薄膜トランジスタの前記第１ドレインが前記第２薄膜トランジスタの前記第２ゲートに電気的に接続される。前記第１薄膜トランジスタの前記第１活性層の電子移動度が、前記第２薄膜トランジスタの前記第２活性層の電子移動度以上である。前記第２薄膜トランジスタの前記第２活性層の閾値電圧シフト量が、前記第１薄膜トランジスタの前記第１活性層の閾値電圧シフト量以下である。 The present invention provides a display panel that is applicable to a large display device and has two thin film transistors. The display panel includes a first thin film transistor and a second thin film transistor. The first thin film transistor includes a first source, a first drain, a first active layer, and a first gate. The second thin film transistor includes a second source, a second drain, a second active layer, and a second gate. The first drain of the first thin film transistor is electrically connected to the second gate of the second thin film transistor. The electron mobility of the first active layer of the first thin film transistor is equal to or greater than the electron mobility of the second active layer of the second thin film transistor. The threshold voltage shift amount of the second active layer of the second thin film transistor is equal to or less than the threshold voltage shift amount of the first active layer of the first thin film transistor.

本実施例において、前記第１薄膜トランジスタの前記第１活性層の前記電子移動度が、前記第２薄膜トランジスタの前記第２活性層の電子移動度の１．５倍以上である。 In this embodiment, the electron mobility of the first active layer of the first thin film transistor is 1.5 times or more the electron mobility of the second active layer of the second thin film transistor.

本実施例において、前記第１薄膜トランジスタの前記第１活性層の前記電子移動度が２０ｃｍ^２／（Ｖ・ｓ）以上である。 In the present embodiment, the electron mobility of the first active layer of the first thin film transistor is 20 cm ² /(V·s) or more.

本実施例において、前記第２薄膜トランジスタの前記第２活性層の前記閾値電圧シフト量が１ボルト以下である。 In this embodiment, the threshold voltage shift amount of the second active layer of the second thin film transistor is 1 volt or less.

本実施例において、前記第１薄膜トランジスタの前記第１活性層の材料がインジウム酸化物、ガリウム酸化物、亜鉛酸化物、スズ酸化物、及びこれらの組み合わせを含む。 In this embodiment, the material of the first active layer of the first thin film transistor includes indium oxide, gallium oxide, zinc oxide, tin oxide, and combinations thereof.

本実施例において、前記第２薄膜トランジスタの前記第２活性層の材料が希土類金属元素又はフッ素系化合物がドープされた金属酸化物を含む。 In this embodiment, the material of the second active layer of the second thin film transistor includes a metal oxide doped with a rare earth metal element or a fluorine-based compound.

他の実施例において、前記第１薄膜トランジスタが第３活性層をさらに含む。前記第３活性層が前記第１活性層と積層して設けられる。前記第３活性層の両端の非チャネル領域が前記第１活性層の両端の非チャネル領域にそれぞれ電気的に接続される。 In another embodiment, the first thin film transistor further includes a third active layer. The third active layer is laminated with the first active layer. Non-channel regions at both ends of the third active layer are electrically connected to non-channel regions at both ends of the first active layer, respectively.

本実施例において、前記第１薄膜トランジスタの前記第１活性層及び前記第３活性層の平均電子移動度が、前記第２薄膜トランジスタの前記第２活性層の前記電子移動度以上である。 In this embodiment, the average electron mobility of the first active layer and the third active layer of the first thin film transistor is equal to or greater than the electron mobility of the second active layer of the second thin film transistor.

本実施例において、前記第１薄膜トランジスタの前記第１活性層及び前記第３活性層の平均電子移動度が、前記第２薄膜トランジスタの前記第２活性層の前記電子移動度の１．５倍以上である。 In this embodiment, the average electron mobility of the first active layer and the third active layer of the first thin film transistor is 1.5 times or more the electron mobility of the second active layer of the second thin film transistor.

本実施例において、前記第１薄膜トランジスタの前記第１活性層及び前記第３活性層の前記平均電子移動度が２０ｃｍ^２／（Ｖ・ｓ）以上である。 In the present embodiment, the average electron mobility of the first active layer and the third active layer of the first thin film transistor is 20 cm ² /(V·s) or more.

本実施例において、前記第１薄膜トランジスタの前記第１活性層の材料が、前記第２薄膜トランジスタの前記第２活性層の材料と同じである。 In this embodiment, the material of the first active layer of the first thin film transistor is the same as the material of the second active layer of the second thin film transistor.

本実施例において、前記第１薄膜トランジスタの前記第１活性層と、前記第２薄膜トランジスタの前記第２活性層とが同じ製造工程により設けられる。 In this embodiment, the first active layer of the first thin film transistor and the second active layer of the second thin film transistor are provided by the same manufacturing process.

本実施例において、前記第１薄膜トランジスタの前記第３活性層の材料がインジウム酸化物、ガリウム酸化物、亜鉛酸化物、スズ酸化物、及びこれらの組み合わせを含む。 In this embodiment, the material of the third active layer of the first thin film transistor includes indium oxide, gallium oxide, zinc oxide, tin oxide, and combinations thereof.

本実施例において、前記第１薄膜トランジスタにおいて、前記第１活性層の材料が、前記第３活性層の前記材料と異なる。 In this embodiment, in the first thin film transistor, the material of the first active layer is different from the material of the third active layer.

他の実施例において、前記表示パネルは、データ線、走査線、及び発光ユニットをさらに含む。前記データ線が前記第１薄膜トランジスタの前記第１ソースに電気的に接続される。前記走査線が前記第１薄膜トランジスタの前記第１ゲートに電気的に接続される。前記発光ユニットは、第１電極と、第１電極と対向する第２電極とを含む。前記第１電極が前記第２薄膜トランジスタの前記第２ソースに電気的に接続される。 In another embodiment, the display panel further includes a data line, a scanning line, and a light-emitting unit. The data line is electrically connected to the first source of the first thin film transistor. The scanning line is electrically connected to the first gate of the first thin film transistor. The light-emitting unit includes a first electrode and a second electrode facing the first electrode. The first electrode is electrically connected to the second source of the second thin film transistor.

本実施例において、前記表示パネルは、容量をさらに含む。前記容量が第１極板と、前記第１極板と対向する第２極板とを含む。前記第１極板が前記第１薄膜トランジスタの前記第１ドレイン及び前記第２薄膜トランジスタの前記第２ゲートに電気的に接続される。前記第２極板が前記第２薄膜トランジスタの前記第２ソース及び前記発光ユニットに電気的に接続される。 In this embodiment, the display panel further includes a capacitor. The capacitor includes a first electrode plate and a second electrode plate facing the first electrode plate. The first electrode plate is electrically connected to the first drain of the first thin film transistor and the second gate of the second thin film transistor. The second electrode plate is electrically connected to the second source of the second thin film transistor and the light-emitting unit.

他の実施例において、前記表示パネルは、遮光層をさらに含む。前記遮光層が前記第２薄膜トランジスタの下に設けられる。 In another embodiment, the display panel further includes a light-shielding layer. The light-shielding layer is disposed below the second thin film transistor.

本発明に係る大型表示装置に適用できる前記表示パネルは、第１薄膜トランジスタ及び第２薄膜トランジスタを含む。前記第１薄膜トランジスタは、前記第１ソース、前記第１ドレイン、前記第１活性層、及び前記第１ゲートを含む。前記第２薄膜トランジスタは、前記第２ソース、前記第２ドレイン、前記第２活性層、及び前記第２ゲートを含む。前記第１薄膜トランジスタの前記第１ドレインが前記第２薄膜トランジスタの前記第２ゲートに電気的に接続される。前記第１薄膜トランジスタの前記第１活性層の前記電子移動度が、前記第２薄膜トランジスタの前記第２活性層の前記電子移動度以上である。前記第２薄膜トランジスタの前記第２活性層の前記閾値電圧シフト量が、前記第１薄膜トランジスタの前記第１活性層の前記閾値電圧シフト量以下である。さらに、前記第１薄膜トランジスタが第３活性層をさらに含む。前記第３活性層が前記第１活性層と積層して設けられることにより、前記第１薄膜トランジスタの前記第１活性層及び前記第３活性層の前記平均電子移動度が、前記第２薄膜トランジスタの前記第２活性層の前記電子移動度以上である。前記表示パネルの２薄膜トランジスタの構成設計、及び前記第１薄膜トランジスタの２活性層の構成設計により、本発明は、前記第１薄膜トランジスタを応答時間の短いスイッチング薄膜トランジスタとするとともに、前記第２薄膜トランジスタを安定性の高い駆動トランジスタとする。そして、２活性層の前記第１薄膜トランジスタは、製造歩留まりを向上させることができ、さらに、従来技術の低温ポリシリコン酸化物表示パネルが大型表示装置に適用できないという課題を解決することができる。 The display panel applicable to the large display device according to the present invention includes a first thin film transistor and a second thin film transistor. The first thin film transistor includes the first source, the first drain, the first active layer, and the first gate. The second thin film transistor includes the second source, the second drain, the second active layer, and the second gate. The first drain of the first thin film transistor is electrically connected to the second gate of the second thin film transistor. The electron mobility of the first active layer of the first thin film transistor is equal to or greater than the electron mobility of the second active layer of the second thin film transistor. The threshold voltage shift amount of the second active layer of the second thin film transistor is equal to or less than the threshold voltage shift amount of the first active layer of the first thin film transistor. Furthermore, the first thin film transistor further includes a third active layer. The third active layer is stacked with the first active layer, so that the average electron mobility of the first active layer and the third active layer of the first thin film transistor is equal to or greater than the electron mobility of the second active layer of the second thin film transistor. By designing the two thin film transistors of the display panel and the two active layers of the first thin film transistor, the present invention makes the first thin film transistor a switching thin film transistor with a short response time and the second thin film transistor a driving transistor with high stability. The first thin film transistor with two active layers can improve the manufacturing yield and solve the problem that the low-temperature polysilicon oxide display panel of the prior art cannot be applied to large display devices.

図１は本発明の表示パネルの回路構成図である。FIG. 1 is a circuit diagram of a display panel according to the present invention. 図２は本発明の前記表示パネルの第１実施例の構造概略図である。FIG. 2 is a structural schematic diagram of the display panel according to a first embodiment of the present invention. 図３は本発明の前記表示パネルの第２実施例の構造概略図である。FIG. 3 is a structural schematic diagram of the display panel according to a second embodiment of the present invention.

本発明の上記及びその他の目的、特徴、利点をより明らかにするために、以下、本発明の好ましい実施例を挙げて、添付図面を参照して詳細に説明する。 To more clearly illustrate the above and other objects, features, and advantages of the present invention, a preferred embodiment of the present invention will be described in detail below with reference to the accompanying drawings.

本発明の表示パネルの回路構成図である図１を参照されたい。本発明の前記表示パネルは、第１薄膜トランジスタ１００及び第２薄膜トランジスタ２００を含む。前記第１薄膜トランジスタ１００は、第１ソース１１０、第１ドレイン１２０、第１活性層（図示せず）、及び第１ゲート１４０を含む。前記第２薄膜トランジスタ２００は、第２ソース２１０、第２ドレイン２２０、第２活性層（図示せず）、及び第２ゲート２４０を含む。 Please refer to FIG. 1 which is a circuit diagram of a display panel of the present invention. The display panel of the present invention includes a first thin film transistor 100 and a second thin film transistor 200. The first thin film transistor 100 includes a first source 110, a first drain 120, a first active layer (not shown), and a first gate 140. The second thin film transistor 200 includes a second source 210, a second drain 220, a second active layer (not shown), and a second gate 240.

図１に示すように、前記表示パネルは、データ線Ｄ、走査線Ｓ、及び発光ユニット３００をさらに含む。前記データ線Ｄが前記第１薄膜トランジスタ１００の前記第１ソース１１０に電気的に接続される。前記走査線Ｓが前記第１薄膜トランジスタ１００の前記第１ゲート１４０に電気的に接続される。前記第１薄膜トランジスタ１００は、前記表示パネルの前記データ線Ｄ及び前記走査線Ｓにより転送される表示信号を受信するためのものであり、前記第１ゲート１４０の入力電圧を制御することにより、前記第１薄膜トランジスタ１００は前記第１ソース１１０及び前記第１ドレイン１２０の両端の電流のオン・オフを制御することができる。 As shown in FIG. 1, the display panel further includes a data line D, a scan line S, and a light emitting unit 300. The data line D is electrically connected to the first source 110 of the first thin film transistor 100. The scan line S is electrically connected to the first gate 140 of the first thin film transistor 100. The first thin film transistor 100 is for receiving a display signal transferred by the data line D and the scan line S of the display panel, and the first thin film transistor 100 can control the on/off of the current between both ends of the first source 110 and the first drain 120 by controlling the input voltage of the first gate 140.

また、図１に示すように、前記表示パネルは、共通アノードＶｄｄ及び共通カソードＶｓｓをさらに含む。前記共通アノードＶｄｄが前記第２薄膜トランジスタ２００の前記第２ドレイン２２０に電気的に接続される。前記第１薄膜トランジスタ１００の前記第１ドレイン１２０が前記第２薄膜トランジスタ２００の前記第２ゲート２４０に電気的に接続される。前記発光ユニット３００の両端が前記第２薄膜トランジスタ２００の前記第２ソース２１０及び前記共通カソードＶｓｓに電気的に接続される。前記第２薄膜トランジスタ２００は、前記第１薄膜トランジスタ１００の前記第１ドレイン１２０のスイッチング信号を受信するためのものであり、前記第２ゲート２４０の入力電圧を制御することにより、前記第２薄膜トランジスタ２００は前記第２ソース２１０及び前記第２ドレイン２２０の両端の電流のオン・オフを制御することができる。前記共通アノードＶｄｄの電流が前記第２薄膜トランジスタ２００を介して前記発光ユニット３００に入力すると、前記発光ユニット３００が発光することができ、前記表示パネルに画像を表示させることができる。 As shown in FIG. 1, the display panel further includes a common anode Vdd and a common cathode Vss. The common anode Vdd is electrically connected to the second drain 220 of the second thin film transistor 200. The first drain 120 of the first thin film transistor 100 is electrically connected to the second gate 240 of the second thin film transistor 200. Both ends of the light emitting unit 300 are electrically connected to the second source 210 of the second thin film transistor 200 and the common cathode Vss. The second thin film transistor 200 is for receiving a switching signal of the first drain 120 of the first thin film transistor 100, and by controlling the input voltage of the second gate 240, the second thin film transistor 200 can control the on/off of the current between both ends of the second source 210 and the second drain 220. When the current of the common anode Vdd is input to the light emitting unit 300 through the second thin film transistor 200, the light emitting unit 300 can emit light and display an image on the display panel.

これにより、前記第１薄膜トランジスタ１００及び前記第２薄膜トランジスタ２００のうち、前記第１薄膜トランジスタ１００は前記第２薄膜トランジスタをオン・オフするスイッチング薄膜トランジスタとして用いられて、前記第２薄膜トランジスタ２００は前記発光ユニット３００を駆動する駆動薄膜トランジスタとして用いられる。 As a result, of the first thin film transistor 100 and the second thin film transistor 200, the first thin film transistor 100 is used as a switching thin film transistor that turns on and off the second thin film transistor, and the second thin film transistor 200 is used as a driving thin film transistor that drives the light emitting unit 300.

一実施例において、図１に示すように、前記表示パネルは、容量４００をさらに含む。前記容量４００が第１極板４１０と、前記第１極板４１０と対向する第２極板４２０とを含む。前記第１極板４１０が前記第１薄膜トランジスタ１００の前記第１ドレイン１２０及び前記第２薄膜トランジスタ２００の前記第２ゲート２４０に電気的に接続される。前記第２極板４２０が前記第２薄膜トランジスタ２００の前記第２ソース２１０及び前記発光ユニット３００に電気的に接続される。前記容量は、前記第１薄膜トランジスタ１００により入力されるスイッチング信号を記憶するためのものであり、前記スイッチング信号を前記発光ユニット３００が発光するのに要する電流信号に変換することにより、異なる階調値を表示する。 In one embodiment, as shown in FIG. 1, the display panel further includes a capacitor 400. The capacitor 400 includes a first electrode plate 410 and a second electrode plate 420 facing the first electrode plate 410. The first electrode plate 410 is electrically connected to the first drain 120 of the first thin film transistor 100 and the second gate 240 of the second thin film transistor 200. The second electrode plate 420 is electrically connected to the second source 210 of the second thin film transistor 200 and the light emitting unit 300. The capacitor is for storing a switching signal input by the first thin film transistor 100, and converts the switching signal into a current signal required for the light emitting unit 300 to emit light, thereby displaying different gray levels.

実際に実施する際に、前記発光ユニット３００は、有機発光ダイオード（ｏｒｇａｎｉｃｌｉｇｈｔ－ｅｍｉｔｔｉｎｇｄｉｏｄｅ，ＯＬＥＤ）、ミニ発光ダイオード（ｍｉｎｉ－ｌｉｇｈｔ－ｅｍｉｔｔｉｎｇｄｉｏｄｅ，ｍｉｎｉ－ＬＥＤ）、マイクロ発光ダイオード（ｍｉｃｒｏ－ｌｉｇｈｔ－ｅｍｉｔｔｉｎｇｄｉｏｄｅ，ｍｉｃｒｏ－ＬＥＤ）、又は量子ドット発光型エレクトロルミネセンス（ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｔｑｕａｎｔｕｍｄｏｔｓ，ＥＬＱＤｓ）等を含む。 In actual implementation, the light emitting unit 300 includes organic light emitting diodes (OLEDs), mini light emitting diodes (mini-LEDs), micro light emitting diodes (micro-LEDs), or quantum dot electroluminescent devices (ELQDs), etc.

（第１実施例） (First embodiment)

本発明の前記表示パネルの第１実施例の構造概略図である図２を参照されたい。 Please refer to FIG. 2, which is a schematic diagram of the structure of the first embodiment of the display panel of the present invention.

本実施例において、前記表示パネルは、下基板５１０及び上基板５２０を含み、前記表示パネル内の全ての素子を保護するためのものであり、前記下基板５１０及び前記上基板５２０が、リジッド基板又はフレキシブル基板であってもよいガラス基板又はポリイミド基板を含むが、これらに限定されるものではない。 In this embodiment, the display panel includes a lower substrate 510 and an upper substrate 520 to protect all elements in the display panel, and the lower substrate 510 and the upper substrate 520 include, but are not limited to, a glass substrate or a polyimide substrate, which may be a rigid substrate or a flexible substrate.

本実施例の前記表示パネルは、前記第１薄膜トランジスタ１００及び前記第２薄膜トランジスタ２００を含む。前記第１薄膜トランジスタ１００は、順次積層される前記第１活性層１３１、第１ゲート絶縁層１５０、及び前記第１ゲート１４０を含むとともに、前記第１活性層１３１の両端に電気的に接続される前記第１ソース１１０及び前記第１ドレイン１２０をさらに含む。前記第２薄膜トランジスタ２００は、順次積層される前記第２活性層２３０、第２ゲート絶縁層２５０、及び前記第２ゲート２４０を含むとともに、前記第２活性層２３０の両端に電気的に接続される前記第２ソース２１０及び前記第２ドレイン２２０をさらに含む。 The display panel of this embodiment includes the first thin film transistor 100 and the second thin film transistor 200. The first thin film transistor 100 includes the first active layer 131, the first gate insulating layer 150, and the first gate 140, which are sequentially stacked, and further includes the first source 110 and the first drain 120 electrically connected to both ends of the first active layer 131. The second thin film transistor 200 includes the second active layer 230, the second gate insulating layer 250, and the second gate 240, which are sequentially stacked, and further includes the second source 210 and the second drain 220 electrically connected to both ends of the second active layer 230.

本実施例において、前記第１薄膜トランジスタ１００及び前記第２薄膜トランジスタ２００がトップゲート型薄膜トランジスタを含む。製造プロセスの進歩により、前記トップゲート型薄膜トランジスタは、前記表示パネルの製造工程を減少させて、前記表示パネルの製造コストを削減する。 In this embodiment, the first thin film transistor 100 and the second thin film transistor 200 include top-gate thin film transistors. Due to advances in manufacturing processes, the top-gate thin film transistors reduce the manufacturing steps of the display panel, thereby reducing the manufacturing costs of the display panel.

本実施例の前記表示パネルは、前記発光ユニット３００をさらに含む。本実施例は、前記発光ユニット３００を有機発光ダイオードとして例に挙げて説明し、前記発光ユニット３００は、第１電極３１０と、第１電極３１０と対向する第２電極３２０と、発光層３３０とを含む。前記第１電極３１０が前記第２薄膜トランジスタ２００の前記第２ソース２１０に電気的に接続される。前記第２薄膜トランジスタ２００が電流を制御して前記発光ユニット３００をオンにすると、アノードとしての前記第１電極３１０とカソードとしての前記第２電極３２０との間を前記電流が流れる。前記電流の作用下で、前記発光ユニット３００における電子と正孔とが前記発光層３３０で結合されて光を励起することにより、前記表示パネルの画像表示を達成する。 The display panel of this embodiment further includes the light emitting unit 300. In this embodiment, the light emitting unit 300 is described as an organic light emitting diode, and the light emitting unit 300 includes a first electrode 310, a second electrode 320 facing the first electrode 310, and a light emitting layer 330. The first electrode 310 is electrically connected to the second source 210 of the second thin film transistor 200. When the second thin film transistor 200 controls a current to turn on the light emitting unit 300, the current flows between the first electrode 310 as an anode and the second electrode 320 as a cathode. Under the action of the current, electrons and holes in the light emitting unit 300 are combined in the light emitting layer 330 to excite light, thereby achieving image display of the display panel.

本実施例において、前記第１薄膜トランジスタ１００を応答時間の短い前記スイッチング薄膜トランジスタとし、前記第２薄膜トランジスタ２００を安定性の高い前記駆動トランジスタとする。したがって、前記第１薄膜トランジスタ１００の前記第１活性層１３１が電子移動度の高い材料を用いるとともに、前記第２薄膜トランジスタ２００の前記第２活性層２３０の材料がリーク電流の低い材料を用いる。つまり、本実施例の前記第１薄膜トランジスタ１００の前記第１活性層１３１の電子移動度が、前記第２薄膜トランジスタ２００の前記第２活性層２３０の電子移動度以上であり、前記第２薄膜トランジスタ２００の前記第２活性層２３０の閾値電圧シフト量が、前記第１薄膜トランジスタ１００の前記第１活性層１３１の閾値電圧シフト量以下である。 In this embodiment, the first thin film transistor 100 is the switching thin film transistor with a short response time, and the second thin film transistor 200 is the driving transistor with high stability. Therefore, the first active layer 131 of the first thin film transistor 100 uses a material with high electron mobility, and the second active layer 230 of the second thin film transistor 200 uses a material with low leakage current. That is, the electron mobility of the first active layer 131 of the first thin film transistor 100 in this embodiment is equal to or greater than the electron mobility of the second active layer 230 of the second thin film transistor 200, and the threshold voltage shift amount of the second active layer 230 of the second thin film transistor 200 is equal to or less than the threshold voltage shift amount of the first active layer 131 of the first thin film transistor 100.

本実施例において、前記第１薄膜トランジスタ１００の前記第１活性層１３１の前記材料がインジウム酸化物、ガリウム酸化物、亜鉛酸化物、スズ酸化物、及びこれらの組み合わせを含むが、これらに限定されるものではない。好ましくは、前記第１活性層１３１の前記材料がインジウムガリウムスズ酸化物（ｉｎｄｉｕｍｇａｌｌｉｕｍｚｉｎｃｏｘｉｄｅ，ＩＧＺＯ）、インジウムガリウム亜鉛スズ酸化物（ｉｎｄｉｕｍｇａｌｌｉｕｍｚｉｎｃｔｉｎｏｘｉｄｅ，ＩＧＺＴＯ）、又はインジウム亜鉛スズ酸化物（ｉｎｄｉｕｍｚｉｎｃｔｉｎｏｘｉｄｅ，ＩＺＴＯ）などの高電子移動度を有する前記材料であってもよい。発明者らの実験によれば、前記第１薄膜トランジスタ１００の前記第１活性層１３１の前記電子移動度が少なくとも２０ｃｍ^２／（Ｖ・ｓ）以上である。本実施例において、前記第１薄膜トランジスタ１００の前記第１活性層１３１の前記電子移動度が、前記第２薄膜トランジスタ２００の前記第２活性層２３０の電子移動度の１．５倍以上に達することができる。 In this embodiment, the material of the first active layer 131 of the first thin film transistor 100 includes, but is not limited to, indium oxide, gallium oxide, zinc oxide, tin oxide, and combinations thereof. Preferably, the material of the first active layer 131 may be a material having high electron mobility, such as indium gallium zinc oxide (IGZO), indium gallium zinc tin oxide (IGZTO), or indium zinc tin oxide (IZTO). According to the inventors' experiments, the electron mobility of the first active layer 131 of the first thin film transistor 100 is at least 20 cm ² /(V·s). In this embodiment, the electron mobility of the first active layer 131 of the first thin film transistor 100 may be 1.5 times or more greater than the electron mobility of the second active layer 230 of the second thin film transistor 200 .

前記電子移動度が大きいほど、前記第１薄膜トランジスタ１００の前記応答時間が短くなることで、前記スイッチング薄膜トランジスタとしての前記第１薄膜トランジスタ１００は優れた技術的利点を有する。 The higher the electron mobility, the shorter the response time of the first thin film transistor 100, so that the first thin film transistor 100 has an excellent technical advantage as the switching thin film transistor.

本実施例において、前記第２薄膜トランジスタ２００の前記第２活性層２３０の前記材料が希土類金属元素又はフッ素系化合物がドープされた金属酸化物を含むが、これらに限定されるものではない。好ましくは、前記第２活性層２３０の前記材料が、プラセオジム（Ｐｒ）、セリウム（Ｃｅ）、又はランタン（Ｌａ）などのランタノイドがドープされた金属酸化物であってもよいし、三フッ化窒素（ＮＦ_３）、四フッ化炭素（ＣＦ_４）、又は六フッ化硫黄（ＳＦ_６）がドープされた金属酸化物などの低リーク電流を有する前記材料であってもよく、前記金属酸化物がインジウム含有量の低い金属酸化物であってもよい。発明者らの実験によれば、前記第２薄膜トランジスタ２００の前記第２活性層２３０の前記閾値電圧シフト量が１ボルト以下である。前記閾値電圧シフト量が小さいほど、前記第２薄膜トランジスタ２００の安定性が高くなることで、前記駆動薄膜トランジスタとしての前記第２薄膜トランジスタ２００が優れた技術的利点を有する。 In this embodiment, the material of the second active layer 230 of the second thin film transistor 200 includes, but is not limited to, a metal oxide doped with a rare earth metal element or a fluorine-based compound. Preferably, the material of the second active layer 230 may be a metal oxide doped with a lanthanoid such as praseodymium (Pr), cerium (Ce), or lanthanum (La), or may be a material having a low leakage current such as a metal oxide doped with nitrogen trifluoride (NF ₃ ), carbon tetrafluoride (CF ₄ ), or sulfur hexafluoride (SF ₆ ), and the metal oxide may be a metal oxide with a low indium content. According to the inventors' experiments, the threshold voltage shift of the second active layer 230 of the second thin film transistor 200 is 1 volt or less. The smaller the threshold voltage shift, the higher the stability of the second thin film transistor 200, and the second thin film transistor 200 as the driving thin film transistor has excellent technical advantages.

そして、本実施例は、前記第２薄膜トランジスタ２００の安定性をいっそう増加させるために、前記表示パネルは遮光層６００をさらに含む。前記第２活性層２３０の材料特性が前記光の影響を受けやすいため、本実施例は前記第２薄膜トランジスタ２００の下に前記遮光層６００を設けることにより、前記第２薄膜トランジスタ２００の前記第２活性層２３０に照射する可能な光を遮蔽して、前記第２薄膜トランジスタ２００が有する高安定性を維持する。そして、前記遮光層６００は、前記第２薄膜トランジスタ２００の前記第２ソース２１０の配線として機能することで、前記表示パネルの構造を簡略化することができる。 In this embodiment, the display panel further includes a light-shielding layer 600 to further increase the stability of the second thin film transistor 200. Since the material properties of the second active layer 230 are easily affected by the light, this embodiment provides the light-shielding layer 600 under the second thin film transistor 200 to block possible light irradiating the second active layer 230 of the second thin film transistor 200 and maintain the high stability of the second thin film transistor 200. The light-shielding layer 600 functions as wiring for the second source 210 of the second thin film transistor 200, thereby simplifying the structure of the display panel.

（第２実施例） (Second embodiment)

本発明の前記表示パネルの第２実施例の構造概略図である図３を参照されたい。 Please refer to FIG. 3, which is a structural schematic diagram of the second embodiment of the display panel of the present invention.

本実施例において、前記表示パネルにおける主要な構成は、例えば、前記下基板５１０、前記上基板５２０、前記第１薄膜トランジスタ１００の前記第１ソース１１０及び前記第１ドレイン１２０、前記第２薄膜トランジスタ２００の前記第２ソース２１０及び前記第２ドレイン２２０、前記遮光層６００、及び前記発光ユニット３００などの材料特性、対応位置、及び接続関係が同じである。また、好ましくは、前記表示パネルの製造工程を減少させて、前記表示パネルの製造コストを削減するように、前記第１薄膜トランジスタ１００及び前記第２薄膜トランジスタ２００が同様に前記トップゲート型薄膜トランジスタである。 In this embodiment, the main components of the display panel, such as the lower substrate 510, the upper substrate 520, the first source 110 and the first drain 120 of the first thin film transistor 100, the second source 210 and the second drain 220 of the second thin film transistor 200, the light-shielding layer 600, and the light-emitting unit 300, have the same material properties, corresponding positions, and connection relationships. In addition, preferably, the first thin film transistor 100 and the second thin film transistor 200 are also top-gate type thin film transistors, so as to reduce the manufacturing process of the display panel and reduce the manufacturing cost of the display panel.

しかしながら、本実施例の相違点は、第１実施例に比べて、前記第１薄膜トランジスタ１００が第３活性層をさらに含む。前記第３活性層が前記第１活性層１３１と積層して設けられるとともに、前記第１活性層１３１上に設けられる。前記第３活性層の両端の非チャネル領域１３２ａ及び１３２ｂが前記第１活性層１３１の両端の非チャネル領域１３１ａ及び１３１ｂにそれぞれ電気的に接続される。本実施例は、前記第３活性層の前記非チャネル領域１３２ａ及び前記第１活性層１３１の前記非チャネル領域１３１ａを導体化するとともに、前記第３活性層の前記非チャネル領域１３２ｂ及び前記第１活性層１３１の前記非チャネル領域１３１ｂを導体化する。したがって、前記第１薄膜トランジスタ１００において、前記第１ソース１１０は、導体化された前記第３活性層の前記非チャネル領域１３２ａ及び前記第１活性層１３１の前記非チャネル領域１３１ａを介して前記第３活性層及び前記第１活性層１３１に同時に電気的に接続され、前記第１ドレイン１２０は、導体化された前記第３活性層の前記非チャネル領域１３２ｂ及び前記第１活性層１３１の前記非チャネル領域１３１ｂを介して前記第３活性層及び前記第１活性層１３１に同時に電気的に接続される。 However, the difference between this embodiment and the first embodiment is that the first thin film transistor 100 further includes a third active layer. The third active layer is stacked with the first active layer 131 and is provided on the first active layer 131. Non-channel regions 132a and 132b at both ends of the third active layer are electrically connected to non-channel regions 131a and 131b at both ends of the first active layer 131, respectively. In this embodiment, the non-channel region 132a of the third active layer and the non-channel region 131a of the first active layer 131 are conductive, and the non-channel region 132b of the third active layer and the non-channel region 131b of the first active layer 131 are conductive. Therefore, in the first thin film transistor 100, the first source 110 is electrically connected to the third active layer and the first active layer 131 simultaneously through the non-channel region 132a of the conductive third active layer and the non-channel region 131a of the first active layer 131, and the first drain 120 is electrically connected to the third active layer and the first active layer 131 simultaneously through the conductive non-channel region 132b of the conductive third active layer and the non-channel region 131b of the first active layer 131.

本発明の第１実施例と同様に、本実施例は前記第１薄膜トランジスタ１００を応答時間の短い前記スイッチング薄膜トランジスタとし、前記第２薄膜トランジスタ２００を安定性の高い前記駆動トランジスタとする。したがって、前記第１薄膜トランジスタ１００の前記第３活性層が電子移動度の高い材料を用いるとともに、前記第２薄膜トランジスタ２００の前記第２活性層２３０の材料がリーク電流の低い材料を用いる。つまり、本実施例の前記第１薄膜トランジスタ１００の前記第１活性層１３１及び前記第３活性層の平均電子移動度が、前記第２薄膜トランジスタ２００の前記第２活性層２３０の前記電子移動度以上であり、前記第２薄膜トランジスタ２００の前記第２活性層２３０の前記閾値電圧シフト量が、前記第１薄膜トランジスタ１００の前記第１活性層１３１及び前記第３活性層の平均閾値電圧シフト量以下である。 As in the first embodiment of the present invention, in this embodiment, the first thin film transistor 100 is the switching thin film transistor with a short response time, and the second thin film transistor 200 is the driving transistor with high stability. Therefore, the third active layer of the first thin film transistor 100 uses a material with high electron mobility, and the second active layer 230 of the second thin film transistor 200 uses a material with low leakage current. That is, the average electron mobility of the first active layer 131 and the third active layer of the first thin film transistor 100 in this embodiment is equal to or greater than the electron mobility of the second active layer 230 of the second thin film transistor 200, and the threshold voltage shift amount of the second active layer 230 of the second thin film transistor 200 is equal to or less than the average threshold voltage shift amount of the first active layer 131 and the third active layer of the first thin film transistor 100.

本実施例は、前記第１薄膜トランジスタ１００の前記第１活性層１３１及び前記第３活性層の前記平均電子移動度をいっそう向上させるために、前記第１薄膜トランジスタ１００の前記第３活性層の前記材料がインジウム酸化物、ガリウム酸化物、亜鉛酸化物、スズ酸化物、及びこれらの組み合わせを含むが、これらに限定されるものではない。好ましくは、前記第１活性層１３１の前記材料及び前記第３活性層の前記材料がそれぞれ前記インジウムガリウム亜鉛酸化物及び前記インジウムスズ酸化物であってもよく、又は、それぞれ前記インジウムガリウム亜鉛酸化物及びインジウムガリウムスズ酸化物等の高電子移動度を有する前記材料であってもよい。発明者らの実験によれば、前記第１薄膜トランジスタ１００の前記第１活性層１３１及び前記第３活性層の前記平均電子移動度が少なくとも２０ｃｍ^２／（Ｖ・ｓ）以上であり、ひいては前記第１実施例の前記第１薄膜トランジスタ１００の前記第１活性層１３１の前記電子移動度の２～３倍よりも高くすることができる。前記電子移動度が大きいほど、前記第１薄膜トランジスタ１００の前記応答時間が短くなることで、前記スイッチング薄膜トランジスタとしての前記第１薄膜トランジスタ１００は優れた技術的利点を有する。 In this embodiment, in order to further improve the average electron mobility of the first active layer 131 and the third active layer of the first thin film transistor 100, the material of the third active layer of the first thin film transistor 100 includes, but is not limited to, indium oxide, gallium oxide, zinc oxide, tin oxide, and combinations thereof. Preferably, the material of the first active layer 131 and the material of the third active layer may be indium gallium zinc oxide and indium tin oxide, respectively, or may be materials having high electron mobility, such as indium gallium zinc oxide and indium gallium tin oxide, respectively. According to the experiments of the inventors, the average electron mobility of the first active layer 131 and the third active layer of the first thin film transistor 100 is at least 20 cm ² /(V·s) or more, and can be 2 to 3 times higher than the electron mobility of the first active layer 131 of the first thin film transistor 100 of the first embodiment. The higher the electron mobility, the shorter the response time of the first thin film transistor 100, so that the first thin film transistor 100 as the switching thin film transistor has a great technical advantage.

なお、前記第１薄膜トランジスタ１００において、上述した実施形態に記載の前記第１活性層１３１の材料が、前記第３活性層の前記材料と異なる。しかしながら、本実施例に記載の「異なる」とは、異なる材料からなることを意味し、前記第１活性層１３１のベース材料が前記第３活性層のベース材料と同じであってもよく、両者が異なる割合の金属元素をドープすることにより異なる前記第１活性層１３１の前記材料及び前記第３活性層の前記材料を形成することができる。 In the first thin film transistor 100, the material of the first active layer 131 described in the above embodiment is different from the material of the third active layer. However, in this embodiment, "different" means that they are made of different materials, and the base material of the first active layer 131 may be the same as the base material of the third active layer, and the materials of the first active layer 131 and the third active layer can be different by doping them with metal elements in different proportions.

本実施例において、前記表示パネルの製造フローを簡略化するために、前記第１薄膜トランジスタ１００の前記第１活性層１３１の材料が、前記第２薄膜トランジスタ２００の前記第２活性層２３０の材料と同じであるように構成されてもよい。したがって、前記第１薄膜トランジスタ１００の前記第１活性層１３１が、同一の製造工程において前記第２薄膜トランジスタ２００の前記第２活性層２３０と同時に形成されてもよく、これにより前記表示パネルの製造フローを簡略化して製造効率を向上させる。 In this embodiment, in order to simplify the manufacturing flow of the display panel, the material of the first active layer 131 of the first thin film transistor 100 may be configured to be the same as the material of the second active layer 230 of the second thin film transistor 200. Therefore, the first active layer 131 of the first thin film transistor 100 may be formed simultaneously with the second active layer 230 of the second thin film transistor 200 in the same manufacturing process, thereby simplifying the manufacturing flow of the display panel and improving manufacturing efficiency.

本実施例において、前記第２薄膜トランジスタ２００の前記第２活性層２３０の前記材料及びその特性は、第１実施例の記載と同じであるため、ここでは詳しい説明を省略する。 In this embodiment, the material and characteristics of the second active layer 230 of the second thin film transistor 200 are the same as those described in the first embodiment, so a detailed description is omitted here.

本発明に係る大型表示装置に適用できる前記表示パネルは、第１薄膜トランジスタ１００及び第２薄膜トランジスタ２００を含む。前記第１薄膜トランジスタ１００は、前記第１ソース１１０、前記第１ドレイン１２０、前記第１活性層１３１、及び前記第１ゲート１４０を含む。前記第２薄膜トランジスタ２００は、前記第２ソース２１０、前記第２ドレイン２２０、前記第２活性層２３０、及び前記第２ゲート２４０を含む。前記第１薄膜トランジスタ１００の前記第１ドレイン１２０が前記第２薄膜トランジスタ２００の前記第２ゲート２４０に電気的に接続される。前記第１薄膜トランジスタ１００の前記第１活性層１３１の前記電子移動度が、前記第２薄膜トランジスタ２００の前記第２活性層２３０の前記電子移動度以上である。前記第２薄膜トランジスタ２００の前記第２活性層２３０の前記閾値電圧シフト量が、前記第１薄膜トランジスタ１００の前記第１活性層１３１の前記閾値電圧シフト量以下である。さらに、前記第１薄膜トランジスタ１００が第３活性層をさらに含む。前記第３活性層が前記第１活性層１３１と積層して設けられることにより、前記第１薄膜トランジスタ１００の前記第１活性層１３１及び前記第３活性層の前記平均電子移動度が、前記第２薄膜トランジスタ２００の前記第２活性層２３０の前記電子移動度以上である。前記表示パネルの２薄膜トランジスタの構成設計、及び前記第１薄膜トランジスタ１００の２活性層の構成設計により、本発明は、前記第１薄膜トランジスタ１００を応答時間の短い前記スイッチング薄膜トランジスタとするとともに、前記第２薄膜トランジスタ２００を安定性の高い前記駆動トランジスタとする。そして、２活性層の前記第１薄膜トランジスタ１００は、製造歩留まりを向上させることができ、さらに、従来技術の低温ポリシリコン酸化物表示パネルが大型表示装置に適用できないという課題を解決することができる。 The display panel applicable to the large display device according to the present invention includes a first thin film transistor 100 and a second thin film transistor 200. The first thin film transistor 100 includes the first source 110, the first drain 120, the first active layer 131, and the first gate 140. The second thin film transistor 200 includes the second source 210, the second drain 220, the second active layer 230, and the second gate 240. The first drain 120 of the first thin film transistor 100 is electrically connected to the second gate 240 of the second thin film transistor 200. The electron mobility of the first active layer 131 of the first thin film transistor 100 is equal to or greater than the electron mobility of the second active layer 230 of the second thin film transistor 200. The threshold voltage shift amount of the second active layer 230 of the second thin film transistor 200 is equal to or less than the threshold voltage shift amount of the first active layer 131 of the first thin film transistor 100. Furthermore, the first thin film transistor 100 further includes a third active layer. The third active layer is laminated with the first active layer 131, so that the average electron mobility of the first active layer 131 and the third active layer of the first thin film transistor 100 is equal to or greater than the electron mobility of the second active layer 230 of the second thin film transistor 200. By designing the two thin film transistors of the display panel and the two active layers of the first thin film transistor 100, the present invention makes the first thin film transistor 100 a switching thin film transistor with a short response time and the second thin film transistor 200 a driving transistor with high stability. The first thin film transistor 100 with two active layers can improve the manufacturing yield and solve the problem that the low-temperature polysilicon oxide display panel of the prior art cannot be applied to a large display device.

上記は、単に本発明の好ましい実施形態に過ぎず、当業者にとっては、本発明の趣旨から逸脱することがない限り、更なる改良及び変形を行うことができ、これらの改良及び変形も本発明の保護範囲と見なされるべきであることに留意されたい。 Please note that the above is merely a preferred embodiment of the present invention, and those skilled in the art may make further improvements and modifications without departing from the spirit of the present invention, and these improvements and modifications should also be considered as within the scope of protection of the present invention.

Claims

a first thin film transistor including a first source, a first drain, a first active layer, and a first gate;
a second thin film transistor including a second source, a second drain, a second active layer, and a second gate;
the first drain of the first thin film transistor is electrically connected to the second gate of the second thin film transistor, an electron mobility of the first active layer of the first thin film transistor is equal to or greater than an electron mobility of the second active layer of the second thin film transistor, and a threshold voltage shift amount of the second active layer of the second thin film transistor is equal to or less than a threshold voltage shift amount of the first active layer of the first thin film transistor,
A display panel , wherein a material of the second active layer of the second thin film transistor includes a metal oxide doped with a rare earth metal element or a fluorine-based compound .

The display panel according to claim 1, wherein the electron mobility of the first active layer of the first thin film transistor is 1.5 times or more the electron mobility of the second active layer of the second thin film transistor.

2. The display panel according to claim 1, wherein the electron mobility of the first active layer of the first thin film transistor is 20 ^cm2 /(Vs) or more.

The display panel of claim 1, wherein the threshold voltage shift amount of the second active layer of the second thin film transistor is 1 volt or less.

The display panel of claim 1, wherein the material of the first active layer of the first thin film transistor includes indium oxide, gallium oxide, zinc oxide, tin oxide, and combinations thereof.

a data line electrically connected to the first source of the first thin film transistor;
a scanning line electrically connected to the first gate of the first thin film transistor;
The display panel of claim 1 , further comprising: a light-emitting unit including a first electrode and a second electrode facing the first electrode, the first electrode being electrically connected to the second source of the second thin film transistor.

7. The display panel of claim 6, further comprising a capacitor, the capacitor including a first electrode plate and a second electrode plate facing the first electrode plate, the first electrode plate being electrically connected to the first drain of the first thin film transistor and the second gate of the second thin film transistor, and the second electrode plate being electrically connected to the second source of the second thin film transistor and the light emitting unit.

The display panel of claim 1 further includes a light-shielding layer disposed under the second thin-film transistor.

The display panel according to claim 1, wherein the first thin film transistor further includes a third active layer laminated with the first active layer, and non-channel regions at both ends of the third active layer are electrically connected to the non-channel regions at both ends of the first active layer, respectively.

The display panel of claim 9 , wherein an average electron mobility of the first active layer and the third active layer of the first thin film transistor is equal to or greater than the electron mobility of the second active layer of the second thin film transistor.

The display panel according to claim 10 , wherein an average electron mobility of the first active layer and the third active layer of the first thin film transistor is 1.5 times or more the electron mobility of the second active layer of the second thin film transistor.

11. The display panel according to claim 10 , wherein the average electron mobility of the first active layer and the third active layer of the first thin film transistor is 20 ^cm2 /(Vs) or more.

10. The display panel of claim 9 , wherein a material of the first active layer of the first thin film transistor is the same as a material of the second active layer of the second thin film transistor.

The display panel according to claim 9 , wherein the first active layer of the first thin film transistor and the second active layer of the second thin film transistor are provided in a same manufacturing process.

10. The display panel of claim 9 , wherein a material of the third active layer of the first thin film transistor comprises indium oxide, gallium oxide, zinc oxide, tin oxide, and combinations thereof.

16. The display panel of claim 15 , wherein in the first thin film transistor, a material of the first active layer is different from the material of the third active layer.

a data line electrically connected to the first source of the first thin film transistor;
a scanning line electrically connected to the first gate of the first thin film transistor;
10. The display panel of claim 9 , further comprising: a light-emitting unit including a first electrode and a second electrode facing the first electrode, the first electrode being electrically connected to the second source of the second thin film transistor.

18. The display panel of claim 17, further comprising a capacitor including a first plate and a second plate facing the first plate, the first plate being electrically connected to the first drain of the first thin film transistor and the second gate of the second thin film transistor, and the second plate being electrically connected to the second source of the second thin film transistor and the light emitting unit.

The display panel of claim 9 , further comprising a light-shielding layer provided under the second thin film transistor.