JP2024508055A - display panel - Google Patents

display panel Download PDF

Info

Publication number
JP2024508055A
JP2024508055A JP2021577831A JP2021577831A JP2024508055A JP 2024508055 A JP2024508055 A JP 2024508055A JP 2021577831 A JP2021577831 A JP 2021577831A JP 2021577831 A JP2021577831 A JP 2021577831A JP 2024508055 A JP2024508055 A JP 2024508055A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
active layer
display panel
electron mobility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021577831A
Other languages
Japanese (ja)
Inventor
伝宝 羅
Original Assignee
深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202111566801.0A external-priority patent/CN114284300A/en
Application filed by 深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司 filed Critical 深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司
Publication of JP2024508055A publication Critical patent/JP2024508055A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

第1薄膜トランジスタ及び第2薄膜トランジスタを含む表示パネルである。前記第1薄膜トランジスタは、第1ソース、第1ドレイン、第1活性層、及び第1ゲートを含む。前記第2薄膜トランジスタは、第2ソース、第2ドレイン、第2活性層、及び第2ゲートを含む。前記第1薄膜トランジスタの前記第1ドレインが前記第2薄膜トランジスタの前記第2ゲートに電気的に接続される。前記第1薄膜トランジスタの前記第1活性層の電子移動度が、前記第2薄膜トランジスタの前記第2活性層の電子移動度以上である。前記第2薄膜トランジスタの前記第2活性層の閾値電圧シフト量が、前記第1薄膜トランジスタの前記第1活性層の閾値電圧シフト量以下である。【選択図】図2A display panel including a first thin film transistor and a second thin film transistor. The first thin film transistor includes a first source, a first drain, a first active layer, and a first gate. The second thin film transistor includes a second source, a second drain, a second active layer, and a second gate. The first drain of the first thin film transistor is electrically connected to the second gate of the second thin film transistor. The electron mobility of the first active layer of the first thin film transistor is greater than or equal to the electron mobility of the second active layer of the second thin film transistor. A threshold voltage shift amount of the second active layer of the second thin film transistor is less than or equal to a threshold voltage shift amount of the first active layer of the first thin film transistor. [Selection diagram] Figure 2

Description

本発明は、表示の技術分野に関し、特に大型表示装置に適用できて2薄膜トランジスタを有する表示パネルに関する。 The present invention relates to the technical field of displays, and particularly to a display panel that is applicable to large-sized display devices and has two thin film transistors.

低温ポリシリコン(low-temperature polycrystalline silicon,LTPS)薄膜トランジスタは、その高い電子移動度及び短い応答時間の駆動特性のため、スマートフォン及びタブレット型パソコンなどの小型表示装置の表示パネルに広く用いられている。しかしながら、前記低温ポリシリコン薄膜トランジスタのリーク電流が大きいため、前記表示パネルの画像遅延が発生して表示画面の切り替えに影響を与えることを防止するために、高リフレッシュレートに設定され、前記低温ポリシリコン薄膜トランジスタの充電時間が短くなってしまう。 Low-temperature polycrystalline silicon (LTPS) thin film transistors are widely used in display panels of small display devices such as smartphones and tablet computers due to their high electron mobility and short response time driving characteristics. However, since the leakage current of the low temperature polysilicon thin film transistor is large, in order to prevent image delay of the display panel from occurring and affecting display screen switching, a high refresh rate is set, and the low temperature polysilicon thin film transistor is set to a high refresh rate. The charging time of the thin film transistor becomes shorter.

また、インジウムガリウム亜鉛酸化物(indium gallium zinc oxide,IGZO)等の金属酸化物を用いた薄膜トランジスタは、リーク電流が小さく、安定性が高いため、前記表示パネルのリフレッシュレートを低減することができる。しかしながら、前記インジウムガリウム亜鉛酸化物薄膜トランジスタの電子移動度は、前記低温ポリシリコン薄膜トランジスタの前記電子移動度に比べて低いため、前記インジウムガリウム亜鉛酸化物薄膜トランジスタは、高い駆動電圧を必要とする。 Furthermore, thin film transistors using metal oxides such as indium gallium zinc oxide (IGZO) have low leakage current and high stability, so that the refresh rate of the display panel can be reduced. However, since the electron mobility of the indium gallium zinc oxide thin film transistor is lower than that of the low temperature polysilicon thin film transistor, the indium gallium zinc oxide thin film transistor requires a high driving voltage.

前記低温ポリシリコン薄膜トランジスタの高い電子移動度、及び前記インジウムガリウム亜鉛酸化物薄膜トランジスタの低リーク電流の特性を十分に活かすために、従来技術は、前記低温ポリシリコン薄膜トランジスタと前記インジウムガリウム亜鉛酸化物薄膜トランジスタとを組み合わせた表示パネル、即ち低温ポリシリコン酸化物(low-temperature polycrystalline oxide,LTPO)表示パネルを提案している。 In order to fully take advantage of the high electron mobility of the low temperature polysilicon thin film transistor and the low leakage current characteristics of the indium gallium zinc oxide thin film transistor, the prior art has developed a method for combining the low temperature polysilicon thin film transistor and the indium gallium zinc oxide thin film transistor. We have proposed a display panel that combines these, ie, a low-temperature polycrystalline oxide (LTPO) display panel.

前記低温ポリシリコン薄膜トランジスタは、P型シリコン(P-Si)半導体とN型シリコン(N-Si)半導体との界面のダングリングボンドをパッシベーションして、前記P型シリコン半導体とN型シリコン半導体との界面の欠陥を減少させるために、所定割合の水素(H)原子を必要とする。前記インジウムガリウム亜鉛酸化物薄膜トランジスタにおいて、水素原子の割合が高いと、前記インジウムガリウム亜鉛酸化物中の酸素(O)原子空孔及び金属原子と酸素原子との化学結合(Metal-O)のバランスを崩し、更に前記インジウムガリウム亜鉛酸化物薄膜トランジスタの閾値電圧シフト量(Vth)のマイナスシフトを引き起こす。このため、前記低温ポリシリコン薄膜トランジスタ及び前記インジウムガリウム亜鉛酸化物薄膜トランジスタは、互いに互換性が低く、製造難易度が高い。 The low-temperature polysilicon thin film transistor is constructed by passivating dangling bonds at the interface between the P-type silicon semiconductor and the N-type silicon semiconductor. A certain proportion of hydrogen (H) atoms is required to reduce defects at the interface. In the indium gallium zinc oxide thin film transistor, when the proportion of hydrogen atoms is high, the balance of oxygen (O) atomic vacancies and chemical bonds (Metal-O) between metal atoms and oxygen atoms in the indium gallium zinc oxide is improved. This also causes a negative shift in the threshold voltage shift amount (Vth) of the indium gallium zinc oxide thin film transistor. Therefore, the low temperature polysilicon thin film transistor and the indium gallium zinc oxide thin film transistor have low compatibility with each other and are difficult to manufacture.

前記低温ポリシリコン酸化物表示パネルの製造工程は複雑であるため、前記低温ポリシリコン薄膜トランジスタの製造工程は、前記インジウムガリウム亜鉛酸化物薄膜トランジスタの製造工程と別々に行わなければならない。従来技術において、プロセスレシピを調整することにより、前記低温ポリシリコン薄膜トランジスタ及び前記インジウムガリウム亜鉛酸化物薄膜トランジスタをスムーズに結合させることができるが、前記低温ポリシリコン薄膜トランジスタは、大型表示装置の製造工程において、前記低温ポリシリコンの結晶均一性が悪いため、前記低温ポリシリコン薄膜トランジスタの前記電子移動度及び閾値電圧シフト量に影響を及ぼす。そして、前記低温ポリシリコン薄膜トランジスタ及び前記インジウムガリウム亜鉛酸化物薄膜トランジスタの互換性のため、前記低温ポリシリコン酸化物表示パネルが前記大型表示装置に適用されることが困難となる。このため、現在、前記低温ポリシリコン酸化物表示パネルは、スマートウォッチ、スマートブレスレット等の小型表示装置にしか適用できなかった。 Since the manufacturing process of the low temperature polysilicon oxide display panel is complicated, the manufacturing process of the low temperature polysilicon thin film transistor must be performed separately from the manufacturing process of the indium gallium zinc oxide thin film transistor. In the prior art, the low temperature polysilicon thin film transistor and the indium gallium zinc oxide thin film transistor can be smoothly combined by adjusting the process recipe. Since the crystal uniformity of the low temperature polysilicon is poor, it affects the electron mobility and threshold voltage shift amount of the low temperature polysilicon thin film transistor. Furthermore, due to the compatibility of the low temperature polysilicon thin film transistor and the indium gallium zinc oxide thin film transistor, it is difficult to apply the low temperature polysilicon oxide display panel to the large display device. Therefore, at present, the low temperature polysilicon oxide display panel can only be applied to small display devices such as smart watches and smart bracelets.

従来技術の前記低温ポリシリコン酸化物表示パネルは、前記大型表示装置に適用できないという技術的課題を有しており、上記の技術的課題を解決するために、大型表示装置に適用できて2薄膜トランジスタを有する表示パネルが求められている。 The conventional low-temperature polysilicon oxide display panel has a technical problem that it cannot be applied to the large display device.In order to solve the above technical problem, two thin film transistors that can be applied to the large display device were developed. There is a need for a display panel that has the following characteristics.

本発明は、大型表示装置に適用できて2薄膜トランジスタを有する表示パネルを提供する。前記表示パネルは、第1薄膜トランジスタ及び第2薄膜トランジスタを含む。前記第1薄膜トランジスタは、第1ソース、第1ドレイン、第1活性層、及び第1ゲートを含む。前記第2薄膜トランジスタは、第2ソース、第2ドレイン、第2活性層、及び第2ゲートを含む。前記第1薄膜トランジスタの前記第1ドレインが前記第2薄膜トランジスタの前記第2ゲートに電気的に接続される。前記第1薄膜トランジスタの前記第1活性層の電子移動度が、前記第2薄膜トランジスタの前記第2活性層の電子移動度以上である。前記第2薄膜トランジスタの前記第2活性層の閾値電圧シフト量が、前記第1薄膜トランジスタの前記第1活性層の閾値電圧シフト量以下である。 The present invention provides a display panel that can be applied to a large-sized display device and has two thin film transistors. The display panel includes a first thin film transistor and a second thin film transistor. The first thin film transistor includes a first source, a first drain, a first active layer, and a first gate. The second thin film transistor includes a second source, a second drain, a second active layer, and a second gate. The first drain of the first thin film transistor is electrically connected to the second gate of the second thin film transistor. The electron mobility of the first active layer of the first thin film transistor is greater than or equal to the electron mobility of the second active layer of the second thin film transistor. A threshold voltage shift amount of the second active layer of the second thin film transistor is less than or equal to a threshold voltage shift amount of the first active layer of the first thin film transistor.

本実施例において、前記第1薄膜トランジスタの前記第1活性層の前記電子移動度が、前記第2薄膜トランジスタの前記第2活性層の電子移動度の1.5倍以上である。 In this embodiment, the electron mobility of the first active layer of the first thin film transistor is 1.5 times or more of the electron mobility of the second active layer of the second thin film transistor.

本実施例において、前記第1薄膜トランジスタの前記第1活性層の前記電子移動度が20cm/(V・s)以上である。 In this embodiment, the electron mobility of the first active layer of the first thin film transistor is 20 cm 2 /(V·s) or more.

本実施例において、前記第2薄膜トランジスタの前記第2活性層の前記閾値電圧シフト量が1ボルト以下である。 In this embodiment, the threshold voltage shift amount of the second active layer of the second thin film transistor is 1 volt or less.

本実施例において、前記第1薄膜トランジスタの前記第1活性層の材料がインジウム酸化物、ガリウム酸化物、亜鉛酸化物、スズ酸化物、及びこれらの組み合わせを含む。 In this embodiment, the material of the first active layer of the first thin film transistor includes indium oxide, gallium oxide, zinc oxide, tin oxide, and combinations thereof.

本実施例において、前記第2薄膜トランジスタの前記第2活性層の材料が希土類金属元素又はフッ素系化合物がドープされた金属酸化物を含む。 In this embodiment, the material of the second active layer of the second thin film transistor includes a metal oxide doped with a rare earth metal element or a fluorine-based compound.

他の実施例において、前記第1薄膜トランジスタが第3活性層をさらに含む。前記第3活性層が前記第1活性層と積層して設けられる。前記第3活性層の両端の非チャネル領域が前記第1活性層の両端の非チャネル領域にそれぞれ電気的に接続される。 In other embodiments, the first thin film transistor further includes a third active layer. The third active layer is stacked with the first active layer. Non-channel regions at both ends of the third active layer are electrically connected to non-channel regions at both ends of the first active layer.

本実施例において、前記第1薄膜トランジスタの前記第1活性層及び前記第3活性層の平均電子移動度が、前記第2薄膜トランジスタの前記第2活性層の前記電子移動度以上である。 In this embodiment, the average electron mobility of the first active layer and the third active layer of the first thin film transistor is greater than or equal to the electron mobility of the second active layer of the second thin film transistor.

本実施例において、前記第1薄膜トランジスタの前記第1活性層及び前記第3活性層の平均電子移動度が、前記第2薄膜トランジスタの前記第2活性層の前記電子移動度の1.5倍以上である。 In this embodiment, the average electron mobility of the first active layer and the third active layer of the first thin film transistor is 1.5 times or more of the electron mobility of the second active layer of the second thin film transistor. be.

本実施例において、前記第1薄膜トランジスタの前記第1活性層及び前記第3活性層の前記平均電子移動度が20cm/(V・s)以上である。 In this embodiment, the average electron mobility of the first active layer and the third active layer of the first thin film transistor is 20 cm 2 /(V·s) or more.

本実施例において、前記第1薄膜トランジスタの前記第1活性層の材料が、前記第2薄膜トランジスタの前記第2活性層の材料と同じである。 In this embodiment, the material of the first active layer of the first thin film transistor is the same as the material of the second active layer of the second thin film transistor.

本実施例において、前記第1薄膜トランジスタの前記第1活性層と、前記第2薄膜トランジスタの前記第2活性層とが同じ製造工程により設けられる。 In this embodiment, the first active layer of the first thin film transistor and the second active layer of the second thin film transistor are provided by the same manufacturing process.

本実施例において、前記第1薄膜トランジスタの前記第3活性層の材料がインジウム酸化物、ガリウム酸化物、亜鉛酸化物、スズ酸化物、及びこれらの組み合わせを含む。 In this embodiment, the material of the third active layer of the first thin film transistor includes indium oxide, gallium oxide, zinc oxide, tin oxide, and combinations thereof.

本実施例において、前記第1薄膜トランジスタにおいて、前記第1活性層の材料が、前記第3活性層の前記材料と異なる。 In this embodiment, in the first thin film transistor, the material of the first active layer is different from the material of the third active layer.

他の実施例において、前記表示パネルは、データ線、走査線、及び発光ユニットをさらに含む。前記データ線が前記第1薄膜トランジスタの前記第1ソースに電気的に接続される。前記走査線が前記第1薄膜トランジスタの前記第1ゲートに電気的に接続される。前記発光ユニットは、第1電極と、第1電極と対向する第2電極とを含む。前記第1電極が前記第2薄膜トランジスタの前記第2ソースに電気的に接続される。 In another embodiment, the display panel further includes a data line, a scan line, and a light emitting unit. The data line is electrically connected to the first source of the first thin film transistor. The scan line is electrically connected to the first gate of the first thin film transistor. The light emitting unit includes a first electrode and a second electrode facing the first electrode. The first electrode is electrically connected to the second source of the second thin film transistor.

本実施例において、前記表示パネルは、容量をさらに含む。前記容量が第1極板と、前記第1極板と対向する第2極板とを含む。前記第1極板が前記第1薄膜トランジスタの前記第1ドレイン及び前記第2薄膜トランジスタの前記第2ゲートに電気的に接続される。前記第2極板が前記第2薄膜トランジスタの前記第2ソース及び前記発光ユニットに電気的に接続される。 In this embodiment, the display panel further includes a capacitor. The capacitor includes a first electrode plate and a second electrode plate facing the first electrode plate. The first electrode plate is electrically connected to the first drain of the first thin film transistor and the second gate of the second thin film transistor. The second electrode plate is electrically connected to the second source of the second thin film transistor and the light emitting unit.

他の実施例において、前記表示パネルは、遮光層をさらに含む。前記遮光層が前記第2薄膜トランジスタの下に設けられる。 In another embodiment, the display panel further includes a light blocking layer. The light blocking layer is provided under the second thin film transistor.

本発明に係る大型表示装置に適用できる前記表示パネルは、第1薄膜トランジスタ及び第2薄膜トランジスタを含む。前記第1薄膜トランジスタは、前記第1ソース、前記第1ドレイン、前記第1活性層、及び前記第1ゲートを含む。前記第2薄膜トランジスタは、前記第2ソース、前記第2ドレイン、前記第2活性層、及び前記第2ゲートを含む。前記第1薄膜トランジスタの前記第1ドレインが前記第2薄膜トランジスタの前記第2ゲートに電気的に接続される。前記第1薄膜トランジスタの前記第1活性層の前記電子移動度が、前記第2薄膜トランジスタの前記第2活性層の前記電子移動度以上である。前記第2薄膜トランジスタの前記第2活性層の前記閾値電圧シフト量が、前記第1薄膜トランジスタの前記第1活性層の前記閾値電圧シフト量以下である。さらに、前記第1薄膜トランジスタが第3活性層をさらに含む。前記第3活性層が前記第1活性層と積層して設けられることにより、前記第1薄膜トランジスタの前記第1活性層及び前記第3活性層の前記平均電子移動度が、前記第2薄膜トランジスタの前記第2活性層の前記電子移動度以上である。前記表示パネルの2薄膜トランジスタの構成設計、及び前記第1薄膜トランジスタの2活性層の構成設計により、本発明は、前記第1薄膜トランジスタを応答時間の短いスイッチング薄膜トランジスタとするとともに、前記第2薄膜トランジスタを安定性の高い駆動トランジスタとする。そして、2活性層の前記第1薄膜トランジスタは、製造歩留まりを向上させることができ、さらに、従来技術の低温ポリシリコン酸化物表示パネルが大型表示装置に適用できないという課題を解決することができる。 The display panel applicable to the large-sized display device according to the present invention includes a first thin film transistor and a second thin film transistor. The first thin film transistor includes the first source, the first drain, the first active layer, and the first gate. The second thin film transistor includes the second source, the second drain, the second active layer, and the second gate. The first drain of the first thin film transistor is electrically connected to the second gate of the second thin film transistor. The electron mobility of the first active layer of the first thin film transistor is greater than or equal to the electron mobility of the second active layer of the second thin film transistor. The threshold voltage shift amount of the second active layer of the second thin film transistor is less than or equal to the threshold voltage shift amount of the first active layer of the first thin film transistor. Furthermore, the first thin film transistor further includes a third active layer. By providing the third active layer in a stacked manner with the first active layer, the average electron mobility of the first active layer and the third active layer of the first thin film transistor is the same as that of the second thin film transistor. The electron mobility is higher than the above-mentioned electron mobility of the second active layer. By designing the structure of the two thin film transistors of the display panel and designing the structure of the two active layers of the first thin film transistor, the present invention makes the first thin film transistor a switching thin film transistor with a short response time, and makes the second thin film transistor a switching thin film transistor with a short response time. The drive transistor has a high The first thin film transistor with two active layers can improve the manufacturing yield, and can also solve the problem that the conventional low temperature polysilicon oxide display panel cannot be applied to large-sized display devices.

図1は本発明の表示パネルの回路構成図である。FIG. 1 is a circuit diagram of a display panel according to the present invention. 図2は本発明の前記表示パネルの第1実施例の構造概略図である。FIG. 2 is a schematic structural diagram of a first embodiment of the display panel of the present invention. 図3は本発明の前記表示パネルの第2実施例の構造概略図である。FIG. 3 is a schematic structural diagram of a second embodiment of the display panel of the present invention.

本発明の上記及びその他の目的、特徴、利点をより明らかにするために、以下、本発明の好ましい実施例を挙げて、添付図面を参照して詳細に説明する。 In order to make the above and other objects, features, and advantages of the present invention more clear, preferred embodiments of the present invention will be described in detail below with reference to the accompanying drawings.

本発明の表示パネルの回路構成図である図1を参照されたい。本発明の前記表示パネルは、第1薄膜トランジスタ100及び第2薄膜トランジスタ200を含む。前記第1薄膜トランジスタ100は、第1ソース110、第1ドレイン120、第1活性層(図示せず)、及び第1ゲート140を含む。前記第2薄膜トランジスタ200は、第2ソース210、第2ドレイン220、第2活性層(図示せず)、及び第2ゲート240を含む。 Please refer to FIG. 1, which is a circuit diagram of a display panel of the present invention. The display panel of the present invention includes a first thin film transistor 100 and a second thin film transistor 200. The first thin film transistor 100 includes a first source 110, a first drain 120, a first active layer (not shown), and a first gate 140. The second thin film transistor 200 includes a second source 210, a second drain 220, a second active layer (not shown), and a second gate 240.

図1に示すように、前記表示パネルは、データ線D、走査線S、及び発光ユニット300をさらに含む。前記データ線Dが前記第1薄膜トランジスタ100の前記第1ソース110に電気的に接続される。前記走査線Sが前記第1薄膜トランジスタ100の前記第1ゲート140に電気的に接続される。前記第1薄膜トランジスタ100は、前記表示パネルの前記データ線D及び前記走査線Sにより転送される表示信号を受信するためのものであり、前記第1ゲート140の入力電圧を制御することにより、前記第1薄膜トランジスタ100は前記第1ソース110及び前記第1ドレイン120の両端の電流のオン・オフを制御することができる。 As shown in FIG. 1, the display panel further includes a data line D, a scan line S, and a light emitting unit 300. The data line D is electrically connected to the first source 110 of the first thin film transistor 100. The scan line S is electrically connected to the first gate 140 of the first thin film transistor 100. The first thin film transistor 100 is for receiving display signals transferred by the data line D and the scanning line S of the display panel, and controls the input voltage of the first gate 140 to receive the display signal. The first thin film transistor 100 can control on/off of current flowing across the first source 110 and the first drain 120 .

また、図1に示すように、前記表示パネルは、共通アノードVdd及び共通カソードVssをさらに含む。前記共通アノードVddが前記第2薄膜トランジスタ200の前記第2ドレイン220に電気的に接続される。前記第1薄膜トランジスタ100の前記第1ドレイン120が前記第2薄膜トランジスタ200の前記第2ゲート240に電気的に接続される。前記発光ユニット300の両端が前記第2薄膜トランジスタ200の前記第2ソース210及び前記共通カソードVssに電気的に接続される。前記第2薄膜トランジスタ200は、前記第1薄膜トランジスタ100の前記第1ドレイン120のスイッチング信号を受信するためのものであり、前記第2ゲート240の入力電圧を制御することにより、前記第2薄膜トランジスタ200は前記第2ソース210及び前記第2ドレイン220の両端の電流のオン・オフを制御することができる。前記共通アノードVddの電流が前記第2薄膜トランジスタ200を介して前記発光ユニット300に入力すると、前記発光ユニット300が発光することができ、前記表示パネルに画像を表示させることができる。 Further, as shown in FIG. 1, the display panel further includes a common anode Vdd and a common cathode Vss. The common anode Vdd is electrically connected to the second drain 220 of the second thin film transistor 200. The first drain 120 of the first thin film transistor 100 is electrically connected to the second gate 240 of the second thin film transistor 200. Both ends of the light emitting unit 300 are electrically connected to the second source 210 of the second thin film transistor 200 and the common cathode Vss. The second thin film transistor 200 is for receiving the switching signal of the first drain 120 of the first thin film transistor 100, and by controlling the input voltage of the second gate 240, the second thin film transistor 200 Turning on and off of current across the second source 210 and the second drain 220 may be controlled. When the current of the common anode Vdd is input to the light emitting unit 300 through the second thin film transistor 200, the light emitting unit 300 can emit light, and an image can be displayed on the display panel.

これにより、前記第1薄膜トランジスタ100及び前記第2薄膜トランジスタ200のうち、前記第1薄膜トランジスタ100は前記第2薄膜トランジスタをオン・オフするスイッチング薄膜トランジスタとして用いられて、前記第2薄膜トランジスタ200は前記発光ユニット300を駆動する駆動薄膜トランジスタとして用いられる。 Accordingly, among the first thin film transistor 100 and the second thin film transistor 200, the first thin film transistor 100 is used as a switching thin film transistor that turns on and off the second thin film transistor, and the second thin film transistor 200 is used as a switching thin film transistor that turns on and off the second thin film transistor. Used as a drive thin film transistor.

一実施例において、図1に示すように、前記表示パネルは、容量400をさらに含む。前記容量400が第1極板410と、前記第1極板410と対向する第2極板420とを含む。前記第1極板410が前記第1薄膜トランジスタ100の前記第1ドレイン120及び前記第2薄膜トランジスタ200の前記第2ゲート240に電気的に接続される。前記第2極板420が前記第2薄膜トランジスタ200の前記第2ソース210及び前記発光ユニット300に電気的に接続される。前記容量は、前記第1薄膜トランジスタ100により入力されるスイッチング信号を記憶するためのものであり、前記スイッチング信号を前記発光ユニット300が発光するのに要する電流信号に変換することにより、異なる階調値を表示する。 In one embodiment, as shown in FIG. 1, the display panel further includes a capacitor 400. The capacitor 400 includes a first polar plate 410 and a second polar plate 420 facing the first polar plate 410. The first electrode plate 410 is electrically connected to the first drain 120 of the first thin film transistor 100 and the second gate 240 of the second thin film transistor 200. The second electrode plate 420 is electrically connected to the second source 210 of the second thin film transistor 200 and the light emitting unit 300. The capacitor is for storing a switching signal inputted by the first thin film transistor 100, and converts the switching signal into a current signal required for the light emitting unit 300 to emit light, so that different gradation values can be stored. Display.

実際に実施する際に、前記発光ユニット300は、有機発光ダイオード(organic light-emitting diode,OLED)、ミニ発光ダイオード(mini-light-emitting diode,mini-LED)、マイクロ発光ダイオード(micro-light-emitting diode,micro-LED)、又は量子ドット発光型エレクトロルミネセンス(electroluminescent quantum dots,ELQDs)等を含む。 In actual implementation, the light emitting unit 300 may include an organic light-emitting diode (OLED), a mini-light-emitting diode (mini-LED), a micro-light-emitting diode (micro-light-emitting diode), or a micro-light-emitting diode (mini-LED). emitting diodes (micro-LEDs), quantum dots (electroluminescent quantum dots, ELQDs), etc.

(第1実施例) (First example)

本発明の前記表示パネルの第1実施例の構造概略図である図2を参照されたい。 Please refer to FIG. 2, which is a structural schematic diagram of a first embodiment of the display panel of the present invention.

本実施例において、前記表示パネルは、下基板510及び上基板520を含み、前記表示パネル内の全ての素子を保護するためのものであり、前記下基板510及び前記上基板520が、リジッド基板又はフレキシブル基板であってもよいガラス基板又はポリイミド基板を含むが、これらに限定されるものではない。 In this embodiment, the display panel includes a lower substrate 510 and an upper substrate 520 for protecting all elements in the display panel, and the lower substrate 510 and the upper substrate 520 are rigid substrates. The substrate includes, but is not limited to, a glass substrate or a polyimide substrate, which may also be a flexible substrate.

本実施例の前記表示パネルは、前記第1薄膜トランジスタ100及び前記第2薄膜トランジスタ200を含む。前記第1薄膜トランジスタ100は、順次積層される前記第1活性層131、第1ゲート絶縁層150、及び前記第1ゲート140を含むとともに、前記第1活性層131の両端に電気的に接続される前記第1ソース110及び前記第1ドレイン120をさらに含む。前記第2薄膜トランジスタ200は、順次積層される前記第2活性層230、第2ゲート絶縁層250、及び前記第2ゲート240を含むとともに、前記第2活性層230の両端に電気的に接続される前記第2ソース210及び前記第2ドレイン220をさらに含む。 The display panel of this embodiment includes the first thin film transistor 100 and the second thin film transistor 200. The first thin film transistor 100 includes the first active layer 131, the first gate insulating layer 150, and the first gate 140, which are stacked in sequence, and is electrically connected to both ends of the first active layer 131. The first source 110 and the first drain 120 are further included. The second thin film transistor 200 includes the second active layer 230, the second gate insulating layer 250, and the second gate 240, which are sequentially stacked, and is electrically connected to both ends of the second active layer 230. The second source 210 and the second drain 220 are further included.

本実施例において、前記第1薄膜トランジスタ100及び前記第2薄膜トランジスタ200がトップゲート型薄膜トランジスタを含む。製造プロセスの進歩により、前記トップゲート型薄膜トランジスタは、前記表示パネルの製造工程を減少させて、前記表示パネルの製造コストを削減する。 In this embodiment, the first thin film transistor 100 and the second thin film transistor 200 include top gate type thin film transistors. With advances in manufacturing processes, the top-gate thin film transistor reduces the number of manufacturing steps of the display panel, thereby reducing the manufacturing cost of the display panel.

本実施例の前記表示パネルは、前記発光ユニット300をさらに含む。本実施例は、前記発光ユニット300を有機発光ダイオードとして例に挙げて説明し、前記発光ユニット300は、第1電極310と、第1電極310と対向する第2電極320と、発光層330とを含む。前記第1電極310が前記第2薄膜トランジスタ200の前記第2ソース210に電気的に接続される。前記第2薄膜トランジスタ200が電流を制御して前記発光ユニット300をオンにすると、アノードとしての前記第1電極310とカソードとしての前記第2電極320との間を前記電流が流れる。前記電流の作用下で、前記発光ユニット300における電子と正孔とが前記発光層330で結合されて光を励起することにより、前記表示パネルの画像表示を達成する。 The display panel of this embodiment further includes the light emitting unit 300. This embodiment will be explained by taking the light emitting unit 300 as an organic light emitting diode, and the light emitting unit 300 includes a first electrode 310, a second electrode 320 opposite to the first electrode 310, and a light emitting layer 330. including. The first electrode 310 is electrically connected to the second source 210 of the second thin film transistor 200. When the second thin film transistor 200 controls the current to turn on the light emitting unit 300, the current flows between the first electrode 310 as an anode and the second electrode 320 as a cathode. Under the action of the current, electrons and holes in the light emitting unit 300 are combined in the light emitting layer 330 to excite light, thereby achieving image display on the display panel.

本実施例において、前記第1薄膜トランジスタ100を応答時間の短い前記スイッチング薄膜トランジスタとし、前記第2薄膜トランジスタ200を安定性の高い前記駆動トランジスタとする。したがって、前記第1薄膜トランジスタ100の前記第1活性層131が電子移動度の高い材料を用いるとともに、前記第2薄膜トランジスタ200の前記第2活性層230の材料がリーク電流の低い材料を用いる。つまり、本実施例の前記第1薄膜トランジスタ100の前記第1活性層131の電子移動度が、前記第2薄膜トランジスタ200の前記第2活性層230の電子移動度以上であり、前記第2薄膜トランジスタ200の前記第2活性層230の閾値電圧シフト量が、前記第1薄膜トランジスタ100の前記第1活性層131の閾値電圧シフト量以下である。 In this embodiment, the first thin film transistor 100 is the switching thin film transistor with a short response time, and the second thin film transistor 200 is the drive transistor with high stability. Therefore, the first active layer 131 of the first thin film transistor 100 uses a material with high electron mobility, and the second active layer 230 of the second thin film transistor 200 uses a material with low leakage current. That is, the electron mobility of the first active layer 131 of the first thin film transistor 100 of the present embodiment is greater than or equal to the electron mobility of the second active layer 230 of the second thin film transistor 200, and A threshold voltage shift amount of the second active layer 230 is less than or equal to a threshold voltage shift amount of the first active layer 131 of the first thin film transistor 100 .

本実施例において、前記第1薄膜トランジスタ100の前記第1活性層131の前記材料がインジウム酸化物、ガリウム酸化物、亜鉛酸化物、スズ酸化物、及びこれらの組み合わせを含むが、これらに限定されるものではない。好ましくは、前記第1活性層131の前記材料がインジウムガリウムスズ酸化物(indium gallium zinc oxide,IGZO)、インジウムガリウム亜鉛スズ酸化物(indium gallium zinc tin oxide,IGZTO)、又はインジウム亜鉛スズ酸化物(indium zinc tin oxide,IZTO)などの高電子移動度を有する前記材料であってもよい。発明者らの実験によれば、前記第1薄膜トランジスタ100の前記第1活性層131の前記電子移動度が少なくとも20cm/(V・s)以上である。本実施例において、前記第1薄膜トランジスタ100の前記第1活性層131の前記電子移動度が、前記第2薄膜トランジスタ200の前記第2活性層230の電子移動度の1.5倍以上に達することができる。 In this embodiment, the material of the first active layer 131 of the first thin film transistor 100 includes, but is not limited to, indium oxide, gallium oxide, zinc oxide, tin oxide, and combinations thereof. It's not a thing. Preferably, the material of the first active layer 131 is indium gallium zinc oxide (IGZO), indium gallium zinc tin oxide (IGZTO), or indium zinc tin oxide (IGZTO). The material having high electron mobility, such as indium zinc tin oxide (IZTO), may also be used. According to experiments conducted by the inventors, the electron mobility of the first active layer 131 of the first thin film transistor 100 is at least 20 cm 2 /(V·s). In this embodiment, the electron mobility of the first active layer 131 of the first thin film transistor 100 may reach 1.5 times or more of the electron mobility of the second active layer 230 of the second thin film transistor 200. can.

前記電子移動度が大きいほど、前記第1薄膜トランジスタ100の前記応答時間が短くなることで、前記スイッチング薄膜トランジスタとしての前記第1薄膜トランジスタ100は優れた技術的利点を有する。 The higher the electron mobility, the shorter the response time of the first thin film transistor 100, so the first thin film transistor 100 as the switching thin film transistor has excellent technical advantages.

本実施例において、前記第2薄膜トランジスタ200の前記第2活性層230の前記材料が希土類金属元素又はフッ素系化合物がドープされた金属酸化物を含むが、これらに限定されるものではない。好ましくは、前記第2活性層230の前記材料が、プラセオジム(Pr)、セリウム(Ce)、又はランタン(La)などのランタノイドがドープされた金属酸化物であってもよいし、三フッ化窒素(NF)、四フッ化炭素(CF)、又は六フッ化硫黄(SF)がドープされた金属酸化物などの低リーク電流を有する前記材料であってもよく、前記金属酸化物がインジウム含有量の低い金属酸化物であってもよい。発明者らの実験によれば、前記第2薄膜トランジスタ200の前記第2活性層230の前記閾値電圧シフト量が1ボルト以下である。前記閾値電圧シフト量が小さいほど、前記第2薄膜トランジスタ200の安定性が高くなることで、前記駆動薄膜トランジスタとしての前記第2薄膜トランジスタ200が優れた技術的利点を有する。 In this embodiment, the material of the second active layer 230 of the second thin film transistor 200 includes a metal oxide doped with a rare earth metal element or a fluorine-based compound, but is not limited thereto. Preferably, the material of the second active layer 230 may be a metal oxide doped with a lanthanide such as praseodymium (Pr), cerium (Ce), or lanthanum (La), or nitrogen trifluoride. ( NF3 ), carbon tetrafluoride ( CF4 ), or sulfur hexafluoride ( SF6 ) doped metal oxides, the metal oxides may be It may also be a metal oxide with a low indium content. According to experiments conducted by the inventors, the threshold voltage shift amount of the second active layer 230 of the second thin film transistor 200 is 1 volt or less. The smaller the threshold voltage shift amount, the higher the stability of the second thin film transistor 200, and thus the second thin film transistor 200 as the driving thin film transistor has excellent technical advantages.

そして、本実施例は、前記第2薄膜トランジスタ200の安定性をいっそう増加させるために、前記表示パネルは遮光層600をさらに含む。前記第2活性層230の材料特性が前記光の影響を受けやすいため、本実施例は前記第2薄膜トランジスタ200の下に前記遮光層600を設けることにより、前記第2薄膜トランジスタ200の前記第2活性層230に照射する可能な光を遮蔽して、前記第2薄膜トランジスタ200が有する高安定性を維持する。そして、前記遮光層600は、前記第2薄膜トランジスタ200の前記第2ソース210の配線として機能することで、前記表示パネルの構造を簡略化することができる。 In this embodiment, in order to further increase the stability of the second thin film transistor 200, the display panel further includes a light blocking layer 600. Since the material properties of the second active layer 230 are easily affected by the light, in this embodiment, the light shielding layer 600 is provided under the second thin film transistor 200, so that the second active layer 230 is easily affected by the light. The high stability of the second thin film transistor 200 is maintained by shielding the layer 230 from possible light. The light shielding layer 600 functions as a wiring for the second source 210 of the second thin film transistor 200, thereby simplifying the structure of the display panel.

(第2実施例) (Second example)

本発明の前記表示パネルの第2実施例の構造概略図である図3を参照されたい。 Please refer to FIG. 3, which is a structural schematic diagram of a second embodiment of the display panel of the present invention.

本実施例において、前記表示パネルにおける主要な構成は、例えば、前記下基板510、前記上基板520、前記第1薄膜トランジスタ100の前記第1ソース110及び前記第1ドレイン120、前記第2薄膜トランジスタ200の前記第2ソース210及び前記第2ドレイン220、前記遮光層600、及び前記発光ユニット300などの材料特性、対応位置、及び接続関係が同じである。また、好ましくは、前記表示パネルの製造工程を減少させて、前記表示パネルの製造コストを削減するように、前記第1薄膜トランジスタ100及び前記第2薄膜トランジスタ200が同様に前記トップゲート型薄膜トランジスタである。 In this embodiment, the main components of the display panel are, for example, the lower substrate 510, the upper substrate 520, the first source 110 and the first drain 120 of the first thin film transistor 100, and the second thin film transistor 200. The second source 210, the second drain 220, the light blocking layer 600, the light emitting unit 300, etc. have the same material characteristics, corresponding positions, and connection relationships. Preferably, the first thin film transistor 100 and the second thin film transistor 200 are also top gate type thin film transistors so as to reduce the manufacturing process of the display panel and reduce the manufacturing cost of the display panel.

しかしながら、本実施例の相違点は、第1実施例に比べて、前記第1薄膜トランジスタ100が第3活性層をさらに含む。前記第3活性層が前記第1活性層131と積層して設けられるとともに、前記第1活性層131上に設けられる。前記第3活性層の両端の非チャネル領域132a及び132bが前記第1活性層131の両端の非チャネル領域131a及び131bにそれぞれ電気的に接続される。本実施例は、前記第3活性層の前記非チャネル領域132a及び前記第1活性層131の前記非チャネル領域131aを導体化するとともに、前記第3活性層の前記非チャネル領域132b及び前記第1活性層131の前記非チャネル領域131bを導体化する。したがって、前記第1薄膜トランジスタ100において、前記第1ソース110は、導体化された前記第3活性層の前記非チャネル領域132a及び前記第1活性層131の前記非チャネル領域131aを介して前記第3活性層及び前記第1活性層131に同時に電気的に接続され、前記第1ドレイン120は、導体化された前記第3活性層の前記非チャネル領域132b及び前記第1活性層131の前記非チャネル領域131bを介して前記第3活性層及び前記第1活性層131に同時に電気的に接続される。 However, the difference between this embodiment and the first embodiment is that the first thin film transistor 100 further includes a third active layer. The third active layer is stacked with the first active layer 131 and is provided on the first active layer 131 . Non-channel regions 132a and 132b at both ends of the third active layer are electrically connected to non-channel regions 131a and 131b at both ends of the first active layer 131, respectively. In this embodiment, the non-channel region 132a of the third active layer and the non-channel region 131a of the first active layer 131 are made conductive, and the non-channel region 132b of the third active layer and the first The non-channel region 131b of the active layer 131 is made conductive. Therefore, in the first thin film transistor 100, the first source 110 is connected to the third source 110 through the non-channel region 132a of the third active layer and the non-channel region 131a of the first active layer 131, which are made conductive. The first drain 120 is electrically connected to the active layer and the first active layer 131 at the same time, and the first drain 120 is connected to the non-channel region 132b of the third active layer and the non-channel region of the first active layer 131, which are made conductive. It is electrically connected to the third active layer and the first active layer 131 at the same time through the region 131b.

本発明の第1実施例と同様に、本実施例は前記第1薄膜トランジスタ100を応答時間の短い前記スイッチング薄膜トランジスタとし、前記第2薄膜トランジスタ200を安定性の高い前記駆動トランジスタとする。したがって、前記第1薄膜トランジスタ100の前記第3活性層が電子移動度の高い材料を用いるとともに、前記第2薄膜トランジスタ200の前記第2活性層230の材料がリーク電流の低い材料を用いる。つまり、本実施例の前記第1薄膜トランジスタ100の前記第1活性層131及び前記第3活性層の平均電子移動度が、前記第2薄膜トランジスタ200の前記第2活性層230の前記電子移動度以上であり、前記第2薄膜トランジスタ200の前記第2活性層230の前記閾値電圧シフト量が、前記第1薄膜トランジスタ100の前記第1活性層131及び前記第3活性層の平均閾値電圧シフト量以下である。 Similar to the first embodiment of the present invention, in this embodiment, the first thin film transistor 100 is the switching thin film transistor with a short response time, and the second thin film transistor 200 is the drive transistor with high stability. Therefore, the third active layer of the first thin film transistor 100 uses a material with high electron mobility, and the second active layer 230 of the second thin film transistor 200 uses a material with low leakage current. That is, the average electron mobility of the first active layer 131 and the third active layer of the first thin film transistor 100 of this embodiment is greater than or equal to the electron mobility of the second active layer 230 of the second thin film transistor 200. The threshold voltage shift amount of the second active layer 230 of the second thin film transistor 200 is less than or equal to the average threshold voltage shift amount of the first active layer 131 and the third active layer of the first thin film transistor 100.

本実施例は、前記第1薄膜トランジスタ100の前記第1活性層131及び前記第3活性層の前記平均電子移動度をいっそう向上させるために、前記第1薄膜トランジスタ100の前記第3活性層の前記材料がインジウム酸化物、ガリウム酸化物、亜鉛酸化物、スズ酸化物、及びこれらの組み合わせを含むが、これらに限定されるものではない。好ましくは、前記第1活性層131の前記材料及び前記第3活性層の前記材料がそれぞれ前記インジウムガリウム亜鉛酸化物及び前記インジウムスズ酸化物であってもよく、又は、それぞれ前記インジウムガリウム亜鉛酸化物及びインジウムガリウムスズ酸化物等の高電子移動度を有する前記材料であってもよい。発明者らの実験によれば、前記第1薄膜トランジスタ100の前記第1活性層131及び前記第3活性層の前記平均電子移動度が少なくとも20cm/(V・s)以上であり、ひいては前記第1実施例の前記第1薄膜トランジスタ100の前記第1活性層131の前記電子移動度の2~3倍よりも高くすることができる。前記電子移動度が大きいほど、前記第1薄膜トランジスタ100の前記応答時間が短くなることで、前記スイッチング薄膜トランジスタとしての前記第1薄膜トランジスタ100は優れた技術的利点を有する。 In this embodiment, in order to further improve the average electron mobility of the first active layer 131 and the third active layer of the first thin film transistor 100, the material of the third active layer of the first thin film transistor 100 is include, but are not limited to, indium oxide, gallium oxide, zinc oxide, tin oxide, and combinations thereof. Preferably, the material of the first active layer 131 and the material of the third active layer may be the indium gallium zinc oxide and the indium tin oxide, respectively, or the indium gallium zinc oxide, respectively. The material having high electron mobility such as indium gallium tin oxide or the like may also be used. According to experiments conducted by the inventors, the average electron mobility of the first active layer 131 and the third active layer of the first thin film transistor 100 is at least 20 cm 2 /(V·s), and that The electron mobility can be made higher than 2 to 3 times the electron mobility of the first active layer 131 of the first thin film transistor 100 in one embodiment. The higher the electron mobility, the shorter the response time of the first thin film transistor 100, so the first thin film transistor 100 as the switching thin film transistor has excellent technical advantages.

なお、前記第1薄膜トランジスタ100において、上述した実施形態に記載の前記第1活性層131の材料が、前記第3活性層の前記材料と異なる。しかしながら、本実施例に記載の「異なる」とは、異なる材料からなることを意味し、前記第1活性層131のベース材料が前記第3活性層のベース材料と同じであってもよく、両者が異なる割合の金属元素をドープすることにより異なる前記第1活性層131の前記材料及び前記第3活性層の前記材料を形成することができる。 Note that in the first thin film transistor 100, the material of the first active layer 131 described in the embodiment described above is different from the material of the third active layer. However, "different" in this embodiment means that they are made of different materials, and the base material of the first active layer 131 may be the same as the base material of the third active layer, or both may be made of different materials. The material of the first active layer 131 and the material of the third active layer can be formed by doping metal elements in different proportions.

本実施例において、前記表示パネルの製造フローを簡略化するために、前記第1薄膜トランジスタ100の前記第1活性層131の材料が、前記第2薄膜トランジスタ200の前記第2活性層230の材料と同じであるように構成されてもよい。したがって、前記第1薄膜トランジスタ100の前記第1活性層131が、同一の製造工程において前記第2薄膜トランジスタ200の前記第2活性層230と同時に形成されてもよく、これにより前記表示パネルの製造フローを簡略化して製造効率を向上させる。 In this embodiment, in order to simplify the manufacturing flow of the display panel, the first active layer 131 of the first thin film transistor 100 is made of the same material as the second active layer 230 of the second thin film transistor 200. It may be configured to be. Therefore, the first active layer 131 of the first thin film transistor 100 may be formed simultaneously with the second active layer 231 of the second thin film transistor 200 in the same manufacturing process, thereby improving the manufacturing flow of the display panel. Simplify and improve manufacturing efficiency.

本実施例において、前記第2薄膜トランジスタ200の前記第2活性層230の前記材料及びその特性は、第1実施例の記載と同じであるため、ここでは詳しい説明を省略する。 In this embodiment, the material of the second active layer 230 of the second thin film transistor 200 and its characteristics are the same as those described in the first embodiment, so detailed description thereof will be omitted here.

本発明に係る大型表示装置に適用できる前記表示パネルは、第1薄膜トランジスタ100及び第2薄膜トランジスタ200を含む。前記第1薄膜トランジスタ100は、前記第1ソース110、前記第1ドレイン120、前記第1活性層131、及び前記第1ゲート140を含む。前記第2薄膜トランジスタ200は、前記第2ソース210、前記第2ドレイン220、前記第2活性層230、及び前記第2ゲート240を含む。前記第1薄膜トランジスタ100の前記第1ドレイン120が前記第2薄膜トランジスタ200の前記第2ゲート240に電気的に接続される。前記第1薄膜トランジスタ100の前記第1活性層131の前記電子移動度が、前記第2薄膜トランジスタ200の前記第2活性層230の前記電子移動度以上である。前記第2薄膜トランジスタ200の前記第2活性層230の前記閾値電圧シフト量が、前記第1薄膜トランジスタ100の前記第1活性層131の前記閾値電圧シフト量以下である。さらに、前記第1薄膜トランジスタ100が第3活性層をさらに含む。前記第3活性層が前記第1活性層131と積層して設けられることにより、前記第1薄膜トランジスタ100の前記第1活性層131及び前記第3活性層の前記平均電子移動度が、前記第2薄膜トランジスタ200の前記第2活性層230の前記電子移動度以上である。前記表示パネルの2薄膜トランジスタの構成設計、及び前記第1薄膜トランジスタ100の2活性層の構成設計により、本発明は、前記第1薄膜トランジスタ100を応答時間の短い前記スイッチング薄膜トランジスタとするとともに、前記第2薄膜トランジスタ200を安定性の高い前記駆動トランジスタとする。そして、2活性層の前記第1薄膜トランジスタ100は、製造歩留まりを向上させることができ、さらに、従来技術の低温ポリシリコン酸化物表示パネルが大型表示装置に適用できないという課題を解決することができる。 The display panel applicable to the large-sized display device according to the present invention includes a first thin film transistor 100 and a second thin film transistor 200. The first thin film transistor 100 includes the first source 110, the first drain 120, the first active layer 131, and the first gate 140. The second thin film transistor 200 includes the second source 210, the second drain 220, the second active layer 230, and the second gate 240. The first drain 120 of the first thin film transistor 100 is electrically connected to the second gate 240 of the second thin film transistor 200. The electron mobility of the first active layer 131 of the first thin film transistor 100 is greater than or equal to the electron mobility of the second active layer 230 of the second thin film transistor 200. The threshold voltage shift amount of the second active layer 230 of the second thin film transistor 200 is less than or equal to the threshold voltage shift amount of the first active layer 131 of the first thin film transistor 100. Furthermore, the first thin film transistor 100 further includes a third active layer. By providing the third active layer in a stacked manner with the first active layer 131, the average electron mobility of the first active layer 131 and the third active layer of the first thin film transistor 100 is equal to that of the second active layer. The electron mobility is higher than the electron mobility of the second active layer 230 of the thin film transistor 200. By designing the structure of the two thin film transistors of the display panel and designing the structure of the two active layers of the first thin film transistor 100, the present invention makes the first thin film transistor 100 the switching thin film transistor with a short response time, and the second thin film transistor 200 is the highly stable drive transistor. In addition, the first thin film transistor 100 with two active layers can improve manufacturing yield, and can also solve the problem that the conventional low-temperature polysilicon oxide display panel cannot be applied to large-sized display devices.

上記は、単に本発明の好ましい実施形態に過ぎず、当業者にとっては、本発明の趣旨から逸脱することがない限り、更なる改良及び変形を行うことができ、これらの改良及び変形も本発明の保護範囲と見なされるべきであることに留意されたい。 The above is merely a preferred embodiment of the present invention, and those skilled in the art will be able to make further improvements and modifications without departing from the spirit of the present invention, and these improvements and modifications are also included in the present invention. Please note that this should be considered as the scope of protection.

Claims (20)

第1ソース、第1ドレイン、第1活性層、及び第1ゲートを含む第1薄膜トランジスタと、
第2ソース、第2ドレイン、第2活性層、及び第2ゲートを含む第2薄膜トランジスタと、を含み、
前記第1薄膜トランジスタの前記第1ドレインが前記第2薄膜トランジスタの前記第2ゲートに電気的に接続され、前記第1薄膜トランジスタの前記第1活性層の電子移動度が、前記第2薄膜トランジスタの前記第2活性層の電子移動度以上であり、前記第2薄膜トランジスタの前記第2活性層の閾値電圧シフト量が、前記第1薄膜トランジスタの前記第1活性層の閾値電圧シフト量以下である表示パネル。
a first thin film transistor including a first source, a first drain, a first active layer, and a first gate;
a second thin film transistor including a second source, a second drain, a second active layer, and a second gate;
The first drain of the first thin film transistor is electrically connected to the second gate of the second thin film transistor, and the electron mobility of the first active layer of the first thin film transistor is equal to the second gate of the second thin film transistor. A display panel wherein the electron mobility of the active layer is greater than or equal to that of the active layer, and the threshold voltage shift amount of the second active layer of the second thin film transistor is less than or equal to the threshold voltage shift amount of the first active layer of the first thin film transistor.
前記第1薄膜トランジスタの前記第1活性層の前記電子移動度が、前記第2薄膜トランジスタの前記第2活性層の電子移動度の1.5倍以上である請求項1に記載の表示パネル。 2. The display panel according to claim 1, wherein the electron mobility of the first active layer of the first thin film transistor is 1.5 times or more of the electron mobility of the second active layer of the second thin film transistor. 前記第1薄膜トランジスタの前記第1活性層の前記電子移動度が20cm/(V・s)以上である請求項1に記載の表示パネル。 The display panel according to claim 1, wherein the electron mobility of the first active layer of the first thin film transistor is 20 cm 2 /(V·s) or more. 前記第2薄膜トランジスタの前記第2活性層の前記閾値電圧シフト量が1ボルト以下である請求項1に記載の表示パネル。 The display panel according to claim 1, wherein the threshold voltage shift amount of the second active layer of the second thin film transistor is 1 volt or less. 前記第1薄膜トランジスタの前記第1活性層の材料がインジウム酸化物、ガリウム酸化物、亜鉛酸化物、スズ酸化物、及びこれらの組み合わせを含む請求項1に記載の表示パネル。 The display panel of claim 1, wherein the material of the first active layer of the first thin film transistor includes indium oxide, gallium oxide, zinc oxide, tin oxide, and combinations thereof. 前記第2薄膜トランジスタの前記第2活性層の材料が希土類金属元素又はフッ素系化合物がドープされた金属酸化物を含む請求項1に記載の表示パネル。 2. The display panel according to claim 1, wherein the material of the second active layer of the second thin film transistor includes a metal oxide doped with a rare earth metal element or a fluorine-based compound. 前記第1薄膜トランジスタの前記第1ソースに電気的に接続されるデータ線と、
前記第1薄膜トランジスタの前記第1ゲートに電気的に接続される走査線と、
第1電極と、第1電極と対向する第2電極とを含み、前記第1電極が前記第2薄膜トランジスタの前記第2ソースに電気的に接続される発光ユニットと、をさらに含む請求項1に記載の表示パネル。
a data line electrically connected to the first source of the first thin film transistor;
a scanning line electrically connected to the first gate of the first thin film transistor;
2. The light emitting unit according to claim 1, further comprising a first electrode and a second electrode opposite to the first electrode, the first electrode being electrically connected to the second source of the second thin film transistor. Display panel as described.
第1極板と、前記第1極板と対向する第2極板とを含み、前記第1極板が前記第1薄膜トランジスタの前記第1ドレイン及び前記第2薄膜トランジスタの前記第2ゲートに電気的に接続され、前記第2極板が前記第2薄膜トランジスタの前記第2ソース及び前記発光ユニットに電気的に接続される容量をさらに含む請求項7に記載の表示パネル。 a first electrode plate; and a second electrode plate facing the first electrode plate, the first electrode plate being electrically connected to the first drain of the first thin film transistor and the second gate of the second thin film transistor. 8. The display panel of claim 7, further comprising a capacitor electrically connected to the second source of the second thin film transistor and the light emitting unit. 前記第2薄膜トランジスタの下に設けられる遮光層をさらに含む請求項1に記載の表示パネル。 The display panel according to claim 1, further comprising a light blocking layer provided under the second thin film transistor. 前記第1薄膜トランジスタは、前記第1活性層と積層して設けられる第3活性層をさらに含み、前記第3活性層の両端の非チャネル領域が前記第1活性層の両端の非チャネル領域にそれぞれ電気的に接続される請求項1に記載の表示パネル。 The first thin film transistor further includes a third active layer provided in a stacked manner with the first active layer, and non-channel regions at both ends of the third active layer correspond to non-channel regions at both ends of the first active layer, respectively. The display panel according to claim 1, wherein the display panel is electrically connected. 前記第1薄膜トランジスタの前記第1活性層及び前記第3活性層の平均電子移動度が、前記第2薄膜トランジスタの前記第2活性層の前記電子移動度以上である請求項10に記載の表示パネル。 11. The display panel according to claim 10, wherein the average electron mobility of the first active layer and the third active layer of the first thin film transistor is greater than or equal to the electron mobility of the second active layer of the second thin film transistor. 前記第1薄膜トランジスタの前記第1活性層及び前記第3活性層の平均電子移動度が、前記第2薄膜トランジスタの前記第2活性層の前記電子移動度の1.5倍以上である請求項11に記載の表示パネル。 12. The average electron mobility of the first active layer and the third active layer of the first thin film transistor is 1.5 times or more the electron mobility of the second active layer of the second thin film transistor. Display panel as described. 前記第1薄膜トランジスタの前記第1活性層及び前記第3活性層の前記平均電子移動度が20cm/(V・s)以上である請求項11に記載の表示パネル。 The display panel according to claim 11, wherein the average electron mobility of the first active layer and the third active layer of the first thin film transistor is 20 cm 2 /(V·s) or more. 前記第1薄膜トランジスタの前記第1活性層の材料が、前記第2薄膜トランジスタの前記第2活性層の材料と同じである請求項10に記載の表示パネル。 11. The display panel according to claim 10, wherein the first active layer of the first thin film transistor is made of the same material as the second active layer of the second thin film transistor. 前記第1薄膜トランジスタの前記第1活性層と、前記第2薄膜トランジスタの前記第2活性層とが同じ製造工程により設けられる請求項10に記載の表示パネル。 The display panel according to claim 10, wherein the first active layer of the first thin film transistor and the second active layer of the second thin film transistor are provided by the same manufacturing process. 前記第1薄膜トランジスタの前記第3活性層の材料がインジウム酸化物、ガリウム酸化物、亜鉛酸化物、スズ酸化物、及びこれらの組み合わせを含む請求項10に記載の表示パネル。 11. The display panel of claim 10, wherein the material of the third active layer of the first thin film transistor includes indium oxide, gallium oxide, zinc oxide, tin oxide, and combinations thereof. 前記第1薄膜トランジスタにおいて、前記第1活性層の材料が、前記第3活性層の前記材料と異なる請求項16に記載の表示パネル。 17. The display panel according to claim 16, wherein in the first thin film transistor, the material of the first active layer is different from the material of the third active layer. 前記第1薄膜トランジスタの前記第1ソースに電気的に接続されるデータ線と、
前記第1薄膜トランジスタの前記第1ゲートに電気的に接続される走査線と、
第1電極と、第1電極と対向する第2電極とを含み、前記第1電極が前記第2薄膜トランジスタの前記第2ソースに電気的に接続される発光ユニットと、をさらに含む請求項10に記載の表示パネル。
a data line electrically connected to the first source of the first thin film transistor;
a scanning line electrically connected to the first gate of the first thin film transistor;
11. The light emitting unit according to claim 10, further comprising a first electrode and a second electrode facing the first electrode, the first electrode being electrically connected to the second source of the second thin film transistor. Display panel as described.
第1極板と、前記第1極板と対向する第2極板とを含み、前記第1極板が前記第1薄膜トランジスタの前記第1ドレイン及び前記第2薄膜トランジスタの前記第2ゲートに電気的に接続され、前記第2極板が前記第2薄膜トランジスタの前記第2ソース及び前記発光ユニットに電気的に接続される容量をさらに含む請求項18に記載の表示パネル。 a first electrode plate; and a second electrode plate facing the first electrode plate, the first electrode plate being electrically connected to the first drain of the first thin film transistor and the second gate of the second thin film transistor. The display panel of claim 18, further comprising a capacitor electrically connected to the second source of the second thin film transistor and the light emitting unit. 前記第2薄膜トランジスタの下に設けられる遮光層をさらに含む請求項10に記載の表示パネル。 The display panel according to claim 10, further comprising a light blocking layer provided under the second thin film transistor.
JP2021577831A 2021-12-20 2021-12-22 display panel Pending JP2024508055A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202111566801.0 2021-12-20
CN202111566801.0A CN114284300A (en) 2021-12-20 2021-12-20 Display panel
PCT/CN2021/140579 WO2023115404A1 (en) 2021-12-20 2021-12-22 Display panel

Publications (1)

Publication Number Publication Date
JP2024508055A true JP2024508055A (en) 2024-02-22

Family

ID=89939930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021577831A Pending JP2024508055A (en) 2021-12-20 2021-12-22 display panel

Country Status (1)

Country Link
JP (1) JP2024508055A (en)

Similar Documents

Publication Publication Date Title
CN107819005B (en) Organic light emitting display device including multiple types of thin film transistors and method of fabricating the same
US10971067B1 (en) AMOLED pixel driving circuit, driving method and terminal
US6392628B1 (en) Semiconductor display device and driving circuit therefor
JP2024054199A (en) Semiconductor Device
US8735896B2 (en) Light-emitting device
US10957252B2 (en) Active matrix OLED display with normally-on thin-film transistors
KR101987790B1 (en) Display device and electronic device including the same
US11749692B2 (en) Display panel and display device
US11800749B2 (en) Display panel and a display device including a pixel circuit and a driver circuit
US20230139990A1 (en) Display panel and manufacturing method thereof
JP2000259111A (en) Semiconductor display device and its driving circuit
US11978396B2 (en) Array substrate, display panel and display device thereof
JP2024508055A (en) display panel
WO2022170661A9 (en) Array substrate, and display panel and display apparatus thereof
US20230200150A1 (en) Display panel
WO2023115404A1 (en) Display panel
US20240030241A1 (en) Array substrate and manufacturing method thereof and display panel
CN117596940A (en) Display apparatus
CN117457680A (en) Display panel and manufacturing method thereof
JP2006031032A (en) Semiconductor display device and driving circuit therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240604

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240702