JP7515501B2 - エピタキシャル基板の製造方法、及びエピタキシャル基板 - Google Patents

エピタキシャル基板の製造方法、及びエピタキシャル基板 Download PDF

Info

Publication number
JP7515501B2
JP7515501B2 JP2021554955A JP2021554955A JP7515501B2 JP 7515501 B2 JP7515501 B2 JP 7515501B2 JP 2021554955 A JP2021554955 A JP 2021554955A JP 2021554955 A JP2021554955 A JP 2021554955A JP 7515501 B2 JP7515501 B2 JP 7515501B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
nitride semiconductor
group iii
iii nitride
ultraviolet light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021554955A
Other languages
English (en)
Other versions
JPWO2021090848A1 (ja
Inventor
耕平 宮下
健 岸
卓巳 米村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Device Innovations Inc
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc, Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Device Innovations Inc
Publication of JPWO2021090848A1 publication Critical patent/JPWO2021090848A1/ja
Application granted granted Critical
Publication of JP7515501B2 publication Critical patent/JP7515501B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005—Oxydation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

本開示は、エピタキシャル基板の製造方法、及びエピタキシャル基板に関する。
本出願は、２０１９年１１月５日出願の日本出願第２０１９－２００７３８号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
特許文献１は、窒化ガリウム系化合物半導体装置に含まれるｐ型層を活性化する方法を開示する。この方法では、紫外光から可視光までの範囲内に含まれる波長を含む光を２００℃以上５００℃以下の温度の下でｐ型層に照射する。これにより、ｐ型層に含まれるｐ型ドーパントに結合した水素が分離除去され、アクセプタとしてのｐ型ドーパントの活性化が促進される。
特開２０００－３０６８５４号公報 国際公開第２００６／０１３８４６号
本開示の一実施形態に係るエピタキシャル基板の製造方法は、III族窒化物半導体層を基板上にエピタキシャル成長させる工程と、基板を成長炉から取り出す工程と、酸素を含む雰囲気にIII族窒化物半導体層の表面を晒しつつ、表面に紫外光を照射する工程と、III族窒化物半導体層のシート抵抗値を測定する工程と、を備える。
本開示の一実施形態に係るエピタキシャル基板は、チャネル層と、バリア層と、キャップ層と、を備える。チャネル層は、基板の主面上に設けられる。バリア層は、チャネル層上に設けられ、組成がＡｌyＧａ1-yＮ(０＜y＜０．４)である。キャップ層は、バリア層上に設けられる。このエピタキシャル基板では、チャネル層、バリア層及びキャップ層からなるIII族窒化物半導体層のシート抵抗値は、３００(Ω／ｓｑ.)以上８００(Ω／ｓｑ.)以下である。
図１は、シート抵抗値の測定に供される窒化物半導体層を含む基板生産物の断面構造を示す図である。 図２は、一実施形態による製造方法を示すフローチャートである。 図３Ａは、製造方法の一工程を示す図である。 図３Ｂは、製造方法の一工程を示す図である。 図３Ｃは、製造方法の一工程を示す図である。 図３Ｄは、製造方法の一工程を示す図である。 図４Ａは、製造方法の一工程を示す図である。 図４Ｂは、製造方法の一工程を示す図である。 図４Ｃは、製造方法の一工程を示す図である。 図５は、Ｈｅ－Ｃｄレーザの構造例を示す図である。 図６は、III族窒化物半導体層を成長したのちに成長炉から基板を取り出してそのまま放置した場合の、III族窒化物半導体層のシート抵抗値の時間変化の一例を示すグラフである。 図７Ａは、シミュレーションにより求めたIII族窒化物半導体層のポテンシャル概要図（バンド図）である。 図７Ｂは、図７Ａに示す領域Ａの部分拡大図である。 図８Ａは、III族窒化物半導体層の表面上に存在する負イオンを分析・カウントした結果である。 図８Ｂは、III族窒化物半導体層の表面上に存在する負イオンを分析・カウントした結果である。 図８Ｃは、III族窒化物半導体層の表面上に存在する正イオンを分析・カウントした結果である。 図９Ａは、紫外光ＵＶの照射によってIII族窒化物半導体層の表面の酸化が促進される理由を説明する図である。 図９Ｂは、紫外光ＵＶの照射によってIII族窒化物半導体層の表面の酸化が促進される理由を説明する図である。 図９Ｃは、紫外光ＵＶの照射によってIII族窒化物半導体層の表面の酸化が促進される理由を説明する図である。 図９Ｄは、紫外光ＵＶの照射によってIII族窒化物半導体層の表面の酸化が促進される理由を説明する図である。 図１０は、III族窒化物半導体層を形成した基板を成長炉から取り出してから４８時間が経過した後のシート抵抗値を基準（１００％）とする、シート抵抗値の割合を示すグラフである。
［本開示が解決しようとする課題］
III族窒化物系の半導体素子の多くは、基板上にエピタキシャル成長した半導体層を備える。半導体層の性能を把握する為には、半導体層のシート抵抗値を測定することが有効である。シート抵抗値は、半導体素子の動作特性（例えば最大順方向ドレイン電流Ｉｆｍａｘなど）と高い相関を有するからである。シート抵抗値の測定は、例えば渦電流法により行われる。半導体素子の性能を正確に把握するためには、シート抵抗値を精度良く測定することが望ましい。しかしながら、半導体層を成長して成長炉から基板を取り出すと、成長炉外の環境に含まれる種々の物質がIII族原子（例えばＧａ）と結合する。これらの物質は次第にIII族原子から離れ、代わりに酸素原子がIII族原子に結合する。従って、半導体層の表面の酸化度合いは、最初は低く、時間と共に徐々に増加する。シート抵抗値は半導体層の表面の酸化度合いに依存するので、半導体層のシート抵抗値を精度良く測定するためには、半導体層の成長した基板を成長炉外に取り出した後、半導体層を長時間（経験的には４８時間程度）放置し、十分に酸化が進んでシート抵抗値が安定したのちに測定する必要がある。このことは、生産リードタイムの長時間化を招き、生産効率が低下する要因となる。
［本開示の効果］
本開示によれば、エピタキシャル基板のシート抵抗値をより短い時間で安定させることができる。
［本開示の実施形態の説明］
最初に、本開示の実施形態を列記して説明する。本開示の一実施形態に係るエピタキシャル基板の製造方法は、III族窒化物半導体層を基板上にエピタキシャル成長させる工程と、基板を成長炉から取り出す工程と、酸素を含む雰囲気にIII族窒化物半導体層の表面を晒しつつ、表面に紫外光を照射する工程と、III族窒化物半導体層のシート抵抗値を測定する工程と、を備える。
酸素を含む雰囲気にIII族窒化物半導体層の表面を晒しつつIII族窒化物半導体層の表面に紫外光を照射すると、そのまま放置する場合と比較して、III族窒化物半導体層の表面の酸化が促進される。これは、次の作用に因ると考えられる。III族窒化物半導体層の表面に紫外光を照射すると、III族窒化物半導体層の表面が発熱する。成長炉外の環境に含まれる種々の物質とIII族原子との結合は、この熱によって解消される。或いは、種々の物質が酸化して低密度物質に変化する。これらの作用により、種々の物質がIII族窒化物半導体層から脱離する。その後直ちに、雰囲気中の酸素原子がIII族窒化物半導体層の表面のIII族原子と結合してIII族原子が酸化する。こうして、III族窒化物半導体層の表面の酸化が促進され、より短い時間でシート抵抗値を安定させることができる。故に、生産リードタイムを短縮し、生産効率を向上させることができる。
上記の製造方法において、III族窒化物半導体層はＧａを表面に含んでもよい。この場合、III族窒化物半導体層の表面に紫外光を照射するとＧａ原子に酸素原子が結合し、ＧａＯxに変化する。故に、III族窒化物半導体層の表面の酸化が促進され、より短い時間でシート抵抗値を安定させることができる。
上記の製造方法において、III族窒化物半導体層の表面に中心波長３２０ｎｍ以上３３０ｎｍ以下の紫外光を照射した後に、Ｘ線光電子分光法により得られる表面のＧａ３ｄピークをガウス関数によりフィッティングした場合のＧａＯ強度ＩGaOとＧａＮ強度ＩGaNとの比（ＩGaO／ＩGaN）が０．１５以上であってもよい。本発明者らの経験によれば、III族窒化物半導体層を基板上にエピタキシャル成長させたのち、基板を成長炉から取り出して放置すると、４８時間程度でシート抵抗値が安定する。その際の酸化度合いを示す上記比（ＩGaO／ＩGaN）は０．１５程度である。上記の測定方法によれば、III族窒化物半導体層の酸化度合いを短時間で同程度以上に促進させることが可能である。
上記の製造方法において、基板を成長炉から取り出してから０．２時間以内にIII族窒化物半導体層のシート抵抗値を測定してもよい。このように、上記の測定方法によれば、基板を成長炉から取り出してから極めて短い時間内にIII族窒化物半導体層のシート抵抗値を測定することができ、生産効率の向上に寄与できる。
上記の製造方法において、紫外光の中心波長は４４１．６ｎｍ以下であってもよい。この場合、紫外光の強いエネルギーによって種々の物質とIII族原子との結合がより早く解消され、III族窒化物半導体層の表面の酸化をより効果的に促進することができる。また、紫外光は例えばＨｅ－Ｃｄレーザ光であってもよい。この場合、中心波長が、１９０ｎｍ以上４４１．６ｎｍ以下の範囲で紫外光ＵＶの光を照射することができる。
上記の製造方法において、表面に紫外光を照射する工程は、紫外線の強度と照射時間との積である照射エネルギー密度が２．４Ｗ・ｓ／ｍ２以上でああってもよい。この場合、III族窒化物半導体層の表面の酸化をより促進して、より短い時間でシート抵抗値を安定させることができる。
上記の製造方法は、III族窒化物半導体層のＧａを表面に絶縁膜を形成する工程をさらに備えてもよい。この場合、Ｇａ表面が安定化し、シート抵抗は早期に安定化することができる。
本開示の一実施形態に係るエピタキシャル基板は、チャネル層と、バリア層と、キャップ層と、を備える。チャネル層は、基板の主面上に設けられる。バリア層は、チャネル層上に設けられ、組成がＡｌyＧａ1-yＮ(０＜y＜０．４)である。キャップ層は、バリア層上に設けられる。このエピタキシャル基板では、チャネル層、バリア層及びキャップ層からなるIII族窒化物半導体層のシート抵抗値は、３００(Ω／ｓｑ.)以上８００(Ω／ｓｑ.)以下である。
上記のエピタキシャル基板において、III族窒化物半導体層の表面におけるＸ線光電子分光法により得られる表面のＧａ３ｄピークをガウス関数によりフィッティングした場合のＧａＯ強度ＩGaO とＧａＮ強度ＩGaN との比（ＩGaO ／ＩGaN ）は０．１５以上であってもよい。
［本開示の実施形態の詳細］
本開示のエピタキシャル基板の製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図１は、シート抵抗値の測定に供されるIII族窒化物半導体層１２を含むエピタキシャル基板１０の断面構造を示す図である。このエピタキシャル基板１０は、例えば高電子移動度トランジスタ（ＨＥＭＴ）の製造に用いられるエピタキシャルウェハである。一例として、エピタキシャル基板１０は、平坦な主面１１ａを有する基板１１と、基板１１の主面１１ａ上にエピタキシャル成長したIII族窒化物半導体層１２とを備える。基板１１の材料は、III族窒化物半導体と格子定数が近いものであれば何でもよいが、例えばＳｉＣである。主面１１ａはｃ面であるが、多少のオフ角を有してもよい。III族窒化物半導体層１２は、主面１１ａ上にエピタキシャル成長したＧａＮチャネル層１３と、ＧａＮチャネル層１３上にエピタキシャル成長したＡｌＧａＮバリア層１４と、ＡｌＧａＮバリア層１４上にエピタキシャル成長したＧａＮキャップ層１５とを含む。なお、ＧａＮチャネル層１３は、ＡｌＧａＮバリア層１４の結晶性を高めるためのバッファ層としても機能する。また、ＡｌＧａＮバリア層１４に代えて、ＩｎＧａＮバリア層が設けられてもよい。ＧａＮチャネル層１３の厚さは例えば２００ｎｍ以上１０００ｎｍ以下である。ＡｌＧａＮバリア層１４の厚さは例えば１０ｎｍ以上３０ｎｍ以下である。ＧａＮキャップ層１５の厚さは例えば１ｎｍ以上１０ｎｍ以下である。
図２は、本実施形態による製造方法を示すフローチャートである。まず、工程Ｓ１として、III族窒化物半導体層１２を基板１１上にエピタキシャル成長させる。具体的には、図３Ａに示すように、基板１１を成長炉ＧＲ内に設置する。そして、成長炉ＧＲ内の温度及び圧力を制御したのち、成長炉ＧＲ内にトリメチルガリウム（ＴＭＧ）ガス及びアンモニア（ＮＨ3）ガスを供給する。これにより、図３Ｂに示すように、基板１１上にＧａＮチャネル層１３をエピタキシャル成長する。次に、成長炉ＧＲ内の温度及び圧力を変更したのち、成長炉ＧＲ内にＴＭＧガス、トリメチルアルミニウム（ＴＭＡ）ガス及びＮＨ3ガスを供給する。これにより、図３Ｃに示すように、基板１１上にＡｌＧａＮバリア層１４をエピタキシャル成長する。なお、ＡｌＧａＮバリア層１４に代えてＩｎＧａＮバリア層を形成する場合には、ＴＭＡガスに代えてトリメチルインジウム（ＴＭＩ）ガスを供給するとよい。次に、成長炉ＧＲ内の温度及び圧力を再び変更したのち、成長炉ＧＲ内にＴＭＧガス及びＮＨ3ガスを供給する。これにより、図３Ｄに示すように、基板１１上にＧａＮキャップ層１５をエピタキシャル成長する。こうして、ＧａＮチャネル層１３、ＡｌＧａＮバリア層１４、及びＧａＮキャップ層１５を含むIII族窒化物半導体層１２が基板１１上に形成される。
次に、工程Ｓ２として、図４Ａに示すように、III族窒化物半導体層１２が形成された基板１１を成長炉ＧＲから取り出す。このとき、III族窒化物半導体層１２の表面１２ａは、酸素を含む大気雰囲気に暴露して晒される。
次に、工程Ｓ３として、図４Ｂに示すように、大気中にIII族窒化物半導体層１２の表面１２ａを晒しつつ、室温及び大気圧にて表面１２ａに紫外光ＵＶを照射する。なお、基板１１が十分に薄く紫外光ＵＶを透過しうる場合には、基板１１の裏面側からIII族窒化物半導体層１２の表面１２ａに対して紫外光ＵＶを照射してもよい。
紫外光ＵＶは例えば単一波長のレーザ光であり、表面１２ａの全面に対してスポット状の紫外光ＵＶが均一に走査（掃引ともいう）される。紫外光の中心波長は、例えば、２００ｎｍ以上であり、３２０ｎｍ以上３３０ｎｍ以下であってもよく、一例として３２５ｎｍ以下である。紫外光ＵＶの発生源としては、例えばヘリウムカドミウム（Ｈｅ－Ｃｄ）レーザを用いることができる。図５は、Ｈｅ－Ｃｄレーザの構造例を示す図である。同図に示すＨｅ－Ｃｄレーザ５０では、ガス管５１中にＨｅ及びＣｄが封入されており、更にガス管５１の側壁には陽極５５及び陰極５６が互いに離間して設けられている。ガス管５１の内部は２５０℃以上に加熱され、Ｈｅ及びＣｄは蒸気化して原子状となる。その状態で、陽極５５と陰極５６との間に電源５７からの電圧を印加することにより、ガス管５１中に放電を発生させる。このとき、原子状のＣｄはＨｅに衝突し、励起状態となった後、基底状態に戻る。その際に光Ｌａが発生する。発生した光Ｌａは、ガス管５１の両端に設けられた一対の鏡５２，５３の間においてレーザ発振する。一方の鏡５２に形成されたレーザ透過口５４からその発振光の一部が取り出され、レーザ光Ｌｂとして出力される。なお、下記は紫外光ＵＶの照射条件の一例であるが、これに限られるものではなく、例えば、紫外線の強度と照射時間との積である照射エネルギー密度は、２．４Ｗ・ｓ／ｍ２以上であってもよい。
波長：３２５ｎｍ
出力：２．７ｍＷ
照射時間：９０秒
照射スポット径：１ｍｍ
照射エネルギー密度：２．４Ｗ・ｓ／ｍ２
上記の紫外光ＵＶの照射により、III族窒化物半導体層１２のシート抵抗値が安定する。続いて、工程Ｓ４として、図４Ｃに示すように、III族窒化物半導体層１２のシート抵抗値を非接触式の測定方法（例えば渦電流法）により測定する。例えば、基板１１を成長炉ＧＲから取り出してから０．２時間以内にシート抵抗値を測定する。具体的には、電磁石を内蔵するプローブＰをIII族窒化物半導体層１２の表面１２ａに近づけ、III族窒化物半導体層１２を貫通する交流磁界を発生させる。その結果、III族窒化物半導体層１２の内部に渦電流が生じ、反磁界が生じる。その反磁界の影響によりプローブＰ内のコイルに電流が生じるので、その電流の大きさを測定する。これにより、渦電流の大きさを測定することができ、所定の関係式によりIII族窒化物半導体層１２のシート抵抗値を算出することができる。なお、シート抵抗値を測定する方法はこれに限られず、他の方法を用いてもよい。
以上に説明した、本実施形態の製造方法によって得られる作用効果について述べる。図６は、III族窒化物半導体層１２を成長したのちに成長炉ＧＲから基板１１を取り出してそのまま放置した場合の、III族窒化物半導体層１２のシート抵抗値の時間変化の一例を示すグラフである。図６において、横軸は経過時間（単位：時間）を示し、縦軸は成長炉ＧＲから取り出した直後を１００％としたときのシート抵抗値の割合（単位：％）を示す。図６に示すように、成長炉ＧＲから基板１１を取り出したのち、時間の経過とともにIII族窒化物半導体層１２のシート抵抗値は徐々に低下する。そして、４８時間程度が経過すると、シート抵抗値は安定する。このようなシート抵抗値の変化は、III族窒化物半導体層１２の表面１２ａの酸化の程度と関係している。
ここで、III族窒化物半導体層１２の表面１２ａの酸化の程度によりシート抵抗値が変化する理由を説明する。図７Ａは、シミュレーションにより求めたIII族窒化物半導体層１２のポテンシャル概要図（バンド図）である。図７Ａにおいて、範囲Ｂ１はＧａＮチャネル層１３に対応し、範囲Ｂ２はＡｌＧａＮバリア層１４に対応し、範囲Ｂ３はＧａＮキャップ層１５に対応し、範囲Ｂ４は表面酸化層（ＧａＯx）に対応する。また、グラフＧ１１は表面１２ａが酸化する前のポテンシャルを示し、グラフＧ１２は表面１２ａが十分に酸化した後のポテンシャルを示す。図７Ｂは、図７ＡのＡ部の部分拡大図である。
図７ＡのグラフＧ１２に示すように、表面１２ａの酸化前（III族窒化物半導体層１２の形成直後、グラフＧ１１）と比較して、表面１２ａの酸化が進むほど（表面酸化膜の厚みが増すほど）、III族窒化物半導体層１２の伝導帯バンドポテンシャルは全体的に低下する。そのため、図７Ｂに示すように、ＡｌＧａＮバリア層１４とＧａＮチャネル層１３との境界における伝導帯バンドポテンシャルの谷が深くなる。その結果、ＧａＮチャネル層１３のうちＡｌＧａＮバリア層１４との界面付近に生じる２次元電子ガスのキャリア密度が増加し、シート抵抗値が低下する。このような理由により、表面１２ａの酸化が進むほどシート抵抗値が低下する。
また、表面１２ａの酸化に時間を要するのは、次の理由によると考えられる。III族窒化物半導体層１２を形成したのちに基板１１を成長炉ＧＲの外に取り出すと、表面１２ａが大気雰囲気に晒され、大気中に含まれる様々な物質（例えば炭化水素、ハロゲン、酸化硫黄、炭化窒素など）が表面１２ａに物理吸着する。このとき、これらの物質は表面１２ａのIII族原子（Ｇａ）と結合し、III族原子（Ｇａ）と酸素原子との結合を阻害する。なお、図８Ａ及び図８Ｂは、表面１２ａ上に存在する負イオンを分析・カウントした結果であり、図８Ｃは、表面１２ａ上に存在する正イオンを分析・カウントした結果である。図８Ａから図８Ｃにおいて、縦軸はイオンの個数を表し、横軸の数字は原子量または分子量である。これらの物質とIII族原子との結合は主に分子間力によるものと考えられ、III族原子と酸素との共有結合よりも不安定である為、これらの物質は酸素原子と徐々に置き換わる。このような過程を経ることから、表面１２ａの酸化には長時間を要する。
従来の測定方法では、基板１１を成長炉ＧＲから取り出したのち、そのまま基板１１を大気中に放置して、上記の物質が酸素原子と置き換わるのを待ち、表面１２ａが十分に酸化したのちシート抵抗値を測定していた。しかし、この方法では表面１２ａが十分に酸化するまでに長時間を要するので（例えば４８時間程度）、生産リードタイムの長時間化を招き、生産効率が低下することとなる。また、シート抵抗値が安定化するまでにシート抵抗値を複数回測定する必要があり、製造工数の増加につながる。
この問題に対し、本実施形態では、III族窒化物半導体層１２を形成した基板１１を成長炉ＧＲから取り出したのち、大気中にIII族窒化物半導体層１２の表面１２ａを晒しつつ、表面１２ａに紫外光ＵＶを照射する。本発明者らの知見によれば、大気中にIII族窒化物半導体層１２の表面１２ａを晒しつつ表面１２ａに紫外光ＵＶを照射する場合、大気中に表面１２ａを晒したまま放置する場合と比較して、表面１２ａの酸化が格段に促進される。
図９Ａから図９Ｄは、紫外光ＵＶの照射によって表面１２ａの酸化が促進される理由を説明する図である。図９Ａは、III族窒化物半導体層１２が形成された直後を示す。図９Ａには、III族窒化物半導体層１２の最上層であるＧａＮキャップ層１５と、ＧａＮキャップ層１５の表面（すなわちIII族窒化物半導体層１２の表面１２ａ）とが示されている。基板１１を成長炉ＧＲから取り出すと、図９Ｂに示すように、炭化水素、ハロゲン、酸化硫黄、炭化窒素などの様々な物質６１が表面１２ａのIII族原子（この例ではＧａ原子）６０に結合し、III族原子６０と酸素原子６２との結合を阻害する。そこで、図９Ｃに示すように表面１２ａに紫外光ＵＶを照射すると、表面１２ａが発熱する。各物質６１とIII族原子６０との結合は、この熱によって解消される。或いは、各物質６１が酸化して低密度物質に変化する。これらの作用により、各物質６１がIII族窒化物半導体層１２から脱離する。すると直ちに、大気中の酸素原子６２が表面１２ａのIII族原子６０と結合してIII族原子６０が酸化する（図９Ｄ）。こうして、表面１２ａの酸化が促進され、より短い時間でシート抵抗値を安定させることができる。故に、本実施形態によれば、生産リードタイムを短縮し、生産効率を向上させることができる。なお、この後、Ｇａの表面に絶縁膜を成長することで安定したシート抵抗値の変動を抑制することができる。この絶縁膜は、ＣＶＤ(Chemical Vapor Deposition)で成長することができる。たとえば、この絶縁膜は、Ｐ－ＣＶＤ、ＡＬＤ―ＣＶＤ、熱ＣＶＤ、ＬＰ―ＣＶＤの成長方法で形成された窒化ケイ素膜、酸化ケイ素膜、窒化酸化ケイ素膜のいずれかであってもよい。
図１０は、III族窒化物半導体層１２を形成した基板１１を成長炉ＧＲから取り出してから４８時間が経過した後のシート抵抗値を基準（１００％）とする、シート抵抗値の割合を示すグラフである。図１０において、グラフＧ２１は、成長炉ＧＲから取り出した直後、紫外光ＵＶを照射する前のシート抵抗値を示す。グラフＧ２２は、紫外光ＵＶを照射した後のシート抵抗値を示す。なお、照射条件は、波長：３２５ｎｍ、出力：２．７ｍＷ、照射時間：９０秒、照射スポット径：１ｍｍ、照射エネルギー密度：２．４Ｗ・ｓ／ｍ２であった。図１０を参照すると、成長炉ＧＲから取り出した直後、紫外光ＵＶを照射する前のシート抵抗値は１０４％を超えている。これに対し、紫外光ＵＶを照射した後のシート抵抗値は１００％に極めて近くなり、４８時間経過後（すなわち十分に酸化が進んだ状態）のシート抵抗値とほぼ変わらないことがわかる。この実験結果により、上記の効果が確かめられた。なお、より高エネルギーである中心波長３２５ｎｍ未満の紫外光ＵＶを照射した場合にも、同等以上の効果が得られると考えられる。また、Ｈｅ－Ｃｄレーザ光の波長である４４１．６ｎｍ以下であっても同等の効果が得られると考えられる。
また、上記の実験後に、シート抵抗値が安定化した（４８時間経過後の）III族窒化物半導体層１２のサンプルに対しＸ線光電子分光法（ＸＰＳ）による分析を行い、それにより得られたＧａ３ｄピークをガウス関数によりフィッティングしたところ、ＧａＯ強度ＩGaOとＧａＮ強度ＩGaNとの比（ＩGaO／ＩGaN）は０．１５であった。従って、シート抵抗値を安定化させるためには、表面酸化層（ＧａＯｘ）の（ＩGaO／ＩGaN）が０．１５以上であることが望ましい。本実施形態の測定方法によれば、III族窒化物半導体層１２の酸化の程度（ＩGaO／ＩGaN）を短時間で同程度（０．１５）以上に促進させることが可能である。
前述したように、III族窒化物半導体層１２はＧａを表面１２ａに含んでもよい。この場合、表面１２ａに紫外光ＵＶを照射するとＧａ原子に酸素原子が結合し、ＧａＯxに変化する。故に、表面１２ａの酸化が促進され、より短い時間でシート抵抗値を安定させることができる。
前述したように、基板１１を成長炉ＧＲから取り出してから０．２時間以内にIII族窒化物半導体層１２のシート抵抗値を測定してもよい。本実施形態によれば、基板１１を成長炉ＧＲから取り出してからこのように極めて短い時間内にシート抵抗値を測定することができ、生産効率の向上に寄与できる。
前述したように、紫外光ＵＶの中心波長は３２５ｎｍ以下であってもよい。この場合、紫外光ＵＶの強いエネルギーによって種々の物質６１とIII族原子６０との結合がより早く解消され、III族窒化物半導体層１２の表面１２ａの酸化をより効果的に促進することができる。また、紫外光は例えばＨｅ－Ｃｄレーザ光であってもよい。この場合、中心波長が、１９０ｎｍ以上４４１．６ｎｍ以下の範囲で紫外光ＵＶの光を照射することができる。このように、紫外光ＵＶが、Ｈｅ－Ｃｄレーザ光の波長である４４１．６ｎｍ以下であっても同等の効果が得られると考えられる。
また、上記のシート抵抗値が安定したIII族窒化物半導体層１２のシート抵抗値は、例えば、３００(Ω／ｓｑ．)以上８００(Ω／ｓｑ.)以下であってもよい。
本開示によるエピタキシャル基板の製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態ではＧａＮ系のＨＥＭＴの製造に用いられる基板生産物に本開示の方法を適用したが、本開示の方法は、これに限らず様々な用途及び構成のIII族窒化物半導体層を有する基板生産物に適用可能である。また、上記実施形態では紫外光を照射する際にIII族窒化物半導体層を大気雰囲気に晒しているが、酸素を含む雰囲気であれば他の雰囲気に晒してもよい。また、上記実施形態では表面がＧａＮであるIII族窒化物半導体層に対して紫外光を照射しているが、III族窒化物半導体層の表面はＡｌＧａＮ、ＩｎＧａＮなど他のIII族窒化物半導体からなってもよい。
１０ エピタキシャル基板
１１ 基板
１１ａ 主面
１２ III族窒化物半導体層
１２ａ 表面
１３ ＧａＮチャネル層
１４ ＡｌＧａＮバリア層
１５ ＧａＮキャップ層
５０ Ｈｅ－Ｃｄレーザ
５１ ガス管
５２，５３ 鏡
５４ レーザ透過口
５５ 陽極
５６ 陰極
５７ 電源
６０ III族原子
６１ 物質
６２ 酸素原子
Ｂ１、Ｂ２、Ｂ３、Ｂ４ 範囲
ＧＲ 成長炉
Ｌａ 光
Ｌｂ レーザ光
Ｐ プローブ
ＵＶ 紫外光

Claims (7)

  1. III族窒化物半導体層を基板上にエピタキシャル成長させる工程と、
    前記基板を成長炉から取り出す工程と、
    酸素を含む雰囲気に前記III族窒化物半導体層の表面を晒しつつ、前記表面に紫外光を照射する工程と、
    前記III族窒化物半導体層のシート抵抗値を測定する工程と、
    を備え、
    前記III族窒化物半導体層はＧａを表面に含み、
    前記III族窒化物半導体層の前記表面に中心波長３２０ｎｍ以上３３０ｎｍ以下の紫外光を照射した後に、Ｘ線光電子分光法により得られる前記表面のＧａ３ｄピークをガウス関数によりフィッティングした場合のＧａＯ強度Ｉ GaO とＧａＮ強度Ｉ GaN との比（Ｉ GaO ／Ｉ GaN ）が０．１５以上である、エピタキシャル基板の製造方法。
  2. III族窒化物半導体層を基板上にエピタキシャル成長させる工程と、
    前記基板を成長炉から取り出す工程と、
    酸素を含む雰囲気に前記III族窒化物半導体層の表面を晒しつつ、前記表面に紫外光を照射する工程と、
    前記III族窒化物半導体層のシート抵抗値を測定する工程と、
    を備え、
    前記III族窒化物半導体層はＧａを表面に含み、
    前記III族窒化物半導体層の前記表面に中心波長３２０ｎｍ以上４４１．６ｎｍ以下の紫外光を照射した後に、Ｘ線光電子分光法により得られる前記表面のＧａ３ｄピークをガウス関数によりフィッティングした場合のＧａＯ強度Ｉ GaO とＧａＮ強度Ｉ GaN との比（Ｉ GaO ／Ｉ GaN ）が０．１５以上である、エピタキシャル基板の製造方法。
  3. 前記基板を成長炉から取り出してから０．２時間以内に前記III族窒化物半導体層の前記シート抵抗値を測定する、
    請求項１又は請求項２に記載のエピタキシャル基板の製造方法。
  4. 前記紫外光はＨｅ－Ｃｄレーザ光である、
    請求項１から請求項３のいずれか一項に記載のエピタキシャル基板の製造方法。
  5. 前記表面に前記紫外光を照射する工程は、前記紫外光の強度と照射時間の積である照射エネルギー密度が２．４Ｗ・ｓ／ｍ２以上である、
    請求項１から請求項４のいずれか一項に記載のエピタキシャル基板の製造方法。
  6. 前記III族窒化物半導体層のＧａの表面に絶縁膜を形成する工程をさらに備える、
    請求項１から請求項５のいずれか一項に記載のエピタキシャル基板の製造方法。
  7. 基板の主面上に設けられたチャネル層と、
    前記チャネル層上に設けられ、組成がＡｌyＧａ1-yＮ(０＜ｙ＜０．４)であるバリア層と、
    前記バリア層上に設けられたキャップ層と、を備え、
    前記チャネル層、前記バリア層及び前記キャップ層からなるIII族窒化物半導体層のシート抵抗値は、３００(Ω／ｓｑ．)以上８００(Ω／ｓｑ.)以下であり、
    前記III族窒化物半導体層の表面におけるＸ線光電子分光法により得られる前記表面のＧａ３ｄピークをガウス関数によりフィッティングした場合のＧａＯ強度Ｉ GaO とＧａＮ強度Ｉ GaN との比（Ｉ GaO ／Ｉ GaN ）が０．１５以上である、エピタキシャル基板。
JP2021554955A 2019-11-05 2020-11-04 エピタキシャル基板の製造方法、及びエピタキシャル基板 Active JP7515501B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019200738 2019-11-05
JP2019200738 2019-11-05
PCT/JP2020/041244 WO2021090848A1 (ja) 2019-11-05 2020-11-04 エピタキシャル基板の製造方法、及びエピタキシャル基板

Publications (2)

Publication Number Publication Date
JPWO2021090848A1 JPWO2021090848A1 (ja) 2021-05-14
JP7515501B2 true JP7515501B2 (ja) 2024-07-12

Family

ID=75848545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021554955A Active JP7515501B2 (ja) 2019-11-05 2020-11-04 エピタキシャル基板の製造方法、及びエピタキシャル基板

Country Status (4)

Country Link
US (1) US20230005736A1 (ja)
JP (1) JP7515501B2 (ja)
CN (1) CN114631170A (ja)
WO (1) WO2021090848A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010216A (ja) 2007-06-28 2009-01-15 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物系半導体トランジスタおよびｉｉｉ族窒化物半導体積層ウエハ
JP2012178413A (ja) 2011-02-25 2012-09-13 Ngk Insulators Ltd エピタキシャル基板のシート抵抗評価方法
WO2013014713A1 (ja) 2011-07-28 2013-01-31 パナソニック株式会社 表面改質半導体及びその製造方法並びに粒子配置方法
JP2013075815A (ja) 2011-09-12 2013-04-25 Hitachi Cable Ltd 窒化物半導体結晶の製造方法、窒化物半導体エピタキシヤルウエハ、および窒化物半導体自立基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050123422A (ko) * 2004-06-25 2005-12-29 삼성전기주식회사 ｐ형 질화물 반도체 형성방법 및 질화물 반도체 발광소자제조방법
TW200735418A (en) * 2005-11-22 2007-09-16 Rohm Co Ltd Nitride semiconductor device
JP2009126723A (ja) * 2007-11-20 2009-06-11 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体結晶の成長方法、ｉｉｉ族窒化物半導体結晶基板の製造方法およびｉｉｉ族窒化物半導体結晶基板
JP6001756B2 (ja) * 2014-12-08 2016-10-05 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子
CN109564959B (zh) * 2017-02-15 2021-04-13 创光科学株式会社 氮化物半导体紫外线发光元件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010216A (ja) 2007-06-28 2009-01-15 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物系半導体トランジスタおよびｉｉｉ族窒化物半導体積層ウエハ
JP2012178413A (ja) 2011-02-25 2012-09-13 Ngk Insulators Ltd エピタキシャル基板のシート抵抗評価方法
WO2013014713A1 (ja) 2011-07-28 2013-01-31 パナソニック株式会社 表面改質半導体及びその製造方法並びに粒子配置方法
JP2013075815A (ja) 2011-09-12 2013-04-25 Hitachi Cable Ltd 窒化物半導体結晶の製造方法、窒化物半導体エピタキシヤルウエハ、および窒化物半導体自立基板

Also Published As

Publication number Publication date
WO2021090848A1 (ja) 2021-05-14
JPWO2021090848A1 (ja) 2021-05-14
CN114631170A (zh) 2022-06-14
US20230005736A1 (en) 2023-01-05

Similar Documents

Publication Publication Date Title
JP6170893B2 (ja) 半導体素子用エピタキシャル基板の作製方法
US7282744B2 (en) III-nitride optoelectronic device structure with high Al AlGaN diffusion barrier
JP6260145B2 (ja) 半導体装置の製造方法
JP6024075B2 (ja) 半導体装置およびその製造方法
JP2003229645A (ja) 量子井戸構造およびそれを用いた半導体素子ならびに半導体素子の製造方法
US20110049571A1 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
JP2012188294A (ja) 半導体装置の製造方法
JP2010045098A (ja) Ｉｉｉ族窒化物半導体層貼り合わせ基板の製造方法
TWI435476B (zh) 具有ｎ極性之發光二極體及相關製造方法
EP2296172B1 (en) Epitaxial substrate for semiconductor device, schottky junction structure, and leakage current suppression method for schottky junction structure
JP6269368B2 (ja) 窒化ガリウム基板
JP7515501B2 (ja) エピタキシャル基板の製造方法、及びエピタキシャル基板
JP4314188B2 (ja) 窒化物系化合物半導体素子の製造方法
JP5566856B2 (ja) 窒化物系化合物半導体素子の製造方法および窒化物系化合物半導体素子
CN109564959A (zh) 氮化物半导体紫外线发光元件及其制造方法
JP5977513B2 (ja) 窒化物半導体装置の製造方法
JP2018170335A (ja) 半導体装置の製造方法
JP2009246307A (ja) 半導体装置及びその製造方法
JP2008171867A (ja) ｐ型のＩＩＩ族窒化物半導体の形成方法
JP2007189028A (ja) ｐ型窒化ガリウム系半導体の製造方法及びＡｌＧａＩｎＮ系発光素子の製造方法
US10923349B2 (en) Semiconductor element and method for manufacturing the same
JP5837465B2 (ja) 窒化物半導体電界効果トランジスタの評価方法
JP2011216578A (ja) 窒化物半導体及び窒化物半導体素子
US20180151714A1 (en) Nitride semiconductor substrate
JP2014179544A (ja) ＡｌＮ薄膜の製造方法及びＡｌＮ薄膜

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240702

R150 Certificate of patent or registration of utility model

Ref document number: 7515501

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150