JP7498189B2 - 表面実装可能な高周波マイクロストリップバンドパスフィルタ - Google Patents

表面実装可能な高周波マイクロストリップバンドパスフィルタ Download PDF

Info

Publication number
JP7498189B2
JP7498189B2 JP2021550151A JP2021550151A JP7498189B2 JP 7498189 B2 JP7498189 B2 JP 7498189B2 JP 2021550151 A JP2021550151 A JP 2021550151A JP 2021550151 A JP2021550151 A JP 2021550151A JP 7498189 B2 JP7498189 B2 JP 7498189B2
Authority
JP
Japan
Prior art keywords
arm
thin film
filter
base substrate
film microstrip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021550151A
Other languages
English (en)
Other versions
JP2022522294A (ja
Inventor
マレク,マイケル
オニール,エイリノア
ニッシム,ロニット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Avx Components Corp
Original Assignee
Kyocera Avx Components Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Avx Components Corp filed Critical Kyocera Avx Components Corp
Publication of JP2022522294A publication Critical patent/JP2022522294A/ja
Application granted granted Critical
Publication of JP7498189B2 publication Critical patent/JP7498189B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • H01P1/201Filters for transverse electromagnetic waves
    • H01P1/203Strip line filters
    • H01P1/20327Electromagnetic interstage coupling
    • H01P1/20354Non-comb or non-interdigital filters
    • H01P1/20372Hairpin resonators
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • H01P1/201Filters for transverse electromagnetic waves
    • H01P1/203Strip line filters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/003Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/007Manufacturing frequency-selective devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08Microstrips; Strip lines
    • H01P3/081Microstriplines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Description

関連出願の相互参照
本出願は、2019年2月28日が出願日である、米国特許仮出願第62/811,672号の出願時の利益を主張するものであり、この内容全体は参照により本明細書に組み込まれる。
高周波無線信号通信が普及している。例えば、無線スマートフォン接続性のためのデータ送信速度の高速化への需要によって、5Gスペクトル周波数で動作するように構成されるものを含む高周波部品への需要が喚起されている。小型化への傾向によってまた、このような高周波信号を扱うための小さな受動部品がますます望まれている。小型化によってまた、(例えば、5G周波数スペクトルにおける)高周波数での動作に適した小さな受動部品の表面実装がますます困難になっている。
本発明の1つの実施形態によると、高周波ストリップラインフィルタは、取り付け面に取り付けるための底面を有することができる。フィルタは、上面、X方向の長さ、X方向に垂直であるY方向の幅、ならびに、X方向およびY方向のそれぞれに垂直であるZ方向の厚さを有するモノリシックベース基板(base substrate)を含んでよい。フィルタは、第1の薄膜マイクロストリップおよび第2の薄膜マイクロストリップを含む複数の薄膜マイクロストリップを含んでよい。複数の薄膜マイクロストリップのそれぞれは、第1のアーム、第1のアームに平行な第2のアーム、ならびに第1のアームおよび第2のアームと接続されるベース部を有してよい。複数の薄膜マイクロストリップは、モノリシックベース基板の上面上に形成可能である。フィルタは、フィルタの底面に沿って露出されたポートを含むことができる。導電パスはモノリシックベース基板に形成されるビアを含んでよい。導電パスは、第1の薄膜マイクロストリップをフィルタの底面上のポートと電気的に接続してよい。フィルタは、約15GHzより大きい試験周波数で-3.5dBより大きい挿入損失を表し得る。
本発明の別の実施形態によると、高周波ストリップラインフィルタは、取り付け面に取り付けるための底面を有することができる。フィルタは、上面、X方向の長さ、X方向に垂直であるY方向の幅、ならびに、X方向およびY方向のそれぞれに垂直であるZ方向の厚さを有するモノリシックベース基板を含んでよい。複数の薄膜マイクロストリップは、モノリシックベース基板の上面上に形成可能である。複数の薄膜マイクロストリップは、第1の薄膜マイクロストリップおよび第2の薄膜マイクロストリップを含んでよい。複数の薄膜マイクロストリップのそれぞれは、第1のアーム、第1のアームに平行な第2のアーム、ならびに第1のアームおよび第2のアームと接続されるベース部を有してよい。ベース部は第1のアームおよび第2のアームに垂直であってよい。ポートはフィルタの底面に沿って露出されてよい。導電パスは、第1の薄膜マイクロストリップの第1のアームをポートに接続してよい。導電パスはモノリシックベース基板に形成されるビアを含んでよい。導電パスは、λ/4の約95%から約105%に及ぶ、薄膜マイクロストリップの第1のアームとポートとの間の有効長を有することができ、ここで、λは、モノリシックベース基板内を伝搬する通過帯域周波数と一致する波長である。
本発明の別の実施形態によると、取り付け面に取り付けるための底面を有する高周波ストリップラインフィルタを形成する方法は、上面を有するモノリシックベース基板を設けるステップと、モノリシックベース基板の上面上に第1の薄膜マイクロストリップおよび第2の薄膜マイクロストリップを含む複数の薄膜マイクロストリップを形成するステップと、フィルタの底面に沿ってポートを配設するステップと、第1の薄膜マイクロストリップをフィルタの底面上のポートと電気的に接続するビアをモノリシックベース基板に形成するステップと、を含んでよい。フィルタは、約15GHzより大きい試験周波数で-3.5dBより大きい挿入損失を表す。
当業者を対象にした、本発明の完全かつ実施可能な開示について、この最良の形態を含めて、添付の図に言及する本明細書に示す。
本開示の態様による、高周波ストリップラインフィルタの1つの実施形態のトップダウン図(top down view)である。 図1Aのフィルタの側面図である。 図1Aのフィルタの底面を示す図である。 本開示の態様による高周波ストリップラインフィルタの別の実施形態のトップダウン図である。 図1A~図1Cのフィルタに対する、シミュレーションされた挿入損失(S2、1)および反射損失(S1、1)のデータを示す図である。 図2のフィルタに対する、シミュレーションされた挿入損失(S2、1)および反射損失(S1、1)のデータを示す図である。
本明細書および添付の図面全体を通して参照符号を繰り返し使用することは、本発明の同じまたは類似の特徴もしくは要素を表すことが意図される。
5G周波数スペクトルで動作するものを含む、高周波回路でとりわけ有用である表面実装型フィルタが提供される。5G周波数スペクトルは、一般的に、約20GHzから約30GHzまたはそれ以上に広がる。開示されたフィルタは、一般的に、バンドパスフィルタとして構成されてよい。しかしながら、いくつかの実施形態では、フィルタは、低域フィルタまたは高域フィルタとして構成されてよい。例示の使用には、5G信号処理(例えば、5G基地局によって)、スマートフォン、信号反応器(例えば、小セル)、中継局、レーダ、および無線周波数識別(RFID)装置が含まれる。
本発明者らは、薄膜マイクロストリップおよびビアの配置での選択的制御を通して、(例えば、約28GHzにおける)約15GHzより大きい(例えば、フィルタの通過帯域周波数範囲内の)通過帯域周波数における-3.5dBより大きい挿入損失などの優れた性能特性を表す、小型の表面実装型高周波数ストリップラインフィルタが実現可能である。このような優れた性能特性は、例えば、グリッドアレイ型表面実装するように構成される(例えば、ランドグリッドアレイ(LGA:land grid array)、ボールグリッドアレイ(BGA:ball grid array)など)小型の表面実装型パッケージにおいて所望される。
いくつかの実施形態では、フィルタは、約15GHzより大きい(例えば、約28GHzにおける)(例えば、通過帯域周波数範囲内の)周波数において-3.5dBより大きい、いくつかの実施形態では、約-3.2dBより大きい、いくつかの実施形態では、約-3.0dBより大きい、いくつかの実施形態では、約-2.8dBより大きい、いくつかの実施形態では、約-2.6dBより大きい、いくつかの実施形態では、約-2.4dBより大きい、いくつかの実施形態では、約-2.2dBより大きい、いくつかの実施形態では、約-2.0dBより大きい、および、いくつかの実施形態では、約-1.8dBより大きい挿入損失を表す。例えば、フィルタは、フィルタのバンドパスフィルタ範囲の一部または全てを超える挿入損失値を表すことができる。
いくつかの実施形態では、フィルタは、2GHzの周波数範囲にわたって(例えば、約27GHzから約29GHzまで)、いくつかの実施形態では、1.5GHzの周波数範囲にわたって(例えば、約27.25GHzから約28.25GHzまで)、いくつかの実施形態では、1GHzの周波数範囲にわたって(例えば、約27.50GHzから約28.50GHzまで)、いくつかの実施形態では、0.5の周波数範囲にわたって(例えば、約27.25GHzから約28.25GHzまで)、いくつかの実施形態では、0.4GHzの周波数範囲にわたって(例えば、約27.80GHzから約28.20GHzまで)、および、いくつかの実施形態では、0.2GHzの周波数範囲にわたって(例えば、約27.90GHzから約28.10GHzまで)-3.5dBより大きい挿入損失応答を表すことができる。
しかしながら、いくつかの実施形態では、上述される挿入損失応答は、15GHz未満の周波数で表され得る。例えば、フィルタは、約3GHzより大きい(例えば、通過帯域周波数範囲内の)周波数において-3.5dBより大きい、いくつかの実施形態では、約-3.2dBより大きい、いくつかの実施形態では、約-3.0dBより大きい、いくつかの実施形態では、約-2.8dBより大きい、いくつかの実施形態では、約-2.6dBより大きい、いくつかの実施形態では、約-2.4dBより大きい、いくつかの実施形態では、約-2.2dBより大きい、いくつかの実施形態では、約-2.0dBより大きい、および、いくつかの実施形態では、約-1.8dBより大きい挿入損失を表すことができる。例えば、フィルタは、フィルタのバンドパスフィルタ範囲の一部または全てを超える挿入損失値を表すことができる。
フィルタは、優れた反射損失特性を表す場合がある。例えば、いくつかの実施形態では、フィルタは、試験周波数において約-20dB未満の、いくつかの実施形態では、約-25dB未満の、いくつかの実施形態では、約-30dB未満の、いくつかの実施形態では、約-35dB未満の、いくつかの実施形態では、約-37dB未満の、いくつかの実施形態では、約-40dB未満の、いくつかの実施形態では、約-42dB未満の、および、いくつかの実施形態では、約-45dB未満の反射損失を表すことができる。
いくつかの実施形態では、フィルタは、2GHzの周波数範囲にわたって(例えば、約27GHzから約29GHzまで)、いくつかの実施形態では、1.5GHzの周波数範囲にわたって(例えば、約27.25GHzから約28.25GHzまで)、いくつかの実施形態では、1GHzの周波数範囲にわたって(例えば、約27.50GHzから約28.50GHzまで)、いくつかの実施形態では、0.5の周波数範囲にわたって(例えば、約27.25GHzから約28.25GHzまで)、いくつかの実施形態では、0.4GHzの周波数範囲にわたって(例えば、約27.80GHzから約28.20GHzまで)、および、いくつかの実施形態では、0.2GHzの周波数範囲にわたって(例えば、約27.90GHzから約28.10GHzまで)約-20dBより大きい挿入損失応答を表すことができる。
さらに、フィルタの通過帯域周波数範囲は、約28GHzの周波数を中心としてよい。しかしながら、他の実施形態では、通過帯域周波数範囲は、約15GHzから約28GHzに及ぶ周波数を中心としてよい。さらに他の実施形態では、通過帯域周波数範囲は、約28GHzから約45GHzまたはそれ以上に及ぶ周波数を中心としてよい。
フィルタは、一般的に小型であってよい。例えば、フィルタは、約5mm未満の、いくつかの実施形態では、約4mm未満の、いくつかの実施形態では、約3mm未満の、および、いくつかの実施形態では、約2mm未満の長さを有してよい。フィルタは、約3mm未満の、いくつかの実施形態では、約2mm未満の、およびいくつかの実施形態では、約1mm未満の幅を有してよい。例えば、フィルタは、EIAケースサイズが、1806、1515、1410、1210、1206、1111、1008、0805、またはこれより小さくてよい。例示の実施形態では、フィルタはEIAケースサイズが1206である。
フィルタはベース基板を含んでよい。フィルタは、モノリシックベース基板の上面上に形成される複数の薄膜マイクロストリップ(例えば、第1の薄膜マイクロストリップ、第2の薄膜マイクロストリップなど)を含んでよい。薄膜マイクロストリップのうちの1つをフィルタの底部に沿って露出されたポートと電気的に接続する少なくとも1つのビアは、モノリシックベース基板に形成されてよい。ポートは、モノリシックベース基板の上面の反対側のモノリシックベース基板の底面上に形成されてよい。例えば、入力ポートおよび出力ポートはそれぞれ、フィルタの底部に沿って露出されてよい。入力ビアは入力ポートを薄膜マイクロストリップのうちの1つと接続してよい。出力ビアは出力ポートを薄膜マイクロストリップのうちの別のものと接続してよい。
本明細書に使用されるように、「~上に形成される」は、ある層が別の層と直接接触していることを指す場合がある。しかしながら、中間層もこれらの間に形成されてよい。さらに、底面に関して使用される時、「~上に形成される」は構成部品の外面に対して使用されてよい。よって、底面「上に形成される」層は形成される層より構成部品の外部に近い場合がある。
ポートと薄膜マイクロストリップとの間の接続部は、とりわけ、フィルタの性能を調整するように設計されてよい。例えば、薄膜マイクロストリップと入力ポートおよび/または出力ポートとの間の導電パスの全長は、モノリシックベース基板材料(および、存在する場合、カバー基板(cover substrate)材料)内を伝搬する通過帯域中心周波数の波長のおよそ4分の1と一致してよい。より具体的には、波長λは、一般的に、周辺材料(例えば、モノリシックベース基板および/またはカバー基板の材料)の誘電率に左右される。誘電率εを有する材料を通る波長λは、以下のように算出されてよい。
式中、Cは真空での光の速度を表し、fは周波数を表す。
第1の薄膜マイクロストリップと入力ポートとの間の導電パスは、1つまたは複数のストリップ導体(conductive strip)を含んでよい。例えば、第1の薄膜マイクロストリップは、X-Y面で(例えば、Y方向に)伸長する第1のアームを含んでよい。フィルタはX-Y面(例えば、X方向)に伸長する頂部ストリップ導体を含んでよい。頂部ストリップ導体は、モノリシックベース基板の上面上に形成され、かつビア、および第1の薄膜マイクロストリップの第1のアームのそれぞれと接続されてよい。底部ストリップ導体は、ビアおよびポートのそれぞれと接続されてよい。底部ストリップ導体はY方向に伸長してよい。よって、いくつかの実施形態では、頂部ストリップ導体は、底部ストリップ導体に垂直であってよく、これによって、小型の構成を提供することができる。しかしながら、他の実施形態では、頂部ストリップ導体および底部ストリップ導体は、これらの間に任意の適した角度(例えば、0~360度)を形成可能である。
頂部ストリップ導体は、第1の薄膜マイクロストリップのアームとビアとの間のX-Y面において(例えば、X方向において)頂部ストリップ導体有効長を有することができる。底部ストリップ導体は、ビアとポートとの間のX-Y面において(例えば、Y方向において)底部ストリップ導体有効長を有することができる。ビアはZ方向のビア長を有することができる。導電パスの全長は、頂部ストリップ導体有効長、底部ストリップ導体有効長、およびビア長の和に等しくてよい。導電パスの全長は約λ/4に等しくてよく、ここで、λは、モノリシックベース基板内を伝搬する通過帯域周波数(例えば、通過帯域中心周波数)と一致する波長である。波長λは、フィルタの通過帯域周波数範囲内の任意の周波数と一致してよい。他の実施形態では、導電パスの全長は、λ/4(例えば、nλ/4、ここで、nは1から5またはそれ以上に及ぶ整数である)に比例してよい。例えば、全導電パスは、nλ/4の約95%から105%、いくつかの実施形態では、約96%から約104%、いくつかの実施形態では、約97%から約103%、いくつかの実施形態では、約98%から約102%、および、いくつかの実施形態では、約99%から約101%に及ぶ場合がある。
薄膜マイクロストリップは、一般的にU字形であってよい。例えば、第1の薄膜マイクロストリップは、一対の平行アーム、および一対の平行アームと接続されるベース部を含んでよい。ベース部は一対の平行アームに垂直であってよい。いくつかの実施形態では、第1の薄膜マイクロストリップは一対の平行アームのうちの少なくとも1つと、第1の薄膜マイクロストリップのベース部との間に少なくとも1つの丸みを帯びた外側角部を有することができる。このような丸みを帯びた角部は、その他の場合はフィルタの性能に悪影響を及ぼす場合がある電荷集中を低減することができる。
第1の薄膜マイクロストリップの平行アームの少なくとも1つは、約200ミクロン未満の、いくつかの実施形態では、約150ミクロン未満の、いくつかの実施形態では、約100ミクロン未満の、および、いくつかの実施形態では、約70ミクロン未満の幅を有することができる。
薄膜マイクロストリップは、1つまたは複数の選択周波数において電磁共鳴をもたらすように間隔があけられてよい。いくつかの実施形態では、薄膜マイクロストリップは、対応する離間距離で他の薄膜マイクロストリップから間隔があけられてよい。いくつかの実施形態では、複数の異なった離間距離は、フィルタの通過帯域周波数範囲内の異なった周波数における共鳴をもたらすために用いられてよい。より具体的には、第1の薄膜マイクロストリップは、モノリシックベース基板の上面と平行であるX-Y面においてY方向に伸長するアームを有してよい。第2の薄膜マイクロストリップは、Y方向に伸長し、かつX方向において第1の薄膜マイクロストリップのアームから第1の離間距離で間隔があけられた第1のアームを有することができる。第1の離間距離は、約250ミクロン未満、いくつかの実施形態では、約150ミクロン未満、いくつかの実施形態では、120未満、いくつかの実施形態では、約90ミクロン未満、および、いくつかの実施形態では、約60ミクロン未満であってよい。
第2の薄膜マイクロストリップは、Y方向に伸長する第2のアームを有してよい。第3の薄膜マイクロストリップは、Y方向に伸長し、かつ第2の離間距離で第2の薄膜マイクロストリップの第2のアームからX方向に間隔があけられたアームを有してよい。第2の離間距離は第1の離間距離と異なってよい。
例えば、いくつかの実施形態では、第2の離間距離は第1の離間距離を上回ってよい。第2の離間距離対第1の離間距離の比率は、約1.1から約10、いくつかの実施形態では、約1.5から約5、および、いくつかの実施形態では、約2から約3に及んでよい。しかしながら、他の実施形態では、第2の離間距離対第1の離間距離の比率は、約0.1から約0.9、いくつかの実施形態では、約0.2から約0.8、および、いくつかの実施形態では、約0.3から約0.4に及んでよい。
第2の離間距離は、約250ミクロン未満、いくつかの実施形態では、約150ミクロン未満、いくつかの実施形態では、120未満、いくつかの実施形態では、約90ミクロン未満、および、いくつかの実施形態では、約60ミクロン未満であってよい。第1の離間距離は、約250ミクロン未満、いくつかの実施形態では、約150ミクロン未満、いくつかの実施形態では、120未満、いくつかの実施形態では、約90ミクロン未満、および、いくつかの実施形態では、約60ミクロン未満であってよい。
薄膜マイクロストリップのアームは、これらの間に重なり距離を形成してよい。重なり距離の長さはフィルタの性能特性を調整するように選択されてよい。より具体的には、複数の異なる重なり距離は、いくつかの実施形態において用いられてよい。例えば、第2の薄膜マイクロストリップの第1のアーム、および第1の薄膜マイクロストリップのアームは、第1の重なり長さに沿ってY方向に重なり合ってよい。第2の薄膜マイクロストリップの第2のアームおよび第3の薄膜マイクロストリップの第1のアームは、第2の重なり長さに沿ってY方向に重なり合ってよい。第1の重なり長さは第2の重なり長さと異なってよい。いくつかの実施形態では、第2の重なり長さは第1の重なり長さを上回ってよい。例えば、第2の重なり長さは、第1の重なり長さの約104%~約125%、いくつかの実施形態では、約106%~約120%、いくつかの実施形態では、約108%~約115%であってよい。しかしながら、他の実施形態では、第2の重なり長さは第1の重なり長さを下回ってよい。例えば、第2の重なり長さは、第1の重なり長さの約75%~約96%、いくつかの実施形態では、約80%~約93%、および、いくつかの実施形態では、約85%~約90%であってよい。さらなる実施形態では、第2の重なり長さは、第1の重なり長さにほぼ等しくてよい(例えば、第2の重なり長さの約96%~約104%)。
第4の薄膜マイクロストリップは、第1のアーム、第2のアーム、ならびに第1のアームおよび第2のアームを接続するベース部を有してよい。第4の薄膜マイクロストリップの第1のアームは、第3の重なり距離に沿って第3の薄膜マイクロストリップの第2のアームに重なり合ってよい。いくつかの実施形態では、第3の重なり長さは、第1の重なり長さおよび第2の重なり長さの1つまたは両方と異なってよい。例えば、第3の重なり長さ164は、第1の重なり長さ150の約75%~約96%または約104%~約125%であってよい。他の実施形態では、第3の重なり長さ164は第1の重なり長さにほぼ等しくてよい。例えば、第3の重なり長さは、第1の重なり長さの約97%~約103%であってよい。
モノリシックベース基板は、上面の反対側に底面を有してよい。フィルタは、フィルタの底面上に形成されるグラウンド面(ground plane)を含んでよい。グラウンド面は、モノリシックベース基板の上面と平行であるX-Y面に外周部を有してよい。第1の薄膜マイクロストリップまたは第2の薄膜マイクロストリップの少なくとも1つは、X-Y面のグラウンド面の外周部内に含まれてよい。
いくつかの実施形態では、フィルタは、モノリシックベース基板および薄膜マイクロストリップの上面上に形成される第1の保護層を含んでよい。例えば、カバー基板は、モノリシックベース基板の上面上に形成されてよい。カバー基板は、後述されるように、適したセラミック誘導材料を含んでよい。カバー基板は、約100ミクロンから約600ミクロン、いくつかの実施形態では、約125ミクロンから約500ミクロン、いくつかの実施形態では、約150ミクロンから約400ミクロン、および、いくつかの実施形態では、約175ミクロンから約300ミクロンに及ぶ厚さを有することができる。
他の実施形態では、第1の保護層は、ポリイミド、SiNO、Al、SiO、Si、ベンゾシクロブテン、またはガラスなどのポリマー材料の層を含んでよい。このような実施形態では、第1の保護層は、約1ミクロンから約300ミクロン、いくつかの実施形態では、約5ミクロンから約200ミクロン、および、いくつかの実施形態では、約10ミクロンから約100ミクロンに及ぶ厚さを有してよい。
いくつかの実施形態では、第2の保護層はフィルタの底面上に形成されてよい。第2の保護層は、ポリイミド、SiNO、Al、SiO、Si、ベンゾシクロブテン、またはガラスなどのポリマー材料を含んでよい。ポートおよび/またはグラウンド面は、例えば、後述されるように、ポートおよび/またはグラウンド面がフィルタを表面実装するためのフィルタの底面に沿って露出されるように、第2の保護層から突出してよい。
いくつかの実施形態では、モノリシックベース基板は、約100ミクロンから約600ミクロン、いくつかの実施形態では、約125ミクロンから約500ミクロン、いくつかの実施形態では、約150ミクロンから約400ミクロン、および、いくつかの実施形態では、約175ミクロンから約300ミクロンに及ぶ厚さを有してよい。
モノリシックベース基板および/またはカバー基板は、25℃の動作温度および28GHzの周波数でASTM D2520-13に従って判断されるように約30未満、いくつかの実施形態では、約25未満、いくつかの実施形態では、約20未満、および、いくつかの実施形態では、約15未満である誘電率を有する材料を含んでよい。しかしながら、他の実施形態では、30より高い誘電率を有する材料は、より高い周波数および/またはより小さい構成部品を実現するために使用されてよい。例えば、このような実施形態では、誘電率は、25℃の動作温度および28GHzの周波数でASTM D2520-13に従って判断されるように約30から約120またはそれ以上、いくつかの実施形態では、約50から約100、および、いくつかの実施形態では、約70から約90に及ぶ場合がある。
ベース基板および/またはカバー基板は、1つまたは複数の適したセラミック材料を含んでよい。適した材料には、一般的に、電気絶縁性および熱伝導性がある。例えば、いくつかの実施形態では、基板は、アルミナ(Al)、窒化アルミニウム(AlN)、酸化ベリリウム(BeO)、酸化アルミニウム(Al)、窒化ホウ素(BN)、シリコン(Si)、炭化ケイ素(SiC)、シリカ(SiO)、窒化ケイ素(Si)、ガリウムヒ素(GaAs)、窒化ガリウム(GaN)、二酸化ジルコニウム(ZrO)、これらの混合物、このような材料の酸化物および/もしくは窒化物、または、任意の他の適したセラミック材料を含んでよい。さらなる例示のセラミック材料は、チタン酸バリウム(BaTiO)、チタン酸カルシウム(CaTiO)、酸化亜鉛(ZnO)、低温焼結ガラス(low-fire glass)を含有するセラミック、その他のガラス結合材料、サファイア、およびルビーを含む。
ベース基板の上面上に形成される薄膜部品(例えば、マイクロストリップ、ストリップ導体)は、約0.05マイクロメートルから約50マイクロメートル、いくつかの実施形態では、約0.1マイクロメートルから約20マイクロメートル、いくつかの実施形態では、約0.3マイクロメートルから約10マイクロメートル、および、いくつかの実施形態では、約1マイクロメートルから約5マイクロメートルに及ぶ、Z方向における厚さを有してよい。
薄膜部品は、さまざまな適した導電性材料から形成されてよい。例示の材料は、銅、ニッケル、金、スズ、鉛、パラジウム、銀、およびこれらの合金を含む。しかしながら、薄膜製造に適した導電性金属または非金属材料が使用されてよい。
薄膜部品は、さまざまな適したサブトラクティブ法(subtractive process)、セミアディティブ法(semi-additive process)、またはフルアディティブ法を使用して正確に形成され得る。例えば、物理的気相成長法および/または化学析出が使用されてよい。例えば、いくつかの実施形態では、薄膜部品は、物理的気相成長法の一種であるスパッタリングを使用して形成されてよい。しかしながら、例えば、プラズマ化学気相成長法(PECVD)および化学めっき法を含むさまざまな他の適したプロセスが使用されてよい。リソグラフィマスクおよびエッチングは、薄膜部品の所望の形状を製作するために使用されてよい。反応性ガスまたは非反応性ガス(例えば、アルゴン、窒素、酸素、塩素、三塩化ホウ素)のプラズマを使用するドライエッチングおよび/またはウェットエッチングを含むさまざまな適したエッチング法が使用されてよい。
1つまたは複数のポートは、印刷回路基板(PCB)などの取り付け面に構成部品を表面実装するためにフィルタの底面に沿って露出されてよい。例えば、フィルタは、ランドグリッドアレイ(LGA)型実装、ボールグリッドアレイ(BGA)型実装、または任意の他の適したタイプのグリッドアレイ型表面実装などのグリッドアレイ型表面実装用に構成されてよい。そのように、ポートは、例えば、表面実装型デバイス(SMD)のように、ベース基板の側面に沿って伸張しない場合がある。そのように、いくつかの実施形態では、基板の側面には導電材料がない場合がある。
第2の保護層は、例えば、電気めっきまたは化学めっきによって、ポートおよび/またはグラウンド面が配設され得る開口部または窓を残すようにフォトリソグラフィ技法を使用して形成されてよい。しかしながら、第2の保護層は、化学析出(例えば、化学蒸着法)、物理蒸着法(例えば、スパッタリング)、または任意の他の適した蒸着技法を含むさまざまな適した技法を使用して形成されてよい。さらなる例は、任意の適したパターン形成(例えば、フォトリソグラフィ)、エッチング、および任意の他の適したサブトラクティブ工法を含む。ポートは、電気めっきまたは化学めっきの代わりにまたはこれに加えて上記の技法のいずれかを使用して同様に配設されてよい。
ビアは、ベース基板に孔をあけた後、適した導電材料で穴の内面を充填する(例えば、スパッターする、電解めっきする)ことを含むさまざまな適したプロセスによって形成されてよい。いくつかの実施形態では、ビア用の貫通孔は、別の生産工程を行うことと並行して充填されてよい。例えば、ビアは、ビアおよび薄膜部品両方が同時に配設され得るように、薄膜部品が形成される前に穿孔されてよい。ビアは、薄膜部品に関して上述されたもの(例えば、薄膜マイクロストリップおよびグラウンド面)を含むさまざまな適した材料から形成されてよい。
いくつかの実施形態では、フィルタは、薄膜マイクロストリップと接触している少なくとも1つの接着層を含んでよい。接着層は、ベース基板および/または第1の保護層(例えば、セラミックカバー基板または高分子層)など、薄膜マイクロストリップと隣接層との間の接着を改善するのに適したさまざまな材料であってよいまたはこれを含んでよい。例として、接着層は、Ta、Cr、TaN、TiW、Ti、またはTiNを含んでよい。例えば、接着層は、タンタル(Ta)(例えば、タンタルまたはこの酸化物もしくは窒化物)であってよくまたはこれを含んでよく、かつ、マイクロストリップとベース基板との間にこれらの間の接着を改善するために形成されてよい。理論に縛られることなく、接着層の材料は、格子不整合および残留応力などの現象を克服するように選択されてよい。
接着層はさまざまな適した厚さを有してよい。例えば、いくつかの実施形態では、接着層の厚さは、約100オングストロームから約1000オングストローム、いくつかの実施形態では、約200オングストロームから約800オングストローム、いくつかの実施形態では、約400オングストロームから約600オングストロームに及ぶ場合がある。
I.例示の実施形態
図1Aは、本開示の態様による、高周波ストリップラインフィルタの1つの実施形態のトップダウン図を示す。図1Bは、図1Aのフィルタ100の側面図を示す。図1Bを参照すると、フィルタ100は、取り付け面104に取り付けるための底面102を有してよい。図1Cは、フィルタ100の底面102を示す。図1A~図1Cを参照すると、フィルタ100は、上面108を有するモノリシックベース基板106を含むことができる。複数の薄膜マイクロストリップ110は、モノリシックベース基板106の上面108上に形成されてよい。1つまたは複数のポート112、114は、フィルタ110の底面102に沿って露出されてよい。例えば、1つまたは複数のポート112、114は、入力ポート112および/または出力ポート114を含んでよい。ポート112、114は、X方向115に垂直であるY方向113において間隔があけられてよい。Y方向113およびX方向115のそれぞれは、Z方向117に垂直であってよい。ポート112、114は、フィルタ100の鉛直の側面119(図1B)に沿って伸張しない場合がある。いくつかの実施形態では、フィルタ100の鉛直の側面119には導電材料がない場合がある。
1つまたは複数のビア116、117は、モノリシックベース基板106内に形成されてよい。ビア116、117は、薄膜マイクロストリップ110のうちの1つを、フィルタ100の底面上のポート112、114のうちの1つと電気的に接続することができる。例えば、入力ビア116は、薄膜マイクロストリップ100の第1の薄膜マイクロストリップ118を入力ポート112に電気的に接続してよい。例えば、第1の薄膜マイクロストリップ118から入力ポート112までの電気接続経路は、入力ビア116を含んでよい。
第1の薄膜マイクロストリップ118と入力ポート112との間の導電パスはまた、1つまたは複数の伸張したストリップ導体を含んでよい。例えば、頂部ストリップ導体120はX方向115に伸長してよい。頂部ストリップ導体120は、モノリシックベース基板106の上面108上に形成され、かつ第1の薄膜マイクロストリップ118および入力ビア116のそれぞれと接続されてよい。より具体的には、第1の薄膜マイクロストリップ118は、Y方向113に伸長する第1のアーム124を含んでよい。頂部ストリップ導体120は、第1の薄膜マイクロストリップ118の第1のアーム124と接続されてよい。
第1の薄膜マイクロストリップ118と入力ポート112との間の導電パスは、底部ストリップ導体122も含んでよい。底部ストリップ導体120は、入力ビア116および入力ポート112のそれぞれと接続されてよい。底部ストリップ導体122は、Y方向113に伸長する頂部ストリップ導体122に垂直であってよい。
図1Aを参照すると、頂部ストリップ導体120は、第1の薄膜マイクロストリップ118の第1のアーム124と入力ビア116との間でX方向115において頂部ストリップ導体有効長126を有することができる。底部ストリップ導体122は、入力ビア116と入力ポート112との間でX-Y面において(例えば、Y方向113において)底部ストリップ導体有効長128を有することができる。
図1Bを参照すると、入力ビア116は、Z方向117においてビア長130を有することができる。入力ポート112と第1の薄膜マイクロストリップ118の第1のアーム124との間の導電パスの有効長は、頂部ストリップ導体有効長126、底部ストリップ導体有効長128、およびビア長130の和に等しくてよい。導電パスの有効長は約λ/4に等しくてよく、ここで、λは、モノリシックベース基板106内を伝搬する試験周波数と一致する波長である。他の実施形態では、頂部ストリップ導体有効長126、底部ストリップ導体有効長128、およびビア長130の和は、λ/4に比例してよい(例えば、nλ/4に等しくてよく、ここでnは整数である)。さらに、頂部ストリップ導体120は、底部ストリップ導体122に垂直であってよく、これによって、より小型の構成を提供することができる。
薄膜マイクロストリップ110の1つまたは複数は、一般的にU字形であってよい。例えば、第1の薄膜マイクロストリップ118は、第1のアーム124と平行である第2のアーム132を含んでよい。第1の薄膜マイクロストリップ118は、一対の平行アーム124、132と接続されるベース部134を有してよい。ベース部134は一対の平行アーム124、132に垂直であってよい。第1のアーム124は、第1のアーム124の少なくとも1つの縁部がベース部134の少なくとも1つの縁部に垂直である場合、ベース部134に垂直であるとみなされ得る。代替的には、第1のアーム124は、第1のアーム124の中心線がベース部134の中心線に垂直である場合、ベース部134に垂直であるとみなされ得る。同様に、第1のアーム124は、第1のアーム124の少なくとも1つの縁部が第2のアーム132の少なくとも1つの縁部と平行である場合、第2のアーム132と平行であるとみなされ得る。代替的には、第1のアーム124は、第1のアーム124の中心線が第2のアーム132の中心線と平行である場合、第2のアーム132と平行であるとみなされ得る。例えば、アーム123、132の1つまたは両方は、わずかにテーパ状であってよいが、依然、互いに平行であってよい、および/またはベース部134に垂直であってよい。
いくつかの実施形態では、第1の薄膜マイクロストリップ118は、一対の平行アーム124、132の少なくとも1つと第1の薄膜マイクロストリップ118のベース部134との間に少なくとも1つの丸みを帯びた外側角部136を有することができる。このような丸みを帯びた角部は、その他の場合はフィルタの性能に悪影響を及ぼす場合がある電荷集中を低減することができる。第1の薄膜マイクロストリップ118の平行アーム124、132の少なくとも1つは、約200ミクロン未満の幅138を有してよい。
薄膜マイクロストリップ110は、一般的に、交互構成を有してよい。それぞれの連続する薄膜マイクロストリップ110は、後続の薄膜マイクロストリップ110に対してX-Y面において180度回転可能である。
薄膜マイクロストリップ110は、1つまたは複数の選択周波数において電磁共鳴をもたらすように間隔があけられてよい。いくつかの実施形態では、薄膜マイクロストリップ110は、対応する離間距離で他の薄膜マイクロストリップ110から間隔があけられてよい。いくつかの実施形態では、複数の異なった離間距離は、フィルタ100の通過帯域内の異なった周波数における共鳴をもたらすために用いられてよい。より具体的には、第1の薄膜マイクロストリップ118の第2のアーム132は、X方向115において第2の薄膜マイクロストリップ144の第1のアーム142から第1の離間距離140で間隔があけられてよい。第1の離間距離140は、約250ミクロン未満であってよい。
第2の薄膜マイクロストリップ144は、Y方向に伸長する第2のアーム146、および、第1のアーム142および第2のアーム146を接続するベース部145を有してよい。第3の薄膜マイクロストリップ147は、第1のアーム149、第2のアーム151、および、Y方向113において伸長し、かつ第2の離間距離148で第2の薄膜マイクロストリップ144の第2のアーム146からX方向115において間隔があけられたベース部152を有してよい。第2の離間距離148は第1の離間距離140と異なっていて(例えば、これ以上またはこれ未満であって)よい。この例では、第2の離間距離148は第1の離間距離140を上回る。第2の離間距離148対第1の離間距離140の比率は、約1.1から約10、または約0.1から約0.9に及んでよい。
薄膜マイクロストリップ110のアーム124、132、142、146は、これらの間に重なり距離を形成してよい。重なり距離の長さはフィルタの性能特性を調整するように選択されてよい。より具体的には、複数の異なった重なり距離は、いくつかの実施形態において用いられてよい。例えば、第2の薄膜マイクロストリップ144の第1のアーム142、および第1の薄膜マイクロストリップ118の第1のアーム124は、第1の重なり長さ150に沿ってY方向113において重なり合ってよい。第2の薄膜マイクロストリップ144の第2のアーム146および第3の薄膜マイクロストリップ147の第1のアーム149は、第2の重なり長さ154に沿ってY方向113において重なり合ってよい。第1の重なり長さ150は第2の重なり長さ154と異なってよい。例えば、第2の重なり長さ154は、第1の重なり長さ150の約75%~約96%、または約104%~約125%であってよい。他の実施形態では、第2の重なり長さ154は第1の重なり長さ150にほぼ等しくてよい。
フィルタ100は、第1のアーム158、第2のアーム160、および、第1のアーム160および第2のアーム162を接続するベース部162を有する第4の薄膜マイクロストリップ156を含んでよい。第4の薄膜マイクロストリップ156の第1のアーム158は、第3の重なり長さ164に沿って第3の薄膜マイクロストリップ147の第2のアーム151に重なり合ってよい。いくつかの実施形態では、第3の重なり長さ164は、第1の重なり長さ150および第2の重なり長さ154の1つまたは両方と異なってよい。例えば、第3の重なり長さ164は、第1の重なり長さ150の約75%~約96%、または約104%~約125%であってよい。他の実施形態では、第3の重なり長さ164は第1の重なり長さ150にほぼ等しくてよい。例えば、第3の重なり長さ164は、第1の重なり長さ140の約97%~約103%であってよい。
第4の薄膜マイクロストリップ156の第1のアーム158は、第3の離間距離166で第3の薄膜マイクロストリップ147の第2のアーム160から間隔があけられてよい。いくつかの実施形態では、第3の離間距離166は、第1の離間距離140にほぼ等しくてよい。例えば、第3の離間距離166は、第1の離間距離140の約97%~約103%であってよい。他の実施形態では、第3の離間距離166は、第1の離間距離140および第2の離間距離148の1つまたは両方と異なってよい。例えば、第3の離間距離166は、第1の離間距離140の約75%~約96%、または約104%~約125%であってよい。
いくつかの実施形態では、1つまたは複数の薄膜マイクロストリップのアームは、先端オフセット距離がアームの対応する先端の間に形成されるように異なる長さを有することができる。例えば、第1の先端オフセット距離153は、第1の薄膜マイクロストリップ118の第1のアーム124および第2のアーム132の各先端の間に形成されてよい。第2の薄膜マイクロストリップ144のアーム142、146は、ほぼ等しい長さを有してよい。同様に、第3の薄膜マイクロストリップ147のアーム149、151は、ほぼ等しい長さを有してよい。第2の先端オフセット距離155は、第4の薄膜マイクロストリップ156の第1のアーム158および第2のアーム160の各先端の間に形成されてよい。第2の先端オフセット距離155は第1の先端オフセット距離153にほぼ等しくてよい。例えば、第2の先端オフセット距離155は、第1の先端オフセット距離153の約96%~約104%であってよい。
第4の薄膜マイクロストリップ156は、出力ビア117を含む導電パスを通して出力ポート114と接続されてよい。頂部出力ストリップ導体168および底部出力ストリップ導体170は、一般的に、第1の薄膜マイクロストリップ118を入力ポート112と接続する導電パスに関して上述される、頂部ストリップ導体120および底部ストリップ導体122と同様に構成されてよい。頂部出力ストリップ導体168は、頂部出力ストリップ導体有効長172を有してよい。底部出力ストリップ導体170は底部出力ストリップ導体有効長174を有してよい。出力ビア117は、Z方向117において出力ビア長176を有してよい。出力導電パスの全長は、頂部出力ストリップ導体有効長172、出力底部ストリップ導体有効長175、および出力ビア長176の和に等しくてよい。出力導電パスの全長は約λ/4に等しくてよく、ここで、λはモノリシックベース基板内を伝搬する試験周波数と一致する波長である。他の実施形態では、長さのうちの出力導電パスの全長は、λ/4(例えば、nλ/4、ここでnは整数である)に比例してよい。例えば、出力導電パスの全長は、nλ/4の約95%から105%、いくつかの実施形態では、約96%から約104%、いくつかの実施形態では、約97%から約103%、いくつかの実施形態では、約98%から約102%、および、いくつかの実施形態では、約99%から約101%に及ぶ場合がある。
モノリシックベース基板106は上面108の反対側に底面178を有してよい。ベース基板106の厚さ180は、上面108と底面178との間でZ方向117において画定されてよい。ベース基板106の厚さ180は約100ミクロンから約600ミクロンに及んでよい。
入力ポート112および/または出力ポート114はベース基板106の底面178上にあってよい。よって、入力ビア長130および/または出力ビア長176は、ベース基板106の厚さ180に等しくてよい。しかしながら、他の実施形態では、複数の基板または層は、ビア長130、176がベース基板106の厚さ180を上回ることができるように、薄膜マイクロストリップ110と入力ポート112および/または出力ポート114との間に配設されてよい。
フィルタ100は、ベース基板106の底面178上に形成されるグラウンド面181を含んでよい。よって、グラウンド面181は、入力ポート112および/または出力ポート114と同一平面上であってよい。グラウンド面181は、モノリシックベース基板106の上面108と平行であるX-Y面において外周部182を有してよい。第1の薄膜マイクロストリップ118または第2の薄膜マイクロストリップ144の少なくとも1つは、X-Y面におけるグラウンド面181の外周部182内に含まれ得る。
図1Bを参照すると、フィルタ100は、モノリシックベース基板102の上面108上に形成される第1の保護層184を含んでよい。例えば、第1の保護層184は、約100ミクロンから約600ミクロンに及ぶ厚さ186を有するカバー基板を含んでよい。他の実施形態では、保護層184は、ポリイミド、SiNO、Al、SiO、Si、ベンゾシクロブテン、またはガラスなどのポリマー材料を含んでよい。このような実施形態では、保護層は、約1ミクロンから約300ミクロンに及ぶ厚さを有してよい。
いくつかの実施形態では、フィルタ100は、フィルタ100の底面178上に形成される第2の保護層185を含んでよい。第2の保護層185は、ポリイミド、SiNO、Al、SiO、Si、ベンゾシクロブテン、またはガラスなどのポリマー材料を含んでよい。いくつかの実施形態では、第2の保護層185は、例えば、電気めっきによって、ポート112、114およびグラウンド面181が配設され得る開口部または窓を残すようにフォトリソグラフィ技法を使用して形成されてよい。
図2は、本開示の態様による高周波ストリップラインフィルタ200の別の実施形態のトップダウン図を示す。フィルタ200は、後述されるようないくつかの違いがあるが、全体的に、図1のフィルタ100を参照して上述されるように構成されてよい。同様の参照番号は、図2に示されるフィルタ200と図1に示されるフィルタ100との間の同様の特徴に言及するために使用される。フィルタ200は、第1のアーム290、第2のアーム292、および第1のアーム290と第2のアーム291との間で接続されるベース部293を有する第5の薄膜マイクロストリップ288を含んでよい。第5の薄膜マイクロストリップ288の第1のアーム290は、第4の離間距離294で第4の薄膜マイクロストリップ256の第2のアーム260から間隔があけられてよい。第5の薄膜マイクロストリップ288の第1のアーム290は、第4の重なり距離296でY方向113において第2のアーム260に重なり合ってよい。示されるように、第5の薄膜マイクロストリップ288は、第4の薄膜マイクロストリップ256ではなく頂部出力ストリップ導体288と接続されてよい。
薄膜マイクロストリップ210のベース部234、245、152、162、293の1つまたは複数は、例えば、薄膜マイクロストリップ210の各アームの間の平行な湾曲した縁部を画定するように、全体的に湾曲し得る。いくつかの実施形態では、1つまたは複数のベース部234、245、152、162、293は、各アームの間に一定幅を有してよい。例えば、ベース部234、245、152、293は、円形の一部(例えば、半分)を画定してよい。
II.シミュレーションデータ
図3は、図1A~図1Cのフィルタ100に対する、シミュレーションされた挿入損失(S2、1)および反射損失(S1、1)のデータを示す。シミュレーションデータは、27GHzから29GHzまでの通過帯域周波数における低い挿入損失(S2、1)を示す。より具体的には、挿入損失は、27GHzから29GHzまで-2.67dBを上回る。通過帯域周波数外の3GHzと違う周波数により、挿入損失応答は-20dB未満である。換言すれば、挿入損失は、24GHz未満または32GHzより大きい周波数に対して-20dB未満である。
シミュレーションされた反射損失(S1、1)は、約27dBから約29dBに及ぶ周波数に対して-29.5dB未満である。シミュレーションされた反射損失(S1、1)は約28.5dBにおいて-45dB未満である。
図4は、図2のフィルタ200に対する、シミュレーションされた挿入損失(S2、1)および反射損失(S1、1)のデータを示す。シミュレーションデータは、27GHzから29GHzまでの通過帯域周波数における低い挿入損失(S2、1)を示す。より具体的には、挿入損失は、27GHzから29GHzまで-2.67dBを上回る。通過帯域周波数外の3GHzと違う周波数により、挿入損失応答は-10dB未満である。換言すれば、挿入損失は、24GHz未満または32GHzより大きい周波数に対して-10dB未満であってよい。
反射損失(S1、1)は、約27dBから約29dBに及ぶ周波数に対して-10dB未満であってよい。シミュレーションされた反射損失(S1、1)は約27.5dBにおいて-30dB未満である。
さらに、反射損失(S1、1)は、約37GHzから約44GHzに及ぶ周波数に対して-30dB未満、いくつかの実施形態では、約40GHzから約44GHzに及ぶ周波数に対して約-40dB未満、および、いくつかの実施形態では、約40GHzから約44GHzに及ぶ周波数に対して約-45dB未満であってよい。
III.試験
挿入損失、反射損失、および他の応答特性に対する試験は、ソース信号発生器(source signal generator)(例えば、1306 Keithley 2400シリーズ電源測定ユニット(SMU)、例えば、Keithley 2410-C SMU)を使用して行われてよい。例えば、入力信号はフィルタの入力ポートに印加されてよく、出力信号はソース信号発生器を使用してフィルタの出力ポートにおいて測定されてよい。
本発明のこれらのならびに他の変更および変形は、本発明の趣旨および範囲から逸脱することなく、当業者によって実践されてよい。さらに、さまざまな実施形態の態様が、全体的または部分的の両方で入れ替えられてよいことは、理解されるべきである。また、前述の説明が単に例として示すものであり、本発明を限定することは意図されていないため、このような添付の特許請求の範囲においてさらに説明されるものであることを、当業者は理解するであろう。

Claims (23)

  1. 取り付け面に取り付けるための底面を有する高周波ストリップラインフィルタであって、
    上面、X方向の長さ、前記X方向に垂直であるY方向の幅、ならびに、前記X方向および前記Y方向のそれぞれに垂直であるZ方向の厚さを有するモノリシックベース基板と、
    第1の薄膜マイクロストリップおよび第2の薄膜マイクロストリップを含む複数の薄膜マイクロストリップであって、前記複数の薄膜マイクロストリップのそれぞれは、第1のアーム、前記第1のアームに平行な第2のアーム、ならびに前記第1のアームおよび前記第2のアームと接続され、かつ第1のアームおよび第2のアームのそれぞれに垂直であるベース部を有し、前記複数の薄膜マイクロストリップは、前記モノリシックベース基板の前記上面上に形成される、複数の薄膜マイクロストリップと、
    前記フィルタの前記底面に沿って露出されたポートと、
    前記モノリシックベース基板に形成されるビアを含む導電パスであって、前記第1の薄膜マイクロストリップを前記フィルタの前記底面上の前記ポートと電気的に接続する、導電パスと、を備え、
    前記フィルタは、約27GHzから約29GHzに及ぶ周波数範囲にわたって-3.5dBより大きい挿入損失を表し、
    前記フィルタは、前記周波数範囲において約-10dB未満である反射損失を表す、高周波数ストリップラインフィルタ。
  2. 前記周波数は約28GHzである、請求項1に記載のフィルタ。
  3. 前記導電パスは、λ/4の約95%から約105%に及ぶ、前記薄膜マイクロストリップの前記第1のアームから前記ポートまでの有効長を有し、ここで、λは、前記モノリシックベース基板内を伝搬する通過帯域周波数と一致する波長である、請求項1に記載のフィルタ。
  4. 前記第1の薄膜マイクロストリップの前記第1のアームは、前記Y方向に伸長し、前記導電パスは、前記X方向に伸長する頂部ストリップ導体を含み、前記頂部ストリップ導体は、前記モノリシックベース基板の前記上面上に形成され、かつ前記ビア、および前記第1の薄膜マイクロストリップの前記第1のアームのそれぞれと接続される、請求項に記載のフィルタ。
  5. 前記導電パスは、前記ビアおよび前記ポートのそれぞれと接続される底部ストリップ導体を含む、請求項4に記載のフィルタ。
  6. 前記頂部ストリップ導体は、前記第1の薄膜マイクロストリップの前記アームと前記ビアとの間の前記X方向において頂部ストリップ導体有効長を有し、前記底部ストリップ導体は、前記ビアと前記ポートとの間の前記X-Y面において底部ストリップ導体有効長を有し、前記ビアは前記X-Y面に垂直であるZ方向のビア長を有し、前記導電パスの前記有効長は、前記頂部ストリップ導体有効長、前記底部ストリップ導体有効長、および前記ビア長の和に等しい、請求項5に記載のフィルタ。
  7. 前記底部ストリップ導体は前記Y方向に伸長する、請求項5に記載のフィルタ。
  8. 前記第1の薄膜マイクロストリップは、前記第1の薄膜マイクロストリップの前記ベース部と前記第1の薄膜マイクロストリップの前記第1のアームまたは前記第2のアームの少なくとも1つとの間に少なくとも1つの丸みを帯びた外側角部を有する、請求項7に記載のフィルタ。
  9. 前記第1の薄膜マイクロストリップの前記第1のアームまたは前記第2のアームの少なくとも1つは、約200ミクロン未満の幅を有する、請求項7に記載のフィルタ。
  10. 前記第1の薄膜マイクロストリップの前記第2のアームは、前記Y方向に伸長し、前記第2の薄膜マイクロストリップの前記第1のアームは、前記Y方向に伸長し、かつ約150ミクロン未満である第1の離間距離で前記X方向において前記第1の薄膜マイクロストリップの前記第1のアームから第1の離間距離で間隔があけられる、請求項1に記載のフィルタ。
  11. 前記第2の薄膜マイクロストリップの前記第2のアームは前記Y方向に伸長し、前記複数の薄膜マイクロストリップは、第3の薄膜マイクロストリップを含み、前記第3の薄膜マイクロストリップの前記第1のアームは、前記Y方向に伸長し、かつ約150ミクロン未満である第2の離間距離で前記第2の薄膜マイクロストリップの前記第2のアームから前記X方向に間隔があけられる、請求項10に記載のフィルタ。
  12. 前記第2の離間距離対前記第1の離間距離の比率は、約1.1から約10に及ぶ、請求項11に記載のフィルタ。
  13. 前記第2の薄膜マイクロストリップの前記第1のアーム、および前記第1の薄膜マイクロストリップの前記第2のアームは、第1の重なり長さに沿って前記Y方向に重なり合い、前記第2の薄膜マイクロストリップの前記第2のアームおよび前記第3の薄膜マイクロストリップの前記第1のアームは、第2の重なり長さに沿って前記Y方向に重なり合い、前記第2の重なり長さは、前記第1の重なり長さの約75%~約96%に及ぶ、または前記第1の重なり長さの約104%~約125%に及ぶ、請求項11に記載のフィルタ。
  14. 前記モノリシックベース基板は、前記上面の反対側に底面を有し、前記フィルタは、前記ベース基板の前記底面上に形成されるグラウンド面をさらに含む、請求項1に記載のフィルタ。
  15. 前記グラウンド面は、前記モノリシックベース基板の前記上面と平行であるX-Y面に外周部を有し、前記第1の薄膜マイクロストリップまたは前記第2の薄膜マイクロストリップの少なくとも1つは、前記X-Y面の前記グラウンド面の前記外周部内に含まれる、請求項14に記載のフィルタ。
  16. 前記モノリシックベース基板の前記上面上に形成されるカバー基板をさらに含む、請求項1に記載のフィルタ。
  17. 前記モノリシックベース基板は約500ミクロン未満の厚さを有する、請求項1に記載のフィルタ。
  18. 前記モノリシックベース基板は、25℃の動作温度および28GHzの周波数でASTM D2520-13に従って判断されるように約30未満である誘電率を有する材料を含む、請求項1に記載のフィルタ。
  19. 前記モノリシックベース基板はアルミナを含む、請求項1に記載のフィルタ。
  20. 前記X方向における前記フィルタの長さは約5mm未満であり、前記Y方向における前記フィルタの幅は約3mm未満である、請求項1に記載のフィルタ。
  21. 前記薄膜マイクロストリップは、約0.3マイクロメートルから約10マイクロメートルに及ぶ、前記Z方向における厚さを有する、請求項1に記載のフィルタ。
  22. 取り付け面に取り付けるための底面を有する高周波ストリップラインフィルタであって、
    上面、X方向の長さ、前記X方向に垂直であるY方向の幅、ならびに、前記X方向および前記Y方向のそれぞれに垂直であるZ方向の厚さを有するモノリシックベース基板と、
    第1の薄膜マイクロストリップおよび第2の薄膜マイクロストリップを含む複数の薄膜マイクロストリップであって、前記複数の薄膜マイクロストリップのそれぞれは、第1のアーム、前記第1のアームに平行な第2のアーム、ならびに前記第1のアームおよび前記第2のアームと接続され、かつ前記第1のアームおよび前記第2のアームに垂直であるベース部を有し、前記複数の薄膜マイクロストリップは、前記モノリシックベース基板の前記上面上に形成される、複数の薄膜マイクロストリップと、
    前記フィルタの前記底面に沿って露出されるポートと、
    前記モノリシックベース基板に形成されるビアを含む導電パスであって、前記導電パスは前記第1の薄膜マイクロストリップの前記第1のアームを前記ポートに接続し、前記導電パスは、λ/4の約95%から約105%に及ぶ、前記薄膜マイクロストリップの前記第1のアームと前記ポートとの間の有効長を有し、ここで、λは、前記モノリシックベース基板内を伝搬する通過帯域周波数と一致する波長である、導電パスと、を含む、高周波ストリップラインフィルタ。
  23. 取り付け面に取り付けるための底面を有する高周波ストリップラインフィルタを形成する方法であって、
    上面を有するモノリシックベース基板を設けるステップと、
    前記モノリシックベース基板の前記上面上に第1の薄膜マイクロストリップおよび第2の薄膜マイクロストリップを含む複数の薄膜マイクロストリップを形成するステップであって、前記複数の薄膜マイクロストリップのそれぞれは、第1のアーム、前記第1のアームに平行な第2のアーム、ならびに前記第1のアームおよび前記第2のアームと接続され、かつ第1のアームおよび第2のアームのそれぞれに垂直であるベース部を有し、前記複数の薄膜マイクロストリップは、前記モノリシックベース基板の前記上面上に形成される、複数の薄膜マイクロストリップを形成するステップと、
    前記フィルタの前記底面に沿ってポートを配設するステップと、
    前記第1の薄膜マイクロストリップを前記フィルタの前記底面上の前記ポートと電気的に接続するビアを前記モノリシックベース基板に形成するステップと、を含み、
    前記フィルタは、約27GHzから約29GHzに及ぶ周波数範囲にわたって-3.5dBより大きい挿入損失を表し、
    前記フィルタは、前記周波数範囲において約-10dB未満である反射損失を表す、方法。
JP2021550151A 2019-02-28 2020-02-19 表面実装可能な高周波マイクロストリップバンドパスフィルタ Active JP7498189B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962811674P 2019-02-28 2019-02-28
US62/811,674 2019-02-28
PCT/US2020/018813 WO2020176307A1 (en) 2019-02-28 2020-02-19 High frequency, surface mountable microstrip band pass filter

Publications (2)

Publication Number Publication Date
JP2022522294A JP2022522294A (ja) 2022-04-15
JP7498189B2 true JP7498189B2 (ja) 2024-06-11

Family

ID=72235982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021550151A Active JP7498189B2 (ja) 2019-02-28 2020-02-19 表面実装可能な高周波マイクロストリップバンドパスフィルタ

Country Status (6)

Country Link
US (2) US11431069B2 (ja)
JP (1) JP7498189B2 (ja)
CN (2) CN117199748A (ja)
DE (1) DE112020000994T5 (ja)
TW (1) TW202105825A (ja)
WO (1) WO2020176307A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068904A (ja) 1999-08-27 2001-03-16 Hitachi Kokusai Electric Inc 高周波用電子部品
JP2001358501A (ja) 2000-06-15 2001-12-26 Matsushita Electric Ind Co Ltd ストリップ線路フィルタ
JP2004194296A (ja) 2002-11-25 2004-07-08 Sharp Corp 平面フィルタ、半導体装置、および無線装置
US20050088258A1 (en) 2003-10-27 2005-04-28 Xytrans, Inc. Millimeter wave surface mount filter
JP2005123761A (ja) 2003-10-15 2005-05-12 Hitachi Kokusai Electric Inc 超電導平面回路フィルタおよびそれを用いた無線受信機
JP2005500773A5 (ja) 2002-07-09 2005-11-17
US20120182093A1 (en) 2009-07-14 2012-07-19 Saab Ab Microwave filter
CN107732382A (zh) 2017-09-07 2018-02-23 南京理工大学 一种Ku波段滤波器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232807A (ja) * 1996-02-28 1997-09-05 Ngk Spark Plug Co Ltd 二帯域フィルタ
US5888942A (en) 1996-06-17 1999-03-30 Superconductor Technologies, Inc. Tunable microwave hairpin-comb superconductive filters for narrow-band applications
DE60033971T2 (de) * 2000-01-28 2007-12-06 Fujitsu Ltd., Kawasaki Supraleitendes mikrostreifenfilter
US6483404B1 (en) 2001-08-20 2002-11-19 Xytrans, Inc. Millimeter wave filter for surface mount applications
DE10325595B3 (de) 2003-06-05 2004-12-09 Kathrein-Werke Kg Hochfrequenzfilter, insbesondere nach Art einer Duplexweiche
EP1909354A1 (en) 2006-10-05 2008-04-09 Fujikura Ltd. Reflection-type bandpass filter
US7688162B2 (en) 2006-11-16 2010-03-30 Harris Stratex Networks, Inc. Hairpin microstrip bandpass filter
JP5294013B2 (ja) 2008-12-25 2013-09-18 富士通株式会社 フィルタ、通信モジュール、および通信装置
FR2993712B1 (fr) 2012-07-20 2015-04-10 Thales Sa Resonateur hyperfrequence a saut d'impedance, notamment pour filtres hyperfrequence coupe-bande ou passe-bande
KR101870201B1 (ko) 2017-03-03 2018-06-22 광운대학교 산학협력단 인터디지털 및 나선형 주파수 선택 결합 구조를 사용한 소형 대역 차단 필터
CN107181032A (zh) * 2017-05-27 2017-09-19 中国电子科技集团公司第四十研究所 一种微带环形发夹带通滤波器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068904A (ja) 1999-08-27 2001-03-16 Hitachi Kokusai Electric Inc 高周波用電子部品
JP2001358501A (ja) 2000-06-15 2001-12-26 Matsushita Electric Ind Co Ltd ストリップ線路フィルタ
JP2005500773A5 (ja) 2002-07-09 2005-11-17
JP2004194296A (ja) 2002-11-25 2004-07-08 Sharp Corp 平面フィルタ、半導体装置、および無線装置
JP2005123761A (ja) 2003-10-15 2005-05-12 Hitachi Kokusai Electric Inc 超電導平面回路フィルタおよびそれを用いた無線受信機
US20050088258A1 (en) 2003-10-27 2005-04-28 Xytrans, Inc. Millimeter wave surface mount filter
US20120182093A1 (en) 2009-07-14 2012-07-19 Saab Ab Microwave filter
CN107732382A (zh) 2017-09-07 2018-02-23 南京理工大学 一种Ku波段滤波器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Satoshi Ono,Design and Fabrication of 3-Pole BPF Configured by Hairpin Resonators and Different Types of Coupling and Feed Types at 20 GHz,2018 Asia-Pacific Microwave Conference (APMC),2018年11月09日,p. 1363-1365

Also Published As

Publication number Publication date
US20220416385A1 (en) 2022-12-29
US20200280114A1 (en) 2020-09-03
CN117199748A (zh) 2023-12-08
TW202105825A (zh) 2021-02-01
US11431069B2 (en) 2022-08-30
JP2022522294A (ja) 2022-04-15
US12051840B2 (en) 2024-07-30
CN113330634A (zh) 2021-08-31
DE112020000994T5 (de) 2021-11-04
CN113330634B (zh) 2024-04-05
WO2020176307A1 (en) 2020-09-03

Similar Documents

Publication Publication Date Title
KR101796098B1 (ko) 열관리
EP2862230B1 (en) Directional coupler waveguide structure and method
JP7425084B2 (ja) 広帯域性能を有するコンパクトな薄膜表面実装可能結合器
JP2006521073A (ja) 小型rfストリップ線路線形位相フィルタ
US8198198B2 (en) Method for forming electrode pattern of ceramic substrate
US11652265B2 (en) Surface mountable microstrip line coupler having a coupling factor that is greater than −30dB at 28 GHz
JP7498189B2 (ja) 表面実装可能な高周波マイクロストリップバンドパスフィルタ
US10537024B2 (en) Process for fabricating printed circuit assembly and printed circuit assembly thereof
US11716066B2 (en) Compact, high-power thin-film filter
JP2020017622A (ja) 配線基板、電子部品用パッケージおよび電子装置
KR20030065894A (ko) 마이크로파 소자 제조방법
EP2771942B1 (en) Structures for registration error compensation in stripline filters
Zhang et al. A Ka-band rectangular waveguide to microstrip transition using SIR coupling slot with LTCC technology

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221122

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240530

R150 Certificate of patent or registration of utility model

Ref document number: 7498189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150