JP7496836B2 - トレンチ付きキャパシタ構造体を含むトランズモン・キュービット - Google Patents

Description

本発明は一般に、超伝導量子論理回路内のキュービット（qubit）のフットプリントを低減させる超伝導デバイス、製造方法および製造システムに関する。より詳細には、本発明は、トレンチ付きキャパシタ構造体（trenched capacitor structure）を含むトランズモン・キュービット（transmon qubit）のためのデバイス、方法およびシステムに関する。

使用されている箇所で明示的に区別されていない限り、本明細書では以降、語または句の中の接頭辞「Ｑ」または「ｑ」が、量子コンピューティングの文脈でその語または句に言及していることを示す。

分子、原子および亜原子粒子（subatomic particle）は量子力学の法則に従う。量子力学は、物質界（physical world）がどのように機能しているのかを最も基本的なレベルで探究する物理学の一部門である。このレベルにおいて、粒子は、非直観的な振舞いを示し、同時に２つ以上の状態をとり（重ね合わせ（superposition））、古典物理学によっては説明することができない強い相関を示しうる（エンタングルメント（entanglement））。量子コンピューティングはこれらの量子現象を利用して情報を処理する。

今日我々が使用しているコンピュータは、古典コンピュータ（本明細書では「従来型」コンピュータまたは従来型ノード（conventional node）ないし「ＣＮ」とも呼ぶ）として知られている。従来型コンピュータは、半導体材料および半導体技術を使用して製造された従来型プロセッサ、半導体メモリ、ならびに磁気または固体状態ストレージ・デバイスを、フォン・ノイマン型アーキテクチャとして知られているアーキテクチャで使用する。具体的には、従来型コンピュータのプロセッサは、２値プロセッサ、すなわち１および０で表された２値データに対して演算を実行するプロセッサである。

量子プロセッサ（ｑプロセッサ）は、エンタングルド（entangled）・キュービット・デバイス（本明細書では簡潔に「キュービット」（「qubit」、複数形は「qubits」）と呼ぶ）の変わった性質を使用して、計算タスクを実行する。量子力学が機能する特定の領域において、物質の粒子は、例えば「オン」状態、「オフ」状態、および「オン」と「オフ」の両方を同時にとる状態など、複数の状態で存在しうる。半導体プロセッサを使用する２値コンピューティングは、（２値コードの１および０と等価の）オンおよびオフ状態だけを使用することに限定されているが、量子プロセッサは、物質のこれらの量子状態を利用して、データ・コンピューティングで使用可能な信号を出力する。

従来型コンピュータは、情報をビットとしてコード化する。それぞれのビットは１または０の値をとることができる。これらの１および０は、コンピュータ機能を究極的に駆動するオン／オフ・スイッチの働きをする。一方、量子コンピュータは量子ビット（キュービット）に基づき、キュービットは、量子物理学の鍵となる２つの原理、すなわち重ね合わせおよびエンタングルメントに従って動作する。重ね合わせは、それぞれのキュービットが１と０の両方を同時に表すことができることを意味する。エンタングルメントは、キュービットを古典的でない手法で互いに相関させることができること、すなわち、１つの状態（それが１なのかもしくは０なのかまたはその両方であるのかは問わない）が別の状態に依存しうること、および２つのキュービットがエンタングルされているときの方が、それらの２つのキュービットが個別に処理されるときよりも、それらの２つのキュービットに関して確認することができるより多くの情報が存在することを意味する。

これらの２つの原理を使用して、キュービットは、従来型コンピュータを使用することによっては扱えない難しい問題を量子コンピュータが解くことを可能にする手法で量子コンピュータが機能することを理論上可能にする、より洗練された情報処理機構として動作する。ＩＢＭ（Ｒ）は、量子プロセッサを構築し、その動作可能性を示すことに成功した（ＩＢＭは、米国および他の国におけるインターナショナル・ビジネス・マシーンズ（International Business Machines）社の登録商標である）。

超伝導キュービットはジョセフソン接合を含むことができる。２つの薄膜超伝導材料層を非超伝導材料によって分離することによってジョセフソン・トンネル接合が形成される。超伝導層の金属を、例えばその温度を指定された極低温まで低下させることにより超伝導状態にすると、電子対（クーパー対（Cooper pair）と呼ばれる）は、非超伝導層を通り抜けて一方の超伝導層からもう一方の超伝導層に移動することができる。超伝導キュービット内では、小さなインダクタンスを有するジョセフソン接合が、非線形共振器を形成する１つまたは複数の容量性回路要素と並列に電気的に結合されている。

これらのタイプのキュービットの中のコード化された情報は、マイクロ波周波数範囲のマイクロ波エネルギーの形態をとる。キュービットの中に単一のマイクロ波励起が存在すること、または存在しないことができ、このことが１または０に対応する。量子コンピューティングが信頼に足るものとなるためには、量子回路、例えばキュービット自体、キュービットに関連づけられた読出し回路および他のタイプの超伝導量子論理回路が、キュービットの励起のエネルギー状態を変化させてはならない。量子情報を使用して動作する回路に対するこの動作上の制約条件は、そのような回路で使用される半導体構造体を製造する際の特別な配慮を要求する。

例示的な実施形態は、半導体デバイス、ならびに該半導体デバイスの製造方法および製造システムを提供する。キュービットの一実施形態は、基板と、基板の表面に形成された低部および基板の表面よりも上方に延びる少なくとも１つの第１の起立した部分（以後、起立部分）を有する第１のキャパシタ構造体とを含む。この実施形態はさらに、基板の表面に形成された低部および基板の表面よりも上方に延びる少なくとも１つの第２の起立部分を有する第２のキャパシタ構造体を含む。この実施形態では、第１のキャパシタ構造体および第２のキャパシタ構造体が超伝導材料により形成されている。この実施形態はさらに、第１のキャパシタ構造体と第２のキャパシタ構造体との間の接合を含む。この実施形態では、この接合が、基板の表面から所定の距離のところに配されており、第１の起立部分と接触した第１の端部および第２の起立部分と接触した第２の端部を有する。

別の実施形態では、この接合が、超伝導材料間に挟まれた絶縁材料により形成されている。別の実施形態では、この超伝導材料がアルミニウムである。

別の実施形態では、この接合がジョセフソン接合を含む。

別の実施形態では、超伝導材料がニオブ（Ｎｂ）であり、基板がシリコン（Ｓｉ）を含む。

別の実施形態では、第１のキャパシタ構造体および第２のキャパシタ構造体が台形の形状を有する。

別の実施形態はさらに、接合と基板との間に形成された空洞を含む。

一実施形態は、半導体デバイスを製造するための製造方法を含む。

一実施形態は、半導体デバイスを製造するための製造システムを含む。

添付の特許請求の範囲には、本発明の新規の特徴が記載されている。しかしながら、本発明自体、ならびに本発明の好ましい使用形態、さらに本発明の目的および利点は、例示的な実施形態の以下の詳細な説明を添付図面とともに読んだときに、その説明を参照することによって最もよく理解される。

例示的な実施形態によるキュービットの概略図である。 例示的な実施形態による、トレンチ付きキャパシタ構造体を含むトランズモン・キュービットの例示的な製造プロセスの一ステップを示す図である。 例示的な実施形態による、トレンチ付きキャパシタ構造体を含むトランズモン・キュービットの例示的な製造プロセスの別のステップを示す図である。 例示的な実施形態による、トレンチ付きキャパシタ構造体を含むトランズモン・キュービットの例示的な製造プロセスの別のステップを示す図である。 例示的な実施形態による、トレンチ付きキャパシタ構造体を含むトランズモン・キュービットの例示的な製造プロセスの別のステップを示す図である。 例示的な実施形態による、トレンチ付きキャパシタ構造体を含むトランズモン・キュービットの例示的な製造プロセスの別のステップを示す図である。 例示的な実施形態による、トレンチ付きキャパシタ構造体を含むトランズモン・キュービットの例示的な製造プロセスの別のステップを示す図である。 例示的な実施形態による、トレンチ付きキャパシタ構造体を含むトランズモン・キュービットの例示的な製造プロセスの別のステップを示す図である。 例示的な実施形態による、トレンチ付きキャパシタ構造体を含むトランズモン・キュービットの例示的な製造プロセスの別のステップを示す図である。 例示的な実施形態による、トレンチ付きキャパシタ構造体を含むトランズモン・キュービットを製造するための例示的なプロセスの流れ図である。

本発明を説明するために使用される例示的な実施形態は一般に、超伝導量子論理回路内のキュービットのフットプリントを低減させる必要性に対処し、その必要性を解決する。例示的な実施形態は、トレンチ付きキャパシタ構造体を含むキュービットの製造方法を提供する。

図１を参照すると、この図は、例示的な実施形態によるキュービット１００の概略図を示している。キュービット１００内では、ジョセフソン接合１０４にキャパシタ１０２が結合されている。超伝導量子論理回路内、特にキュービット内で例えばジョセフソン接合とともに使用される、キャパシタ１０２などのキャパシタは、動作上の制約条件に従って製造されていなければならないことを、この例示的な実施形態は認識している。キュービット内の現在使用されているキャパシタ構造体のサイズは、キュービット内のジョセフソン接合（例えばジョセフソン接合１０４）のサイズよりもかなり大きい。

キャパシタのサイズが大きいことは、製造プロセスにおいて１つのダイに製造することができるキュービットおよび他の量子読出し回路の数を制限する。量子回路内、例えばキュービット１００内で現在使用されているキャパシタ構造体と比べたときにチップ上の占有面積がかなり小さいキュービットを製造する方法が求められていることをこの例示的な実施形態は認識している。キャパシタは、超伝導材料を使用して製造された容量性デバイス構造体であり、その容量性構造体は、超伝導量子論理回路内で使用可能であり、その量子論理回路の演算サイクル中にマイクロ波エネルギーの単一の量子を記憶することができる。キャパシタ内で生じるこのエネルギーの吸収または放散、エネルギーの自然発生的追加または静電容量の変動は、回路性能を劣化させる。量子論理回路内でキャパシタが機能するために、これらの影響の許容最大しきい値を定義することができる。本明細書に記載されているとおり、キャパシタは、半導体製造プロセスにおいて、１種または数種の超伝導材料をシリコン基板上で使用することによって製造することができる。

本明細書に記載された一実施形態は、キュービットの全体サイズを小さくし、それによってキュービットのサイズに関連した損失を低減させるトレンチ付きキャパシタ構造体を含むトランズモン・キュービット、およびそのようなトランズモン・キュービットの製造方法を提供する。１つまたは複数の実施形態は、外部デバイスとの遠距離場および近距離場結合を低減させ、キュービットが占有する全体面積を低減させるキュービット設計を提供する。

一実施形態は、超伝導量子論理回路内のキュービット・デバイスとして実施することができ、このことは、限定はされないが、キュービット・チップ内のジョセフソン接合に結合されたキャパシタとして実施することを含む。製造方法は、ソフトウェア・アプリケーションとして実施することができる。一実施形態を実施するアプリケーションを、リソグラフィ・システムなどの既存の半導体製造システムとともに動作するように構成することができる。

説明を明瞭にするために、また、説明の限定を暗示することなしに、例示的な実施形態は、図中および例示的な実施形態中において例示的なキュービットの簡略化された図を使用して説明される。キュービットの実際の製造では、例示的な実施形態の範囲を逸脱しない範囲で、本明細書に示されていないもしくは本明細書で説明されていない追加の構造体、または本明細書に示された構造体および本明細書で説明された構造体とは異なる構造体が存在してもよい。同様に、本明細書に記載された同様の動作または結果を得るために、例示的な実施形態の範囲内で、例示的なキュービット内の示された構造体または記載された構造体を異なる態様で製造することができる。

例示的な構造体、層および形成物の２次元図中の異なる陰影が付けられた部分は、本明細書に記載された例示的な製造における異なる構造体、層、材料および形成物を表していることが意図されている。これらの異なる構造体、層、材料および形成物は、当業者に知られている適当な材料を使用して製造することができる。

本明細書に示された特定の形状、場所、位置または形状の寸法が、一実施形態の特徴として明示的に記載されていない場合、そのような特性が、例示的な実施形態を限定することは意図されていない。それらの形状、場所、位置、寸法またはそれらのある組合せは、図面および説明を明瞭にするためだけに選択されたものであり、それらは、例示的な実施形態に基づく目的を達成するために、実際のフォトリソグラフィで使用される可能性がある実際の形状、場所、位置または寸法から誇張され、最小限にされ、または他の形で変更されていることがある。

アプリケーションに実装されているとき、一実施形態は、製造プロセスに、本明細書に記載されたある種のステップを実行させる。製造プロセスのそれらのステップはいくつかの図に示されている。特定の１つの製造プロセスにおいて全てのステップが必要であるというわけではない。いくつかの製造プロセスは、例示的な実施形態の範囲を逸脱することなく、これらのステップを異なる順序で実施すること、ある種のステップを結合すること、ある種のステップを除きもしくは取り換えること、またはステップのこれらの操作およびその他の操作のある組合せを実行することができる。

例示的な実施形態は、単なる例として、あるタイプの材料、電気特性、構造体、形成物、層、向き、方向、ステップ、動作、平面、寸法、数、データ処理システム、環境、構成要素および用途に関して説明される。これらのアーチファクトおよび他の同様のアーチファクトの特定の顕現物（manifestation）が、本発明を限定することは意図されていない。例示的な実施形態の範囲内で、これらのアーチファクトおよび他の同様のアーチファクトの適当な顕現物を選択することができる。

例示的な実施形態は、特定の設計、アーキテクチャ、レイアウト、概略図およびツールを単なる例として使用して説明され、例示的な実施形態を限定するものではない。例示的な実施形態は、匹敵する他の設計、アーキテクチャ、レイアウト、概略図およびツール、または同様の目的の他の設計、アーキテクチャ、レイアウト、概略図およびツールとともに使用することができる。

本開示中の例は、説明を明瞭にするためだけに使用され、例示的な実施形態を限定しない。本明細書に挙げられた利点は単なる例であり、それらの利点が例示的な実施形態を限定することは意図されていない。特定の例示的な実施形態によって、追加の利点または異なる利点が実現される可能性がある。さらに、特定の例示的な実施形態は、上に挙げられた利点の一部もしく全部を有することがあり、またはそれらの利点を全く持たないこともある。

キュービットは、一実施形態を使用することができる非限定的で例示的な超伝導量子論理回路として使用されているだけである。この開示から、当業者は、例示的な実施形態のトレンチ付きキャパシタ構造体が使用可能な他の多くの超伝導量子論理回路を思い浮かべることができるであろう。それらの超伝導量子論理回路は、例示的な実施形態の範囲内で企図される。

図２～９は、例示的な実施形態による、トレンチ付きキャパシタ構造体を含むトランズモン・キュービットを製造するための例示的な１つの製造プロセスの例示的なさまざまなステップの上面図および側面図を示している。図２を参照すると、この図は、例示的な実施形態による、トレンチ付きキャパシタ構造体を含むトランズモン・キュービットの例示的な製造プロセスの一ステップを示している。ステップ２００で、基板２０２の上面に、適当な犠牲材料の層２０４を堆積させる。一例として、基板２０２は、限定はされないが、シリコン（Ｓｉ）などの適当な基板材料により形成されている。あるいは、特定の実施形態では、シリコンの代わりにサファイヤを使用することができる。これらのタイプの基板は本質的に、マイクロ波レジームにおける低損失に適合する。一例として、犠牲材料層２０４は犠牲酸化物により形成される。成層の非限定的な堆積方法については、スパッタリングを利用することができる。

図３を参照すると、この図は、例示的な実施形態による、トレンチ付きキャパシタ構造体を含むトランズモン・キュービットの例示的な製造プロセスの別のステップを示している。ステップ３００で、単一ステップ・リソグラフィ・プロセスを使用して、キュービット・ポケット３０２Ａおよび３０２Ｂのパターンを、犠牲材料層２０４の画定された部分として形成し、犠牲材料層２０４の画定された部分を基板２０２までエッチングする。図示の実施形態では、キュービット・ポケット３０２Ａおよび３０２Ｂが、長方形の形状を有するものとして示されている。他の特定の実施形態では、所望の任意の形状もしくはサイズまたはその両方を有する任意の数の適当なキュービット・ポケットを基板２０２にエッチングすることができる。ステップ３００のパターン形成およびエッチング・プロセスは、既存のリソグラフィ・システムを使用して実施することができる。

図４を参照すると、この図は、例示的な実施形態による、トレンチ付きキャパシタ構造体を含むトランズモン・キュービットの例示的な製造プロセスの別のステップを示している。ステップ４００で、エッチング・プロセスを使用して、キュービット・ポケット３０２Ａおよび３０２Ｂのところの基板２０２を、指定された深さまでエッチングして、傾斜した側壁、平らな底面および台形の断面を有するトレンチ４０２Ａおよび４０２Ｂを形成する。特定の実施形態では、異方性ウェット・エッチング・プロセスを使用して、キュービット・ポケット３０２Ａおよび３０２Ｂのところの基板２０２を（１００）シリコン面に沿ってエッチングして、台形の断面を有するトレンチを形成する。他の特定の実施形態では、トレンチ４０２Ａおよび４０２Ｂを、垂直な側壁を有するものとするなど、適当な任意の形状もしくは幾何学的構造（geometry）またはその両方を有するものとすることができる。

図５を参照すると、この図は、例示的な実施形態による、トレンチ付きキャパシタ構造体を含むトランズモン・キュービットの例示的な製造プロセスの別のステップを示している。ステップ５００で、トレンチ４０２Ａおよび４０２Ｂの底面および側壁に超伝導材料５０２を堆積させて、トレンチ構造体５０４Ａおよび５０４Ｂを形成し、犠牲材料層２０４の残りの部分にも超伝導材料５０２を堆積させる。特定の実施形態では、超伝導材料５０２が、ニオブ（Ｎｂ）などの超伝導金属を含む。超伝導材料５０２の非限定的な堆積方法については、スパッタリングまたは他のブランケット堆積プロセスを利用することができる。

図６を参照すると、この図は、例示的な実施形態による、トレンチ付きキャパシタ構造体を含むトランズモン・キュービットの例示的な製造プロセスの別のステップを示している。ステップ６００で、基板２０２の非トレンチ部分から超伝導材料５０２および犠牲材料層２０４を除去して、キャパシタ構造体６０２Ａおよび６０２Ｂを形成する。特定の実施形態では、化学機械研磨（ＣＭＰ）プロセスおよび酸化物ウェット・エッチング・プロセスを使用して、基板２０２の非トレンチ部分から超伝導材料５０２および犠牲材料層２０４を除去する。

図７を参照すると、この図は、例示的な実施形態による、トレンチ付きキャパシタ構造体を含むトランズモン・キュービットの例示的な製造プロセスの別のステップを示している。ステップ７００で、ジョセフソン接合製造の準備をするために、基板２０２ならびにキャパシタ構造体６０２Ａおよび６０２Ｂの上面にパターン膜（pattern film）７０２を堆積させ、リソグラフィ・プロセスを実行する。特定の実施形態では、接合蒸着の準備をするために、レジスト・スピン・プロセスを使用してフォトレジスト・パターン充填材を堆積させ、続いてリソグラフィ露光および現像を実行する。

図８を参照すると、この図は、例示的な実施形態による、トレンチ付きキャパシタ構造体を含むトランズモン・キュービットの例示的な製造プロセスの別のステップを示している。ステップ８００で、イオン・ミリング・プロセスを使用して、キャパシタ構造体６０２Ａおよび６０２Ｂから、残った酸化物を除去する。蒸着およびリフトオフ技法を使用して、キャパシタ構造体６０２Ａとキャパシタ構造体６０２Ｂとの間にジョセフソン接合８０２を、ジョセフソン接合８０２の第１の端部および第２の端部がそれぞれキャパシタ構造体６０２Ａおよび６０２Ｂの部分と接触するような形で製造する。特定の実施形態では、ジョセフソン接合８０２が、アルミニウム（Ａｌ）などの金属材料により形成される。他の特定の実施形態では、適当な任意の材料を使用してジョセフソン接合８０２を形成することができる。

図８に示された実施形態では、ジョセフソン接合８０２が、第１のキャパシタ構造体６０２Ａに接続された第１の超伝導材料層８０４、第２のキャパシタ構造体６０２Ｂに接続された第２の超伝導材料層８０６、および第１の超伝導材料層８０４と第２の超伝導材料層８０６との間に配されたトンネル障壁８０８を含む。特定の実施形態では、第１の超伝導材料層８０４および第２の超伝導材料層８０６が、アルミニウムまたは別の適当な超伝導材料により形成され、トンネル障壁８０８が酸化アルミニウムにより形成される。

特定の実施形態では、ジョセフソン接合８０２が、シャドウ蒸着（shadow evaporation）プロセスを使用し、基板２０２の上方に蒸着マスクを張架し、マスクの影（shadow）を所定の角度で投影することによって形成される。特定の実施形態では、この接合蒸着が、第１の方向および第２の方向を含む異なる２つの方向に実行され、この第２の方向が、基板２０２の上面図に関して第１の方向に対して実質的に直角である。

図９を参照すると、この図は、例示的な実施形態による、トレンチ付きキャパシタ構造体を含むトランズモン・キュービットの例示的な製造プロセスの別のステップを示している。ステップ９００で、サブトラクティブ・エッチング（subtractive etching）プロセスを使用して基板２０２の部分を除去して、キャパシタ構造体６０２Ａおよび６０２Ｂの起立部分を露出させ、ジョセフソン接合８０２と基板２０２との間に空洞９０２を形成する。その結果、キャパシタ構造体６０２Ａおよび６０２Ｂはそれぞれ、基板２０２の表面に形成された低部、および基板２０２の表面よりも上方に延びる少なくとも１つの起立部分を有する。さらに、ジョセフソン接合８０２は、基板２０２の上方の所定の距離のところに掛架されている。特定の実施形態では、キャパシタ構造体６０２Ａおよび６０２Ｂが全体に台形の形状を有する。特定の実施形態では、この所定の距離に基づいて、キュービットに関連した静電容量を変化させることができる。これによって、従来どおりに製造されたキュービットに比べてフットプリントもしくは損失またはその両方が低減されたキュービットが形成される。特定の実施形態では、キュービットの静電容量を、１０マイクロメートルの深さについて５０％増大させることができ、したがってキュービットのサイズおよびキュービットに関連した損失を低減させることができる。特定の実施形態では、キャパシタ構造体の周囲の部分の基板を除去することによって、基板／金属対大気損失（substrate/metal to air loss）を大幅に低減させることができる。

図１０を参照すると、この図は、例示的な実施形態による、トレンチ付きキャパシタ構造体を含むトランズモン・キュービットを製造するための例示的なプロセス１０００の流れ図を示している。１つまたは複数の実施形態では、図２～９の１つまたは複数のステップを実行する製造システムによってプロセス１０００を実施することができる。

ブロック１００２で、製造システムが基板２０２を受け取る。ブロック１００４で、製造システムは、基板２０２の上面に犠牲材料層２０４を堆積させる。一例として、基板２０２は、限定はされないが、シリコン（Ｓｉ）などの適当な基板材料により形成されている。あるいは、特定の実施形態では、シリコンの代わりにサファイヤを使用することができる。一例として、犠牲材料層２０４は犠牲酸化物により形成される。成層の非限定的な堆積方法については、スパッタリングを利用することができる。

ブロック１００６で、製造システム・キュービット・ポケット３０２Ａおよび３０２Ｂが、単一ステップ・リソグラフィ・プロセスを使用して犠牲材料層２０４の部分を画定し、犠牲材料層２０４の画定された部分を基板２０２までエッチングする。特定の実施形態では、ステップ３００のパターン形成およびエッチング・プロセスを、既存のリソグラフィ・システムを使用して実施することができる。ブロック１００８で、製造システムは、キュービット・ポケット３０２Ａおよび３０２Ｂをエッチングして、トレンチ４０２Ａおよび４０２Ｂを形成する。特定の実施形態では、傾斜した側壁、平らな底面および台形の断面を有するトレンチ４０２Ａおよび４０２Ｂを形成する。特定の実施形態では、異方性ウェット・エッチング・プロセスを使用して、キュービット・ポケット３０２Ａおよび３０２Ｂのところの基板２０２を（１００）シリコン面に沿ってエッチングして、台形の断面を有するトレンチを形成する。他の特定の実施形態では、トレンチ４０２Ａおよび４０２Ｂを、垂直な側壁を有するものとするなど、適当な任意の形状もしくは幾何学的構造またはその両方を有するものとすることができる。

ブロック１０１０で、製造システムは、トレンチ４０２Ａおよび４０２Ｂの底面および側壁に超伝導材料５０２を堆積させて、トレンチ構造体５０４Ａおよび５０４Ｂを形成し、犠牲材料層２０４の残りの部分にも超伝導材料５０２を堆積させる。特定の実施形態では、超伝導材料５０２が、ニオブ（Ｎｂ）などの超伝導金属を含む。超伝導材料５０２の非限定的な堆積方法については、スパッタリングまたは他のブランケット堆積プロセスを利用することができる。

ブロック１０１２で、製造システムは、基板２０２の非トレンチ部分から超伝導材料５０２および犠牲材料層２０４を除去して、キャパシタ構造体６０２Ａおよび６０２Ｂを形成する。特定の実施形態では、化学機械研磨（ＣＭＰ）プロセスおよび酸化物ウェット・エッチング・プロセスを使用して、基板２０２の非トレンチ部分から超伝導材料５０２および犠牲材料層２０４を除去する。

ブロック１０１４で、製造システムは、ジョセフソン接合製造の準備をするために、基板２０２ならびにキャパシタ構造体６０２Ａおよび６０２Ｂの上面にパターン膜７０２を堆積させ、リソグラフィ・プロセスを実行する。特定の実施形態では、接合蒸着の準備をするために、レジスト・スピン・プロセスを使用してフォトレジスト・パターン充填材を堆積させ、続いてリソグラフィ露光および現像を実行する。

ブロック１０１６で、製造システムは、蒸着およびリフトオフ技法を使用して、キャパシタ構造体６０２Ａとキャパシタ構造体６０２Ｂとの間に、ジョセフソン接合８０２などの接合を、ジョセフソン接合８０２の第１の端部および第２の端部がそれぞれキャパシタ構造体６０２Ａおよび６０２Ｂの部分と接触するような形で製造する。特定の実施形態では、この接合が、アルミニウム（Ａｌ）などの金属材料により形成される。他の特定の実施形態では、適当な任意の材料を使用してこの接合を形成することができる。

特定の実施形態では、この接合が、シャドウ蒸着プロセスを使用し、基板２０２の上方に蒸着マスクを張架し、マスクの影を所定の角度で投影することによって形成される。特定の実施形態では、この接合蒸着が、第１の方向および第２の方向を含む異なる２つの方向に実行され、この第２の方向が、基板２０２の上面図に関して第１の方向に対して実質的に直角である。

ブロック１０１８で、製造システムは、サブトラクティブ・エッチング・プロセスを使用して、接合の下の基板２０２の部分を除去して、キャパシタ構造体６０２Ａおよび６０２Ｂの脚部分を露出させ、接合と基板２０２との間に空洞を形成する。その結果、接合は、基板２０２の上方の所定の距離のところに掛架される。これによって、トレンチ付きキャパシタ構造体を含むトランズモン・キュービットが製造される。次いで、プロセス１０００は終了となる。

本明細書では、本発明のさまざまな実施形態が関連図を参照して説明される。本発明の範囲を逸脱することなく代替実施形態を考案することができる。以下の説明および図面には、要素間のさまざまな接続および位置関係（例えば上、下、隣りなど）が示されているが、向きが変更されても記載された機能が維持されるとき、本明細書に記載された位置関係の多くは向きとは無関係であることを当業者は理解するであろう。これらの接続もしくは位置関係またはその両方は、特に指定されていない限り、直接的なものであることまたは間接的なものであることができ、本発明は、この点に関して限定を意図したものではない。したがって、実体（entity）の結合は、直接結合または間接結合であることができ、実体間の位置関係は、直接的位置関係または間接的位置関係であることができる。間接的位置関係の一例として、本明細書の説明の中での層「Ｂ」の上に層「Ａ」を形成することに関する言及は、層「Ａ」および層「Ｂ」の関連する特性および機能が中間層によって実質的に変更されない限りにおいて、層「Ａ」と層「Ｂ」の間に１つまたは複数の中間層（例えば層「Ｃ」）がある状況を含む。

特許請求の範囲および本明細書の解釈のために、以下の定義および略語が使用される。本明細書で使用されるとき、用語「備える（comprises）」、「備える（comprising）」、「含む（includes）」、「含む（including）」、「有する（has）」、「有する（having）」、「含有する（contains）」もしくは「含有する（containing）」、またはこれらの用語の他の変異語は、非排他的包含（non-exclusive inclusion）をカバーすることが意図されている。例えば、要素のリストを含む組成物、混合物、プロセス、方法、物品または装置は、必ずしもそれらの要素だけに限定されるわけではなく、明示的にはリストに入れられていない他の要素、あるいはこのような組成物、混合物、プロセス、方法、物品または装置に固有の他の要素を含みうる。

さらに、本明細書では、用語「例示的な」が、「例、事例または実例として役立つ」ことを意味するものとして使用されている。本明細書に「例示的」として記載された実施形態または設計は必ずしも、他の実施形態または設計よりも好ましいまたは有利であるとは解釈されない。用語「少なくとも１つの」および「１つまたは複数の」は、１以上の任意の整数、すなわち１、２、３、４などを含むと理解される。用語「複数の」は、２以上の任意の整数、すなわち２、３、４、５などを含むと理解される。用語「接続」は、間接「接続」および直接「接続」を含みうる。

本明細書において「１つの実施形態」、「一実施形態」、「例示的な実施形態」などに言及されているとき、それは、記載されたその実施形態は特定の特徴、構造もしくは特性を含みうるが、全ての実施形態がその特定の特徴、構造もしくは特性を含むことがあり、またはそうではないこともあることを示す。さらに、このような句が、必ずしも同じ実施形態を指しているとは限らない。さらに、一実施形態に関して特定の特徴、構造または特性が記載されているとき、明示的に記載されているか否かを問わず、他の実施形態に関してそのような特徴、構造または特性に影響を及ぼすことは、当業者の知識の範囲内にあると考えられる。

用語「約」、「実質的に」、「およそ」およびこれらの用語の変異語は、特定の数量の大きさに関連した、本出願の提出時に利用可能な機器に基づく誤差の程度を含むことが意図されている。例えば、「約」は、所与の値の±８％、５％または２％の範囲を含みうる。

本発明のさまざまな実施形態の以上の説明は例示のために示したものであり、以上の説明が網羅的であること、または、以上の説明が、開示された実施形態だけに限定されることは意図されていない。当業者には、記載された実施形態の範囲および思想を逸脱しない多くの変更および変形が明らかとなろう。本明細書で使用されている用語は、実施形態の原理、実用的用途、もしくは市販されている技術にはない技術的改善点を最もよく説明するように、または本明細書に開示された実施形態を当業者が理解できるように選択した。

Claims (25)

1. キュービットであって、
   基板と、
   前記基板の表面に形成された低部、および前記基板の前記表面よりも上方に延びる少なくとも１つの第１の起立部分を有する第１のキャパシタ構造体と、
   前記基板の前記表面に形成された低部、および前記基板の前記表面よりも上方に延びる少なくとも１つの第２の起立部分を有する第２のキャパシタ構造体と
   を備え、前記第１のキャパシタ構造体および前記第２のキャパシタ構造体が超伝導材料により形成されており、前記キュービットがさらに、
   前記第１のキャパシタ構造体と前記第２のキャパシタ構造体との間の接合であり、前記基板の前記表面から所定の距離のところに配されており、前記第１の起立部分と接触した第１の端部および前記第２の起立部分と接触した第２の端部を有する、前記接合
   を備えるキュービット。
2. 前記接合が、超伝導材料間に挟まれた絶縁材料により形成された、請求項１に記載のキュービット。
3. 前記超伝導材料がアルミニウムである、請求項２に記載のキュービット。
4. 前記接合がジョセフソン接合を含む、請求項１ないし３のいずれか一項に記載のキュービット。
5. 前記超伝導材料がニオブ（Ｎｂ）であり、前記基板がシリコン（Ｓｉ）を含む、請求項１ないし４のいずれか一項に記載のキュービット。
6. 前記第１のキャパシタ構造体および前記第２のキャパシタ構造体が台形の形状を有する、請求項１ないし５のいずれか一項に記載のキュービット。
7. 前記接合と前記基板との間に形成された空洞をさらに含む、請求項１ないし６のいずれか一項に記載のキュービット。
8. 方法であって、
   基板に第１のトレンチおよび第２のトレンチを形成すること、ならびに
   前記第１のトレンチの表面および前記第２のトレンチの表面に超伝導材料層を堆積させて、それぞれ第１のキャパシタ構造体および第２のキャパシタ構造体を形成すること
   を含み、前記第１のキャパシタ構造体および前記第２のキャパシタ構造体が超伝導材料により形成され、前記方法がさらに、
   前記第１のキャパシタ構造体と前記第２のキャパシタ構造体との間に接合を形成すること、ならびに
   前記基板の部分を除去して、前記基板の表面の前記第１のキャパシタ構造体の低部、前記基板の前記表面よりも上方に延びる前記第１のキャパシタ構造体の少なくとも１つの第１の起立部分、前記基板の前記表面の前記第２のキャパシタ構造体の低部、および前記基板の前記表面よりも上方に延びる少なくとも１つの第２の起立部分を形成すること
   を含み、
   前記接合が、前記基板の前記表面から所定の距離のところに配され、前記第１の起立部分と接触した第１の端部および前記第２の起立部分と接触した第２の端部を有する、
   方法。
9. 前記基板上に犠牲材料を堆積させること、および
   前記犠牲材料の部分をエッチングして、前記基板上に少なくとも１つのキュービット・ポケットを形成すること
   をさらに含む、請求項８に記載の方法。
10. 前記犠牲材料の前記部分の前記エッチングが、リソグラフィ・プロセスを使用して実行される、請求項９に記載の方法。
11. 前記第１のトレンチおよび前記第２のトレンチを形成することが、少なくとも１つのキュービット・ポケットのところの前記基板をエッチングすることを含む、請求項８ないし１０のいずれか一項に記載の方法。
12. 前記少なくとも１つのキュービット・ポケットのところの前記基板をエッチングすることが、異方性ウェット・エッチング・プロセスを使用して実行される、請求項１０に記載の方法。
13. 前記基板の非トレンチ部分から前記超伝導材料を除去することをさらに含む、請求項８ないし１２のいずれか一項に記載の方法。
14. 前記接合が、蒸着プロセスを使用して形成される、請求項８ないし１３のいずれか一項に記載の方法。
15. 前記蒸着プロセスがシャドウ蒸着プロセスである、請求項１４に記載の方法。
16. 前記蒸着プロセスが、第１の方向の第１の蒸着および第２の方向の第２の蒸着を含み、前記第１の方向が前記第２の方向に対して直角である、請求項１４または１５に記載の方法。
17. 前記基板の前記部分の前記除去が、サブトラクティブ・エッチング・プロセスを含む、請求項８ないし１６のいずれか一項に記載の方法。
18. 前記接合が、金属材料により形成される、請求項８ないし１７のいずれか一項に記載の方法。
19. 前記接合がジョセフソン接合を含む、請求項８ないし１８のいずれか一項に記載の方法。
20. リソグラフィ構成要素を備える半導体製造システムであって、前記半導体製造システムが、半導体デバイスを製造するように操作されたときに、動作を実行し、前記動作が、
    基板に第１のトレンチおよび第２のトレンチを形成すること、ならびに
    前記第１のトレンチの表面および前記第２のトレンチの表面に超伝導材料層を堆積させて、それぞれ第１のキャパシタ構造体および第２のキャパシタ構造体を形成すること
    を含み、前記第１のキャパシタ構造体および前記第２のキャパシタ構造体が超伝導材料により形成され、前記動作がさらに、
    前記第１のキャパシタ構造体と前記第２のキャパシタ構造体との間に接合を形成すること、ならびに
    前記基板の部分を除去して、前記基板の表面の前記第１のキャパシタ構造体の低部、前記基板の前記表面よりも上方に延びる前記第１のキャパシタ構造体の少なくとも１つの第１の起立部分、前記基板の前記表面の前記第２のキャパシタ構造体の低部、および前記基板の前記表面よりも上方に延びる少なくとも１つの第２の起立部分を形成すること
    を含み、
    前記接合が、前記基板の前記表面から所定の距離のところに配され、前記第１の起立部分と接触した第１の端部および前記第２の起立部分と接触した第２の端部を有する、
    半導体製造システム。
21. 前記動作が、
    前記基板上に犠牲材料を堆積させること、および
    前記犠牲材料の部分をエッチングして、前記基板上に少なくとも１つのキュービット・ポケットを形成すること
    をさらに含む、請求項２０に記載の半導体製造システム。
22. 前記犠牲材料の前記部分の前記エッチングが、リソグラフィ・プロセスを使用して実行される、請求項２１に記載の半導体製造システム。
23. 前記第１のトレンチおよび前記第２のトレンチを形成することが、少なくとも１つのキュービット・ポケットのところの前記基板をエッチングすることを含む、請求項２０ないし２２のいずれか一項に記載の半導体製造システム。
24. 前記少なくとも１つのキュービット・ポケットのところの前記基板をエッチングすることが、異方性ウェット・エッチング・プロセスを使用して実行される、請求項２１に記載の半導体製造システム。
25. 前記基板の非トレンチ部分から前記超伝導材料を除去することをさらに含む、請求項２０ないし２４のいずれか一項に記載の半導体製造システム。

Images