JP7483814B2 - スイッチモジュール - Google Patents

スイッチモジュール Download PDF

Info

Publication number
JP7483814B2
JP7483814B2 JP2022141786A JP2022141786A JP7483814B2 JP 7483814 B2 JP7483814 B2 JP 7483814B2 JP 2022141786 A JP2022141786 A JP 2022141786A JP 2022141786 A JP2022141786 A JP 2022141786A JP 7483814 B2 JP7483814 B2 JP 7483814B2
Authority
JP
Japan
Prior art keywords
control
power
component
switch device
power component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022141786A
Other languages
English (en)
Other versions
JP2023075025A (ja
Inventor
洪守玉
王涛
徐海濱
周偉成
周敏
葉益青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delta Electronics Shanghai Co Ltd
Original Assignee
Delta Electronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delta Electronics Shanghai Co Ltd filed Critical Delta Electronics Shanghai Co Ltd
Publication of JP2023075025A publication Critical patent/JP2023075025A/ja
Application granted granted Critical
Publication of JP7483814B2 publication Critical patent/JP7483814B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0064—Magnetic structures combining different functions, e.g. storage, filtering or transformation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Description

本発明は、スイッチモジュールに関し、特にパワーループと制御ループ間の相互インダクタンスが小さいスイッチモジュールに関するものである。
電力電子システムのスイッチモジュールでは通常、作動周波数を高めることにより高いパワー密度を達成する。しかし、作動周波数を高めると、スイッチ損失が増加し、さらにスイッチモジュールの効率が低下する。從って、高周波の場合、スイッチモジュールの制御端のスイッチ速度を向上させることにより、スイッチ損失を低減する。しかし、スイッチモジュールが高いスイッチ速度を有する場合、深刻な電磁干渉（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ、ＥＭＩ）の問題が発生する。
特にスイッチモジュールが高いパワー密度の構造を有する場合、スイッチモジュール内のパワーループと制御ループとの間の距離が比較的近いため、パワーループにおける電流が変化すると、パワーループの周囲に誘導磁界が発生し、誘導磁界が制御ループを通過する際に、対応する誘導電圧が発生するため、パワーループと制御ループとの間に相互インダクタンスによる電磁干渉が生じ、スイッチモジュールのスイッチング過程に影響を及ぼす。
従来のスイッチモジュールでは、複数のパワーループが互いに隣接し、複数の制御ループが互いに隣接しており、かつパワーループ及び制御ループの配置方式としては、複数のパワーループが順次に配列されてから、複数の制御ループと順次に配列して設置され、すなわち、二つのパワーループの間に制御ループがなく、かつ二つの制御ループの間にもパワーループがないため、複数のパワーループの誘導磁界が制御ループを通過する際の方向が一致することで、さらにパワーループと制御ループ間の相互インダクタンスによる電磁干渉が大幅に増加する。相互インダクタンスによる電磁干渉が大きすぎて干渉電圧が高くなると、制御端の電圧が安全範囲を超え、さらにスイッチモジュールの信頼性が低下し、正常に動作しなくなる可能性がある。
そこで、上記の欠点を克服するスイッチモジュールをどのように開発するかは、現在の切迫する要求となる。
本発明の目的は、パワーループと制御ループ間の相互インダクタンスを低減することができるスイッチモジュールを提供することにある。
上記目的を達成するために、本開示の一実施形態では、少なくとも一つの基板、少なくとも一つのスイッチデバイス、少なくとも一つの制御ループ、第１パワー部品、及び第２パワー部品を含むスイッチモジュールを提供する。少なくとも一つのスイッチデバイスは基板上に設置される。少なくとも一つの制御ループは、対応するスイッチデバイスに接続される。第１パワー部品及び第２パワー部品は、それぞれ対応するスイッチデバイスに接続される。第１パワー部品に第１電流が流れ、第２パワー部品に第２電流が流れ、第１電流と第２電流の電流方向は同じであり、第１パワー部品及び第２パワー部品の同じ基準面への投影は、制御ループの基準面への投影の両側に位置する。
以下、図面及び具体的な実施形態を参照して本発明を詳細に説明するが、本発明を限定することを意図するものではない。
本発明の第１実施形態のスイッチモジュールの構造模式図である。 図１に示すスイッチモジュールのＡ－Ａ'断面に沿った部分構造の側面図である。 図１に示すスイッチモジュールのパワー部品が制御ループに作用するときの磁束キャンセルの原理図である。 本発明の第２実施形態のスイッチモジュールの構造模式図である。 本発明の第３実施形態のスイッチモジュールの構造模式図である。 図５Ａに示すスイッチモジュールの回路構造模式図である。 本発明の第４実施形態のスイッチモジュールの構造模式図である。 本発明の第５実施形態のスイッチモジュールの構造模式図である。 本発明の第６実施形態のスイッチモジュールの構造模式図である。 本発明の第７実施形態のスイッチモジュールの構造模式図である。 本発明の第８実施形態のスイッチモジュールの構造模式図である。 本発明の第９実施形態のスイッチモジュールの構造模式図である。 第１パワー部品及び第２パワー部品と制御ループの中心線との間の距離が示された、図１に示すスイッチモジュールの第１の実施形態の構造模式図である。 第１パワー部品及び第２パワー部品と制御ループの中心線との間の距離が示された、図１に示すスイッチモジュールの第２の実施形態の構造模式図である。 本発明の第１０実施形態のスイッチモジュールの構造模式図である。
本開示の特徴と利点を示すいくつかの典型的な実施形態について、後述の説明において詳細に記述する。本開示は異なる実施形態において様々な変化を有することができ、いずれも本開示の範囲から逸脱することなく、かつその説明及び図面は本質的に説明するために用いられものであり、本開示を限定する意図はないことを理解されたい。
図１、図２及び図３を参照し、図１は、本発明の第１実施形態のスイッチモジュールの構造模式図であり、図２は、図１に示すスイッチモジュールのＡ－Ａ'断面に沿った部分構造の側面図であり、図３は、図１に示すスイッチモジュールのパワー部品が制御ループに作用するときの磁束キャンセルの原理図である。本実施形態のスイッチモジュール１は、主回路基板（図示せず）上に設置され、主回路基板に電気的に接続され、かつスイッチモジュール１は、基板２、スイッチデバイス３、第１制御部品４、第２制御部品５、第１パワー部品６、及び第２パワー部品７を含む。
一実施形態において、スイッチデバイス３は垂直型デバイスであり、かつ絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ、ＩＧＢＴ）、バイポーラジャンクショントランジスタ（Ｂｉｐｏｌａｒ Ｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ、ＢＪＴ）、金属酸化物半導体電界効果トランジスタ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、ＭＯＳＦＥＴ）、接合型電界効果トランジスタ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、ＪＦＥＴ）または窒化ガリウム高電子移動度トランジスタ（Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ、ＧａＮ－ＨＥＭＴ）であってもよいが、これらに限定されない。図２に示すように、スイッチデバイス３は、接続材料１１を介して溶接されて基板２上に設置され、かつスイッチデバイス３は、第１制御端３１、第２制御端、第１パワー端、及び第２パワー端３３を含み、第１制御端３１、第２制御端及び第１パワー端は、スイッチデバイス３の第１面３４に設置され、第２制御端と第１パワー端は、スイッチデバイス３の同じ領域に位置しており、以下では、第２制御端と第１パワー端が位置する同じ領域は、共通導通端３２によって表される。第２パワー端３３はスイッチデバイス３の第２面３５に設置され、第２パワー端３３は接続材料１１を介して基板２に接続される。いくつかの実施形態では、スイッチデバイス３がＩＧＢＴである場合、第１制御端３１はスイッチデバイス３のゲート（Ｇａｔｅ）を構成し、共通導通端３２（すなわち、第２制御端と第１パワー端）はスイッチデバイス３のエミッタ（Ｅｍｉｔｔｅｒ）を構成し、第２パワー端３３はスイッチデバイス３のコレクタ（Ｃｏｌｌｅｃｔｏｒ）を構成する。別のいくつかの実施形態では、スイッチデバイス３がＢＪＴである場合、第１制御端３１はスイッチデバイス３のベース（Ｂａｓｅ）を構成し、共通導通端３２（すなわち、第２制御端と第１パワー端）はスイッチデバイス３のエミッタ（Ｅｍｉｔｔｅｒ）を構成し、第２パワー端３３はスイッチデバイス３のコレクタ（Ｃｏｌｌｅｃｔｏｒ）を構成する。別のいくつかの実施形態では、スイッチデバイス３がＭＯＳＦＥＴ、ＪＦＥＴまたはＧａＮ－ＨＥＭＴである場合、第１制御端３１はスイッチデバイス３のゲート（Ｇａｔｅ）を構成し、共通導通端３２（すなわち、第２制御端と第１パワー端）はスイッチデバイス３のソース（Ｓｏｕｒｃｅ）を構成し、第２パワー端３３はスイッチデバイス３のドレイン（Ｄｒａｉｎ）を構成する。
図１に示すように、第１制御部品４はスイッチデバイス３の第１制御端３１に接続され、第１制御部品４は、第１制御ピン４１及び第１制御導体４２を含むことができ、第１制御ピン４１は主回路基板上に設置され、第１制御導体４２は、第１制御ピン４１と対応するスイッチデバイス３の第１制御端３１との間に接続される。第２制御部品５は、スイッチデバイス３の第２制御端を構成する共通導通端３２に接続され、第２制御部品５は、第２制御ピン５１及び第２制御導体５２を含み、第２制御ピン５１は主回路基板上に設置され、第２制御導体５２は、第２制御ピン５１と対応するスイッチデバイス３の第２制御端を構成する共通導通端３２との間に接続される。第２制御端を構成する共通導通端３２、第２制御導体５２、第２制御ピン５１、主回路基板、第１制御ピン４１、第１制御導体４２、及び第１制御端３１は、スイッチモジュール１の一つの制御ループを構成する。
第１パワー部品６は、対応するスイッチデバイス３の第１パワー端を構成する共通導通端３２に接続され、第１パワー部品６は、第１パワーピン６１及び第１パワー導体６２を含むことができ、第１パワーピン６１は主回路基板上に設置され、第１パワー導体６２は、第１パワーピン６１と対応するスイッチデバイス３の第１パワー端を構成する共通導通端３２との間に接続され、かつ第１パワー部品６には第１電流が流れる。第２パワー部品７は、対応するスイッチデバイス３の第１パワー端を構成する共通導通端３２に接続され、第２パワー部品７は第２パワーピン７１及び第２パワー導体７２を含み、第２パワーピン７１は主回路基板上に設置され、第２パワー導体７２は、第２パワーピン７１と対応するスイッチデバイス３の第１パワー端を構成する共通導通端３２との間に接続され、かつ第２パワー部品７には第２電流が流れる。第１パワー部品６に対応するスイッチデバイス３、及び第２パワー部品７に対応するスイッチデバイス３は、同じスイッチデバイス３であってもよく、異なるスイッチデバイス３であってもよく、すなわち、第１パワー部品６と第２パワー部品７は、同じ対応するスイッチデバイス３に接続されてもよく、異なる対応するスイッチデバイス３に接続されてもよく、いずれも本発明の保護範囲内であることを理解されたい。本実施形態では、第１パワー部品６における第１電流の電流方向と第２パワー部品７における第２電流の電流方向は同じであり、すなわち、第１パワー部品６の第１電流及び第２パワー部品７の第２電流は両方とも、第１パワー端を構成する共通導通端３２からパワー部品のパワーピンに流れ、または第１電流及び第２電流は両方とも、対応するパワーピンから第１パワー端を構成する共通導通端３２に流れる。もちろん、第１パワー部品６及び第２パワー部品７は、いずれも対応するスイッチデバイス３の第２パワー端３３に接続されてもよく、本発明では、両者の電流方向が同じであることを保証できる限り、限定されない。
本実施形態では、第１パワー部品６、第１制御部品４、第２制御部品５及び第２パワー部品７は順次配列設置され、第１パワー部品６の基準面への投影及び第２パワー部品７の同じ基準面への投影は、スイッチモジュール１の制御ループ（すなわち、第１制御部品４及び第２制御部品５によって構成される制御ループ）の前記基準面への投影の両側に位置し、基準面は、基板２と同一平面上にあってもよいが、これに限定されない。いくつかの実施形態では、第１パワー部品６の長さが第２パワー部品７の長さに等しいことで、第１パワー部品６を流れる第１電流の電流値は、第２パワー部品７を流れる第２電流の電流値に等しくなり、前記電流値は、対応する電流の振幅値または電流の実効値であり得る。
図３を参照し、図３は第１パワー部品６、第２パワー部品７、及び制御ループの基準面への投影を示している。図３におけるＡ点及びＢ点は、それぞれ第１制御部品４の基準面への投影の両端を示し、図３におけるＣ点及びＤ点は、それぞれ第２制御部品５の基準面への投影の両端を示し、図３におけるＰ１は、第１パワー部品６を流れる第１電流を表し、図３におけるＰ２は、第２パワー部品７を流れる第２電流を表す。本実施形態では、第１制御部品４の基準面への投影の一端Ｂ点と第２制御部品５の基準面への投影の一端Ｄ点が主回路基板を介して接続されていることで、第１制御部品４の基準面への投影のＡ点とＢ点、及び第２制御部品５の基準面への投影のＣ点とＤ点は共に、図３に示す矩形の制御ループの基準面への投影を構成する。制御ループの基準面への投影の中心線は、Ｏ点及びＯ'点で示され、ここで、中心線Ｏ－Ｏ'は、Ａ点とＣ点の間の中心点及びＢ点とＤ点の間の中心点を結ぶ線の延長によって構成される。第１パワー部品６の基準面への投影及び第２パワー部品７の基準面への投影は、それぞれ制御ループの基準面への投影の両側に位置することで、第１電流Ｐ１及び第２電流Ｐ２が、それぞれ制御ループの基準面への投影の両側を流れ、例えば、第１パワー部品６を流れる第１電流Ｐ１及び第２パワー部品７を流れる第２電流Ｐ２は、制御ループの基準面への投影の両側で対称であり、第１パワー部品６の基準面への投影と中心線Ｏ－Ｏ'との間の距離は、第２パワー部品７の基準面への投影と中心線Ｏ－Ｏ'との間の距離に等しくてもよいが、これに限定されない。例えば、第１パワー部品６の基準面への投影と中心線Ｏ－Ｏ'との間の最小距離、及び第２パワー部品７の基準面への投影と中心線Ｏ－Ｏ'との間の最小距離は両方とも、１ｍｍである。第１電流Ｐ１の電流方向は第２電流Ｐ２の電流方向と同じであるため、制御ループでの第１パワー部品６における第１電流Ｐ１によって誘導される磁束総量Φ１は、制御ループでの第２パワー部品７における第２電流Ｐ２によって誘導される磁束総量Φ２に等しく、かつ両者が制御ループで反対方向に作用し、すなわち、制御ループでの第１電流Ｐ１によって誘導される磁束の方向は、紙面に垂直に表から裏の向きであり、制御ループでの第２電流Ｐ２によって誘導される磁束の方向は、紙面に垂直に裏から表の向きである。これによって、制御ループでの第１パワー部品６における第１電流Ｐ１によって誘導される磁束と、制御ループでの第２パワー部品７における第２電流Ｐ２によって誘導される磁束が互いにキャンセルするため、第１パワー部品６における第１電流Ｐ１及び第２パワー部品７における第２電流Ｐ２による制御ループへの全体的な相互インダクタンスは大幅に低下する。
上記から分かるように、本実施形態のスイッチモジュール１の第１パワー部品６の第１電流の電流方向と第２パワー部品７の第２電流の電流方向は同じであり、かつ第１パワー部品６の基準面への投影及び第２パワー部品７の基準面への投影は、それぞれスイッチモジュール１の制御ループの基準面への投影の両側に位置するため、従来のスイッチモジュールと比べて、本実施形態のスイッチモジュール１は、制御ループの相互インダクタンスが小さいため、スイッチモジュール１の安全性能を向上させることができる。
本明細書で説明する「電流方向は同じ」とは、電流方向が厳密に平行であることを意味するのではなく、特定の角度が存在してもよく、角度が９０゜未満の範囲内にある限り、本発明の技術的効果を基本的に達成することができるため、すべてが本発明の保護範囲内にあることを理解されたい。具体的には、本明細書における「電流方向は同じ」とは、第１パワー部品と第２パワー部品が基準面に投影された後、二つの電流方向間の角度が０度または鋭角である場合を指す。ここでの基準面は、基板２と同一平面上にある面であってもよく、基板２が位置する平面に垂直で中心線Ｏ－Ｏ'を通過する面であってもよい。
いくつかの実施形態では、第１パワー部品６における第１電流Ｐ１及び第２パワー部品７における第２電流Ｐ２が、完全に対称的に制御ループの両側に設置されていない場合、または第１パワー部品６における第１電流Ｐ１の電流値が、第２パワー部品７における第２電流Ｐ２の電流値と異なる場合、第１電流Ｐ１の電流方向を第２電流Ｐ２の電流方向と同じようにして、制御ループでの第１電流Ｐ１によって誘導される磁束の方向を制御ループでの第２電流Ｐ２によって誘導される磁束の方向と反対になるようにするだけで、制御ループでの第１電流Ｐ１によって誘導される磁束及び制御ループでの第２電流Ｐ２によって誘導される磁束が互いにキャンセルする効果を達成し、パワーループ全体による制御ループへの相互インダクタンスが大幅に低下する。
別のいくつかの実施形態では、第１パワー部品６における第１電流Ｐ１の電流方向は、第２パワー部品７における第２電流Ｐ２の電流方向と平行または傾斜することができ、第１パワー部品６における第１電流Ｐ１及び第２パワー部品７における第２電流Ｐ２の設置位置によって、制御ループでの第１電流Ｐ１によって誘導される磁束及び制御ループでの第２電流Ｐ２によって誘導される磁束が互いにキャンセルする効果を達成できる限り、パワーループによる制御ループへの相互インダクタンスを低下させることができる。
いくつかの実施形態では、図４を参照し、本発明の第２実施形態のスイッチモジュールの構造模式図である。図４に示すように、本実施形態のスイッチモジュール１ａは、図１に示すスイッチモジュール１と類似しているが、本実施形態のスイッチモジュール１ａは、第１制御部品４、第２制御部品５、第１パワー部品６及び第２パワー部品７に加えて、第４パワー部品９をさらに含む。なお、図１に示すスイッチモジュール１と比べて、本実施形態のスイッチモジュール１ａでは、第１パワー部品６及び第２パワー部品７は、いずれも基板２を介して対応するスイッチデバイス３の第２パワー端３３に接続され、第４パワー部品９は、対応するスイッチデバイス３の共通導通端３２に接続される。第４パワー部品９は第４パワーピン９１及び第４パワー導体９２を含み、第４パワーピン９１は主回路基板上に設置され、第４パワー導体９２は、第４パワーピン９１と対応するスイッチデバイス３の共通導通端３２との間に接続される。本実施形態では、基板２の基準面への投影から見ると、基板２は方形であり４つの辺を備え、基板２の各辺が基板２の一側に対応する場合、第４パワー部品９と、第１パワー部品６及び第２パワー部品７とは、それぞれ基板２の異なる側に設置され得る。すなわち、第１パワー部品６及び第２パワー部品７の投影が基板の第１側に位置すると仮定すると、第４パワー部品９の投影は、基板２の第１側の反対側に位置する。別のいくつかの実施形態では、第１パワー部品６及び第２パワー部品７の投影が基板の第１側に位置し、第４パワー部品９の投影は基板２の第１側に隣接する側に位置する。
図５Ａ及び図５Ｂを参照し、図５Ａは、本発明の第３実施形態のスイッチモジュールの構造模式図であり、図５Ｂは、図５Ａに示すスイッチモジュールの回路構造模式図である。図５Ａ及び図５Ｂに示すように、本実施形態のスイッチモジュール１ｂは、図１に示すスイッチモジュール１と類似しているが、図１に示すスイッチモジュール１のスイッチデバイス３の垂直型構造と比べて、本実施形態のスイッチモジュール１ｂのスイッチデバイス３は平面型デバイスであり、すなわち、第２パワー端３３、第１制御端３１及び共通導通端３２は、いずれもスイッチデバイス３の第１面３４に設置される。第１パワー部品６及び第２パワー部品７は、いずれも共通導通端３２に接続され、第４パワー部品９は第２パワー端３３に接続される。
図６を参照し、本発明の第４実施形態のスイッチモジュールの構造模式図である。図６に示すように、本実施形態のスイッチモジュール１ｃは、図１に示すスイッチモジュール１と類似しているが、本実施形態のスイッチモジュール１ｃと図１に示すスイッチモジュール１との違いは、本実施形態のスイッチモジュール１ｃが、並列に接続された二つのスイッチデバイス（以下、図６の左側に位置するスイッチデバイスを第１スイッチデバイス３ａと呼び、図６の右側に位置するスイッチデバイスを第２スイッチデバイス３ｂと呼ぶ）、二つの第１制御部品４、二つの第２制御部品５、一つの第１パワー部品６及び一つの第２パワー部品７を含むことにある。二つの第１制御部品４の一方は、第１スイッチデバイス３ａの第１制御端３１に接続され、二つの第１制御部品４の他方は、第２スイッチデバイス３ｂの第１制御端３１に接続される。二つの第２制御部品５の一方は第１スイッチデバイス３ａの共通導通端３２に接続され、二つの第２制御部品５の他方は第２スイッチデバイス３ｂの共通導通端３２に接続される。
第１パワー部品６は第１スイッチデバイス３ａの共通導通端３２に接続され、第２パワー部品７は第２スイッチデバイス３ｂの共通導通端３２に接続される。本実施形態では、第１パワー部品６、第１スイッチデバイス３ａに接続された第２制御部品５、第１スイッチデバイス３ａに接続された第１制御部品４、第２スイッチデバイス３ｂに接続された第１制御部品４、第２スイッチデバイス３ｂに接続された第２制御部品５、及び第２パワー部品７は、順次配列設置される。
かつ本実施形態では、第１スイッチデバイス３ａの共通導通端３２、第２制御導体５２、第２制御ピン５１、主回路基板、第１制御ピン４１、第１制御導体４２、及び第１スイッチデバイス３ａの第１制御端３１は、スイッチモジュール１ｃの第１制御ループを構成する。第２スイッチデバイス３ｂの共通導通端３２、第２制御導体５２、第２制御ピン５１、主回路基板、第１制御ピン４１、第１制御導体４２、及び第２スイッチデバイス３ｂの第１制御端３１は、スイッチモジュール１ｃの第２制御ループを構成する。図６から分かるように、第１パワー部品６の第１電流及び第２パワー部品７の第２電流の電流方向が、いずれも対応するスイッチデバイスの共通導通端３２からパワーピンに向いている方向である場合、または、いずれも対応するパワーピンから対応するスイッチデバイスの共通導通端３２に向いている方向である場合、第１制御ループ及び第２制御ループでの第１パワー部品６における第１電流によって誘導される磁束の方向は、第１制御ループ及び第２制御ループでの第２パワー部品７における第２電流によって誘導される磁束の方向とは反対であるため、二つのパワー部品が第１制御ループ及び／または第２制御ループに作用する相互インダクタンスを大幅に低減することができ、これによって、スイッチデバイスの信頼性を向上させる。
図７を参照し、本発明の第５実施形態のスイッチモジュールの構造模式図である。図７に示すように、本実施形態のスイッチモジュール１ｄは、図６に示すスイッチモジュール１ｃと類似しているが、本実施形態のスイッチモジュール１ｄと図６に示すスイッチモジュール１ｃとの違いは、本実施形態のスイッチモジュール１ｄが、並列に接続された三つのスイッチデバイス（以下、図７の左側に位置するスイッチデバイスを第１スイッチデバイス３ａと呼び、図７の右側に位置するスイッチデバイスを第２スイッチデバイス３ｂと呼び、第１スイッチデバイス３ａと第２スイッチデバイス３ｂの間に位置するスイッチデバイスを第３スイッチデバイス３ｃと呼ぶ）、三つの第１制御部品４、及び三つの第２制御部品５を含むことにある。追加の３番目の第１制御部品４は第３スイッチデバイス３ｃの第１制御端３１に接続され、追加の３番目の第２制御部品５は第３スイッチデバイス３ｃの共通導通端３２に接続される。
本実施形態のスイッチモジュール１ｄは第３パワー部品８をさらに含み、第３パワー部品８は第３スイッチデバイス３ｃの共通導通端３２に接続され、かつ第３パワーピン８１及び第３パワー導体８２を含み、第３パワーピン８１は主回路基板上に設置され、第３パワー導体８２は、第３パワーピン８１と第３スイッチデバイス３ｃの共通導通端３２との間に接続され、第３パワー部品８は、第１パワー部品６における第１電流及び第２パワー部品７における第２電流の電流方向と同じである第３電流を有する。本実施形態では、第１パワー部品６、第１スイッチデバイス３ａに接続された第２制御部品５、第１スイッチデバイス３ａに接続された第１制御部品４、第３パワー部品８、第３スイッチデバイス３ｃに接続された第２制御部品５、第３スイッチデバイス３ｃに接続された第１制御部品４、第２スイッチデバイス３ｂに接続された第１制御部品４、第２スイッチデバイス３ｂに接続された第２制御部品５、及び第２パワー部品７は、順次配列設置される。別のいくつかの実施形態では、第３パワー部品８の設置位置は変更することができ、例えば、第１パワー部品６、第１スイッチデバイス３ａに接続された第２制御部品５、第１スイッチデバイス３ａに接続された第１制御部品４、第３スイッチデバイス３ｃに接続された第２制御部品５、第３スイッチデバイス３ｃに接続された第１制御部品４、第３パワー部品８、第２スイッチデバイス３ｂに接続された第１制御部品４、第２スイッチデバイス３ｂに接続された第２制御部品５、及び第２パワー部品７は、順次配列設置される。
本実施形態では、第１パワー部品６、第２パワー部品７、及び第３パワー部品８における電流の方向が同じであるため、第１パワー部品６と第３パワー部品８がその間の制御ループに作用する相互インダクタンスを大幅に低減し、第３パワー部品８と第２パワー部品７がその間の制御ループに作用する相互インダクタンスも大幅に低減することができるため、高周波制御信号の干渉を回避し、さらにスイッチモジュールの信頼性を向上させることができる。
図８を参照し、本発明の第６実施形態のスイッチモジュールの構造模式図である。図８に示すように、本実施形態のスイッチモジュール１ｅは、図７に示すスイッチモジュール１ｄと類似しているが、本実施形態のスイッチモジュール１ｅと図７に示すスイッチモジュール１ｄとの違いは、本実施形態のスイッチモジュール１ｅが第３接続導体１０３をさらに含むことにある。第３接続導体１０３が第２スイッチデバイス３ｂの第１制御端３１と第３スイッチデバイス３ｃの第１制御端３１との間に接続されることで、本実施形態のスイッチモジュール１ｅの第２スイッチデバイス３ｂ及び第３スイッチデバイス３ｃは、同じ第１制御部品４を共有し、例えば、本実施形態のスイッチモジュール１ｅの第２スイッチデバイス３ｂ及び第３スイッチデバイス３ｃは、第３スイッチデバイス３ｃに接続された第１制御部品４を共有し、図７における第２スイッチデバイス３ｂに接続される第１制御部品４を省略することができる。もちろん、別のいくつかの実施形態では、第２スイッチデバイス３ｂ及び第３スイッチデバイス３ｃは、別の接続導体が第２スイッチデバイス３ｂの共通導通端３２と第３スイッチデバイス３ｃの共通導通端３２との間に接続されることで、同じ第２制御部品５を共有することもできる。かついくつかの実施形態では、同じ制御部品を共有するスイッチデバイスの数は、本実施形態に例示される二つに限定されるものではなく、必要に応じて同じ制御部品を共有するスイッチデバイスの数を増加しうる。
図９を参照し、本発明の第７実施形態のスイッチモジュールの構造模式図である。図９に示すように、本実施形態のスイッチモジュール１ｆは、図１に示すスイッチモジュール１と類似しているが、本実施形態のスイッチモジュール１ｆは、ダイオード１０、第１接続導体１０１、及び第２接続導体１０２をさらに含み、ダイオード１０は基板２上に設置され、第１接続導体１０１は、ダイオード１０の一方の極とスイッチデバイス３の共通導通端３２との間に接続され、かつ第１パワー部品６の第１パワー導体６２に接続され、第２接続導体１０２は、ダイオード１０の同じ極とスイッチデバイス３の共通導通端３２との間に接続され、かつ第２パワー部品７の第２パワー導体７２に接続される。同様に、好ましくは、二つの接続導体（１０１、１０２）における電流が制御ループに作用する相互インダクタンスが可能な限り小さくなるように、第１接続導体１０１及び第２接続導体１０２の基準面への投影が、二つの制御部品（４、５）の基準面への投影の両側に対称的に位置する。
図１０を参照し、本発明の第８実施形態のスイッチモジュールの構造模式図である。図１０に示すように、本実施形態のスイッチモジュール１ｇは、図１に示すスイッチモジュール１と類似しているが、本実施形態のスイッチモジュール１ｇと図１に示すスイッチモジュール１との違いは、本実施形態のスイッチモジュール１ｇが二つの基板（以下、図１０の上方に位置する基板を第１基板２ａと呼び、図１０の下方に位置する基板を第２基板２ｂと呼ぶ）、二つのスイッチデバイス（以下、図１０の上方に位置するスイッチデバイスを第１スイッチデバイス３ａと呼び、図１０の下方に位置するスイッチデバイスを第２スイッチデバイス３ｂと呼ぶ）、二つの第１制御部品４、二つの第２制御部品５、一つの第１パワー部品６及び一つの第２パワー部品７を含むことにある。第１スイッチデバイス３ａは第１基板２ａ上に設置され、第２スイッチデバイス３ｂは第２基板２ｂ上に設置され。二つの第１制御部品４の一方は第１スイッチデバイス３ａの第１制御端３１に接続され、二つの第１制御部品４の他方は第２スイッチデバイス３ｂの第１制御端３１に接続される。二つの第２制御部品５の一方は第１スイッチデバイス３ａの共通導通端３２に接続され、二つの第２制御部品５の他方は第２スイッチデバイス３ｂの共通導通端３２に接続される。
第１パワー部品６は第２スイッチデバイス３ｂの共通導通端３２に接続され、第２パワー部品７は第２スイッチデバイス３ｂの共通導通端３２に接続される。本実施形態では、第１スイッチデバイス３ａに接続された第１制御部品４及び第１スイッチデバイス３ａに接続された第２制御部品５は、第２基板２ｂの第１側に位置し、かつ第１基板２ａと第２基板２ｂとの間に位置する。第１パワー部品６、第２スイッチデバイス３ｂに接続された第１制御部品４、第２スイッチデバイス３ｂに接続された第２制御部品５、及び第２パワー部品７は、第２基板２ｂの第２側に設置される。第２基板２ｂの第１側と第２側は対向している。かつ本実施形態では、第１パワー部品６、第２スイッチデバイス３ｂに接続された第１制御部品４、第２スイッチデバイス３ｂに接続された第２制御部品５、及び第２パワー部品７は、順次配列設置される。かつ本実施形態では、スイッチモジュール１ｇは、第１接続導体１０１及び第２接続導体１０２をさらに含み、第１接続導体１０１は第１スイッチデバイス３ａの共通導通端３２と第２基板２ｂとの間に接続され、第２接続導体１０２は第１スイッチデバイス３ａの共通導通端３２と第２基板２ｂとの間に接続され、これによって、第１スイッチデバイス３ａと第２スイッチデバイス３ｂが直列に接続される。
本実施形態では、好ましくは、第１接続導体１０１及び第２接続導体１０２が、それぞれ第１スイッチデバイス３ａに接続された第１制御部品４及び第２制御部品５の両側に設置され、すなわち、第１接続導体１０１及び第２接続導体１０２の基準面への投影は、それぞれ二つの制御部品（４、５）の投影の両側に位置し、これによって、制御ループへの相互インダクタンスを低減することができる。特に第１接続導体１０１と第２接続導体１０２の長さがほぼ等しい場合、両者を流れる電流もほぼ等しくなり、二つの接続導体が制御ループの両側に対称的に設置されている場合、磁束をさらにキャンセルする効果を達成し、制御ループに作用する相互インダクタンスを大幅に低減することができる。
図１１を参照し、本発明の第９実施形態のスイッチモジュールの構造模式図である。図１１に示すように、本実施形態のスイッチモジュール１ｈは、図１０に示すスイッチモジュール１ｇと類似しているが、本実施形態のスイッチモジュール１ｈと図１０に示すスイッチモジュール１ｇとの違いは、第１スイッチデバイス３ａ、及び第１スイッチデバイス３ａに接続された第１制御部品４及び第２制御部品５の設置位置が変更されることにある。本実施形態の第１スイッチデバイス３ａに接続された第１制御部品４及び第２制御部品５は、第２基板２ｂの第３側に位置し、かつ第１基板２ａと第２基板２ｂとの間に位置し、第１パワー部品６、第２スイッチデバイス３ｂに接続された第１制御部品４、第２スイッチデバイス３ｂに接続された第２制御部品５、及び第２パワー部品７は、第２基板２ｂの第２側に設置される。第２基板２ｂの第１側と第２側は対向しており、第２基板２ｂの第３側と第４側は対向している。
図１２と図１を併せて参照し、図１２は、第１パワー部品６及び第２パワー部品７と制御ループの中心線Ｏ－Ｏ'との間の距離が示された、図１に示すスイッチモジュールの第１の実施形態の構造模式図である。図１２に示すように、第１制御部品４と第２制御部品５によって構成された制御ループの中心線Ｏ－Ｏ'は、スイッチデバイス３の第１制御端３１の中心点と、第１制御部品４の第１制御ピン４１と第２制御部品５の第２制御ピン５１の間の中心点を結ぶ線の延長によって構成され、第１パワー部品６の第１パワーピン６１の基準面への投影と制御ループの中心線Ｏ－Ｏ'との間の最短距離を第１距離Ｘ１、第２パワー部品７の第２パワーピン７１の基準面への投影と制御ループの中心線Ｏ－Ｏ'との間の最短距離を第２距離Ｘ２とし、いくつかの実施形態では、第１距離Ｘ１の最小値は１ｍｍ、かつ第２距離Ｘ２の最小値は１ｍｍである。
第１パワー部品６の第１電流の電流値と第２パワー部品７の第２電流の電流値が等しい場合、第１パワー部品６及び第２パワー部品７が第１制御部品４及び第２制御部品５によって構成された制御ループの両側に対称的に設置されているかどうかは、制御ループでの第１パワー部品６における第１電流によって誘導される磁束及び制御ループでの第２パワー部品７における第２電流によって誘導される磁束が互いにキャンセルできるかどうかの重要な要素である。したがって、第１パワー部品６及び第２パワー部品７が第１制御部品４及び第２制御部品５によって構成された制御ループの両側に対称的に設置されているかどうかをさらに確認するために、制御ループの中心線Ｏ－Ｏ'に対する第１パワー部品６と第２パワー部品７の非対称度を計算することによって確認することができ、ここで、制御ループの中心線Ｏ－Ｏ'に対する第１パワー部品６と第２パワー部品７の非対称度は、第１距離Ｘ１と第２距離Ｘ２の減算の絶対値を、第１距離Ｘ１と第２距離Ｘ２のうちの小さい方で除算したものと定義され、例えば、第１距離Ｘ１が第２距離Ｘ２よりも小さい場合、非対称度は、第２距離Ｘ２から第１距離Ｘ１を引いた後、第１距離Ｘ１で割ったものであり、第２距離Ｘ２が第１距離Ｘ１よりも小さい場合、非対称度は、第１距離Ｘ１から第２距離Ｘ２を引いた後、第２距離Ｘ２で割ったものである。非対称度が小さいほど、第１パワー部品６の基準面への投影及び第２パワー部品７の基準面への投影が、制御ループの中心線Ｏ－Ｏ'に対して対称であることを意味し、非対称度が大きいほど、第１パワー部品６の基準面への投影及び第２パワー部品７の基準面への投影が、制御ループの中心線Ｏ－Ｏ'に対して非対称であることを意味する。制御ループでの第１パワー部品６における第１電流によって誘導される磁束及び制御ループでの第２パワー部品７における第２電流によって誘導される磁束が互いにキャンセルする効果を達成して、第１パワー部品６における第１電流Ｐ１及び第２パワー部品７における第２電流Ｐ２による制御ループへの相互インダクタンスの大きさを低減するために、制御ループの中心線Ｏ－Ｏ'に対する第１パワー部品６と第２パワー部品７の非対称度は、予め設定された非対称度、例えば、６０％、４０％または２０％以下である必要があり、非対称度が０である場合、第１パワー部品６の基準面への投影及び第２パワー部品７の基準面への投影が、制御ループの中心線Ｏ－Ｏ'に対して完全に対称であることを意味する。いくつかの実施形態では、制御ループの中心線Ｏ－Ｏ'に対する第１パワー部品６と第２パワー部品７の非対称度が４０％に低下すると、第１パワー部品６及び第２パワー部品７による制御ループへの相互インダクタンスに応じて変化するスイッチモジュール１のスイッチ速度は、５０％上昇することができ、かつ制御ループの中心線Ｏ－Ｏ'に対する第１パワー部品６と第２パワー部品７の非対称度がより低い場合、スイッチモジュール１のスイッチ速度は上昇し続けることができる。
図１３と図１及び１２を併せて参照し、図１３は、第１パワー部品及び第２パワー部品と制御ループの中心線との間の距離が示された、図１に示すスイッチモジュールの第２の実施形態の構造模式図である。図１３に示すように、第１パワー部品６の第１電流の電流値が第２パワー部品７の第２電流の電流値と等しくない場合、第１距離Ｘ１及び第２距離Ｘ２の大きさを変えることにより、制御ループでの第１パワー部品６における第１電流によって誘導される磁束及び制御ループでの第２パワー部品７における第２電流によって誘導される磁束が互いにキャンセルする効果を徐々に達成する。例えば、第１パワー部品６の第１電流の電流値が第２パワー部品７の第２電流の電流値よりも大きい場合、第１パワー部品６の基準面への投影と中心線Ｏ－Ｏ'との間の第１距離Ｘ１は、第２パワー部品７の基準面への投影と中心線Ｏ－Ｏ'との間の第２距離Ｘ２よりも大きく設定することができ、これによって、制御ループでの第１パワー部品６における第１電流によって誘導される磁束は、制御ループでの第２パワー部品７における第２電流によって誘導される磁束と徐々に等しくなる。第１パワー部品６の第１電流の電流値が第２パワー部品７の第２電流の電流値よりも小さい場合、第１パワー部品６の基準面への投影と中心線Ｏ－Ｏ'との間の第１距離Ｘ１は、第２パワー部品７の基準面への投影と中心線Ｏ－Ｏ'との間の第２距離Ｘ２よりも小さく設定することができ、これによって、制御ループでの第１パワー部品６における第１電流によって誘導される磁束は、制御ループでの第２パワー部品７における第２電流によって誘導される磁束と徐々に等しくなる。本実施形態では、第１距離Ｘ１の最小値は１ｍｍであり、かつ第２距離Ｘ２の最小値は１ｍｍである。
図１４を参照し、本発明の第１０実施形態のスイッチモジュールの構造模式図である。図１４に示すように、本実施形態のスイッチモジュール１ｉは、図１に示すスイッチモジュール１と類似しているが、本実施形態のスイッチモジュール１ｉと図１に示すスイッチモジュール１との違いは、本実施形態のスイッチモジュール１ｉが、第３パワー部品８をさらに含むことにある。第３パワー部品８、第１パワー部品６及び第２パワー部品７は、いずれも対応するスイッチデバイス３の共通導通端３２に接続され、第３パワー部品８は第３パワーピン８１及び第３パワー導体８２を含み、第３パワーピン８１は主回路基板上に設置され、第３パワー導体８２は、第３パワーピン８１と対応するスイッチデバイス３の共通導通端３２との間に接続され、第３パワー部品８は、第１電流及び第２電流の方向と同じである第３電流を有する。
本実施形態では、第１パワー部品６の第１電流、第２パワー部品７の第２電流、及び第３パワー部品８の第３電流の電流方向は、いずれもスイッチモジュール１ｉの共通導通端３２から対応するパワーピンに流れ、これにより、制御ループでの第２パワー部品７の第２電流によって誘導される磁束の方向は、制御ループでの同じ側に位置する第３パワー部品８の第３電流によって誘導される磁束の方向と同じであり、かつ制御ループでの反対側に位置する第１パワー部品６の第１電流によって誘導される磁束の方向と反対である。制御ループでの制御ループの両側に位置するパワー部品によって誘導される磁束をバランスさせるために、第１パワー部品６の第１パワーピン６１の基準面への投影と制御ループの中心線Ｏ－Ｏ'との間の第１距離Ｘ１は、第２パワー部品７の第２パワーピン７１の基準面への投影と制御ループの中心線Ｏ－Ｏ'との間の第２距離Ｘ２と等しくなる必要があり、かつ第３パワー部品８の第３パワーピン８１の基準面への投影と制御ループの中心線Ｏ－Ｏ'との間の最短距離（以下、第３距離と呼ぶ）は、第１距離Ｘ１及び第２距離Ｘ２よりもはるかに大きいため、制御ループでの第３パワー部品８における第３電流によって誘導される磁束は、全体の磁束への影響は小さいため、制御ループでの第１パワー部品６における第１電流によって誘導される磁束が、制御ループでの第２パワー部品７における第２電流によって誘導される磁束及び制御ループでの第３パワー部品８における第３電流によって誘導される磁束をほぼキャンセルすることができる。
もちろん、第３パワー部品８の数は、図１４に示す一つだけではなく、複数であってもよく、かつ第３パワー部品８の数が複数である場合、複数の第３パワー部品８は、制御ループの同じ側に同時に設置されてもよく、または、一部の第３パワー部品８が制御ループの一方の側に設置され、他の第３パワー部品８が制御ループの他方の側に設置されてもよい。しかし、第１パワーループ及び第２パワーループによる制御ループへの相互インダクタンスに応じて変化するスイッチモジュール１ｉのスイッチ速度を５０％向上させるために、第１制御部品４及び第２制御部品５によって構成される制御ループの両側に位置するパワー部品の数を制御する必要があり、例えば、制御ループの一方の側に位置する第１パワー部品６及び第３パワー部品８の数の合計を第１数、制御ループの他方の側に位置する第２パワー部品７及び第３パワー部品８の数の合計を第２数とし、第１数と第２数の差の絶対値は３以下である必要がある。
上記のように、本発明のスイッチモジュールの第１パワー部品の第１電流の電流方向と第２パワー部品の第２電流の電流方向は同じであり、かつ第１パワー部品の基準面への投影及び第２パワー部品の基準面への投影は、それぞれスイッチモジュールの制御ループの基準面への投影の両側に位置するため、本実施形態のスイッチモジュールの制御ループの相互インダクタンスが小さくなり、從って、スイッチモジュールの安全性能を向上させることができる。
もちろん、本発明はまた、他の様々な実施形態を有することができる。本発明の精神及び本質から逸脱しない限り、当業者は本発明に従って様々な変更及び変形を加えることが可能であり、これらの変更及び変形は、いずれも本発明の特許請求の範囲の保護範囲に属するべきである。
１、１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ、１ｇ、１ｈ、１ｉ：スイッチモジュール
１１：接続材料
２：基板
２ａ：第１基板
２ｂ：第２基板
３：スイッチデバイス
３ａ：第１スイッチデバイス
３ｂ：第２スイッチデバイス
３ｃ：第３スイッチデバイス
３１：第１制御端
３２：共通導通端
３３：第２パワー端
３４：第１面
３５：第２面
４：第１制御部品
４１：第１制御ピン
４２：第１制御導体
５：第２制御部品
５１：第２制御ピン
５２：第２制御導体
６：第１パワー部品
６１：第１パワーピン
６２：第１パワー導体
７：第２パワー部品
７１：第２パワーピン
７２：第２パワー導体
８：第３パワー部品
８１：第３パワーピン
８２：第３パワー導体
９：第４パワー部品
９１：第４パワーピン
９２：第４パワー導体
１０３：第３接続導体
１０：ダイオード
１０１：第１接続導体
１０２：第２接続導体
Ｐ１：第１電流
Ｐ２：第２電流
Φ１、Φ２：磁束総量
Ｏ－Ｏ'：中心線
Ｘ１：第１距離
Ｘ２：第２距離

Claims (16)

  1. 少なくとも一つの基板と、
    前記基板上に設置され、第１制御端と第２制御端を含む少なくとも一つのスイッチデバイスと、
    対応する前記スイッチデバイスに接続され、第１制御部品と第２制御部品を含み、前記第１制御部品が、対応する前記スイッチデバイスの前記第１制御端に接続され、前記第２制御部品が、対応する前記スイッチデバイスの前記第２制御端に接続される、少なくとも一つの制御ループと、
    それぞれ対応する前記スイッチデバイスに接続された第１パワー部品及び第２パワー部品と、
    を含むスイッチモジュールであって、
    前記第１パワー部品に第１電流が流れ、前記第２パワー部品に第２電流が流れ、前記第１電流と前記第２電流の電流方向が同じであり、前記第１パワー部品と前記第２パワー部品の同じ基準面への投影が、前記制御ループの前記基準面への投影の両側に位置し、
    前記基準面において、前記第１パワー部品及び前記第２パワー部品の投影が、それぞれ前記第１制御部品及び前記第２制御部品の投影の両側に位置し、前記第１制御部品及び前記第２制御部品の投影の間の中心線に対する前記第１パワー部品の投影及び前記第２パワー部品の投影の非対称度が可変であることを特徴とする、スイッチモジュール。
  2. 前記スイッチデバイスが第１パワー端、及び第２パワー端を含み、
    前記第１パワー部品と前記第２パワー部品が、対応する前記スイッチデバイスの前記第１パワー端に同時に接続され、または対応する前記スイッチデバイスの前記第２パワー端に同時に接続されることを特徴とする、請求項１に記載のスイッチモジュール。
  3. 前記第１制御部品及び前記第２制御部品の投影の間の中心線に対する前記第１パワー部品の投影及び前記第２パワー部品の投影の非対称度が６０％以下であることを特徴とする、請求項２に記載のスイッチモジュール。
  4. 前記基準面において、前記第１パワー部品の投影と前記中心線との距離が、前記第２パワー部品の投影と前記中心線との距離に等しいことを特徴とする、請求項３に記載のスイッチモジュール。
  5. 前記第１パワー部品における前記第１電流の電流値が、前記第２パワー部品における前記第２電流の電流値に等しいことを特徴とする、請求項４に記載のスイッチモジュール。
  6. 前記基準面において、前記第１パワー部品の投影または前記第２パワー部品の投影と前記中心線との最小距離が１ｍｍであることを特徴とする、請求項３に記載のスイッチモジュール。
  7. 前記第１電流の電流値が前記第２電流の電流値よりも大きい場合、前記基準面において、前記第１パワー部品の投影と前記中心線との距離が、前記第２パワー部品の投影と前記中心線との距離よりも大きく、
    前記第１電流の電流値が前記第２電流の電流値よりも小さい場合、前記基準面において、前記第１パワー部品の投影と前記中心線との距離が、前記第２パワー部品の投影と前記中心線との距離よりも小さいことを特徴とする、請求項３に記載のスイッチモジュール。
  8. 前記第１パワー部品と前記第２パワー部品が、対応する前記スイッチデバイスの前記第１パワー端に同時に接続され、
    前記第１パワー部品が第１パワー導体及び第１パワーピンを含み、前記第１パワー導体が、対応する前記スイッチデバイスの前記第１パワー端と前記第１パワーピンとの間に接続され、前記第２パワー部品が第２パワー導体及び第２パワーピンを含み、前記第２パワー導体が、対応する前記スイッチデバイスの前記第１パワー端と前記第２パワーピンとの間に接続され、
    前記第１制御部品が第１制御導体及び第１制御ピンを含み、前記第１制御導体が、対応する前記スイッチデバイスの前記第１制御端と前記第１制御ピンとの間に接続され、前記第２制御部品が第２制御導体及び第２制御ピンを含み、前記第２制御導体が、対応する前記スイッチデバイスの前記第２制御端と前記第２制御ピンとの間に接続され、
    前記第１パワー導体及び前記第２パワー導体の前記基準面への投影が、それぞれ前記第１制御導体及び前記第２制御導体の前記基準面への投影の両側に位置することを特徴とする、請求項２に記載のスイッチモジュール。
  9. 前記第１パワーピン及び前記第２パワーピンの前記基準面への投影が、それぞれ前記第１制御ピン及び前記第２制御ピンの前記基準面への投影の両側に位置することを特徴とする、請求項８に記載のスイッチモジュール。
  10. 対応する前記スイッチデバイスの前記第１パワー端に接続された一つまたは複数の第３パワー部品をさらに含み、
    前記第３パワー部品に、前記第１電流及び前記第２電流の方向と同じである第３電流が流れ、
    前記第３パワー部品の前記基準面への投影が、前記第１制御部品及び前記第２制御部品の前記基準面への投影の片側または両側に位置することを特徴とする、請求項８に記載のスイッチモジュール。
  11. 前記第１制御部品と前記第２制御部品の両側の一方の側の前記第１パワー部品と前記第３パワー部品の数の合計が第１数であり、前記第１制御部品と前記第２制御部品の両側の他方の側の前記第２パワー部品と前記第３パワー部品の数の合計が第２数であり、かつ前記第１数と前記第２数の差の絶対値が３以下であることを特徴とする、請求項１０に記載のスイッチモジュール。
  12. 対応する前記スイッチデバイスの前記第２パワー端に接続された第４パワー部品をさらに含むことを特徴とする、請求項８に記載のスイッチモジュール。
  13. 前記少なくとも一つのスイッチデバイスが、同じ前記基板上に設置された第１スイッチデバイスと第２スイッチデバイスを含み、前記第１スイッチデバイス及び前記第２スイッチデバイスが、それぞれ第１制御端、第２制御端、第１パワー端、及び第２パワー端を含み、
    前記少なくとも一つの制御ループが、第１制御ループと第２制御ループを含み、前記第１制御ループが、前記第１スイッチデバイスの前記第１制御端及び前記第２制御端に接続され、前記第２制御ループが、前記第２スイッチデバイスの前記第１制御端及び前記第２制御端に接続され、
    前記第１パワー部品が、前記第１スイッチデバイスの前記第１パワー端に接続され、前記第２パワー部品が、前記第２スイッチデバイスの前記第１パワー端に接続され、
    前記第１パワー部品及び前記第２パワー部品の前記基準面への投影が、前記第１制御ループ及び／または前記第２制御ループの前記基準面への投影の両側に位置することを特徴とする、請求項１に記載のスイッチモジュール。
  14. 前記第１制御ループ及び前記第２制御ループが、それぞれ第１制御部品と第２制御部品を含み、前記第１制御ループの第１制御部品が、前記第１スイッチデバイスの前記第１制御端に接続され、前記第１制御ループの第２制御部品が、前記第１スイッチデバイスの前記第２制御端に接続され、前記第２制御ループの第１制御部品が、前記第２スイッチデバイスの前記第１制御端に接続され、前記第２制御ループの第２制御部品が、前記第２スイッチデバイスの前記第２制御端に接続され、
    前記第１パワー部品及び前記第２パワー部品の前記基準面への投影が、それぞれ前記第１制御ループの前記第１制御部品及び前記第２制御部品の前記基準面への投影の両側に位置し、または、
    前記第１パワー部品及び前記第２パワー部品の前記基準面への投影が、それぞれ前記第１制御ループ及び前記第２制御ループのすべての前記第１制御部品及び前記第２制御部品の前記基準面への投影の両側に位置することを特徴とする、請求項１３に記載のスイッチモジュール。
  15. 前記第１制御ループ及び前記第２制御ループが、同じ前記第１制御部品または同じ前記第２制御部品を共有することを特徴とする、請求項１４に記載のスイッチモジュール。
  16. 前記少なくとも一つの基板が第１基板及び第２基板を含み、前記少なくとも一つのスイッチデバイスが第１スイッチデバイス及び第２スイッチデバイスを含み、前記第１スイッチデバイスが前記第１基板に設置され、前記第２スイッチデバイスが前記第２基板に設置され、前記第１スイッチデバイス及び前記第２スイッチデバイスが、それぞれ第１制御端、第２制御端、第１パワー端、及び第２パワー端を含み、
    各前記制御ループが第１制御部品と第２制御部品を含み、
    前記スイッチモジュールが第１接続導体及び第２接続導体をさらに含み、前記第１接続導体の両端が、それぞれ前記第１スイッチデバイスの前記第１パワー端及び前記第２スイッチデバイスの前記第２パワー端に接続され、前記第２接続導体の両端が、それぞれ前記第１スイッチデバイスの前記第１パワー端及び前記第２スイッチデバイスの前記第２パワー端に接続され、かつ、
    前記基準面において、前記第１接続導体及び前記第２接続導体の投影が、それぞれ前記第１スイッチデバイスに対応する前記第１制御部品及び前記第２制御部品の投影の両側に位置することを特徴とする、請求項１に記載のスイッチモジュール。
JP2022141786A 2021-11-18 2022-09-06 スイッチモジュール Active JP7483814B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111370610.7A CN116137490A (zh) 2021-11-18 2021-11-18 开关模块
CN202111370610.7 2021-11-18

Publications (2)

Publication Number Publication Date
JP2023075025A JP2023075025A (ja) 2023-05-30
JP7483814B2 true JP7483814B2 (ja) 2024-05-15

Family

ID=83151430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022141786A Active JP7483814B2 (ja) 2021-11-18 2022-09-06 スイッチモジュール

Country Status (4)

Country Link
US (1) US20230155509A1 (ja)
EP (1) EP4184570A3 (ja)
JP (1) JP7483814B2 (ja)
CN (1) CN116137490A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018043535A1 (ja) 2016-09-02 2018-03-08 ローム株式会社 パワーモジュール、駆動回路付パワーモジュール、および産業機器、電気自動車またはハイブリッドカー
WO2019235146A1 (ja) 2018-06-08 2019-12-12 ローム株式会社 半導体モジュール

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6016007A (en) * 1998-10-16 2000-01-18 Northrop Grumman Corp. Power electronics cooling apparatus
JP2021177519A (ja) * 2020-05-08 2021-11-11 株式会社東芝 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018043535A1 (ja) 2016-09-02 2018-03-08 ローム株式会社 パワーモジュール、駆動回路付パワーモジュール、および産業機器、電気自動車またはハイブリッドカー
WO2019235146A1 (ja) 2018-06-08 2019-12-12 ローム株式会社 半導体モジュール

Also Published As

Publication number Publication date
CN116137490A (zh) 2023-05-19
JP2023075025A (ja) 2023-05-30
EP4184570A2 (en) 2023-05-24
US20230155509A1 (en) 2023-05-18
EP4184570A3 (en) 2023-08-30

Similar Documents

Publication Publication Date Title
JP6647294B2 (ja) フェライトビーズを有するスイッチング回路
US8461623B2 (en) Power semiconductor module
US10103641B2 (en) Power converter with parasitic inductance reduced by counter conductor
JP2015115464A (ja) 半導体装置
JP4826845B2 (ja) パワー半導体モジュール
US10163811B2 (en) Semiconductor package structure based on cascade circuits
JP6319509B2 (ja) 半導体装置
JP2014121123A (ja) 電源装置
US10536090B2 (en) Bus bar structure and power conversion device using same
JPWO2019202774A1 (ja) Ｅｓｄ保護素子
JP7483814B2 (ja) スイッチモジュール
JP2017212446A (ja) パワー整流モジュール
US20210044261A1 (en) High-frequency power amplifier
JP7371151B2 (ja) スイッチモジュール
JP2014063806A (ja) 半導体装置
US20100044093A1 (en) Layout geometries for differential signals
WO2023002739A1 (ja) パワー半導体モジュール及びそれを用いた電力変換装置
CN213071122U (zh) 屏蔽结构和半导体器件
CN220526917U (zh) Igbt功率模块
US20230402922A1 (en) Power converter
US9613918B1 (en) RF power multi-chip module package
EP3321959A1 (en) Power semiconductor module
JP2022062571A (ja) 電気機器及び電力変換装置
RU2019102414A (ru) Полупроводниковое устройство
JP2022049634A (ja) 半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240501

R150 Certificate of patent or registration of utility model

Ref document number: 7483814

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150