JP7482967B2 - 表示パネル及び表示装置 - Google Patents

表示パネル及び表示装置 Download PDF

Info

Publication number
JP7482967B2
JP7482967B2 JP2022170243A JP2022170243A JP7482967B2 JP 7482967 B2 JP7482967 B2 JP 7482967B2 JP 2022170243 A JP2022170243 A JP 2022170243A JP 2022170243 A JP2022170243 A JP 2022170243A JP 7482967 B2 JP7482967 B2 JP 7482967B2
Authority
JP
Japan
Prior art keywords
disposed
layer
insulating film
electrode
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022170243A
Other languages
English (en)
Other versions
JP2023099444A (ja
Inventor
恩 智 朴
仁 孝 韓
大 榮 徐
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2023099444A publication Critical patent/JP2023099444A/ja
Application granted granted Critical
Publication of JP7482967B2 publication Critical patent/JP7482967B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本開示の実施形態は、表示パネル及び表示装置に関する。
表示装置は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）、ストレージキャパシタ、及び複数の配線を含む。表示装置が作製される基板は、薄膜トランジスタ、キャパシタ、配線などの微細パターンで構成され、薄膜トランジスタ、ストレージキャパシタ、及び配線間の複雑な接続により、表示装置が動作する。近年、表示装置の工程が複雑になるにつれて、工程の簡略化が求められている。
本開示の実施形態は、工程を簡単にすることができ、工程に必要なマスク数を減らすことができる表示パネル及び表示装置に関する。
本開示の実施形態は、内部光によって駆動トランジスタの特性が低下するのを防ぐことができる表示パネル及び表示装置に関する。
本開示の実施形態は、信号ラインの下に配置された構成による段差によって信号ラインの破損が発生するのを防ぐことができる表示パネル及び表示装置に関する。
本開示の実施形態は、基板上に配置された第１～第４の信号ライン及びアクティブ層と、アクティブ層の上面の一部に配置され、互いに離隔された第１の金属層及び第２の金属層と、第１及び第２の金属層が配置された基板上に配置された第１の絶縁膜と、第１の絶縁膜上に配置され、アクティブ層上に配置された第１及び第２の金属層の少なくとも一部に重畳し、第１～第４の信号ラインと重畳され、アクティブ層の上面の一部に重畳しない第２の絶縁膜と、アクティブ層上に配置され、第１の絶縁膜上に配置され、第２の絶縁膜に重畳しない電極パターンと、第２の絶縁膜上に配置され、互いに離隔された第１の電極及び第１～第４の信号ラインと交差する第５の信号ラインと、第１の電極上に配置された発光層と、発光層上に配置された第２の電極とを含み、第１の電極は、アクティブ層上に配置された第１の金属層の上面に接触し、第５の信号ラインは、第１の電極と同一層に配置された表示装置を提供することができる。
本開示の実施形態は、発光領域及び非発光領域に区分けられた基板と、基板上に配置された第１～第４の信号ライン及びアクティブ層と、アクティブ層の上面の一部に配置され、互いに離隔された第１の金属層及び第２の金属層と、第１及び第２の金属層が配置された基板上に配置された第１の絶縁膜と、第１の絶縁膜上に配置され、アクティブ層上に配置された第１及び第２の金属層の少なくとも一部に重畳し、第１～第４の信号ラインに重畳し、アクティブ層の上面の一部に重畳しない第２の絶縁膜と、アクティブ層上に配置され、第１の絶縁膜上に配置され、第２の絶縁膜に重畳しない電極パターンと、第２の絶縁膜上に配置され、互いに離隔された第１の電極及び第１～第４の信号ラインと交差する第５の信号ラインと、第１の電極上に配置された発光層と、発光層上に配置された第２の電極とを含み、第１の電極は、アクティブ層上に配置された第１の金属層の上面に接触し、第５の信号ラインは、有機発光素子の第１の電極と同一層に配置された表示パネルを提供することができる。
本開示の実施形態によれば、アクティブ層、複数の信号ライン及びパッド電極を同一工程で形成し、有機発光素子の第１の電極、少なくとも１つの信号ライン、電極パターン、プレート及びパッド電極を同一工程で形成することにより、工程を簡略化することができ、工程中に必要なマスク数を減らすことができる表示パネル及び表示装置を提供することができる。
本開示の実施形態によれば、開口部と駆動トランジスタとの距離が離れており、第３の絶縁膜に設けられた複数のスリットを介して、内部光が駆動トランジスタのチャネル領域に到達できないようにすることで、駆動トランジスタの特性が低下することを防止できる表示パネル及び表示装置を提供することができる。
本開示の実施形態によれば、少なくとも１つの信号ラインが、有機発光素子の第１の電極と同一層に配置されることにより、信号ラインの下に配置された構成による段差により、信号ラインの破損が発生することを防止できる表示パネル及び表示装置を提供することができる。
本開示の実施形態による有機発光表示装置の概略的なシステム構成図である。 本開示の実施形態による有機発光表示パネルＰＮＬが、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）有機発光表示パネルの場合、サブピクセルＳＰの構造を示す図である。 本開示の実施形態による有機発光表示装置のアクティブ領域に配置されたサブピクセルの一部領域を示す平面図である。 図３のＡ－Ｂ、Ｃ－Ｄ及びＥ－Ｆに沿って切断した断面図である。 有機発光素子の第１の電極、電極パターン、プレート及び第３のパッド電極を形成する工程を簡略に示す図である。 有機発光素子の第１の電極、電極パターン、プレート及び第３のパッド電極を形成する工程を簡略に示す図である。 有機発光素子の第１の電極、電極パターン、プレート及び第３のパッド電極を形成する工程を簡略に示す図である。 有機発光素子の第１の電極、電極パターン、プレート及び第３のパッド電極を形成する工程を簡略に示す図である。 有機発光素子の第１の電極、電極パターン、プレート及び第３のパッド電極を形成する工程を簡略に示す図である。 有機発光素子の第１の電極、電極パターン、プレート及び第３のパッド電極を形成する工程を簡略に示す図である。 有機発光素子の第１の電極、電極パターン、プレート及び第３のパッド電極を形成する工程を簡略に示す図である。 有機発光素子の第１の電極、電極パターン、プレート及び第３のパッド電極を形成する工程を簡略に示す図である。 有機発光素子の第１の電極、電極パターン、プレート及び第３のパッド電極を形成する工程を簡略に示す図である。 図４のＧ－Ｈに沿って切断した断面図である。 比較例による第５の信号ラインの位置を示す断面図である。 本開示の実施形態による表示装置の別の断面構造を示す図である。 本開示の実施形態による表示装置の概略的な断面構造を示す図である。 本開示の実施形態による表示装置の概略的な断面構造を示す図である。 本開示の実施形態による表示装置が、アクティブ領域内で光漏れ現象を防止することができる構造を示す平面図である。 図１９のＩ－Ｊに沿って切断した断面図である。 本開示の実施形態による表示装置の駆動トランジスタ（例えば、第１のトランジスタ）に入射した光量と、比較例による表示装置の駆動トランジスタに入射した光量とを比較したグラフである。
以下、本開示の一部の実施形態を、例示的な図面を参照して詳細に説明する。各図面の構成要素に参照符号を付け加えるにおいて、同一の構成要素については、たとえ他の図面上に表示されていても、可能な限り同一の符号を付することがある。なお、本開示を説明するに当たって、関連する公知の構成又は機能の具体的な説明が、本開示の要旨を曖昧にすることがあると判断される場合、その詳細な説明は省略する。本明細書上で言及した「含む」、「有する」、「構成される」などが使用される場合、「～のみ」が使用されない限り、他の部分が追加されてもよい。構成要素を単数として表現した場合に、特に明示的な記載事項のない限り、複数を含む場合を含むことができる。
また、本開示の構成要素を説明するにあたって、第１、第２、Ａ、Ｂ、（ａ）、（ｂ）などの用語を使用することができる。これらの用語は、その構成要素を、他の構成要素と区別するためのものであるだけで、その用語によって当該構成要素の本質、順番、順序又は数などが限定されない。
構成要素の位置関係についての説明において、２つ以上の構成要素が、「連結」、「結合」又は「接続」されると記載されている場合、２つ以上の構成要素が、直接「連結」、「結合」又は「接続」され得るが、２つ以上の構成要素と他の構成要素とが、さらに「介在」され、「連結」、「結合」又は「接続」されることも可能であることを理解されたい。ここで、他の構成要素は、互いに「連結」、「結合」又は「接続」される２つ以上の構成要素のうち１つ以上に含まれてもよい。
構成要素や、動作方法や作製方法などに関する時間的流れの関係の説明において、例えば、「～後に」、「～に続いて」、「～次に」、「～前に」などで、時間的先後関係又は流れ的前後関係が説明される場合、「直ちに」又は「直接」が使用されていない限り、連続的でない場合も含み得る。
一方、構成要素に関する数値又はその対応情報（例えば、レベルなど）が言及されている場合、別途の明示的な記載がなくても、数値又はその対応情報は、各種要因（例えば、工程上の要因、内部又は外部の衝撃、ノイズなど）によって発生できる誤差の範囲を含むと解釈され得る。
以下、添付の図面を参照して、本開示の様々な実施形態を詳細に説明する。
図１は、本開示の実施形態による有機発光表示装置の概略的なシステム構成図である。本開示の実施形態による有機発光表示装置１００は、有機発光表示装置１００、照明装置、発光装置などを含むことができる。以下では、説明の便宜のために、有機発光表示装置１００を中心に説明する。しかしながら、有機発光表示装置１００だけでなく、トランジスタを含むだけであれば、照明装置、発光装置などの他の様々な有機発光表示装置１００にも同様に適用できる。
本開示の実施形態による有機発光表示装置１００は、映像を表示するか、光を出力する表示パネルＰＮＬと、これらの表示パネルＰＮＬを駆動するための駆動回路とを含むことができる。また、本開示の実施形態による有機発光表示装置１００は、発光素子が配置される基板方向に、光が出射される下部発光方式の有機発光表示装置であってもよいが、本開示はこれに限定されない。場合によって、本開示の有機発光表示装置１００は、発光素子が配置される基板と反対面に、光が出射される上部発光方式であるか、発光素子から発光された光が、基板方向と、基板の反対面とに出射される両面発光方式であり得る。
表示パネルＰＮＬは、複数のデータラインＤＬ及び複数のゲートラインＧＬを配置することができる。そして、表示パネルＰＮＬには、複数のデータラインＤＬ及び複数のゲートラインＧＬによって定義される複数のサブピクセルＳＰがマトリクス型で配列できる。表示パネルＰＮＬで複数のデータラインＤＬと複数のゲートラインＧＬとは、交差して配置されてもよい。例えば、複数のゲートラインＧＬは、行（Ｒｏｗ）又は列（Ｃｏｌｕｍｎ）に配列でき、複数のデータラインＤＬは、列又は行に配列できる。以下では、説明の便宜のために、複数のゲートラインＧＬは、行に配列され、複数のデータラインＤＬは、列に配列されると仮定する。
表示パネルＰＮＬには、サブピクセル構造などに応じて、複数のデータラインＤＬ及び複数のゲートラインＧＬの他に、異なる種類の信号配線が配置され得る。表示パネルＰＮＬには、駆動電源ライン、基準電源ライン、又は共通電源ラインなどがさらに配置されてもよい。表示パネルＰＮＬに配置される信号配線の種類は、サブピクセル構造などによって変わり得る。そして、本明細書では、信号配線は、信号が印加される電極を含む概念である場合もある。表示パネルＰＮＬは、画像（映像）が表示されるアクティブ領域ＡＡと、その外郭領域で、画像が表示されない非アクティブ領域ＮＡとを含むことができる。ここで、非アクティブ領域ＮＡは、ベゼル領域とも呼ばれる。
アクティブ領域ＡＡには、画像表示用の複数のサブピクセルＳＰが配置される。非アクティブ領域ＮＡには、データドライバＤＤＲが電気的に接続されるためのパッド領域が配置され得る。そして、非アクティブ領域ＮＡには、パッド領域と複数のデータラインＤＬとの間の接続のための複数のデータリンクラインが配置されてもよい。ここで、複数のデータリンクラインは、複数のデータラインＤＬが、非アクティブ領域ＮＡに延びる部分であってもよく、複数のデータラインＤＬと電気的に接続された別途のパターンであってもよい。
また、非アクティブ領域ＮＡには、データドライバＤＤＲが電気的に接続されるパッド部を介して、ゲートドライバＧＤＲに、ゲート駆動に必要な電圧（信号）を伝達するためのゲート駆動関連の配線が配置され得る。例えば、ゲート駆動関連の配線は、クロック信号を伝達するためのクロック配線、ゲート電圧（ＶＧＨ、ＶＧＬ）を伝達するゲート電源ライン、及びスキャン信号生成に必要な各種制御信号を伝達するゲート駆動制御信号配線などを含むことができる。このようなゲート駆動関連の配線は、アクティブ領域ＡＡに配置されるゲートラインＧＬとは異なり、非アクティブ領域ＮＡに配置される。
駆動回路は、複数のデータラインＤＬを駆動するデータドライバＤＤＲと、複数のゲートラインＧＬを駆動するゲートドライバＧＤＲと、データドライバＤＤＲ及びゲートドライバＧＤＲを制御するコントローラＣＴＲなどを含むことができる。
データドライバＤＤＲは、複数のデータラインＤＬにデータ電圧を出力することによって、複数のデータラインＤＬを駆動することができる。ゲートドライバＧＤＲは、複数のゲートラインＧＬにスキャン信号を出力することによって、複数のゲートラインＧＬを駆動することができる。
コントローラＣＴＲは、データドライバＤＤＲ及びゲートドライバＧＤＲの駆動動作に必要な各種制御信号ＤＣＳ、ＧＣＳを供給して、データドライバＤＤＲ及びゲートドライバＧＤＲの駆動動作を制御することができる。また、コントローラＣＴＲは、映像データＤＡＴＡを、データドライバＤＤＲに供給できる。コントローラＣＴＲは、各フレームで実現されるタイミングに従ってスキャンを開始する。そして、コントローラＣＴＲは、外部から入力される入力映像データを、データドライバＤＤＲで使用するデータ信号形式に合わせて切り替え、切替えられた映像データＤＡＴＡを出力し、スキャンに合わせて適当な時間にデータ駆動を制御する。
コントローラＣＴＲは、データドライバＤＤＲ及びゲートドライバＧＤＲを制御するために、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、入力データイネーブル（ＤＥ：Ｄａｔａ Ｅｎａｂｌｅ）信号、及びクロック信号ＣＬＫなどのタイミング信号を、外部（例えば、ホストシステム）から入力され、各種制御信号を生成することができる。そして、コントローラＣＴＲは、生成された各種制御信号を、データドライバＤＤＲ及びゲートドライバＧＤＲに出力する。例えば、コントローラＣＴＲは、ゲートドライバＧＤＲを制御するために、ゲートスタートパルス（ＧＳＰ：Ｇａｔｅ Ｓｔａｒｔ Ｐｕｌｓｅ）、ゲートシフトクロック（ＧＳＣ：Ｇａｔｅ Ｓｈｉｆｔ Ｃｌｏｃｋ）、及びゲート出力イネーブル信号（ＧＯＥ：Ｇａｔｅ Ｏｕｔｐｕｔ Ｅｎａｂｌｅ）などを含む各種ゲート制御信号（ＧＣＳ：Ｇａｔｅ Ｃｏｎｔｒｏｌ Ｓｉｇｎａｌ）を出力する。
また、コントローラＣＴＲは、データドライバＤＤＲを制御するために、ソーススタートパルス（ＳＳＰ：Ｓｏｕｒｃｅ Ｓｔａｒｔ Ｐｕｌｓｅ）、ソースサンプリングクロック（ＳＳＣ：Ｓｏｕｒｃｅ Ｓａｍｐｌｉｎｇ Ｃｌｏｃｋ）、及びソース出力イネーブル信号（ＳＯＥ：Ｓｏｕｒｃｅ Ｏｕｔｐｕｔ Ｅｎａｂｌｅ）などを含む各種データ制御信号（ＤＣＳ：Ｄａｔａ Ｃｏｎｔｒｏｌ Ｓｉｇｎａｌ）を出力する。コントローラＣＴＲは、通常のディスプレイ技術で使用されるタイミングコントローラ（Timing Controller）であり得る。あるいは、コントローラＣＴＲは、タイミングコントローラを含めて、他の制御機能もさらに実行できる制御装置であってもよい。コントローラＣＴＲは、データドライバＤＤＲと別の部品として実施することもできる。あるいは、コントローラＣＴＲは、データドライバＤＤＲと統合されて、集積回路で実装されてもよい。
データドライバＤＤＲは、コントローラＣＴＲから映像データＤＡＴＡを入力され、複数のデータラインＤＬにデータ電圧を供給することにより、複数のデータラインＤＬを駆動する。ここで、データドライバＤＤＲは、ソースドライバとも呼ばれる。データドライバＤＤＲは、様々なインターフェースを介して、コントローラＣＴＲと各種信号をやり取りすることができる。
ゲートドライバＧＤＲは、複数のゲートラインＧＬにスキャン信号を順次供給することにより、複数のゲートラインＧＬを順次駆動する。ここで、ゲートドライバＧＤＲは、スキャンドライバとも呼ばれる。ゲートドライバＧＤＲは、コントローラＣＴＲの制御に応じて、オンＯｎ電圧又はオフＯｆｆ電圧のスキャン信号を、複数のゲートラインＧＬに順次供給する。
データドライバＤＤＲは、ゲートドライバＧＤＲによって特定のゲートラインが開かれると、コントローラＣＴＲから受信した映像データＤＡＴＡを、アナログ形式のデータ電圧に変換して、複数のデータラインＤＬに供給する。データドライバＤＤＲは、表示パネルＰＮＬの一側（例えば、上側又は下側）に位置することができる。しかし、これに限定されない。例えば、データドライバＤＤＲは、駆動方式又は表示パネル設計方式などに応じて、表示パネルＰＮＬの両側（例えば、上側と下側）の両方に位置してもよい。
ゲートドライバＧＤＲは、表示パネルＰＮＬの一側（例えば、左側又は右側）に位置することができる。しかし、これに限定されない。例えば、ゲートドライバＧＤＲは、駆動方式又は表示パネル設計方式等に応じて、表示パネルＰＮＬの両側（例えば、左側と右側）の両方に位置してもよい。データドライバＤＤＲは、１つ以上のソースドライバ集積回路（ＳＤＩＣ：Ｓｏｕｒｃｅ Ｄｒｉｖｅｒ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を含むように実装できる。
各ソースドライバ集積回路ＳＤＩＣは、シフトレジスタ（Ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ）、ラッチ回路（Ｌａｔｃｈ Ｃｉｒｃｕｉｔ）、デジタルアナログコンバータ（ＤＡＣ：Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）、及び出力バッファ（Ｏｕｔｐｕｔ Ｂｕｆｆｅｒ）などを含むことができる。データドライバＤＤＲは、場合によっては、１つ以上のアナログデジタルコンバータ（ＡＤＣ：Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）をさらに含むことができる。
各ソースドライバ集積回路ＳＤＩＣは、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）タイプ又はＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）タイプで表示パネルＰＮＬのボンディングパッド（Ｂｏｎｄｉｎｇ Ｐａｄ）に接続することができる。あるいは、各ソースドライバ集積回路ＳＤＩＣは、表示パネルＰＮＬ上に直接配置されてもよい。場合によっては、各ソースドライバ集積回路ＳＤＩＣは、表示パネルＰＮＬに集積化して配置することができる。また、各ソースドライバ集積回路ＳＤＩＣは、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）タイプで実装できる。この場合、各ソースドライバ集積回路ＳＤＩＣは、回路フィルム上に実装できる。そして、回路フィルム上に実装された各ソースドライバ集積回路ＳＤＩＣは、回路フィルムを介して、表示パネルＰＮＬにおけるデータラインＤＬと電気的に接続され得る。
ゲートドライバＧＤＲは、複数のゲート駆動回路ＧＤＣを含むことができる。ここで、複数のゲート駆動回路ＧＤＣは、複数のゲートラインＧＬにそれぞれ対応することができる。
各ゲート駆動回路ＧＤＣは、シフトレジスタ（Ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ）及びレベルシフタ（Ｌｅｖｅｌ Ｓｈｉｆｔｅｒ）等を含むことができる。各ゲート駆動回路ＧＤＣは、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）タイプ又はＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）タイプで表示パネルＰＮＬのボンディングパッド（Ｂｏｎｄｉｎｇ Ｐａｄ）に接続することができる。また、各ゲート駆動回路ＧＤＣは、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式で実装できる。この場合、各ゲート駆動回路ＧＤＣは、回路フィルム上に実装できる。回路フィルムに実装された各ゲート駆動回路ＧＤＣは、回路フィルムを介して、表示パネルＰＮＬにおけるゲートラインＧＬと電気的に接続されてもよい。また、各ゲート駆動回路ＧＤＣは、ＧＩＰ（Ｇａｔｅ Ｉｎ Ｐａｎｅｌ）タイプで実現され、表示パネルＰＮＬに組み込まれてもよい。したがって、各ゲート駆動回路ＧＤＣは、表示パネルＰＮＬに直接形成できる。
図２は、本開示の実施形態による有機発光表示パネルＰＮＬが、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）有機発光表示パネルである場合、サブピクセルＳＰの構造を示す図である。
図２を参照すると、ＯＬＥＤ有機発光表示パネルである有機発光表示パネルＰＮＬにおける各サブピクセルＳＰは、駆動トランジスタＴ１のゲートノードに対応する第１のノードＮ１に、データ電圧Ｖｄａｔａを伝達するための第２のトランジスタＴ２と、映像信号電圧に対応するデータ電圧Ｖｄａｔａ又はそれに対応する電圧を、１フレーム時間の間、維持するストレージキャパシタＣｓｔとをさらに含むように構成できる。
有機発光素子ＯＬＥＤは、第１の電極（アノード電極又はカソード電極）、少なくとも１層の発光層を含む有機層、及び、第２の電極（カソード電極又はアノード電極）などからなり得る。一例として、有機発光素子ＯＬＥＤの第２の電極には、ベース電圧ＥＶＳＳが印加され得る。
駆動トランジスタＴ１は、有機発光素子ＯＬＥＤに駆動電流を供給することによって、有機発光素子ＯＬＥＤを駆動する。駆動トランジスタＴ１は、第１のノードＮ１、第２のノードＮ２及び第３のノードＮ３を有する。第１～第３のノードＮ１、Ｎ２、Ｎ３の「ノード」は、同じ電気的状態を有する支点、電極又は配線を意味することができる。これらの第１のノードＮ１、第２のノードＮ２及び第３のノードＮ３のそれぞれは、１つ以上の電極から構成されてもよい。
駆動トランジスタＴ１の第１のノードＮ１は、ゲートノードに対応するノードであり、第２のトランジスタＴ２のソースノード又はドレインノードと電気的に接続され得る。駆動トランジスタＴ１の第２のノードＮ２は、有機発光素子ＯＬＥＤの第１の電極と電気的に接続され得、ソースノード又はドレインノードであり得る。駆動トランジスタＴ１の第３のノードＮ３は、駆動電圧ＥＶＤＤが印加されるノードであり、駆動電圧ＥＶＤＤを供給する駆動電圧ライン（ＤＶＬ：Ｄｒｉｖｉｎｇ Ｖｏｌｔａｇｅ Ｌｉｎｅ）と電気的に接続され得、ドレインノード又はソースノードであり得る。
駆動トランジスタＴ１と第２のトランジスタＴ２とは、ｎ型で実現されてもよく、ｐ型で実現されてもよい。第２のトランジスタＴ２は、データラインＤＬと、駆動トランジスタＴ１の第１のノードＮ１との間に電気的に接続され、ゲートラインを介して、第１のスキャン信号ＳＣＡＮ１をゲートノードに印加されて制御できる。このような第２のトランジスタＴ２は、スキャン信号ＳＣＡＮによってターンオンされ、データラインＤＬから供給されたデータ電圧Ｖｄａｔａを、駆動トランジスタＴ１の第１のノードＮ１に伝達できる。
ストレージキャパシタＣｓｔは、駆動トランジスタＴ１の第１のノードＮ１と第２のノードＮ２との間に電気的に接続され得る。このようなストレージキャパシタＣｓｔは、駆動トランジスタＴ１の第１のノードＮ１と、第２のノードＮ２との間に存在する内部容量である寄生容量（例えば、Ｃｇｓ、Ｃｇｄ）ではなく、駆動トランジスタＴ１の外部に意図的に設計した外部容量である。
第３のトランジスタＴ３は、駆動トランジスタＴ１の第２のノードＮ２と、基準電圧ラインＲＶＬとの間に電気的に接続され、ゲートノードに第２のスキャン信号ＳＣＡＮ２を印加されて、オン－オフが制御され得る。第３のトランジスタＴ３のドレインノード又はソースノードは、基準電圧ラインＲＶＬに電気的に接続され、第３のトランジスタＴ３のソースノード又はドレインノードは、駆動トランジスタＴ１の第２のノードＮ２に電気的に接続され得る。第３のトランジスタＴ３は、一例として、ディスプレイ駆動時の区間でターンオンすることができ、駆動トランジスタＴ１の特性値又は有機発光ダイオードＯＬＥＤの特性値をセンシングするためのセンシング駆動時の区間でターンオンすることができる。第３のトランジスタＴ３は、当該駆動タイミング（例えば、ディスプレイ駆動タイミング又はセンシング駆動時の区間内初期化タイミング）に合わせて、第２のスキャン信号ＳＣＡＮ２によりターンオンされ、基準電圧ラインＲＶＬに供給された基準電圧Ｖｒｅｆを、駆動トランジスタＴ１の第２のノードＮ２に伝達することができる。
また、第３のトランジスタＴ３は、当該駆動タイミング（例えば、センシング駆動時の区間内サンプリングタイミング）に合わせて、第２のスキャン信号ＳＣＡＮ２によってターンオンされ、駆動トランジスタＴ１の第２のノードＮ２の電圧を、基準電圧ラインＲＶＬに伝達できる。言い換えれば、第３のトランジスタＴ３は、駆動トランジスタＴ１の第２のノードＮ２の電圧状態を制御するか、駆動トランジスタＴ１の第２のノードＮ２の電圧を、基準電圧ラインＲＶＬに伝達することができる。
ここで、基準電圧ラインＲＶＬは、基準電圧ラインＲＶＬの電圧をセンシングして、デジタル値に変換し、デジタル値を含むセンシングデータを出力するアナログデジタルコンバータと電気的に接続できる。
アナログデジタルコンバータは、データドライバＤＤＲを実装したソースドライバ集積回路ＳＤＩＣの内部に含まれてもよい。アナログデジタルコンバータから出力されたセンシングデータは、駆動トランジスタＴ１の特性値（例えば、閾値電圧、移動度など）又は有機発光ダイオードＯＬＥＤの特性値（例えば、閾値電圧など）をセンシングするために使用できる。
駆動トランジスタＴ１、第２のトランジスタＴ２及び第３のトランジスタＴ３のそれぞれは、ｎ型のトランジスタでもｐ型のトランジスタでもよい。一方、第１のスキャン信号ＳＣＡＮ１及び第２のスキャン信号ＳＣＡＮ２は、別個のゲート信号であり得る。この場合、第１のスキャン信号ＳＣＡＮ１及び第２のスキャン信号ＳＣＡＮ２は、異なるゲートラインを介して、第２のトランジスタＴ２のゲートノード及び第３のトランジスタＴ３のゲートノードにそれぞれ印加されることもある。
場合によっては、第１のスキャン信号ＳＣＡＮ１と第２のスキャン信号ＳＣＡＮ２とは、同じゲート信号であってもよい。この場合、第１のスキャン信号ＳＣＡＮ１及び第２のスキャン信号ＳＣＡＮ２は、同一のゲートラインを介して、第２のトランジスタＴ２のゲートノード及び第３のトランジスタＴ３のゲートノードに共通に印加されてもよい。
図２に例示された各サブピクセルの構造は、説明のための例示であるだけで、１つ以上のトランジスタをさらに含むか、場合によっては、１つ以上のストレージキャパシタをさらに含むこともある。又は、複数のサブピクセルのそれぞれが、同じ構造になっても、複数のサブピクセルの一部が異なる構造になってもよい。
図３は、本開示の実施形態による有機発光表示装置のアクティブ領域に配置されたサブピクセルの一部領域を示す平面図である。
図３を参照すると、本開示の実施形態による有機発光表示装置１００のアクティブ領域ＡＡには、複数のサブピクセルＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４が配置され得る。各サブピクセルＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４は、少なくとも１つの発光領域ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４、及び、少なくとも１つの回路領域を含むことができる。
例えば、第１のサブピクセルＳＰ１は、第１の発光領域ＥＡ１及び回路領域を含み、第２のサブピクセルＳＰ２は、第２の発光領域ＥＡ２及び回路領域を含み、第３のサブピクセルＳＰ３は、第３の発光領域ＥＡ３及び回路領域を含み、第４のサブピクセルＳＰ４は、第４の発光領域ＥＡ４及び回路領域を含むことができる。
また、第１のサブピクセルＳＰ１、第２のサブピクセルＳＰ２、第３のサブピクセルＳＰ３及び第４のサブピクセルＳＰ４は、１つのピクセルＰｉｘｅｌに含まれてもよいが、これに限定されない。開示の実施形態による有機発光表示装置１００は、１つのピクセルが２つ以上のサブピクセルを含む構造であれば、十分である。
第１の発光領域ＥＡ１は、赤色光を発光する領域であり、第２の発光領域ＥＡ２は、白色光を発光する領域であり、第３の発光領域ＥＡ３は、青色光を発光する領域であり、第４の発光領域ＥＡ４は、緑色光を発光する領域であり得るが、本開示の実施形態による有機発光表示装置は、これに限定されない。
第１の発光領域ＥＡ１と対応する領域には、第１の発光領域ＥＡ１の面積より大きい第１のカラーフィルタ３７１が配置され得、第３の発光領域ＥＡ３に対応する領域には、第３の発光領域ＥＡ３の面積より大きい第２のカラーフィルタ３７２が配置され得、第４の発光領域ＥＡ４と対応する領域には、第４の発光領域ＥＡ４の面積よりも大きい第３のカラーフィルタ３７３が配置され得る。
第２の発光領域ＥＡ２と対応する領域には、カラーフィルタが未配置であり得るが、本開示の実施形態は、これに限定されない。第１のカラーフィルタ３７１は、赤色カラーフィルタであり、第２のカラーフィルタ３７２は、青色カラーフィルタであり、第３のカラーフィルタ３７３は、緑色カラーフィルタであり得る。第１～第４の発光領域ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４のうち少なくとも２つの発光領域の面積は、互いに異なっていてもよく、場合によっては、第１～第４の発光領域ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４のそれぞれの面積は、同じであってもよい。
本開示の実施形態による有機発光表示装置１００のバンク３９０は、発光領域ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４と、非発光領域とを含むことができる。発光領域ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４は、バンク３９０に重畳しない領域であり、非発光領域は、バンク３９０と重畳された領域であり得る。非発光領域には、有機発光素子ＯＬＥＤを駆動するための回路領域が配置されてもよい。
回路領域には、複数の信号ライン、複数のトランジスタ及びストレージキャパシタＣｓｔが配置され得る。具体的に、基板３００上に、第１の信号ライン３１１、第２の信号ライン３１２、第３の信号ライン３１３、第４の信号ライン３１４が配置され得る。第１～第４の信号ライン３１１、３１２、３１３、３１４のそれぞれは、互いに離隔されるものの、第１の方向（例えば、縦方向）に延びるラインであり得る。ここで、第１及び第２の信号ライン３１１、３１２は、データラインであってもよく、第３の信号ライン３１３は、駆動電圧ラインであってもよく、第４の信号ライン３１４は、基準電圧ラインであってもよいが、本開示の実施形態による信号ラインの種類は、これに限定されない。
第１～第４の信号ライン３１１、３１２、３１３、３１４のそれぞれは、２層で構成できる。例えば、第１の信号ライン３１１は、３１１ａ上に配置された３１１ｂを含み、第２の信号ライン３１２は、３１２ａ上に配置された３１２ｂを含み、第３の信号ライン３１３は、３１３ａ上に配置された３１３ｂを含み、第４の信号ライン３１４は、３１４ａ上に配置された３１４ｂを含むことができる。
第１～第４の信号ライン３１１、３１２、３１３、３１４が配置された基板３００上には、複数のアクティブ層３３１、３３２が配置され得る。複数のアクティブ層３３１、３３２は、第１～第４の信号ライン３１１、３１２、３１３、３１４に含まれる３１１ａ、３１２ａ、３１３ａ、３１４ａと、複数のアクティブ層３３１、３３２とは、同一層に配置されてもよい。
第１～第４の信号ライン３１１、３１２、３１３、３１４に含まれる３１１ａ、３１２ａ、３１３ａ、３１４ａと、複数のアクティブ層３３１、３３２のそれぞれは、酸化亜鉛（ＺｎＯ）、亜鉛－錫酸化物（ＺＴＯ）、亜鉛－インジウム酸化物（ＺＩＯ）、インジウム酸化物（ＩｎＯ）、酸化チタン（ＴｉＯ）、インジウム－ガリウム－亜鉛酸化物（ＩＧＺＯ）、インジウム－亜鉛－錫酸化物（ＩＺＴＯ）のうち少なくとも１つを含むことができるが、本発明は、これに限定されない。
第１～第４の信号ライン３１１、３１２、３１３、３１４に含まれる３１１ｂ、３１２ｂ、３１３ｂ、３１４ｂと、複数のアクティブ層３３１、３３２上に配置された第１～第３の金属層３３３、３３４、３３５は、互いに同一層に配置されてもよい。例えば、３１１ｂ、３１２ｂ、３１３ｂ、３１４ｂと、第１～第３の金属層３３３、３３４、３３５は、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）などの金属又はそれらの合金のうちいずれかを含むことができる。例えば、モリブデン（Ｍｏ）とチタン（Ｔｉ）の合金であってもよいが、本開示の実施形態は、これに限定されるものではない。
即ち、第１～第４の信号ライン３１１、３１２、３１３、３１４を形成する工程において、複数のアクティブ層３３１、３３２と、第１～第３の金属層３３３、３３４、３３５とを同時に形成することができるので、工程を簡単にすることができる効果がある。
図３を参照すると、第３の信号ライン３１３と電気的に接続されたパッド電極３６０を含むことができる。パッド電極３６０は、非アクティブ領域ＮＡに配置できる。
図３では、第３の信号ライン３１３と電気的に接続されたパッド電極３６０のみを示したが、アクティブ領域ＡＡに配置された全ての信号ラインのそれぞれは、非アクティブ領域ＮＡに配置されたパッド電極と電気的に接続されてもよい。第１～第４の信号ライン３１１、３１２、３１３、３１４、複数のアクティブ層３３１、３３２及び第１～第３の金属層３３３、３３４、３３５が配置された基板３００上には、電極パターン３４１、プレート３４２、第５の信号ライン３４５、第１の延長部３４６、第２の延長部３４７及び有機発光素子ＯＬＥＤの第１の電極３８０が配置され得る。
電極パターン３４１、プレート３４２、第５の信号ライン３４５、第１の延長部３４６、第２の延長部３４７及び有機発光素子ＯＬＥＤの第１の電極３８０は、同一物質を含むことができる。言い換えれば、電極パターン３４１、プレート３４２、第５の信号ライン３４５、第１の延長部３４６、第２の延長部３４７及び有機発光素子ＯＬＥＤの第１の電極３８０は、同じ工程で形成することができる。
したがって、電極パターン３４１、プレート３４２、第５の信号ライン３４５、第１の延長部３４６、第２の延長部３４７及び有機発光素子ＯＬＥＤの第１の電極３８０を、同一のマスクを用いて形成することができるので、工程を簡単にすることができる。
第５の信号ライン３４５は、第２の方向（例えば、横方向）に延びることができる。第５の信号ライン３４５は、スキャンラインであり得る。第１の延長部３４６は、第３の信号ライン３１３と電気的に接続することができる。複数のサブピクセルは、第１の延長部３４６を介して駆動電圧を供給され得る。
第２の延長部３４７は、第４の信号ライン３１４と電気的に接続することができる。複数のサブピクセルは、第２の延長部３４７を介して基準電圧を供給され得る。
電極パターン３４１は、第１のアクティブ層３３１と重畳され得る。プレート３４２は、第１の金属層３３３と重畳されて、ストレージキャパシタＣｓｔを形成することができる。一つの第１の電極３８０は、１つの発光領域全体と重畳され、非発光領域の一部まで延びることができる。
各サブピクセルの回路領域は、第１のトランジスタＴ１、第２のトランジスタＴ２及び第３のトランジスタＴ３を含むことができる。第１のトランジスタＴ１は、駆動トランジスタであり、第２のトランジスタＴ２は、スイッチングトランジスタであり、第３のトランジスタＴ３は、センシングトランジスタであり得るが、本開示の実施形態は、これに限定されない。
第１のトランジスタＴ１は、第１のアクティブ層３３１、第１の金属層３３３、第３の金属層３３５、及び第１の電極パターン３４１を含むことができる。
第１及び第３の金属層３３３、３３５のそれぞれは、第１のアクティブ層３３１の上面の一部と接触することができる。第１及び第３の金属層３３３、３３５は、第１のトランジスタＴ１のソース電極及びドレイン電極として機能することができる。第１の金属層３３３には、有機発光素子の第１の電極３８０が電気的に接続され、第３の金属層３３５は、第２のトランジスタＴ２と電気的に接続され得る。
電極パターン３４１は、第１のトランジスタＴ１のゲート電極として機能することができる。電極パターン３４１と第１のアクティブ層３３１とが重畳された領域は、第１のアクティブ層３３１の第１のチャネル領域ＣＨ１であり得る。
第２のトランジスタＴ２は、第２のアクティブ層３３２、第３の金属層３３５、第１の信号ライン３１１の分岐領域３３６及び第５の信号ライン３４５を含むことができる。
第３の金属層３３５及び第１の信号ライン３１１の分岐領域３３６のそれぞれは、第２のアクティブ層３３２の上面の一部と接触することができる。第３の金属層３３５及び第１の信号ライン３１１の分岐領域３３６は、第２のトランジスタＴ２のソース電極及びドレイン電極として機能することができる。
第５の信号ライン３４５は、第２のトランジスタＴ２のゲート電極として機能することができる。第５の信号ライン３４５と第２のアクティブ層３３２とが重畳された領域は、第２のアクティブ層３３２の第２のチャネル領域ＣＨ２であり得る。
第３のトランジスタＴ３は、第１のアクティブ層３３１、第２の金属層３３４、第３の金属層３３５及び第５の信号ライン３４５を含むことができる。第２の金属層３３４は、第１のアクティブ層３３１の上面の一部と接触することができる。第２の金属層３３４及び第３の金属層３３５は、第３のトランジスタＴ３のソース電極及びドレイン電極として機能することができる。
第５の信号ライン３４５は、第３のトランジスタＴ３のゲート電極として機能することができる。第５の信号ライン３４５と第１のアクティブ層３３１とが重畳された領域は、第１のアクティブ層３３２の第３のチャネル領域ＣＨ３であり得る。
第１のアクティブ層３３１は、第１及び第３のチャネル領域ＣＨ１、ＣＨ３を除いた残りの領域の少なくとも一部が導体化された領域であり得る。第２のアクティブ層３３２は、第２のチャネル領域ＣＨ２を除いた残りの領域の少なくとも一部が導体化された領域であり得る。
このような本開示の実施形態による表示装置の構造を具体的に検討すると、以下の通りである。
図４は、図３のＡ－Ｂ、Ｃ－Ｄ及びＥ－Ｆに沿って切断した断面図である。図４を参照すると、本開示の実施形態による表示装置１００は、基板３００上に配置された第１の絶縁膜４０１を含むことができる。
第１の絶縁膜４０１は、シリコンオキサイド（ＳｉＯｘ）、シリコンナイトライド（ＳｉＮｘ）又はシリコンオキシナイトライド（ＳｉＯＮ）などの無機絶縁物質を含むことができるが、本開示の実施形態は、これに限定されない。図４では、第１の絶縁膜４０１が単層である構造を示したが、本開示の実施形態は、これに限定されるものではなく、第１の絶縁膜４０１が多層構造で形成されてもよい。また、場合によっては、第１の絶縁膜４０１が、有機絶縁物質を含んでもよい。
第１の絶縁膜４０１上には、第１のアクティブ層３３１、第１の信号ライン３１１の第１の層３１１ａ及び第１のパッド電極４６１が配置され得る。第１のアクティブ層３３１、第１の信号ライン３１１の第１の層３１１ａ及び第１のパッド電極４６１のそれぞれは、酸化亜鉛（ＺｎＯ）、亜鉛－錫酸化物（ＺＴＯ）、亜鉛－インジウム酸化物（ＺＩＯ）、酸化インジウム（ＩｎＯ）、酸化チタン（ＴｉＯ）、インジウム－ガリウム－亜鉛酸化物（ＩＧＺＯ）、インジウム－亜鉛－錫酸化物（ＩＺＴＯ）のうち少なくとも１つを含むことができるが、本発明は、これに限定されない。第１のアクティブ層３３１、第１の信号ライン３１１の第１の層３１１ａ、及び第１のパッド電極４６１は、同一工程で形成することができる。
第１のトランジスタＴ１が位置する領域において、第１のアクティブ層３３１の上面の一部には、第１の金属層３３３及び第２の金属層３３４が配置され得る。また、図４に示すように、第１の金属層３３３は、ストレージキャパシタＣｓｔの電極として機能することができ、ストレージキャパシタＣｓｔが設けられた領域において、第１の金属層３３３の下部には、第１のアクティブ層３３１が配置され得る。
図４を参照すると、第１の信号ライン３１１の第１の層３１１ａ上には、金属を含む第２の層３１１ｂが配置され得る。また、非アクティブ領域ＮＡに配置された第１のパッド電極４６１上には、金属を含む第２のパッド電極４６２が配置され得る。ここで、第１の金属層３３３、第２の金属層３３４、第１の信号ライン３１１の第２の層３１１ｂ及び第２のパッド電極４６２は、同一工程で形成することができる。
第１の金属層３３３、第２の金属層３３４、第１の信号ライン３１１の第２の層３１１ｂ及び第２のパッド電極４６２が配置された基板３００上には、第２の絶縁膜４０２が配置され得る。第２の絶縁膜４０２は、シリコンオキサイド（ＳｉＯｘ）、シリコンナイトライド（ＳｉＮｘ）又はシリコンオキシナイトライド（ＳｉＯＮ）などの無機絶縁物質を含むことができるが、本開示による実施形態はこれに限定されない。
第２の絶縁膜４０２は、第１のアクティブ層３３１の上面の一部を露出するように配置できる。第２の絶縁膜４０２と未重畳された第１のアクティブ層３３１の領域は、導体化された領域であり得る。第２の絶縁膜４０２上には、第１のカラーフィルタ３７１が配置されてもよい。
第１のカラーフィルタ３７１は、第１の発光領域ＥＡ１と重なってもよい。第１のカラーフィルタ３７１が配置された基板３００上には、第３の絶縁膜４０３が配置され得る。
第３の絶縁膜４０３は、有機絶縁物質を含むことができる。第３の絶縁膜４０３の表面は、平坦に形成することができる。第３の絶縁膜４０３は、第１のアクティブ層３３１の一部と未重畳され得る。具体的に、第３の絶縁膜４０３は、第１のアクティブ層３３１上に配置された第１の金属層３３３及び第２の金属層３３４の上面の一部を露出するコンタクトホールを含むことができる。また、第３の絶縁膜４０３は、第２の絶縁膜４０２が第１のアクティブ層３３１の上面を露出する領域で、第１のアクティブ層３３１の上面を露出することができる。また、第３の絶縁膜４０３は、第１の金属層３３３がストレージキャパシタＣｓｔの電極として用いられる領域に未配置されてもよい。このような第３の絶縁膜４０３が配置された基板３００上には、有機発光素子の第１の電極３８０、電極パターン３４１、プレート３４２及び第３のパッド電極４６３が配置され得る。
有機発光素子の第１の電極３８０は、第３の絶縁膜４０３上に配置されるものの、第３の絶縁膜４０３に設けられたコンタクトホールを介して、第１のアクティブ層３３１上に配置された第１の金属層３３３の上面と接触できる。
プレート３４２の一部は、第３の絶縁膜４０３上に配置され、第３の絶縁膜４０３に設けられた他のコンタクトホールを介して、第１のアクティブ層３３１上に配置された第２の金属層３３４の上面と接触できる。言い換えれば、プレート３４２は、第２の金属層３３４と電気的に接続できる。また、プレート３４２の他の一部は、第２の絶縁膜４０２上に配置され、第１のアクティブ層３３１及び第１の金属層３３３と重畳して、ストレージキャパシタＣｓｔを形成することができる。
電極パターン３４１は、第１のアクティブ層３３１及び第２の絶縁膜４０２上に配置され得る。このような電極パターン３４１は、第１のトランジスタＴ１のゲート電極として機能することができる。また、非アクティブ領域ＮＡには、第２の絶縁膜４０２上に配置された第３のパッド電極４６３を含むことができる。第３のパッド電極４６３は、第２の絶縁膜４０２に設けられたコンタクトホールを介して、第２のパッド電極４６２の上面と接触することができる。
有機発光素子ＯＬＥＤの第１の電極３８０、電極パターン３４１、プレート３４２、及び第３のパッド電極４６３は、同じマスクを介して形成できる。また、第１の電極３８０、電極パターン３４１、プレート３４２は、二重層からなり得る。例えば、図４に示すように、第１の電極３８０、プレート３４２及び電極パターン３４１のそれぞれは、下部層４８１、４４１ａ、４４２ａ及び上部層４８２、４４１ｂ、４４２ｂを含むことができる。ここで、下部層４８１、４４１ａ、４４２ａと第３のパッド電極４６３とは、透明導電物質を含むことができる。例えば、下部層４８１、４４１ａ、４４２ａと第３のパッド電極４６３とは、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）及びＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）のうちいずれかを含むことができるが、本開示の実施形態は、これに限定されない。
上部層４８２、４４１ｂ、４４２ｂは、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）などの金属又はそれらの合金のうちいずれかを含むことができるが、本開示の実施形態は、これに限定されない。図４を参照すると、第１の電極３８０の上部層４８２は、下部層４８１の上面の一部と重なってもよい。例えば、第１の電極３８０の上部層４８２は、非発光領域ＮＥＡにおいて、第１の電極３８０の下部層４８１と重畳され、発光領域ＥＡ１では、未重畳され得る。
電極パターン３４１は、第１のアクティブ層３３１及び第２の絶縁膜４０２が配置された基板３００上には、第４の絶縁膜４０４及びバンク３９０が順に配置され得る。第４の絶縁膜４０４及びバンク３９０は、アクティブ領域ＡＡで発光領域を除いた残りの領域に配置され得る。ここで、バンク３９０は、黒色のバンクであり、内部光による光漏れ現象を防止することができる。すなわち、第４の絶縁膜４０４及びバンク３９０は、第１の電極３８０の下部層４８１の一部を露出するように配置できる。アクティブ領域ＡＡにおいて、バンク３９０が配置された基板３００上に、有機発光素子ＯＬＥＤの発光層４９１が配置され、発光層４９１上には、第２の電極４９２が配置され得る。
前述のように、本開示の実施形態による表示装置は、第１の信号ライン３１１を形成する工程において、第１のアクティブ層３３１、第１及び第２の金属層３３３、３３４と、第１及び第２のパッド電極４６１、４６２も形成することができるので、工程時に必要なマスク数を減らし、工程を簡単にすることができる効果がある。
また、電極パターン３４１、プレート３４２及び第３のパッド電極４６３を形成する工程で、有機発光素子ＯＬＥＤの第１の電極３８０も形成できるので、工程時に必要なマスク数を減らし、工程を簡単にすることができる効果がある。
図４では、第１の発光領域ＥＡ１及び第１の発光領域ＥＡ１と電気的に接続された回路領域の一部のみを示したが、第３の発光領域ＥＡ３及び第３の発光領域ＥＡ３と電気的に接続された回路領域だけでなく、第４の発光領域ＥＡ４及び第４の発光領域ＥＡ４と電気的に接続された回路領域の構造も図４と同一であってもよい。
また、第２の発光領域ＥＡ２及び第２の発光領域ＥＡ２と電気的に接続された回路領域は、図４の構造において第１のカラーフィルタ3が削除された構造と同じであり得る。
有機発光素子ＯＬＥＤの第１の電極３８０、電極パターン３４１、プレート３４２及び第３のパッド電極４６３を形成する工程を検討すると、次の通りである。
図５～図１３は、有機発光素子の第１の電極、電極パターン、プレート及び第３のパッド電極を形成する工程を簡略に示す図である。
まず、図５を参照すると、基板３００上に第１の絶縁膜４０１を形成できる。第１の絶縁膜上には、第１の信号ライン３１１、第１のアクティブ層３３１、第１及び第２の金属層３３３、３３４と、第１及び第の２パッド電極４６１、４６２が形成され得る。第１の信号ライン３１１、第１のアクティブ層３３１、第１及び第２の金属層３３３、３３４と、第１及び第２のパッド電極４６１、４６２が形成された基板上には、一部パターニングされた第２の絶縁膜物質５０２が形成され得る。
第２の絶縁膜物質５０２の上面の一部には、第１のカラーフィルタ３７１が配置され得る。図６を参照すると、第１のカラーフィルタ３７１が配置された基板３００上には、一部パターニングされた第３の絶縁膜物質５０３が配置されてもよい。第３の絶縁膜物質５０３は、第１の金属層３３３、第２の金属層３３４、及び第２のパッド電極４６２のそれぞれの上面の一部と重畳されたホールを設けられる。また、第３の絶縁膜物質５０３は、非アクティブ領域ＮＡ、第１のアクティブ層３３１と重なるものの、第１及び第２の金属層３３３、３３４とは未重畳された領域に配置された第３の絶縁膜物質５０３の高さは、残りの領域に配置された第３の絶縁膜物質５０３の高さより低くてもよい。
図７を参照すると、第３の絶縁膜物質５０３をマスクとして、ドライエッチング工程を通じて、第２の絶縁膜物質５０２をパターニングすることができる。具体的に、第３の絶縁膜物質５０３のホールと対応する領域で、第２の絶縁膜物質５０２は、除去できる。したがって、第２の絶縁膜物質５０２は、第１の金属層３３３、第２の金属層３３４、及び第２のパッド電極４６２のそれぞれの上面の一部と重畳された領域にホールを設けられる。
図７を参照すると、第２の絶縁膜物質５０２は、第１の金属層３３３の上面の一部、第２の金属層３３４の一部、及び第２のパッド電極４６２の上面の一部を露出するように形成できる。
図８を参照すると、第３の絶縁膜物質５０３は、非アクティブ領域ＮＡ、第１のアクティブ層３３１と重畳されるものの、第１及び第２の金属層３３３、３３４とは未重畳された領域に配置された第３の絶縁膜物質５０３は、アッシング（ａｓｈｉｎｇ）工程によって除去できる。
図８を参照すると、第３の絶縁膜物質５０３は、第２の絶縁膜物質５０２と共に、第１の金属層３３３の上面の一部、第２の金属層３３４の一部及び第２のパッド電極４６２の上面の一部を露出するように形成できる。また、第３の絶縁膜物質５０３は、第２のパッド電極４６２上で全て除去され得る。また、第３の絶縁膜物質５０３は、第１のアクティブ層３３１の上面に一部未配置されるように形成できる。具体的には、図５に示すように、断面上に第１の金属層３３３と第２の金属層３３４との間の領域に、第３の絶縁膜物質５０３が未配置され得る。また、第２の金属層３３４が、ストレージキャパシタＣｓｔの電極として機能する領域上にも、第３の絶縁膜物質５０３は、未配置され得る。
図９を参照すると、第３の絶縁膜物質５０３が形成された基板３００上には、下部層物質５８１が配置され、下部層物質５８１上には、上部層物質５８２が配置され得る。
以降、図１０に示すように、フォトレジストパターン６００が配置され得る。フォトレジストパターン６００は、第１及び第２のパッド電極４６１、４６２上に配置できる。また、フォトレジストパターン６００は、第１のカラーフィルタ３７１と重畳され、第１の金属層３３３と重畳され得る。また、フォトレジストパターン６００は、断面上に第１の金属層３３３と第２の金属層３３４との間の領域に、第３の絶縁膜物質５０３が未配置された領域上に配置されてもよい。また、フォトレジストパターン６００は、第２の金属層３３４と重なってもよい。また、フォトレジストパターン６００は、第２の金属層がストレージキャパシタＣｓｔの電極として機能する領域上に配置され得る。
図１０を参照すると、第１の金属層３３３と重畳された領域におけるフォトレジストパターン６００の高さＨ１、第１の金属層３３３と第２の金属層３３４との間の領域で、第３の絶縁膜物質５０３が未配置された領域上に配置されたフォトレジストパターン６００の高さＨ１、第２の金属層３３４と重畳された領域に配置されたフォトレジストパターン６００の高さＨ１、及び、第２の金属層３３４がストレージキャパシタＣｓｔの電極として機能する領域上に配置されたフォトレジストパターン６００の高さＨ１は、互いに対応することができる。また、第１及び第２のパッド電極４６１、４６２上に配置されたフォトレジストパターン６００の高さＨ２と、第１のカラーフィルタ３７１と重畳されたフォトレジストパターン６００の高さＨ２は、互いに対応することができる。ここで、高さＨ１は、高さＨ２より高くてもよい。
以降、図１１に示すように、フォトレジストパターン６００をマスクとして、下部層物質５８１及び上部層物質５８２をエッチングすることができる。具体的に、図１１に示すように、フォトレジストパターン６００と未重畳された下部層物質５８１と上部層物質５８２は、除去できる。また、第３の絶縁膜物質は、第３の絶縁膜４０３となり得る。
以降、図１２に示すように、フォトレジストパターン６００がエッチングされ得る。具体的に、図１１及び図１２を参照すると、高さＨ２を有するフォトレジストパターン６００の部分が除去され、高さＨ１を有するフォトレジストパターン６００は、基板３００上に存在するが、図８に示すように、Ｈ１より高さが低くなることがある。
図１２に示されたように、フォトレジストパターン６００は、第１の金属層３３３と重畳された領域、第１の金属層３３３と第２の金属層３３４との間の領域、第２の金属層３３４と重畳された領域及び第２の金属層３３４が、ストレージキャパシタＣｓｔの電極として機能する領域上に残るようになる。以降、フォトレジストパターン６００をマスクとして、エッチング液を用いて、上部層物質をエッチングすることができる。この際、図１２に示すように、第１のアクティブ層３３１を含めて、第１のアクティブ層３３１と同一層に配置された構成の上面及び側面を、第２の絶縁膜物質４０２が囲んでいることにより、上部層物質をエッチングするのに使用されるエッチング液によって、第１のアクティブ層３３１及び第１のアクティブ層３３１と同一層に配置された構成に、損傷が発生することを防止することができる。この工程では、フォトレジストパターン６００と重畳された領域に配置された上部層物質が基板３００上に残り、フォトレジストパターン６００と未重畳された領域に配置された上部層物質は、除去され得る。
その後、図１３に示すように、第２の絶縁膜物質は、ドライエッチング工程を通じて、一部がエッチングできる。これにより、第２の絶縁膜４０２が、第１のアクティブ層３３１の上面の一部を露出するように形成できる。そして、第２の絶縁膜４０２と未重畳された第１のアクティブ層３３１の領域は、ドライエッチング工程により導体化することができる。
第１のアクティブ層３３１が、電極パターン３４１と重畳された領域は、第１のアクティブ層３３１の第１のチャネル領域であってもよい。第１のアクティブ層３３１が、導体化された領域と、第１及び第２の金属層３３３、３３４とが接触して、電気的に連結されてもよい。その後、基板３００上に存在するフォトレジストパターン６００が全て除去できる。
このような工程を通じて、有機発光素子ＯＬＥＤの第１の電極３８０、電極パターン３４１、プレート３４２及び第３のパッド電極４６３を形成することができる。
本開示の実施形態による表示装置１００は、第１及び第２のアクティブ層３３１、３３２、第１～第４の信号ライン３１１、３１２、３１３、３１４のそれぞれの第１の層及び第１のパッド電極４６１を形成するために使用される第１のマスク、第１～第３の金属層３３３、３３４、３３５、第１～第４の信号ライン３１１、３１２、３１３、３１４のそれぞれの第２の層及び第１のパッド電極４６２を形成するために使用される第２のマスク、第２の絶縁膜４０２を形成するために使用される第３のマスク、カラーフィルタ３１７、３１８、３１９を形成するために使用される第４のマスク、第３の絶縁膜４０３を形成するために使用される第５のマスク、有機発光素子ＯＬＥＤの第１の電極３８０、第５の信号ライン３４５、電極パターン３４１、及びプレート３４２を形成するために使用される第６のマスク及び第４の絶縁膜４０４及びバンク３９０を形成するために使用される第７のマスクを介して形成することができる。
一方、本開示の実施形態による表示装置１００は、第５の信号ラインが有機発光素子ＯＬＥＤの第１の電極３８０と同一層に配置されることにより、破損の確率を下げることができる効果がある。これを、図１４及び図１５を参照して検討すると、以下の通りである。
図１４は、図４のＧ－Ｈに沿って切断した断面図である。図１５は、比較例による第５の信号ラインの位置を示す断面図である。図１４を参照すると、本開示の実施形態による表示装置１００は、第１の絶縁膜４０１、第１の信号ライン３１１、第２の絶縁膜４０２、第３の絶縁膜４０３、第４の絶縁膜４０４、及び第５の信号ライン３４５を含むことができる。
具体的に、基板３００上に第１の絶縁膜４０１が配置され、第１の絶縁膜４０１上に第１の層３１１ａ及び第２の層３１１ｂを含む第１の信号ライン３１１が配置され得る。第１の信号ライン３１１上には、第２の絶縁膜４０２、第３の絶縁膜４０３、及び第４の絶縁膜４０４が順に配置され得る。
第４の絶縁膜４０４上には、第５の信号ライン３４５が配置され得る。第５の信号ライン３４５は、第４の絶縁膜４０４上に配置された下部層１０４５ａと、下部層１０４５ａ上に配置された上部層１０４５ｂとを含むことができる。第５の信号ライン３４５の下部層１０４５ａは、図４の第１の電極３８０及びプレート３４２のそれぞれの下部層４８１、４４２ａと同じ層に配置できる。第５の信号ライン３４５の上部層１０４５ｂは、図４の第１の電極３８０及びプレート３４２のそれぞれの上部層４８２、４４２ｂと同じ層に配置できる。図１４に示されるように、第５の信号ライン３４５は、表面が平坦な第３の絶縁膜４０３上に配置されることにより、第１の信号ライン３１１と重なるように配置されるにもかかわらず、第５の信号ライン３４５の表面が平坦に形成できる。
図１５を参照すると、比較例による表示装置は、データライン１１４１、第１の絶縁膜１１０１、第２の絶縁膜１１０２、ゲートライン１１４５、層間絶縁膜１１０３、及びオーバーコート層１１０４を含むことができる。具体的に、図１５に示すように、基板３００上にデータライン１１４１が配置され得る。データライン１１４１上には、無機絶縁物質を含む第１及び第２の絶縁膜１１０１、１１０２が順に配置できる。第１及び第２の絶縁膜１１０１、１１０２は、データライン１１４１が配置された基板３００の表面の形状に沿う表面形状を有することができる。
第２の絶縁膜１１０２上には、ゲートライン１１４５が配置され得る。ゲートライン１１４５も、第２の絶縁膜１１０２の表面形状に沿って形成されることにより、少なくとも１つの段差を含む形態で形成できる。ゲートライン１１４５上には、無機絶縁物質を含む層間絶縁膜１１０３と有機絶縁物質を含むオーバーコート層１１０４とが配置され得る。図１５には示されていないが、オーバーコート層１１０４上には、有機発光素子の第１の電極が配置され得る。一方、ゲートライン１１４５が有機発光素子の第１の電極とは異なる層に配置され、他の信号ライン（例えば、データライン）と重なるように配置される構造を有することにより、ゲートライン１１４５は、少なくとも１つの段差を有するように形成することができる。ゲートライン１１４５に応力が加わると、ゲートライン１１４５の段差が設けられた領域に応力が集中して、ゲートライン１１４５が容易に破損され得る。
一方、図１４に示すように、本開示の実施形態による表示装置は、第１の信号ライン３１１と重畳された領域においても、第５の信号ライン３４５が段差を有さず、平坦に形成されることで、第５の信号ライン３４５に応力が加わっても、応力が集中する部分がないので、強健な設計が可能である。また、図１４の第１の信号ライン３１１と、第５の信号ライン３４５との間の距離（Ｌ１、第２の絶縁膜４０２、第３の絶縁膜４０３及び第４の絶縁膜４０４の高さの合計）が、図１１のデータライン１１４１とゲートライン１１４５との間の距離（Ｌ２、第１の絶縁膜１１０１及び第２の絶縁膜１１０２の高さの合計）よりも離れてもよい。即ち、第１の信号ライン３１１と、第５の信号ライン３４５との間の距離Ｌ１が十分に確保されることにより、第１の信号ライン３１１と第５の信号ライン３４５との間に生じる寄生容量を低減することができる。
一方、図１～図１４では、第２の絶縁膜４０２が、第１のアクティブ層３３１の上面の一部を露出する構造を中心に説明したが、本開示の実施形態による表示装置１００の構造は、これに限定されるものではない。
図１６は、本開示の実施形態による表示装置の別の断面構造を示す図である。後述する説明では、先に説明した実施形態と重複する内容（構成、効果など）は、省略することができる。なお、後述する説明において、前述した実施形態と重複する構成の図面番号は、同一の図面番号を使用してもよい。
図１６を参照すると、第２の絶縁膜４０２は、第１の金属層３３３と第２の金属層３３４との間の領域において、第１のアクティブ層３３１の上面全体及び側面全体と重なってもよい。すなわち、第２の絶縁膜４０２は、第１のアクティブ層３３１全体を囲むように配置することができる。この場合、第１のアクティブ層３３１は、第２の絶縁膜４０２のドライエッチング工程ではなく別途のドーピング工程を介して、チャネル領域を除いた残りの領域にドーピングすることができる。また、本開示の実施形態による表示装置１００の構造は、これに限定されず、基板３００上に配置されたトランジスタの特性を保護するための構成をさらに含むことができる。これを、図１７及び図１８を参照して検討すると、以下の通りである。
図１７及び図１８は、本開示の実施形態による表示装置の概略的な断面構造を示す図である。後述する説明では、先に説明した実施形態と重複する内容（構成、効果など）は、省略することができる。なお、後述する説明において、前述した実施形態と重複する構成の図面番号は、同一の図面番号を使用してもよい。
図１７を参照すると、本開示の実施形態による表示装置１００のアクティブ領域ＡＡに配置された複数のアクティブ層３３１の下部には、遮光層１３００が配置され得る。遮光層１３００は、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）などの金属又はそれらの合金のうちいずれかを含むことができるが、本発明はこれに限定されない。遮光層１３００は、基板３００上に配置することができ、遮光層１３００上には、少なくとも１層の第１の絶縁膜４０１が配置され得る。
第１の絶縁膜４０１上には、第１のアクティブ層３３１、第１の信号ライン３１１の第１の層３１１ａ、及び第１のパッド電極４６１が配置され得る。図１７に示されたように、遮光層１３００は、第１のアクティブ層３３１全体と重なってもよい。ただし、本開示の実施形態による遮光層１３００の構造は、これに限定されず、遮光層１３００は、第１のアクティブ層３３１のチャネル領域と重なる領域にのみ配置されてもよい。
図１７を参照すると、遮光層１３００は、発光領域ＥＡ１と未重畳されてもよい。これにより、有機発光素子ＯＬＥＤから発光された光が、基板３００の方向に出射される場合、遮光層１３００によって有機発光素子ＯＬＥＤの光が吸収されずに、外部に出射できる。
また、図１７には示されていないが、第２のアクティブ層３３２と重なる遮光層１３００がさらに配置され得る。これにより、第１及び第２のアクティブ層３３１、３３２に光が入射して、第１～第３のトランジスタＴ１、Ｔ２、Ｔ３の特性が変わることを防止することができる。
図１８を参照すると、基板３００の裏面から入射した光が、第１及び第２のアクティブ層３３１、３３２に到達するのを防ぐために、基板３００の裏面に遮光フィルム１４００が付着され得る。遮光フィルム１４００は、アクティブ領域ＡＡの一部と重なってもよい。例えば、図１８に示すように、遮光フィルム１４００は、アクティブ領域ＡＡ内の発光領域ＥＡ１と未重畳され、非発光領域ＮＥＡと重畳できる。これにより、有機発光素子ＯＬＥＤから発光された光が、基板３００の外部に出射されるとともに、基板３００上に配置されたアクティブ層３３１、３３２に外光が入射することを防止することができる。
また、本開示の実施形態による表示装置１００は、図４の構造においてさらに異なるサブピクセルに光が進行して、光漏れ現象が発生したり、駆動トランジスタに光が入射して、トランジスタの特性が変化したりすることを防止できる構造を持つことができる。これを、図１９及び図２０を参照すると、以下の通りである。
図１９は、本開示の実施形態による表示装置が、アクティブ領域内で光漏れ現象を防止することができる構造を示す平面図であり、図２０は、図１９のＩ － Ｊに沿って切断した断面図である。後述する説明では、先に説明した実施形態と重複する内容（構成、効果など）は、省略することができる。なお、後述する説明において、前述した実施形態と重複する構成の図面番号は、同一の図面番号を使用してもよい。
図１９及び図２０を参照すると、本開示の実施形態による表示装置１００は、非発光領域ＮＥＡに設けられた複数の第３の絶縁膜４０３にスリット１５５１を備えることができる。図２０に示されたように、第３の絶縁膜４０３のスリット１５５１は、第２の絶縁膜４０２に形成されたスリットと重なり、第１の絶縁膜４０１の上面の一部を露出することができる。
第３の絶縁膜４０３のスリット１５５１と、第２の絶縁膜４０２のスリット内には、第４の絶縁膜４０４及びバンク３９０が充填されてもよい。有機発光素子から発光された光の一部は、第３の絶縁膜４０３内に進行して、異なる色の光を発光する別のサブピクセルに移ることができるが、本開示の実施形態による表示装置では、有機発光素子から発光された光が、第３の絶縁膜４０３のスリット１５５１と、第２の絶縁膜のスリットとに設けられた第４の絶縁膜４０４に会って、第３及び第４の絶縁膜４０３、４０４の屈折率差により、屈折して異なる色を発光するサブピクセルに進まないことがある。従って、異なる色の光を発光するサブピクセル間の光漏れ現象が現れるのを防止することができる。
また、図１９に示すように、第３の絶縁膜４０３のスリット１５５１は、異なる発光領域間（例えば、第１及び第２の発光領域間、第２及び第３の発光領域間など）にのみ設けられるものではなく、第１のトランジスタＴ１の周辺部にも設けられてもよい。例えば、図１９に示すように、第１のアクティブ層３３１の第１のチャネル領域ＣＨ１の少なくとも３つの側面に対応するように、第３の絶縁膜４０３のスリット１５５１が設けられてもよい。
図１９を参照すると、第１～第４のサブピクセルＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４に配置された第１のトランジスタＴ１の第１のアクティブ層３３１の第１のチャネル領域ＣＨ１の少なくとも３つの側面に対応するように、第３の絶縁膜４０３にスリット１５５１が設けられてもよい。これにより、各サブピクセルの発光領域ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４で発光された光が、第１のトランジスタＴ１の第１のチャネル領域ＣＨ１に入射して、第１のトランジスタＴ１の電気的特性が変化するのを防ぐことができる。
図１９を参照すると、第３の絶縁膜４０３の複数のスリット１５５１のうち一部は、第１の延長部３４６と発光領域ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４との間に配置されてもよい。また、第３の絶縁膜４０３の複数のスリット１５５１のうち一部は、第１の信号ライン３１１と、第２の信号ライン３１２との間に配置されてもよい。また、第３の絶縁膜４０３の複数のスリット１５５１のうち一部は、第２の金属層３３４と重なるものの、第５の信号ライン３４５と、第２の延長部３４７との間の領域に配置されてもよい。また、第３の絶縁膜４０３の複数のスリット１５５１のうち一部は、第２の延長部３４７と、第２及び第３の発光領域ＥＡ２、ＥＡ３との間に配置されてもよい。
また、図１９を参照すると、有機発光素子ＯＬＥＤの第１の電極３８０と、第１のトランジスタＴ１のゲート電極の役割を果たす電極パターン３４１とが、同一工程で形成されることで、互いに接触しないように離隔距離Ｘが必要である。これにより、サブピクセルの開口部（バンクと未重畳された領域）と電極パターン３４１との距離が遠くなる可能性がある。したがって、発光領域ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４から第１のトランジスタＴ１の距離が遠くなる可能性があり、距離が離れたほど発光領域ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４から発光された光によって、第１のトランジスタＴ１の特性が低下することを防止できる確率が高くなり得る。
図２１は、本開示の実施形態による表示装置の駆動トランジスタ（例えば、第１のトランジスタ）に入射した光量と、比較例による表示装置の駆動トランジスタに入射した光量とを比較したグラフである。
図２１において、比較例１による表示装置は、図１５の構造を有する表示装置が、駆動トランジスタのアクティブ層の下部に遮光層のない構造であり得る。比較例２による表示装置は、図１５の構造を有する表示装置が、駆動トランジスタのアクティブ層の下部に遮光層が配置された構造であり得る。比較例１及び２による表示装置は、オーバーコート層の下部に駆動トランジスタのゲート電極及びスキャンラインが配置され、オーバーコート層上に有機発光素子の第１の電極が配置される構造を有することができる。
図２１において、実施例１による表示装置は、図３の構造を有し、実施例２による表示装置は、図１９の構造を有することができる。図２１を参照すると、比較例１及び比較例２による表示装置のＲ、Ｇ、Ｂ及びＷサブピクセルのそれぞれに配置された駆動トランジスタに入射される光量が、実施例１及び実施例２による表示装置のＲ、Ｇ、Ｂ及びＷサブピクセルのそれぞれに配置された駆動トランジスタに入射される光量よりも大きくてもよい。
すなわち、本開示の実施形態による表示装置は、工程を簡単にすることができるだけでなく、各サブピクセルに配置された駆動トランジスタに入射する内部光量を低減できることにより、駆動トランジスタの特性が内部光によって変化することを防ぐことができる。
本開示の実施形態によれば、アクティブ層、複数の信号ライン及びパッド電極を同一工程で形成し、有機発光素子の第１の電極、少なくとも１つの信号ライン、電極パターン、プレート及びパッド電極を同一工程で形成することにより、工程を簡単にすることができ、工程時に必要なマスク数を減らすことができる表示パネル及び表示装置を提供することができる。
本開示の実施形態によれば、開口部と駆動トランジスタとの距離が遠く、第３の絶縁膜に設けられた多数のスリットを介して、内部光が駆動トランジスタのチャネル領域に到達できないようにすることにより、駆動トランジスタの特性が低下することを防止できる表示パネル及び表示装置を提供することができる。
本開示の実施形態によれば、少なくとも１つの信号ラインが、有機発光素子の第１の電極と同一層に配置されることにより、信号ラインの下に配置された構成による段差による信号ラインの破損が発生するのを防ぐことができる表示パネルおよび表示装置を提供することができる。
以上の説明は、本開示の技術思想を例示的に説明したものに過ぎず、本開示が属する技術分野で通常の知識を有する者であれば、本開示の本質的な特性から逸脱しない範囲で、様々な修正及び変形が可能であるだろう。また、本開示に示されている実施形態は、本開示の技術思想を限定するものではなく、説明するためのものであるため、これらの実施形態によって本開示の技術思想の範囲が限定されるものではない。本開示の保護範囲は、以下の特許請求の範囲によって解釈されるべきであり、それと同等の範囲内にあるすべての技術思想は、本開示の権利範囲に含まれるものと解釈されるべきである。
１００ 有機発光表示装置
３００ 基板
３７１ 第１のカラーフィルタ
３７２ 第２のカラーフィルタ
３３１ 第１のアクティブ層
４０１ 第１の絶縁膜
４０２ 第２の絶縁膜
３９０ バンク

Claims (17)

  1. 基板と、
    前記基板上に配置された第１～第４の信号ライン及びアクティブ層と、
    前記アクティブ層の上面の一部に配置され、互いに離隔された第１の金属層及び第２の金属層と、
    前記第１及び第２の金属層が配置された基板上に配置された第１の絶縁膜と、
    前記第１の絶縁膜上に配置され、前記アクティブ層上に配置された前記第１及び第２の金属層の少なくとも一部に重畳し、前記第１～第４の信号ラインに重畳し、前記アクティブ層の上面の一部に重畳しない第２の絶縁膜と、
    前記アクティブ層上に配置され、前記第１の絶縁膜上に配置され、前記第２の絶縁膜に重畳されない電極パターンと、
    前記第２の絶縁膜上に配置され、互いに離隔された前記第１～第４の信号ラインに交差する第５の信号ラインと、
    第１の電極上に配置された発光層と、
    前記発光層上に配置された第２の電極と、
    前記第１の電極及び前記第５の信号ラインと同一層に配置されたプレートとを含み、
    前記第１の電極は、前記アクティブ層上に配置された前記第１の金属層の上面に接触し、
    前記第５の信号ラインは前記第１の電極と同一層に配置されており、
    前記第１の電極、前記プレート及び前記電極パターンのそれぞれは下部層及び前記下部層上に配置された上部層を含み、
    前記下部層は透明導電物質を含み、
    前記上部層は金属層を含む、表示装置。
  2. 前記電極パターンは、トランジスタのゲート電極であり、
    前記第１の金属層及び前記第２の金属層のうちの一方は、前記トランジスタのソース電極であり、他方は、ドレイン電極である、請求項１に記載の表示装置。
  3. 前記アクティブ層及び前記第２の金属層が積層された領域において、前記第２の金属層および前記プレートの間に、前記第１の絶縁膜が配置され、前記第２の絶縁膜が配置されない領域を含み、前記第２の金属層および前記プレートは、ストレージキャパシタを形成する、請求項１に記載の表示装置。
  4. 前記電極パターンは、前記ストレージキャパシタが備えられた領域に配置されたプレートと同一層に配置され、前記第２の絶縁膜上に配置され、透明導電物質を含む下部層及び前記下部層上に配置され、金属を含む上部層を含む、請求項３に記載の表示装置。
  5. 前記第１の電極の前記下部層の一部と、前記第１の電極の前記上部層の全体上には、第３の絶縁膜が配置され、
    前記第３の絶縁膜上には、バンクが配置されている、請求項１に記載の表示装置。
  6. 前記プレートは、前記第１及び第２の絶縁膜に設けられたコンタクトホールを介して、前記第２の金属層の上面と接触されている、請求項１に記載の表示装置。
  7. 前記基板上に配置された少なくとも１つのパッド電極を含み、
    前記パッド電極は、第１のパッド電極、前記第１のパッド電極上に配置された第２のパッド電極及び前記第２のパッド電極上に配置された第３のパッド電極を含む、請求項１に記載の表示装置。
  8. 前記第１～第４の信号ラインのそれぞれは、第１の層及び第１の層上に配置された第２の層を含み、
    前記第１のパッド電極は、前記アクティブ層及び前記第１～第４の信号ラインのそれぞれの第１の層と同一層に配置され、
    前記第２のパッド電極は、前記第１及び第２の金属層及び前記第１～第４の信号ラインのそれぞれの第２の層と同一層に配置されている、請求項７に記載の表示装置。
  9. 前記第３のパッド電極は、前記第１の電極の下部層と同一層に配置されている、請求項７に記載の表示装置。
  10. 前記第１の絶縁膜は、前記アクティブ層の表面の一部に重畳しない領域を含み、
    前記アクティブ層が前記第１の絶縁膜に重畳しない領域は、導体化された領域である、請求項１に記載の表示装置。
  11. 前記第１の絶縁膜は、前記アクティブ層の上面及び側面の全体に重畳し、
    前記アクティブ層が前記電極パターンに重畳する領域を除いた残りの領域は、イオンドーピングされた領域である、請求項１に記載の表示装置。
  12. 前記アクティブ層の下部に配置され、前記アクティブ層のチャンネル領域に重畳する遮光層をさらに含む、請求項１に記載の表示装置。
  13. 基板と、
    前記基板上に配置された第１～第４の信号ライン及びアクティブ層と、
    前記アクティブ層の上面の一部に配置され、互いに離隔された第１の金属層及び第２の金属層と、
    前記第１及び第２の金属層が配置された基板上に配置された第１の絶縁膜と、
    前記第１の絶縁膜上に配置され、前記アクティブ層上に配置された前記第１及び第２の金属層の少なくとも一部に重畳し、前記第１～第４の信号ラインに重畳し、前記アクティブ層の上面の一部に重畳しない第２の絶縁膜と、
    前記アクティブ層上に配置され、前記第１の絶縁膜上に配置され、前記第２の絶縁膜に重畳されない電極パターンと、
    前記第２の絶縁膜上に配置され、互いに離隔された前記第１～第４の信号ラインに交差する第５の信号ラインと、
    第１の電極上に配置された発光層と、
    前記発光層上に配置された第２の電極と、
    前記第１の電極は、前記アクティブ層上に配置された第１の金属層の上面に接触し、
    前記第５の信号ラインは第１の電極と同一層に配置されており、
    前記基板は、発光領域及び非発光領域に区分けられ、
    前記第２の絶縁膜は、前記非発光領域で複数のスリットを備える、表示装置。
  14. 前記第２の絶縁膜の前記複数のスリットのうち少なくとも１つは、異なる発光領域間の前記非発光領域に設けられている、請求項１３に記載の表示装置。
  15. 前記アクティブ層は、駆動トランジスタのアクティブ層であり、
    前記第２の絶縁膜の前記複数のスリットは、前記非発光領域に配置された駆動トランジスタの前記アクティブ層のチャンネル領域の少なくとも３つの側面と対応するように配置されている、請求項１３に記載の表示装置。
  16. 前記第２の絶縁膜の表面は、平坦な形状である、請求項１に記載の表示装置。
  17. 発光領域及び非発光領域に区分けられる基板と、
    前記基板上に配置された第１～第４の信号ライン及びアクティブ層と、
    前記アクティブ層の上面の一部に配置され、互いに離隔された第１の金属層及び第２の金属層と、
    前記第１及び第２の金属層が配置された基板上に配置された第１の絶縁膜と、
    前記第１の絶縁膜上に配置され、前記アクティブ層上に配置された前記第１及び第２の金属層の少なくとも一部に重畳し、前記第１～第４の信号ラインに重畳し、前記アクティブ層の上面の一部に重畳しない第２の絶縁膜と、
    前記アクティブ層上に配置され、前記第１の絶縁膜上に配置され、前記第２の絶縁膜に重畳しない電極パターンと、
    前記第２の絶縁膜上に配置され、互いに離隔された前記第１～第４の信号ラインと交差する第５の信号ラインと、
    第１の電極上に配置された発光層と、
    前記発光層上に配置された第２の電極と、
    前記第１の電極及び前記第５の信号ラインと同一層に配置されたプレートとを含み、
    前記第１の電極は、前記アクティブ層上に配置された第１の金属層の上面に接触し、
    前記第５の信号ラインは、第１の電極と同一層に配置されており、
    前記第１の電極、前記プレート及び前記電極パターンのそれぞれは下部層及び前記下部層上に配置された上部層を含み、
    前記下部層は透明導電物質を含み、
    前記上部層は金属層を含む、表示パネル。
JP2022170243A 2021-12-31 2022-10-25 表示パネル及び表示装置 Active JP7482967B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0194695 2021-12-31
KR1020210194695A KR20230103661A (ko) 2021-12-31 2021-12-31 표시패널 및 표시장치

Publications (2)

Publication Number Publication Date
JP2023099444A JP2023099444A (ja) 2023-07-13
JP7482967B2 true JP7482967B2 (ja) 2024-05-14

Family

ID=84044469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022170243A Active JP7482967B2 (ja) 2021-12-31 2022-10-25 表示パネル及び表示装置

Country Status (5)

Country Link
US (1) US20230217744A1 (ja)
EP (1) EP4216278A3 (ja)
JP (1) JP7482967B2 (ja)
KR (1) KR20230103661A (ja)
CN (1) CN116419628A (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120068185A1 (en) 2010-09-20 2012-03-22 Hyunho Kim Organic light emitting diode display and method for manufacturing the same
US20120217517A1 (en) 2007-11-09 2012-08-30 Choi Joon-Hoo Organic light emitting diode display and method for manufacturing the same
WO2017094644A1 (ja) 2015-11-30 2017-06-08 シャープ株式会社 半導体基板及び表示装置
JP2018205718A (ja) 2017-05-31 2018-12-27 エルジー ディスプレイ カンパニー リミテッド 表示装置
US20190067340A1 (en) 2017-03-29 2019-02-28 Boe Technology Group Co., Ltd. Thin film transistor and display substrate, fabrication method thereof, and display device
JP2019109509A (ja) 2017-12-19 2019-07-04 エルジー ディスプレイ カンパニー リミテッド 表示装置
US20200091264A1 (en) 2018-09-18 2020-03-19 Lg Display Co., Ltd. Organic light-emitting display device
US10916615B1 (en) 2019-11-22 2021-02-09 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Display device, display panel and manufacturing method thereof
US20210173244A1 (en) 2019-12-04 2021-06-10 Lg Display Co., Ltd. Display device
CN113241343A (zh) 2021-04-30 2021-08-10 上海天马微电子有限公司 Led显示面板和显示装置
US20210313400A1 (en) 2020-04-06 2021-10-07 Samsung Display Co., Ltd. Display panel

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120217517A1 (en) 2007-11-09 2012-08-30 Choi Joon-Hoo Organic light emitting diode display and method for manufacturing the same
US20120068185A1 (en) 2010-09-20 2012-03-22 Hyunho Kim Organic light emitting diode display and method for manufacturing the same
WO2017094644A1 (ja) 2015-11-30 2017-06-08 シャープ株式会社 半導体基板及び表示装置
US20190067340A1 (en) 2017-03-29 2019-02-28 Boe Technology Group Co., Ltd. Thin film transistor and display substrate, fabrication method thereof, and display device
JP2018205718A (ja) 2017-05-31 2018-12-27 エルジー ディスプレイ カンパニー リミテッド 表示装置
JP2019109509A (ja) 2017-12-19 2019-07-04 エルジー ディスプレイ カンパニー リミテッド 表示装置
US20200091264A1 (en) 2018-09-18 2020-03-19 Lg Display Co., Ltd. Organic light-emitting display device
US10916615B1 (en) 2019-11-22 2021-02-09 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Display device, display panel and manufacturing method thereof
US20210173244A1 (en) 2019-12-04 2021-06-10 Lg Display Co., Ltd. Display device
US20210313400A1 (en) 2020-04-06 2021-10-07 Samsung Display Co., Ltd. Display panel
CN113241343A (zh) 2021-04-30 2021-08-10 上海天马微电子有限公司 Led显示面板和显示装置

Also Published As

Publication number Publication date
KR20230103661A (ko) 2023-07-07
JP2023099444A (ja) 2023-07-13
US20230217744A1 (en) 2023-07-06
EP4216278A3 (en) 2023-11-29
CN116419628A (zh) 2023-07-11
EP4216278A2 (en) 2023-07-26

Similar Documents

Publication Publication Date Title
KR101258260B1 (ko) 유기전계발광표시장치
KR20190107255A (ko) 표시장치
KR102632445B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US11778868B2 (en) Organic light emitting display panel and organic light emitting display device including the same
KR20210085736A (ko) 표시장치
JP7482967B2 (ja) 表示パネル及び表示装置
CN114649377A (zh) 显示面板及包括该显示面板的电致发光显示装置
JP7493568B2 (ja) 有機発光表示装置及び有機発光表示パネル
US11910652B2 (en) Organic light emitting display panel and organic light emitting display device including the same
US20220199717A1 (en) Organic light emitting panel and organic light emitting display device
EP4207977A1 (en) Organic light emitting display device and organic light emitting display panel
US11864429B2 (en) Organic light emitting panel and organic light emitting display device including the same
TWI846104B (zh) 有機發光顯示裝置和有機發光顯示面板
KR20220061419A (ko) 유기발광 표시패널 및 이를 포함하는 유기발광 표시장치
KR20230100978A (ko) 유기발광 표시장치 및 유기발광 표시패널
CN118284176A (zh) 显示装置
KR20240061857A (ko) 표시 장치
KR20240108082A (ko) 표시장치
KR20200063739A (ko) 수직 구조 트랜지스터 및 전자장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240430

R150 Certificate of patent or registration of utility model

Ref document number: 7482967

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150