JP7478049B2 - スパッタリング装置及び金属化合物膜の成膜方法 - Google Patents

スパッタリング装置及び金属化合物膜の成膜方法 Download PDF

Info

Publication number
JP7478049B2
JP7478049B2 JP2020117536A JP2020117536A JP7478049B2 JP 7478049 B2 JP7478049 B2 JP 7478049B2 JP 2020117536 A JP2020117536 A JP 2020117536A JP 2020117536 A JP2020117536 A JP 2020117536A JP 7478049 B2 JP7478049 B2 JP 7478049B2
Authority
JP
Japan
Prior art keywords
substrate
processed
film
potential
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020117536A
Other languages
English (en)
Other versions
JP2022014978A (ja
Inventor
慶一郎 浅川
幸展 沼田
啓登 佐々木
イェン ジィアン
徹志 藤長
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2020117536A priority Critical patent/JP7478049B2/ja
Publication of JP2022014978A publication Critical patent/JP2022014978A/ja
Application granted granted Critical
Publication of JP7478049B2 publication Critical patent/JP7478049B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)

Description

本発明は、スパッタリング装置及び金属化合物膜の成膜方法に関し、より詳しくは、被処理基板の面内での応力分布を改善できるものに関する。
例えば、高周波フィルタを製作する工程の中には、シリコンウエハなどの被処理基板の一方の面(成膜面)に、金属化合物膜としてのAlN(窒化アルミニウム)膜を成膜する工程があり、この成膜工程には、一般に、スパッタリング装置が用いられている(例えば、特許文献1参照)。この種のスパッタリング装置は、ターゲットが配置される真空チャンバを備え、真空チャンバ内に、アルゴンガスなどの希ガスと窒素含有ガスなどの反応ガスとを含むスパッタガスを導入するガス導入手段と、真空チャンバ内でその成膜面がターゲットに対向する姿勢で被処理基板を保持するステージとが設けられている。そして、成膜面をターゲット側に向けた姿勢で被処理基板をステージに保持させ、真空雰囲気の真空チャンバ内にスパッタガスを導入し、ターゲットに負の電位を持つ所定電力を投入する。すると、真空チャンバ内に発生するプラズマで電離された希ガスのイオンでターゲットがスパッタリングされ、ターゲットから飛散したスパッタ粒子が窒素分子と反応し、その反応生成物が被処理基板の成膜面に付着、堆積することでAlN膜が成膜される。
上記のようにして成膜面に成膜されるAlN膜は、通常、引張応力を有する。一方で、高周波フィルタの製作工程では、AlN膜の有する引張応力が可及的小さい、若しくは、AlN膜が圧縮応力を有することが望まれる場合がある。このような場合、ステージで保持された被処理基板にバイアス電位を印加するバイアス電源を設け、成膜中、被処理基板に所定のバイアス電位を印加することが考えられる。ここで、AlN膜の成膜時、バイアス電位を高くすればする程、引張応力が可及的に小さくなり、次第には圧縮応力を有するAlN膜が得られるが、被処理基板の外周領域にて、応力の変化量が局所的に大きくなり、却って、基板面内の応力分布が劣化することが判明した。これは、成膜時、プラズマ中で電離した反応ガスのイオンが被処理基板の外周領域に局所的に引き込まれ易くなり、このイオンで成膜されたAlN膜が過剰にスパッタされることに起因するものと考えられる。
特開2011-135618号公報
本発明は、以上の点に鑑み、被処理基板にバイアス電位を印加した状態で金属化合物膜を成膜する際に、基板面内での応力分布の劣化を抑制することができるようにしたスパッタリング装置及び金属化合物膜の成膜方法を提供することをその課題とするものである。
上記課題を解決するために、ターゲットが配置される真空チャンバと、真空チャンバ内にスパッタガスを導入するガス導入手段と、真空チャンバ内でその成膜面がターゲットに対向する姿勢で被処理基板を保持するステージと、ステージで保持された被処理基板にバイアス電位を印加するバイアス電源とを備える本発明のスパッタリング装置は、ステージの周囲に設けられる板状電極と、板状電極の表面電位を制御する電位制御電源とを更に備えることを特徴とする。
本発明において、前記ターゲットが金属製であり、前記スパッタガスが反応ガスを含み、前記被処理基板の成膜面に反応性スパッタリングにより金属化合物膜を成膜する場合、板状電極が、間隔を存して前記被処理基板の周囲を囲う環状の輪郭を有し、前記ターゲット側を向く板状電極の上面が被処理基板の成膜面と面一となる姿勢で配置され、前記電位制御電源が、板状電極の表面電位を正電位に制御される。なお、板状電極は、被処理基板の周囲をその全周に亘って囲うように一体に形成されている必要はなく、例えば、円弧状の部分を周方向に所定間隔を置いて複数配列し、全体として環状の輪郭を有するように構成したものでもよい。また、板状電極は、成膜面と面一になるその上面が所定の面積を有していれば、板材で形成されたものに限定されず、例えばメッシュ材やパンチングメタルで形成することもできる。
また、上記課題を解決するために、真空チャンバ内に金属製のターゲットと被処理基板とを対向配置し、真空チャンバ内に反応ガスを含むスパッタガスを導入し、ターゲットに電力投入してプラズマを形成し、反応性スパッタリングにより被処理基板の表面に金属化合物膜を成膜する成膜工程を含む本発明の金属化合物膜の成膜方法は、成膜工程中、被処理基板にバイアス電位が印加され、成膜工程は、被処理基板の周囲に設けられる板状電極の表面電位を制御する表面電位制御工程を含むことを特徴とする。
本発明において、前記金属化合物膜として窒化アルミニウム膜を成膜する際に、被処理基板に印加されるバイアス電位が-100~-10Vの範囲に設定される場合、前記表面電位制御工程にて、板状電極の表面電位を5~150Vの範囲の正電位に制御することが好ましい。
以上によれば、金属製ターゲットをスパッタリングして反応性スパッタリングにより金属化合物膜を成膜する際に、ステージで保持された被処理基板にバイアス電位を印加した場合、バイアス電位を高くすればする程、引張応力が可及的に小さくなり、次第には圧縮応力を有する金属化合物膜が得られる。そして、被処理基板の周囲に板状電極を設け、成膜中、この板状電極の表面電位を正電位に制御する構成を採用すれば、被処理基板の外周領域での応力の変化量を抑制できることが確認され、その結果、基板面内での応力分布の劣化を抑制できることが確認された。これは、被処理基板の外周領域に向かう反応ガスのイオン(例えば窒素イオン)の一部が、正電位に制御された板状電極で反射されることで、当該外周領域に引き込まれる反応ガスのイオンが減少し、被処理基板の外周領域に成膜される金属化合物膜がこの反応ガスのイオンで過剰にスパッタされることが抑制されることによるものと考えられる。
本発明の実施形態のスパッタリング装置を模式的に説明する図。 本発明の効果を確認する実験結果を示すグラフ。
以下、図面を参照して、被処理基板をシリコンウエハ(以下「基板Sw」という)とし、基板Swの表面にAlN膜(窒化アルミニウム膜)を成膜する場合を例に、本発明のスパッタリング装置及び金属化合物膜の成膜方法の実施形態を説明する。以下において、上、下といった方向を示す用語は、図1に示すスパッタリング装置の設置姿勢を基準とする。
図1を参照して、SMは、スパッタリング装置であり、スパッタリング装置SMは、真空雰囲気を形成可能な真空チャンバ1を備える。真空チャンバ1には、ターボ分子ポンプやロータリーポンプなどからなる真空ポンプユニットPuに通じる排気管11が接続され、真空チャンバ1内を所定圧力(例えば1×10-5Pa)まで真空排気できるようにしている。真空チャンバ1の側壁には、スパッタガスのガス源12a,12bに連通する、マスフローコントローラ13a,13b等で構成される流量制御弁が介設されたガス管14が接続され、流量制御されたスパッタガスを真空チャンバ1内に導入することができる。スパッタガスには、反応ガス(例えば窒素ガス等の窒素含有ガス)が含まれ、希ガス(例えばアルゴンガス)が更に含まれてもよい。なお、本実施形態では、マスフローコントローラ13a,13b及びガス管14がガス導入手段を構成する。
真空チャンバ1の上部にはカソードユニットCが取付けられている。カソードユニットCは、Al製のターゲット2と、ターゲット2上方に配置され、基板Sw中心を回転中心として回転可能な磁石ユニット3とを有する。ターゲット2は、基板Swの輪郭に応じた形状(例えば平面視円形)を有し、スパッタ面2aを下方に向けた姿勢でバッキングプレート21に装着された状態で、絶縁体Io1を介して真空チャンバ1の上部に取り付けられている。ターゲット2には、スパッタ電源としてのDC電源Psからの出力が接続され、負の電位を持つ直流電力をターゲット2に投入することができる。磁石ユニット3として、ターゲット2のスパッタ面2aの下方空間に磁場を形成し、スパッタリング時にスパッタ面2aの下方で電離した電子等を捕捉してスパッタガスを効率よくイオン化する公知の構造を有するものを利用できるため、ここでは詳細な説明を省略する。
真空チャンバ1の下部にターゲット2に対向させてステージ4が配置されている。ステージ4は、絶縁体Io2を介して真空チャンバ1下壁に設けられる、熱伝導性を有する金属製(例えばSUS製)の基台41と、基台41上に設けられるチャックプレート42とを備える。チャックプレート42は静電チャック用の電極を有し、外部のチャック用電源からの通電により基板Swが成膜面を上側にして静電吸着(保持)される(このときのターゲット2と基板Swとの間のTS距離は、例えば40mm~60mm)。また、基台41にはバイアス電源Pbとしての高周波電源からの出力が接続され、スパッタリング時、所定周波数(例えば13.56MHz)の高周波電力を基台41に投入することで、基板Swに所定のバイアス電位を印加することができる。なお、特に図示して説明しないが、基台41には、ヒータや冷媒循環路が組み付けられ、外部の電源からヒータに通電し、または、図外のチラーユニットから冷媒を冷媒循環路に循環させ、基台41からの熱伝導で基板Swを所定温度に制御することができる。ヒータは、チャックプレート42に組み付けられていてもよく、この場合、チャックプレート42がホットプレートも兼用する。
ステージ4の周囲には、基板Swを囲うようにして円環状の輪郭を有する板状電極5が配置されている。平坦な上面5aを持つ板状電極5は、比較的導電性の良い金属(例えばSUSやCu)の板材から加工形成され、板状電極5の下面には円筒状の支持体51が設けられている。そして、支持体51を下にして板状電極5が絶縁体Io3を介して真空チャンバ1下壁に設置される。この場合、板状電極5の上面5aが基板Swの上面(成膜面)と面一となるように支持体51の高さが定寸されている。また、基板Swの外周縁部と板状電極5の内周縁部との間の隙間Dwは、成膜時に真空チャンバ1内に発生させるプラズマの安定性が損なわれないように、可及的に小さく(例えば5mm~30mmの範囲内に)設定される。更に、板状電極5には、直流電源で構成される電位制御電源Pcからの出力が接続され、板状電極5の表面電位を0V~200Vの範囲内の正電位に制御することができる。なお、板状電極5は、基板Swを全周に亘って囲うように一体に形成されている必要はなく、例えば円弧状の部分を周方向に所定間隔を置いて複数配列し、全体として環状の輪郭を有するように構成してもよい。この場合、特に図示して説明しないが、ターゲット2と基板Swとの間にスパッタ粒子の飛散分布を調整する調整板が設けられるような場合には、それに応じて、円弧状の部分のいずれかを省略することもできる。更に、板状電極5は、金属の板材で形成することができるが、その上面5aが所定の面積を有するのであれば、メッシュ材やパンチングメタルで形成してもよい。
上記スパッタリング装置SMは、マイクロコンピュータやシーケンサ等を備えた公知の制御手段(図示省略)を有し、マスフローコントローラ13a,13bの稼働、真空ポンプユニットPuの稼働、DC電源Psの稼働、バイアス電源Pbの稼働、電位制御電源Pcの稼働等を統括制御するようにしている。以下に、上記スパッタリング装置SMを用い、基板Sw表面に反応性スパッタリングによりAlN膜を成膜する例を具体的に説明する。
真空チャンバ1内に配置されたステージ4の上面に基板Swを設置し、真空チャンバ1内を所定圧力まで真空排気し、所定圧力に到達すると、真空チャンバ1内にアルゴンガスと窒素ガスとを夫々所定流量(例えば、アルゴンガス流量:0~100sccm、窒素ガス流量:20~100sccm)で導入し、DC電源Psからターゲット2に負の電位を持つパルス直流電力(周波数:29.4kHz)を投入すると、真空チャンバ1内にプラズマが形成される。プラズマ中で電離したアルゴンイオンと窒素イオンによりターゲット2がスパッタリングされ、ターゲット2から余弦側に従い飛散したスパッタ粒子が窒素分子と反応し、その反応生成物が基板Swの表面に付着、堆積することでAlN膜が成膜される。
ところで、このようなAlN膜の成膜中、バイアス電源Pbから基板Swにバイアス電位を印加すると、バイアス電位を高くすればする程、AlN膜の有する引っ張りが可及的に小さくなり、次第には圧縮応力を有するようになるが、基板Swの外周領域にて、応力の変化量が局所的に大きくなり、却って、基板面内の応力分布が劣化することがある。
そこで、本実施形態によれば、基板Swの周囲に板状電極5を設け、成膜中、この板状電極5の表面電位を正電位に制御する構成を採用することで、基板Swの外周領域での応力の変化量を抑制できることが確認され、その結果、基板面内での応力分布の劣化を抑制(改善)できることが確認された。これは、基板Swの外周領域に向かうアルゴンイオンまたは窒素イオンの一部が、正電位に制御された板状電極5で反射されることで、当該外周領域に引き込まれる窒素イオンが減少し、基板Swの外周領域にて窒素イオンでAlN膜が過剰にスパッタされることが抑制されることによるものと推測される。
次に、上記効果を確認するために、上記スパッタリング装置SMを用いて、以下の実験を行った。発明実験では、ターゲット2をφ300mmのAl製とし、基板Swをφ200mmのシリコンウエハとし、この基板Swを真空チャンバ1内のステージ4で保持し(TS距離は50mm)、このステージ4の周囲に、上面5aが基板Swの成膜面と面一となるように板状電極5を配置した(このときの隙間Dwは12mm)。そして、真空雰囲気の真空チャンバ1内にアルゴンガスを流量0sccm、窒素ガスを流量35sccmで導入し(このときの真空チャンバ1内の圧力は約0.25Pa)、これと併せてDC電源Psからターゲット2にパルス直流電力(周波数:29.4kHz、オフタイム:34μs、Duty:70%)を4kW投入すると共に、ステージ4にバイアス電力として13.56MHzの高周波電力を30W投入することにより(このとき基板Swに印加されるバイアス電位は-23V)、反応性スパッタリングにより基板Sw表面にAlN膜を1150nmの膜厚で成膜した。成膜中、板状電極5の表面電位を40Vの正電位に制御した。尚、成膜中、基板Swの温度を350℃に制御した。成膜後、応力測定装置(東朋テクノロジー社製、商品名「FLX-2000-A」)を用い、基板面内の4点(基板中心から2mm、25mm、48mm、75mmの位置)でAlN膜の応力を測定した結果を、図2において実線で示す。なお、図2の各測定点でのAlN膜の応力は、後述する比較実験3の基板面内の4点で測定した応力の平均値で規格化されている。測定した4点の応力差Δを求めたところ、後述する比較実験3の応力差Δを1としたとき、0.515であった。
次に、上記発明実験に対する比較実験について説明する。先ず、比較実験1では、板状電極5の上面5aの高さを上記発明実験よりも7mm高くした点を除き、上記発明実験と同様の条件でAlN膜を成膜した。成膜後、上記発明実験と同様に基板面内の4点でAlN膜の応力を測定した結果を、図2において一点鎖線で示す。このときの応力差Δは、後述する比較実験3の応力差Δを1としたとき、0.799であった。次に、比較実験2では、板状電極5の上面5aの高さを上記発明実験よりも10mm低くした点を除き、上記発明実験と同様の条件でAlN膜を成膜した。成膜後、上記発明実験と同様に基板面内の4点でAlN膜の応力を測定した結果を、図2において二点鎖線で示す。このときの応力差Δは、後述する比較実験3の応力差Δを1としたとき、0.823であった。更に、比較実験3では、板状電極を設けない点を除き、上記発明実験と同様の条件でAlN膜を成膜した。成膜後、上記発明実験と同様に基板面内の4点でAlN膜の応力を測定した結果を、図2において破線で示す。このときの応力差Δは規格化されて1である。
上記発明実験によれば、板状電極を設けない上記比較実験3と比較して、基板Swの外周領域の応力変化量が抑制され、応力差を半分程度に抑制できることが確認され、その結果、基板面内での応力分布の劣化を抑制できることが確認された。これは、当該外周領域に引き込まれる窒素イオンが減少し、基板Swの外周領域に成膜されるAlN膜がこの窒素イオンで過剰にスパッタされることが抑制されることによるものと推測される。尚、上記比較実験1,2のように板状電極5の上面5aが基板Swの成膜面と面一でない場合には、上記比較実験3と比較して応力差を20%程度しか抑制できないことが確認された。
以上、本発明の実施形態について説明したが、本発明の技術思想の範囲を逸脱しない限り、種々の変形が可能である。上記実施形態では、AlN膜を成膜する場合を例に説明したが、これに限定されず、例えばTiN膜やTaN等の金属化合物膜を成膜する場合のように、成膜中に基板にバイアス電位を印加することで基板外周領域での応力変化量が大きくなる場合に好適に適用することができる。
上記実施形態では、板状電極5の表面電位を正の電位に制御する場合を例に説明したが、基板Swに印加するバイアス電位によっては基板外周領域に成膜される薄膜が陰イオンでスパッタされる場合があり、この場合、板状電極5の表面電位を負の電位に制御することもできる。
Pb…バイアス電源、Pc…電位制御電源、SM…スパッタリング装置、Sw…基板(被処理基板)、1…真空チャンバ、2…ターゲット、4…ステージ、5…板状電極、5a…板状電極5の上面、13a,13b…マスフローコントローラ(ガス導入手段)、14…ガス管(ガス導入手段)。

Claims (2)

  1. ターゲットが配置される真空チャンバと、真空チャンバ内にスパッタガスを導入するガス導入手段と、真空チャンバ内でその成膜面がターゲットに対向する姿勢で被処理基板を保持するステージと、ステージで保持された被処理基板にバイアス電位を印加するバイアス電源とを備えるスパッタリング装置において、
    ステージの周囲に設けられる板状電極と、板状電極の表面電位を制御する電位制御電源とを更に備え、
    前記ターゲットが金属製であり、前記スパッタガスが反応ガスを含み、前記被処理基板の成膜面に反応性スパッタリングにより金属化合物膜を成膜する場合、前記板状電極が、間隔を存して前記被処理基板の周囲を囲う環状の輪郭を有し、前記ターゲット側を向く板状電極の上面が被処理基板の成膜面と面一となる姿勢で配置され、前記電位制御電源が、板状電極の表面電位を正電位に制御することを特徴とするスパッタリング装置。
  2. 真空チャンバ内に金属製のターゲットと被処理基板とを対向配置し、真空チャンバ内に反応ガスを含むスパッタガスを導入し、ターゲットに電力投入してプラズマを形成し、反応性スパッタリングにより被処理基板の表面に金属化合物膜を成膜する成膜工程を含む金属化合物膜の成膜方法であって、成膜工程中、被処理基板にバイアス電位が印加されるものにおいて、
    成膜工程は、被処理基板の周囲に設けられる板状電極の表面電位を制御する表面電位制御工程を含み、
    前記金属化合物膜が窒化アルミニウム膜であり、前記バイアス電位が-100~-10Vの範囲に設定される場合、前記表面電位制御工程にて、前記表面電位が5~150Vの範囲に制御されることを特徴とする金属化合物膜の成膜方法。
JP2020117536A 2020-07-08 2020-07-08 スパッタリング装置及び金属化合物膜の成膜方法 Active JP7478049B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020117536A JP7478049B2 (ja) 2020-07-08 2020-07-08 スパッタリング装置及び金属化合物膜の成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020117536A JP7478049B2 (ja) 2020-07-08 2020-07-08 スパッタリング装置及び金属化合物膜の成膜方法

Publications (2)

Publication Number Publication Date
JP2022014978A JP2022014978A (ja) 2022-01-21
JP7478049B2 true JP7478049B2 (ja) 2024-05-02

Family

ID=80120589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020117536A Active JP7478049B2 (ja) 2020-07-08 2020-07-08 スパッタリング装置及び金属化合物膜の成膜方法

Country Status (1)

Country Link
JP (1) JP7478049B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114645256B (zh) * 2022-03-14 2023-09-15 苏州迈为科技股份有限公司 减少溅射镀膜损伤硅片衬底的装置及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010138485A (ja) 2008-11-17 2010-06-24 Fujifilm Corp 成膜方法、成膜装置、圧電体膜、圧電素子、液体吐出装置、及び圧電型超音波振動子
US20150311046A1 (en) 2014-04-27 2015-10-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Fabricating low-defect rare-earth doped piezoelectric layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010138485A (ja) 2008-11-17 2010-06-24 Fujifilm Corp 成膜方法、成膜装置、圧電体膜、圧電素子、液体吐出装置、及び圧電型超音波振動子
US20150311046A1 (en) 2014-04-27 2015-10-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Fabricating low-defect rare-earth doped piezoelectric layer

Also Published As

Publication number Publication date
JP2022014978A (ja) 2022-01-21

Similar Documents

Publication Publication Date Title
US9460893B2 (en) Substrate processing apparatus
EP2991103A1 (en) Etching method
KR101164829B1 (ko) 일 세트의 플라즈마 처리 단계를 튜닝하는 방법 및 장치
US20080236751A1 (en) Plasma Processing Apparatus
EP2911187A1 (en) Etching method
KR101926677B1 (ko) 성막 장치 및 성막 방법
JP5461690B2 (ja) スパッタリング装置及びスパッタリング方法
TW201737296A (zh) 用於產生派形加工的對稱電漿源
JPH10229058A (ja) コーティング付き堆積チャンバ装置
JP7478049B2 (ja) スパッタリング装置及び金属化合物膜の成膜方法
US20210183631A1 (en) Plasma processing apparatus and plasma processing method
JP2003243365A (ja) プラズマエッチング方法
WO2008049024A1 (en) Methods and apparatus for tuning a set of plasma processing steps
TW202127695A (zh) 用於沉積壓電材料的方法及裝置
TW202117913A (zh) 載置台及電漿處理裝置
JP6088780B2 (ja) プラズマ処理方法及びプラズマ処理装置
KR20210080530A (ko) 진공 처리 장치
US11107692B2 (en) Etching method
JP7204564B2 (ja) プラズマ処理装置
JP2018204060A (ja) スパッタリング装置
JP7262235B2 (ja) スパッタリング装置及びスパッタリング方法
TWI770331B (zh) 反應性離子蝕刻裝置
WO2020100400A1 (ja) 真空処理装置
US20240055239A1 (en) Method of depositing silicon nitride film, apparatus for depositing film, and silicon nitride film
IL313439A (en) New conjugated nucleic acid molecules and their uses

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240419

R150 Certificate of patent or registration of utility model

Ref document number: 7478049

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150