JP7473667B2 - リフレクタ膜の成長方法 - Google Patents

リフレクタ膜の成長方法 Download PDF

Info

Publication number
JP7473667B2
JP7473667B2 JP2022554609A JP2022554609A JP7473667B2 JP 7473667 B2 JP7473667 B2 JP 7473667B2 JP 2022554609 A JP2022554609 A JP 2022554609A JP 2022554609 A JP2022554609 A JP 2022554609A JP 7473667 B2 JP7473667 B2 JP 7473667B2
Authority
JP
Japan
Prior art keywords
liner
reflector layer
substrate
forming
reflector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022554609A
Other languages
English (en)
Other versions
JP2023517605A (ja
Inventor
ルーピン リー，
ジャックリーン エス． レンチ，
ウェン ティン チェン，
イーシオン ヤン，
イン ソク ファン，
シー チャン チェン，
シュリーニヴァース ガンディコッタ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2023517605A publication Critical patent/JP2023517605A/ja
Application granted granted Critical
Publication of JP7473667B2 publication Critical patent/JP7473667B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C23C16/20—Deposition of aluminium only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing & Machinery (AREA)

Description

本開示の実施形態は、概して、リフレクタ層の形成に関する。特に、本開示の実施形態は、高アスペクト比（ＨＡＲ）構造にリフレクタ膜を成長させる方法及び装置を提供する。
デジタルカメラ、コンピュータ、及び携帯電話に見られるものなど、最新の電子画像デバイスの多くは、ピクセルのアレイを含むデジタルイメージセンサを使用している。ピクセルは光を電荷に変換する。しかしながら、ピクセルが受け取った光の一部は吸収されず、下層のデバイス構成要素に入る。一部のデバイスでは、吸収されなかった光が隣接するピクセルに散乱され、クロストークを生じさせる。吸収されない光とクロストーク又は散乱光は、ピクセルの精度及び寿命を低下させる。
クロストークを最小限に抑える又は防止するために、コンタクトイメージセンサ（ＣＩＳ）の個々のピクセルは、ディープトレンチアイソレーション（ＤＴＩ）として知られる構造／技法によって、隣接するピクセルから分離されている。ディープトレンチアイソレーションは、ＣＩＳの光感知領域間の基板表面に形成された高アスペクト比構造を使用する。ディープトレンチアイソレーションでは、隣り合うピクセル間の光学的クロストークを低減するためにリフレクタ材料のスタックを使用することが多く、これによりＣＩＳの量子効率が向上する。リフレクタ材料は、優れた光学的分離を提供するために高反射性でなければならない。
加えて、化学気相堆積（ＣＶＤ）による金属膜（例えば、アルミニウム）の成長は、基板に対する金属の選択性に起因して、困難な作業になる可能性がある。例えば、ＣＶＤアルミニウムは、空気に少しでも曝露された基板上では成長しないか、又は最小限の成長しか示さない。
さらには、高アスペクト比構造の底部に膜を形成することは困難でありうる。図１に示されるように、一部の高アスペクト比ＤＴＩ構造１０では、該構造１０の上部１２にリフレクタ材料１６が充填され、一方、構造の底部１４には充填されないままである。充填されていない部分は、ピクセル分離の有効性を低下させる。
したがって、リフレクタ材料を堆積させる方法、並びに高アスペクト比構造におけるＤＴＩを改善する方法が必要とされている。
本開示の１つ以上の実施形態は、リフレクタ膜スタックを形成する方法を対象とする。基板上にライナが形成され、該ライナ上にリフレクタ層が形成される。リフレクタ層は、その間に酸素に曝露されることなく、ライナと同じ処理ツール内で形成される。
本開示の追加の実施形態は、リフレクタ膜スタックを形成する方法を対象とする。少なくとも１つの構造が形成された基板上に共形ライナが形成される。少なくとも１つの構造は、底部及び側壁を有する。基板は、成長抑制剤に曝露されて、基板の上部が不活性化される。少なくとも１つの構造内のライナ上にリフレクタ層が抑制された厚さまで形成される。基板の上部が再活性化される。少なくとも１つの構造にリフレクタ層が充填される。
本開示のさらなる実施形態は、処理ツールのコントローラによって実行されると、処理ツールに次の動作を行わせる命令を含む非一時的コンピュータ可読媒体を対象とする：内部にロボットを有する中央移送ステーションに接続された第１の処理チャンバ内で、基板上に共形ライナを堆積させ；基板が酸素に曝露されないように、基板を第１の処理チャンバから中央移送ステーションに接続された第２の処理チャンバへと移動させ；第１の処理チャンバ、中央移送ステーション、又は第２の処理チャンバのうちの１つ以上において、基板を成長抑制剤に曝露させ；第２の処理チャンバ内でライナ上にリフレクタ層を形成させ；かつ、基板を再活性化剤に曝露させる、動作。
本開示の上記構造を詳細に理解することができるように、その一部が添付の図面に示されている実施形態を参照することにより、上に簡単に要約されている本開示のより詳細な説明を得ることができる。しかしながら、添付の図面は、本開示の典型的な実施形態のみを示しているのであり、したがって、本開示は他の同等に有効な実施形態も許容しうることから、その範囲を限定すると見なされるべきではないことに留意されたい。
底部セクションが充填されていない先行技術のＣＩＳを示す図 本開示の１つ以上の実施形態による膜スタックを示す図 本開示の１つ以上の実施形態によるリフレクタスタックを形成するプロセスを示す図 本開示の１つ以上の実施形態によるリフレクタスタックを形成するプロセスを示す図 本開示の１つ以上の実施形態によるリフレクタスタックを形成するプロセスを示す図 本開示の１つ以上の実施形態によるリフレクタスタックを形成するプロセスを示す図 本開示の１つ以上の実施形態によるリフレクタスタックを形成するプロセスを示す図 本開示の１つ以上の実施形態によるリフレクタスタックを形成するプロセスを示す図 本開示の１つ以上の実施形態によるリフレクタスタックを形成するプロセスを示す図 本開示の１つ以上の実施形態による方法とともに使用するための処理ツールを示す図
本開示の幾つかの例示的な実施形態を説明する前に、本開示が、以下の説明に記載される構成又はプロセスステップの詳細に限定されないことが理解されるべきである。本開示は、他の実施形態も可能であり、さまざまな方法で実施又は実行することができる。
本明細書及び添付の特許請求の範囲で用いられる場合、「基板」という用語は、処理が行われる表面又は表面の一部を指すために用いられる。基板に対しての言及は、文脈上他のことが明示されない限り、基板の一部分のみを指すこともありうることもまた、当業者に理解されよう。さらには、基板上への堆積についての言及は、むき出しの基板と、１つ以上の膜又は構造がその上に堆積又は形成されている基板の両方を意味しうる。
本明細書で用いられる「基板」とは、その上で製造処理中に膜処理が行われる、任意の基板表面又は基板上に形成された材料表面を指す。例えば、処理が実施されうる基板表面は、用途に応じて、ケイ素、酸化ケイ素、ストレインドシリコン、シリコンオンインシュレータ（ＳＯＩ）、炭素をドープした酸化ケイ素、アモルファスシリコン、ドープしたケイ素、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアなどの材料、並びに、金属、金属窒化物、金属合金、及び他の導電材料など、他の任意の材料を含む。基板には半導体ウエハが含まれるが、これに限定されない。基板は、基板表面を研磨、エッチング、還元、酸化、ヒドロキシル化、アニール、ＵＶ硬化、電子ビーム硬化、及び／又はベークするための前処理プロセスに曝されてもよい。基板自体の表面に直接膜処理することに加えて、本開示では、開示される任意の膜処理工程は、以下により詳細に開示されるように、基板上に形成された下地層にも行うことができ、「基板表面」という用語は、文脈が示すように、こうした下地層を含むことが意図されている。したがって、例えば基板表面上に膜／層又は部分膜／部分層が堆積している場合には、新たに堆積した膜／層の露出面が基板表面になる。
本開示の幾つかの実施形態は、化学気相堆積（ＣＶＤ）によってアルミニウム（Ａｌ）薄膜を成長させる方法に関する。幾つかの実施形態は、化学的終端にかかわらず、基板上に金属膜を成長させる方法を有利に提供する。幾つかの実施形態のＣＶＤアルミニウム膜は、１つの堆積チャンバ内で基板上への第１の堆積としてライナ膜を使用して成長される。ライナを有する基板は、幾つかの実施形態によれば、高真空下で第２の堆積チャンバへと移送され、良好な反射率を有する金属膜を成長させる。
本開示の１つ以上の実施形態は、コンタクトイメージセンサ内のピクセルを光学的に分離する効果的な方法を提供する。幾つかの実施形態では、堆積された金属膜（例えば、ＣＶＤアルミニウム）は高い反射率を有する。幾つかの実施形態の金属膜は、ピクセル間の間隙に充填するために用いられ、ピクセルのクロストークを防止するか、又は最小限に抑える。幾つかの実施形態は、現在の方法より高い信号対雑音比を有する、ディープトレンチアイソレーションのための方法を提供する。幾つかの実施形態は、デバイス性能の向上をもたらす、ディープトレンチアイソレーションのための方法を提供する。
本開示の幾つかの実施形態は、優れた成長挙動を有するＣＶＤアルミニウム膜を成長させる方法を有利に提供する。幾つかの実施形態では、ライナ材料（例えば、ＴｉＡｌＣ）は、アルミニウムの成長のための優れた表面を提供する。幾つかの実施形態では、ライナ材料としてＴｉＡｌＣを使用して、インシトゥＣＶＤアルミニウムを、半導体製造で一般的に用いられる基板上に堆積させることができる。幾つかの実施形態は、５０：１のアスペクト比を有するトレンチに完全に充填することができる金属間隙充填のための方法を有利に提供する。幾つかの実施形態は、継ぎ目又はボイドがないか、最小限の量の継ぎ目又はボイドしか有しない、間隙充填方法を提供する。
コンタクトイメージセンサ（ＣＩＳ）用途では、ピクセルのディープトレンチアイソレーション（ＤＴＩ）にタングステン（Ｗ）が従来から使用されている。本開示の１つ以上の実施形態は、デバイス性能を向上させるために、タングステンを置き換えるように、高反射性のＣＶＤ膜（例えば、ＣＶＤ Ａｌ膜）を堆積させる方法を提供する。
幾つかの実施形態では、ライナの選択は、ＣＶＤアルミニウム膜の成長に影響を与える。本開示の幾つかの実施形態は、真空を破壊することなく複数の堆積チャンバをクラスタ化し、高真空下でチャンバ間のサンプル移送を可能にすることによって、ＡＬＤ ＴｉＡｌＣライナを堆積させる方法を提供する。幾つかの実施形態におけるＡＬＤ ＴｉＡｌＣライナは、チタン前駆体及びアルミニウム前駆体に交互に曝露することによって形成される。幾つかの実施形態では、ＡＬＤ ＴｉＡｌＣ堆積プロセスは、最後の反応種としてのチタン前駆体曝露で終了する。
幾つかの実施形態では、ライナを空気に曝露すると、ＣＶＤ Ａｌ膜の成長が抑制される。本開示の幾つかの実施形態は、良好な堆積速度、抵抗率、及び／又は反射率を有するＣＶＤ Ａｌ膜を形成する方法を提供する。
幾つかの実施形態では、５０：１のアスペクト比を有するコンタクトイメージセンサのディープトレンチ（開口部～１００ｎｍ、深さ５μｍ）にＣＶＤ Ａｌを充填した。連続注入が用いられる従来のＣＶＤプロセスとは異なり；幾つかの実施形態では、５～１０秒の各ドーズが、各ドーズ間の１０～２０秒のパージによって分離される。幾つかの実施形態における全膜厚は、用量－パージサイクルを何回も繰り返すことによって制御した。幾つかの実施形態では、驚くべきことに、本発明者らは、パージによって各ドーズを分離することにより、継ぎ目がなく、ボイドが最小限である、アスペクト比５０：１の構造の完全充填が可能になることを見出した。
幾つかの実施形態は、高アスペクト比（例えば、＞１００：１）を最小限の継ぎ目又はボイドで、完全に充填する方法を提供する。幾つかの実施形態によれば、表面処理を使用して、トレンチの上部への金属膜の堆積を抑制し、トレンチの底部に充填する。第２の表面処理は、金属膜堆積のためにトレンチの上部を活性化し、完全な間隙充填をもたらす。
図２を参照すると、本開示の１つ以上の実施形態は、リフレクタ膜スタック１００を形成する方法を対象とする。ライナ１１０が基板１０５の表面１０６上に形成される。ライナ１１０は、任意の適切な組成を有することができ、当業者に知られている任意の適切な技法で堆積させることができる。幾つかの実施形態では、ライナ１１０は、化学気相堆積（ＣＶＤ）によって堆積される。幾つかの実施形態では、ライナ１１０は、原子層堆積（ＡＬＤ）によって堆積される。幾つかのＡＬＤ堆積では、ライナ１１０は、基板表面１０６に共形膜を形成する。本明細書で用いられる「共形」膜とは、堆積に沿ってほぼ同じ厚さを有する膜を指す。例えば、基板に形成されたトレンチでは、共形膜は、トレンチの上部がトレンチの底部とほぼ同じ厚さを有する。このように用いられる場合、「ほぼ同じ厚さ」という用語は、厚さが平均膜厚に対して±１５％、±１０％、±７．５％、±５％、又は±２．５％を超えて変化しないことを意味する。
幾つかの実施形態では、ライナ１１０は、炭化チタンアルミニウム（ＴｉＡｌＣ）を含む。当業者は、膜組成のための化学式の使用が特定の化学量論的関係を示唆するものではないことを認識するであろう。例えば、炭化チタンアルミニウム（ＴｉＡｌＣ）膜は、１：１：１のＴｉ：Ａｌ：Ｃ原子を有する膜に限定されない。むしろ、化学式は、単に膜の成分を定性的に示すために用いられる。例えば、ＴｉＡｌＣ膜は、任意の適切な比率のチタン、アルミニウム、及び炭素の原子で構成される。幾つかの実施形態では、ライナ１１０は、本質的にＴｉＡｌＣからなる。このように用いられる場合、「本質的に～からなる」という用語は、対象膜の組成が、原子基準で、記載された元素の合計の約９５％以上、９８％以上、９９％以上、又は９９．５％以上であることを意味する。幾つかの実施形態では、ライナ１１０は、チタン（Ｔｉ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、又はアルミニウム（Ａｌ）のうちの１つ以上を含むか、又は本質的にそれらからなる。幾つかの実施形態では、ライナ１１０は、炭化チタンアルミニウム（ＴｉＡｌＣ）、又はチタン（Ｔｉ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）若しくはアルミニウム（Ａｌ）のうちの１つ以上を含むか、又は本質的にそれらからなる。幾つかの実施形態では、ライナ１１０は、チタン（Ｔｉ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、又は炭素（Ｃ）のうちの１つ以上を含むか、又は本質的にそれらからなる。
幾つかの実施形態では、ライナ１１０はチタンを含む。幾つかの実施形態では、ライナ１１０は、本質的にチタンからなる。幾つかの実施形態では、チタンは、四塩化チタン（ＴｉＣｌ４）、テトラキス（ジメチルアミノ）チタン（ＴＤＭＡＴ）、又はＴｉＣｌ４と１－メチル－３，６－ビス（トリメチルシリル）－１，４－シクロヘキサジエンとの混合物のうちの１つ以上を使用して、ＡＬＤによって堆積される。幾つかの実施形態では、チタン前駆体は、四塩化チタン（ＴｉＣｌ４）を含むか、又は本質的に四塩化チタン（ＴｉＣｌ４）からなる。本明細書で用いられる場合、反応性ガス又は前駆体に言及するとき、「から本質的になる」という用語は、反応性核種が、反応性ガスの組成中の記載された化合物の９５％、９８％、９９％、又は９９．５％以上を構成することを意味する。希釈剤、キャリア、及び不活性ガスは、反応性核種の組成の計算には含まれない。幾つかの実施形態では、チタン前駆体は、テトラキス（ジメチルアミノ）チタン（ＴＤＭＡＴ）を含むか、又は本質的にテトラキス（ジメチルアミノ）チタン（ＴＤＭＡＴ）からなる。幾つかの実施形態では、チタン前駆体は、１－メチル－３，６－ビス（トリメチルシリル）－１，４－シクロヘキサジエンを含むか、又は本質的に１－メチル－３，６－ビス（トリメチルシリル）－１，４－シクロヘキサジエンからなる。
幾つかの実施形態では、ライナ１１０はタンタルを含む。幾つかの実施形態では、ライナ１１０は、本質的にタンタルからなる。幾つかの実施形態では、タンタルは、ＴａＣｌ５又はペンタキス（ジメチルアミノ）タンタル（ＰＤＭＡＴ）のうちの１つ以上を使用して、ＡＬＤによって堆積される。幾つかの実施形態では、タンタル前駆体は、ＴａＣｌ５を含むか、又は本質的にＴａＣｌ５からなる。幾つかの実施形態では、タンタル前駆体は、ペンタキス（ジメチルアミノ）タンタル（ＰＤＭＡＴ）を含むか、又は本質的にペンタキス（ジメチルアミノ）タンタル（ＰＤＭＡＴ）からなる。
幾つかの実施形態では、ライナ１１０はコバルトを含む。幾つかの実施形態では、ライナ１１０は、本質的にコバルトからなる。幾つかの実施形態では、コバルトは、ジコバルトヘキサカルボニルｔｅｒｔ－ブチルアセチレン（ＣＣＴＢＡ）を使用して、ＡＬＤによって堆積される。幾つかの実施形態では、コバルト前駆体は、ジコバルトヘキサカルボニルｔｅｒｔ－ブチルアセチレン（ＣＣＴＢＡ）を含む。幾つかの実施形態では、コバルト前駆体は、本質的に、ジコバルトヘキサカルボニルｔｅｒｔ－ブチルアセチレン（ＣＣＴＢＡ）からなる。
幾つかの実施形態では、ライナ１１０はニッケルを含む。幾つかの実施形態では、ライナ１１０は、本質的にニッケルからなる。１つ以上の実施形態では、ニッケルは、テトラキス（トリフルオロホスフィン）ニッケル（Ｎｉ（ＰＦ３）４）を使用して、ＡＬＤによって堆積される。幾つかの実施形態では、ニッケル前駆体は、テトラキス（トリフルオロホスフィン）ニッケル（Ｎｉ（ＰＦ３）４）を含む。幾つかの実施形態では、ニッケル前駆体は、本質的にテトラキス（トリフルオロホスフィン）ニッケル（Ｎｉ（ＰＦ３）４）からなる。
１つ以上の実施形態では、ライナ１１０はアルミニウムを含む。幾つかの実施形態では、ライナ１１０は、本質的にアルミニウムからなる。幾つかの実施形態では、アルミニウムは、ジメチルアルミニウムヒドリド（ＤＭＡＨ）、トリエチルアルミニウム（ＴＥＡ）、又はトリメチルアルミニウム（ＴＭＡ）のうちの１つ以上を使用して、ＡＬＤによって堆積される。１つ以上の実施形態では、アルミニウム前駆体は、ジメチルアルミニウムヒドリド（ＤＭＡＨ）を含む。幾つかの実施形態では、アルミニウム前駆体は、本質的にジメチルアルミニウムヒドリド（ＤＭＡＨ）からなる。１つ以上の実施形態では、アルミニウム前駆体はトリエチルアルミニウム（ＴＥＡ）を含む。幾つかの実施形態では、アルミニウム前駆体は、本質的にトリエチルアルミニウム（ＴＥＡ）からなる。１つ以上の実施形態では、アルミニウム前駆体はトリメチルアルミニウム（ＴＭＡ）を含む。幾つかの実施形態では、アルミニウム前駆体は、本質的にトリメチルアルミニウム（ＴＭＡ）からなる。
ライナ１１０は、任意の適切な温度で堆積させることができる。幾つかの実施形態では、ライナ１１０は、約３００℃から約５００℃の範囲の温度で堆積される。
ライナ１１０は、該ライナ１１０に用いられる核種、基板１０５、及び／又はライナ１１０の上に堆積される金属膜１２０の組成に応じて、任意の適切な厚さを有することができる。１つ以上の実施形態では、ライナ１１０は、連続した膜を形成するのに十分な厚さを有する。本明細書で用いられる「連続」という用語は、堆積層の下にある材料を露出させる間隙又は剥き出しの部分のない、露出表面全体を覆う層又は膜を指す。幾つかの実施形態では、ライナ１１０は３０Åから１００Åの範囲の厚さを有する。
幾つかの実施形態では、リフレクタ層１２０がライナ１１０の上に形成されるか、又はライナに直接形成される。このように用いられる場合、「直接形成される」という用語は、記載された層間に介在層が存在しないことを意味する。幾つかの実施形態では、ライナ１１０の形成後、その間に酸素に曝露されることなく、リフレクタ層１２０が形成される。「酸素に曝露されることなく」という用語は、下地膜（例えば、ライナ１１０）が、下地膜の酸化物が形成される環境に曝露されないことを意味する。例えば、ライナ１１０は、リフレクタ層１２０を形成する前に、空気、水、水蒸気、酸素、オゾン、過酸化物などに曝露されない。
リフレクタ層１２０は、ＡＬＤ、ＣＶＤ、プラズマＡＬＤ、プラズマＣＶＤ、物理的気相堆積（ＰＶＤ）を含むが、これらに限定されない任意の適切な技法によって形成することができる。幾つかの実施形態では、ライナ１１０はＡＬＤプロセスによって形成され、リフレクタ層１２０はＣＶＤプロセスによって形成される。
幾つかの実施形態のリフレクタ層１２０は、ライナ１１０と同じ処理チャンバ内で形成される。幾つかの実施形態では、リフレクタ層１２０は、ライナ１１０とは異なる処理チャンバ内で形成される。幾つかの実施形態では、リフレクタ層１２０は、ライナ１１０と同じ処理ツール内で形成される。以下でさらに説明するように、クラスタツールとも呼ばれる「処理ツール」は、移送ステーションに接続された複数の処理チャンバを有する処理ツールである。
幾つかの実施形態のリフレクタ層１２０は、アルミニウム、タングステン、モリブデン、又は銅のうちの１つ以上を含む。幾つかの実施形態では、リフレクタ層は、本質的に、アルミニウム、タングステン、モリブデン、又は銅のうちの１つ以上からなる。幾つかの実施形態では、リフレクタ層１２０は、ライナ１１０とは異なる組成を有する。幾つかの実施形態では、リフレクタ層１２０は、ライナ１１０とは異なる元素を有する。幾つかの実施形態では、リフレクタ層１２０及びライナ１１０は、１つ以上の共通する元素及び異なる組成を有する。
幾つかの実施形態では、リフレクタ層１２０は、アルミニウムを含むか、又は本質的にアルミニウムからなる。幾つかの実施形態では、アルミニウムは、ジメチルアルミニウムヒドリド（ＤＭＡＨ）、トリエチルアルミニウム（ＴＥＡ）、又はトリメチルアルミニウム（ＴＭＡ）のうちの１つ以上を使用して、ＡＬＤ又はＣＶＤのうちの１つ以上によって堆積される。幾つかの実施形態では、アルミニウムは、ＤＭＡＨを使用してＣＶＤによって堆積される。幾つかの実施形態では、アルミニウムは、ＴＥＡを使用してＣＶＤによって堆積される。幾つかの実施形態では、アルミニウムは、ＴＭＡを使用してＣＶＤによって堆積される。幾つかの実施形態では、リフレクタ層１２０の堆積に用いられるアルミニウム前駆体は、ＤＭＡＨを含むか、又は本質的にＤＭＡＨからなる。幾つかの実施形態では、リフレクタ層１２０の堆積に用いられるアルミニウム前駆体は、ＴＥＡを含むか、又は本質的にＴＥＡからなる。幾つかの実施形態では、リフレクタ層１２０の堆積に用いられるアルミニウム前駆体は、ＴＭＡを含むか、又は本質的にＴＭＡからなる。
幾つかの実施形態では、リフレクタ層１２０は、タングステンを含むか、又は本質的にタングステンからなる。幾つかの実施形態では、タングステンは、五塩化タングステン（ＷＣｌ５）を使用して、ＡＬＤ又はＣＶＤのうちの１つ以上によって堆積される。幾つかの実施形態では、リフレクタ層１２０の堆積に用いられるタングステン前駆体は、五塩化タングステンを含むか、又は本質的に五塩化タングステンからなる。
幾つかの実施形態では、リフレクタ層１２０は、モリブデンを含むか、又は本質的にモリブデンからなる。幾つかの実施形態では、モリブデンは、五塩化モリブデン（ＭｏＣｌ５）又は二塩化二酸化モリブデン（ＭｏＯ２Ｃｌ２）のうちの１つ以上を使用して、ＡＬＤ又はＣＶＤのうちの１つ以上によって堆積される。幾つかの実施形態では、モリブデンは、五塩化モリブデンを使用してＣＶＤによって堆積される。幾つかの実施形態では、アルミニウムは、二塩化二酸化モリブデンを使用してＣＶＤによって堆積される。幾つかの実施形態では、リフレクタ層１２０の堆積に用いられるモリブデン前駆体は、五塩化モリブデンを含むか、又は本質的に五塩化モリブデンからなる。幾つかの実施形態では、リフレクタ層１２０の堆積に用いられるモリブデン前駆体は、二塩化二酸化モリブデンを含むか、又は本質的に二塩化二酸化モリブデンからなる。
幾つかの実施形態では、リフレクタ層１２０は、銅を含むか、又は本質的に銅からなる。幾つかの実施形態では、銅は、塩化銅（Ｉ）（ＣｕＣｌ）又は塩化銅（ＩＩ）（ＣｕＣｌ２）のうちの１つ以上を使用して、ＡＬＤ又はＣＶＤのうちの１つ以上によって堆積される。幾つかの実施形態では、銅は、塩化銅（Ｉ）を使用してＣＶＤによって堆積される。幾つかの実施形態では、銅は、塩化銅（ＩＩ）を使用してＣＶＤによって堆積される。幾つかの実施形態では、リフレクタ層１２０の堆積に用いられる銅前駆体は、塩化銅（Ｉ）を含むか、又は本質的に塩化銅（Ｉ）からなる。幾つかの実施形態では、リフレクタ層１２０の堆積に用いられる銅前駆体は、塩化銅（ＩＩ）を含むか、又は本質的に塩化銅（ＩＩ）からなる。
幾つかの実施形態では、リフレクタ層１２０は、１００℃から５００℃の範囲、又は５０℃から４５０℃の範囲、又は２００℃から４００℃の範囲の温度で堆積される。幾つかの実施形態では、リフレクタ層１２０は、０．５Ｔｏｒｒから１００Ｔｏｒｒの範囲、又は約１Ｔｏｒｒから約５０Ｔｏｒｒの範囲、又は５Ｔｏｒｒから２５Ｔｏｒｒの範囲の圧力で堆積される。
次に、図３Ａから３Ｇを参照すると、本開示の１つ以上の実施形態は、構造化された基板２００上にリフレクタ膜スタックを形成する方法を対象とする。構造化された基板２００は、その内部に形成された少なくとも１つの構造（特徴部とも呼ばれる）を有する基板である。幾つかの実施形態の構造２０２は、図３Ａに示されるように、少なくとも１つの側壁２０３及び底部２０４を含む。図示される実施形態では、構造２０２は、構造化された基板２００の上面２０１から底部２０４まで、深さＤで延びる先細のプロファイルを有する。構造２０２の幅Ｗは、基板２００の上面２０１で測定される。幾つかの実施形態では、構造２０２の幅Ｗに対する深さＤとして測定される構造２０２のアスペクト比は、５０：１より大きい。幾つかの実施形態では、構造２０２のアスペクト比は、６０：１、７０：１、８０：１、９０：１、又は１００：１より大きい。図示される構造２０２の特定の形状は、１つの可能な形状を単に代表するものであり、本開示の範囲を限定するものと解釈されるべきではない。構造２０２上の側壁２０３の数は、構造２０２の形状に依存しており、本開示の範囲を限定するものと解釈されるべきではない。
図３Ｂに示されるように、基板２００及び少なくとも１つの構造２０２上に共形ライナ２１０が形成される。共形ライナ２１０は、材料のいずれかであってよく、前述のプロセスのいずれかによって形成することができる。
共形ライナ２１０の堆積後、図３Ｃに示されるように、基板２００は成長抑制剤に曝露される。幾つかの実施形態の成長抑制剤は、基板２００の上面２０１を不活性化し、不活性化ライナ２２０を形成する。現時点では、基板２００の上面２０１は、共形ライナ２１０を含む。別の言い方をすれば、幾つかの実施形態の成長抑制剤は、基板２００の上面２０１の共形ライナ２１０を不活性化する。幾つかの実施形態では、成長抑制剤は、構造２０２内の共形ライナ２１０の上部２１２を不活性化する。幾つかの実施形態では、成長抑制剤は、基板の上部を不活性化する。このように用いられる場合、基板２００の上部とは、基板２００の上面２０１及び構造２０２の上部２０６を指す。幾つかの実施形態の成長抑制剤は、共形ライナ２１０を基板２００の上面２０１から深さＤｄまで不活性化する。幾つかの実施形態の不活性化したライナ２２０の深さＤｄは、構造２０２の深さＤの１０％から９０％、又は２０％から８０％、又は３０％から７０％、又は４０％から６０％、又は約５０％の範囲にある。
幾つかの実施形態の成長抑制剤は、ライナ２１０と反応して、リフレクタ層材料の堆積には不利な表面又は材料を形成する化合物を含む。幾つかの実施形態では、成長抑制剤は、炭素ベースの材料を含む。幾つかの実施形態では、成長抑制剤は、ＴＥＡを含むか、又は本質的にＴＥＡからなる。
図３Ｄでは、少なくとも１つの構造２０２内の共形ライナ２１０上にリフレクタ層２３０が形成される。リフレクタ層２３０は、構造２０２の底部２０４の共形ライナ２１０から測定して抑制された厚さＴｒまで形成される。幾つかの実施形態では、抑制された厚さＴｒは、構造２０２の深さＤの１０％から９０％、又は２０％から８０％、又は３０％から７０％、又は４０％から６０％、又は約５０％の範囲にある。幾つかの実施形態では、抑制された厚さＴｒは、リフレクタ層２３０の上面２３２を、不活性化したライナ２２０の深さＤｄにするのに十分である。幾つかの実施形態では、抑制された厚さＴｒは、不活性化したライナ２２０に到達するための厚さよりも小さい。幾つかの実施形態では、抑制された厚さＴｒは、不活性化したライナ２２０によって境界付けられた構造２０６の領域内で、構造の上部２０６にリフレクタ層２３０の上面２３２を与える。
幾つかの実施形態では、図３Ｅに示されるように、基板２００の上部２０６は再活性化されて、不活性化したライナ２２０を共形ライナ２１０と交換する。幾つかの実施形態では、基板は、基板表面をライナの堆積と同じ温度及び処理条件で四塩化チタンに曝露することによって再活性化される。
図３Ｆに示されるように、幾つかの実施形態によれば、構造２０２にリフレクタ層２３０が充填される。幾つかの実施形態では、リフレクタ層２３０は、基板２００の上面にオーバーバーデン２３５を形成するために堆積される。幾つかの実施形態では、オーバーバーデン２３５は、基板２００上の共形ライナ２１０上にある。幾つかの実施形態では、オーバーバーデン２３５は、共形ライナ２１０なしに、基板２００上に直接存在する。
図３Ｇは、基板２００の上面２０１にリフレクタ層２３０が堆積された基板２００を示している。幾つかの実施形態では、図３Ｆに示されるオーバーバーデン２３５は、構造２０２内の基板２００の上面２０１及び共形ライナ２１０の上面２１１を露出させるために、任意の適切な技法によって除去される。幾つかの実施形態では、オーバーバーデン２３５は、リフレクタ層２３０の上面２３２が共形ライナ２１０の上面２１１と同じ高さになるようにするために除去される。幾つかの実施形態では、共形ライナ２１０は、基板２００の上面２０１を覆い、リフレクタ層２３０は、共形ライナ２１０の上面２１１と同じ高さの上面２３２を有する。幾つかの実施形態では、基板２００の上面２０１上のオーバーバーデン２３５、及び任意選択的に共形ライナ２１０は、化学機械平坦化（ＣＭＰ）又はエッチングのうちの１つ以上によって除去される。
本開示の追加の実施形態は、図４に示されるように、デバイスの形成及び記載された方法の実施のための処理ツール９００を対象とする。クラスタツールとも呼ばれる処理ツール９００は、複数の側面を有する少なくとも１つの中央移送ステーション９２１、９３１を含む。ロボット９２５、９３５は、中央移送ステーション９２１、９３１内に位置づけられ、ロボットブレード及びウエハを複数の側面のそれぞれに移動させるように構成される。
処理ツール９００は、中央移送ステーションに接続された、処理ステーションとも呼ばれる複数の処理チャンバ９０２、９０４、９０６、９０８、９１０、９１２、９１４、９１６、及び９１８を含む。さまざまな処理チャンバは、隣接する処理ステーションから隔離された別個の処理領域を提供する。処理チャンバは、物理的気相堆積チャンバ、ＵＶ硬化チャンバ、ＩＣＰチャンバ、エッチングチャンバなどを含むがこれらに限定されない、任意の適切なチャンバでありうる。処理チャンバ及び構成要素の特定の配置は、クラスタツールに応じて変更することができ、本開示の範囲を限定するものと解釈されるべきではない。
幾つかの実施形態では、処理ツール９００は、中央移送ステーションに接続された少なくとも１つの原子層堆積チャンバを含む。幾つかの実施形態では、処理ツール９００は、中央移送ステーションに接続された少なくとも１つの化学気相堆積チャンバを含む。
図４に示される実施形態では、ファクトリインターフェース９５０が処理ツール９００の前面に接続される。ファクトリインターフェース９５０は、該ファクトリインターフェース９５０の前面９５１にローディングチャンバ９５４及びアンローディングチャンバ９５６を含む。ローディングチャンバ９５４が左側に示され、アンローディングチャンバ９５６が右側に示されているが、当業者は、これが１つの可能な構成の単なる代表であることを理解するであろう。
ローディングチャンバ９５４及びアンローディングチャンバ９５６のサイズ及び形状は、例えば、処理ツール９００において処理される基板に応じて、変化しうる。示される実施形態では、ローディングチャンバ９５４及びアンローディングチャンバ９５６は、カセット内に複数のウエハが位置づけられたウエハカセットを保持するようにサイズ決めされる。
ロボット９５２は、ファクトリインターフェース９５０内にあり、ローディングチャンバ９５４とアンローディングチャンバ９５６との間を移動することができる。ロボット９５２は、ウエハを、ローディングチャンバ９５４内のカセットからファクトリインターフェース９５０を介してロードロックチャンバ９６０に移送することができる。ロボット９５２はまた、ウエハを、ロードロックチャンバ９６２からファクトリインターフェース９５０を介してアンローディングチャンバ９５６内のカセットに移送することもできる。当業者に理解されるように、ファクトリインターフェース９５０は、１より多くのロボット９５２有することができる。例えば、ファクトリインターフェース９５０は、ウエハをローディングチャンバ９５４とロードロックチャンバ９６０との間で移送する第１のロボット、並びにウエハをロードロック９６２とアンローディングチャンバ９５６との間で移送する第２のロボットとを有することができる。
示される処理ツール９００は、第１のセクション９２０と第２のセクション９３０とを有している。第１のセクション９２０は、ロードロックチャンバ９６０、９６２を介してファクトリインターフェース９５０に接続される。第１のセクション９２０は、少なくとも１つのロボット９２５がその中に位置付けられた第１の移送チャンバ９２１を含む。ロボット９２５は、ロボットウエハ搬送機構とも呼ばれる。第１の移送チャンバ９２１は、ロードロックチャンバ９６０、９６２、処理チャンバ９０２、９０４、９１６、９１８、及びバッファチャンバ９２２、９２４に関して中央に配置される。幾つかの実施形態のロボット９２５は、一度に１より多くのウエハを独立して移動することができるマルチアームロボットである。幾つかの実施形態では、第１の移送チャンバ９２１は、１より多くのロボットウエハ移送機構を含む。第１の移送チャンバ９２１内のロボット９２５は、第１の移送チャンバ９２１の周りのチャンバ間にウエハを移動するように構成される。個々のウエハは、第１のロボット機構の遠位端に配置されたウエハ搬送ブレード上で運ばれる。
第１のセクション９２０でウエハを処理した後、該ウエハを、通過チャンバを介して第２のセクション９３０に渡すことができる。例えば、チャンバ９２２、９２４は、一方向又は双方向の通過チャンバでありうる。通過チャンバ９２２、９２４は、例えば、第２のセクション９３０で処理する前にウエハを低温冷却するために、又は第１のセクション９２０に戻る前にウエハの冷却又は後処理を可能にするために使用することができる。
システムコントローラ９９０は、第１のロボット９２５、第２のロボット９３５、第１の複数の処理チャンバ９０２、９０４、９１６、９１８、及び第２の複数の処理チャンバ９０６、９０８、９１０、９１２、９１４と通信する。システムコントローラ９９０は、処理チャンバ及びロボットを制御することができる任意の適切な構成要素でありうる。例えば、システムコントローラ９９０は、中央処理装置（ＣＰＵ）９９２、メモリ９９４、入力／出力（Ｉ／Ｏ）９９６、及びサポート回路９９８を含むコンピュータでありうる。コントローラ９９０は、処理ツール９００を直接、又は特定の処理チャンバ及び／又はサポートシステム構成要素に関連付けられたコンピュータ（又はコントローラ）を介して制御することができる。
１つ以上の実施形態では、コントローラ９９０は、さまざまなチャンバ及びサブプロセッサを制御するために工業環境で使用することができる、任意の形態の汎用コンピュータプロセッサの１つでありうる。コントローラ９９０のメモリ９９４又はコンピュータ可読媒体は、非一時的メモリ（例えば、ランダムアクセスメモリ（ＲＡＭ））、読取り専用メモリ（ＲＯＭ）、フロッピーディスク、ハードディスク、光記憶媒体（例えば、コンパクトディスク又はデジタルビデオディスク）、フラッシュドライブ、若しくはローカル又は遠隔の任意の他の形態のデジタルストレージなどの容易に入手可能なメモリのうちの１つ以上でありうる。メモリ９９４は、処理ツール９００のパラメータ及び構成要素を制御するためにプロセッサ（ＣＰＵ９９２）によって動作可能な命令セットを保持することができる。
サポート回路９９８は、従来の方法でプロセッサをサポートするためＣＰＵ９９２に接続される。これらの回路には、キャッシュ、電力供給装置、クロック回路、入出力回路、及びサブシステムなどが含まれる。１つ以上の処理は、プロセッサによって実行又は呼び出されると、プロセッサに、本明細書に記載される方法で処理ツール９００又は個々の処理ユニットの動作を制御させるソフトウェアルーチンとしてメモリ９９４に格納することができる。ソフトウェアルーチンは、ＣＰＵ９９２によって制御されるハードウェアから遠隔に位置する第２のＣＰＵ（図示せず）によって、記憶及び／又は実行させることもできる。
本開示のプロセス及び方法の幾つか又はすべてをハードウェアで実行することもできる。したがって、プロセスは、ソフトウェアに実装されてもよく、かつ、例えば、ハードウェア内のコンピュータシステムを特定用途向け集積回路又は他の種類のハードウェアの実装、若しくはソフトウェアとハードウェアとの組合せとして使用して、プロセスを実行することもできる。ソフトウェアルーチンは、プロセッサによって実行されると、汎用コンピュータを、プロセスが実行されるようにチャンバの動作を制御する特定用途向けコンピュータ（コントローラ）に変換する。
幾つかの実施形態では、コントローラ９９０は、方法を実施するために個々のプロセス又はサブプロセスを実行するための１つ以上の構成を有している。コントローラ９９０は、方法の機能を実行するために中間構成要素を動作させるように接続及び構成することができる。幾つかの実施形態では、コントローラ９９０は、原子層堆積チャンバ又は化学気相堆積チャンバのうちの１つ以上を制御するように接続及び構成される。
プロセスは、概して、プロセッサによって実行されると、処理チャンバに本開示のプロセスを実行させるソフトウェアルーチンとしてシステムコントローラ９９０のメモリ９９４に格納されうる。ソフトウェアルーチンはまた、プロセッサによって制御されているハードウェアから遠隔に位置している第２のプロセッサ（図示せず）によって格納及び／又は実行されうる。本開示の方法の幾つか又はすべてをハードウェアで実行することもできる。したがって、プロセスは、ソフトウェアに実装されてもよく、かつ、例えば、ハードウェア内のコンピュータシステムを特定用途向け集積回路又は他の種類のハードウェアの実装、若しくはソフトウェアとハードウェアとの組合せとして使用して、プロセスを実行することもできる。ソフトウェアルーチンは、プロセッサによって実行されると、汎用コンピュータを、プロセスが実行されるようにチャンバの動作を制御する特定用途向けコンピュータ（コントローラ）に変換する。
１つ以上の実施形態では、処理ツールは、ウエハを移動させるように構成されたロボットを含む中央移送ステーション；各処理ステーションが中央移送ステーションに接続され、隣接する処理ステーションの処理領域から分離された処理領域を提供する、複数の処理ステーションであって、物理的気相堆積チャンバと遠隔プラズマ源とを含む、複数の処理ステーション；ＵＶ硬化チャンバ；ＩＣＰチャンバ；並びに、中央移送ステーション及び複数の処理ステーションに接続されたコントローラであって、ウエハを処理ステーション間で移動させ、処理ステーションの各々で行われる処理を制御するように構成された、コントローラ、含む。
幾つかの実施形態では、コントローラ９９０は、基板を中央移送ステーションから少なくとも１つの堆積チャンバへと移動させる構成；基板を少なくとも１つの堆積チャンバから中央移送ステーションへと移動させる構成；原子層堆積チャンバにおいて基板上に共形ライナを形成する構成；基板を成長抑制剤に曝露する構成；リフレクタ層の第１の部分を形成する構成；基板を再活性化する材料に基板を曝露する構成；並びに、リフレクタ層の第２の部分を形成する構成、のうちの１つ以上を有する。
本開示の幾つかの実施形態は、処理チャンバのコントローラによって実行されると、処理チャンバに次の動作を行わせる命令を含む非一時的コンピュータ可読媒体を対象とする：内部にロボットを有する中央移送ステーションに接続された第１の処理チャンバ内で基板上に共形ライナを堆積させ；基板が酸素に曝露されないように、基板を第１の処理チャンバから中央移送ステーションに接続された第２の処理チャンバへと移動させ；第１の処理チャンバ、中央移送ステーション、又は第２の処理チャンバのうちの１つ以上において基板を成長抑制剤に曝露させ；第２の処理チャンバ内でライナ上にリフレクタ層を形成させ；かつ、基板を再活性化剤に曝露させる。
本明細書全体を通じて、「一実施形態」、「ある特定の実施形態」、「１つ以上の実施形態」、又は、「実施形態」への言及は、その実施形態に関連して説明されている特定の構造、構造、材料、又は特性が、本開示の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体のさまざまな箇所での「１つ以上の実施形態」、「ある特定の実施形態」、「一実施形態」、又は「ある実施形態」などの文言の表出は、必ずしも本開示の同一の実施形態を指すものではない。さらには、特定の構造、構造、材料、又は特性は、１つ以上の実施形態において、任意の適切な態様で組み合わせることができる。
本明細書の開示は特定の実施形態を参照して説明されているが、当業者は、説明された実施形態が本開示の原理及び用途の単なる例示であることを理解するであろう。本開示の主旨及び範囲から逸脱することなく、本開示の方法及び装置に対してさまざまな修正及び変形を行うことができることは、当業者にとって明らかであろう。したがって、本開示は、添付の特許請求の範囲及びその等価物の範囲内である修正及び変形を含みうる。

Claims (18)

  1. リフレクタ膜スタックを形成する方法であって、
    基板上にライナを形成すること；及び
    前記ライナ上にリフレクタ層を形成することであって、前記リフレクタ層がその間に酸素に曝露されることなく前記ライナと同じ処理ツール内で形成される、形成すること
    を含み、
    前記ライナが、チタンを含み、ＴｉＣｌ ４ 、テトラキス（ジメチルアミノ）チタン（ＴＤＭＡＴ）、又は１－メチル－３，６－ビス（トリメチルシリル）－１，４－シクロヘキサジエンを使用して堆積され、前記リフレクタ層が、アルミニウム、タングステン、モリブデン、又は銅のうちの１つ以上を含む、方法。
  2. リフレクタ膜スタックを形成する方法であって、
    基板上にライナを形成すること；及び
    前記ライナ上にリフレクタ層を形成することであって、前記リフレクタ層がその間に酸素に曝露されることなく前記ライナと同じ処理ツール内で形成される、形成すること
    を含み、
    前記ライナが、タンタルを含み、ＴａＣｌ５又はペンタキス（ジメチルアミノ）タンタル（ＰＤＭＡＴ）のうちの１つ以上を使用して堆積され、前記リフレクタ層が、アルミニウム、タングステン、モリブデン、又は銅のうちの１つ以上を含む、方法。
  3. リフレクタ膜スタックを形成する方法であって、
    基板上にライナを形成すること；及び
    前記ライナ上にリフレクタ層を形成することであって、前記リフレクタ層がその間に酸素に曝露されることなく前記ライナと同じ処理ツール内で形成される、形成すること
    を含み、
    前記ライナが、コバルトを含み、ジコバルトヘキサカルボニルｔｅｒｔ－ブチルアセチレン（ＣＣＴＢＡ）を使用して堆積され、前記リフレクタ層が、アルミニウム、タングステン、モリブデン、又は銅のうちの１つ以上を含む、方法。
  4. リフレクタ膜スタックを形成する方法であって、
    基板上にライナを形成すること；及び
    前記ライナ上にリフレクタ層を形成することであって、前記リフレクタ層がその間に酸素に曝露されることなく前記ライナと同じ処理ツール内で形成される、形成すること
    を含み、
    前記ライナが、ニッケルを含み、テトラキス（トリフルオロホスフィン）ニッケル（Ｎｉ（ＰＦ３）４）を使用して堆積され、前記リフレクタ層が、アルミニウム、タングステン、モリブデン、又は銅のうちの１つ以上を含む、方法。
  5. リフレクタ膜スタックを形成する方法であって、
    基板上にライナを形成すること；及び
    前記ライナ上にリフレクタ層を形成することであって、前記リフレクタ層がその間に酸素に曝露されることなく前記ライナと同じ処理ツール内で形成される、形成すること
    を含み、
    前記ライナが、アルミニウムを含み、ジメチルアルミニウムヒドリド（ＤＭＡＨ）、トリエチルアルミニウム（ＴＥＡ）、又はトリメチルアルミニウム（ＴＭＡ）のうちの１つ以上を使用して堆積され、前記リフレクタ層が、アルミニウム、タングステン、モリブデン、又は銅のうちの１つ以上を含む、方法。
  6. リフレクタ膜スタックを形成する方法であって、
    基板上にライナを形成すること；及び
    前記ライナ上にリフレクタ層を形成することであって、前記リフレクタ層がその間に酸素に曝露されることなく前記ライナと同じ処理ツール内で形成される、形成すること
    を含み、
    前記ライナが、コバルトを含み、ジコバルトヘキサカルボニルｔｅｒｔ－ブチルアセチレン（ＣＣＴＢＡ）を使用して堆積され、前記ライナが３０Åから５０Åの範囲の厚さを有する、方法。
  7. リフレクタ膜スタックを形成する方法であって、
    基板上にライナを形成すること；及び
    前記ライナ上にリフレクタ層を形成することであって、前記リフレクタ層がその間に酸素に曝露されることなく前記ライナと同じ処理ツール内で形成される、形成すること
    を含み、
    前記ライナが、ニッケルを含み、テトラキス（トリフルオロホスフィン）ニッケル（Ｎｉ（ＰＦ ３ ） ４ ）を使用して堆積され、前記ライナが３０Åから５０Åの範囲の厚さを有する、方法。
  8. 前記リフレクタ層が、前記ライナとは異なる組成を有する、請求項１から５のいずれか一項に記載の方法。
  9. 前記リフレクタ層が、アルミニウムを含み、ジメチルアルミニウムヒドリド（ＤＭＡＨ）、トリエチルアルミニウム（ＴＥＡ）、又はトリメチルアルミニウム（ＴＭＡ）のうちの１つ以上を使用して堆積される、請求項１から５のいずれか一項に記載の方法。
  10. 前記リフレクタ層が、タングステンを含み、五塩化タングステン（ＷＣｌ５）を使用して堆積される、請求項１から５のいずれか一項に記載の方法。
  11. 前記リフレクタ層が、モリブデンを含み、五塩化モリブデン（ＭｏＣｌ５）又は二塩化二酸化モリブデン（ＭｏＯ２Ｃｌ２）のうちの１つ以上を使用して堆積される、請求項１から５のいずれか一項に記載の方法。
  12. 前記リフレクタ層が、銅を含み、塩化銅（Ｉ）（ＣｕＣｌ）又は塩化銅（ＩＩ）（ＣｕＣｌ２）のうちの１つ以上を使用して堆積される、請求項１から５のいずれか一項に記載の方法。
  13. リフレクタ膜スタックを形成する方法であって、
    少なくとも１つの構造が形成された基板上に共形ライナを形成することであって、前記少なくとも１つの構造が底部及び側壁を有する、形成すること；
    前記基板を成長抑制剤に曝露して前記基板の上部を不活性化すること；
    前記少なくとも１つの構造内の前記ライナ上にリフレクタ層を抑制された厚さまで形成すること；
    前記基板の前記上部を再活性化すること；及び
    前記少なくとも１つの構造に前記リフレクタ層を充填すること
    を含む、方法。
  14. 前記ライナが、ＴｉＡｌＣ、又はチタン（Ｔｉ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）若しくはアルミニウム（Ａｌ）のうちの１つ以上を含む、請求項１３に記載の方法。
  15. 前記リフレクタ層が、アルミニウム、タングステン、モリブデン、又は銅のうちの１つ以上を含む、請求項１３に記載の方法。
  16. 前記共形ライナが炭化チタンアルミニウム（ＴｉＡｌＣ）を含み、前記リフレクタ層がアルミニウムを含み、前記基板を前記成長抑制剤に曝露することが、前記基板をトリエチルアルミニウム（ＴＥＡ）に浸漬することを含み、かつ前記基板の前記上部を再活性化することが、前記基板を四塩化チタン（ＴｉＣｌ４）に曝露することを含む、請求項１３に記載の方法。
  17. 前記リフレクタ層が、その間に酸素に曝露されることなく、前記ライナと同じ処理ツール内で形成される、請求項１３に記載の方法。
  18. 非一時的コンピュータ可読媒体であって、処理ツールのコントローラによって実行されると、前記処理ツールに、次の動作：
    内部にロボットを有する中央移送ステーションに接続された第１の処理チャンバ内で基板上に共形ライナを堆積させ、
    前記基板が酸素に曝露されないように、前記基板を前記第１の処理チャンバから前記中央移送ステーションに接続された第２の処理チャンバへと移動させ、
    前記第１の処理チャンバ、前記中央移送ステーション、又は前記第２の処理チャンバのうちの１つ以上において、前記基板を成長抑制剤に曝露させ、
    前記第２の処理チャンバ内で前記ライナ上にリフレクタ層を形成させ、かつ
    前記基板を再活性化剤に曝露させる
    動作を実行させる命令を含む、非一時的コンピュータ可読媒体。
JP2022554609A 2020-03-13 2021-03-11 リフレクタ膜の成長方法 Active JP7473667B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/819,023 US11776980B2 (en) 2020-03-13 2020-03-13 Methods for reflector film growth
US16/819,023 2020-03-13
PCT/US2021/021914 WO2021183767A1 (en) 2020-03-13 2021-03-11 Methods for reflector film growth

Publications (2)

Publication Number Publication Date
JP2023517605A JP2023517605A (ja) 2023-04-26
JP7473667B2 true JP7473667B2 (ja) 2024-04-23

Family

ID=77663787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022554609A Active JP7473667B2 (ja) 2020-03-13 2021-03-11 リフレクタ膜の成長方法

Country Status (7)

Country Link
US (1) US11776980B2 (ja)
EP (1) EP4118253A4 (ja)
JP (1) JP7473667B2 (ja)
KR (1) KR20220150974A (ja)
CN (1) CN115244212A (ja)
TW (1) TWI834027B (ja)
WO (1) WO2021183767A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220310678A1 (en) * 2021-03-26 2022-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. High reflectance isolation structure to increase image sensor performance

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020132472A1 (en) 2001-03-14 2002-09-19 Jusung Engineering Co., Ltd. Method for forming metal plug
JP2017014615A (ja) 2015-05-27 2017-01-19 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ フッ素含有量が少ないタングステン膜
JP2017053024A (ja) 2015-08-07 2017-03-16 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ タングステン堆積充填の強化のためのタングステンの原子層エッチング
US20170148670A1 (en) 2015-11-25 2017-05-25 Applied Materials, Inc. Methods for forming low-resistance contacts through integrated process flow systems
US20180233372A1 (en) 2017-02-15 2018-08-16 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US20190088540A1 (en) 2017-09-21 2019-03-21 Applied Materials, Inc. Methods and apparatus for filling substrate features with cobalt

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0799903A3 (en) * 1996-04-05 1999-11-17 Applied Materials, Inc. Methods of sputtering a metal onto a substrate and semiconductor processing apparatus
JP3618974B2 (ja) * 1997-10-17 2005-02-09 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100475050B1 (ko) * 1998-09-24 2005-07-05 삼성전자주식회사 스페이서로보호되는박막의질화막라이너를갖는트렌치소자분리방법및구조
US7074690B1 (en) 2004-03-25 2006-07-11 Novellus Systems, Inc. Selective gap-fill process
KR100688055B1 (ko) * 2004-05-10 2007-02-28 주식회사 하이닉스반도체 저온 장벽금속층을 이용한 금속배선 제조 방법
KR20060066427A (ko) 2004-12-13 2006-06-16 삼성전자주식회사 이미지 센서에서 누화 현상을 방지하는 소자분리막 형성방법
US20120149213A1 (en) * 2010-12-09 2012-06-14 Lakshminarayana Nittala Bottom up fill in high aspect ratio trenches
US9484196B2 (en) 2014-02-25 2016-11-01 Micron Technology, Inc. Semiconductor structures including liners comprising alucone and related methods
US9806129B2 (en) 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
WO2016032468A1 (en) * 2014-08-27 2016-03-03 Ultratech, Inc. Improved through silicon via
US9343372B1 (en) 2014-12-29 2016-05-17 GlobalFoundries, Inc. Metal stack for reduced gate resistance
US9686457B2 (en) 2015-09-11 2017-06-20 Semiconductor Components Industries, Llc High efficiency image sensor pixels with deep trench isolation structures and embedded reflectors
US9627484B1 (en) 2015-10-12 2017-04-18 International Business Machines Corporation Devices with multiple threshold voltages formed on a single wafer using strain in the high-K layer
JP7125343B2 (ja) 2015-10-23 2022-08-24 アプライド マテリアルズ インコーポレイテッド 表面毒化処理によるボトムアップ式間隙充填
US10431583B2 (en) 2016-02-11 2019-10-01 Samsung Electronics Co., Ltd. Semiconductor device including transistors with adjusted threshold voltages
US20190326284A1 (en) 2016-02-11 2019-10-24 Samsung Electronics Co., Ltd. Semiconductor device including transistors with adjusted threshold voltages
KR102606653B1 (ko) 2017-03-31 2023-11-24 어플라이드 머티어리얼스, 인코포레이티드 고종횡비 트렌치들을 비정질 실리콘 막으로 갭충전하기 위한 2-단계 프로세스
US10319768B2 (en) 2017-08-28 2019-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor scheme for optical and electrical improvement

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020132472A1 (en) 2001-03-14 2002-09-19 Jusung Engineering Co., Ltd. Method for forming metal plug
JP2017014615A (ja) 2015-05-27 2017-01-19 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ フッ素含有量が少ないタングステン膜
JP2017053024A (ja) 2015-08-07 2017-03-16 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ タングステン堆積充填の強化のためのタングステンの原子層エッチング
US20170148670A1 (en) 2015-11-25 2017-05-25 Applied Materials, Inc. Methods for forming low-resistance contacts through integrated process flow systems
US20180233372A1 (en) 2017-02-15 2018-08-16 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US20190088540A1 (en) 2017-09-21 2019-03-21 Applied Materials, Inc. Methods and apparatus for filling substrate features with cobalt

Also Published As

Publication number Publication date
EP4118253A1 (en) 2023-01-18
US20210288086A1 (en) 2021-09-16
US11776980B2 (en) 2023-10-03
CN115244212A (zh) 2022-10-25
TW202200819A (zh) 2022-01-01
WO2021183767A1 (en) 2021-09-16
KR20220150974A (ko) 2022-11-11
JP2023517605A (ja) 2023-04-26
TWI834027B (zh) 2024-03-01
EP4118253A4 (en) 2024-08-14

Similar Documents

Publication Publication Date Title
US10886172B2 (en) Methods for wordline separation in 3D-NAND devices
US8637390B2 (en) Metal gate structures and methods for forming thereof
KR20190024834A (ko) 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
KR20210146431A (ko) 루테늄 도핑에 의한 증진된 코발트 내응집성 및 갭 충전 성능
US20150203961A1 (en) Methods for forming a cobalt-ruthenium liner layer for interconnect structures
US20190271071A1 (en) Metal Deposition Methods
JP7542939B2 (ja) 基材表面および関連する半導体デバイス構造上のギャップ特徴を充填するための方法
JP2023500622A (ja) 低抵抗コンタクト相互接続のための方法および装置
JP7473667B2 (ja) リフレクタ膜の成長方法
US20220165852A1 (en) Methods and apparatus for metal fill in metal gate stack
US20220108916A1 (en) Methods and apparatus for seam reduction or elimination
US12094766B2 (en) Selective blocking of metal surfaces using bifunctional self-assembled monolayers
US20240060175A1 (en) Conformal molybdenum deposition
US20230326744A1 (en) Field suppressed metal gapfill
US20230136499A1 (en) Selective Passivation Of Damaged Nitride
US11967523B2 (en) Self-assembled monolayer for selective deposition
US20230386833A1 (en) Selective metal removal with flowable polymer
US20230197508A1 (en) Self-assembled monolayer for selective deposition
US20240240314A1 (en) Low resistivity gapfill for logic devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240411

R150 Certificate of patent or registration of utility model

Ref document number: 7473667

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150