JP7461116B2 - Circuit board and its manufacturing method - Google Patents
Circuit board and its manufacturing method Download PDFInfo
- Publication number
- JP7461116B2 JP7461116B2 JP2019117176A JP2019117176A JP7461116B2 JP 7461116 B2 JP7461116 B2 JP 7461116B2 JP 2019117176 A JP2019117176 A JP 2019117176A JP 2019117176 A JP2019117176 A JP 2019117176A JP 7461116 B2 JP7461116 B2 JP 7461116B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- pin
- circuit board
- conductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 98
- 239000004020 conductor Substances 0.000 claims description 333
- 238000000034 method Methods 0.000 claims description 172
- 239000000758 substrate Substances 0.000 claims description 97
- 230000005291 magnetic effect Effects 0.000 claims description 87
- 238000007747 plating Methods 0.000 claims description 84
- 238000002360 preparation method Methods 0.000 claims description 77
- 229920005989 resin Polymers 0.000 claims description 59
- 239000011347 resin Substances 0.000 claims description 59
- 239000000463 material Substances 0.000 claims description 51
- 238000003780 insertion Methods 0.000 claims description 19
- 230000037431 insertion Effects 0.000 claims description 19
- 230000000149 penetrating effect Effects 0.000 claims description 14
- 238000013459 approach Methods 0.000 claims description 12
- 239000011230 binding agent Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 239000000843 powder Substances 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 238000002844 melting Methods 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 6
- 238000003825 pressing Methods 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052809 inorganic oxide Inorganic materials 0.000 claims description 4
- 238000005553 drilling Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 description 13
- 238000005429 filling process Methods 0.000 description 6
- 238000003466 welding Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 4
- 230000007261 regionalization Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- UXUFTKZYJYGMGO-CMCWBKRRSA-N (2s,3s,4r,5r)-5-[6-amino-2-[2-[4-[3-(2-aminoethylamino)-3-oxopropyl]phenyl]ethylamino]purin-9-yl]-n-ethyl-3,4-dihydroxyoxolane-2-carboxamide Chemical compound O[C@@H]1[C@H](O)[C@@H](C(=O)NCC)O[C@H]1N1C2=NC(NCCC=3C=CC(CCC(=O)NCCN)=CC=3)=NC(N)=C2N=C1 UXUFTKZYJYGMGO-CMCWBKRRSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000010186 staining Methods 0.000 description 1
- 239000002562 thickening agent Substances 0.000 description 1
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
特許法第30条第2項適用 平成30年6月26日に学会(International Symposium on 3D Power Electronics Integration and Manufacturing)にて発表を行った。 平成30年9月13日に学会(第42回 日本磁気学会学術講演会)にて発表を行った。 平成31年3月19日に展示会(APEC2019)にて発表を行った。Application of Article 30, paragraph 2 of the Patent Act A presentation was made at an academic conference (International Symposium on 3D Power Electronics Integration and Manufacturing) on June 26, 2018. A presentation was made at an academic conference (42nd Academic Conference of the Magnetics Society of Japan) on September 13, 2018. A presentation was made at an exhibition (APEC 2019) on March 19, 2019.
本発明は、上側パターンと下側パターンとが導体ピンで接続された回路基板及びその製造方法に関する。また本発明は、上側導電体層と下側導電体層とが導体ピンで接続された回路基板及びその製造方法に関する。 The present invention relates to a circuit board in which an upper pattern and a lower pattern are connected by conductor pins, and a method for manufacturing the same. The present invention also relates to a circuit board in which an upper conductor layer and a lower conductor layer are connected by conductor pins, and a method for manufacturing the same.
回路基板において上側パターンと下側パターンとを接続する技術は、例えば、特許文献1に開示されている。詳しくは、特許文献1においては、回路基板内に磁性体を埋設し、上側パターンと下側パターンとをスルーホールで接続してコイルを形成して、回路基板にノイズフィルタ機能を持たせている。 A technique for connecting upper and lower patterns on a circuit board is disclosed, for example, in Patent Document 1. In detail, Patent Document 1 describes embedding a magnetic material in the circuit board, connecting the upper and lower patterns with through holes to form a coil, and providing the circuit board with a noise filter function.
特許文献1において上側パターンと下側パターンとを接続しているスルーホールは、構造上、電気抵抗を小さくすることが難しい。そのため、スルーホールに大電流を流すことはできない。 In Patent Document 1, it is difficult to reduce the electrical resistance of the through hole connecting the upper pattern and the lower pattern due to its structure. Therefore, a large current cannot flow through the through hole.
そこで、本発明は、上側パターンと下側パターンとを接続する接続体の抵抗を下げて、大電流を流すことのできる回路基板とその製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a circuit board that can lower the resistance of a connecting body connecting an upper pattern and a lower pattern and allow a large current to flow through the circuit board, and a method for manufacturing the circuit board.
本発明は、第1の回路基板の製造方法として、
上側導電体層と、下側導電体層と、主基板とを有する接続前基板であって前記上側導電体層から前記下側導電体層まで貫通した受容孔が設けられている接続前基板を準備する、準備工程と、
前記受容孔よりも細い導体ピンを前記接続前基板の前記受容孔に対して挿入する、導体ピン挿入工程と、
前記導体ピンに電流を流しつつ前記導体ピンに対して上下方向に沿った力を加えて、前記導体ピンを変形させて前記導体ピンで前記上側導電体層と前記下側導電体層とを接続する、接続工程と
を備える、回路基板の製造方法を提供する。
The present invention provides a first method for manufacturing a circuit board, comprising the steps of:
a preparation step of preparing a pre-connection substrate having an upper conductive layer, a lower conductive layer, and a main substrate, the pre-connection substrate being provided with a receiving hole penetrating from the upper conductive layer to the lower conductive layer;
a conductor pin insertion step of inserting a conductor pin thinner than the receiving hole into the receiving hole of the pre-connection substrate;
and a connection process for applying a force in an up-down direction to the conductor pin while passing a current through the conductor pin, thereby deforming the conductor pin and connecting the upper conductor layer and the lower conductor layer with the conductor pin.
また、本発明は、第2の回路基板の製造方法として、第1の回路基板の製造方法であって、
前記準備工程は、
前記上側導電体層と、前記下側導電体層と、前記主基板とを有する基板材料を準備する、基板材料準備工程と、
前記上側導電体層から前記下側導電体層まで貫通した前記受容孔を前記基板材料に開けると共に前記上側導電体層及び前記下側導電体層をエッチングして上側パターン及び下側パターンを夫々形成して、前記接続前基板を準備する、接続前基板準備工程と
を備えており、
前記接続工程において、前記導体ピンは、前記上側パターンと前記下側パターンとを接続する
回路基板の製造方法を提供する。
The present invention also provides a method for manufacturing a first circuit board as a method for manufacturing a second circuit board, comprising:
The preparation step includes:
a substrate material preparation step of preparing a substrate material having the upper conductor layer, the lower conductor layer, and the main substrate;
Drilling the receiving hole penetrating from the upper conductor layer to the lower conductor layer in the substrate material and etching the upper conductor layer and the lower conductor layer to form an upper pattern and a lower pattern, respectively. and a pre-connection board preparation step of preparing the pre-connection board,
In the connecting step, the conductor pin connects the upper pattern and the lower pattern, providing a method for manufacturing a circuit board.
また、本発明は、第3の回路基板の製造方法として、第2の回路基板の製造方法であって、
前記基板材料準備工程は、
前記主基板にキャビティを形成する、キャビティ形成工程と、
貫通孔が形成された磁性部材を用意して、前記貫通孔が前記上下方向に延びるように前記キャビティ内に前記磁性部材を配置する、磁性部材工程と、
前記貫通孔を樹脂で埋めると共に、前記主基板の上下に絶縁層を介して前記上側導電体層及び前記下側導電体層を設ける、導電体層工程と
を備えており、
前記接続前基板準備工程において、前記受容孔は、前記磁性部材の前記貫通孔内を夫々通るように開けられる
回路基板の製造方法を提供する。
The present invention also provides a second circuit board manufacturing method as a third circuit board manufacturing method, comprising:
The substrate material preparation step includes:
a cavity forming step of forming a cavity in the main substrate;
a magnetic member step of preparing a magnetic member in which a through hole is formed, and arranging the magnetic member in the cavity so that the through hole extends in the vertical direction;
a conductor layer step of filling the through hole with resin and providing the upper conductor layer and the lower conductor layer above and below the main substrate with an insulating layer interposed therebetween;
In the pre-connection board preparation step, the receiving holes are formed so as to pass through the through holes of the magnetic member, respectively.
また、本発明は、第4の回路基板の製造方法として、第3の回路基板の製造方法であって、
前記磁性部材は、軟磁性金属粉末をバインダで結着したものであり、
前記軟磁性金属粉末は、扁平形状を有しており、
前記バインダは、無機酸化物を主成分とするものである
回路基板の製造方法を提供する。
The present invention also provides a third circuit board manufacturing method as a fourth circuit board manufacturing method, comprising:
The magnetic member is made by binding soft magnetic metal powder with a binder,
The soft magnetic metal powder has a flat shape,
The present invention provides a method for manufacturing a circuit board in which the binder is mainly composed of an inorganic oxide.
また、本発明は、第5の回路基板の製造方法として、第3又は第4の回路基板の製造方法であって、
前記導電体層工程は、
前記下側導電体層が形成された下側プリプレグを用意して、前記下側導電体層が下方に向くように前記下側プリプレグを前記主基板の下面の下に配置する、下側プリプレグ工程と、
前記貫通孔内に樹脂を充填する、樹脂充填工程と、
前記上側導電体層が形成された上側プリプレグを用意して、前記上側導電体層が上方に向くように前記上側プリプレグを前記主基板の上面の上に配置する、上側プリプレグ工程と、
前記貫通孔内の樹脂を硬化させる、樹脂硬化工程と
を備えており、
前記磁性部材工程のうち前記磁性部材を前記キャビティ内に配置する磁性部材配置工程は、前記下側プリプレグ工程の後であって前記樹脂充填工程の前に実施される
回路基板の製造方法を提供する。
The present invention also provides a third or fourth circuit board manufacturing method as a fifth circuit board manufacturing method, comprising:
The conductor layer step includes:
A lower prepreg step in which a lower prepreg on which the lower conductive layer is formed is prepared, and the lower prepreg is placed under the lower surface of the main substrate so that the lower conductive layer faces downward. and,
a resin filling step of filling the through hole with resin;
an upper prepreg step of preparing an upper prepreg on which the upper conductor layer is formed, and arranging the upper prepreg on the upper surface of the main substrate so that the upper conductor layer faces upward;
and a resin curing step of curing the resin in the through hole,
The present invention provides a method for manufacturing a circuit board, in which a magnetic member arranging step of arranging the magnetic member in the cavity in the magnetic member step is performed after the lower prepreg step and before the resin filling step. .
また、本発明は、第6の回路基板の製造方法として、第3又は第4の回路基板の製造方法であって、
前記導電体層工程は、
前記下側導電体層が形成された下側プリプレグを用意して、前記下側導電体層が下方に向くように前記下側プリプレグを前記主基板の下面の下に配置する、下側プリプレグ工程と、
前記上側導電体層が形成された上側プリプレグを用意して、前記上側導電体層が上方に向くように前記上側プリプレグを主基板の上面の上に配置する、上側プリプレグ工程と、
前記上側プリプレグと前記下側プリプレグとを上下から押圧して前記上側プリプレグと前記下側プリプレグとに含まれていた樹脂で前記貫通孔内を満たす、樹脂充満工程と、
前記貫通孔内の樹脂を硬化させる、樹脂硬化工程と
を備えており、
前記磁性部材工程のうち前記磁性部材を前記キャビティ内に配置する磁性部材配置工程は、前記下側プリプレグ工程の後であって前記上側プリプレグ工程の前に実施される
回路基板の製造方法を提供する。
The present invention also provides a sixth method for producing a circuit board, which is a method for producing the third or fourth circuit board, comprising the steps of:
The conductive layer step includes:
a lower prepreg process of preparing a lower prepreg on which the lower conductive layer is formed, and disposing the lower prepreg under the lower surface of the main board so that the lower conductive layer faces downward;
an upper prepreg process of preparing an upper prepreg on which the upper conductive layer is formed, and placing the upper prepreg on the upper surface of a main board so that the upper conductive layer faces upward;
a resin filling step of pressing the upper prepreg and the lower prepreg from above and below to fill the through-hole with resin contained in the upper prepreg and the lower prepreg;
and a resin curing step of curing the resin in the through hole,
The present invention provides a method for manufacturing a circuit board, wherein a magnetic member arranging step of arranging the magnetic member in the cavity among the magnetic member steps is performed after the lower prepreg step and before the upper prepreg step.
また、本発明は、第7の回路基板の製造方法として、第6の回路基板の製造方法であって、
前記上側プリプレグ及び前記下側プリプレグに含まれている樹脂は、前記主基板を構成する樹脂と同じである
回路基板の製造方法を提供する。
The present invention also provides a sixth circuit board manufacturing method as a seventh circuit board manufacturing method, comprising:
The present invention provides a method for manufacturing a circuit board in which the resin contained in the upper prepreg and the lower prepreg is the same as the resin constituting the main board.
また、本発明は、第8の回路基板の製造方法として、第2から第7までのいずれかの回路基板の製造方法であって、
前記接続前基板準備工程は、
前記受容孔を前記基板材料に開ける、受容孔形成工程と、
前記受容孔形成工程の後に、前記上側導電体層及び前記下側導電体層をエッチングして前記上側パターン及び前記下側パターンを夫々形成する、パターン形成工程と
を備える、回路基板の製造方法を提供する。
The present invention also provides an eighth method for producing a circuit board, which is any one of the second to seventh methods for producing a circuit board,
The pre-connection substrate preparation step includes:
a receiving hole forming step of opening the receiving hole in the substrate material;
the receiving hole forming step, followed by a pattern forming step of etching the upper conductive layer and the lower conductive layer to form the upper pattern and the lower pattern, respectively.
また、本発明は、第9の回路基板の製造方法として、第8の回路基板の製造方法であって、
前記接続前基板準備工程は、
前記受容孔形成工程の後であって前記パターン形成工程の前に、前記基板材料にメッキを施すメッキ工程を更に備えている
回路基板の製造方法を提供する。
The present invention also provides a ninth method for producing a circuit board, which is the eighth method for producing a circuit board, comprising the steps of:
The pre-connection substrate preparation step includes:
The present invention also provides a method for manufacturing a circuit board, further comprising a plating step of plating the board material after the receiving hole forming step and before the pattern forming step.
また、本発明は、第10の回路基板の製造方法として、第2から第9までのいずれかの回路基板の製造方法であって
前記導体ピンは、ピン部材の表面に接合用メッキが形成されたものであり、
前記接続工程において、前記電流を流したことにより溶けた前記接合用メッキで、前記ピン部材と前記上側パターン及び前記下側パターンとを接続する
回路基板の製造方法を提供する。
The present invention provides a tenth method for manufacturing a circuit board, which is any one of the second to ninth circuit board manufacturing methods, in which the conductive pin is a pin member having a bonding plating formed on a surface thereof,
In the connecting step, the pin member is connected to the upper pattern and the lower pattern by the bonding plating that is melted by passing the current.
また、本発明は、第11の回路基板の製造方法として、第10の回路基板の製造方法であって、
前記接合用メッキの融点は、前記ピン部材の融点よりも低い
回路基板の製造方法を提供する。
The present invention also provides an eleventh method for producing a circuit board, which is the tenth method for producing a circuit board, comprising the steps of:
The melting point of the bonding plating is lower than the melting point of the pin member.
また、本発明は、第12の回路基板の製造方法として、第11の回路基板の製造方法であって、
前記ピン部材は銅からなり、前記接合用メッキは錫からなる
回路基板の製造方法を提供する。
The present invention also provides a twelfth method for producing a circuit board, which is the eleventh method for producing a circuit board,
The pin members are made of copper, and the bonding plating is made of tin.
また、本発明は、第13の回路基板の製造方法として、第2から第12までのいずれかの回路基板の製造方法であって
前記接続工程において、前記導体ピンの上端に加える電圧と同極性の電圧を前記下側パターンにも加える
回路基板の製造方法を提供する。
The present invention also provides, as a thirteenth circuit board manufacturing method, a method for manufacturing any one of the second to twelfth circuit boards, in which, in the connection step, a voltage of the same polarity as the voltage applied to the upper end of the conductor pin is also applied to the lower pattern.
また、本発明は、第1の回路基板として、
主基板と、上側導電体層と、下側導電体層と、導体ピンとを備える回路基板であって、
前記上側導電体層は、上下方向において、前記主基板の上方に位置しており、
前記下側導電体層は、前記上下方向において、前記主基板の下方に位置しており、
前記導体ピンは、前記上下方向に延びており、
前記導体ピンは、ピン部材の表面に接合用メッキが形成されたものであり、
前記接合用メッキは、第1部位と、第2部位と、第3部位と、第4部位とを有しており、
前記第1部位は、前記ピン部材の前記上下方向における上端に位置しており、
前記第2部位は、接合部と、染み出し部とを有しており、
前記第2部位の前記接合部は、前記上下方向と直交する直交方向において、前記ピン部材と前記上側導電体層とを接合しており、
前記第2部位の前記染み出し部は、前記上下方向において、前記上側導電体層の真上に位置しており、
前記第2部位の前記接合部の上面は、前記直交方向において前記ピン部材から前記上側導電体層に近づくほど、前記第2部位の前記染み出し部の上端に近づくように傾斜しており、
前記第2部位の前記接合部の上面は、前記直交方向において前記上側導電体層から前記ピン部材に近づくほど、前記第1部位の上端に近づくように傾斜しており、
前記第3部位は、接合部を有しており、
前記第3部位の前記接合部は、前記直交方向において、前記ピン部材と前記下側導電体層とを接合しており、
前記第4部位は、前記ピン部材の前記上下方向における下端に位置している
回路基板を提供する。
The present invention also provides a first circuit board,
A circuit board comprising a main board, an upper conductive layer, a lower conductive layer, and a conductive pin,
the upper conductive layer is located above the main substrate in the vertical direction,
the lower conductive layer is located below the main substrate in the vertical direction,
The conductive pin extends in the up-down direction,
The conductive pin has a bonding plating formed on a surface of a pin member,
the bonding plating has a first portion, a second portion, a third portion, and a fourth portion;
The first portion is located at an upper end of the pin member in the up-down direction,
The second portion has a joint portion and an exuding portion,
the joint portion of the second portion joins the pin member and the upper conductive layer in a direction perpendicular to the up-down direction,
the seeping-out portion of the second portion is located directly above the upper conductive layer in the up-down direction,
an upper surface of the joint portion of the second portion is inclined so as to approach an upper end of the exuding portion of the second portion as the upper surface approaches the upper conductive layer from the pin member in the orthogonal direction;
an upper surface of the joint portion of the second portion is inclined in the orthogonal direction so as to approach an upper end of the first portion as the upper surface approaches the pin member from the upper conductive layer;
the third portion has a joint,
the joint portion of the third portion joins the pin member and the lower conductive layer in the orthogonal direction,
The fourth portion provides a circuit board located at a lower end of the pin member in the up-down direction.
また、本発明は、第2の回路基板として、第1の回路基板であって、
前記第3部位は、染み出し部を有しており、
前記第3部位の前記染み出し部は、前記上下方向において、前記下側導電体層の真下に位置しており、
前記第3部位の前記接合部の下面は、前記直交方向において前記ピン部材から前記下側導電体層に近づくほど、前記第3部位の前記染み出し部の下端に近づくように傾斜しており、
前記第3部位の前記接合部の下面は、前記直交方向において前記下側導電体層から前記ピン部材に近づくほど、前記第4部位の下端に近づくように傾斜している
回路基板を提供する。
The present invention also provides a second circuit board comprising a first circuit board,
The third portion has an exuding portion,
the seeping-out portion of the third portion is located directly below the lower conductive layer in the up-down direction,
a lower surface of the joint portion of the third portion is inclined so as to approach a lower end of the exuding portion of the third portion as the lower surface approaches the lower conductive layer from the pin member in the orthogonal direction,
The circuit board includes a lower surface of the joint of the third portion that is inclined in the orthogonal direction from the lower conductive layer toward the pin member and toward the lower end of the fourth portion.
また、本発明は、第3の回路基板として、第1又は第2の回路基板であって、
前記導体ピンは、主部を更に有しており、
前記主部は、前記上下方向において前記主基板の両端に亘って延びており、
前記直交方向において、前記主部の外周と前記主基板との間には隙間が存在しない
回路基板を提供する。
The present invention also provides a first or second circuit board as the third circuit board,
The conductor pin further has a main portion,
The main portion extends across both ends of the main substrate in the up-down direction,
The present invention provides a circuit board in which there is no gap between the outer periphery of the main portion and the main board in the orthogonal direction.
また、本発明は、第4の回路基板として、第3の回路基板であって、
前記ピン部材は、前記上下方向に延びる略円筒形状を有しており、
前記ピン部材は、中央部を有しており、
前記中央部は、前記上下方向における前記上側導電体層と前記下側導電体層との間の中間位置に位置しており、
前記中央部は、前記主部の一部であり、
前記ピン部材の前記上下方向における両端の径は、前記中央部の径よりも小さい
回路基板を提供する。
The present invention also provides a third circuit board as the fourth circuit board, comprising:
The pin member has a substantially cylindrical shape extending in the vertical direction,
The pin member has a central portion,
The central portion is located at an intermediate position between the upper conductive layer and the lower conductive layer in the vertical direction,
The central portion is a part of the main portion,
A circuit board is provided in which a diameter of both ends of the pin member in the vertical direction is smaller than a diameter of the central portion.
本発明によれば、上側パターンと下側パターンとを導体ピンで接続することとしたため、スルーホールなどと比較して電気抵抗を下げることができ、より大きな電流を流すことができる。 According to the present invention, since the upper pattern and the lower pattern are connected by conductor pins, electrical resistance can be lowered compared to through holes, etc., and a larger current can flow.
また、本発明によれば、導体ピンで上側パターンと下側パターンとを接続するために導体ピンを変形させる際に、導体ピンに電流を流しつつ導体ピンに対して上下方向に沿った力を加えている。ここで、導体ピンに電流を流すと導体ピンが軟らかくなる。従って、導体ピンに加える力を小さくすることができる。 Further, according to the present invention, when deforming the conductor pin in order to connect the upper pattern and the lower pattern with the conductor pin, a force along the vertical direction is applied to the conductor pin while applying a current to the conductor pin. Adding. Here, when a current is passed through the conductor pin, the conductor pin becomes soft. Therefore, the force applied to the conductor pin can be reduced.
特に、回路基板内に磁性部材を組み込む場合に関しては、予め貫通孔が形成された磁性部材を用いることとしたので、上側パターンの形成された面内において、上側パターンと導体ピンとの間に絶縁体が介在しない。下側パターンと導体ピンとの関係も同じである。従って、上側パターン及び下側パターンと導体ピンとの電気的接続を強固にすることができる。 In particular, when incorporating a magnetic member into a circuit board, we decided to use a magnetic member with through holes formed in advance, so there is no insulator between the upper pattern and the conductor pin in the plane where the upper pattern is formed. is not involved. The relationship between the lower pattern and the conductor pins is also the same. Therefore, the electrical connection between the upper pattern and the lower pattern and the conductor pin can be strengthened.
更に本発明によれば、上側導電体層と下側導電体層とを導体ピンで接続することとしたため、スルーホールなどと比較して電気抵抗を下げることができ、より大きな電流を流すことができる。 Furthermore, according to the present invention, the upper conductive layer and the lower conductive layer are connected by conductive pins, which reduces electrical resistance compared to through holes, etc., and allows a larger current to flow.
また、本発明によれば、導体ピンで上側導電体層と下側導電体層とを接続するために導体ピンを変形させる際に、導体ピンに電流を流しつつ導体ピンに対して上下方向に沿った力を加えている。ここで、導体ピンに電流を流すと導体ピンが軟らかくなる。従って、導体ピンに加える力を小さくすることができる。 Further, according to the present invention, when deforming the conductor pin in order to connect the upper conductor layer and the lower conductor layer with the conductor pin, the conductor pin is deformed in the vertical direction with respect to the conductor pin while applying a current to the conductor pin. Applying force along the line. Here, when a current is passed through the conductor pin, the conductor pin becomes soft. Therefore, the force applied to the conductor pin can be reduced.
特に、回路基板内に磁性部材を組み込む場合に関しては、予め貫通孔が形成された磁性部材を用いることとしたので、上側導電体層の形成された面内において、上側導電体層と導体ピンとの間に絶縁体が介在しない。下側導電体層と導体ピンとの関係も同じである。従って、上側導電体層及び下側導電体層と導体ピンとの電気的接続を強固にすることができる。 In particular, when incorporating a magnetic member into a circuit board, we decided to use a magnetic member with through holes formed in advance, so that the upper conductor layer and the conductor pins could be connected in the plane where the upper conductor layer was formed. There is no insulator in between. The relationship between the lower conductor layer and the conductor pins is also the same. Therefore, the electrical connection between the upper conductor layer and the lower conductor layer and the conductor pins can be strengthened.
更に加えて、本発明の回路基板は、以下の特徴を備えている:導体ピンは、ピン部材の表面に接合用メッキが形成されたものである;接合用メッキは、第1部位と、第2部位と、第3部位と、第4部位とを有している;第2部位は、接合部と、染み出し部とを有している;第2部位の接合部は、上下方向と直交する直交方向において、ピン部材と上側導電体層とを接合している;第3部位は、接合部を有している;第3部位の接合部は、直交方向において、ピン部材と下側導電体層とを接合している。即ち、本発明の回路基板においては、上側導電体層と下側導電体層とを導体ピンで接続している。これにより、スルーホールなどと比較して電気抵抗を下げることができ、上側導電体層と下側導電体層との間により大きな電流を流すことができる。 In addition, the circuit board of the present invention has the following features: The conductor pin has a bonding plating formed on the surface of the pin member; the bonding plating is formed on the first portion and the first portion. The second part has a joint part and a seepage part; The joint part of the second part is perpendicular to the vertical direction. The pin member and the upper conductive layer are joined to each other in the orthogonal direction; the third part has a joint part; It is connected to the body layer. That is, in the circuit board of the present invention, the upper conductor layer and the lower conductor layer are connected by conductor pins. As a result, electrical resistance can be lowered compared to through holes, etc., and a larger current can flow between the upper conductor layer and the lower conductor layer.
(第1の実施形態)
図1に示されるように、本発明の第1の実施の形態による回路基板10は、主基板160と、絶縁層170と、上側導電体層112と、下側導電体層142と、メッキ層180と、導体ピン500と、磁性部材600とを備えている。即ち、本実施の形態の回路基板10は、上側導電体層112及び下側導電体層142で構成される2つの導電体層を有している。しかしながら、本発明はこれに限定されず、少なくとも上側導電体層112及び下側導電体層142を有している限り、3層以上の導電体層を有していてもよい。また、図6を参照して、本発明の回路基板は、メッキ層180を有さなくてもよい。
First Embodiment
As shown in Fig. 1, the
図1を参照して、本実施の形態の主基板160は、FR4基板である。なお、本発明はこれに限定されず、主基板160は、FR4基板以外であってもよい。
Referring to FIG. 1,
図1に示されるように、本実施の形態の絶縁層170は、主基板160の上下に配置されている。本実施の形態において、上下方向はZ方向である。また、上方を+Z方向とし、下方を-Z方向とする。本実施の形態の絶縁層170は、エポキシ樹脂が固化したものである。
As shown in FIG. 1, the insulating
図1に示されるように、本実施の形態の上側導電体層112は、上下方向において、主基板160の上方に位置している。上側導電体層112は、上側の絶縁層170の上部に位置している。上側導電体層112は、銅箔である。上側導電体層112の表面には上側パターン114が形成されている。
As shown in FIG. 1, the
図1に示されるように、本実施の形態の下側導電体層142は、上下方向において、主基板160の下方に位置している。下側導電体層142は、下側の絶縁層170の下部に位置している。下側導電体層142は、銅箔である。下側導電体層142の表面には下側パターン144が形成されている。
As shown in FIG. 1, the lower
図1を参照して、本実施の形態のメッキ層180は、銅メッキである。なお、本発明はこれに限定されず、上側導電体層112及び下側導電体層142の後述する接合用メッキ520への侵食を主に防止するため、メッキ層180の最表面に金メッキ又は銀メッキがなされていてもよい。また、同様の理由から上側導電体層112及び下側導電体層142の侵食を防止するため、メッキ層180と上側導電体層112の間に合金層を形成してもよく、同様に、メッキ層180と下側導電体層142の間に合金層を形成してもよい。更に、上側導電体層112及び下側導電体層142の侵食を防止するため、メッキ層180と上側導電体層112との間にNiなどの下地メッキを有していてもよく、同様に、メッキ層180と下側導電体層142との間にNiなどの下地メッキを有していてもよい。
Referring to FIG. 1, the
図1に示されるように、本実施の形態の導体ピン500は、ピン部材510の表面に接合用メッキ520が形成されたものである。即ち、導体ピン500は、ピン部材510と、接合用メッキ520とを有している。接合用メッキ520の融点は、ピン部材510の融点よりも低くなっている。より詳しくは、ピン部材510は銅からなり、接合用メッキ520は錫からなる。なお、本発明はこれに限定されず、上側導電体層112及び下側導電体層142の侵食を防止するため、接合用メッキ520の錫に、鉛、ビスマス、銀などを添加してもよい。
As shown in FIG. 1, the
図1に示されるように、本実施の形態の導体ピン500は、上下方向に延びている。導体ピン500は、上側導電体層112と下側導電体層142とを接続していている。具体的には、導体ピン500は、メッキ層180を介して上側導電体層112の上側パターン114と下側導電体層142の下側パターン144とを接続している。なお、本発明はこれに限定されず、回路基板10がメッキ層180を有さない場合、導体ピン500は、上側導電体層112と下側導電体層142とを直接接続していてもよい。従来の回路基板の製造技術で採用されている、上側導電体層の上側パターンと下側導電体層の下側パターンとをビアのメッキで接続する方法においては、パターンとビアとの接続の信頼性が低いことや、電気抵抗の増大、更には大電流化に対応できないなどの問題がある。また、従来の回路基板の製造技術で採用されている、上側導電体層の上側パターンと下側導電体層の下側パターンとをビアに埋められた導電ペーストで接続する方法においては、導電ペーストが高価であることや、大口径のビアを埋めるのに不適であること、銅材と比較して電気抵抗が高いこと、更には、リフロー工程を要するなどの問題がある。翻って、本実施の形態の回路基板10における、導体ピン500で上側導電体層112の上側パターン114と下側導電体層142の下側パターン144とを接続する構成においては、上述の従来技術が有するような問題を有しない。即ち、導体ピン500で上側導電体層112と下側導電体層142とを接続する構成を有する回路基板10においては、上述の従来技術が有するような問題を有しない。
As shown in FIG. 1, the
図3に示されるように、本実施の形態の導体ピン500は、主部530を更に有している。
As shown in FIG. 3, the
図3に示されるように、本実施の形態の主部530は、上下方向において主基板160の両端に亘って延びている。上下方向と直交する直交方向において、主部530の外周532と主基板160との間には隙間が存在しない。
As shown in FIG. 3, the main portion 530 of this embodiment extends across both ends of the
図3を参照して、本実施の形態のピン部材510は、上下方向に延びる略円筒形状を有している。ピン部材510は、中央部512を有している。中央部512は、上下方向における上側導電体層112と下側導電体層142との間の中間位置に位置している。中央部512は、主部530の一部である。ピン部材510の上下方向における両端の径R1は、中央部512の径R2よりも小さくなっている。これは、後述する回路基板10の製造方法の接続工程において、導体ピン500に電流を流しつつ導体ピン500に対して上下方向に沿った力を加えて、導体ピン500を変形させた際に、導体ピン500のピン部材510が上下方向に圧縮されて、中央部512の径R2が両端の径R1よりも拡大したことによる。
Referring to FIG. 3,
図2、図4及び図5に示されるように、本実施の形態の接合用メッキ520は、第1部位522と、第2部位524、第3部位526と、第4部位528とを有している。 As shown in Figures 2, 4, and 5, the bonding plating 520 of this embodiment has a first portion 522, a second portion 524, a third portion 526, and a fourth portion 528.
図2及び図4に示されるように、本実施の形態の第1部位522は、ピン部材510の上下方向における上端に位置している。
As shown in Figures 2 and 4, the first portion 522 in this embodiment is located at the top end of the
図4に示されるように、本実施の形態の第2部位524は、接合部5242と、染み出し部525とを有している。 As shown in FIG. 4, the second portion 524 in this embodiment has a joint portion 5242 and an exudation portion 525.
図4に示されるように、第2部位524の接合部5242は、上下方向と直交する直交方向において、ピン部材510と上側導電体層112とを接合している。より詳しくは、第2部位524の接合部5242は、上下方向と直交する直交方向において、メッキ層180を介してピン部材510と上側導電体層112とを接合している。なお、本発明はこれに限定されず、図6を参照して、回路基板10がメッキ層180を有さない場合、第2部位524の接合部5242は、上下方向と直交する直交方向において、ピン部材510と上側導電体層112とを直接接合していてもよい。
As shown in FIG. 4, the joint 5242 of the second portion 524 joins the
図4に示されるように、第2部位524の接合部5242の上面は、直交方向においてピン部材510から上側導電体層112に近づくほど、第2部位524の染み出し部525の上端に近づくように傾斜している。また、第2部位524の接合部5242の上面は、直交方向において上側導電体層112からピン部材510に近づくほど、第1部位522の上端に近づくように傾斜している。
As shown in FIG. 4, the upper surface of the joint portion 5242 of the second portion 524 approaches the upper end of the seeping portion 525 of the second portion 524 as it approaches the
図4に示されるように、第2部位524の接合部5242の直交方向におけるサイズS2は、第1部位522の上下方向におけるサイズS1よりも大きい。これは、後述する回路基板10の製造方法の接続工程において、導体ピン500に電流を流しつつ導体ピン500に対して上下方向に沿った力を加えて、導体ピン500を変形させた際に、導体ピン500の接合用メッキ520の第1部位522が溶けて上下方向に圧縮され、第1部位522の上下方向におけるサイズが減少したことによる。
As shown in FIG. 4, the size S2 of the joint 5242 of the second portion 524 in the orthogonal direction is larger than the size S1 of the first portion 522 in the vertical direction. This is because, in the connection step of the manufacturing method of the
図4に示されるように、第2部位524の染み出し部525は、上下方向において、上側導電体層112の真上に位置している。より詳しくは、第2部位524の染み出し部525は、上側導電体層112を覆うメッキ層180上に位置しており、上下方向において上側導電体層112を覆うメッキ層180と接している。なお、本発明はこれに限定されず、回路基板10がメッキ層180を有さない場合、図6を参照して、第2部位524の染み出し部525は、上側導電体層112上に位置しており、且つ、上下方向において上側導電体層112と接するように構成されていてもよい。
As shown in FIG. 4, the seepage portion 525 of the second portion 524 is located directly above the upper
回路基板10の製造方法の接続工程において、導体ピン500に上下方向に沿った力を加えて変形させると、導体ピン500の中央部512の径R2が拡大する。これにより、溶けた接合用メッキ520が導体ピン500と上側導電体層112との隙間に押し出され、この押し出された接合用メッキ520が凝固して導体ピン500と上側導電体層112とを確実に接続することとなる。また、溶けた接合用メッキ520が上側導電体層112を覆うメッキ層180の上面に溢れ出て、この溢れ出た接合用メッキ520が凝固することにより、染み出し部525が形成される。
In the connection process of the method for manufacturing the
図5に示されるように、本実施の形態の第3部位526は、接合部5262と、染み出し部527とを有している。 As shown in FIG. 5, the third portion 526 of this embodiment includes a joint portion 5262 and a seepage portion 527.
図5に示されるように、第3部位526の接合部5262は、上下方向と直交する直交方向において、ピン部材510と下側導電体層142とを接合している。より詳しくは、第3部位526の接合部5262は、上下方向と直交する直交方向において、メッキ層180を介してピン部材510と下側導電体層142とを接合している。なお、本発明はこれに限定されず、図6を参照して、回路基板10がメッキ層180を有さない場合、第3部位526の接合部5262は、上下方向と直交する直交方向において、ピン部材510と下側導電体層142とを直接接合していてもよい。
As shown in FIG. 5, the joint 5262 of the third portion 526 joins the
図5に示されるように、第3部位526の接合部5262の下面は、直交方向においてピン部材510から下側導電体層142に近づくほど、第3部位526の染み出し部527の下端に近づくように傾斜している。第3部位526の接合部5262の下面は、直交方向において下側導電体層142からピン部材510に近づくほど、第4部位528の下端に近づくように傾斜している。
As shown in FIG. 5, the lower surface of the joint portion 5262 of the third portion 526 approaches the lower end of the seeping portion 527 of the third portion 526 as it approaches the
図5に示されるように、第3部位526の接合部5262の直交方向におけるサイズS3は、第4部位528の上下方向におけるサイズS4よりも大きい。これは、後述する回路基板10の製造方法の接続工程において、導体ピン500に電流を流しつつ導体ピン500に対して上下方向に沿った力を加えて、導体ピン500を変形させた際に、導体ピン500の接合用メッキ520の第4部位528が溶けて上下方向に圧縮され、第4部位528の上下方向におけるサイズが減少したことによる。
As shown in FIG. 5, the size S3 of the joint portion 5262 of the third portion 526 in the orthogonal direction is larger than the size S4 of the fourth portion 528 in the vertical direction. This is because when the
図5に示されるように、第3部位526の染み出し部527は、上下方向において、下側導電体層142の真下に位置している。より詳しくは、第3部位526の染み出し部527は、下側導電体層142を覆うメッキ層180上に位置しており、上下方向において下側導電体層142を覆うメッキ層180と接している。なお、本発明はこれに限定されず、図6を参照して、回路基板10がメッキ層180を有さない場合、第3部位526の染み出し部527は、下側導電体層142上に位置しており、且つ、上下方向において下側導電体層142と接するように、構成されていてもよい。
As shown in FIG. 5, the seepage portion 527 of the third portion 526 is located directly below the
回路基板10の製造方法の接続工程において、導体ピン500に上下方向に沿った力を加えて変形させると、導体ピン500の中央部512の径R2が拡大する。これにより、溶けた接合用メッキ520が導体ピン500と下側導電体層142との隙間に押し出され、この押し出された接合用メッキ520が凝固して導体ピン500と下側導電体層142とを確実に接続することとなる。また、溶けた接合用メッキ520が下側導電体層142を覆うメッキ層180の下面に溢れ出て、この溢れ出た接合用メッキ520が凝固することにより、染み出し部527が形成される。
In the connection process of the method for manufacturing the
図5に示されるように、本実施の形態の第4部位528は、ピン部材510の上下方向における下端に位置している。
As shown in FIG. 5, the fourth portion 528 in this embodiment is located at the lower end of the
図1、図9及び図10を参照して、本実施の形態の磁性部材600は、上下方向に貫通する貫通孔610を有している。磁性部材600は、軟磁性金属粉末620をバインダ630で結着したものである。即ち、磁性部材600は、主として、扁平形状を有する軟磁性金属粉末620と、絶縁性のバインダ630とから形成されている。バインダ630は、無機酸化物、例えばケイ素酸化物を主成分とするものである。本実施の形態の磁性部材600は、例えば、軟磁性金属粉末620に溶媒、増粘剤及びバインダ630を混合してスラリーを作製し、塗布したスラリーを加熱して溶媒を揮発させて成形物を作製した後、この成形物にフライス盤等を用いて上下方向に貫通した貫通孔610を形成することにより作製することができる。磁性部材600は、高い比透磁率、例えば100以上を有していることが好ましい。また、磁性部材600は、60体積%以上の軟磁性金属粉末620と、10体積%以上かつ30体積%以下の開細孔(空孔)と僅かな体積%の閉細孔とを含んでいることが好ましい。
1, 9 and 10, the
図1及び図7から図20までを参照して、本実施の形態の回路基板10は、以下のように製造される。
Referring to Figures 1 and 7 to 20, the
図7に示されるように、本実施の形態の回路基板10は、stepA(準備工程)、step3(導体ピン挿入工程)及びstep4(接続工程)を経て製造される。換言すれば、回路基板10の製造方法は、準備工程と、導体ピン挿入工程と、接続工程とを備えている。
As shown in FIG. 7, the
まず、図7から図18までを参照して、上側導電体層112と、下側導電体層142と、主基板160とを有する接続前基板400であって上側導電体層112から下側導電体層142まで貫通した受容孔300が設けられている接続前基板400を準備する、stepA(準備工程)を遂行する。ここでstepA(準備工程)は、step1(基板材料準備工程)と、step2(接続前基板準備工程)とを備えている。即ち、本実施の形態の回路基板10は、step1(基板材料準備工程)、step2(接続前基板準備工程)、step3(導体ピン挿入工程)及びstep4(接続工程)を経て製造される。換言すれば、回路基板10の製造方法は、基板材料準備工程と、接続前基板準備工程と、導体ピン挿入工程と、接続工程とを備えている。
First, with reference to FIGS. 7 to 18, a
まず、図1及び図7から図14までを参照して、上側導電体層112と、下側導電体層142と、主基板160とを有する基板材料100を準備する、基板材料準備工程を遂行する。より詳しくは、基板材料準備工程は、キャビティ形成工程と、磁性部材工程と、導電体層工程とを備えている。
First, referring to FIG. 1 and FIG. 7 to FIG. 14, a substrate material preparation process is carried out to prepare a
まず、キャビティ形成工程では、図8を参照して、主基板160にキャビティ162を形成する。より詳しくは、主基板160に上下方向に開口したキャビティ162を形成する。即ち、キャビティ162は、主基板160を上下方向に貫通する孔である。
First, in the cavity forming process, referring to FIG. 8, a
次に、キャビティ形成工程の遂行後、図9及び図10を参照して、磁性部材工程のうち磁性部材用意工程を遂行する。本実施の形態の磁性部材用意工程では、貫通孔610が形成された磁性部材600を用意する。より詳しくは、磁性部材用意工程では、本実施の形態の磁性部材600を上述のように作製することにより、貫通孔610が形成された磁性部材600を用意する。
Next, after performing the cavity forming process, a magnetic member preparation process of the magnetic member process is performed with reference to FIGS. 9 and 10. In the magnetic member preparation step of this embodiment, a
磁性部材用意工程を遂行後、図11、図13及び図14を参照して、導電体層工程を遂行する。導電体層工程では、貫通孔610を樹脂700で埋めると共に、主基板160の上下に絶縁層170を介して上側導電体層112及び下側導電体層142を設ける。より詳しくは、導電体層工程は、下側プリプレグ工程と、樹脂充填工程と、上側プリプレグ工程と、樹脂硬化工程とを備えている。即ち、導電体層工程では、下側プリプレグ工程と、樹脂充填工程と、上側プリプレグ工程と、樹脂硬化工程とを、この順に実施する。
After performing the magnetic member preparation process, a conductor layer process is performed with reference to FIGS. 11, 13, and 14. In the conductor layer step, the through
まず、図11を参照して、下側プリプレグ工程では、絶縁層170上に下側導電体層142が形成された下側プリプレグ140を用意して、下側導電体層142が下方に向くように下側プリプレグ140を主基板160の下面166の下に配置する。
First, with reference to FIG. 11, in the lower prepreg step, a
下側プリプレグ工程の遂行後、図10から図12までを参照して、磁性部材工程の磁性部材配置工程を遂行する。即ち、磁性部材工程は、磁性部材用意工程と、磁性部材配置工程とを備えている。磁性部材配置工程では、貫通孔610が上下方向に延びるようにキャビティ162内に磁性部材600を配置する。
After performing the lower prepreg process, the magnetic member arrangement process of the magnetic member process is performed with reference to FIGS. 10 to 12. That is, the magnetic member process includes a magnetic member preparation process and a magnetic member arrangement process. In the magnetic member placement step, the
磁性部材配置工程を遂行後、図13を参照して、樹脂充填工程を遂行する。即ち、磁性部材工程のうち磁性部材600をキャビティ162内に配置する磁性部材配置工程は、下側プリプレグ工程の後であって樹脂充填工程の前に実施される。この樹脂充填工程では、貫通孔610内に樹脂700を充填する。
After performing the magnetic member arrangement step, referring to FIG. 13, a resin filling step is performed. That is, among the magnetic member steps, the magnetic member arranging step of arranging the
樹脂充填工程を遂行後、図14を参照して、上側プリプレグ工程を遂行する。上側プリプレグ工程では、絶縁層170上に上側導電体層112が形成された上側プリプレグ110を用意して、上側導電体層112が上方に向くように上側プリプレグ110を主基板160の上面164の上に配置する。ここで、上側プリプレグ110及び下側プリプレグ140に含まれている樹脂750は、主基板160を構成する樹脂と同じである。
After the resin filling process is performed, the upper prepreg process is performed as shown in FIG. 14. In the upper prepreg process, an
上側プリプレグ工程を遂行後、樹脂硬化工程を遂行する。樹脂硬化工程では、貫通孔610内の樹脂700を硬化させる。
After performing the upper prepreg process, a resin curing process is performed. In the resin curing step, the
なお、本実施の形態の基板材料準備工程は、樹脂充填工程を有していたが、本発明はこれに限定されない。即ち、樹脂充填工程に代えて、樹脂充満工程を有するように、上述の基板材料準備工程を変形してもよい。より詳しくは、上述のキャビティ形成工程と、上述の下側プリプレグ工程と、上述の磁性部材配置工程と、上述の上側プリプレグ工程とを、順に遂行した後、上側プリプレグ110と下側プリプレグ140とを上下から押圧して上側プリプレグ110と下側プリプレグ140とに含まれていた樹脂750で貫通孔610内を満たして、基板材料100を図15に示す状態とする、樹脂充満工程を遂行し、この樹脂充満工程の後に、上述の樹脂硬化工程を遂行することにより、基板材料準備工程を遂行してもよい。
Note that although the substrate material preparation step in this embodiment includes a resin filling step, the present invention is not limited to this. That is, the above-described substrate material preparation process may be modified to include a resin filling process instead of the resin filling process. More specifically, after performing the above-mentioned cavity forming step, the above-mentioned lower prepreg step, the above-mentioned magnetic member arrangement step, and the above-mentioned upper prepreg step in order, the
基板材料準備工程の遂行後、図16から図18までを参照して、接続前基板準備工程を遂行する。この接続前基板準備工程においては、上側導電体層112から下側導電体層142まで貫通した受容孔300を基板材料100に開けると共に上側導電体層112及び下側導電体層142をエッチングして上側パターン114及び下側パターン144を夫々形成して、接続前基板400を準備する。より詳しくは、接続前基板準備工程は、受容孔形成工程と、メッキ工程と、パターン形成工程とを備えている。即ち、接続前基板準備工程では、受容孔形成工程と、メッキ工程と、パターン形成工程とを、この順に実施する。
After the board material preparation process is performed, the pre-connection board preparation process is performed with reference to Figures 16 to 18. In this pre-connection board preparation process, a receiving
まず、受容孔形成工程では、図16を参照して、受容孔300を基板材料100に開ける。ここで、受容孔300は、磁性部材600の貫通孔610内を夫々通るように開けられる。受容孔300は、基板材料100と、絶縁層170と、上側導電体層112と、下側導電体層142とを、上下方向に貫通する孔である。
First, in the receiving hole forming step, a receiving
受容孔形成工程の遂行後、図17を参照して、メッキ工程を遂行する。メッキ工程では、基板材料100にメッキを施し、メッキ層180を形成する。
After the receiving hole forming process is performed, the plating process is performed as shown in FIG. 17. In the plating process, the
メッキ工程の遂行後、図18を参照して、パターン形成工程を遂行する。即ち、本実施の形態の回路基板10の製造工程における接続前基板準備工程は、受容孔形成工程の後であってパターン形成工程の前に、基板材料100にメッキを施すメッキ工程を更に備えている。このパターン形成工程では、上側導電体層112及び下側導電体層142をエッチングして上側パターン114及び下側パターン144を夫々形成する。なお、本発明はこれに限定されず、接続前基板準備工程では、パターン形成工程の遂行後、受容孔形成工程を遂行してもよい。また、本実施の形態のパターン形成工程においては、エッチングにより上側パターン114及び下側パターン144を形成しているが、エッチング以外の方法により上側パターン114及び下側パターン144を形成してもよい。
After performing the plating process, referring to FIG. 18, a pattern forming process is performed. That is, the pre-connection board preparation step in the manufacturing process of the
接続前基板準備工程の遂行後、図19を参照して、導体ピン挿入工程を遂行する。この導体ピン挿入工程においては、受容孔300よりも細い導体ピン500を接続前基板400の受容孔300に対して挿入する。これにより、導体ピン500は、接続前基板400の受容孔300に収容される。なお、受容孔300の上下方向のサイズよりも大きなサイズを有する導体ピン500を受容孔300に挿入することにより、導体ピン500を下側パターン144から下方に突出させて、導体ピン500の下側パターン144から突出した部分を実装端子としてもよい。
After the pre-connection board preparation process is performed, the conductor pin insertion process is performed as shown in FIG. 19. In this conductor pin insertion process, a
導体ピン挿入工程の遂行後、図20を参照して、接続工程を遂行する。この接続工程においては、導体ピン500に電流を流しつつ導体ピン500に対して上下方向に沿った力を加えて、導体ピン500を変形させて導体ピン500で上側導電体層112と下側導電体層142とを接続する。より詳しくは、この接続工程においては、導体ピン500に電流を流しつつ導体ピン500に対して上下方向に沿った力を加えて、導体ピン500を変形させて導体ピン500で上側パターン114と下側パターン144とを接続する。また、この接続工程において、電流を流したことにより溶けた接合用メッキ520で、ピン部材510と上側導電体層112及び下側導電体層142とを接続する。即ち、この接続工程において、電流を流したことにより溶けた接合用メッキ520で、ピン部材510と上側パターン114及び下側パターン144とを接続する。より詳しくは、導体ピン500の上端には第1電極800を、導体ピン500の下端には第2電極810を、夫々押し当てたうえで、第1電極800と第2電極810とが逆極性となるように電圧を加えて導体ピン500に電流を流しつつ、第1電極800を下方に押圧しながら第2電極810を上方に押圧し、導体ピン500が上下方向に圧縮されるように第1電極800及び第2電極810に力を加える。これにより、導体ピン500は、上下方向と直交する直交方向のサイズが拡大し、導体ピン500と受容孔300内のメッキ層180とが直交方向において接触すると共に溶けた接合用メッキ520がメッキ層180に溶接され、導体ピン500とメッキ層180との間の導通が確保される。なお、本実施の形態の接続工程においては、図20に示されるように、2つの導体ピン500に対して同時に通電して溶接を行うことができる。また、回路基板10が3つ以上の複数の導体ピン500を有する場合においては、電極のサイズや電流量に合わせて2つ以上の導体ピン500を同時に通電して溶接を行うことができる。
After performing the conductor pin insertion process, referring to FIG. 20, a connection process is performed. In this connection process, a force is applied to the
従来の回路基板の製造技術で採用されている、圧入やカシメによるピンの固定方法においては、パターンとピンとの接触が機械的接触のみであるため電気抵抗が高くなり、またパターンとピンとの接続の信頼性が低いとの問題がある。加えて、圧入によるピンの固定方法においては、ピンの圧入時に高圧力を要することや、ピンの圧入時にビアの内面が破損する可能性があるとの問題がある。また、従来の回路基板の製造技術で採用されている、ハンダ付けによるピンの固定方法においては、ビアよりも細いピンを挿入してビアとピンとの隙間をハンダで接続する場合には工程処理に時間を要するという問題がある。更に、従来の回路基板の製造技術で採用されている、上側導電体層の上側パターンと下側導電体層の下側パターンとを導電ペーストで接続する方法においては、リフロー工程を要するなどの問題がある。翻って、本実施の形態の接続工程においては、上述の従来技術が有するような問題を有しない。特に、ハンダ接続やリフロー工程では困難な、上側パターン114及び下側パターン144の双方と導体ピン500との同時接合を、本実施の形態の接続工程において実現することができる。即ち、ハンダ接続やリフロー工程では困難な、上側導電体層112及び下側導電体層142の双方と導体ピン500との同時接合を、本実施の形態の接続工程において実現することができる。
In the method of fixing pins by press-fitting or caulking, which is used in conventional circuit board manufacturing technology, the contact between the pattern and the pin is only mechanical, resulting in high electrical resistance, and the connection between the pattern and the pin. There is a problem with low reliability. In addition, the method of fixing the pin by press-fitting has problems in that high pressure is required when the pin is press-fitted, and the inner surface of the via may be damaged when the pin is press-fitted. In addition, in the method of fixing pins by soldering, which is used in conventional circuit board manufacturing technology, if a pin that is thinner than a via is inserted and the gap between the via and the pin is connected with solder, there is a need for process processing. The problem is that it takes time. Furthermore, the method of connecting the upper pattern of the upper conductive layer and the lower pattern of the lower conductive layer using conductive paste, which is adopted in conventional circuit board manufacturing technology, has problems such as requiring a reflow process. There is. On the other hand, the connection process of this embodiment does not have the problems that the prior art described above has. In particular, simultaneous bonding of both the
なお、本実施の形態の接続工程を、以下のように変形してもよい。即ち、図21に示すように、接続工程において、導体ピン500の上端に加える電圧と同極性の電圧を下側パターン144にも加えてもよい。より具体的には、接続工程において、上述の第1電極800及び第2電極810に加えて下側パターン144に電圧を加えるための第3電極820を用意し、この第3電極820に対して第1電極800に加える電圧と同極性の電圧を加えつつ、第3電極820を下側パターン144に接触させることにより、導体ピン500の上端に加える電圧と同極性の電圧を下側パターン144に加えてもよい。これにより、直交方向における導体ピン500と下側パターン144との溶接が促進される。更に、接続工程において、導体ピン500の上端に加える電圧と逆極性の電圧を上側パターン114に加えてもよい。より具体的には、接続工程において、第1電極800及び第2電極810に加えて上側パターン114に電圧を加えるための第4電極830を用意し、この第4電極830に対して第1電極800に加える電圧と逆極性の電圧を加えつつ、第4電極830を上側パターン114に接触させることにより、導体ピン500の上端に加える電圧と逆極性の電圧を上側パターン114に加えてもよい。これにより、直交方向における導体ピン500と上側パターン114との溶接が促進される。
Note that the connection process of this embodiment may be modified as follows. That is, as shown in FIG. 21, in the connection process, a voltage of the same polarity as the voltage applied to the upper end of the
これらの工程を経て、本実施の形態の回路基板10は製造される。
Through these steps, the
(第2の実施形態)
図22に示されるように、本発明の第2の実施の形態による回路基板10Aは、主基板160Aと、絶縁層170と、上側導電体層112と、下側導電体層142と、導体ピン500とを備えている。即ち、本実施の形態の回路基板10Aは、第1の実施の形態の回路基板10と異なり、磁性部材600を備えていない。ここで、主基板160A以外の構成については、第1の実施の形態と同様である。よって、第1の実施の形態と同様の構成については同様の参照符号を用い、詳細な説明は省略する。また、主基板160Aは、キャビティ162が設けられていない点を除いて、第1の実施の形態の主基板160と同様の構成を有しているため、詳細な説明は省略する。
Second Embodiment
As shown in FIG. 22, the
図22に示されるように、本実施の形態の導体ピン500は、上下方向に延びている。導体ピン500は、上側導電体層112と下側導電体層142とを接続していている。具体的には、導体ピン500は、上側導電体層112の上側パターン114と下側導電体層142の下側パターン144とを接続している。従来の回路基板の製造技術で採用されている、上側導電体層の上側パターンと下側導電体層の下側パターンとをビアのメッキで接続する方法においては、パターンとビアとの接続の信頼性が低いことや、電気抵抗の増大、更には大電流化に対応できないなどの問題がある。また、従来の回路基板の製造技術で採用されている、上側導電体層の上側パターンと下側導電体層の下側パターンとをビアに埋められた導電ペーストで接続する方法においては、導電ペーストが高価であることや、大口径のビアを埋めるのに不適であること、銅材と比較して電気抵抗が高いこと、更には、リフロー工程を要するなどの問題がある。翻って、本実施の形態の回路基板10Aにおける、導体ピン500で上側導電体層112の上側パターン114と下側導電体層142の下側パターン144とを接続する構成においては、上述の従来技術が有するような問題を有しない。即ち、導体ピン500で上側導電体層112と下側導電体層142とを接続する構成を有する回路基板10Aにおいては、上述の従来技術が有するような問題を有しない。
As shown in FIG. 22, the
図7及び図22から図26までを参照して、本実施の形態の回路基板10Aは、以下のように製造される。
Referring to Figures 7 and 22 to 26, the
図7に示されるように、本実施の形態の回路基板10Aは、stepA(準備工程)、step3(導体ピン挿入工程)及びstep4(接続工程)を経て製造される。換言すれば、回路基板10Aの製造方法は、準備工程と、導体ピン挿入工程と、接続工程とを備えている。
As shown in FIG. 7, the
まず、図7及び図22から図24までを参照して、上側導電体層112と、下側導電体層142と、主基板160とを有する接続前基板400Aであって上側導電体層112から下側導電体層142まで貫通した受容孔300が設けられている接続前基板400Aを準備する、stepA(準備工程)を遂行する。ここでstepA(準備工程)は、step1(基板材料準備工程)と、step2(接続前基板準備工程)とを備えている。即ち、本実施の形態の回路基板10Aは、step1(基板材料準備工程)、step2(接続前基板準備工程)、step3(導体ピン挿入工程)及びstep4(接続工程)を経て製造される。換言すれば、回路基板10Aの製造方法は、基板材料準備工程と、接続前基板準備工程と、導体ピン挿入工程と、接続工程とを備えている。
7 and 22 to 24, a
まず、図23を参照して、上側導電体層112と、下側導電体層142と、主基板160Aとを有する基板材料100Aを準備する、基板材料準備工程を遂行する。
First, referring to FIG. 23, a substrate material preparation process is carried out to prepare a
本実施の形態の基板材料準備工程は、上述の第1の実施の形態の基板材料準備工程と異なり、導電体層工程のみを備えている。 The substrate material preparation process of this embodiment differs from the substrate material preparation process of the first embodiment described above in that it only includes a conductor layer process.
本実施の形態の導電体層工程では、主基板160Aの上下に絶縁層170を介して上側導電体層112及び下側導電体層142を設ける。より詳しくは、本実施の形態の導電体層工程は、下側プリプレグ工程と、上側プリプレグ工程と、樹脂硬化工程とを備えている。即ち、導電体層工程では、下側プリプレグ工程と、上側プリプレグ工程と、樹脂硬化工程とを、この順に実施する。
In the conductor layer process of this embodiment, an
まず、下側プリプレグ工程では、絶縁層170上に下側導電体層142が形成された下側プリプレグ140を用意して、下側導電体層142が下方に向くように下側プリプレグ140を主基板160Aの下面166の下に配置する。
First, in the lower prepreg process, a
下側プリプレグ工程の遂行後、上側プリプレグ工程を遂行する。上側プリプレグ工程では、絶縁層170上に上側導電体層112が形成された上側プリプレグ110を用意して、上側導電体層112が上方に向くように上側プリプレグ110を主基板160Aの上面164の上に配置する。
After the lower prepreg process is completed, the upper prepreg process is performed. In the upper prepreg process, the
上側プリプレグ工程を遂行後、樹脂硬化工程を遂行する。樹脂硬化工程では、上側プリプレグ110と下側プリプレグ140に含まれていた樹脂750を硬化させる。
After performing the upper prepreg process, a resin curing process is performed. In the resin curing step, the
基板材料準備工程の遂行後、図23及び図24を参照して、接続前基板準備工程を遂行する。この接続前基板準備工程においては、上側導電体層112から下側導電体層142まで貫通した受容孔300を基板材料100Aに開けると共に上側導電体層112及び下側導電体層142をエッチングして上側パターン114及び下側パターン144を夫々形成して、接続前基板400Aを準備する。より詳しくは、接続前基板準備工程は、受容孔形成工程と、パターン形成工程とを備えている。即ち、接続前基板準備工程では、受容孔形成工程と、パターン形成工程とを、この順に実施する。
After performing the substrate material preparation process, a pre-connection substrate preparation process is performed with reference to FIGS. 23 and 24. In this pre-connection board preparation step, a receiving
まず、受容孔形成工程では、受容孔300を基板材料100Aに開ける。より詳しくは、受容孔300は、基板材料100Aを上下方向に貫通するように開けられる。
First, in the receiving hole forming process, the receiving
受容孔形成工程の遂行後、パターン形成工程を遂行する。このパターン形成工程では、上側導電体層112及び下側導電体層142をエッチングして上側パターン114及び下側パターン144を夫々形成する。なお本発明はこれに限定されず、エッチング以外の方法により上側パターン114及び下側パターン144を形成してもよい。
After the receiving hole formation process is performed, a pattern formation process is performed. In this pattern formation process, the upper
なお、本実施の形態の接続前基板準備工程は、受容孔形成工程と、パターン形成工程とを備えていたが、本発明はこれに限定されず、受容孔形成工程の後であってパターン形成工程の前に、基板材料100Aにメッキを施すメッキ工程を更に備えていてもよい。
Although the pre-connection board preparation step of this embodiment includes a receiving hole forming step and a pattern forming step, the present invention is not limited to this, and the pattern forming step is performed after the receiving hole forming step. Before the step, a plating step of plating the
接続前基板準備工程の遂行後、図25を参照して、導体ピン挿入工程を遂行する。この導体ピン挿入工程では、受容孔300よりも細い導体ピン500を接続前基板400Aの受容孔300に対して挿入する。
After the pre-connection substrate preparation process is performed, the conductor pin insertion process is performed as shown in FIG. 25. In this conductor pin insertion process, the
導体ピン挿入工程の遂行後、図26を参照して、接続工程を遂行する。この接続工程においては、導体ピン500に電流を流しつつ導体ピン500に対して上下方向に沿った力を加えて、導体ピン500を変形させて導体ピン500で上側導電体層112と下側導電体層142とを接続する。より詳しくは、この接続工程においては、導体ピン500に電流を流しつつ導体ピン500に対して上下方向に沿った力を加えて、導体ピン500を変形させて導体ピン500で上側パターン114と下側パターン144とを接続する。また、この接続工程において、電流を流したことにより溶けた接合用メッキ520で、ピン部材510と上側導電体層112及び下側導電体層142とを接続する。即ち、この接続工程において、電流を流したことにより溶けた接合用メッキ520で、ピン部材510と上側パターン114及び下側パターン144とを接続する。より詳しくは、導体ピン500の上端には第1電極800を、導体ピン500の下端には第2電極810を、夫々押し当てたうえで、第1電極800と第2電極810とが逆極性となるように電圧を加えて導体ピン500に電流を流しつつ、第1電極800を下方に押圧しながら第2電極810を上方に押圧し、導体ピン500が上下方向に圧縮されるように第1電極800及び第2電極810に力を加える。これにより、導体ピン500は、上下方向と直交する直交方向のサイズが拡大し、導体ピン500と受容孔300内の内壁が直交方向において接触すると共に溶けた接合用メッキ520が上側パターン114及び下側パターン144に溶接され、導体ピン500と上側パターン114および下側パターン144との間の導通が確保される。なお、本実施の形態の接続工程においては、回路基板10Aが2つの導体ピン500を有する場合、2つの導体ピン500に対して同時に通電して溶接を行うことができる。また、回路基板10Aが3つ以上の複数の導体ピン500を有する場合においては、電極のサイズや電流量に合わせて2つ以上の導体ピン500を同時に通電して溶接を行うことができる。
After performing the conductor pin insertion process, referring to FIG. 26, a connection process is performed. In this connection process, a force is applied to the
従来の回路基板の製造技術で採用されている、圧入やカシメによるピンの固定方法においては、パターンとピンとの接触が機械的接触のみであるため電気抵抗が高くなり、またパターンとピンとの接続の信頼性が低いとの問題がある。加えて、圧入によるピンの固定方法においては、ピンの圧入時に高圧力を要することや、ピンの圧入時にビアの内面が破損する可能性があるとの問題がある。また、従来の回路基板の製造技術で採用されている、ハンダ付けによるピンの固定方法においては、ビアよりも細いピンを挿入してビアとピンとの隙間をハンダで接続する場合には工程処理に時間を要するという問題がある。更に、従来の回路基板の製造技術で採用されている、上側導電体層の上側パターンと下側導電体層の下側パターンとを導電ペーストで接続する方法においては、リフロー工程を要するなどの問題がある。翻って、本実施の形態の接続工程においては、上述の従来技術が有するような問題を有しない。特に、ハンダ接続やリフロー工程では困難な、上側パターン114及び下側パターン144の双方と導体ピン500との同時接合を、本実施の形態の接続工程において実現することができる。即ち、ハンダ接続やリフロー工程では困難な、上側導電体層112及び下側導電体層142の双方と導体ピン500との同時接合を、本実施の形態の接続工程において実現することができる。
In the method of fixing pins by press-fitting or caulking, which is used in conventional circuit board manufacturing technology, the contact between the pattern and the pin is only mechanical, resulting in high electrical resistance, and the connection between the pattern and the pin. There is a problem with low reliability. In addition, the method of fixing the pin by press-fitting has problems in that high pressure is required when the pin is press-fitted, and the inner surface of the via may be damaged when the pin is press-fitted. In addition, in the method of fixing pins by soldering, which is used in conventional circuit board manufacturing technology, if a pin that is thinner than a via is inserted and the gap between the via and the pin is connected with solder, there is a need for process processing. The problem is that it takes time. Furthermore, the method of connecting the upper pattern of the upper conductive layer and the lower pattern of the lower conductive layer using conductive paste, which is adopted in conventional circuit board manufacturing technology, has problems such as requiring a reflow process. There is. On the other hand, the connection process of this embodiment does not have the problems that the prior art described above has. In particular, simultaneous bonding of both the
なお、本実施の形態の接続工程を、以下のように変形してもよい。即ち、接続工程において、導体ピン500の上端に加える電圧と同極性の電圧を下側パターン144にも加えてもよい。より具体的には、接続工程において、上述の第1電極800及び第2電極810に加えて下側パターン144に電圧を加えるための第3電極(図示せず)を用意し、この第3電極に対して第1電極800に加える電圧と同極性の電圧を加えつつ、第3電極を下側パターン144に接触させることにより、導体ピン500の上端に加える電圧と同極性の電圧を下側パターン144に加えてもよい。これにより、直交方向における導体ピン500と下側パターン144との溶接が促進される。
Note that the connection process of this embodiment may be modified as follows. That is, in the connection process, a voltage of the same polarity as the voltage applied to the upper end of the
これらの工程を経て、本実施の形態の回路基板10Aは製造される。
Through these steps, the
以上、本発明について実施の形態を掲げて具体的に説明してきたが、本発明はこれに限定されるものではなく、種々の変形、変更が可能である。 The present invention has been specifically described above using an embodiment, but the present invention is not limited to this and various modifications and variations are possible.
本実施の形態の上側プリプレグ工程及び下側プリプレグ工程においては、上側プリプレグ110及び下側プリプレグ140を主基板160,160A上に配置していたが、本発明はこれに限定されない。即ち、上側プリプレグ110及び下側プリプレグ140を主基板160,160A上に配置する代わりに、主基板160,160Aに絶縁体からなる接着材で導電体層を貼り付けてもよい。
In the upper prepreg process and the lower prepreg process of this embodiment, the
10,10A 回路基板
100,100A 基板材料
110 上側プリプレグ
112 上側導電体層
114 上側パターン
140 下側プリプレグ
142 下側導電体層
144 下側パターン
160,160A 主基板
162 キャビティ
164 上面
166 下面
170 絶縁層
180 メッキ層
300 受容孔
400,400A 接続前基板
500 導体ピン
510 ピン部材
512 中央部
520 接合用メッキ
522 第1部位
524 第2部位
5242 接合部
525 染み出し部
526 第3部位
5262 接合部
527 染み出し部
528 第4部位
530 主部
532 外周
600 磁性部材
610 貫通孔
620 軟磁性金属粉末
630 バインダ
700 樹脂
750 樹脂
800 第1電極
810 第2電極
820 第3電極
830 第4電極
R1 径
R2 径
S1 サイズ
S2 サイズ
S3 サイズ
S4 サイズ
10,
Claims (17)
前記受容孔よりも細い導体ピンを前記接続前基板の前記受容孔に対して挿入する、導体ピン挿入工程と、
前記導体ピンに電流を流しつつ前記導体ピンに対して上下方向に沿った力を加えて、前記導体ピンを変形させて前記導体ピンで前記上側導電体層と前記下側導電体層とを接続する、接続工程と
を備える、回路基板の製造方法であって、
前記準備工程は、
前記上側導電体層と、前記下側導電体層と、前記主基板とを有する基板材料を準備する、基板材料準備工程と、
前記上側導電体層から前記下側導電体層まで貫通した前記受容孔を前記基板材料に開けると共に前記上側導電体層及び前記下側導電体層をエッチングして上側パターン及び下側パターンを夫々形成して、前記接続前基板を準備する、接続前基板準備工程と
を備えており、
前記接続工程において、前記導体ピンは、前記上側パターンと前記下側パターンとを接続し、
前記基板材料準備工程は、
前記主基板にキャビティを形成する、キャビティ形成工程と、
貫通孔が形成された磁性部材を用意して、前記貫通孔が前記上下方向に延びるように前記キャビティ内に前記磁性部材を配置する、磁性部材工程と、
前記貫通孔を樹脂で埋めると共に、前記主基板の上下に絶縁層を介して前記上側導電体層及び前記下側導電体層を設ける、導電体層工程と
を備えており、
前記接続前基板準備工程において、前記受容孔は、前記磁性部材の前記貫通孔内を夫々通るように開けられ、
前記導電体層工程は、
前記下側導電体層が形成された下側プリプレグを用意して、前記下側導電体層が下方に向くように前記下側プリプレグを前記主基板の下面の下に配置する、下側プリプレグ工程と、
前記貫通孔内に樹脂を充填する、樹脂充填工程と、
前記上側導電体層が形成された上側プリプレグを用意して、前記上側導電体層が上方に向くように前記上側プリプレグを前記主基板の上面の上に配置する、上側プリプレグ工程と、
前記貫通孔内の樹脂を硬化させる、樹脂硬化工程と
を備えており、
前記磁性部材工程のうち前記磁性部材を前記キャビティ内に配置する磁性部材配置工程は、前記下側プリプレグ工程の後であって前記樹脂充填工程の前に実施される
回路基板の製造方法。 A pre-connection board having an upper conductor layer, a lower conductor layer, and a main board, the pre-connection board being provided with a receiving hole penetrating from the upper conductor layer to the lower conductor layer. preparing, a preparation process;
a conductor pin insertion step of inserting a conductor pin thinner than the receiving hole into the receiving hole of the pre-connection board;
Applying a force along the vertical direction to the conductor pin while applying a current to the conductor pin to deform the conductor pin and connect the upper conductor layer and the lower conductor layer with the conductor pin. A method for manufacturing a circuit board, comprising: a connecting step;
The preparation step includes:
a substrate material preparation step of preparing a substrate material having the upper conductor layer, the lower conductor layer, and the main substrate;
Drilling the receiving hole penetrating from the upper conductor layer to the lower conductor layer in the substrate material and etching the upper conductor layer and the lower conductor layer to form an upper pattern and a lower pattern, respectively. a pre-connection board preparation step of preparing the pre-connection board;
It is equipped with
In the connecting step, the conductor pin connects the upper pattern and the lower pattern,
The substrate material preparation step includes:
a cavity forming step of forming a cavity in the main substrate;
a magnetic member step of preparing a magnetic member in which a through hole is formed, and arranging the magnetic member in the cavity so that the through hole extends in the vertical direction;
a conductor layer step of filling the through hole with resin and providing the upper conductor layer and the lower conductor layer above and below the main substrate with an insulating layer interposed therebetween;
It is equipped with
In the pre-connection board preparation step, the receiving holes are opened so as to pass through the through holes of the magnetic member,
The conductor layer step includes:
A lower prepreg step in which a lower prepreg on which the lower conductive layer is formed is prepared, and the lower prepreg is placed under the lower surface of the main substrate so that the lower conductive layer faces downward. and,
a resin filling step of filling the through hole with resin;
an upper prepreg step of preparing an upper prepreg on which the upper conductor layer is formed, and arranging the upper prepreg on the upper surface of the main substrate so that the upper conductor layer faces upward;
a resin curing step of curing the resin in the through hole;
It is equipped with
Of the magnetic member steps, a magnetic member placement step of arranging the magnetic member in the cavity is performed after the lower prepreg step and before the resin filling step.
Method of manufacturing circuit boards.
前記受容孔よりも細い導体ピンを前記接続前基板の前記受容孔に対して挿入する、導体ピン挿入工程と、
前記導体ピンに電流を流しつつ前記導体ピンに対して上下方向に沿った力を加えて、前記導体ピンを変形させて前記導体ピンで前記上側導電体層と前記下側導電体層とを接続する、接続工程と
を備える、回路基板の製造方法であって、
前記準備工程は、
前記上側導電体層と、前記下側導電体層と、前記主基板とを有する基板材料を準備する、基板材料準備工程と、
前記上側導電体層から前記下側導電体層まで貫通した前記受容孔を前記基板材料に開けると共に前記上側導電体層及び前記下側導電体層をエッチングして上側パターン及び下側パターンを夫々形成して、前記接続前基板を準備する、接続前基板準備工程と
を備えており、
前記接続工程において、前記導体ピンは、前記上側パターンと前記下側パターンとを接続し、
前記基板材料準備工程は、
前記主基板にキャビティを形成する、キャビティ形成工程と、
貫通孔が形成された磁性部材を用意して、前記貫通孔が前記上下方向に延びるように前記キャビティ内に前記磁性部材を配置する、磁性部材工程と、
前記貫通孔を樹脂で埋めると共に、前記主基板の上下に絶縁層を介して前記上側導電体層及び前記下側導電体層を設ける、導電体層工程と
を備えており、
前記接続前基板準備工程において、前記受容孔は、前記磁性部材の前記貫通孔内を夫々通るように開けられ、
前記導電体層工程は、
前記下側導電体層が形成された下側プリプレグを用意して、前記下側導電体層が下方に向くように前記下側プリプレグを前記主基板の下面の下に配置する、下側プリプレグ工程と、
前記上側導電体層が形成された上側プリプレグを用意して、前記上側導電体層が上方に向くように前記上側プリプレグを主基板の上面の上に配置する、上側プリプレグ工程と、
前記上側プリプレグと前記下側プリプレグとを上下から押圧して前記上側プリプレグと前記下側プリプレグとに含まれていた樹脂で前記貫通孔内を満たす、樹脂充満工程と、
前記貫通孔内の樹脂を硬化させる、樹脂硬化工程と
を備えており、
前記磁性部材工程のうち前記磁性部材を前記キャビティ内に配置する磁性部材配置工程は、前記下側プリプレグ工程の後であって前記上側プリプレグ工程の前に実施される
回路基板の製造方法。 A pre-connection board having an upper conductor layer, a lower conductor layer, and a main board, the pre-connection board being provided with a receiving hole penetrating from the upper conductor layer to the lower conductor layer. preparing, a preparation process;
a conductor pin insertion step of inserting a conductor pin thinner than the receiving hole into the receiving hole of the pre-connection board;
Applying a force along the vertical direction to the conductor pin while applying a current to the conductor pin to deform the conductor pin and connect the upper conductor layer and the lower conductor layer with the conductor pin. connection process and
A method for manufacturing a circuit board, comprising:
The preparation step includes :
a substrate material preparation step of preparing a substrate material having the upper conductor layer, the lower conductor layer, and the main substrate;
Drilling the receiving hole penetrating from the upper conductor layer to the lower conductor layer in the substrate material and etching the upper conductor layer and the lower conductor layer to form an upper pattern and a lower pattern, respectively. and a pre-connection board preparation step of preparing the pre-connection board,
In the connecting step, the conductor pin connects the upper pattern and the lower pattern,
The substrate material preparation step includes:
a cavity forming step of forming a cavity in the main substrate;
a magnetic member step of preparing a magnetic member in which a through hole is formed, and arranging the magnetic member in the cavity so that the through hole extends in the vertical direction;
a conductor layer step of filling the through hole with resin and providing the upper conductor layer and the lower conductor layer above and below the main substrate with an insulating layer interposed therebetween;
It is equipped with
In the pre-connection board preparation step, the receiving holes are opened so as to pass through the through holes of the magnetic member,
The conductor layer step includes:
A lower prepreg step in which a lower prepreg on which the lower conductive layer is formed is prepared, and the lower prepreg is placed under the lower surface of the main substrate so that the lower conductive layer faces downward. and,
An upper prepreg step of preparing an upper prepreg on which the upper conductive layer is formed, and arranging the upper prepreg on the upper surface of the main substrate so that the upper conductive layer faces upward;
a resin filling step of pressing the upper prepreg and the lower prepreg from above and below to fill the through hole with the resin contained in the upper prepreg and the lower prepreg;
a resin curing step of curing the resin in the through hole;
It is equipped with
Of the magnetic member steps, a magnetic member placement step of arranging the magnetic member in the cavity is performed after the lower prepreg step and before the upper prepreg step.
Method of manufacturing circuit boards.
前記上側プリプレグ及び前記下側プリプレグに含まれている樹脂は、前記主基板を構成する樹脂と同じである
回路基板の製造方法。 3. A method for manufacturing a circuit board according to claim 2 , comprising the steps of:
A method for manufacturing a circuit board, wherein a resin contained in the upper prepreg and the lower prepreg is the same as a resin constituting the main board.
前記磁性部材は、軟磁性金属粉末をバインダで結着したものであり、
前記軟磁性金属粉末は、扁平形状を有しており、
前記バインダは、無機酸化物を主成分とするものである
回路基板の製造方法。 A method for manufacturing a circuit board according to any one of claims 1 to 3 , comprising:
The magnetic member is made by binding soft magnetic metal powder with a binder,
The soft magnetic metal powder has a flat shape,
The method for manufacturing a circuit board, wherein the binder contains an inorganic oxide as a main component.
前記接続工程において、前記導体ピンの上端に加える電圧と同極性の電圧を前記下側パターンにも加える
回路基板の製造方法。 A method for manufacturing a circuit board according to any one of claims 1 to 4 , comprising the steps of:
A method of manufacturing a circuit board, wherein in the connecting step, a voltage of the same polarity as that applied to the upper end of the conductor pin is also applied to the lower pattern.
前記受容孔よりも細い導体ピンを前記接続前基板の前記受容孔に対して挿入する、導体ピン挿入工程と、a conductor pin insertion step of inserting a conductor pin thinner than the receiving hole into the receiving hole of the pre-connection substrate;
前記導体ピンに電流を流しつつ前記導体ピンに対して上下方向に沿った力を加えて、前記導体ピンを変形させて前記導体ピンで前記上側導電体層と前記下側導電体層とを接続する、接続工程とApplying a force along the vertical direction to the conductor pin while applying a current to the conductor pin to deform the conductor pin and connect the upper conductor layer and the lower conductor layer with the conductor pin. connection process and
を備える、回路基板の製造方法であって、A method for manufacturing a circuit board, comprising:
前記準備工程は、The preparation step includes:
前記上側導電体層と、前記下側導電体層と、前記主基板とを有する基板材料を準備する、基板材料準備工程と、a substrate material preparation step of preparing a substrate material having the upper conductor layer, the lower conductor layer, and the main substrate;
前記上側導電体層から前記下側導電体層まで貫通した前記受容孔を前記基板材料に開けると共に前記上側導電体層及び前記下側導電体層をエッチングして上側パターン及び下側パターンを夫々形成して、前記接続前基板を準備する、接続前基板準備工程とa pre-connection substrate preparation process in which the receiving hole is opened in the substrate material, the receiving hole penetrating from the upper conductive layer to the lower conductive layer, and the upper conductive layer and the lower conductive layer are etched to form an upper pattern and a lower pattern, respectively, to prepare the pre-connection substrate;
を備えており、Equipped with
前記接続工程において、前記導体ピンは、前記上側パターンと前記下側パターンとを接続し、In the connecting step, the conductor pin connects the upper pattern and the lower pattern,
前記接続工程において、前記導体ピンの上端に加える電圧と同極性の電圧を前記下側パターンにも加えるIn the connection step, a voltage having the same polarity as the voltage applied to the upper end of the conductor pin is also applied to the lower pattern.
回路基板の製造方法。A method for manufacturing a circuit board.
前記基板材料準備工程は、
前記主基板にキャビティを形成する、キャビティ形成工程と、
貫通孔が形成された磁性部材を用意して、前記貫通孔が前記上下方向に延びるように前記キャビティ内に前記磁性部材を配置する、磁性部材工程と、
前記貫通孔を樹脂で埋めると共に、前記主基板の上下に絶縁層を介して前記上側導電体層及び前記下側導電体層を設ける、導電体層工程と
を備えており、
前記接続前基板準備工程において、前記受容孔は、前記磁性部材の前記貫通孔内を夫々通るように開けられる
回路基板の製造方法。 7. The method for manufacturing a circuit board according to claim 6 ,
The substrate material preparation step includes:
a cavity forming step of forming a cavity in the main substrate;
a magnetic member step of preparing a magnetic member in which a through hole is formed, and arranging the magnetic member in the cavity so that the through hole extends in the vertical direction;
a conductor layer step of filling the through hole with resin and providing the upper conductor layer and the lower conductor layer above and below the main substrate with an insulating layer interposed therebetween;
In the circuit board manufacturing method, in the pre-connection board preparation step, the receiving holes are opened so as to pass through the through holes of the magnetic member.
前記磁性部材は、軟磁性金属粉末をバインダで結着したものであり、The magnetic member is made by binding soft magnetic metal powder with a binder,
前記軟磁性金属粉末は、扁平形状を有しており、The soft magnetic metal powder has a flat shape,
前記バインダは、無機酸化物を主成分とするものであるThe binder is mainly composed of an inorganic oxide.
回路基板の製造方法。A method for manufacturing a circuit board.
前記接続前基板準備工程は、
前記受容孔を前記基板材料に開ける、受容孔形成工程と、
前記受容孔形成工程の後に、前記上側導電体層及び前記下側導電体層をエッチングして前記上側パターン及び前記下側パターンを夫々形成する、パターン形成工程と
を備える、回路基板の製造方法。 A method for manufacturing a circuit board according to any one of claims 1 to 8 ,
The pre-connection board preparation step includes:
a receiving hole forming step of opening the receiving hole in the substrate material;
A method for manufacturing a circuit board, comprising a pattern forming step of etching the upper conductor layer and the lower conductor layer to form the upper pattern and the lower pattern, respectively, after the receiving hole forming step.
前記接続前基板準備工程は、
前記受容孔形成工程の後であって前記パターン形成工程の前に、前記基板材料にメッキを施すメッキ工程を更に備えている
回路基板の製造方法。 A method for manufacturing a circuit board according to claim 9 ,
The pre-connection substrate preparation step includes:
The method for manufacturing a circuit board further comprises a plating step of plating the board material after the receiving hole forming step and before the pattern forming step.
前記導体ピンは、ピン部材の表面に接合用メッキが形成されたものであり、
前記接続工程において、前記電流を流したことにより溶けた前記接合用メッキで、前記ピン部材と前記上側パターン及び前記下側パターンとを接続する
回路基板の製造方法。 A method for manufacturing a circuit board according to any one of claims 1 to 10 , comprising the steps of:
The conductive pin has a bonding plating formed on a surface of a pin member,
In the connecting step, the pin member is connected to the upper pattern and the lower pattern by the bonding plating that is melted by passing the current.
前記接合用メッキの融点は、前記ピン部材の融点よりも低い
回路基板の製造方法。 A method for manufacturing a circuit board according to claim 11 ,
A method for manufacturing a circuit board, wherein the melting point of the bonding plating is lower than the melting point of the pin member.
前記ピン部材は銅からなり、前記接合用メッキは錫からなる
回路基板の製造方法。 13. The method for manufacturing a circuit board according to claim 12 ,
The method for manufacturing a circuit board in which the pin member is made of copper and the bonding plating is made of tin.
前記上側導電体層は、上下方向において、前記主基板の上方に位置しており、
前記下側導電体層は、前記上下方向において、前記主基板の下方に位置しており、
前記導体ピンは、前記上下方向に延びており、
前記導体ピンは、ピン部材の表面に接合用メッキが形成されたものであり、
前記接合用メッキは、第1部位と、第2部位と、第3部位と、第4部位とを有しており、
前記第1部位は、前記ピン部材の前記上下方向における上端に位置しており、
前記第2部位は、接合部と、染み出し部とを有しており、
前記第2部位の前記接合部は、前記上下方向と直交する直交方向において、前記ピン部材と前記上側導電体層とを接合しており、
前記第2部位の前記染み出し部は、前記上下方向において、前記上側導電体層の真上に位置しており、
前記第2部位の前記接合部の上面は、前記直交方向において前記ピン部材から前記上側導電体層に近づくほど、前記第2部位の前記染み出し部の上端に近づくように傾斜しており、
前記第2部位の前記接合部の上面は、前記直交方向において前記上側導電体層から前記ピン部材に近づくほど、前記第1部位の上端に近づくように傾斜しており、
前記第3部位は、接合部を有しており、
前記第3部位の前記接合部は、前記直交方向において、前記ピン部材と前記下側導電体層とを接合しており、
前記第4部位は、前記ピン部材の前記上下方向における下端に位置している
回路基板。 A circuit board comprising a main board, an upper conductor layer, a lower conductor layer, and a conductor pin,
The upper conductor layer is located above the main substrate in the vertical direction,
The lower conductor layer is located below the main substrate in the up-down direction,
The conductor pin extends in the vertical direction,
The conductor pin has a bonding plating formed on the surface of the pin member,
The bonding plating has a first part, a second part, a third part, and a fourth part,
The first portion is located at an upper end of the pin member in the up-down direction,
The second part has a joint part and a seepage part,
The joint portion of the second portion joins the pin member and the upper conductor layer in a direction orthogonal to the up-down direction,
The seepage portion of the second portion is located directly above the upper conductor layer in the up-down direction,
The upper surface of the joint portion of the second portion is inclined such that the closer it is from the pin member to the upper conductor layer in the orthogonal direction, the closer it is to the upper end of the seepage portion of the second portion,
The upper surface of the joint portion of the second portion is inclined such that the closer it is from the upper conductor layer to the pin member in the orthogonal direction, the closer it is to the upper end of the first portion;
The third portion has a joint,
The joint portion of the third portion joins the pin member and the lower conductor layer in the orthogonal direction,
The fourth portion is a circuit board located at the lower end of the pin member in the vertical direction.
前記第3部位は、染み出し部を有しており、
前記第3部位の前記染み出し部は、前記上下方向において、前記下側導電体層の真下に位置しており、
前記第3部位の前記接合部の下面は、前記直交方向において前記ピン部材から前記下側導電体層に近づくほど、前記第3部位の前記染み出し部の下端に近づくように傾斜しており、
前記第3部位の前記接合部の下面は、前記直交方向において前記下側導電体層から前記ピン部材に近づくほど、前記第4部位の下端に近づくように傾斜している
回路基板。 15. The circuit board according to claim 14,
The third part has a seepage part,
The seepage portion of the third portion is located directly below the lower conductor layer in the up-down direction,
The lower surface of the joint part of the third part is inclined such that the closer it gets from the pin member to the lower conductor layer in the orthogonal direction, the closer it gets to the lower end of the seepage part of the third part,
In the circuit board, the lower surface of the joint portion of the third portion is inclined such that as it approaches the pin member from the lower conductor layer in the orthogonal direction, it approaches the lower end of the fourth portion.
前記導体ピンは、主部を更に有しており、
前記主部は、前記上下方向において前記主基板の両端に亘って延びており、
前記直交方向において、前記主部の外周と前記主基板との間には隙間が存在しない
回路基板。 16. The circuit board according to claim 14 or 15,
The conductive pin further has a main portion,
The main portion extends across both ends of the main board in the vertical direction,
A circuit board in which there is no gap between the outer periphery of the main portion and the main board in the orthogonal direction.
前記ピン部材は、前記上下方向に延びる略円筒形状を有しており、
前記ピン部材は、中央部を有しており、
前記中央部は、前記上下方向における前記上側導電体層と前記下側導電体層との間の中間位置に位置しており、
前記中央部は、前記主部の一部であり、
前記ピン部材の前記上下方向における両端の径は、前記中央部の径よりも小さい
回路基板。 17. The circuit board according to claim 16,
The pin member has a substantially cylindrical shape extending in the vertical direction,
The pin member has a central portion,
The central portion is located at an intermediate position between the upper conductor layer and the lower conductor layer in the vertical direction,
The central portion is a part of the main portion,
The diameter of both ends of the pin member in the vertical direction is smaller than the diameter of the center portion of the circuit board.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018120225 | 2018-06-25 | ||
JP2018120225 | 2018-06-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020004966A JP2020004966A (en) | 2020-01-09 |
JP7461116B2 true JP7461116B2 (en) | 2024-04-03 |
Family
ID=69100609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019117176A Active JP7461116B2 (en) | 2018-06-25 | 2019-06-25 | Circuit board and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7461116B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7545824B2 (en) | 2020-07-20 | 2024-09-05 | 株式会社トーキン | Circuit board manufacturing method and circuit board |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002018531A (en) | 2000-07-06 | 2002-01-22 | Sumitomo Metal Ind Ltd | Hot press forming method of metal plate |
JP2002176263A (en) | 2000-12-08 | 2002-06-21 | Ibiden Co Ltd | Printed wiring board |
JP2003273511A (en) | 2001-07-04 | 2003-09-26 | Denso Corp | Press technique and method for manufacturing member for press |
JP2003309012A (en) | 2002-04-12 | 2003-10-31 | Toshiba Corp | Surface-mount magnetic component and surface-mount circuit device using the same |
JP2009218455A (en) | 2008-03-12 | 2009-09-24 | Hitachi Ltd | Electronic apparatus and onboard module |
JP2014099543A (en) | 2012-11-15 | 2014-05-29 | Shirai Electronics Industrial Co Ltd | Printed board and method of manufacturing printed board |
JP2017028064A (en) | 2015-07-21 | 2017-02-02 | 太陽誘電株式会社 | Module substrate |
JP2017063102A (en) | 2015-09-24 | 2017-03-30 | イビデン株式会社 | Printed wiring board and manufacturing method of the same |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4845145U (en) * | 1971-10-01 | 1973-06-13 |
-
2019
- 2019-06-25 JP JP2019117176A patent/JP7461116B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002018531A (en) | 2000-07-06 | 2002-01-22 | Sumitomo Metal Ind Ltd | Hot press forming method of metal plate |
JP2002176263A (en) | 2000-12-08 | 2002-06-21 | Ibiden Co Ltd | Printed wiring board |
JP2003273511A (en) | 2001-07-04 | 2003-09-26 | Denso Corp | Press technique and method for manufacturing member for press |
JP2003309012A (en) | 2002-04-12 | 2003-10-31 | Toshiba Corp | Surface-mount magnetic component and surface-mount circuit device using the same |
JP2009218455A (en) | 2008-03-12 | 2009-09-24 | Hitachi Ltd | Electronic apparatus and onboard module |
JP2014099543A (en) | 2012-11-15 | 2014-05-29 | Shirai Electronics Industrial Co Ltd | Printed board and method of manufacturing printed board |
JP2017028064A (en) | 2015-07-21 | 2017-02-02 | 太陽誘電株式会社 | Module substrate |
JP2017063102A (en) | 2015-09-24 | 2017-03-30 | イビデン株式会社 | Printed wiring board and manufacturing method of the same |
Also Published As
Publication number | Publication date |
---|---|
JP2020004966A (en) | 2020-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200135386A1 (en) | Inductor with an electrode structure | |
US20130044448A1 (en) | Method for Mounting a Component to an Electric Circuit Board, Electric Circuit Board and Electric Circuit Board Arrangement | |
JP2007305774A (en) | Substrate with built-in electronic component and its manufacturing method | |
JP7461116B2 (en) | Circuit board and its manufacturing method | |
US20100186997A1 (en) | Crimped solder on a flexible circuit board | |
CA2274165C (en) | Method of manufacturing bead inductor and the bead inductor produced thereby | |
JP6274376B2 (en) | Surface mount type coil component, method of manufacturing the same, and DC-DC converter | |
JP5201671B2 (en) | Bottom electrode type solid electrolytic capacitor and manufacturing method thereof | |
KR100353231B1 (en) | Printed-Wiring Board Manufacturing Method, the Printed-Wiring Board, and Double-sided Pattern Conducting Component Used Therein | |
JP5108253B2 (en) | Component mounting module | |
JP4635331B2 (en) | Printed wiring board | |
CN209748929U (en) | Printed circuit board with diversified assembly | |
JP2002232133A (en) | Connecting method for board, connection structure, and multilayer board | |
JP4369207B2 (en) | Solid electrolytic capacitor | |
JPH0897530A (en) | Electronic part mounting board and its manufacture | |
US6449839B1 (en) | Electrical circuit board and a method for making the same | |
JPH0528752Y2 (en) | ||
JP3065569B2 (en) | Manufacturing method of printed circuit board | |
JP2006140301A (en) | Coil component | |
JP2001223454A (en) | Circuit board and method for forming circuit board | |
JP3641225B2 (en) | Electric circuit board and manufacturing method thereof | |
JPS5828894A (en) | Method of connecting both-side printed circuit board | |
JP4655300B2 (en) | Lead frame | |
JP6079329B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
TW202410759A (en) | Conductive bump structure of circuit board and its manufacturing method wherein the conductive bump structure includes a composite conductive bump that comprises a raised portion and a conductive post |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A80 | Written request to apply exceptions to lack of novelty of invention |
Free format text: JAPANESE INTERMEDIATE CODE: A80 Effective date: 20190719 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240306 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240322 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7461116 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |