JP7458332B2 - 半導体発光装置 - Google Patents

半導体発光装置 Download PDF

Info

Publication number
JP7458332B2
JP7458332B2 JP2021005297A JP2021005297A JP7458332B2 JP 7458332 B2 JP7458332 B2 JP 7458332B2 JP 2021005297 A JP2021005297 A JP 2021005297A JP 2021005297 A JP2021005297 A JP 2021005297A JP 7458332 B2 JP7458332 B2 JP 7458332B2
Authority
JP
Japan
Prior art keywords
layer
mixed crystal
semiconductor
light emitting
lattice spacing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021005297A
Other languages
English (en)
Other versions
JP2022109783A (ja
Inventor
秀人 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2021005297A priority Critical patent/JP7458332B2/ja
Priority to CN202110811090.2A priority patent/CN114765236A/zh
Priority to US17/461,874 priority patent/US11728458B2/en
Publication of JP2022109783A publication Critical patent/JP2022109783A/ja
Application granted granted Critical
Publication of JP7458332B2 publication Critical patent/JP7458332B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

実施形態は、半導体発光装置に関する。
赤外発光素子とシリコンフォトダイオードとを組み合わせたフォトカプラーが広く用いられている。このような発光素子には、高い発光効率を有することが求められる。
特開2010-258134号公報
実施形態は、発光効率を向上させた半導体発光装置を提供する。
実施形態に係る半導体発光装置は、半導体基板と、前記半導体基板上に設けられた発光層と、を備える。前記発光層は、前記半導体基板から前記発光層に向かう第1方向に交互に積層された量子井戸層と障壁層とを含む。前記量子井戸層は、前記半導体基板の格子定数よりも大きい格子定数を有する第1半導体混晶を含み、前記第1方向の第1層厚を有し、前記第1方向における前記第1半導体混晶の格子間隔と前記基板の前記格子定数との差の絶対値を前記第1半導体混晶の前記格子間隔で除した第1歪率と、前記第1層厚と、の積である第1歪量を有する。前記障壁層は、前記半導体基板の格子定数よりも小さい格子定数を有する第2半導体混晶を含み、前記第1方向の第2層厚を有し、前記第1方向における前記第2半導体混晶の格子間隔と前記基板の前記格子定数との差の絶対値を前記第2半導体混晶の前記格子間隔で除した第2歪率と、前記第2層厚と、の積である第2歪量を有する。前記量子井戸層および前記障壁層は、前記第1歪量が前記第2歪量よりも大きくなるように設けられる。
実施形態に係る半導体発光装置を示す模式断面図である。 GaAs系直接遷移型化合物半導体材料の格子定数とエネルギーバンドギャップとの関係を示すグラフである。 実施形態に係る発光層のTEM像および格子間隔を表したチャートである。 実施形態に係る発光層のX線回折スペクトルである。 実施形態に係る発光層の障壁層厚とX線回折ピーク位置の関係を示すグラフである。 実施形態に係る半導体発光装置のエピタキシャル成長層に含まれる酸素濃度を示すグラフである。 実施形態に係る半導体発光装置の構造を示す模式断面図である。 実施形態に係る半導体発光装置の光出力と障壁層厚との関係を示すグラフである。 実施形態の変形例に係る発光層を示す模式断面図である。
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
図1(a)および(b)は、実施形態に係る半導体発光装置1を示す模式断面図である。図1(a)は、n形GaAs基板の上にエピタキシャル成長された半導体層の構造を表している。図1(b)は、発光層の構造を表している。半導体発光装置1は、赤外発光ダイオード(LED)である。
図1(a)に示すように、半導体発光装置1は、n形GaAs基板(以下、GaAs基板101)と、n形クラッド層102と、発光層103と、p形クラッド層104と、p形コンタクト層105と、を備える。
n形クラッド層102は、GaAs基板101の上に設けられる。n形クラッド層102は、例えば、組成式Al0.5Ga0.5Asで表されるAlGaAs混晶を含む。
発光層103は、n形クラッド層102とp形クラッド層104との間に設けられる。発光層103は、多重量子井戸構造(Multi-Quantum Well:MQW)を有する。
p形クラッド層104は、発光層103の上に設けられる。p形クラッド層104は、例えば、組成式Al0.5Ga0.5Asで表されるAlGaAs混晶を含む。
p形コンタクト層105は、p形クラッド層104の上に設けられる。p形コンタクト層105は、例えば、GaAs層である。p形コンタクト層105は、最表面層であり、電極形成のために設けられる。
図1(b)に示すように、発光層103は、MQW構造を有し、量子井戸層103aと障壁層103bとを含む。量子井戸層103aと障壁層103bは交互に積層され、量子井戸層103aは、隣り合う障壁層103bの間に位置する。
量子井戸層103aは、例えば、組成式In0.2Ga0.8Asで表されるInGaAs混晶を含む。障壁層103bは、例えば、組成式GaAs0.90.1で表されるGaAsP混晶を含む。
発光層103は、例えば、4層の量子井戸層103aを含む。量子井戸層103aは、例えば、5.8ナノメートル(nm)の層厚を有し、波長950nmの赤外光を発する。以下、「層厚」とは、GaAs基板101からp形コンタクト層105に向かう積層方向の厚さである。
図2は、GaAs系直接遷移型化合物半導体材料の格子定数とエネルギーバンドギャップとの関係を示すグラフである。図2中には、GaAsを中心として、AlGaAs混晶、GaAsP混晶およびInGaAs混晶のそれぞれの組成に対応する格子定数およびエネルギーバンドギャップの関係を表している。
組成式InGa1-XAs(0<X<1)で表されるInGaAs混晶では、In組成「X」の増加と共にエネルギーバンドギャップが狭くなり、格子定数が大きくなる。InGaAs混晶のエネルギーバンドギャップは、GaAsのエネルギーバンドギャップよりも狭い。また、InGaAs混晶の格子定数は、GaAsの格子定数よりも大きい。
例えば、量子井戸層103aのInGaAs混晶は、X=0.2のIn組成を有し、格子定数5.73オングストローム(Å)、エネルギーバンドギャップ1.14エレクトロンボルト(eV)を有する。
組成式GaAs1-Y(0<Y<1)で表されるGaAsP混晶では、P組成「Y」の増加と共にエネルギーバンドギャップが広くなり、格子定数が小さくなる。GaAsP混晶のエネルギーバンドギャップは、GaAsのエネルギーバンドギャップよりも広い。また、GaAsP混晶の格子定数は、GaAsの格子定数よりも小さい。
例えば、障壁層103bのGaAsP混晶は、Y=0.1のP組成を有し、格子定数5.63Å、エネルギーバンドギャップ1.51eVを有する。
組成式AlGa1-ZAs(0<Z<1)で表されるAlGaAs混晶では、Al組成「Z」の増加と共にエネルギーバンドギャップが広がる。AlGaAs混晶のエネルギーバンドギャップは、GaAsのエネルギーバンドギャップよりも広い。一方、Al組成「Z」の変化に対するAlGaAsの格子定数の変化は小さい。
図2中に示すInGaAs混晶は、赤外発光素子の発光材料として広く使われている。例えば、フォトカプラーを構成する発光ダイオード(LED)の発光材料である。フォトカプラーに用いられるLEDの発光波長は、Si系フォトダイオード(PD)の光感度が高い波長領域、例えば、1000nm近傍に調整される。
例えば、MQW構造を有する発光層103において、量子井戸層103aにInGaAs混晶を用いる場合、InGaAs混晶のIn組成Xは、0.15~0.2の範囲に調整される。このような組成のInGaAs混晶の格子定数は、例えば、エピタキシャル成長基板として実用的に用いることが可能な化合物半導体材料の中でGaAsの格子定数に最も近い。このため、発光層103は、GaAs基板上に形成されることが好ましい。また、MQWを構成する障壁層103bおよびLEDの他の構成材料も、GaAsPおよびAlGaAsなど格子定数がGaAs基板に近い化合物半導体混晶を用いて形成される。
これらの化合物半導体混晶の作成方法の一つとして、有機金属気相成長(MOCVD)法が用いられる。MOCVD法では、GaAs基板101を加熱し。結晶成長用の各種原料、例えば、TMI(トリメチルインジウム:(CH)3In)、TMG(トリメチルガリウム:(CH)3Ga)およびTMA(トリメチルアルミニウム:(CH)3Al)のうちの少なくとも2つ、および、アルシン(AsH3)およびホスフィン(PH3)のうちの少なくとも1つを基板表面に供給し、熱分解させる。これにより、所望の化合物半導体混晶を、GaAs基板101の上に堆積させることができる。例えば、各化合物半導体混晶の層厚を原料の供給量および供給時間により制御しながら順に堆積することにより、LEDの基本構造(図1参照)を形成することができる。
しかしながら、InGaAs混晶の格子定数は、GaAs基板の格子定数に近いといえども一致する訳ではなく、両者の間には格子不整合がある。このため、格子不整合に起因した格子歪がInGaAs混晶の堆積中に溜められ、堆積層の層厚の増加と共に大きくなる。堆積層中の格子歪が臨界点を超えると、結晶格子の緩和が生じ、結晶欠陥が生成される。このため、発光層103の発光特性が劣化する。
実施形態では、発光特性の劣化を防ぐことを目的として、発光層103に歪補償型MQW構造を用いる。歪補償型MQW構造は、例えば、InGaAs混晶の量子井戸層103aと、GaAsP混晶の障壁層103bとを含む。
図2に示すように、GaAsP混晶は、InGaAs混晶よりも広いエネルギーバンドギャップを有するため、障壁層103bの材料に適する。また、GaAsP混晶は、GaAs基板に対してInGaAs混晶とは逆方向の格子不整合を有する。このようなGaAsP混晶をInGaAs混晶に隣接して配置することにより、GaAs基板に対する格子不整合に起因した両者の歪量を相殺することが可能となる。
通常、このような歪補償型MQW構造を形成する場合には、量子井戸層103aおよび障壁層103bの各層厚に依存する歪量をバランスさせる。歪量は、例えば、GaAs基板と化合物半導体混晶との間の格子定数差および化合物半導体混晶の層厚によって決まる。
量子井戸層103aにおけるInGaAs混晶の組成Xおよび層厚は、発光層103の発光波長に基づいて設定される。また、障壁層103bにおけるGaAsP混晶の組成Yは、量子井戸層103aのキャリア閉じ込め効果を優先して設定される。したがって、量子井戸層103aおよび障壁層103bにおける歪量は、障壁層103bの層厚により制御される。この時、障壁層103bの層厚は、過剰歪による格子緩和が生じない範囲に収まるように設定される。言い換えれば、障壁層103bの層厚は、発光層103の結晶格子が弾性変形する範囲内に設定される。
このように、GaAs基板101に対する格子歪の大きい化合物半導体混晶であっても、当該歪を補償する別の化合物半導体混晶と組み合わせることにより、結晶格子の弾性変形の臨界点を超えない設計が可能となり、発光特性の向上を図ることができる。しかしながら、このような歪補償構造は厳密に設計され、許容範囲の狭い構造パラメータを含む。このため、LEDの製造工程におけるバラツキや変動に起因した設計値からのズレは、発光特性の変動や劣化に繋がる。実施形態に係る半導体発光装置1は、このような不具合を解決できる構成を有する。
(実施例)
半導体発光装置1は、障壁層103bの層厚dbarを、9.1nm、20nmおよび30nmと変化させた歪補償型MQW構造を含む。
図3(a)は、発光層103の断面TEM像である。
図3(b)および(c)は、高速フーリエ変換マッピング(Fast Fourier Transform Mapping:FFTM)を用いて可視化した格子間隔を表すヒートマップである。図3(b)および(c)に示す格子間隔は、図3(a)の断面TEM像を基にフーリエ変換解析を行うことにより得られたものである。この例に示す発光層103は、層厚dbar=30nmの障壁層103bを含む。
図3(a)に示すように、発光層103は、4層の量子井戸層103aを含む。障壁層103bは、各量子井戸層103aの上下に設けられている。量子井戸層103aと障壁層103bとの境界は平坦であり、ミスフィット転位の発生が無いことがわかる。
図3(b)は、<002>方向の格子間隔を表している。図3(c)は、<220>方向の格子間隔を表している。図3(b)および(c)中に示す「InGaAs」は、量子井戸層103aのIn0.2Ga0.8As混晶であり、「GaAsP」は、障壁層103bのGaAs0.90.1混晶である。また、「AlGaAs」は、n形クラッド層102およびp形クラッド層104のAl0.5Ga0.5As混晶である。
図3(b)に示すように、<002>方向では、Al0.5Ga0.5As混晶の格子間隔に対し、In0.2Ga0.8As混晶の格子間隔が広がり、GaAs0.90.1混晶の格子間隔が狭くなっていることが分かる。
図3(c)に示す<220>方向では、In0.2Ga0.8As混晶、GaAs0.90.1混晶およびAl0.5Ga0.5As混晶の各格子間隔が揃い、略一定であることが分かる。例えば、Al0.5Ga0.5As混晶は、GaAsに格子整合すると見なしても良い。したがって、量子井戸層103aおよび障壁層103bの積層方向に垂直な結晶面における格子間隔は、GaAs基板101の格子間隔に整合していると見なせる。
これに対し、量子井戸層103aおよび障壁層103bの積層方向における格子間隔は、GaAs基板101の格子間隔とは一致せず(図3(b)参照)、量子井戸層103aの積層方向における格子間隔は、GaAs基板101の格子間隔よりも広くなる。また、障壁層103bの積層方向における格子間隔は、GaAs基板101の格子間隔よりも狭くなる。すなわち、GaAs基板101に対する量子井戸層103aおよび障壁層103bの格子変形は、積層方向において逆方向であり、GaAs基板101に対する歪を相互に補償する形で積層される。
表1は、量子井戸層103aのIn0.2Ga0.8As混晶および障壁層103bのGaAs0.90.1混晶の物性値を示している。なお、表中に示す3元混晶の物性値は、それぞれの終端組成である2元材料(InAs、GaAs、GaP)の値をべガード則に基づいて比例配分したものである。
Figure 0007458332000001

ここで、化合物半導体混晶の弾性定数と格子変形量の関係は次式により表される。
Figure 0007458332000002

ここで、aは、GaAs基板101の格子定数である。△aは、格子変形の無い化合物半導体混晶の格子定数と、GaAs基板の格子定数aとの差である。△aは、格子変形した化合物半導体混晶の積層方向における格子間隔と、GaAs基板101の格子定数aとの差である。Cijは、弾性スチフネス定数である。
化合物半導体混晶のGaAs基板に対する歪率εは、化合物半導体混晶の積層方向における格子間隔aと、GaAs基板の格子定数aとの差の絶対値をaで除した値として、次式で定義される。
Figure 0007458332000003

化合物半導体結晶中の積層方向における歪量は、例えば、歪率εと層厚の積で表される。例えば、量子井戸層103aにおける歪率をεwellとし、障壁層103bにおける歪率をεbarとすると、量子井戸層103aと障壁層103bとの間の歪量のバランスは、次式により定義される。
Figure 0007458332000004

ここで、dwellは、量子井戸層103aの層厚であり、dbarは、障壁層103bの層厚である。例えば、量子井戸層103aにおいて、発光波長~950nmを得るためにIn0.2Ga0.8As混晶の層厚dwellを5.8nmとすると、歪バランス下におけるGaAs0.90.1混晶(障壁層103b)の層厚dbarは、22.8nmとなる。
図4(a)および(b)は、発光層103のX線回折スペクトルを示している。図4(b)は、図4(a)に示すX線回折スペクトルの横軸を拡大したものである。図4(a)および(b)には、障壁層103bの層厚dbarを、9.1nm、20nm、30nmとした3構造のX線回折評価結果が示されている。
図4(a)に示すように.X線回折スペクトルは、GaAs基板101の回折ピークと、形クラッド層102および形クラッド層104に含まれるAl0.5Ga0.5As混晶の回折ピークと、MQW構造に起因した複数のサテライトピークと、を含む。
サテライトピークは、MQW構造の周期に対応した間隔(周期)を有する。例えば、障壁層103bの層厚dbarが厚くなると共に、サテライトピークの周期は狭くなる。
図4(a)中のサテライトピークの周期と、In0.2Ga0.8As混晶およびGaAs0.90.1混晶の格子定数(表1参照)とに基づいて、複数のサテライトピーク中の0次ピークを同定できる。0次ピークは、量子井戸層103aおよび障壁層103bの平均格子間隔に対応する。
図4(b)中の矢印は、回折スペクトルの0次ピークP0を示している。図4(b)に示すように、0次ピークP0の位置は、障壁層103bの各層厚dbarに応じて変化することが分かる。
図5は、障壁層103bの層厚dbarと0次ピークP0の位置との関係を表すグラフである。図4(b)中に示された各障壁厚dbarにおける0次ピークP0の位置、および、GaAs基板101のピーク位置と0次ピークP0が一致する時の障壁層厚(計算値)をプロットしている。
図5に示すように、GaAs基板101の回折ピークは、障壁層103bの層厚dbar=20nmの時の0次ピークの位置と、層厚dbar=30nmの時の0次ピークの位置との間に位置することが分かる。
MQW構造の0次ピークがGaAs基板101の回折ピークに重なる場合(相対角度:0sec)、量子井戸層103aの歪量と障壁層103bの歪量とが完全歪補償の関係にあると言える。
MQW構造の0次ピークがGaAs基板101の回折ピークに重なる層厚dbarは、例えば、図5中の障壁層厚dbar=20nmのプロット位置とdbar=30nmのプロット位置とを結ぶ線から求められる。図5によれば、量子井戸層103aの歪量と障壁層103bの歪量とが完全歪補償の関係になる層厚dbarは、約23nmである。この値は、歪バランスの条件から求められる層厚dbar=22.8nmと良く一致する。また、図5(a)中に示す障壁層厚9.1nmのプロット位置は完全歪補償の関係から外れている。これは、量子井戸層103aと障壁層103bとの間の歪バランスが大きく崩れていることを表している。
図6(a)および(b)は、n形クラッド層102、発光層103およびp形クラッド層104に取り込まれた酸素(O)の分布を示すSIMS(Secondary Ion Mass Spectrometry)プロファイルである。図6(b)は、図6(a)の横軸を拡大し、発光層103近傍の酸素分布を表したプロファイルである。
図6(a)に示すように、n形クラッド層102およびp形クラッド層104には、発光層103よりも高濃度の酸素が取り込まれている。n形クラッド層102およびp形クラッド層104は、酸素との親和性が高いアルミニウム(Al)を含むAl0.5Ga0.5As混晶であるため、エピタキシャル成長過程におけるAl-O結合に起因した酸素原子の取り込みが生じ易い。実施形態に係る成長条件下では、n形クラッド層102およびp形クラッド層104は、3×1016~5×1016cm-3の濃度の酸素を含む。
図6(b)に示すように、発光層103は、約1×1016cm-3の濃度の酸素を含む。SIMS測定における酸素の検出限界は、2.5×1015cm-3であり、これ以下の濃度の酸素は検出できない。したがって、図6(b)に示す発光層103の酸素濃度は、有意な値である。
通常、発光層103は、非発光再結合センターを形成する酸素を取り込まないように形成される。本実施例では、MOCVD法を用いたエピタキシャル成長における原料消費効率を考慮した好適な原料供給条件を設定し、InGaAs混晶の成長条件を適正化した結果として成長温度が比較的低温となっている。このため、発光層103への酸素の取り込みが生じたものである。
図7は、半導体発光装置1の構造を例示する模式断面図である。
図7に示すように、半導体発光装置1は、メサ型発光体110と、n側電極601とp側電極602とを備える。
メサ型発光体110は、GaAs基板101の上に設けられる。メサ型発光体110は、n形クラッド層102と、発光層103と、p形クラッド層104と、p形コンタクト層105と、を含む。
n側電極601は、GaAs基板101の表面上に設けられ、GaAs基板101に電気的に接続される。n側電極601およびメサ型発光体110は、GaAs基板101上に並ぶ。
p側電極602は、最上層のp形コンタクト層105の上に設けられ、p形コンタクト層105に電気的に接続される。p側電極602は、発光層103から放射される赤外光をGaAs基板101の方向に反射するように設けられる。
半導体発光装置1は、p側電極602とn側電極601との間に電流を流し、発光層103に注入された電子と正孔の再結合により生成される赤外光を外部に放射するように構成される。発光層103から放射された赤外光は、GaAs基板101の裏面から外部に放出される。
図8は、半導体発光装置1の光出力と、障壁層103bの層厚dbarとの関係を示すグラフである。横軸は、層厚dbarである。縦軸は、光出力であり、量子井戸層103aの歪量と障壁層103bの歪量とがバランスする層厚dbarにおける光出力で規格化されている。
図8中に示す実線は、半導体発光装置1の光出力を表している。また、図8中の破線は、比較例に係る半導体発光装置の光出力を表している。比較例に係る半導体発光装置は、半導体発光装置1と同じ構造を有しながらも、発光層103の酸素濃度がSIMS測定の検出限界以下である。
図8に示すように、比較例に係る半導体発光装置では、量子井戸層103aの歪量と障壁層103bの歪量とがバランスする層厚(dbar=22.8nm)において、光出力が最大となる。これに対し、半導体発光装置1では、障壁層の層厚dbarが歪バランスする層厚(dbar=22.8nm)よりも薄い領域において、光出力が最大となっている。また、光出力特性のピークは、比較例に係る半導体発光装置の光出力特性のピークよりも広い幅を有する。
さらに、障壁層103bの層厚dbarが10nmよりも薄くなると急激な光出力の低下がみられる。これは、X線回折評価結果(図5参照)でも見られるように、MQW構造における歪量のバランスが大きく崩れ、発光特性を劣化させているものと考えられる。
図8によれば、半導体発光装置1では、例えば、MQW構造の歪量がバランスする障壁層103bの層厚(dbar=22.8nm)の0.53~1.0倍の層厚dbarの範囲において、光出力が向上していることが分かる。言い換えれば、障壁層103bの層厚dbarは、量子井戸層103aにおける積層方向の歪率εwellと層厚dwellの積を、障壁層103bにおける積層方向の歪率εbarで除した値の0.53~1.0倍の範囲に設定することが好ましい。
また、障壁層103bのGaAsP混晶のP組成「Y」を変化させることにより、MQW構造の歪バランスを変化させることもできる。例えば、P組成「Y」を0.053~0.1の範囲で変化させると、障壁層103bの層厚dbarを歪量がバランスする値の0.53~1.0倍の範囲で変化させた場合と同じ歪量を実現できる。すなわち、障壁層103bの層厚をdbar=22.8nmに固定し、GaAsP混晶のP組成「Y」を0.053~0.1の範囲に設定することにより、半導体発光装置1の光出力を向上させることができる。
障壁層103bにおける上記の層厚dbarの範囲、および、GaAsP混晶のP組成「Y」の範囲では、量子井戸層103aの歪量と障壁層103bの歪量とがバランスせず、量子井戸層103aの歪量が障壁層103bの歪量よりも大きくなる(εwell×dwell>εbar×dbar)。この様に、半導体発光装置1の光出力は、MW構造における歪量のバランス(歪補償)以外の影響も受ける。
図8に示す半導体発光装置1と比較例に係る半導体発光装置の光出力特性は、化合物半導体混晶中の酸素の影響を示唆している。すなわち、発光層103に取り込まれる酸素の量により、発光特性が変化している。
化合物半導体混晶中の酸素の存在は、結晶の硬度に影響することが知られている。例えば、混晶中の酸素が弾性定数を変化させ、量子井戸層103aと障壁層103bとの間の歪量のバランスが崩れた範囲における発光出力の向上に寄与しているものと考えらる。
一方、結晶中の酸素は非発光センターを形成する。このため、多量の酸素の存在は、発光特性を悪化させる。本発明者の鋭意実験によれは、結晶中の酸素濃度が1×1017cm-3を超えると、非発光再結合に起因した発光特性の劣化が顕著になる。したがって、結晶中の酸素により光出力を向上させるためには、酸素濃度を1×1017cm-3以下に制御することが望ましい。
実施形態に係る半導体発光装置1では、MQW構造の歪補償に基づくパラメータの許容範囲よりも広い範囲において、光出力を向上させることができる。これにより、半導体発光装置1の製造過程におけるバラツキおよび変動の影響を抑制し、安定した製造を実現できる。
図9は、実施形態の変形例に係る発光層203を示す模式断面図である。発光層203は、量子井戸層203aと障壁層203bとを含むMQW構造を有する。
量子井戸層203aは、InGaAs混晶を含む。InGaAs混晶のIn組成「X」は、例えば、0.2である。量子井戸層203aは、例えば、5.8ナノメートル(nm)の層厚を有し、波長950nmの赤外光を発する。
障壁層203bは、組成式AlGa1-ZAs1-Y(0<Z<1、0<Y<1)で表されるAlGaAsP混晶を含む。GaAsP混晶にAlを加えたAlGaAsP混晶では、P組成「Y」が同じGaAsP混晶に比べて、格子定数を大きく変化させることなく、エネルギーバンドギャップを広げることができる。したがって、量子井戸層203aと障壁層203bとの間の歪量のバランスを維持しながら、障壁層203bのエネルギーバンドギャップを広げることができる。これにより、量子井戸層203aにおけるキャリア閉じ込めの効果を向上させることができる。さらに、Alを加えたことにより、結晶中に酸素を取り込み易くなる。このため、結晶中の酸素濃度を高くして、光出力を向上させることが容易になる。障壁層203bは、例えば、組成式Al0.1Ga0.9As0.90.1(Al組成Z=0.1、P組成Y=0.1)で表されるAlGaAsP混晶を含む。
図9に示す発光層203を備えた半導体発光装置は、図8に示す障壁層厚の範囲において、半導体発光装置1と同等の光出力を有する。なお、発光層203中の酸素濃度は、2.5×1015~1.0×1017cm-3の範囲にある。
本実施形態は、上記の例に限定されるものでは無い。例えば、GaAs1-Y障壁層103bおよびAlGa1-ZAs1-Y障壁層203bのP組成「Y」は、InGaAs量子井戸層103a、203aとの歪バランスおよび酸素濃度を考慮した範囲において、層厚dbarと共に適宜設定される。また、InGa1-XAs量子井戸層103a、203aのIn組成「X」および層厚は、例えば、発光波長900nm~1000nmの範囲で適宜設定される。ここで。900nmは、GaAs基板の吸収端波長であり、1000nmは、Si系PDが光感度を有する波長領域の長波長端である。さらに、量子井戸層103aおよび203aに設定されたInGaAs混晶に対し、障壁層103b、203bの層厚dbarは、歪量をバランスさせる層厚dbarの0.53~1.0倍の範囲に設定される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…半導体発光装置、 101…GaAs基板、 102…n形クラッド層、 103、203…発光層、 103a、203a…量子井戸層、 103b、203b…障壁層、 104…p形クラッド層、 105…p形コンタクト層、 110…メサ型発光体、 601…n側電極、 602…p側電極

Claims (5)

  1. 半導体基板と、
    前記半導体基板上に設けられた発光層であって、
    前記半導体基板から前記発光層に向かう第1方向に交互に積層され、互いに接する量子井戸層と障壁層とを含み、
    前記量子井戸層は、前記半導体基板の格子定数よりも大きい格子定数を有する第1半導体混晶を含み、前記第1方向の第1層厚を有し、前記第1方向における前記第1半導体混晶の格子間隔と前記半導体基板の前記格子定数との差の絶対値を前記第1半導体混晶の前記格子間隔で除した第1歪率と、前記第1層厚と、の積である第1歪量を有し、
    前記障壁層は、前記半導体基板の前記格子定数よりも小さい格子定数を有する第2半導体混晶を含み、前記第1方向の第2層厚を有し、前記第1方向における前記第2半導体混晶の格子間隔と前記半導体基板の前記格子定数との差の絶対値を前記第2半導体混晶の前記格子間隔で除した第2歪率と、前記第2層厚と、の積である第2歪量を有し、
    前記量子井戸層および前記障壁層は、前記第1歪量が前記第2歪量よりも大きくなるように設けられる、前記発光層と、
    を備え、
    前記第1方向における前記量子井戸層の格子間隔は、前記第1方向における前記半導体基板の格子間隔よりも広く、
    前記第1方向における前記障壁層の格子間隔は、前記第1方向における前記半導体基板の前記格子間隔よりも狭く、
    前記第1方向と垂直にある第2方向における前記量子井戸層の格子間隔と、前記第2方向における前記障壁層の格子間隔と、の差は、前記第1方向における前記量子井戸層の前記格子間隔と、前記第1方向における前記半導体基板の前記格子間隔と、の差よりも小さく、且つ、前記第1方向における前記障壁層の前記格子間隔と、前記第1方向における前記半導体基板の前記格子間隔と、の差よりも小さく、
    前記第1半導体混晶および前記第2半導体混晶は、酸素を含み、
    前記酸素の濃度は、2.5×1015cm-3よりも高く、1.0×1017cm-3以下である半導体発光ダイオード
  2. 前記第1半導体混晶は、組成式InGa1-XAs(0<X<1)で表されるInGaAs混晶であり、
    前記第2半導体混晶は、組成式GaAs1-Y(0<Y<1)で表されるGaAsP混晶および組成式AlGa1-ZAs1-Y(0<Y<1、0<Z<1)で表されるAlGaAsP混晶のいずれかであり、
    前記第2方向における前記量子井戸層の格子間隔と、前記第2方向における前記障壁層の格子間隔と、前記第2方向における前記半導体基板の格子間隔と、は整合している請求項1記載の半導体発光ダイオード
  3. 前記障壁層の前記第2層厚は、前記第1歪量を前記第2歪率で除した値の0.53~1.0倍の範囲にある請求項1または2に記載の半導体発光ダイオード
  4. 前記量子井戸層は、前記発光層から放出される光の波長が900nmよりも長く、1000nmよりも短くなるように設けられる前記第1半導体混晶および前記第1層厚を有する請求項1~3のいずれか1つに記載の半導体発光ダイオード
  5. 前記半導体基板は、前記発光層から放出される光を透過する請求項1~4のいずれか1つに記載の半導体発光ダイオード
JP2021005297A 2021-01-15 2021-01-15 半導体発光装置 Active JP7458332B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021005297A JP7458332B2 (ja) 2021-01-15 2021-01-15 半導体発光装置
CN202110811090.2A CN114765236A (zh) 2021-01-15 2021-07-19 半导体发光装置
US17/461,874 US11728458B2 (en) 2021-01-15 2021-08-30 Semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021005297A JP7458332B2 (ja) 2021-01-15 2021-01-15 半導体発光装置

Publications (2)

Publication Number Publication Date
JP2022109783A JP2022109783A (ja) 2022-07-28
JP7458332B2 true JP7458332B2 (ja) 2024-03-29

Family

ID=82365156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021005297A Active JP7458332B2 (ja) 2021-01-15 2021-01-15 半導体発光装置

Country Status (3)

Country Link
US (1) US11728458B2 (ja)
JP (1) JP7458332B2 (ja)
CN (1) CN114765236A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019204951A (ja) 2018-05-21 2019-11-28 エイユーケー コープ. 赤外線発光ダイオード及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4554526B2 (ja) 2006-01-25 2010-09-29 アンリツ株式会社 半導体発光素子
JP2010118454A (ja) * 2008-11-12 2010-05-27 Sumitomo Electric Device Innovations Inc 半導体レーザ
JP2010258134A (ja) 2009-04-23 2010-11-11 Sumitomo Electric Ind Ltd 量子井戸構造、半導体レーザ、化合物半導体層を製造する方法及びmbe装置の状態を管理する方法
JP6213729B2 (ja) 2013-10-18 2017-10-18 富士ゼロックス株式会社 面発光型半導体レーザ、面発光型半導体レーザ装置および光伝送装置
KR101916587B1 (ko) * 2017-05-12 2018-11-08 광전자 주식회사 변형 보정 층을 가지는 적외선 발광 다이오드 및 그 제조 방법
US11984535B2 (en) * 2018-11-05 2024-05-14 Dowa Electronics Materials Co., Ltd. III-nitride semiconductor light-emitting device comprising barrier layers and well layers and method of producing the same
JP2021034497A (ja) 2019-08-22 2021-03-01 株式会社東芝 半導体発光デバイス

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019204951A (ja) 2018-05-21 2019-11-28 エイユーケー コープ. 赤外線発光ダイオード及びその製造方法

Also Published As

Publication number Publication date
US11728458B2 (en) 2023-08-15
JP2022109783A (ja) 2022-07-28
CN114765236A (zh) 2022-07-19
US20220231191A1 (en) 2022-07-21

Similar Documents

Publication Publication Date Title
US11107952B2 (en) Group III nitride semiconductor light emitting element and method of manufacturing the same
US9882088B2 (en) III nitride semiconductor light-emitting device
US6207973B1 (en) Light emitting devices with layered III-V semiconductor structures
US7402843B2 (en) Group III-V compound semiconductor and group III-V compound semiconductor device using the same
US20110212560A1 (en) Method for fabricating nitride semiconductor light emitting device and method for fabricating epitaxial wafer
WO2019054068A1 (ja) 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
WO2014061692A1 (ja) 窒化物半導体発光素子
US20210194216A1 (en) Stacked semiconductor lasers with controlled spectral emission
WO2013001856A1 (ja) 窒化ガリウム系半導体レーザ素子、及び、窒化ガリウム系半導体レーザ素子の製造方法
KR100912622B1 (ko) 반도체 광소자의 제조 방법
US7915634B2 (en) Laser diode epitaxial wafer and method for producing same
JP5446044B2 (ja) 窒化物半導体発光素子および電子装置
JP7458332B2 (ja) 半導体発光装置
TW201901986A (zh) 具有應變補償層之紅外光發光二極體及其製造方法
JPH11261170A (ja) 半導体レーザおよび半導体発光素子
JP6917953B2 (ja) 窒化物半導体発光素子
JPH10270756A (ja) 窒化ガリウム系化合物半導体装置
JP7043802B2 (ja) 垂直共振型面発光レーザ、垂直共振型面発光レーザを作製する方法
CN112398001A (zh) 新型复合量子阱结构的vcsel芯片结构及制备方法
JP7319618B2 (ja) 半導体発光装置
US11482645B2 (en) Semiconductor light-emitting device
KR20070071905A (ko) 질화갈륨계 발광 소자의 제조 방법
US20230178965A1 (en) Semiconductor stack and light-emitting device
JP7387048B1 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP3723129B2 (ja) 半導体レーザ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230202

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240318

R150 Certificate of patent or registration of utility model

Ref document number: 7458332

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150