JP7450294B1 - Insulation performance test equipment for semiconductor devices - Google Patents
Insulation performance test equipment for semiconductor devices Download PDFInfo
- Publication number
- JP7450294B1 JP7450294B1 JP2022538133A JP2022538133A JP7450294B1 JP 7450294 B1 JP7450294 B1 JP 7450294B1 JP 2022538133 A JP2022538133 A JP 2022538133A JP 2022538133 A JP2022538133 A JP 2022538133A JP 7450294 B1 JP7450294 B1 JP 7450294B1
- Authority
- JP
- Japan
- Prior art keywords
- section
- circuit
- insulation performance
- terminal
- side terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009413 insulation Methods 0.000 title claims abstract description 54
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000011056 performance test Methods 0.000 title claims description 10
- 238000012360 testing method Methods 0.000 claims abstract description 176
- 230000007246 mechanism Effects 0.000 claims abstract description 64
- 230000015556 catabolic process Effects 0.000 claims abstract description 23
- 238000001514 detection method Methods 0.000 claims abstract description 15
- 239000012636 effector Substances 0.000 claims description 31
- 239000012212 insulator Substances 0.000 claims description 2
- 239000000696 magnetic material Substances 0.000 claims description 2
- 238000013459 approach Methods 0.000 claims 1
- 230000004913 activation Effects 0.000 abstract 1
- 239000003921 oil Substances 0.000 description 51
- 239000004020 conductor Substances 0.000 description 46
- 239000000758 substrate Substances 0.000 description 9
- 230000000670 limiting effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000000576 coating method Methods 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004696 Poly ether ether ketone Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- JUPQTSLXMOCDHR-UHFFFAOYSA-N benzene-1,4-diol;bis(4-fluorophenyl)methanone Chemical compound OC1=CC=C(O)C=C1.C1=CC(F)=CC=C1C(=O)C1=CC=C(F)C=C1 JUPQTSLXMOCDHR-UHFFFAOYSA-N 0.000 description 1
- DMFGNRRURHSENX-UHFFFAOYSA-N beryllium copper Chemical compound [Be].[Cu] DMFGNRRURHSENX-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010891 electric arc Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000005291 magnetic effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920002530 polyetherether ketone Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229920002545 silicone oil Polymers 0.000 description 1
- 238000007619 statistical method Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
半導体素子用絶縁性能試験装置Aは、恒温槽3、恒温槽3に収納された被試験素子1が搭載された試験基板10、被試験素子1に高電圧を印加する高電圧発生装置60、回路部20を断接する開閉機構部21、被試験素子1に接続された電流検出抵抗56をモニタリングして絶縁破壊発生被試験素子1aを特定する多チャンネル電圧波形モニタ70、多チャンネル電圧波形モニタ70からの作動指令により回路部20を電気的に切断する回路部遮断機構部80とで構成されている。開閉機構部21は固定側端子部30と、固定側端子部30に対して接離してこれを断接する移動側端子部40とで構成されている。回路部遮断機構部80は、移動側端子部40を移動させて固定側端子部30を遮断(オフ)する。The insulation performance testing apparatus A for semiconductor devices includes a constant temperature bath 3, a test board 10 on which the device under test 1 housed in the constant temperature bath 3 is mounted, a high voltage generator 60 that applies a high voltage to the device under test 1, and a circuit. From the switching mechanism section 21 that connects and disconnects the section 20, the multi-channel voltage waveform monitor 70 that monitors the current detection resistor 56 connected to the device under test 1 to identify the device under test 1a where dielectric breakdown has occurred, and the multi-channel voltage waveform monitor 70. and a circuit section cutoff mechanism section 80 that electrically disconnects the circuit section 20 in response to an activation command. The opening/closing mechanism section 21 includes a fixed terminal section 30 and a movable terminal section 40 that moves toward and away from the fixed terminal section 30 to connect and disconnect it. The circuit section cutoff mechanism section 80 moves the movable side terminal section 40 to cut off (turn off) the fixed side terminal section 30.
Description
本発明は、半導体素子の絶縁性能試験装置の改良に関する。 The present invention relates to improvements in insulation performance testing equipment for semiconductor devices.
半導体素子は、電気安全の確保のため、市場に流通する前に、その絶縁性能を試験し、製品の信頼性を担保する必要がある。特に電圧を遮断するスイッチング素子(トランジスタ、サイリスタ等)や絶縁を保ちつつ信号だけを伝達する信号絶縁用半導体デバイス(フォトカプラ、デジタル・アイソレータ、絶縁アンプ等)では、絶縁性能の試験は非常に重要な項目となる。なお、本願の記載において「半導体素子」または「素子」とは、いわゆるディスクリートな半導体素子に加え、内部に半導体を組み込んだ集積回路素子である半導体デバイスも含む半導体を用いた電子部品を意味するものとする。 In order to ensure electrical safety, it is necessary to test the insulation performance of semiconductor devices before they are distributed on the market to ensure product reliability. Insulation performance testing is especially important for switching elements that cut off voltage (transistors, thyristors, etc.) and signal isolation semiconductor devices that transmit only signals while maintaining insulation (photocouplers, digital isolators, isolation amplifiers, etc.) This is an item. In addition, in the description of this application, "semiconductor element" or "element" refers to electronic components using semiconductors, including so-called discrete semiconductor elements as well as semiconductor devices, which are integrated circuit elements that incorporate semiconductors inside. shall be.
絶縁性能試験としては、耐電圧試験、V-t試験、昇圧試験、TDDB(Time Dependent Dielectric Breakdown)試験などがある。いずれも被試験素子の電極に電圧を印加し、素子が破壊する電圧や破壊するまでの時間を測定する試験である。特にTDDB試験は、半導体素子の絶縁寿命を評価する試験であり、高信頼性を求められる半導体素子においては、必須の試験となりつつある。半導体素子の酸化膜に電圧を継続的にかけていると、時間が経つに連れて電気的絶縁のために必要とされる酸化膜の破壊が発生する。これを、より破壊が早く進む高電圧条件や高温条件で行うことにより加速化して試験を行うことで、数10年単位となる製品の絶縁寿命を数日~数カ月で見積もることができるようになる。 Examples of the insulation performance test include a withstand voltage test, a Vt test, a voltage step-up test, and a TDDB (Time Dependent Dielectric Breakdown) test. Both tests apply voltage to the electrodes of the device under test and measure the voltage at which the device breaks down and the time it takes to break down the device. In particular, the TDDB test is a test for evaluating the insulation life of a semiconductor element, and is becoming an essential test for semiconductor elements that require high reliability. If a voltage is continuously applied to the oxide film of a semiconductor device, the oxide film required for electrical insulation will break down over time. By accelerating this test by performing tests under high-voltage and high-temperature conditions, where breakdown occurs more quickly, it becomes possible to estimate the insulation life of a product from several decades to a few days to a few months. .
上記に示した絶縁性能試験は主に大気中にて実施されるが、高電圧用の半導体素子の絶縁評価など非常に高い電圧を用いた試験を実施する必要がある場合や、高電圧を用いて加速試験を実施する場合などは、アーク放電を防ぐため絶縁油中にて絶縁性能試験を実施することになる。特許文献1には、気中および油中双方にて絶縁性能試験を実施する装置が開示されている。
またこれらの絶縁性能試験は、多数の被試験素子に対して実施し、統計的な解析により絶縁性能の評価を実施する必要がある。評価の時間を短縮するためには、複数の被試験素子に対して同時に測定を実施する必要がある。特許文献2には、電流制限抵抗または電流ヒューズを用いた回路を形成し複数の被試験素子に対して並列に電圧を印加し同時に試験を実施することを可能とする方法が開示されている。
The insulation performance tests shown above are mainly conducted in the atmosphere, but there are cases where it is necessary to conduct tests using very high voltages, such as insulation evaluation of high-voltage semiconductor elements, and when high voltages are used. When conducting accelerated tests, insulation performance tests must be conducted in insulating oil to prevent arc discharge.
Furthermore, these insulation performance tests must be performed on a large number of devices under test, and the insulation performance must be evaluated through statistical analysis. In order to shorten the evaluation time, it is necessary to simultaneously measure multiple devices under test. Patent Document 2 discloses a method in which a circuit using a current limiting resistor or a current fuse is formed, voltages are applied in parallel to a plurality of devices under test, and tests can be performed simultaneously.
油中での多数の半導体素子に対する並列絶縁性能試験では、多数の素子の内、1個でも故障が生じた場合の経過時間や印加電圧を測定するケースや、設定数或いは被試験素子の全てが破壊されるまでの経過時間や印加電圧を測定するケースなど様々な試験が行われる。後者の場合、破壊された被試験素子を取り除き、残りの被試験素子で試験が継続される。この破壊された被試験素子を取り除く作業は、試験を中断して作業者が油中から手で取り除き、その後、試験を再開するというもので、素子に付着した絶縁油による周囲環境や作業者の汚損や、素子除去作業による時間ロスを伴うものであった。 In parallel insulation performance tests on a large number of semiconductor devices in oil, there are cases where the elapsed time and applied voltage are measured when even one of the many devices fails, and there are cases where the set number or all of the devices under test are measured. Various tests are conducted, including cases in which the elapsed time until destruction and the applied voltage are measured. In the latter case, the destroyed device under test is removed and the test continues with the remaining devices under test. The task of removing the destroyed device under test is to interrupt the test, have the worker manually remove it from the oil, and then restart the test. This was accompanied by contamination and time loss due to element removal work.
作業効率を上げるために、作業者による手作業を廃止する必要がある。被試験素子毎にリレーのような開閉機構部を絶縁油槽外に設け、絶縁破壊した被試験素子の回路を自動でオン‐オフさせることも考えられるが、高電圧で使用されるリレーは一般にサイズが大きく高価であり、装置の大型化および高価格化を招く。加えて高電圧用導線は、厚い絶縁被覆をもっており複数の高電圧用導線の束をリレーまで導かねばならない。また、束となって配線された太い導線は、絶縁油中に配線されることになるので、容器サイズが過大となるだけでなく、絶縁油中に配線された太い導線が邪魔となって絶縁油の対流を阻害し、絶縁油の温度を均一に保つことができないというような問題がある。また、特許文献2に開示されているように電流ヒューズを用いて、絶縁が破壊された素子への電圧供給を遮断する方法は、低電圧の試験では有効であるが、数kV程度の高電圧となるとそのサイズが非常に大型となってしまい、リレーの場合と同様の理由により適用できない。 In order to improve work efficiency, it is necessary to abolish manual work by workers. It is conceivable to install an opening/closing mechanism such as a relay for each device under test outside the insulating oil tank to automatically turn on and off the circuit of the device under test that has dielectric breakdown, but relays used at high voltages are generally small in size. is large and expensive, leading to an increase in the size and price of the device. In addition, the high-voltage conductor has a thick insulation coating, and a bundle of multiple high-voltage conductors must be led to the relay. In addition, thick conductive wires wired in a bundle are wired in insulating oil, which not only makes the container too large, but also obstructs insulation due to the thick conductive wires wired in insulating oil. There are problems such as inhibiting oil convection and making it impossible to maintain a uniform temperature of the insulating oil. Further, as disclosed in Patent Document 2, the method of using a current fuse to cut off the voltage supply to an element whose insulation has been broken down is effective in low voltage tests, but In this case, the size becomes very large, and it cannot be applied for the same reason as the case of relays.
本発明は、かかる従来例の問題に鑑みてなされたもので、第1に、被試験素子への高電圧をオンオフする開閉機構を絶縁油中に構成することにより、占有体積が大きくなる高電圧導線を省略し、容器サイズをコンパクトにすると共に絶縁油の対流を阻害しないようにし、第2に、開閉機構の一部を油面より上部に突出させ、その部分を保持し移動させることにより、絶縁油に接触することなく高電圧のオンオフを可能とし、第3に、絶縁破壊された被試験素子が搭載された回路部を自動で遮断することができるようにして試験の中断時間を最小限にとどめ、試験時間の短縮と作業労力の削減を可能にした半導体素子用絶縁性能試験装置を提供することをその目的とする。 The present invention has been made in view of the problems of the conventional example. First, by configuring the opening/closing mechanism for turning on and off the high voltage to the device under test in insulating oil, the high voltage that occupies a large volume The conductor is omitted, the container size is made compact, and the convection of the insulating oil is not obstructed.Secondly, a part of the opening/closing mechanism is made to protrude above the oil level, and that part is held and moved. It is possible to turn on and off high voltage without coming into contact with insulating oil, and thirdly, it is possible to automatically shut off the circuit section in which the device under test that has dielectric breakdown is mounted, minimizing test interruption time. The purpose of the present invention is to provide an insulation performance testing device for semiconductor devices that enables shortening of test time and reduction of working labor.
請求項1は、被試験素子1である半導体素子用絶縁性能試験装置Aに関し(図1、図4)、
絶縁油100が満たされた恒温槽3と、
前記恒温槽3内に配設され、被試験素子1である半導体素子と前記被試験素子1に接続された電流検出抵抗56とが搭載された回路部20を備え、前記被試験素子1が前記絶縁油100に没する位置まで浸漬された試験基板10と、
前記回路部20を介して前記被試験素子1に高電圧を印加する高電圧発生装置60と、
前記回路部20に設けられ、前記回路部20を断接(オン・オフ)する開閉機構部21と、
1乃至複数の試験基板10に設けられた複数の回路部20の各電流検出抵抗56の電圧波形をそれぞれモニタリングして該電圧波形を記憶し、該記憶した電圧波形の位置情報から絶縁破壊を生じた被試験素子1aを特定する多チャンネル電圧波形モニタ70とで構成されている半導体素子用絶縁性能試験装置Aにおいて、
前記開閉機構部21は、前記回路部20に設けられ絶縁油100に浸漬した第1・第2固定側端子部材30a・30bを備えた固定側端子部30と、該第1・第2固定側端子部材30a・30bに対して接離して、該第1・第2固定側端子部材30a・30bを断接する移動側端子部40とで構成されていることを特徴とする。
A
The
a
an opening/
The voltage waveform of each
The opening/
請求項2は、請求項1に記載の半導体素子用絶縁性能試験装置Aにおいて(図2)、
移動側端子部40の頭部に設けられ、前記移動側端子部40を第1・第2固定側端子部材30a・30bから前記移動側端子部40を離間させるための把持部となるキャッチ部分41dが絶縁油100の油面より上部に突出するようにもうけられていることを特徴とする。
Claim 2 provides the insulation performance testing apparatus A for semiconductor elements according to claim 1 (FIG. 2),
A
請求項3は、請求項1又は2に記載の半導体素子用絶縁性能試験装置Aにおいて(図4)、
開閉機構部21を操作して回路部20を電気的に切断する回路部遮断機構部80を更に備え、
前記回路部遮断機構部80は、多チャンネル電圧波形モニタ70にて検出された破壊された被試験素子1aの位置情報に従い、該当する移動側端子部40を移動させて該第1・第2固定側端子部材30a・30bを遮断(オフ)するようになっていることを特徴とする。
It further includes a circuit section
The circuit section
請求項4は、請求項1又は2に記載の半導体素子用絶縁性能試験装置Aにおいて(図4)、
固定側端子部30の第1・第2固定側端子部材30a・30bは筒状部材で構成され、
移動側端子部40は、前記第1・第2固定側端子部材30a・30bに挿脱可能なピン状部材で構成されていることを特徴とする。
Claim 4 provides an insulation performance testing apparatus A for semiconductor elements according to
The first and second fixed
The
請求項5は、請求項3に記載の半導体素子用絶縁性能試験装置Aにおいて(図1、図5(c))、
回路部遮断機構部80は、
前記試験基板10の配置領域をカバーする平面内を移動する平面移動部81Aと、
該平面移動部81Aに設けられ、垂直方向に移動する垂直方向移動部81Bと、
前記垂直方向移動部81Bに装着され、開閉機構部21の移動側端子部40を保持し、保持した状態で前記移動側端子部40を移動させ、第1・第2固定側端子部材30a・30bから前記移動側端子部40を離間させて第1・第2固定側端子部材30a・30b間を遮断(オフ)するエンドエフェクタ86とで構成されていることを特徴とする。
The circuit section
a
a
It is attached to the vertically moving
請求項6は、請求項5に記載の半導体素子用絶縁性能試験装置A(3次元テーブル)において(図1)、
平面移動部81Aは、
試験基板10の配置領域の1辺に沿って配置されたX方向レール81xと、
該X方向レール81xに沿って移動するX方向移動体82xと、
前記X方向移動体82xに搭載され、前記X方向レール81xに直交して配置されたY方向レール81yと、
該Y方向レール81yに沿って移動するY方向移動体82yとで構成され、
垂直方向移動部81Bは、
Y方向移動体82yに垂設されたZ方向レール81zと、
該Z方向レール81zに沿って移動する垂直(Z)方向移動体82zとで構成されていることを特徴とする。
The
An
an
a Y-
and a Y-
The
A Z-direction rail 81z vertically installed on the Y-
The vertical (Z) direction moving body 82z moves along the Z direction rail 81z.
請求項7は、請求項5に記載の半導体素子用絶縁性能試験装置A(3次元ロボットアーム83:図5(c))において、
平面移動部81Aと垂直方向移動部81Bは、3次元移動を可能とするロボットアーム83で構成されていることを特徴とする。
A seventh aspect of the present invention provides the semiconductor element insulation performance testing apparatus A (three-dimensional robot arm 83: FIG. 5(c)) according to the fifth aspect,
The planar moving
請求項8は、請求項5の半導体素子用絶縁性能試験装置Aにおいて(電磁石:図5(a))、
回路部遮断機構部80のエンドエフェクタ86が電磁石86aで構成され、
前記エンドエフェクタ86で保持される移動側端子部40のキャッチ部分41dが磁性体で構成されていることを特徴とする。
The
A
請求項9は、請求項5の半導体素子用絶縁性能試験装置Aにおいて(吸引力:図5(b))、
回路部遮断機構部80のエンドエフェクタ86が、移動側端子部40のキャッチ部分41dを吸着する吸盤86bを備えていることを特徴とする。
Claim 9 provides an insulation performance testing apparatus A for semiconductor elements according to claim 5 (attraction force: FIG. 5(b)),
The
請求項10は、請求項5の半導体素子用絶縁性能試験装置Aにおいて(ハサミ部材:図5(c))、
回路部遮断機構部80のエンドエフェクタ86が、移動側端子部40のキャッチ部分41dを摘まむハサミ部材86cを備えていることを特徴とする。
The
請求項11は、請求項1又は2記載の半導体素子用絶縁性能試験装置Aにおいて(図3、図4)、
試験基板10は、回路部20が設置された本体部分11aと、その上端から上方に延出された延出部分11bとを備え、
開閉機構部21の移動側端子部40には、前記延出部分11bが挿入されるガイド溝45と保持溝46とが移動側端子部40の下端から上方に向けて設けられ、
前記ガイド溝45は、保持溝46より長く、固定側端子部30に移動側端子部40が接する時に延出部分11bが挿入されるように構成され、
保持溝46は、固定側端子部30に対して移動側端子部40が離間状態を保つように延出部分11bが挿入されるように構成されていることを特徴とする。
The
The
The
The holding
本発明の開閉機構部21は、第1・第2固定側端子部材30a・30bを備えた固定側端子部30と、該第1・第2固定側端子部材30a・30bに対して接離して、該第1・第2固定側端子部材30a・30bを断接する移動側端子部40とで構成され、これらが絶縁油100に浸漬されているので、占有体積が大きくなる高電圧導線を省略し、容器サイズをコンパクトにすると共に絶縁油の対流を阻害しないし、簡単な構造で絶縁破壊された被試験素子1の回路部20だけを遮断することが可能である。
そして、前記開閉機構部21の移動側端子部40を開閉操作するキャッチ部分が、絶縁油100の油面より上部に突出しているので、絶縁油100に接触せずに移動側端子部40を移動させるだけで、被試験素子1を回路から遮断でき、移動側端子部40の開閉操作に伴う絶縁油による装置周りの汚損が発生せず、さらに、素子への高電圧遮断のために必要な工程も大幅に削減することができる。
The opening/
Since the catch portion of the opening/
さらに回路部遮断機構部80を備えた構成では、多チャンネル電圧波形モニタ70からの破壊素子の位置情報を受け、回路部遮断機構部80が自動的に該当する移動側端子部40を移動させて該第1・第2固定側端子部材30a・30bを遮断(オフ)するため、試験の中断時間を最小限に抑えられ、かつ作業者を装置に常駐させる必要がなく、試験時間と作業労力の大幅な削減が可能となる。
Further, in the configuration including the circuit section
そして、開閉機構部21が、絶縁油100に浸漬した固定側端子部30の第1・第2固定側端子部材30a・30bを筒状部材で構成し、移動側端子部40を前記筒状の固定側端子部30に挿脱可能なピン状部材で構成されており、高電圧の断接のための高電圧回路を絶縁油100内で完結させているため、高電圧を印加するための太い導線を恒温槽3の内外に巡らせる必要がなく、加えて開閉機構部21も高電圧部を油中に配置することで小型化することが可能となり、装置サイズをコンパクトにすることができる。
Then, the opening/
以下、本発明を図示した実施形態に基づいて説明する。なお、この実施形態は本発明に付いて、当業者の理解を容易にするためのものである。すなわち、本発明の明細書の全体に記載されている技術思想によってのみ限定されるものであり、本実施例のみに限定されるものでないことは理解されるべきである。 The present invention will be described below based on illustrated embodiments. Note that this embodiment is provided to facilitate understanding of the present invention by those skilled in the art. That is, it should be understood that the present invention is limited only by the technical idea described throughout the specification, and is not limited only to this embodiment.
図1、図2に示す本発明に係る半導体素子用絶縁性能試験装置Aは、その一実施形態に係るもので、大略的には恒温槽3、試験基板10、高電圧発生装置60、多チャンネル電圧波形モニタ70で構成されている。さらに回路部遮断機構部80を備えることで、自動制御による素子への高電圧の遮断が可能となる。
試験基板10には、被試験素子1が搭載される回路部20が設けられている。本発明では、複数個の被試験素子1を一度に継続的に試験を行い、既に述べたように、各素子1が絶縁破壊する迄の電圧、時間や温度条件、設定された個数或いは被試験素子1の全数が絶縁破壊する迄の電圧、時間や温度条件を検査するので、被試験素子1の数だけ回路部20が1乃至複数の試験基板10に分けて設けられる。回路部20が多く、1枚の試験基板10に収容できない場合には、試験基板10は複数枚に分かれる。
The insulation performance testing apparatus A for semiconductor devices according to the present invention shown in FIGS. It consists of a
The
被試験素子1に印加される電圧は数kV~数10kVという高電圧なので、回路部20を構成する絶縁油100外の気中通電部分には厚い絶縁被覆が必要となり太い導線が用いられる。そのため、試験基板10に構成される回路部20を断接(オン・オフ)する開閉機構部21の高電圧部を、絶縁油100中にて完結することにより気中配線を排し、装置サイズを抑えるためにシンプルな構造としなければならない。以下の説明では、複数の回路部20を備えた試験基板10が複数枚に分かれた場合を代表例として説明する(図1、図6)。
Since the voltage applied to the device under
本発明が適用される被試験素子1は、例えば、高電圧をスイッチングするトランジスタ、サイリスタ、MOSFETなどのディスクリート半導体や、フォトダイオードやトランス又はコンデンサを使用して、絶縁層越しにデータを、光学的、磁気的あるいは容量的に結合した絶縁方式の信号絶縁用半導体であるフォトカプラ、デジタル・アイソレータなどが挙げられる。半導体素子の絶縁は主に、酸化膜によるものであるが、ポリイミドや二酸化珪素によって高い絶縁を確保する場合もある。
The device under
本発明装置Aに用いられる恒温槽3は、絶縁油100を貯める絶縁構造の容器に、温度計(図示せず)と連動したスイッチ(図示せず)やサーモスタット(図示せず)、熱源(図示せず)やクーラー(図示せず)が取り付けられた装置である。恒温槽3は、これらを自動的にオン‐オフすることで、容器内部の液温を設定温度に保つように制御できるようになっている。
絶縁油100には、シリコーンオイルなどが用いられる。
絶縁構造の容器内部の絶縁油100の液温を均一に保つようにするため、絶縁油100を循環させる循環装置(図示せず)を取り付けてもよい。絶縁油100の設定温度は変更可能である。
The
Silicone oil or the like is used as the insulating
In order to maintain a uniform temperature of the insulating
容器内部に試験基板10を一定間隔で配置するため、恒温槽3の絶縁構造の容器側壁上面に一定間隔で保持溝5が刻設されて、恒温槽3の底面に保持溝5が刻設された突起6が設けられている。1列に並んだ保持溝5は試験基板10の数だけ用意される。
また、恒温槽3の一方の側壁内面に高電圧印加用の第1導体バー7が水平に設置され、他方の側壁内面に第2導体バー8が水平に設置されている。第1導体バー7は、高電圧発生装置60に接続されており、第2導体バー8はアースされている。アースを符号90で示す。
第1導体バー7及び第2導体バー8には、試験基板10に設けられた回路部20との導通を取るための導通孔7h・8hが保持溝5に対応してそれぞれ穿設されている(図2)。
In order to arrange the
Further, a
The
試験基板10は、基板本体11と、ハンドル13と、基板本体11に設けられた回路部20と、該回路部20の一部を構成し、被試験素子1に対する高電圧印加回路をスイッチングする開閉機構部21及び第1・第2導通ピン14a・14bとで構成されている(図2)。
基板本体11は、略長方形板状の本体部分11aと、回路部20の配置位置に対応して本体部分11aの上端から上方に延出された矩形の延出部分11bとで構成されている。基板本体11の材質は熱に強い、例えば、高Tgガラスエポキシのような樹脂が使用されている。
本体部分11aの両側縁には、逆L形で、対称に配置されたハンドル13が設けられており、その係止部分13kが本体部分11aに対して外向きに設けられている。
The
The board
On both side edges of the
本発明では、多数個の被試験素子1を同時に絶縁破壊検査に供するので、1枚の試験基板10に対して複数(例えば、6つ)の回路部20が設けられ、且つ、このような試験基板10が複数枚(例えば、8枚)用いられる。
試験基板10については、図示しないが、被試験素子1の数が少ない場合には、複数の回路部20を1枚の試験基板10に並設するようにしてもよいし、1つの回路部20を1枚の試験基板10に設け、これを複数枚使用するようにしてもよい。
本実施例では、多数の被試験素子1を継続的に測定しなければならないため、1枚の試験基板10に対して複数回路部20を設け、これを複数枚使用するものとする。
In the present invention, since a large number of devices under
Regarding the
In this embodiment, since a large number of devices under
試験基板10の回路部20は、図6の破線で囲んだ部分で、基板本体11に設けられた高電圧印加側導体57aと低電圧側導体57bとの間に並列接続された回路で、開閉機構部21、電流制限抵抗54、ソケット55、電流検出抵抗56及びこれらを接続する導体とで構成されている。複数の回路部20は高電圧印加側導体57aと低電圧側導体57bとの間で並列接続されている。
高電圧印加側導体57aは、高電圧発生装置60側の第1導通ピン14aから伸びる基板パターンである。低電圧側導体57bは、アース90側の第2導通ピン14bから伸びる基板パターンである。
本実施例では、試験基板10が複数枚にわたるので、各試験基板10の回路部20は、第1・第2導体バー7・8を介して並列接続される。
第1・第2導体バー7・8と、高電圧印加側導体57a、低電圧側導体57bの導通は、基板本体11の側縁部分に設けられた第1・第2導通ピン14a・14bが第1・第2導体バー7・8の導通孔7h・8hに挿通されることで行われる。
The
The high voltage
In this embodiment, since there are a plurality of
The conduction between the first and second conductor bars 7 and 8, the high voltage
被試験素子1がパッケージングされたICの場合、ソケット55を用いると被試験素子1の交換が容易となる。各回路部20のソケット55には、被試験素子1の端子がそれぞれ接続される第1端子55aと第2端子55bとがある。高圧印加側の第1端子55aから高電圧印加側導体57aとの間の、図4で、破線で示された導体部分が高電圧印加側中継部58a(第1端子55a⇒接続導通部31b⇒鞘管32b⇒スイッチング部材42b⇒スイッチング部材42a⇒鞘管32a⇒接続導通部31a⇒高電圧印加側導体57a)であり、アース側の第2端子55bから低電圧側導体57bの間の破線で示された導体が低電圧側中継部58b(第2端子55b⇒低電圧側導体57b)である。被試験素子1がソケット55を使用できない形状の場合や、ソケットが使用できない高い温度条件での試験を行う場合は、試験基板10上に形成されたパターン上に直接はんだ付けするか、基板上に実装された専用のコネクタを用いて被試験素子1を回路部20上に装填する。
When the device under
上記第1・第2導通ピン14a・14bは、第1導体バー7の導通孔7h、第2導体バー8の導通孔8hに合わせて基板本体11の側縁に下向きでそれぞれ取り付けられている。
高電圧側の第1導通ピン14aは、高電圧印加側導体57aの端部に接続され、低電圧側の第2導通ピン14bは、低電圧側導体57bの端部に接続されている。第1・第2導通ピン14a・14bは、太い銅製の棒状の部材で、導通孔7h・8hの内径に合わせて挿脱可能に形成されている。第1・第2導通ピン14a・14bは、導通孔7h・8hにそれぞれ挿入された時に導通が取れるように、導通孔7h・8h内に設けられた板バネ状の接触片(図示せず)で接触するようになっている。
The first and second conduction pins 14a and 14b are attached to the side edges of the
The
ソケット55は、被試験素子1を搭載して絶縁性能試験をするための機器で、1つの回路部20に1個設置されている。ソケット55の一方の第1端子55aは高電圧印加側中継部58aを介して高電圧印加側導体57aに接続され、他の第2端子55bは低電圧側中継部58bを介して低電圧側導体57bに接続される。ソケット55の第1端子55a・55bは搭載された被試験素子1の端子(図示せず)にそれぞれ接続される。
The
電流制限抵抗54は、高電圧印加側中継部58a(本実施例では、ソケット55側の接続導通部31bとソケット55の第1端子55aとの間)に設置され、絶縁破壊時に被試験素子1に過大な電流が流れて高電圧発生装置60が破損するのを防ぐ働きをする。
電流検出抵抗56は、低電圧側中継部58b(本実施例では、ソケット55の第2端子55bと低電圧側導体57bとの間)に設置され、絶縁破壊時に被試験素子1に電流が流れた時に電圧を発生させる。
The current limiting
The
開閉機構部21は、回路部20毎に設けられており、被試験素子1が絶縁破壊された時、当該回路部20だけを遮断して残りの被試験素子1の測定が再開できるようにするためのもので、本実施例では、高電圧印加側中継部58aの途中に設けられる。(図示していないが、勿論、低電圧側中継部58bの途中に設けてもよい。)
本試験装置Aは高電圧を扱うため、気中配線には絶縁被覆の厚い非常に太い導体が使われる。また、一般に高圧用の気中開閉機構(リレー)は非常に大型である。従って、装置サイズをコンパクト化するためには、開閉機構部21を絶縁油中で完結し簡素な構造とする必要がある。
The opening/
Since this test equipment A handles high voltage, very thick conductors with thick insulation coatings are used for the aerial wiring. Furthermore, high-pressure air opening/closing mechanisms (relays) are generally very large. Therefore, in order to make the device size more compact, it is necessary to complete the opening/
図4に開閉機構部21の一例を示す。開閉機構部21は、固定側端子部30と移動側端子部40とに分かれる。
固定側端子部30は、併設された第1・第2固定側端子部材30a・30bで構成されている。これらの端子部材は高い機械的強度と電気伝導性を有する必要があるため、金メッキ処理されたベリリウム銅にて製作する。
第1固定側端子部材30aは、基板本体11に固定されたブロック状の接続導通部31aと、該接続導通部31aから上に伸びた筒状の部分が鞘管32aとで構成されている。そして、第1固定側端子部材30aは、高電圧印加側導体57aに接続されている。
第2固定側端子部材30bは、本体部分11aを貫通してソケット55の一方の印加側の第1端子55aに接続されているブロック状の接続導通部31bと、該接続導通部31bから上に伸びた筒状の部分が鞘管32bとで構成されている。
鞘管32a・32bの内部には後述する移動側端子部40のスイッチング部材42a・42bに軽く弾性接触して導通が取れるようにするため板バネ(図示せず)が設けられている。
第1、第2固定側端子部材30aおよび30bは、気中放電をさけるためいずれも絶縁油100中に浴している。
FIG. 4 shows an example of the opening/
The fixed
The first fixed
The second fixed
A leaf spring (not shown) is provided inside the
The first and second fixed
移動側端子部40は、樹脂製の端子本体41と、該端子本体41の下面から下方に垂設された金属製の2本のピン状のスイッチング部材42a・42bとで構成されている。
スイッチング部材42a・42bは、上記鞘管32a・32bの挿脱孔に挿脱可能な直径を有し、挿入時には鞘管32a・32bの内部の板バネ(図示せず)に軽く弾性接触するようになっている。
スイッチング部材42a・42bは、少なくとも第1、第2固定側端子部材30aおよび30bと電気的に接続されている間は、絶縁油100中に浴した状態となっている。
The
The switching
The switching
端子本体41は、上記基板本体11の延出部分11bに挿脱出来ると共に移動側端子部40のスイッチング部材42a・42bが、固定側端子部30の鞘管32a・32bから離脱した時に、離脱状態を保持できるような構造になっている。その一例を以下に示す。
端子本体41は、中央部材41aとその両側に取り付けられた側面部材41b・41c及び端子本体41と側面部材41b・41cの上面をカバーするように取り付けられたキャッチ部分41dとで構成される。中央部材41aおよび側面部材41b・41cは、高電圧部位となるスイッチング部材42a・42bとキャッチ部分41dを絶縁する役割があるため、耐熱性のある絶縁体で製作する必要がある。例えばPEEK(ピーク材)のような樹脂やアルミナなどで製作する。上記の2本のスイッチング部材42a・42bは端子本体41の中央部材41aの下面から下方に垂設されている。スイッチング部材42a・42bは、破線で示すように端子本体41内で電気的に繋がっている。
キャッチ部分41dは、絶縁油100の油面より上部に突出しており、ここを保持することにより絶縁油100に接触することなく移動側端子部40全体を移動することができるようになっている。
The terminal
The
The
側面部材41b・41cの内側面には下端から上端に向かってガイド溝45と保持溝46とが並べて設けられている。ガイド溝45と保持溝46とは側面部材41b・41cの下端に開放している。保持溝46は、側面部材41b・41cの下端から上端まで伸びている。保持溝46は、ガイド溝45より丈が短い。
ガイド溝45及び保持溝46に内寸は、延出部分11bの厚みより若干大きく、ガイド溝45及び保持溝46内に延出部分11bの側辺がそれぞれ差し込まれるようになっている。
The inner dimensions of the
キャッチ部分41dは、後述する回路部遮断機構部80のエンドエフェクタ86に接離できる機能を具備しておれば足る。
エンドエフェクタ86が、電磁石で構成されている場合(図5(a))には、キャッチ部分41dは鉄のような強磁性体のブロックが用いられる。以下、この場合を代表例として説明する。他の例については後述する。
It is sufficient that the
When the
多チャンネル電圧波形モニタ70は、電流検出抵抗56に個別に接続した電圧波形検出センサ(図示せず)を備えている。
多チャンネル電圧波形モニタ70は、試験中にいずれかの被試験素子1が絶縁破壊した時に発生する電流検出抵抗56の電圧波形を検出する機能、検出した電圧波形を記憶する機能、電圧を記録した電圧波形検出センサを特定して多数の被試験素子1の中から絶縁破壊した被試験素子1の位置を特定する機能を持つ装置である。また、絶縁破壊の検出直後に回路部遮断機構部80を作動させ、絶縁破壊した被試験素子1が搭載されている回路部20を遮断するために開閉機構部21を作動させる機能、必要に応じて遮断後に高電圧発生装置60を再稼働させて検査を再開させる機能を併せ持つ場合もある。電圧波形検出センサは被試験素子1の数だけ用意されており、上記のように電流検出抵抗56に接続され、被試験素子1の絶縁状態を連続的にモニタリングしている。
Multi-channel voltage waveform monitor 70 includes voltage waveform detection sensors (not shown) individually connected to
The multi-channel voltage waveform monitor 70 has the function of detecting the voltage waveform of the
高電圧発生装置60は、交流又は直流で入力された電圧を、内部の電力変換回路を用いて交流又は直流の高電圧に変換する装置である。このような装置としては、例えば、トランスやDC-DCコンバーター、スイッチング電源のような機器が使用される。本発明で使用される高電圧発生装置は、一般的な電圧を検査に必要な高電圧(例えば、10kv)に変換する。場合によっては、高電圧発生装置60は、内部に電流検出回路および遮断回路を備え、被測定素子の絶縁が破壊され一定の電流が流れた場合に電流を即時遮断する機能を持つ。
The
回路部遮断機構部80は、必要に応じて設けられる。回路部遮断機構部80を設けない場合は、図1の回路部遮断機構部80が記載されていない場合で、作業者が絶縁破壊された被試験素子1の移動側端子部40を固定側端子部30から引き抜いて当該回路部20を遮断することになる。
必要に応じて設けられた回路部遮断機構部80には、例えば、3次元X-Y-Zテーブルや3次元ロボットアームなどさまざまなものがある。
本実施形態では、回路部遮断機構部80として3次元X-Y-Zテーブルを例に取る。3次元X-Y-Zテーブルで構成された回路部遮断機構部80の可動部分は、平面移動部81Aと垂直方向移動部81Bとで構成され、垂直方向移動部81Bの垂直方向移動体82z(後述)にエンドエフェクタ86が装着されている。
回路部遮断機構部80の制御部(図示せず)は、多チャンネル電圧波形モニタ70に接続され、多チャンネル電圧波形モニタ70からの情報に従い、開閉機構部21をハンドリングして絶縁破壊した被試験素子1の回路部20を自動的に遮断する機能を有する。
The circuit section
There are various types of
In this embodiment, a three-dimensional XYZ table is taken as an example of the circuit section
A control section (not shown) of the circuit section
平面移動部81Aは、恒温槽3に吊り下げられた複数の試験基板10の配置領域をカバーする平面内で移動する機能を有し、X方向レール81x、X方向移動体82x、Y方向レール81y、Y方向移動体82yとで構成されている。
X方向レール81xは、試験基板10の配置領域をカバーする平面の一辺に沿ってX方向に配置されている。
X方向移動体82xは、X方向レール81xに沿って往復移動する。
Y方向レール81yは、X方向移動体82xに取り付けられ、X方向レール81xに対して直交するY方向に配置されている。
Y方向移動体82yは、Y方向レール81yに沿って往復移動する。
The
The
The
The Y-
The Y-
垂直方向移動部81Bは、Z方向レール81zと垂直(Z)方向移動体82zとで構成されている。
Z方向レール81zは、Y方向移動体82yに垂設され、垂直方向移動体82zはZ方向レール81zに沿って上下方向に往復移動するように構成されている。
エンドエフェクタ86は、移動側端子部40を操作するための部分で垂直方向移動体82zに装着されている。
The vertical moving
The Z direction rail 81z is vertically installed on the Y
The
エンドエフェクタ86としては、電磁石86aを利用するもの、吸盤86bにて吸引を利用するもの、ハサミ部材86cにて移動側端子部40のキャッチ部分41dを挟むものなど様々なものがあるが、本実施例では、電磁石86aを利用するものを例に取って説明する。
There are various types of
エンドエフェクタ86の内部には電磁石86aが内蔵されており、移動側端子部40の移動時には電磁石86aが働いて、移動端子部40の頭部にあるキャッチ部分41dを保持し、移動側端子部40の移動が終了すると通電が遮断され、保持が解除されるようになっている。
移動側端子部40の頭部にあるキャッチ部分41dは絶縁油100の油面から上に出ているため、エンドエフェクタ86は、絶縁油100に接触することなく上記移動操作を実行できる。加えて、エンドエフェクタ86の移動範囲は、キャッチ部分41dが配置されている範囲内に限られるため、絶縁油100による恒温槽3の外部周囲の絶縁油汚染を回避できる。
An
Since the
次に本試験装置による被試験素子1の検査の流れを説明する。
恒温槽3には複数の試験基板10が一定間隔で吊り下げられている。これら試験基板10のハンドル13の係止部分13kと基板本体11に下縁が恒温槽3の保持溝5に嵌め込まれて恒温槽3に一定間隔で固定されている。
試験基板10の第1・第2導通ピン14a・14bは第1、第2導体バー7・8の導通孔7h・8hに挿通され、この部分の導通が取られている。
また、各開閉機構部21のスイッチング部材42a・42bは鞘管32a・32bに差し込まれ、この部分も導通が取られている。
各ソケット55には被試験素子1が搭載されている。(本例では、ソケット55を用いた構成について説明する。)
恒温槽3には、被試験素子1および鞘管32a・32bが絶縁油100内に没する位置まで絶縁油100が貯められている。絶縁油100は設定温度に調整され、その結果全ての被試験素子1の温度は設定温度になっている。
Next, the flow of testing the device under
A plurality of
The first and second
Furthermore, the switching
Each
Insulating
この状態で、高電圧発生装置60にて、例えば、10kVというような高電圧を発生させる。第1導体バー7、試験基板10の第1導通ピン14a、高電圧印加側導体57a、開閉機構部21の一方の接続導通部31a、一方の鞘管32a、この鞘管32aに挿入された一方のスイッチング部材42a、一方のスイッチング部材42aと短絡している他のスイッチング部材42b、この他のスイッチング部材42bが挿入された他の鞘管32b、他方の接続導通部31b、ソケット55の第1端子55aという経路を通って第1端子55aに接続された被試験素子1の一方の端子に高電圧が印加される。
In this state, the
被試験素子1の一方の端子は、ソケット55の第2端子55bに接続しており、第2導通ピン14b、第2導体バー8を通ってアース90に繋がる。これにより、ソケット55に搭載された被試験素子1に高電圧が印加される。
高電圧が直流の場合は、被試験素子1に第1端子55a側から高電圧が継続して印加される、交流の場合は、周波数に合わせて高電圧の印加方向が切り替わる。
One terminal of the device under
When the high voltage is direct current, the high voltage is continuously applied to the device under
この状態で印加電圧や絶縁油100の温度設定を維持、或いは必要に応じてこれらを変化させて試験を継続する。
検査途中でいずれかの被試験素子1がダメージを受けて絶縁が破壊されると、該被試験素子1に電流が流れ、電流検出抵抗56に電圧が立つ。その時、該被試験素子1に流れる電流は、電流制限抵抗54によって制限され、過大な電流が該被試験素子1に流れて高電圧発生装置60にダメージを与えるのを阻止する。高電圧発生装置60は、絶縁破壊により流れた電流が検出されたのち、直ちに通電を停止する。
多チャンネル電圧波形モニタ70は、この瞬間的に発生した電圧波形を検出し、記憶する。
In this state, the test is continued by maintaining the applied voltage and the temperature setting of the insulating
If any of the elements under
The multi-channel voltage waveform monitor 70 detects and stores this instantaneously generated voltage waveform.
続いて、多チャンネル電圧波形モニタ70は、記憶した電圧波形の中から絶縁破壊により発生した電圧波形を検出したセンサを特定し、これによって絶縁破壊した被試験素子1aの位置を特定する。絶縁破壊した被試験素子1aの位置が特定されると、その位置情報を回路部遮断機構部80に出力する。情報を受け取った回路部遮断機構部80は、その水平移動部81Aを作動させ、垂直方向移動部81Bを絶縁破壊した被試験素子1の直上まで移動させる。絶縁破壊した被試験素子1の直上で停止した垂直方向移動部81Bは、エンドエフェクタ86を搭載した垂直方向移動体82zを降下させ、移動側端子部40のキャッチ部分41dにエンドエフェクタ86が接触した処で停止させる。続いてエンドエフェクタ86の電磁石86aに通電し、電磁石86aによりキャッチ部分41dを磁着する。
Subsequently, the multi-channel voltage waveform monitor 70 identifies the sensor that detected the voltage waveform caused by the dielectric breakdown from among the stored voltage waveforms, and thereby identifies the position of the device under
エンドエフェクタ86がキャッチ部分41dを磁着すると、垂直方向移動体82zを上昇させ、移動側端子部40のスイッチング部材42a・42bを固定側端子部30の鞘管32a・32bから引き抜く。これにより絶縁破壊した被試験素子1が搭載されている回路部20が遮断される。
そして、引き抜きが終了すると、移動側端子部40と共に平面移動部81Aをわずかに移動させ、移動側端子部40の保持溝46が延出部分11bに一致するように延出部分11bの直上にて停止させる。続いて、垂直方向移動体82zを垂直(Z)方向に降下させ、移動側端子部40の保持溝46に延出部分11bの両側辺を挿入する。これにより移動側端子部40は、スイッチング部材42a・42bが固定側端子部30の鞘管32a・32bから引き抜かれた状態で試験基板10の延出部分11bに保持される。
When the
When the drawing is completed, the planar moving
この状態で移動側端子部40が、試験基板10の延出部分11bに保持されると、エンドエフェクタ86の電磁石86aへの通電が遮断され、磁力を消失する。そして、移動側端子部40を延出部分11bに残したままエンドエフェクタ86と共に垂直方向移動体82zが更に引き上げられる。このようにして、エンドエフェクタ86を移動側端子部40のキャッチ部分41dから離間させる。垂直方向移動体82zが上方に引き上げられると(或いは、引き上げつつ)、平面移動部81Aは出発地点であるホームポジションに戻る。
When the
上記のように垂直方向移動体82zが上昇し、スイッチング部材42a・42bが固定側端子部30の鞘管32a・32bから引き抜かれ、絶縁破壊した被試験素子1が搭載されている回路部20の回路がオフに切り替わった時点で、試験を継続する必要がある場合は、高電圧発生装置60に、再度、通電し、絶縁破壊試験を再開する。このような動作を繰り返して必要個数、或いは全数の絶縁性能試験を行う。なお、回路部遮断機構部80を含まない装置構成として、移動側端子部40の引き抜き作業は作業者が実施してもよい。その場合でも、絶縁油100による汚損の防止や回路遮断工程の簡素化による作業負担が軽減される利点がある。
As described above, the vertically moving body 82z rises, the switching
上記回路部遮断機構部80は、3次元X-Y-Zテーブルを例に挙げたが当然これにとどまらず、3次元動作が可能なロボットアーム83も使用可能である。
ロボットアーム83には、シリアルリンク型やパラレルリンク型などがあり、シリアルリンク型には座標軸型や多関節型など様々な形式のものがある。ここでは多関節型ロボットアームを例に取って説明する。
回路部遮断機構部80を構成する多関節型ロボットアームは、多関節をサーボモータで駆動する装置である。アームの先端にはエンドエフェクタ86が取り付けられるようになっている。
多関節型ロボットアームでは、アームを繋ぐ関節部分のサーボモータを駆動して、上記3次元X-Y-Zテーブルと同様の操作を行わせる。
Although a three-dimensional XYZ table is used as an example of the circuit section cut-off
The
The multi-jointed robot arm that constitutes the circuit section
In an articulated robot arm, servo motors at the joints connecting the arms are driven to perform operations similar to those of the three-dimensional XYZ table.
上記では、エンドエフェクタ86として、電磁石86aを使用する例を示したが、例えば、吸盤86bを装着し、移動側端子部40を移動させる場合は、吸盤86bによって移動側端子部40のキャッチ部分41dを吸着し、移動が終われば、吸盤86b内に大気を送り、キャッチ部分41dから吸盤86bを離脱させるようにしてもよい。
In the above example, the
エンドエフェクタ86の更に他の例としては、ハサミ部材86cを用いることも可能である。ハサミ部材86cの場合は、キャッチ部分41dを挟んで移動側端子部40を移動させ、移動が終われば、ハサミ部材86cを開いてキャッチ部分41dからハサミ部材86cを離脱させることになる。
As yet another example of the
A:半導体素子用絶縁性能試験装置、1:被試験素子、1a:絶縁破壊発生被試験素子、3:恒温槽、5:保持溝、6:突起、7:第1導体バー、7h:導通孔、8:第2導体バー、8h:導通孔、10:試験基板、11:基板本体、11a:本体部分、11b:延出部分、13:ハンドル、13k:係止部分、14a:第1導通ピン、14b:第2導通ピン、20:回路部、21:開閉機構部、30:固定側端子部、30a:第1固定側端子部材、30b:第2固定側端子部材、31a・31b:接続導通部、32a・32b:鞘管、40:移動側端子部、41:端子本体、41a:中央部材、41b・41c:側面部材、41d:キャッチ部分、42a・42b:スイッチング部材、45:ガイド溝、46:保持溝、54:電流制限抵抗、55:ソケット、55a:第1端子、55b:第2端子、56:電流検出抵抗、57a:高電圧印加側導体、57b:低電圧側導体、58a:高電圧印加側中継部、58b:低電圧側中継部、60:高電圧発生装置、70:多チャンネル電圧波形モニタ、80:回路部遮断機構部、81A:平面移動部、81B:垂直方向移動部、81x:X方向レール、81y:Y方向レール、81z:Z方向レール、82x:X方向移動体、82y:Y方向移動体、82z:垂直方向移動体、83:3次元ロボットアーム、86:エンドエフェクタ、86a:電磁石、86b:吸盤、86c:ハサミ部材、90:アース、100:絶縁油
A: Insulation performance testing device for semiconductor elements, 1: Element under test, 1a: Element under test where dielectric breakdown occurred, 3: Constant temperature chamber, 5: Holding groove, 6: Protrusion, 7: First conductor bar, 7h: Conductive hole , 8: second conductor bar, 8h: conduction hole, 10: test board, 11: board main body, 11a: main body part, 11b: extension part, 13: handle, 13k: locking part, 14a: first conduction pin , 14b: second conduction pin, 20: circuit section, 21: opening/closing mechanism section, 30: fixed side terminal section, 30a: first fixed side terminal member, 30b: second fixed side terminal member, 31a/31b: connection continuity part, 32a and 32b: sheath tube, 40: moving side terminal part, 41: terminal main body, 41a: central member, 41b and 41c: side member, 41d: catch part, 42a and 42b: switching member, 45: guide groove, 46: Holding groove, 54: Current limiting resistor, 55: Socket, 55a: First terminal, 55b: Second terminal, 56: Current detection resistor, 57a: High voltage application side conductor, 57b: Low voltage side conductor, 58a: High voltage application side relay section, 58b: Low voltage side relay section, 60: High voltage generator, 70: Multi-channel voltage waveform monitor, 80: Circuit cutoff mechanism section, 81A: Planar moving section, 81B: Vertical direction moving section , 81x: X direction rail, 81y: Y direction rail, 81z: Z direction rail, 82x: X direction moving body, 82y: Y direction moving body, 82z: Vertical direction moving body, 83: 3D robot arm, 86: End Effector, 86a: Electromagnet, 86b: Suction cup, 86c: Scissor member, 90: Earth, 100: Insulating oil
Claims (11)
前記恒温槽3内に配設され、被試験素子1である半導体素子と前記被試験素子1に接続された電流検出抵抗56とが搭載された回路部20を備え、前記被試験素子1が前記絶縁油100に没する位置まで浸漬された試験基板10と、
前記回路部20を介して前記被試験素子1に高電圧を印加する高電圧発生装置60と、
前記回路部20に設けられ、前記回路部20を断接する開閉機構部21と、
1乃至複数の試験基板10に設けられた複数の回路部20の各電流検出抵抗56の電圧波形をそれぞれモニタリングして該電圧波形を記憶し、該記憶した電圧波形の位置情報から絶縁破壊を生じた被試験素子1aを特定する多チャンネル電圧波形モニタ70とで構成されている半導体素子用絶縁性能試験装置Aにおいて、
前記開閉機構部21は、前記回路部20に設けられ絶縁油100に浸漬した第1・第2固定側端子部材30a・30bを備えた固定側端子部30と、該第1・第2固定側端子部材30a・30bに対して接離して、該第1・第2固定側端子部材30a・30bを断接する移動側端子部40とで構成されていることを特徴とする半導体素子用絶縁性能試験装置。 A constant temperature bath 3 filled with insulating oil 100,
The circuit section 20 is disposed in the thermostatic chamber 3 and includes a semiconductor device as the device under test 1 and a current detection resistor 56 connected to the device under test 1. A test board 10 immersed in insulating oil 100 to a submerged position;
a high voltage generator 60 that applies a high voltage to the device under test 1 via the circuit section 20;
an opening/closing mechanism section 21 that is provided in the circuit section 20 and connects and disconnects the circuit section 20;
The voltage waveform of each current detection resistor 56 of a plurality of circuit sections 20 provided on one or more test boards 10 is monitored, the voltage waveform is stored, and dielectric breakdown is caused based on the position information of the stored voltage waveform. In the insulation performance testing apparatus A for semiconductor devices, which is configured with a multi-channel voltage waveform monitor 70 that specifies the device under test 1a,
The opening/closing mechanism part 21 includes a fixed terminal part 30 provided in the circuit part 20 and provided with first and second fixed terminal members 30a and 30b immersed in insulating oil 100, and Insulation performance test for semiconductor devices, characterized in that it is comprised of a movable side terminal part 40 that approaches and separates from the terminal members 30a and 30b and connects and disconnects the first and second fixed side terminal members 30a and 30b. Device.
前記回路部遮断機構部80は、多チャンネル電圧波形モニタ70にて検出された絶縁破壊された被試験素子1aの位置情報に従い、該当する移動側端子部40を移動させて該第1・第2固定側端子部材30a・30bを遮断するようになっていることを特徴とする請求項1又は2に記載の半導体素子用絶縁性能試験装置。 It further includes a circuit section cutoff mechanism section 80 that operates the opening/closing mechanism section 21 to electrically disconnect the circuit section 20,
The circuit section interrupting mechanism section 80 moves the corresponding movable side terminal section 40 according to the positional information of the dielectrically broken device 1a detected by the multi-channel voltage waveform monitor 70, and 3. The insulation performance testing device for semiconductor devices according to claim 1, wherein the fixed side terminal members 30a and 30b are cut off.
移動側端子部40は、前記第1・第2固定側端子部材30a・30bに挿脱可能なピン状部材で構成されていることを特徴とする請求項1または2に記載の半導体素子用絶縁性能試験装置。 The first and second fixed side terminal members 30a and 30b of the fixed side terminal section 30 are composed of cylindrical members,
The insulator for semiconductor devices according to claim 1 or 2, wherein the movable side terminal section 40 is constituted by a pin-shaped member that can be inserted into and removed from the first and second fixed side terminal members 30a and 30b. Performance testing equipment.
前記試験基板10の配置領域をカバーする平面内を移動する平面移動部81Aと、
該平面移動部81Aに設けられ、垂直方向に移動する垂直方向移動部81Bと、
前記垂直方向移動部81Bに装着され、開閉機構部21の移動側端子部40を保持し、保持した状態で前記移動側端子部40を移動させ、第1・第2固定側端子部材30a・30bから前記移動側端子部40を離間させて第1・第2固定側端子部材30a・30b間を遮断するエンドエフェクタ86とで構成されていることを特徴とする請求項3に記載の半導体素子用絶縁性能試験装置。 The circuit section cutoff mechanism section 80 is
a plane moving unit 81A that moves within a plane that covers the placement area of the test board 10;
a vertical movement section 81B that is provided on the plane movement section 81A and moves in the vertical direction;
It is attached to the vertically moving part 81B, holds the movable side terminal part 40 of the opening/closing mechanism part 21, and moves the movable side terminal part 40 while being held, and the first and second fixed side terminal members 30a and 30b and an end effector 86 that separates the movable side terminal portion 40 from the end effector 86 and blocks a connection between the first and second fixed side terminal members 30a and 30b. Insulation performance test equipment.
試験基板10の配置領域の1辺に沿って配置されたX方向レール81xと、
該X方向レール81xに沿って移動するX方向移動体82xと、
前記X方向移動体82xに搭載され、前記X方向レール81xに直交して配置されたY方向レール81yと、
該Y方向レール81yに沿って移動するY方向移動体82yとで構成され、
垂直方向移動部81Bは、
Y方向移動体82yに垂設された垂直方向レール81zと、
該垂直方向レール81zに沿って移動する垂直方向移動体82zとで構成されていることを特徴とする請求項5に記載の半導体素子用絶縁性能試験装置。 The plane moving part 81A is
An X-direction rail 81x arranged along one side of the arrangement area of the test board 10;
an X-direction moving body 82x that moves along the X-direction rail 81x;
a Y-direction rail 81y mounted on the X-direction moving body 82x and arranged orthogonally to the X-direction rail 81x;
and a Y-direction moving body 82y that moves along the Y-direction rail 81y,
The vertical movement section 81B is
A vertical rail 81z vertically installed on the Y-direction moving body 82y,
6. The insulation performance testing apparatus for semiconductor devices according to claim 5, further comprising a vertical moving body 82z that moves along the vertical rail 81z.
前記エンドエフェクタ86で保持される移動側端子部40のキャッチ部分41dが磁性体で構成されていることを特徴とする請求項5に記載の半導体素子用絶縁性能試験装置。 The end effector 86 of the circuit interrupting mechanism section 80 is composed of an electromagnet 86a,
6. The insulation performance testing device for semiconductor devices according to claim 5, wherein a catch portion 41d of the movable terminal portion 40 held by the end effector 86 is made of a magnetic material.
開閉機構部21の移動側端子部40には、前記延出部分11bが挿入されるガイド溝45と保持溝46とが移動側端子部40の下端から上方に向けて設けられ、
前記ガイド溝45は、保持溝46より長く、固定側端子部30に移動側端子部40が接する時に延出部分11bが挿入されるように構成され、
保持溝46は、固定側端子部30に対して移動側端子部40が離間状態を保つように延出部分11bが挿入されるように構成されていることを特徴とする請求項1又は2に記載の半導体素子用絶縁性能試験装置。 The test board 10 includes a main body portion 11a on which the circuit section 20 is installed, and an extending portion 11b extending upward from the upper end thereof,
The movable terminal portion 40 of the opening/closing mechanism portion 21 is provided with a guide groove 45 into which the extension portion 11b is inserted and a holding groove 46 extending upward from the lower end of the movable terminal portion 40.
The guide groove 45 is longer than the holding groove 46 and is configured such that the extending portion 11b is inserted when the movable terminal portion 40 contacts the fixed terminal portion 30,
According to claim 1 or 2, the holding groove 46 is configured such that the extending portion 11b is inserted so that the movable terminal portion 40 is kept separated from the fixed terminal portion 30. The insulation performance testing device for semiconductor elements described above.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2022/024349 WO2023243085A1 (en) | 2022-06-17 | 2022-06-17 | Device for testing insulating performance of semiconductor element |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2023243085A1 JPWO2023243085A1 (en) | 2023-12-21 |
JP7450294B1 true JP7450294B1 (en) | 2024-03-15 |
Family
ID=89192721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022538133A Active JP7450294B1 (en) | 2022-06-17 | 2022-06-17 | Insulation performance test equipment for semiconductor devices |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7450294B1 (en) |
WO (1) | WO2023243085A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118205905B (en) * | 2024-03-25 | 2024-08-06 | 江苏富乐华半导体科技股份有限公司 | Insulation and voltage withstand test instrument capable of detecting ceramic chip and motherboard |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001196205A (en) | 2000-01-14 | 2001-07-19 | Matsushita Electric Ind Co Ltd | Method and device for inspecting electronic component |
US6750416B1 (en) | 1997-07-22 | 2004-06-15 | M&R Automatisierung Von Industrieanlagen | Instrument for measuring and sorting resistors and method therefor |
JP5573867B2 (en) | 2012-03-05 | 2014-08-20 | 日本電気株式会社 | Clock phase synchronization apparatus and clock phase synchronization method |
US20180045770A1 (en) | 2016-08-15 | 2018-02-15 | The Boeing Company | Apparatus for testing dielectric breakdown voltage |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5322032B2 (en) * | 1974-02-01 | 1978-07-06 | ||
JPS5573867U (en) * | 1978-11-17 | 1980-05-21 |
-
2022
- 2022-06-17 JP JP2022538133A patent/JP7450294B1/en active Active
- 2022-06-17 WO PCT/JP2022/024349 patent/WO2023243085A1/en unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6750416B1 (en) | 1997-07-22 | 2004-06-15 | M&R Automatisierung Von Industrieanlagen | Instrument for measuring and sorting resistors and method therefor |
JP2001196205A (en) | 2000-01-14 | 2001-07-19 | Matsushita Electric Ind Co Ltd | Method and device for inspecting electronic component |
JP5573867B2 (en) | 2012-03-05 | 2014-08-20 | 日本電気株式会社 | Clock phase synchronization apparatus and clock phase synchronization method |
US20180045770A1 (en) | 2016-08-15 | 2018-02-15 | The Boeing Company | Apparatus for testing dielectric breakdown voltage |
Non-Patent Citations (1)
Title |
---|
"多チャンネル恒温高電圧TDDB試験システム",株式会社IFG,2022年10月05日,https://web.archive.org/web/20221005120106/https://ifg.jp/products/tddb/ |
Also Published As
Publication number | Publication date |
---|---|
JPWO2023243085A1 (en) | 2023-12-21 |
WO2023243085A1 (en) | 2023-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4225819A (en) | Circuit board contact contamination probe | |
JP7450294B1 (en) | Insulation performance test equipment for semiconductor devices | |
EP2746794B1 (en) | Probe apparatus | |
KR101389251B1 (en) | Probe apparatus | |
US9146256B2 (en) | Probe assembly for inspecting power semiconductor devices and inspection apparatus using the same, the probe assembly having a probe block, a probe, and a cooling device | |
JP2023086630A (en) | Electric performance test machine | |
JPH0587873A (en) | Method and device for selecting burn-in of integrated circuit chip | |
KR20080053768A (en) | Wafer chuck and apparatus having the same and method for testing the electrical characteristic of wafer | |
KR20050085594A (en) | Inspection method and inspection equipment | |
CN105074482B (en) | Inspection system for device under test and method of operating the same | |
EP0487336A2 (en) | Apparatus and method for mounting electronic components to circuit boards | |
TW201643448A (en) | Inspection device and inspection method | |
EP2017634B1 (en) | Inspection apparatus and inspection method | |
CN111579955B (en) | Probe station with bus bar mechanism for testing a device under test | |
CN213302447U (en) | NF contactor auxiliary contact testing arrangement | |
SU1305031A1 (en) | Industrial robot gripping device | |
US6753688B2 (en) | Interconnect package cluster probe short removal apparatus and method | |
KR100557991B1 (en) | Probing apparatus and the method | |
JP2561718B2 (en) | Current contact | |
US10488435B2 (en) | Heat resistant, non-conductive threaded support guide for use in failure testing and failure testing method using same | |
KR102602184B1 (en) | Interface Parts For Withstanding Voltage Test And Apparatus Comprising The Same | |
JPH05180899A (en) | Electrostatic breakdown test device for semiconductor device | |
KR890004759Y1 (en) | Monoblock detect system | |
JP2020177785A (en) | Plasma processing apparatus | |
JPH03272480A (en) | Contact device for inspection of electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7450294 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |