JP7450223B2 - 電力変換装置 - Google Patents

Description

本発明は、直流電力を別の電圧の直流電力に変換する電力変換装置に関する。

太陽光発電システムやＶ２Ｈ（Vehicle to Home）システムに使用されるパワーコンディショナは、高効率な電力変換が求められる。Ｖ２Ｈシステムは、ＥＶ／ＰＨＥＶに搭載された蓄電池と、家庭内の電源／負荷との間で充放電することができる。例えば、家庭用の太陽光発電システムで発電した電力をＥＶ／ＰＨＥＶに充電することができる。また、ＥＶ／ＰＨＥＶに搭載された蓄電池を、家庭内の負荷のピークシフトやバックアップ用途に利用することができる。Ｖ２Ｈシステムで使用されるＤＣ／ＤＣコンバータには高効率であることに加え、広範囲の電圧レンジと絶縁型であることが求められる。これらの要求を満たすＤＣ／ＤＣコンバータの一つに、ＤＡＢ(Dual Active Bridge)コンバータがある。

ＤＡＢコンバータにおいて、スイッチング素子の特性バラツキ、スイッチング素子のスイッチングタイミングのバラツキ、電源電圧の急激な変化等により、意図せずにトランスに直流電圧が印加され、トランスの励磁電流に直流電流成分が重畳されることがある。この直流電流成分の重畳により、トランスが直流偏磁して磁気飽和すると、トランスの励磁インダクタンスが急激に減少し、励磁電流が急激に増加する。励磁電流の増加は、損失増加、過電流保護停止、機器故障等につながるため、偏磁現象が起きないように回路を動作させる必要がある。

偏磁対策として、トランスに直列にコンデンサを接続して、当該コンデンサにより直流電流をカットする方法が提案されている（例えば、特許文献１の図４参照）。

特開２０１８－２６９６１号公報

しかしながら、トランスに直列にコンデンサを接続したＬＬＣコンバータでは、電圧及び電力が大きいアプリケーションになると、高耐圧・高電流耐量のコンデンサを使用する必要がある。その場合、回路の大型化及び高コスト化につながる。

本開示はこうした状況に鑑みなされたものであり、その目的は、偏磁抑制が可能な、小型・低コスト・高効率な絶縁型のＤＣ／ＤＣコンバータを提供することにある。

上記課題を解決するために、本開示のある態様の電力変換装置は、一次側の直流電圧を交流電圧に変換する第１ブリッジ回路と、二次側の直流電圧を交流電圧に変換する第２ブリッジ回路と、前記第１ブリッジ回路の交流端子と、前記第２ブリッジ回路の交流端子との間に接続されるトランスと、前記第１ブリッジ回路の交流端子と前記トランスの一次巻線の間に、直列に接続または形成された第１インダクタンスと、前記第２ブリッジ回路の交流端子と前記トランスの二次巻線の間に、直列に接続または形成された第２インダクタンスと、前記トランスの一次巻線に流れる電流を検出する第１電流センサと、前記トランスの二次巻線に流れる電流を検出する第２電流センサと、前記第１ブリッジ回路及び前記第２ブリッジ回路に含まれる複数のスイッチング素子を制御する制御回路と、を備える。前記制御回路は、前記第１ブリッジ回路の直流端子に接続された一次側の直流部から、前記第２ブリッジ回路の直流端子に接続された二次側の直流部へ降圧または昇圧して電力を伝送する場合、前記第１電流センサにより検出される前記トランスに流れる電流の直流成分を打ち消すように、前記第１ブリッジ回路及び前記第２ブリッジ回路に含まれる複数のスイッチング素子の少なくとも一つのスイッチング素子に供給する駆動信号のオン時間とオフ時間の比率を制御する。

本開示によれば、偏磁抑制が可能な、小型・低コスト・高効率な絶縁型のＤＣ／ＤＣコンバータを実現できる。

実施の形態に係る電力変換装置の構成を説明するための図である。 実施例（降圧モード）に係る、第１スイッチング素子－第８スイッチング素子のスイッチングタイミング１を示す図である。 図３（ａ）－（ｄ）は、電力変換装置の実施例（降圧モード）に係る動作を説明するための図である（その１）。 図４（ａ）－（ｄ）は、電力変換装置の実施例（降圧モード）に係る動作を説明するための図である（その２）。 実施例（降圧モード）に係る、第１スイッチング素子－第８スイッチング素子のスイッチングタイミング２を示す図である。 実施例（昇圧モード）に係る、第１スイッチング素子－第８スイッチング素子のスイッチングタイミング１を示す図である。 図７（ａ）－（ｃ）は、電力変換装置の実施例（昇圧モード）に係る動作を説明するための図である（その１）。 図８（ａ）－（ｃ）は、電力変換装置の実施例（昇圧モード）に係る動作を説明するための図である（その２）。 実施例（昇圧モード）に係る、第１スイッチング素子－第８スイッチング素子のスイッチングタイミング２を示す図である。 制御回路の構成例を示す図である。 図１０の駆動信号生成部の構成例を示す図である。 ＰＷＭ制御部の動作モードをまとめた図である。

図１は、実施の形態に係る電力変換装置１の構成を説明するための図である。電力変換装置１は絶縁型の双方向ＤＣ／ＤＣコンバータ（ＤＡＢコンバータ）であり、第１直流電源Ｅ１から供給される直流電力を変換して第２直流電源Ｅ２に伝送する。また電力変換装置１は、第２直流電源Ｅ２から供給される直流電力を変換して第１直流電源Ｅ１に伝送する。電力変換装置１は降圧して電力伝送することも、昇圧して電力伝送することも可能である。

第１直流電源Ｅ１は例えば、ＥＶに搭載された蓄電池や電気二重層コンデンサ、又は定置型の蓄電池や電気二重層コンデンサが該当する。第２直流電源Ｅ２は例えば、インバータを介して商用電力系統に接続された直流バスが該当する。当該直流バスには、他のＤＣ／ＤＣコンバータを介して他の蓄電池、太陽電池、燃料電池等が接続されていてもよい。

電力変換装置１は、一次側コンデンサＣａ、第１ブリッジ回路１１、第１インダクタンスＬ１、絶縁トランスＴＲ１、第２インダクタンスＬ２、第２ブリッジ回路１２、二次側コンデンサＣｂ、及び制御回路１３を備える。

第１直流電源Ｅ１と並列に一次側コンデンサＣａが接続される。第２直流電源Ｅ２と並列に二次側コンデンサＣｂが接続される。一次側コンデンサＣａ及び二次側コンデンサＣｂには例えば、電解コンデンサが使用される。本明細書では、第１直流電源Ｅ１と一次側コンデンサＣａを総称して第１直流部と呼び、第２直流電源Ｅ２と二次側コンデンサＣｂを総称して第２直流部と呼ぶ。

第１ブリッジ回路１１は、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２が直列接続された第１レグと、第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４が直列接続された第２レグが並列接続されて構成されるフルブリッジ回路である。第１ブリッジ回路１１は第１直流部と並列接続され、第１レグの中点と第２レグの中点が、絶縁トランスＴＲ１の一次巻線ｎ１の両端にそれぞれ接続される。第１ブリッジ回路１１は、第１直流部から供給される一次側の直流電圧を交流電圧に変換して、絶縁トランスＴＲ１の一次巻線ｎ１に出力することができる。また第１ブリッジ回路１１は、絶縁トランスＴＲ１の一次巻線ｎ１から供給される交流電圧を直流電圧に変換して、第１直流部に出力することができる。

第２ブリッジ回路１２は、第５スイッチング素子Ｑ５と第６スイッチング素子Ｑ６が直列接続された第３レグと、第７スイッチング素子Ｑ７と第８スイッチング素子Ｑ８が直列接続された第４レグが並列接続されて構成されるフルブリッジ回路である。第２ブリッジ回路１２は第２直流部と並列接続され、第３レグの中点と第４レグの中点が、絶縁トランスＴＲ１の二次巻線ｎ２の両端にそれぞれ接続される。第２ブリッジ回路１２は、第２直流部から供給される二次側の直流電圧を交流電圧に変換して、絶縁トランスＴＲ１の二次巻線ｎ２に出力することができる。また第２ブリッジ回路１２は、絶縁トランスＴＲ１の二次巻線ｎ２から供給される交流電圧を直流電圧に変換して、第２直流部に出力することができる。

第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８にはそれぞれ、第１ダイオードＤ１－第８ダイオードＤ８が逆並列に接続または形成される。また、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８にはそれぞれ、第１容量Ｃ１－第８容量Ｃ８が並列に接続または形成される。

第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８には例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)を使用できる。ＩＧＢＴが使用される場合、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のエミッタ・コレクタ間に外付けのダイオード素子を第１ダイオードＤ１－第８ダイオードＤ８としてそれぞれ接続する。また、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のコレクタ・エミッタ間に外付けのコンデンサを第１容量Ｃ１－第８容量Ｃ８としてそれぞれ接続するか、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のコレクタ・エミッタ間にそれぞれ形成される寄生容量を第１容量Ｃ１－第８容量Ｃ８として使用する。ＭＯＳＦＥＴが使用される場合、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のソース・ドレイン間にそれぞれ形成される寄生ダイオードを第１ダイオードＤ１－第８ダイオードＤ８として使用するか、外付けのダイオード素子を第１ダイオードＤ１－第８ダイオードＤ８としてそれぞれ接続する。また、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のソース・ドレイン間にそれぞれ形成される寄生容量を第１容量Ｃ１－第８容量Ｃ８として使用するか、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のソース・ドレイン間に外付けのコンデンサを第１容量Ｃ１－第８容量Ｃ８としてそれぞれ接続する。

第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８にそれぞれ並列に接続または形成される第１容量Ｃ１－第８容量Ｃ８の容量値は全て対応している。即ち、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のエミッタ・コレクタ間またはソース・ドレイン間の容量値は実質的に等しい。同様に、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８にそれぞれ逆並列に接続または形成される第１ダイオードＤ１－第８ダイオードＤ８の抵抗値も全て対応している。このように、第１レグ－第４レグの構成は全て対応しており、製造コストと回路面積の低減に寄与している。また、どのようなスイッチングパターンにも柔軟に対応することができる。

絶縁トランスＴＲ１は、第１ブリッジ回路１１の交流端子と第２ブリッジ回路１２の交流端子との間に接続される。絶縁トランスＴＲ１は、一次巻線ｎ１に接続される第１ブリッジ回路１１の出力電圧を、一次巻線ｎ１と二次巻線ｎ２の巻数比に応じて変換し、二次巻線ｎ２に接続される第２ブリッジ回路１２に出力する。また絶縁トランスＴＲ１は、二次巻線ｎ２に接続される第２ブリッジ回路１２の出力電圧を、二次巻線ｎ２と一次巻線ｎ１の巻数比に応じて変換し、一次巻線ｎ１に接続される第１ブリッジ回路１１に出力する。

第１インダクタンスＬ１は、第１ブリッジ回路１１の交流端子と絶縁トランスＴＲ１の一次巻線ｎ１の間に、直列に接続または形成される。第２インダクタンスＬ２は、第２ブリッジ回路１２の交流端子と絶縁トランスＴＲ１の二次巻線ｎ２の間に、直列に接続または形成される。図１に示す例では、第１インダクタンスＬ１は、第１ブリッジ回路１１の第１レグの中点と絶縁トランスＴＲ１の一次巻線ｎ１との間に接続されたリアクトル素子で構成されている。第２インダクタンスＬ２は、第２ブリッジ回路１２の第３レグの中点と絶縁トランスＴＲ１の二次巻線ｎ２との間に接続されたリアクトル素子で構成されている。

なお、第１インダクタンスＬ１は、第１ブリッジ回路１１の第１レグの中点と、絶縁トランスＴＲ１の一次巻線ｎ１との間に形成される一次巻線ｎ１の漏れインダクタンスで構成されてもよい。第２インダクタンスＬ２は、第２ブリッジ回路１２の第３レグの中点と、絶縁トランスＴＲ１の二次巻線ｎ２との間に形成される二次巻線ｎ２の漏れインダクタンスで構成されてもよい。

一次側出力電流センサ１４ｃは、第１直流電源Ｅ１のプラス側端子と一次側コンデンサＣａのプラス側端子との間の電流経路に挿入される。なお、当該電流経路上にリアクトルが接続されていてもよい。一次側コンバータ電流センサ１４ｄは、一次側コンデンサＣａのプラス側端子と第１ブリッジ回路１１との間の電流経路に挿入される。一次側出力電流センサ１４ｃ及び一次側コンバータ電流センサ１４ｄは、それぞれの電流検出値を制御回路１３に出力する。

図１には示していないが、第１直流部の両端電圧を検出する第１電圧センサ、及び第２直流部の両端電圧を検出する第２電圧センサが設けられる。第１電圧センサ及び第２電圧センサは、それぞれの電圧検出値を制御回路１３に出力する。

一次側トランス電流センサ１４ａは、第１ブリッジ回路１１の交流端子と絶縁トランスＴＲ１の一次巻線ｎ１との間の電流経路に挿入され、一次巻線ｎ１に流れる電流を検出する。二次側トランス電流センサ１４ｂは、第２ブリッジ回路１２の交流端子と絶縁トランスＴＲ１の二次巻線ｎ２との間の電流経路に挿入され、二次巻線ｎ２に流れる電流を検出する。一次側トランス電流センサ１４ａ及び二次側トランス電流センサ１４ｂは、それぞれの電流検出値を制御回路１３に出力する。

制御回路１３は、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のゲート端子に駆動信号（ＰＷＭ（Pulse Width Modulation）信号）を供給することにより、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８を制御する。制御回路１３の構成は、ハードウェア資源とソフトウェア資源の協働、又はハードウェア資源のみにより実現できる。ハードウェア資源としてアナログ素子、マイクロコンピュータ、ＤＳＰ、ＲＯＭ、ＲＡＭ、ＡＳＩＣ、ＦＰＧＡ、その他のＬＳＩを利用できる。ソフトウェア資源としてファームウェア等のプログラムを利用できる。

制御回路１３は基本制御として以下の制御を実行する。制御回路１３は、第１直流部から第２直流部へ電力伝送する際（第１直流電源Ｅ１から放電する際）、一次側出力電流センサ１４ｃにより検出される電流値が電流指令値を維持するように、又は第１電圧センサにより検出される電圧値が電圧指令値を維持するように第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８を制御する。なお、二次側にも出力電流センサを設け、二次側の出力電流センサにより検出される電流値を制御してもよいし、第２電圧センサにより検出される二次側の電圧値を制御してもよい。また制御回路１３は、第２直流部から第１直流部へ電力伝送する際（第１直流電源Ｅ１に充電する際）、一次側出力電流センサ１４ｃにより検出される電流値が電流指令値を維持するように、又は第１電圧センサにより検出される電圧値が電圧指令値を維持するように第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８を制御する。

制御回路１３は、第１直流部から第２直流部へ電力伝送する際、一次側トランス電流センサ１４ａにより検出される電流値に基づき、絶縁トランスＴＲ１に流れる直流電流成分を特定する。制御回路１３は、特定した直流電流成分を打ち消すように、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８の少なくとも一つのスイッチング素子に供給する駆動信号のオン時間とオフ時間の比率（デューティ比）を制御する。

また制御回路１３は、第２直流部から第１直流部へ電力伝送する際、二次側トランス電流センサ１４ｂにより検出される電流値に基づき、絶縁トランスＴＲ１に流れる直流電流成分を特定する。制御回路１３は、特定した直流電流成分を打ち消すように、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８の少なくとも一つのスイッチング素子に供給する駆動信号のオン時間とオフ時間の比率を制御する。

このようにＤＡＢコンバータは、一次側と二次側の基本構成が対称な構成であり、双方向に電力伝送することができる。以下、電力変換装置１の動作を説明する。

（実施例（降圧モード））
図２は、実施例（降圧モード）に係る、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチングタイミング１を示す図である。図３（ａ）－（ｃ）は、電力変換装置１の実施例（降圧モード）に係る動作を説明するための図である（その１）。図４（ａ）－（ｃ）は、電力変換装置１の実施例（降圧モード）に係る動作を説明するための図である（その２）。第１直流部から第２直流部へ電力伝送する際、第１直流電源Ｅ１の電圧が第２直流電源Ｅ２の電圧より高い場合、降圧モードになる。

図３（ａ）に示す第１状態では、制御回路１３は、第１スイッチング素子Ｑ１及び第４スイッチング素子Ｑ４をオン状態、残りのスイッチング素子（第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６、第７スイッチング素子Ｑ７及び第８スイッチング素子Ｑ８）をオフ状態に制御する（第１スイッチングパターンＰ１（図２参照））。

第１状態では、第１直流電源Ｅ１と絶縁トランスＴＲ１の一次巻線ｎ１が導通している。また、二次側の第５スイッチング素子Ｑ５－第８スイッチング素子Ｑ８が全てオフ状態であるため、第２ブリッジ回路１２はダイオードブリッジ回路になっており、第５ダイオードＤ５及び第８ダイオードＤ８を介して整流している。第１状態では、第１直流電源Ｅ１は、第１インダクタンスＬ１及び第２インダクタンスＬ２に電力を充電しながら、第５ダイオードＤ５及び第８ダイオードＤ８を介して第２直流電源Ｅ２に電力を伝送する。

図３（ｂ）に示す第２状態では、制御回路１３は、第４スイッチング素子Ｑ４及び第８スイッチング素子Ｑ８をオン状態、残りのスイッチング素子（第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６及び第７スイッチング素子Ｑ７）をオフ状態に制御する（第２スイッチングパターンＰ２（図２参照））。

第２状態では、絶縁トランスＴＲ１の一次巻線ｎ１の両端が第１ブリッジ回路１１内で短絡し、第１インダクタンスＬ１、絶縁トランスＴＲ１及び第２インダクタンスＬ２が第１直流電源Ｅ１から電気的に遮断される。また、二次側の第８スイッチング素子Ｑ８がオン状態であり、第５ダイオードＤ５及び第８スイッチング素子Ｑ８を介して整流している。第８スイッチング素子Ｑ８はダイオード整流又は同期整流している。同期整流はダイオード整流より損失が少ないため、第８スイッチング素子Ｑ８がオフ状態で第８ダイオードＤ８を電流が通過する場合と比較して、二次側の損失が低減される。また、第５スイッチング素子Ｑ５がオフ状態で第５ダイオードＤ５を電流が通過することにより、二次側に流れる電流の向きが反転することを防止することができる。第２状態では、第１インダクタンスＬ１に蓄積された電力と、第２インダクタンスＬ２に蓄積された電力が、第２直流電源Ｅ２に伝送される。

図３（ｃ）に示す第３状態では、制御回路１３は、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８を全てオフ状態に制御する（デッドタイムＴｄ（図２参照））。デッドタイムＴｄにおいて、第１インダクタンスＬ１に電力が残留している場合、第１インダクタンスＬ１から、第３ダイオードＤ３及び第２ダイオードＤ２を介して第１直流電源Ｅ１に電流が流れる。同様に、第２インダクタンスＬ２に電力が残留している場合、第２インダクタンスＬ２から、第５ダイオードＤ５及び第８ダイオードＤ８を介して第２直流電源Ｅ２に電流が流れる。

図４（ａ）に示す第４状態では、制御回路１３は、第２スイッチング素子Ｑ２及び第３スイッチング素子Ｑ３をオン状態、残りのスイッチング素子（第１スイッチング素子Ｑ１、第４スイッチング素子Ｑ４、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６、第７スイッチング素子Ｑ７及び第８スイッチング素子Ｑ８）をオフ状態に制御する（第３スイッチングパターンＰ３（図２参照））。

第４状態では、第１直流電源Ｅ１と絶縁トランスＴＲ１の一次巻線ｎ１が導通している。また、二次側の第５スイッチング素子Ｑ５－第８スイッチング素子Ｑ８が全てオフ状態であるため、第２ブリッジ回路１２はダイオードブリッジ回路になっており、第７ダイオードＤ７及び第６ダイオードＤ６を介して整流している。第４状態では、第１直流電源Ｅ１は、第１インダクタンスＬ１及び第２インダクタンスＬ２に電力を充電しながら、第７ダイオードＤ７及び第６ダイオードＤ６を介して第２直流電源Ｅ２に電力を伝送する。

図４（ｂ）に示す第５状態では、制御回路１３は、第３スイッチング素子Ｑ３及び第７スイッチング素子Ｑ７をオン状態、残りのスイッチング素子（第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第４スイッチング素子Ｑ４、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６及び第８スイッチング素子Ｑ８）をオフ状態に制御する（第４スイッチングパターンＰ４（図２参照））。

第５状態では、絶縁トランスＴＲ１の一次巻線ｎ１の両端が第１ブリッジ回路１１内で短絡し、第１インダクタンスＬ１、絶縁トランスＴＲ１及び第２インダクタンスＬ２が第１直流電源Ｅ１から電気的に遮断される。また、二次側の第７スイッチング素子Ｑ７がオン状態であり、第７スイッチング素子Ｑ７及び第６ダイオードＤ６を介して整流している。第７スイッチング素子Ｑ７はダイオード整流又は同期整流している。同期整流はダイオード整流より損失が少ないため、第７スイッチング素子Ｑ７がオフ状態で第７ダイオードＤ７を電流が通過する場合と比較して、二次側の損失が低減される。また、第６スイッチング素子Ｑ６がオフ状態で第６ダイオードＤ６を電流が通過することにより、二次側に流れる電流の向きが反転することを防止することができる。第５状態では、第１インダクタンスＬ１に蓄積された電力と、第２インダクタンスＬ２に蓄積された電力が、第２直流電源Ｅ２に伝送される。

図４（ｃ）に示す第６状態では、制御回路１３は、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８を全てオフ状態に制御する（デッドタイムＴｄ（図２参照））。デッドタイムＴｄにおいて、第１インダクタンスＬ１に電力が残留している場合、第１インダクタンスＬ１から、第１ダイオードＤ１及び第４ダイオードＤ４を介して第１直流電源Ｅ１に電流が流れる。同様に、第２インダクタンスＬ２に電力が残留している場合、第２インダクタンスＬ２から、第７ダイオードＤ７及び第６ダイオードＤ６を介して第２直流電源Ｅ２に電流が流れる。

本実施例（降圧モード）では、制御回路１３は、第１スイッチング素子Ｑ１又は第２スイッチング素子Ｑ２に供給する駆動信号のデューティ比を調整することで、第１直流部から第２直流部へ供給する電力の電圧または電流を制御する。第１スイッチング素子Ｑ１又は第２スイッチング素子Ｑ２に供給する駆動信号のオン時間が長くなるほど（デューティ比が大きくなるほど）、第１直流部から第２直流部へ伝送する電力量が増加する。制御回路１３は、第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４を交互に、スイッチング周期ｆｓｗの半分の時間（デッドタイムＴｄを除く）、オン状態に制御する。このように本実施例（降圧モード）では、ＰＷＭ方式で第１直流部から第２直流部へ電力伝送する。

図２に示す例では、絶縁トランスＴＲ１の一次巻線ｎ１に流れる電流に、正の直流電流成分が重畳されている。これにより、絶縁トランスＴＲ１に直流偏磁が発生している。図２に示すように第２スイッチングパターンＰ２の期間において、絶縁トランスＴＲ１の一次巻線ｎ１に流れる電流が増加している。具体的には、実線と点線の間の面積に相当する電流成分が直流電流成分として上乗せされている。

この絶縁トランスＴＲ１に流れる直流電流成分を打ち消すために、制御回路１３は、第１ブリッジ回路１１に含まれる一つのスイッチング素子（図２に示す例では、第１スイッチング素子Ｑ１）に供給する駆動信号のデューティ比を調整する。具体的には第１スイッチング素子Ｑ１のオン時間を減らすことにより、当該直流電流成分を相殺することができる。なお、制御回路１３は、第２スイッチング素子Ｑ２のオン時間を増やすことにより、当該直流電流成分を相殺してもよい。なお、絶縁トランスＴＲ１の一次巻線ｎ１に流れる電流に、負の直流電流成分が重畳されている場合、制御回路１３は、第１スイッチング素子Ｑ１のオン時間を増やすことにより、当該直流電流成分を相殺することができる。なお、制御回路１３は、第２スイッチング素子Ｑ２のオン時間を減らすことにより、当該直流電流成分を相殺してもよい。

図２に示す例では、制御回路１３は、第１ブリッジ回路１１に含まれる一つのスイッチング素子（図２に示す例では、第１スイッチング素子Ｑ１）に供給する駆動信号のデューティ比とともに、第２ブリッジ回路１２に含まれる一つのスイッチング素子（図２に示す例では、第８スイッチング素子Ｑ８）に供給する駆動信号のデューティ比を調整している。さらに制御回路１３は、第１スイッチング素子Ｑ１に供給する駆動信号のオン時間と、第８スイッチング素子Ｑ８に供給する駆動信号のオン時間と、デッドタイムＴｄの合計時間が、第１ブリッジ回路１１及び第２ブリッジ回路１２のスイッチング周期ｆｓｗの半分の時間になるように、第１スイッチング素子Ｑ１及び第８スイッチング素子Ｑ８を制御している。これにより、第８スイッチング素子Ｑ８の同期整流期間を最大化することができ、第８スイッチング素子Ｑ８の同期整流による損失低減効果を最大化することができる。

なお、制御回路１３は第７スイッチング素子Ｑ７及び第８スイッチング素子Ｑ８も、第５スイッチング素子Ｑ５及び第６スイッチング素子Ｑ６と同様に、常時オフ状態に制御してもよい。その場合、制御回路１３は、第１ブリッジ回路１１に含まれる一つのスイッチング素子（第１スイッチング素子Ｑ１又は第２スイッチング素子Ｑ２）に供給する駆動信号のデューティ比の調整のみで、絶縁トランスＴＲ１に流れる直流電流成分を打ち消す。この場合、一つのスイッチング素子のみで偏磁抑制制御が可能となるため、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８の駆動制御を簡易化することができる。

図５は、実施例（降圧モード）に係る、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチングタイミング２を示す図である。図２に示した第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチングタイミング１では、第１直流部から第２直流部へ降圧して電力を供給する例を説明した。この点、第２直流部から第１直流部へ降圧して電力を供給することも可能である。第２直流部から第１直流部へ電力伝送する際、第２直流電源Ｅ２の電圧が第１直流電源Ｅ１の電圧より高い場合、降圧モードになる。この場合、図５に示すように、制御回路１３は、第１スイッチング素子Ｑ１－第４スイッチング素子Ｑ４に供給する駆動信号と、第５スイッチング素子Ｑ５－第８スイッチング素子Ｑ８に供給する駆動信号を入れ替えればよい。第２直流部から第１直流部へ降圧して電力伝送する場合、制御回路１３は、二次側トランス電流センサ１４ｂにより検出される電流値の直流成分がゼロになるように第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８を制御する。

（実施例（昇圧モード））
図６は、実施例（昇圧モード）に係る、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチングタイミング１を示す図である。図７（ａ）－（ｃ）は、電力変換装置１の実施例（昇圧モード）に係る動作を説明するための図である（その１）。図８（ａ）－（ｃ）は、電力変換装置１の実施例（昇圧モード）に係る動作を説明するための図である（その２）。第１直流部から第２直流部へ電力伝送する際、第１直流電源Ｅ１の電圧が第２直流電源Ｅ２の電圧以下の場合、昇圧モードになる。

図７（ａ）に示す第１状態では、制御回路１３は、第１スイッチング素子Ｑ１、第４スイッチング素子Ｑ４及び第６スイッチング素子Ｑ６をオン状態、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３、第５スイッチング素子Ｑ５、第７スイッチング素子Ｑ７及び第８スイッチング素子Ｑ８をオフ状態に制御する（第５スイッチングパターンＰ５（図６参照））。

第１状態では、第１直流電源Ｅ１と絶縁トランスＴＲ１の一次巻線ｎ１が導通している。また、絶縁トランスＴＲ１の二次巻線ｎ２の両端が第２ブリッジ回路１２内で短絡し、第１インダクタンスＬ１、絶縁トランスＴＲ１及び第２インダクタンスＬ２が第２直流電源Ｅ２から電気的に遮断される。第１状態では、第１直流電源Ｅ１は、第１インダクタンスＬ１及び第２インダクタンスＬ２に電力を充電する。

図７（ｂ）に示す第２状態では、制御回路１３は、第１スイッチング素子Ｑ１、第４スイッチング素子Ｑ４及び第８スイッチング素子Ｑ８をオン状態、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６及び第７スイッチング素子Ｑ７をオフ状態に制御する（第６スイッチングパターンＰ６（図６参照））。

第２状態では、第１直流電源Ｅ１と絶縁トランスＴＲ１の一次巻線ｎ１が導通している。また、二次側の第８スイッチング素子Ｑ８がオン状態であり、第５ダイオードＤ５及び第８スイッチング素子Ｑ８を介して整流している。第８スイッチング素子Ｑ８はダイオード整流又は同期整流している。整流状態では絶縁トランスＴＲ１の二次巻線ｎ２と第２直流電源Ｅ２が導通する。同期整流はダイオード整流より損失が少ないため、第８スイッチング素子Ｑ８がオフ状態で第８ダイオードＤ８を電流が通過する場合と比較して、二次側の損失が低減される。また、第５スイッチング素子Ｑ５がオフ状態で第５ダイオードＤ５を電流が通過することにより、二次側に流れる電流の向きが反転することを防止することができる。第２状態では、第１直流電源Ｅ１の電力と、第１インダクタンスＬ１に蓄積された電力と、第２インダクタンスＬ２に蓄積された電力が、第２直流電源Ｅ２に伝送される。

図７（ｃ）に示す第３状態では、制御回路１３は、第５スイッチング素子Ｑ５をオン状態、第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３、第４スイッチング素子Ｑ４、第６スイッチング素子Ｑ６、第７スイッチング素子Ｑ７及び第８スイッチング素子Ｑ８をオフ状態に制御する（第１の一次側デッドタイムＴｄ’（図６参照））。

第１の一次側デッドタイムＴｄ’において、第１インダクタンスＬ１に電力が残留している場合、第１インダクタンスＬ１から、第３ダイオードＤ３及び第２ダイオードＤ２を介して第１直流電源Ｅ１に電流が流れる。また、二次側の第５スイッチング素子Ｑ５がオン状態であり、第５スイッチング素子Ｑ５及び第８ダイオードＤ８を介して整流している。第５スイッチング素子Ｑ５はダイオード整流又は同期整流している。同期整流はダイオード整流より損失が少ないため、第５スイッチング素子Ｑ５がオフ状態で第５ダイオードＤ５を電流が通過する場合と比較して、二次側の損失が低減される。また、第７スイッチングパターンＰ７の区間の開始タイミングで第５スイッチング素子Ｑ５をターンオンするより、第１の一次側デッドタイムＴｄ’の開始タイミングで第５スイッチング素子Ｑ５をターンオンするほうが、ＺＶＳ(ゼロ電圧スイッチング)によりスイッチング損失を低減できる。また、第８スイッチング素子Ｑ８がオフ状態で第８ダイオードＤ８を電流が通過することにより、二次側に流れる電流の向きが反転することを防止することができる。

図８（ａ）に示す第４状態では、制御回路１３は、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３及び第５スイッチング素子Ｑ５をオン状態、第１スイッチング素子Ｑ１、第４スイッチング素子Ｑ４、第６スイッチング素子Ｑ６、第７スイッチング素子Ｑ７及び第８スイッチング素子Ｑ８をオフ状態に制御する（第７スイッチングパターンＰ７（図６参照））。

第４状態では、第１直流電源Ｅ１と絶縁トランスＴＲ１の一次巻線ｎ１が導通している。また、絶縁トランスＴＲ１の二次巻線ｎ２の両端が第２ブリッジ回路１２内で短絡し、第１インダクタンスＬ１、絶縁トランスＴＲ１及び第２インダクタンスＬ２が第２直流電源Ｅ２から電気的に遮断される。第４状態では、第１直流電源Ｅ１は、第１インダクタンスＬ１及び第２インダクタンスＬ２に電力を充電する。

図８（ｂ）に示す第５状態では、制御回路１３は、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３及び第７スイッチング素子Ｑ７をオン状態、第１スイッチング素子Ｑ１、第４スイッチング素子Ｑ４、第５スイッチング素子Ｑ５、第６スイッチング素子Ｑ６及び第８スイッチング素子Ｑ８をオフ状態に制御する（第８スイッチングパターンＰ８（図６参照））。

第５状態では、第１直流電源Ｅ１と絶縁トランスＴＲ１の一次巻線ｎ１が導通している。また、二次側の第７スイッチング素子Ｑ７がオン状態であり、第７スイッチング素子Ｑ７及び第６ダイオードＤ６を介して整流している。整流状態では絶縁トランスＴＲ１の二次巻線ｎ２と第２直流電源Ｅ２が導通する。整流状態では絶縁トランスＴＲ１の二次巻線ｎ２と第２直流電源Ｅ２が導通する。第７スイッチング素子Ｑ７はダイオード整流又は同期整流している。同期整流はダイオード整流より損失が少ないため、第７スイッチング素子Ｑ７がオフ状態で第７ダイオードＤ７を電流が通過する場合と比較して、二次側の損失が低減される。また、第６スイッチング素子Ｑ６がオフ状態で第６ダイオードＤ６を電流が通過することにより、二次側に流れる電流の向きが反転することを防止することができる。第５状態では、第１直流電源Ｅ１の電力と、第１インダクタンスＬ１に蓄積された電力と、第２インダクタンスＬ２に蓄積された電力が、第２直流電源Ｅ２に伝送される。

図８（ｃ）に示す第６状態では、制御回路１３は、第６スイッチング素子Ｑ６をオン状態、第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３、第４スイッチング素子Ｑ４、第５スイッチング素子Ｑ５、第７スイッチング素子Ｑ７及び第８スイッチング素子Ｑ８をオフ状態に制御する（第２の一次側デッドタイムＴｄ’（図６参照））。

第２の一次側デッドタイムＴｄ’において、第１インダクタンスＬ１に電力が残留している場合、第１インダクタンスＬ１から、第１ダイオードＤ１及び第４ダイオードＤ４を介して第１直流電源Ｅ１に電流が流れる。また、二次側の第６スイッチング素子Ｑ６がオン状態であり、第７ダイオードＤ７及び第６スイッチング素子Ｑ６を介して整流している。第６スイッチング素子Ｑ６はダイオード整流又は同期整流している。同期整流はダイオード整流より損失が少ないため、第６スイッチング素子Ｑ６がオフ状態で第６ダイオードＤ６を電流が通過する場合と比較して、二次側の損失が低減される。また、第５スイッチングパターンＰ５の区間の開始タイミングで第６スイッチング素子Ｑ６をターンオンするより、第２の一次側デッドタイムＴｄ’の開始タイミングで第６スイッチング素子Ｑ６をターンオンするほうが、ＺＶＳ(ゼロ電圧スイッチング)によりスイッチング損失を低減できる。また、第７スイッチング素子Ｑ７がオフ状態で第７ダイオードＤ７を電流が通過することにより、二次側に流れる電流の向きが反転することを防止することができる。

本実施例（昇圧モード）では、制御回路１３は、第１レグと第２レグ間の位相差を固定する。具体的には制御回路１３は、第１レグの第１スイッチング素子Ｑ１と第２レグの第４スイッチング素子Ｑ４の位相差と、第１レグの第２スイッチング素子Ｑ２と第２レグの第３スイッチング素子Ｑ３の位相差を０°に固定する。この場合、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２、及び第３スイッチング素子Ｑ３と第４スイッチング素子Ｑ４に貫通電流が流れることを防止しつつ、第１直流部から第２直流部への電力伝送期間を最大限に確保することができる。このように、制御回路１３は、一次側デッドタイムＴｄ’を除き、第１直流電源Ｅ１と絶縁トランスＴＲ１の一次巻線ｎ１が導通するように第１スイッチング素子Ｑ１－第４スイッチング素子Ｑ４を制御している。

制御回路１３は、第５スイッチング素子Ｑ５又は第６スイッチング素子Ｑ６に供給する駆動信号のオン時間とオフ時間の比率で、第１直流部から第２直流部へ供給する電力の電圧または電流を制御する。このように、本実施例（昇圧モード）では、ＰＷＭ方式で第１直流部から第２直流部へ電力伝送する。

制御回路１３は、第５スイッチング素子Ｑ５のオン時間と第８スイッチング素子Ｑ８のオン時間の合計時間（デッドタイムを含まず）が、スイッチング周期ｆｓｗの半分の時間になるように、第５スイッチング素子Ｑ５と第８スイッチング素子Ｑ８を制御する。また制御回路１３は、第６スイッチング素子Ｑ６のオン時間と第７スイッチング素子Ｑ７のオン時間の合計時間（デッドタイムを含まず）が、スイッチング周期ｆｓｗの半分の時間になるように、第６スイッチング素子Ｑ６と第７スイッチング素子Ｑ７を制御する。

図６に示す例では、絶縁トランスＴＲ１の一次巻線ｎ１に流れる電流に、正の直流電流成分が重畳されている。これにより、絶縁トランスＴＲ１に直流偏磁が発生している。図６に示すように第６スイッチングパターンＰ６の期間において、絶縁トランスＴＲ１の一次巻線ｎ１に流れる電流が増加している。具体的には、実線と点線の間の面積に相当する電流成分が直流電流成分として上乗せされている。

この絶縁トランスＴＲ１に流れる直流電流成分を打ち消すために、制御回路１３は、第２ブリッジ回路１２に含まれる一つのスイッチング素子（図６に示す例では、第６スイッチング素子Ｑ６）に供給する駆動信号のデューティ比を調整する。具体的には第６スイッチング素子Ｑ６のオン時間を減らすことにより、当該直流電流成分を相殺することができる。なお、制御回路１３は、第５スイッチング素子Ｑ５のオン時間を増やすことにより、当該直流電流成分を相殺してもよい。なお、絶縁トランスＴＲ１の一次巻線ｎ１に流れる電流に、負の直流電流成分が重畳されている場合、制御回路１３は、第６スイッチング素子Ｑ６のオン時間を増やすことにより、当該直流電流成分を相殺することができる。なお、制御回路１３は、第５スイッチング素子Ｑ５のオン時間を減らすことにより、当該直流電流成分を相殺してもよい。

図６に示す例では、制御回路１３は、第２ブリッジ回路１２に含まれる第６スイッチング素子Ｑ６に供給する駆動信号のデューティ比とともに、第８スイッチング素子Ｑ８に供給する駆動信号のデューティ比を調整している。即ち、制御回路１３は、第２ブリッジ回路１２に含まれるローサイドの第８スイッチング素子Ｑ８と第６スイッチング素子Ｑ６に供給する駆動信号のデューティ比を調整している。

さらに制御回路１３は、ローサイドの第８スイッチング素子Ｑ８と第６スイッチング素子Ｑ６にそれぞれ供給する駆動信号のオン時間の合計時間が、第１ブリッジ回路１１及び第２ブリッジ回路１２のスイッチング周期ｆｓｗの半分の時間になるように、第８スイッチング素子Ｑ８と第６スイッチング素子Ｑ６を制御している。これにより、第８スイッチング素子Ｑ８の同期整流期間を最大化することができ、第８スイッチング素子Ｑ８の同期整流による損失低減効果を最大化することができる。

なお、絶縁トランスＴＲ１に流れる直流電流成分を第５スイッチング素子Ｑ５のオン時間で制御する場合、制御回路１３は、第２ブリッジ回路１２に含まれる第５スイッチング素子Ｑ５に供給する駆動信号のデューティ比とともに、第７スイッチング素子Ｑ７に供給する駆動信号のデューティ比を調整する。即ち、制御回路１３は、第２ブリッジ回路１２に含まれるハイサイドの第７スイッチング素子Ｑ７と第５スイッチング素子Ｑ５に供給する駆動信号のデューティ比を調整する。

さらに制御回路１３は、ハイサイドの第７スイッチング素子Ｑ７と第５スイッチング素子Ｑ５にそれぞれ供給する駆動信号のオン時間の合計時間が、第１ブリッジ回路１１及び第２ブリッジ回路１２のスイッチング周期ｆｓｗの半分の時間になるように、第７スイッチング素子Ｑ７と第５スイッチング素子Ｑ５を制御する。これにより、第７スイッチング素子Ｑ７の同期整流期間を最大化することができ、第７スイッチング素子Ｑ７の同期整流による損失低減効果を最大化することができる。

なお、制御回路１３は第７スイッチング素子Ｑ７及び第８スイッチング素子Ｑ８を、常時オフ状態に制御してもよい。この場合、制御回路１３は、第２ブリッジ回路１２に含まれる一つのスイッチング素子（第６スイッチング素子Ｑ６又は第５スイッチング素子Ｑ５）に供給する駆動信号のデューティ比の調整のみで、絶縁トランスＴＲ１に流れる直流電流成分を打ち消す。この場合、一つのスイッチング素子のみで偏磁抑制制御が可能となるため、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８の駆動制御を簡易化することができる。

図９は、実施例（昇圧モード）に係る、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチングタイミング２を示す図である。図６に示した第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチングタイミング１では、第１直流部から第２直流部へ昇圧して電力を供給する例を説明した。この点、第２直流部から第１直流部へ昇圧して電力を供給することも可能である。第２直流部から第１直流部へ電力伝送する際、第２直流電源Ｅ２の電圧が第１直流電源Ｅ１の電圧以下の場合、昇圧モードになる。この場合、図９に示すように、制御回路１３は、第１スイッチング素子Ｑ１－第４スイッチング素子Ｑ４に供給する駆動信号と、第５スイッチング素子Ｑ５－第８スイッチング素子Ｑ８に供給する駆動信号を入れ替えればよい。第２直流部から第１直流部へ昇圧して電力伝送する場合、制御回路１３は、二次側トランス電流センサ１４ｂにより検出される電流値の直流成分がゼロになるように第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８を制御する。

図１０は、制御回路１３の構成例を示す図である。制御回路１３は、伝送電力制御部１３１、駆動信号生成部１３２及び偏磁抑制制御部１３３を含む。伝送電力制御部１３１は、一次側から二次側へ伝送する電力、又は二次側から一次側へ伝送する電力を制御するための主デューティ値を生成する。偏磁抑制制御部１３３は、絶縁トランスＴＲ１に流れる直流電流成分を打ち消すための補正デューティ値と、主デューティ値を加算して合成デューティ値を生成する。駆動信号生成部１３２は、主デューティ値と合成デューティ値を用いて、第１ブリッジ回路１１及び第２ブリッジ回路１２に含まれる第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８にそれぞれ供給する駆動信号を生成する。

伝送電力制御部１３１は、出力電流制御部１３１ａ、加算部１３１ｂ及びコンバータ電流制御部１３１ｃを含む。偏磁抑制制御部１３３は、減算部１３３ａ、ＰＩ制御部１３３ｂ、加算部１３３ｃ、リミッタ部１３３ｄ、スイッチ部１３３ｅ及び判定部１３３ｆを含む。出力電流制御部１３１ａ及びコンバータ電流制御部１３１ｃには、ＰＩ制御などのフィードバック制御を含む。

第１ローパスフィルタ回路１３４ａ－第４ローパスフィルタ回路１３４ｄは、一次側トランス電流センサ１４ａ、二次側トランス電流センサ１４ｂ、一次側出力電流センサ１４ｃ及び一次側コンバータ電流センサ１４ｄにより検出された電流値の高域成分を減衰させる。

第１ローパスフィルタ回路１３４ａ－第４ローパスフィルタ回路１３４ｄは、抵抗とコンデンサを使用したＲＣフィルタで構成される。第１ローパスフィルタ回路１３４ａ、第２ローパスフィルタ回路１３４ｂ及び第４ローパスフィルタ回路１３４ｄのカットオフ周波数は、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のスイッチング周波数より低く設定される。これにより、検出された電流値の交流成分がカットされ、直流成分を抽出できるようになる。本実施例では、絶縁トランスＴＲ１に流れる直流電流成分をもとに偏磁抑制制御を行うため、絶縁トランスＴＲ１に流れる直流電流成分を高精度に計測する必要がある。

第１サンプル・ホールド回路１３５ａ－第４サンプル・ホールド回路１３５ｄは、第１ローパスフィルタ回路１３４ａ－第４ローパスフィルタ回路１３４ｄによりそれぞれ減衰されたアナログ信号を、所定の周期でサンプリングし、サンプリングしたアナログ信号をデジタル値に変換し、出力する。

伝送電力制御部１３１の出力電流制御部１３１ａは、設定された出力電流指令値（目標電流値）と、一次側出力電流センサ１４ｃにより検出された電流値の直流成分との差分をもとに、コンデンサ補償電流指令値を生成する。加算部１３１ｂは、フィードフォワード用の出力電流指令値と、コンデンサ補償電流指令値を加算する。コンバータ電流制御部１３１ｃは、コンデンサ補償電流指令値と、一次側コンバータ電流センサ１４ｄにより検出された電流値の直流成分との差分をもとに、主デューティ値を生成する。主デューティ値は、駆動信号生成部１３２と偏磁抑制制御部１３３に出力される。本実施例では主デューティ値の範囲は、－１．０～＋１．０に設定される。

偏磁抑制制御部１３３の判定部１３３ｆは、主デューティ値が０以上であるか否か判定する。０以上である場合、スイッチ部１３３ｅは、第２サンプル・ホールド回路１３５ｂの出力値（二次側トランス電流センサ１４ｂにより検出された電流値の直流成分）を選択して減算部１３３ａに出力する。０未満である場合、スイッチ部１３３ｅは、第１サンプル・ホールド回路１３５ａの出力値（一次側トランス電流センサ１４ａにより検出された電流値の直流成分）を選択して減算部１３３ａに出力する。

減算部１３３ａは、設定されたトランス直流電流指令値（通常、ゼロに設定される）から、一次側トランス電流センサ１４ａ又は二次側トランス電流センサ１４ｂにより検出された電流値の直流成分を減算して、両者の偏差を算出する。ＰＩ制御部１３３ｂは、当該偏差をもとに補正デューティ値を生成する。なお、ＰＩ制御の代わりに、Ｐ制御又はＰＩＤ制御を用いてもよい。Ｐ制御では比例項を制御でき、Ｉ制御では積分項を制御でき、Ｄ制御では微分項を制御できる。

加算部１３３ｃは、補正デューティ値と、伝送電力制御部１３１により生成された主デューティ値を加算して合成デューティ値を生成する。リミッタ部１３３ｄは、合成デューティ値を－１．０～＋１．０の範囲に制限する。例えば、合成デューティ値が－１．０より小さい場合、リミッタ部１３３ｄは合成デューティ値を－１に補正する。合成デューティ値が＋１．０より大きい場合、リミッタ部１３３ｄは合成デューティ値を＋１に補正する。リミッタ部１３３ｄを通過した合成デューティ値は、駆動信号生成部１３２に出力される。

図１１は、図１０の駆動信号生成部１３２の構成例を示す図である。駆動信号生成部１３２は、モード判定部１３２ａ及びＰＷＭ制御部１３２ｂを含む。ＰＷＭ制御部１３２ｂには、主デューティ値、０％固定デューティ値、５０％固定デューティ値、合成デューティ値が入力される。モード判定部１３２ａは、主デューティ値をもとに動作モードを判定し、判定した動作モードをＰＷＭ制御部１３２ｂに出力する。

図１２は、ＰＷＭ制御部１３２ｂの動作モードをまとめた図である。動作モード（１）は、二次側から一次側へ昇圧して電力を伝送するモードである（図９のタイミングチャート参照）。動作モード（２）は、二次側から一次側へ降圧して電力を伝送するモードである（図５のタイミングチャート参照）。動作モード（３）は、一次側から二次側へ降圧して電力を伝送するモードである（図２のタイミングチャート参照）。動作モード（４）は、一次側から二次側へ昇圧して電力を伝送するモードである（図６のタイミングチャート参照）。

主デューティ値が、１．０以下で、（０．５－デッドタイム×スイッチング周波数）の値以上である場合、モード判定部１３２ａは動作モード（１）と判定する。

主デューティ値が、（０．５－デッドタイム×スイッチング周波数）の値未満で、０以上である場合、モード判定部１３２ａは動作モード（２）と判定する。

主デューティ値が、０未満で、（－０．５－デッドタイム×スイッチング周波数）の値より大きい場合、モード判定部１３２ａは動作モード（３）と判定する。

主デューティ値が、（－０．５－デッドタイム×スイッチング周波数）未満で、－１．０以上である場合、モード判定部１３２ａは動作モード（４）と判定する。

動作モード（１）と判定された場合、ＰＷＭ制御部１３２ｂは、第１スイッチング素子Ｑ１のデューティ値を主デューティ値に設定し、第２スイッチング素子Ｑ２のデューティ値を合成デューティ値に設定し、第３スイッチング素子Ｑ３のデューティ値を（５０％固定デューティ値－主デューティ値）に設定し、第４スイッチング素子Ｑ４のデューティ値を（５０％固定デューティ値－合成デューティ値）に設定し、第５スイッチング素子Ｑ５－第８スイッチング素子Ｑ８のデューティ値を５０％固定デューティ値に設定する。

動作モード（２）と判定された場合、ＰＷＭ制御部１３２ｂは、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２のデューティ値を０％固定デューティ値に設定し、第３スイッチング素子Ｑ３のデューティ値を（５０％固定デューティ値－主デューティ値）に設定し、第４スイッチング素子Ｑ４のデューティ値を（５０％固定デューティ値－合成デューティ値）に設定し、第５スイッチング素子Ｑ５のデューティ値を合成デューティ値に設定し、第６スイッチング素子Ｑ６のデューティ値を主デューティ値に設定し、第７スイッチング素子Ｑ７及び第８スイッチング素子Ｑ８のデューティ値を５０％固定デューティ値に設定する。

動作モード（３）と判定された場合、ＰＷＭ制御部１３２ｂは、第１スイッチング素子Ｑ１のデューティ値を合成デューティ値に設定し、第２スイッチング素子Ｑ２のデューティ値を主デューティ値に設定し、第３スイッチング素子Ｑ３及び第４スイッチング素子Ｑ４のデューティ値を５０％固定デューティ値に設定し、第５スイッチング素子Ｑ５及び第６スイッチング素子Ｑ６のデューティ値を０％固定デューティ値に設定し、第７スイッチング素子Ｑ７のデューティ値を（５０％固定デューティ値－主デューティ値）に設定し、第８スイッチング素子Ｑ８のデューティ値を（５０％固定デューティ値－合成デューティ値）に設定する。

動作モード（４）と判定された場合、ＰＷＭ制御部１３２ｂは、第１スイッチング素子Ｑ１－第４スイッチング素子Ｑ４のデューティ値を５０％固定デューティ値に設定し、第５スイッチング素子Ｑ５のデューティ値を主デューティ値に設定し、第６スイッチング素子Ｑ６のデューティ値を合成デューティ値に設定し、第７スイッチング素子Ｑ７のデューティ値を（５０％固定デューティ値－主デューティ値）に設定し、第８スイッチング素子Ｑ８のデューティ値を（５０％固定デューティ値－合成デューティ値）に設定する。

ＰＷＭ制御部１３２ｂは、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のデューティ値とキャリア波の比較結果をもとに、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８に供給するＰＷＭ信号を生成する。キャリア波として通常、三角波または矩形波が使用される。

図１０に示した偏磁抑制制御部１３３は、主デューティ値が０以上の場合、二次側トランス電流センサ１４ｂにより検出された電流値の直流成分をもとに補正デューティ値を生成し、主デューティ値が０未満の場合、一次側トランス電流センサ１４ａにより検出された電流値の直流成分をもとに補正デューティ値を生成した。この場合、主デューティ値が０以上で二次側から一次側への電力伝送、主デューティ値が０未満で一次側から二次側への電力伝送になる。

この点、主デューティ値の正負の関係を逆に設計してもよい。即ち、偏磁抑制制御部１３３は、主デューティ値が０以上の場合、一次側トランス電流センサ１４ａにより検出された電流値の直流成分をもとに補正デューティ値を生成し、主デューティ値が０未満の場合、二次側トランス電流センサ１４ｂにより検出された電流値の直流成分をもとに補正デューティ値を生成してもよい。この場合、主デューティ値が０以上で一次側から二次側への電力伝送、主デューティ値が０未満で二次側から一次側への電力伝送になる。

図１０において、伝送電力制御部１３１及び偏磁抑制制御部１３３は、マイクロコンピュータによるソフトウェア処理で実現されてもよい。駆動信号生成部１３２は、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のデューティ値の決定までは、マイクロコンピュータによるソフトウェア処理で実現され、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８のデューティ値とキャリア波との比較処理はコンパレータでハードウェア的に実現されてもよい。

第１ローパスフィルタ回路１３４ａ－第４ローパスフィルタ回路１３４ｄはアナログ素子で構成されることが好ましい。理論的には、マイクロコンピュータによる電流値の積分演算でも実現可能であるが、サンプリング周波数を高速化する必要があり、設計コストが増大する。ローパスフィルタをアナログ素子で構成すれば、サンプリング周波数を高速化する必要がなく、第１サンプル・ホールド回路１３５ａ－第４サンプル・ホールド回路１３５ｄとマイクロコンピュータのコストの増大を抑制することができる。

一次側トランス電流センサ１４ａにより検出された電流値の直流成分、及び二次側トランス電流センサ１４ｂにより検出された電流値の直流成分の少なくとも一方が、設定された閾値を超えた場合、第１ブリッジ回路１１及び第２ブリッジ回路１２のスイッチング動作が緊急停止する仕組みが導入されていてもよい。

例えば、偏磁抑制制御部１３３は、絶縁トランスＴＲ１に流れる電流の直流成分が閾値を超えた場合、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８を全オフ状態に制御することを指示する緊急停止信号をＰＷＭ制御部１３２ｂに出力する。また、第１ローパスフィルタ回路１３４ａ及び第２ローパスフィルタ回路１３４ｂと、第１サンプル・ホールド回路１３５ａ及び第２サンプル・ホールド回路１３５ｂとの間に過電流検出回路（不図示）を設けてもよい。この場合、過電流検出回路は、閾値を超える過電流を検出した場合、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８を全オフ状態に制御することを指示する緊急停止信号をＰＷＭ制御部１３２ｂに出力する。

ＰＷＭ制御部１３２ｂは緊急停止信号を受信すると、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８を全オフ状態に制御して、電力変換装置１の動作を強制的に停止させる。電力変換装置１が強制停止すると、制御回路１３は、アラームを鳴らす、又はアラートランプを点灯させることにより、強制停止をユーザに通知する。

以上説明したように本実施の形態によれば、絶縁トランスＴＲ１の偏磁を抑制することができ、偏磁による損失増加、過電流保護停止、機器故障等を防止することができる。絶縁トランスＴＲ１に対して直列に、偏磁抑制用のコンデンサを接続する必要がないため、回路の大型化及び高コスト化を抑制することができる。

以上、本開示を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本開示の範囲にあることは当業者に理解されるところである。

上記実施の形態では、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８にＩＧＢＴまたはＭＯＳＦＥＴを使用する例を想定した。この点、第１スイッチング素子Ｑ１－第８スイッチング素子Ｑ８に、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）、ダイヤモンド（Ｃ）等を使用したワイドバンドギャップ半導体で構成されたスイッチング素子を使用してもよい。

なお、実施の形態は、以下の項目によって特定されてもよい。

［項目１］
一次側の直流電圧を交流電圧に変換する第１ブリッジ回路（１１）と、
二次側の直流電圧を交流電圧に変換する第２ブリッジ回路（１２）と、
前記第１ブリッジ回路（１１）の交流端子と、前記第２ブリッジ回路（１２）の交流端子との間に接続されるトランス（ＴＲ１）と、
前記第１ブリッジ回路（１１）の交流端子と前記トランス（ＴＲ１）の一次巻線（ｎ１）の間に、直列に接続または形成された第１インダクタンス（Ｌ１）と、
前記第２ブリッジ回路（１２）の交流端子と前記トランス（ＴＲ１）の二次巻線（ｎ２）の間に、直列に接続または形成された第２インダクタンス（Ｌ２）と、
前記トランス（ＴＲ１）の一次巻線（ｎ１）に流れる電流を検出する第１電流センサ（１４ａ）と、
前記トランス（ＴＲ１）の二次巻線（ｎ２）に流れる電流を検出する第２電流センサ（１４ｂ）と、
前記第１ブリッジ回路（１１）及び前記第２ブリッジ回路（１２）に含まれる複数のスイッチング素子（Ｑ１－Ｑ８）を制御する制御回路（１３）と、を備え、
前記制御回路（１３）は、
前記第１ブリッジ回路（１１）の直流端子に接続された一次側の直流部（Ｅ１、Ｃａ）から、前記第２ブリッジ回路（１２）の直流端子に接続された二次側の直流部（Ｅ２、Ｃｂ）へ降圧または昇圧して電力を伝送する場合、前記第１電流センサ（１４ａ）により検出される前記トランス（ＴＲ１）に流れる電流の直流成分を打ち消すように、前記第１ブリッジ回路（１１）及び前記第２ブリッジ回路（１２）に含まれる複数のスイッチング素子（Ｑ１－Ｑ８）の少なくとも一つのスイッチング素子に供給する駆動信号のオン時間とオフ時間の比率を制御することを特徴とする電力変換装置（１）。
これによれば、電流センサ（１４ａ、１４ｂ）とスイッチング素子（Ｑ１－Ｑ８）の制御で偏磁を抑制でき、コスト及び回路面積を増大させずに偏磁を抑制することができる。
［項目２］
前記制御回路（１３）は、
前記一次側の直流部（Ｅ１、Ｃａ）から前記二次側の直流部（Ｅ２、Ｃｂ）へ降圧して電力を伝送する場合、前記トランス（ＴＲ１）に流れる電流の直流成分を打ち消すように、前記第１ブリッジ回路（１１）に含まれる一つのスイッチング素子に供給する駆動信号のオン時間とオフ時間の比率を制御することを特徴とする項目１に記載の電力変換装置（１）。
これによれば、一つのスイッチング素子の制御で、偏磁抑制を簡易に実現することができる。
［項目３］
前記制御回路（１３）は、
前記一次側の直流部（Ｅ１、Ｃａ）から前記二次側の直流部（Ｅ２、Ｃｂ）へ降圧して電力を伝送する場合、前記トランス（ＴＲ１）に流れる電流の直流成分を打ち消すように、前記第１ブリッジ回路（１１）に含まれる一つのスイッチング素子に供給する駆動信号のオン時間とオフ時間の比率と、前記第２ブリッジ回路（１２）に含まれる一つのスイッチング素子に供給する駆動信号のオン時間とオフ時間の比率を制御することを特徴とする項目１に記載の電力変換装置（１）。
これによれば、同期整流を行いつつ、一次側の一つのスイッチング素子と二次側の一つのスイッチング素子の制御で、偏磁抑制を実現することができる。
［項目４］
前記制御回路（１３）は、
前記第１ブリッジ回路（１１）に含まれる一つのスイッチング素子に供給する駆動信号のオン時間と、前記第２ブリッジ回路（１２）に含まれる一つのスイッチング素子に供給する駆動信号のオン時間と、デッドタイムの合計時間が、前記第１ブリッジ回路（１１）及び前記第２ブリッジ回路（１２）のスイッチング周期の半分の時間になるように、前記第１ブリッジ回路（１１）に含まれる一つのスイッチング素子と前記第２ブリッジ回路（１２）に含まれる一つのスイッチング素子を制御することを特徴とする項目３に記載の電力変換装置（１）。
これによれば、同期整流による損失低減効果を最大化しつつ、一次側の一つのスイッチング素子と二次側の一つのスイッチング素子の制御で、偏磁抑制を実現することができる。
［項目５］
前記制御回路（１３）は、
前記一次側の直流部（Ｅ１、Ｃａ）から前記二次側の直流部（Ｅ２、Ｃｂ）へ昇圧して電力を伝送する場合、前記トランス（ＴＲ１）に流れる電流の直流成分を打ち消すように、前記第２ブリッジ回路（１２）に含まれる一つのスイッチング素子に供給する駆動信号のオン時間とオフ時間の比率を制御することを特徴とする項目１に記載の電力変換装置（１）。
これによれば、一つのスイッチング素子の制御で、偏磁抑制を簡易に実現することができる。
［項目６］
前記制御回路（１３）は、
前記一次側の直流部（Ｅ１、Ｃａ）から前記二次側の直流部（Ｅ２、Ｃｂ）へ昇圧して電力を伝送する場合、前記トランス（ＴＲ１）に流れる電流の直流成分を打ち消すように、前記第２ブリッジ回路（１２）のハイサイド又はローサイドの二つのスイッチング素子に供給する駆動信号のオン時間とオフ時間の比率を制御することを特徴とする項目１に記載の電力変換装置（１）。
これによれば、同期整流を行いつつ、二次側のハイサイド又はローサイドの二つのスイッチング素子の制御で、偏磁抑制を実現することができる。
［項目７］
前記制御回路（１３）は、
前記第２ブリッジ回路（１２）のハイサイド又はローサイドの二つのスイッチング素子にそれぞれ供給する駆動信号のオン時間の合計時間が、前記第１ブリッジ回路（１１）及び前記第２ブリッジ回路（１２）のスイッチング周期の半分の時間になるように、前記第２ブリッジ回路（１２）のハイサイド又はローサイドの二つのスイッチング素子を制御することを特徴とする項目６に記載の電力変換装置（１）。
これによれば、同期整流による損失低減効果を最大化しつつ、二次側のハイサイド又はローサイドの二つのスイッチング素子の制御で、偏磁抑制を実現することができる。
［項目８］
前記制御回路（１３）は、
前記二次側の直流部（Ｅ２、Ｃｂ）から前記一次側の直流部（Ｅ１、Ｃａ）へ降圧または昇圧して電力を伝送する場合、前記第２電流センサ（１４ｂ）により検出される前記トランス（ＴＲ１）に流れる電流の直流成分を打ち消すように、前記第１ブリッジ回路（１１）及び前記第２ブリッジ回路（１２）に含まれる複数のスイッチング素子の少なくとも一つのスイッチング素子に供給する駆動信号のオン時間とオフ時間の比率を制御することを特徴とする項目１から７のいずれか１項に記載の電力変換装置（１）。
これによれば、双方向動作のいずれにおいても、偏磁を抑制することができる。
［項目９］
前記制御回路（１３）は、
伝送する電力を制御するための主デューティ値を生成する第１制御部（１３１）と、
前記トランス（ＴＲ１）に流れる電流の直流成分を打ち消すための補正デューティ値と、前記主デューティ値を加算した合成デューティ値を生成する第２制御部（１３３）と、
前記主デューティ値と前記合成デューティ値を用いて、前記第１ブリッジ回路（１１）及び前記第２ブリッジ回路（１２）に含まれる複数のスイッチング素子（Ｑ１－Ｑ８）にそれぞれ供給する駆動信号を生成する駆動信号生成部（１３２）と、
を含むことを特徴とする項目１から８のいずれか１項に記載の電力変換装置（１）。
これによれば、主デューティ値を生成する第１制御部（１３１）と、合成デューティ値を生成する第２制御部（１３３）を独立に構築することで、偏磁抑制機能をシンプルに実装することができる。
［項目１０］
前記第２制御部（１３３）は、
前記主デューティ値がゼロ以上の場合、前記第１電流センサ（１４ａ）により検出された電流値の直流成分をもとに前記補正デューティ値を生成し、前記主デューティ値がゼロ未満の場合、前記第２電流センサ（１４ｂ）により検出された電流値の直流成分をもとに前記補正デューティ値を生成する、
又は、前記主デューティ値がゼロ以上の場合は、前記第２電流センサ（１４ｂ）により検出された電流値の直流成分をもとに前記補正デューティ値を生成し、前記主デューティ値がゼロ未満の場合は、前記第１電流センサ（１４ａ）により検出された電流値の直流成分をもとに前記補正デューティ値を生成することを特徴とする項目９に記載の電力変換装置（１）。
これによれば、第１電流センサ（１４ａ）と第２電流センサ（１４ｂ）の検出値を切り替えて使用することで、双方向動作が可能となる。
［項目１１］
前記制御回路（１３）は、
前記第１電流センサ（１４ａ）により検出された電流値の高域成分を減衰させる第１ローパスフィルタ（１３４ａ）と、
前記第２電流センサ（１４ｂ）により検出された電流値の高域成分を減衰させる第２ローパスフィルタ（１３４ｂ）と、をさらに含み、
前記第１ローパスフィルタ（１３４ａ）及び前記第２ローパスフィルタ（１３４ｂ）のカットオフ周波数は、前記第１ブリッジ回路（１１）及び前記第２ブリッジ回路（１２）に含まれる複数のスイッチング素子（Ｑ１－Ｑ８）のスイッチング周波数より低く設定されることを特徴とする項目１０に記載の電力変換装置（１）。
これによれば、トランス（ＴＲ１）に流れる電流の交流成分をカットし、直流成分を抽出することができる。
［項目１２］
前記第１電流センサ（１４ａ）により検出された電流値の直流成分、及び前記第２電流センサ（１４ｂ）により検出された電流値の直流成分の少なくとも一方が、設定された閾値を超えた場合、前記第１ブリッジ回路（１１）及び前記第２ブリッジ回路（１２）のスイッチング動作が停止することを特徴とする項目１から１１のいずれか１項に記載の電力変換装置（１）。
これによれば、偏磁抑制制御でも直流成分を抑制できない場合は運転停止することで、回路故障を防止することができる。

Ｅ１ 第１直流電源、 Ｅ２ 第２直流電源、 １ 電力変換装置、 １１ 第１ブリッジ回路、 １２ 第２ブリッジ回路、 １３ 制御回路、 １４ａ 一次側トランス電流センサ、 １４ｂ 二次側トランス電流センサ、 １４ｃ 一次側出力電流センサ、 １４ｄ 一次側コンバータ電流センサ、 Ｑ１－Ｑ８ スイッチング素子、 Ｄ１－Ｄ８ ダイオード、 Ｃ１－Ｃ８ 容量、 Ｌ１ 第１インダクタンス、 Ｌ２ 第２インダクタンス、 ＴＲ１ 絶縁トランス、 ｎ１ 一次巻線、 ｎ２ 二次巻線、 Ｃａ 一次側コンデンサ、 Ｃｂ 二次側コンデンサ、 １３１ 伝送電力制御部、 １３１ａ 出力電流制御部、 １３１ｂ 加算部、 １３１ｃ コンバータ電流制御部、 １３２ 駆動信号生成部、 １３２ａ モード判定部、 １３２ｂ ＰＷＭ制御部、 １３３ 偏磁抑制制御部、 １３３ａ 減算部、 １３３ｂ ＰＩ制御部、 １３３ｃ 加算部、 １３３ｄ リミッタ部、 １３３ｅ スイッチ部、 １３３ｆ 判定部、 １３４ａ－１３４ｄ ローパスフィルタ回路、 １３５ａ－１３５ｄ サンプル・ホールド回路。

Claims (12)

1. 一次側の直流電圧を交流電圧に変換する第１ブリッジ回路と、
   二次側の直流電圧を交流電圧に変換する第２ブリッジ回路と、
   前記第１ブリッジ回路の交流端子と、前記第２ブリッジ回路の交流端子との間に接続されるトランスと、
   前記第１ブリッジ回路の交流端子と前記トランスの一次巻線の間に、直列に接続または形成された第１インダクタンスと、
   前記第２ブリッジ回路の交流端子と前記トランスの二次巻線の間に、直列に接続または形成された第２インダクタンスと、
   前記トランスの一次巻線に流れる電流を検出する第１電流センサと、
   前記トランスの二次巻線に流れる電流を検出する第２電流センサと、
   前記第１ブリッジ回路及び前記第２ブリッジ回路に含まれる複数のスイッチング素子を制御する制御回路と、を備え、
   前記制御回路は、
   前記第１ブリッジ回路の直流端子に接続された一次側の直流部から、前記第２ブリッジ回路の直流端子に接続された二次側の直流部へ、前記一次側の直流部と前記トランスの一次巻線が導通している状態と、前記トランスの一次巻線の両端が前記第１ブリッジ回路内で短絡する状態を交互に繰り返し、前記第２ブリッジ回路を整流状態とすることで降圧する、または前記一次側の直流部と前記トランスの一次巻線を導通状態とし、前記トランスの二次巻線の両端が前記第２ブリッジ回路内で短絡する状態と、前記第２ブリッジ回路を整流状態とする状態を交互に繰り返すことで昇圧して電力を伝送する場合、前記第１電流センサにより検出される前記トランスに流れる電流の直流成分を打ち消すように、前記第１ブリッジ回路及び前記第２ブリッジ回路に含まれる複数のスイッチング素子の少なくとも一つのスイッチング素子に供給する駆動信号のオン時間とオフ時間の比率を制御することを特徴とする電力変換装置。
2. 前記制御回路は、
   前記一次側の直流部から前記二次側の直流部へ降圧して電力を伝送する場合、前記トランスに流れる電流の直流成分を打ち消すように、前記第１ブリッジ回路に含まれる一つのスイッチング素子に供給する駆動信号のオン時間とオフ時間の比率を制御することを特徴とする請求項１に記載の電力変換装置。
3. 前記制御回路は、
   前記一次側の直流部から前記二次側の直流部へ降圧して電力を伝送する場合、前記トランスに流れる電流の直流成分を打ち消すように、前記第１ブリッジ回路に含まれる一つのスイッチング素子に供給する駆動信号のオン時間とオフ時間の比率と、前記第２ブリッジ回路に含まれる一つのスイッチング素子に供給する駆動信号のオン時間とオフ時間の比率を制御することを特徴とする請求項１に記載の電力変換装置。
4. 一次側の直流電圧を交流電圧に変換する第１ブリッジ回路と、
   二次側の直流電圧を交流電圧に変換する第２ブリッジ回路と、
   前記第１ブリッジ回路の交流端子と、前記第２ブリッジ回路の交流端子との間に接続されるトランスと、
   前記第１ブリッジ回路の交流端子と前記トランスの一次巻線の間に、直列に接続または形成された第１インダクタンスと、
   前記第２ブリッジ回路の交流端子と前記トランスの二次巻線の間に、直列に接続または形成された第２インダクタンスと、
   前記トランスの一次巻線に流れる電流を検出する第１電流センサと、
   前記トランスの二次巻線に流れる電流を検出する第２電流センサと、
   前記第１ブリッジ回路及び前記第２ブリッジ回路に含まれる複数のスイッチング素子を制御する制御回路と、を備え、
   前記制御回路は、
   前記第１ブリッジ回路の直流端子に接続された一次側の直流部から、前記第２ブリッジ回路の直流端子に接続された二次側の直流部へ降圧して電力を伝送する場合、前記第１電流センサにより検出される前記トランスに流れる電流の直流成分を打ち消すように、前記第１ブリッジ回路に含まれる一つのスイッチング素子に供給する駆動信号のオン時間とオフ時間の比率と、前記第２ブリッジ回路に含まれる一つのスイッチング素子に供給する駆動信号のオン時間とオフ時間の比率を制御し、
   前記制御回路は、
   前記第１ブリッジ回路に含まれる一つのスイッチング素子に供給する駆動信号のオン時間と、前記第２ブリッジ回路に含まれる一つのスイッチング素子に供給する駆動信号のオン時間と、デッドタイムの合計時間が、前記第１ブリッジ回路及び前記第２ブリッジ回路のスイッチング周期の半分の時間になるように、前記第１ブリッジ回路に含まれる一つのスイッチング素子と前記第２ブリッジ回路に含まれる一つのスイッチング素子を制御することを特徴とする電力変換装置。
5. 前記制御回路は、
   前記一次側の直流部から前記二次側の直流部へ昇圧して電力を伝送する場合、前記トランスに流れる電流の直流成分を打ち消すように、前記第２ブリッジ回路に含まれる一つのスイッチング素子に供給する駆動信号のオン時間とオフ時間の比率を制御することを特徴とする請求項１に記載の電力変換装置。
6. 前記制御回路は、
   前記一次側の直流部から前記二次側の直流部へ昇圧して電力を伝送する場合、前記トランスに流れる電流の直流成分を打ち消すように、前記第２ブリッジ回路のハイサイド又はローサイドの二つのスイッチング素子に供給する駆動信号のオン時間とオフ時間の比率を制御することを特徴とする請求項１に記載の電力変換装置。
7. 一次側の直流電圧を交流電圧に変換する第１ブリッジ回路と、
   二次側の直流電圧を交流電圧に変換する第２ブリッジ回路と、
   前記第１ブリッジ回路の交流端子と、前記第２ブリッジ回路の交流端子との間に接続されるトランスと、
   前記第１ブリッジ回路の交流端子と前記トランスの一次巻線の間に、直列に接続または形成された第１インダクタンスと、
   前記第２ブリッジ回路の交流端子と前記トランスの二次巻線の間に、直列に接続または形成された第２インダクタンスと、
   前記トランスの一次巻線に流れる電流を検出する第１電流センサと、
   前記トランスの二次巻線に流れる電流を検出する第２電流センサと、
   前記第１ブリッジ回路及び前記第２ブリッジ回路に含まれる複数のスイッチング素子を制御する制御回路と、を備え、
   前記制御回路は、
   前記第１ブリッジ回路の直流端子に接続された一次側の直流部から、前記第２ブリッジ回路の直流端子に接続された二次側の直流部へ降圧して電力を伝送する場合、前記第１電流センサにより検出される前記トランスに流れる電流の直流成分を打ち消すように、前記第１ブリッジ回路に含まれる一つのスイッチング素子に供給する駆動信号のオン時間とオフ時間の比率と、前記第２ブリッジ回路に含まれる一つのスイッチング素子に供給する駆動信号のオン時間とオフ時間の比率を制御し、
   前記制御回路は、
   前記第２ブリッジ回路のハイサイド又はローサイドの二つのスイッチング素子にそれぞれ供給する駆動信号のオン時間の合計時間が、前記第１ブリッジ回路及び前記第２ブリッジ回路のスイッチング周期の半分の時間になるように、前記第２ブリッジ回路のハイサイド又はローサイドの二つのスイッチング素子を制御することを特徴とする電力変換装置。
8. 前記制御回路は、
   前記二次側の直流部から前記一次側の直流部へ降圧または昇圧して電力を伝送する場合、前記第２電流センサにより検出される前記トランスに流れる電流の直流成分を打ち消すように、前記第１ブリッジ回路及び前記第２ブリッジ回路に含まれる複数のスイッチング素子の少なくとも一つのスイッチング素子に供給する駆動信号のオン時間とオフ時間の比率を制御することを特徴とする請求項１から７のいずれか１項に記載の電力変換装置。
9. 前記制御回路は、
   伝送する電力を制御するための主デューティ値を生成する第１制御部と、
   前記トランスに流れる電流の直流成分を打ち消すための補正デューティ値と、前記主デューティ値を加算した合成デューティ値を生成する第２制御部と、
   前記主デューティ値と前記合成デューティ値を用いて、前記第１ブリッジ回路及び前記第２ブリッジ回路に含まれる複数のスイッチング素子にそれぞれ供給する駆動信号を生成する駆動信号生成部と、
   を含むことを特徴とする請求項１から８のいずれか１項に記載の電力変換装置。
10. 一次側の直流電圧を交流電圧に変換する第１ブリッジ回路と、
    二次側の直流電圧を交流電圧に変換する第２ブリッジ回路と、
    前記第１ブリッジ回路の交流端子と、前記第２ブリッジ回路の交流端子との間に接続されるトランスと、
    前記第１ブリッジ回路の交流端子と前記トランスの一次巻線の間に、直列に接続または形成された第１インダクタンスと、
    前記第２ブリッジ回路の交流端子と前記トランスの二次巻線の間に、直列に接続または形成された第２インダクタンスと、
    前記トランスの一次巻線に流れる電流を検出する第１電流センサと、
    前記トランスの二次巻線に流れる電流を検出する第２電流センサと、
    前記第１ブリッジ回路及び前記第２ブリッジ回路に含まれる複数のスイッチング素子を制御する制御回路と、を備え、
    前記制御回路は、
    前記第１ブリッジ回路の直流端子に接続された一次側の直流部から、前記第２ブリッジ回路の直流端子に接続された二次側の直流部へ降圧して電力を伝送する場合、前記第１電流センサにより検出される前記トランスに流れる電流の直流成分を打ち消すように、前記第１ブリッジ回路に含まれる一つのスイッチング素子に供給する駆動信号のオン時間とオフ時間の比率と、前記第２ブリッジ回路に含まれる一つのスイッチング素子に供給する駆動信号のオン時間とオフ時間の比率を制御し、
    前記制御回路は、
    伝送する電力を制御するための主デューティ値を生成する第１制御部と、
    前記トランスに流れる電流の直流成分を打ち消すための補正デューティ値と、前記主デューティ値を加算した合成デューティ値を生成する第２制御部と、
    前記主デューティ値と前記合成デューティ値を用いて、前記第１ブリッジ回路及び前記第２ブリッジ回路に含まれる複数のスイッチング素子にそれぞれ供給する駆動信号を生成する駆動信号生成部と、を含み、
    前記第２制御部は、
    前記主デューティ値がゼロ以上の場合、前記第１電流センサにより検出された電流値の直流成分をもとに前記補正デューティ値を生成し、前記主デューティ値がゼロ未満の場合、前記第２電流センサにより検出された電流値の直流成分をもとに前記補正デューティ値を生成する、
    又は、前記主デューティ値がゼロ以上の場合は、前記第２電流センサにより検出された電流値の直流成分をもとに前記補正デューティ値を生成し、前記主デューティ値がゼロ未満の場合は、前記第１電流センサにより検出された電流値の直流成分をもとに前記補正デューティ値を生成することを特徴とする電力変換装置。
11. 前記制御回路は、
    前記第１電流センサにより検出された電流値の高域成分を減衰させる第１ローパスフィルタと、
    前記第２電流センサにより検出された電流値の高域成分を減衰させる第２ローパスフィルタと、をさらに含み、
    前記第１ローパスフィルタ及び前記第２ローパスフィルタのカットオフ周波数は、前記第１ブリッジ回路及び前記第２ブリッジ回路に含まれる複数のスイッチング素子のスイッチング周波数より低く設定されることを特徴とする請求項１０に記載の電力変換装置。
12. 前記第１電流センサにより検出された電流値の直流成分、及び前記第２電流センサにより検出された電流値の直流成分の少なくとも一方が、設定された閾値を超えた場合、前記第１ブリッジ回路及び前記第２ブリッジ回路のスイッチング動作が停止することを特徴とする請求項１から１１のいずれか１項に記載の電力変換装置。

Images