JP7449663B2 - 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 - Google Patents

固体撮像素子、撮像装置、および、固体撮像素子の制御方法 Download PDF

Info

Publication number
JP7449663B2
JP7449663B2 JP2019168602A JP2019168602A JP7449663B2 JP 7449663 B2 JP7449663 B2 JP 7449663B2 JP 2019168602 A JP2019168602 A JP 2019168602A JP 2019168602 A JP2019168602 A JP 2019168602A JP 7449663 B2 JP7449663 B2 JP 7449663B2
Authority
JP
Japan
Prior art keywords
voltage
comparison result
counter
upper limit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019168602A
Other languages
English (en)
Other versions
JP2020072471A (ja
Inventor
弘博 朱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to PCT/JP2019/038136 priority Critical patent/WO2020090311A1/ja
Priority to US17/287,815 priority patent/US11950009B2/en
Publication of JP2020072471A publication Critical patent/JP2020072471A/ja
Application granted granted Critical
Publication of JP7449663B2 publication Critical patent/JP7449663B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/47—Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Description

本技術は、固体撮像素子、撮像装置、および、固体撮像素子の制御方法に関する。詳しくは、光量の変化量が閾値を超えた旨を検出する固体撮像素子、撮像装置、および、固体撮像素子の制御方法に関する。
従来より、垂直同期信号などの同期信号に同期して画像データ（フレーム）を撮像する同期型の固体撮像素子が、撮像装置などにおいて用いられている。この一般的な同期型の固体撮像素子では、同期信号の周期（例えば、１／６０秒）ごとにしか画像データを取得することができないため、交通やロボットなどに関する分野において、より高速な処理が要求された場合に対応することが困難になる。そこで、画素アドレスごとに、その画素の光量の変化量が閾値を超えた旨をアドレスイベントとしてリアルタイムに検出する検出回路を設けた非同期型の固体撮像素子が提案されている（例えば、特許文献１参照。）。このように、画素毎にアドレスイベントを検出する固体撮像素子は、ＤＶＳ（Dynamic Vision Sensor）と呼ばれる。このＤＶＳ内の検出回路は、入射光の変化量に応じた電圧信号と、閾値を示す閾値電圧とを比較することにより、アドレスイベントの有無を検出する。
特表２０１６－５３３１４０号公報
上述の非同期型の固体撮像素子（すなわち、ＤＶＳ）では、同期型の固体撮像素子よりも遥かに高速にデータを生成して出力する。このため、例えば、交通分野において、人や障害物を画像認識する処理が高速に実行される。しかしながら、検出精度の向上を目的として閾値を調整する際に、調整が完了するまでに一定の時間を要するという問題がある。これは、閾値を示す閾値電圧を変更すると、変更後の電圧が安定するまでに時間がかかるためである。
本技術はこのような状況に鑑みて生み出されたものであり、光量の変化量と閾値とを比較する固体撮像素子において、閾値の調整に要する時間を短くすることを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、入射光の変化量に応じたアナログ信号と所定の電圧範囲の境界を示す所定電圧とを比較して比較結果を電圧比較結果として出力する電圧比較部と、上記アナログ信号が上記電圧範囲外であることを示す上記電圧比較結果が出力されるたびに計数値を計数する計数部とを具備する固体撮像素子、および、その制御方法である。これにより、入射光の変化量に応じた計数値が計数されるという作用をもたらす。
また、この第１の側面において、所定の制御信号を供給する制御回路をさらに具備し、上記計数部は、上記制御信号に従って上記計数値を示す複数のビットのいずれかを選択して出力してもよい。これにより、閾値に対応するビットが検出信号として出力されるという作用をもたらす。
また、この第１の側面において、上記所定電圧は、上記電圧範囲の上限を示す上限電圧と上記電圧範囲の下限を示す下限電圧とを含み、上記計数部は、上記アナログ信号が上記上限電圧より高い旨を示す上記電圧比較結果が出力されるたびに計数値を計数する上限側カウンタと、上記アナログ信号が上記下限電圧より低い旨を示す上記電圧比較結果が出力されるたびに計数値を計数する下限側カウンタとを備えてもよい。これにより、入射光の増大量に応じた計数値と、減少量に応じた計数値とが計数されるという作用をもたらす。
また、この第１の側面において、前記所定電圧は、互いに異なる上限電圧および下限電圧のいずれかに変動する可変電圧であり、前記計数部は、前記可変電圧の値を示す極性信号に従って前記電圧比較部と前記上限カウンタとの間の経路を開閉する上限側スイッチと、前記極性信号に従って前記電圧比較部と前記下限カウンタとの間の経路を開閉する下限側スイッチとをさらに備えてもよい。これにより、可変電圧とアナログ信号とが比較されるという作用をもたらす。
また、この第１の側面において、上記入射光の光量に応じた画素信号と所定の参照信号とを比較して比較結果を参照信号比較結果として出力する参照信号比較部をさらに具備し、上記計数部は、上記電圧比較結果と上記参照信号比較結果とのいずれかを選択する選択部と、上記選択された比較結果に基づいて上記計数値を計数するカウンタとを備えてもよい。これにより、画像データが撮像されるという作用をもたらす。
また、この第１の側面において、上記所定電圧は、上記電圧範囲の上限を示す上限電圧と上記電圧範囲の下限を示す下限電圧とを含み、上記電圧比較結果は、上記上限電圧との比較結果を示す上限側比較結果と上記下限電圧との比較結果を示す下限側比較結果とを含み、上記カウンタは、前段カウンタおよび後段カウンタを備え、上記選択部は、上記上限側比較結果および上記下限側比較結果の一方と上記参照信号比較結果とのいずれかを選択して上記前段カウンタに供給する前段セレクタと、上記上限側比較結果および上記下限側比較結果の他方と上記前段カウンタの出力ビットとのいずれかを選択して上記後段カウンタに供給する後段セレクタとを備えてもよい。これにより、前段カウンタおよび後段カウンタのそれぞれのビット数を合計したサイズの計数値が計数されるという作用をもたらす。
また、この第１の側面において、上記カウンタは、さらに予備カウンタを備えてもよい。これにより、前段カウンタ、後段カウンタおよび予備カウンタのそれぞれのビット数を合計したサイズの計数値が拡大されるという作用をもたらす。
また、この第１の側面において、上記予備カウンタは、上記後段カウンタの出力ビットに基づいて計数値を計数し、上記後段セレクタと上記予備カウンタとの間の経路を開閉するスイッチをさらに具備してもよい。これにより、前段カウンタ、後段カウンタおよび予備カウンタのそれぞれのビット数を合計したサイズの計数値が拡大されるという作用をもたらす。
また、この第１の側面において、上記予備カウンタは、上記前段セレクタと上記参照信号比較部との間に挿入されてもよい。これにより、前段カウンタ、後段カウンタおよび予備カウンタのそれぞれのビット数を合計したサイズの計数値が拡大されるという作用をもたらす。
また、この第１の側面において、所定の閾値を供給する制御回路と、上記計数部は、上記アナログ信号が上記電圧範囲外であることを示す上記電圧比較結果が出力されるたびに上記計数値を計数するカウンタと、上記計数値と上記閾値とを比較する閾値比較部とを備えてもよい。これにより、計数値と閾値との比較によりアドレスイベントが検出されるという作用をもたらす。
また、この第１の側面において、上記所定電圧は、上記電圧範囲の上限を示す上限電圧と上記電圧範囲の下限を示す下限電圧とを含み、上記カウンタは、上記アナログ信号が上記上限電圧より高い旨を示す上記電圧比較結果が出力された場合には上記計数値に対して増分処理および減分処理の一方を行い、上記アナログ信号が上記下限電圧より低い旨を示す上記電圧比較結果が出力された場合には、上記計数値に対して上記増分処理および上記減分処理の他方を行ってもよい。これにより、増分値と減分値とが互いに相殺されるという作用をもたらす。
また、この第１の側面において、前記所定電圧は、互いに異なる上限電圧および下限電圧のいずれかに変動する可変電圧であり、前記カウンタは、前記可変電圧の値を示す極性信号と前記電圧比較結果とに基づいて前記増分処理および前記減分処理の一方を行ってもよい。これにより、可変電圧とアナログ信号とが比較されるという作用をもたらす。
また、この第１の側面において、上記電圧比較部は、複数の画素のそれぞれに配置され、上記計数部は、上記複数の画素を配列した画素ブロックに配置され、上記計数部は、上記複数の画素のそれぞれに対応する上記電圧比較結果を処理する比較結果処理部と、上記比較結果処理部の処理結果に基づいて上記計数値を計数するカウンタとを備えてもよい。これにより、複数の画素により計数部が共有されるという作用をもたらす。
また、この第１の側面において、前記所定電圧は、互いに異なる上限電圧および下限電圧のいずれかに変動する可変電圧であり、前記比較結果処理部は、前記上限電圧に対応する前記電圧比較結果を処理する上限側比較結果処理部と、前記下限電圧に対応する前記電圧比較結果を処理する下限側比較結果処理部とを備え、前記計数部は、前記可変電圧の値を示す極性信号に従って前記電圧比較部と前記上限側比較結果処理部との間の経路を開閉する上限側スイッチと、前記極性信号に従って前記電圧比較部と前記下限側比較結果処理部との間の経路を開閉する下限側スイッチとをさらに備えてもよい。これにより、可変電圧とアナログ信号とが比較されるという作用をもたらす。
また、この第１の側面において、上記比較結果処理部は、上記複数の画素のそれぞれに対応する上記電圧比較結果の排他的論理和を上記処理結果として出力してもよい。これにより、排他的論理和に基づいて計数値が計数されるという作用をもたらす。
また、この第１の側面において、上記比較結果処理部は、上記複数の画素のそれぞれに対応する上記電圧比較結果の論理和を上記処理結果として出力してもよい。これにより、論理和に基づいて計数値が計数されるという作用をもたらす。
また、この第１の側面において、上記比較結果処理部は、上記複数の画素のそれぞれに対応する上記電圧比較結果のいずれかを選択して上記処理結果として出力してもよい。これにより、選択された比較結果に基づいて計数値が計数されるという作用をもたらす。
また、この第１の側面において、上記電圧比較部は、光電流を電圧信号に変換する電流電圧変換部と、上記電圧信号を微分して上記アナログ信号として出力する微分回路と、上記アナログ信号と上記所定電圧とを比較するコンパレータとを備えてもよい。これにより、電圧信号の微分信号と所定電圧との比較結果が出力されるという作用をもたらす。
また、この第１の側面において、上記計数値が計数されるたびに上記微分回路を制御して上記アナログ信号を所定の初期値にする初期化制御部をさらに具備してもよい。これにより、計数のたびにアナログ信号が初期化されるという作用をもたらす。
また、この第１の側面において、上記計数値と所定の閾値とを比較した結果を示す信号を転送し、上記信号を転送した後に上記計数値を初期化する転送部をさらに具備してもよい。これにより、転送時に計数値が初期化されるという作用をもたらす。
本技術の第１の実施の形態における撮像装置の一構成例を示すブロック図である。 本技術の第１の実施の形態における固体撮像素子の積層構造の一例を示す図である。 本技術の第１の実施の形態における固体撮像素子の一構成例を示すブロック図である。 本技術の第１の実施の形態における画素の一構成例を示すブロック図である。 本技術の第１の実施の形態における電圧比較部の一構成例を示す回路図である。 本技術の第１の実施の形態におけるコンパレータの入出力特性の一例を示すグラフである。 本技術の第１の実施の形態における計数部の一構成例を示すブロック図である。 本技術の第１の実施の形態における上限側カウンタおよび下限側カウンタの一構成例を示すブロック図である。 本技術の第１の実施の形態における光量の変化量と計数値との関係の一例を示すグラフである。 本技術の第１の実施の形態における初期化制御部の一構成例を示す回路図である。 本技術の第１の実施の形態における初期化制御部の接続例を示す図である。 本技術の第１の実施の形態における初期化制御部の別の接続例を示す図である。 本技術の第１の実施の形態における固体撮像素子の動作の一例を示すフローチャートである。 本技術の第１の実施の形態の第１の変形例における電圧比較部と制御回路の制御例とを示す図である。 本技術の第１の実施の形態の第１の変形例における計数部の一構成例を示すブロック図である。 本技術の第１の実施の形態の第２の変形例における画素アレイ部の一構成例を示す平面図である。 本技術の第１の実施の形態の第２の変形例における画素ブロックの一構成例を示すブロック図である。 本技術の第１の実施の形態の第２の変形例における計数部の一構成例を示すブロック図である。 本技術の第１の実施の形態の第２の変形例における上限側比較結果処理部の一構成例を示す回路図である。 本技術の第１の実施の形態の第３の変形例における計数部の一構成例を示すブロック図である。 本技術の第２の実施の形態における計数部の一構成例を示すブロック図である。 本技術の第２の実施の形態の変形例における計数部の一構成例を示すブロック図である。 本技術の第３の実施の形態における固体撮像素子の一構成例を示すブロック図である。 本技術の第３の実施の形態における画素の一構成例を示すブロック図である。 本技術の第３の実施の形態における電圧比較部の一構成例を示す回路図である。 本技術の第３の実施の形態における計数部の一構成例を示すブロック図である。 本技術の第３の実施の形態における参照信号比較部の一構成例を示す回路図である。 本技術の第３の実施の形態の第１の変形例における計数部の一構成例を示すブロック図である。 本技術の第３の実施の形態の第２の変形例における計数部の一構成例を示すブロック図である。 本技術の第３の実施の形態の第２の変形例における予備カウンタを前段に配置した計数部の一構成例を示すブロック図である。 本技術の第４の実施の形態に係る撮像装置の構成の一例を示すブロック図である。 車両制御システムの概略的な構成例を示すブロック図である。 撮像部の設置位置の一例を示す説明図である。
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（比較結果に基づいて計数する例）
２．第２の実施の形態（比較結果に基づいて計数値を増分または減分する例）
３．第３の実施の形態（参照信号との比較結果、または、電圧との比較結果に基づいて計数する例）
４．第４の実施の形態（スキャン方式）
５．移動体への応用例
＜１．第１の実施の形態＞
［撮像装置の構成例］
図１は、本技術の第１の実施の形態における撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、撮像レンズ１１０、固体撮像素子２００、記録部１２０および制御部１３０を備える。撮像装置１００としては、産業用ロボットに搭載されるカメラや、車載カメラなどが想定される。
撮像レンズ１１０は、入射光を集光して固体撮像素子２００に導くものである。固体撮像素子２００は、入射光を光電変換してアドレスイベントの有無を検出して、その検出結果を生成するものである。ここで、アドレスイベントは、オンイベントおよびオフイベントを含み、検出結果は、１ビットのオンイベントの検出結果と１ビットのオフイベントの検出結果とを含む。オンイベントは、入射光の光量の変化量が所定の上限閾値を超えた旨を意味する。一方、オフイベントは、光量の変化量が所定の下限閾値を下回った旨を意味する。固体撮像素子２００は、アドレスイベントの検出結果を処理し、その処理結果を示すデータを記録部１２０に信号線２０９を介して出力する。なお、固体撮像素子２００は、オンイベントおよびオフイベントの一方のみを検出してもよい。
記録部１２０は、固体撮像素子２００からのデータを記録するものである。制御部１３０は、固体撮像素子２００を制御してアドレスイベントの有無を検出させるものである。
［固体撮像素子の構成例］
図２は、本技術の第１の実施の形態における固体撮像素子２００の積層構造の一例を示す図である。この固体撮像素子２００は、回路チップ２０２と、その回路チップ２０２に積層された受光チップ２０１とを備える。これらのチップは、ビアなどの接続部を介して電気的に接続される。なお、ビアの他、Ｃｕ－Ｃｕ接合やバンプにより接続することもできる。
図３は、本技術の第１の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この固体撮像素子２００は、制御回路２１１、信号処理部２１２、アービタ２１３および画素アレイ部２１４を備える。画素アレイ部２１４には、複数の画素３００が二次元格子状に配列される。
制御回路２１１は、アドレスイベントを検出するための上限閾値および下限閾値を制御するものである。
画素３００は、アドレスイベントの有無を検出するものである。この画素３００は、アドレスイベントを検出した際に、検出結果を示す検出信号の転送を要求するリクエストをアービタ２１３に供給する。そして、リクエストに対する応答を受け取ると画素３００は、検出信号を信号処理部２１２に供給する。
アービタ２１３は、それぞれの画素ブロックからのリクエストを調停し、調停結果に基づいて応答を画素３００に送信するものである。
信号処理部２１２は、画素アレイ部２１４からの検出信号に対し、画像認識処理などの所定の信号処理を実行するものである。この信号処理部２１２は、処理結果を示すデータを信号線２０９を介して記録部１２０に供給する。
［画素の構成例］
図４は、本技術の第１の実施の形態における画素３００の一構成例を示すブロック図である。この画素３００は、電圧比較部４００、計数部３１０、転送部３８０および初期化制御部３９０を備える。
電圧比較部４００は、入射光の変化量に応じたアナログの微分信号と、所定の電圧範囲の境界を示す所定電圧（上限電圧や下限電圧）とを比較し、その比較結果ＣＯＭＰを計数部３１０に出力するものである。なお、微分信号は、特許請求の範囲に記載のアナログ信号の一例である。
計数部３１０は、微分信号が電圧範囲外であることを示す比較結果ＣＯＭＰが出力されるたびに計数値を計数するものである。この計数部３１０は、アドレスイベントの検出結果を示す検出信号ＤＥＴを計数値から生成し、転送部３８０に供給する。
転送部３８０は、検出信号ＤＥＴを転送し、転送後にリセット信号ＲＳＴを計数部３１０に供給して計数値を初期値に制御するものである。この転送部３８０は、アドレスイベントが検出された際に、検出信号ＤＥＴの転送を要求するリクエストをアービタ２１３に供給する。そして、リクエストに対する応答を受け取ると転送部３８０は、検出信号を信号処理部２１２に供給し、リセット信号ＲＳＴを計数部３１０に供給する。
初期化制御部３９０は、比較結果ＣＯＭＰにより計数値が計数されるたびにオートゼロ信号ＸＡＺを電圧比較部４００に供給して微分信号を初期値に制御するものである。
［電圧比較部の構成例］
図５は、本技術の第１の実施の形態における電圧比較部４００の一構成例を示す回路図である。この電圧比較部４００は、対数応答部４１０、バッファ４２０、微分回路４３０およびコンパレータ４４０を備える。
対数応答部４１０は、光電変換により光電流を生成し、その光電流を対数的に電圧に変換するものである。この対数応答部４１０は、光電変換素子４１１と電流電圧変換部４１６とを備える。
光電変換素子４１１は、入射光に対する光電変換により光電流を生成するものである。電流電圧変換部４１６は、光電流を画素電圧Ｖｐに対数的に変換するものである。この電流電圧変換部４１６は、Ｎ型トランジスタ４１２および４１５と、コンデンサ４１３と、Ｐ型トランジスタ４１４とを備える。Ｎ型トランジスタ４１２、Ｐ型トランジスタ４１４およびＮ型トランジスタ４１５として、例えば、ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタが用いられる。
Ｎ型トランジスタ４１２のソースは光電変換素子４１１のカソードに接続され、ドレインは電源端子に接続される。Ｐ型トランジスタ４１４およびＮ型トランジスタ４１５は、電源端子と所定の基準電位（接地電位など）の基準端子との間において、直列に接続される。また、Ｐ型トランジスタ４１４およびＮ型トランジスタ４１５の接続点は、Ｎ型トランジスタ４１２のゲートとバッファ４２０の入力端子とに接続される。Ｎ型トランジスタ４１２および光電変換素子４１１の接続点は、Ｎ型トランジスタ４１５のゲートに接続される。
また、Ｐ型トランジスタ４１４のゲートには、所定のバイアス電圧Ｖｂｌｏｇが印加される。コンデンサ４１３は、Ｎ型トランジスタ４１２のゲートとＮ型トランジスタ４１５のゲートとの間に挿入される。
また、例えば、光電変換素子４１１が受光チップ２０１に配置され、その後段の回路が回路チップ２０２に配置される。なお、受光チップ２０１および回路チップ２０２のそれぞれに配置する回路や素子は、この構成に限定されない。例えば、光電変換素子４１１と、Ｎ型トランジスタ４１２および４１５と、コンデンサ４１３とを受光チップ２０１に配置し、その後段の回路を回路チップ２０２に配置することもできる。
バッファ４２０は、入力された画素電圧を微分回路４３０に出力するものである。このバッファ４２０により、後段を駆動する駆動力を向上させることができる。また、バッファ４２０により、後段のスイッチング動作に伴うノイズのアイソレーションを確保することができる。
また、バッファ４２０は、Ｐ型トランジスタ４２１および４２２を備える。これらのトランジスタとして、例えば、ＭＯＳトランジスタが用いられる。
バッファ４２０において、Ｐ型トランジスタ４２１および４２２は、電源端子と基準電位の端子との間において直列に接続される。また、Ｐ型トランジスタ４２２のゲートは、対数応答部４１０に接続され、Ｐ型トランジスタ４２１および４２２の接続点は、微分回路４３０に接続される。Ｐ型トランジスタ４２１のゲートには、所定のバイアス電圧Ｖｂｓｆが印加される。
微分回路４３０は、微分演算により画素電圧Ｖｐの変化量を求めるものである。この画素電圧Ｖｐの変化量は、光量の変化量を示す。微分回路４３０は、光量の変化量を示す微分信号Ｖｏｕｔをコンパレータ４４０に供給する。
また、微分回路４３０は、コンデンサ４３１および４３４と、Ｐ型トランジスタ４３２および４３３と、Ｎ型トランジスタ４３５とを備える。微分回路４３０内のトランジスタとして、例えば、ＭＯＳトランジスタが用いられる。
Ｐ型トランジスタ４３３およびＮ型トランジスタ４３５は、電源端子と基準電位の端子との間において直列に接続される。Ｎ型トランジスタ４３５のゲートには、所定のバイアス電圧Ｖｂｄｉｆｆが入力される。これらのトランジスタは、Ｐ型トランジスタ４３３のゲートを入力端子４９１とし、Ｐ型トランジスタ４３３およびＮ型トランジスタ４３５の接続点を出力端子４９２とする反転回路として機能する。
コンデンサ４３１は、バッファ４２０と入力端子４９１との間に挿入される。このコンデンサ４３１は、バッファ４２０からの画素電圧Ｖｐの時間微分（言い換えれば、変化量）に応じた電流を入力端子４９１に供給する。また、コンデンサ４３４は、入力端子４９１と出力端子４９２との間に挿入される。
Ｐ型トランジスタ４３２は、初期化制御部３９０からのオートゼロ信号ＸＡＺに従って入力端子４９１と出力端子４９２との間の経路を開閉するものである。初期化制御部３９０は、例えば、計数値が計数されるたびにオートゼロ信号ＸＡＺをハイレベルからローレベルにして初期化を指示する。そして、Ｐ型トランジスタ４３２は、オートゼロ信号ＸＡＺに従ってオン状態に移行し、微分信号Ｖｏｕｔを初期値にする。
コンパレータ４４０は、微分信号Ｖｏｕｔと一定の電圧範囲の境界を示す所定電圧（上限電圧や下限電圧）とを比較するものである。このコンパレータ４４０は、Ｐ型トランジスタ４４１および４４３とＮ型トランジスタ４４２および４４４とを備える。これらのトランジスタとして、例えば、ＭＯＳトランジスタが用いられる。
コンパレータ４４０においてＰ型トランジスタ４４１およびＮ型トランジスタ４４２は、電源端子と基準端子との間において直列に接続され、Ｐ型トランジスタ４４３およびＮ型トランジスタ４４４も、電源端子と基準端子との間において直列に接続される。また、Ｐ型トランジスタ４４１および４４３のゲートは、微分回路４３０に接続される。Ｎ型トランジスタ４４２のゲートには上限電圧Ｖｈｉｇｈが印加され、Ｎ型トランジスタ４４４のゲートには下限電圧Ｖｌｏｗが印加される。
Ｐ型トランジスタ４４１およびＮ型トランジスタ４４２の接続点は、計数部３１０に接続され、この接続点の電圧が上限電圧との比較結果ＣＯＭＰ＋として出力される。Ｐ型トランジスタ４４３およびＮ型トランジスタ４４４の接続点も、計数部３１０に接続され、この接続点の電圧が下限電圧との比較結果ＣＯＭＰ－として出力される。このような接続により、微分信号Ｖｏｕｔが上限電圧Ｖｈｉｇｈより高い場合にコンパレータ４４０は、ハイレベルの比較結果ＣＯＭＰ＋を出力し、微分信号Ｖｏｕｔが下限電圧Ｖｌｏｗより低い場合にローレベルの比較結果ＣＯＭＰ－を出力する。比較結果ＣＯＭＰは、これらの比較結果ＣＯＭＰ＋およびＣＯＭＰ－からなる信号である。
なお、コンパレータ４４０は、上限電圧および下限電圧の両方を、微分信号Ｖｏｕｔと比較しているが、一方のみを微分信号Ｖｏｕｔと比較してもよい。この場合には、不要なトランジスタを削減することができる。例えば、上限電圧とのみ比較する際には、Ｐ型トランジスタ４４１およびＮ型トランジスタ４４２のみが配置される。
図６は、本技術の第１の実施の形態におけるコンパレータ４４０の入出力特性の一例を示すグラフである。同図における縦軸は、コンパレータ４４０の出力信号（比較結果ＣＯＭＰ＋またはＣＯＭＰ－）のレベルを示し、横軸はコンパレータ４４０の入力信号（微分信号）のレベルを示す。また、実線は、比較結果ＣＯＭＰ＋の軌跡を示し、一点鎖線は、比較結果ＣＯＭＰ－の軌跡を示す。
微分信号が「０」レベルのときの光量を基準とし、その基準に対する正の光量差（変動量）が上限電圧Ｖｈｉｇｈに対応する値を超えると、比較結果ＣＯＭＰ＋はローレベルからハイレベルに変化する。この上限電圧Ｖｈｉｇｈに対応する変化量を以下、「単位変化量（＋）」と称する。一方、基準に対する負の光量差が下限電圧Ｖｌｏｗに対応する値を下回ると、比較結果ＣＯＭＰ－はハイレベルからローレベルに変化する。この下限電圧Ｖｌｏｗに対応する変化量を以下、「単位変化量（－）」と称する。
［計数部の構成例］
図７は、本技術の第１の実施の形態における計数部３１０の一構成例を示すブロック図である。この計数部３１０は、上限側カウンタ３２０および下限側カウンタ３３０を備える。上限側カウンタ３２０および下限側カウンタ３３０として、例えば、バイナリカウンタが用いられる。また、制御回路２１１からの制御信号ＳＷは、上限側のＮ（Ｎは、整数）ビットの制御信号ＳＷ＋と下限側のＮ（Ｎは、整数）ビットの制御信号ＳＷ－とを含む。これらのうち、制御信号ＳＷ＋は上限側カウンタ３２０に入力され、制御信号ＳＷ－は下限側カウンタ３３０に入力される。
なお、上限側カウンタ３２０および下限側カウンタ３３０として、バイナリカウンタ以外のカウンタ（ジョンソンカウンタやグレイコードカウンタなど）を用いることもできる。また、ＬＦＳＲ（Linear Feedback Shift Register）や、ラッチおよび加算器などにより、上限側カウンタ３２０および下限側カウンタ３３０を実現することもできる。
上限側カウンタ３２０は、微分信号Ｖｏｕｔが上限電圧Ｖｈｉｇｈより高いときの値（例えば、ハイレベル）の比較結果ＣＯＭＰ＋が出力されるたびに計数値を計数（例えば、１つ増分）するものである。また、上限側カウンタ３２０は、計数値を示すＮビットのうち第ｎ（ｎは、０乃至Ｎ－１の整数）桁のビットを、制御信号ＳＷ＋に従って選択し、検出信号ＤＥＴ＋として転送部３８０に出力する。
ここで、上述したように光量の変化量が単位変化量（＋）を超えるたびに、ハイレベルの比較結果ＣＯＭＰ＋が出力され、計数値が計数される。その計数値を示すＮビットのうち第ｎ桁は、バイナリカウンタの場合、計数値が２ｎとなったときにハイレベルになる。したがって、この第ｎ桁のビットは、光量の変化量が、単位変化量（＋）×２ｎを超えるか否かを示す。この単位変化量（＋）×２ｎを上限閾値として設定した場合、第ｎ桁のビット（検出信号ＤＥＴ＋）は、光量の変化量が上限閾値を超えるか否か（言い換えれば、オンイベントの有無）を示す。
下限側カウンタ３３０は、微分信号Ｖｏｕｔが下限電圧Ｖｌｏｗより低いときの値（例えば、ローレベル）の比較結果ＣＯＭＰ－が出力されるたびに計数値を計数（例えば、１つ増分）するものである。また、下限側カウンタ３３０は、計数値を示すＮビットのうち第ｎ桁のビットを、制御信号ＳＷ－に従って選択し、検出信号ＤＥＴ－として転送部３８０に出力する。
下限側カウンタ３３０において、第ｎ桁のビット（検出信号ＤＥＴ－）は、光量の変化量が下限閾値を下回るか否か（言い換えれば、オフイベントの有無）を示す。
また、上限側カウンタ３２０および下限側カウンタ３３０のそれぞれの計数値は、転送部３８０からのリセット信号ＲＳＴにより、初期値（例えば、「０」）に初期化される。
なお、上限側カウンタ３２０および下限側カウンタ３３０の両方を配置する構成としているが、これらの一方のみを配置してもよい。例えば、オンイベントのみを検出する際には、下限側カウンタ３３０が不要となる。
また、上限側カウンタ３２０および下限側カウンタ３３０は、両方とも第ｎ桁を検出信号として出力しているが、互いに異なる桁を出力することもできる。例えば、上限側カウンタ３２０が、第３桁を検出信号ＤＥＴ＋として出力する一方で下限側カウンタ３３０が第２桁を検出信号ＤＥＴ＋として出力することもできる。
また、上限側カウンタ３２０および下限側カウンタ３３０は、計数値を１つ増分（すなわち、インクリメント）しているが、増分値を２以上とすることもできる。また、これらのカウンタは、逆に計数値を減分することもできる。
［カウンタの構成例］
図８は、本技術の第１の実施の形態における上限側カウンタ３２０および下限側カウンタ３３０の一構成例を示すブロック図である。同図におけるａは、上限側カウンタ３２０の一構成例を示すブロック図であり、同図におけるｂは、下限側カウンタ３３０の一構成例を示すブロック図である。
上限側カウンタ３２０は、第０桁出力部３２１、第１桁出力部３２２および第２桁出力部３２３などのＮ個の第ｎ桁出力部と、スイッチ３２４、３２５および３２６などのＮ個のスイッチとを備える。また、制御回路２１１からの制御信号ＳＷ＋は、制御信号ＳＷ１＋、ＳＷ２＋およびＳＷ４＋などのＮ個の制御信号ＳＷ２ｎ＋を含む。これらの制御信号は、Ｎ桁のいずれかの出力を指示する信号であり、例えば、Ｎ個のうち出力対象の桁に対応する制御信号のみがハイレベルに設定され、残りの制御信号がローレベルに設定される。
第０桁出力部３２１は、上限側カウンタ３２０の計数値を示すビット列のＬＳＢ（Least Significant Bit）、言い換えれば第０桁を出力するものである。この第０桁出力部３２１は、例えば、トグルフリップフロップにより実現され、比較結果ＣＯＭＰ＋が立ち下がるたびに保持値を反転し、保持値を第０桁として第１桁出力部３２２およびスイッチ３２４に出力する。
第１桁出力部３２２は、計数値を示すビット列の第１桁を出力するものである。この第１桁出力部３２２は、例えば、トグルフリップフロップにより実現され、第０桁が立ち下がるたびに保持値を反転し、保持値を第１桁として第２桁出力部３２３およびスイッチ３２５に出力する。
第２桁出力部３２３は、計数値を示すビット列の第２桁を出力するものである。この第２桁出力部３２３は、例えば、トグルフリップフロップにより実現され、第１桁が立ち下がるたびに保持値を反転し、保持値を第２桁として出力する。
スイッチ３２４は、制御信号ＳＷ１＋がハイレベルである場合に第０桁を検出信号ＤＥＴ＋として転送部３８０に出力するものである。
スイッチ３２５は、制御信号ＳＷ２＋がハイレベルである場合に第１桁を検出信号ＤＥＴ＋として転送部３８０に出力するものである。
スイッチ３２６は、制御信号ＳＷ４＋がハイレベルである場合に第２桁を検出信号ＤＥＴ＋として転送部３８０に出力するものである。
３桁以降の第ｎ桁出力部およびスイッチの構成は、第２桁までと同様である。上述の構成により、上限側カウンタ３２０は、制御信号ＳＷ２ｎ＋に従って、Ｎビットのうち第ｎ桁を検出信号ＤＥＴ＋として出力する。
この検出信号ＤＥＴ＋は、光量の変化量が単位変化量（＋）×２ｎの上限閾値を超えるか否かを示す。また、上限閾値は、デジタルの制御信号ＳＷ＋により変更することができる。
ここで、一般的なＤＶＳでは、計数部３１０は配置されず、コンパレータの比較結果ＣＯＭＰがそのまま検出信号ＤＥＴとして出力される。この構成では、上限閾値がアナログの上限電圧Ｖｈｉｇｈに対応する。そして、その閾値を変更するには、上限電圧Ｖｈｉｇｈを増減する必要がある。しかし、アナログの電圧を増減すると、増減後の電圧が安定するまでに一定の時間を要し、閾値の調整が完了するまでの時間が長くなる。
これに対して、計数部３１０を設ける構成では、デジタルの制御信号ＳＷ＋により上限閾値を変更することができる。このため、アナログの電圧を増減する場合と比較して、閾値の調整に要する時間を短くすることができる。下限閾値についても同様である。
また、アナログの電圧を増減するには、ＤＡＣ（Digital to Analog Converter）などのアナログ回路を動作させる必要があり、デジタル回路を動作させる場合よりも消費電力が大きくなる。これに対して、計数部３１０を設ける構成では、デジタルの制御回路２１１や計数部３１０を動作させればよいため、アナログの電圧を増減する場合と比較して消費電力が小さくなる。
下限側カウンタ３３０は、第０桁出力部３３１、第１桁出力部３３２および第２桁出力部３３３などのＮ個の第ｎ桁出力部と、スイッチ３３４、３３５および３３６などのＮ個のスイッチとを備える。これらの構成は、上限側カウンタ３２０と同様である。
図９は、本技術の第１の実施の形態における光量の変化量と計数値との関係の一例を示すグラフである。同図における縦軸は、上限側の計数値を示し、横軸は、光量の変化量を示す。
光量の変化量が単位変化量（＋）を超えるたびに上限側カウンタ３２０は、計数値をカウントアップする。また、上限側カウンタ３２０は、第ｎ桁のビットを検出信号ＤＥＴ＋として出力する。上限側カウンタ３２０をバイナリカウンタとし、単位変化量（＋）×２ｎの積算変化量を上限閾値とした場合、第ｎ桁のビット（検出信号ＤＥＴ＋）は、光量の変化量が上限閾値を超えるか否か（言い換えれば、オンイベントの有無）を示す。上述したように、この上限閾値は、可変であり、制御信号ＳＷ＋により容易に変更することができる。オフイベントの検出に関しても同様に、下限閾値を容易に変更することができる。
図１０は、本技術の第１の実施の形態における初期化制御部３９０の一構成例を示す回路図である。この初期化制御部３９０は、遅延部３９１および３９２と、ＸＯＲ（排他的論理和）ゲート３９３および３９４とを備える。
遅延部３９１は、コンパレータ４４０からの比較結果ＣＯＭＰ＋を遅延させるものである。この遅延部３９１は、遅延した信号をＸＯＲゲート３９３に供給する。遅延部３９２は、コンパレータ４４０からの比較結果ＣＯＭＰ－を遅延させるものである。この遅延部３９１は、遅延した信号をＸＯＲゲート３９４に供給する。
ＸＯＲゲート３９３は、遅延前後の比較結果ＣＯＭＰ＋の排他的論理和を生成するものである。ＸＯＲゲート３９４は、遅延前後の比較結果ＣＯＭＰ－の排他的論理和を生成するものである。これらのＸＯＲゲート３９３および３９４によりパルス信号が生成される。このパルス信号は、オートゼロ信号ＸＡＺとして微分回路４３０に出力される。
なお、初期化制御部３９０は、比較結果ＣＯＭＰ＋やＣＯＭＰ－からオートゼロ信号ＸＡＺを生成しているが、この構成に限定されない。例えば、図１１に例示するように、初期化制御部３９０は、上限側カウンタ３２０や下限側カウンタ３３０のＬＳＢからオートゼロ信号ＸＡＺを生成することもできる。このようにＬＳＢの変化の検出により、確実にカウントした際に初期化を行うことができる。
あるいは、図１２に例示するように、初期化制御部３９０は、上限側カウンタ３２０や下限側カウンタ３３０の複数の桁からからオートゼロ信号ＸＡＺを生成することもできる。例えば、上限側カウンタ３２０や下限側カウンタ３３０として、２ビットのジョンソンカウンタを用いる場合、計数値は、２進数で「００」、「０１」、「１１」および「１０」の順に計数される。このため、ＬＳＢだけでは、カウントの開始を検出することができない。この場合に初期化制御部３９０は、０桁目と１桁目を参照し、それらの組合せが「０１」となった際に初期化を行えばよい。
［撮像装置の動作例］
図１３は、本技術の第１の実施の形態における固体撮像素子２００の動作の一例を示すフローチャートである。この動作は、例えば、アドレスイベントを検出するための所定のアプリケーションが実行された際に開始される。
固体撮像素子２００は、計数部３１０の計数値を初期化し（ステップＳ９０１）、微分回路４３０を初期化する（ステップＳ９０２）。そして、コンパレータ４４０は、微分信号Ｖｏｕｔが、下限電圧Ｖｌｏｗから上限電圧Ｖｈｉｇｈまでの電圧範囲外であるか否かを判断する（ステップＳ９０３）。微分信号Ｖｏｕｔが電圧範囲内である場合（ステップＳ９０３：Ｎｏ）、コンパレータ４４０は、ステップＳ９０３を繰り返す。
一方、微分信号Ｖｏｕｔが電圧範囲外である場合（ステップＳ９０３：Ｙｅｓ）、計数部３１０は、計数値をカウントアップし（ステップＳ９０４）、上限側または下限側で計数値が２ｎ以上であるか否かを判断する（ステップＳ９０５）。計数値が２ｎ未満である場合（ステップＳ９０５：Ｎｏ）、固体撮像素子２００は、ステップＳ９０２以降を繰り返し実行する。
計数値が２ｎ以上である場合（ステップＳ９０５：Ｙｅｓ）、計数部３１０は、アドレスイベントを検出し（ステップＳ９０６）、転送部３８０は、検出信号を転送する（ステップＳ９０７）。ステップＳ９０７の後に、固体撮像素子２００は、ステップＳ９０１以降を繰り返し実行する。
このように、本技術の第１の実施の形態によれば、比較結果ＣＯＭＰに基づいて計数部３１０が計数値を計数し、計数値の第ｎ桁を検出信号として出力するため、閾値に対応する２ｎをデジタルの制御信号ＳＷにより調整することができる。これにより、閾値をアナログの電圧により調整する場合と比較して、調整に要する時間を短くすることができる。
［第１の変形例］
上述の第１の実施の形態では、コンパレータ４４０は、上限電圧および下限電圧の両方を、微分信号Ｖｏｕｔと比較していたが、可変電圧と微分信号Ｖｏｕｔとを比較することもできる。この第１の実施の形態の第１の変形例のコンパレータ４４０は、可変電圧と微分信号Ｖｏｕｔとを比較する点において第１の実施の形態と異なる。
図１４は、本技術の第１の実施の形態の第１の変形例における電圧比較部４００と制御回路２１１の制御例とを示す図である。同図におけるａは、第１の実施の形態の第１の変形例における電圧比較部４００の一構成例を示す回路図である。同図におけるｂは、第１の実施の形態の第１の変形例における制御回路２１１による制御例を示す図である。
同図におけるａに例示するように、第１の変形例の電圧比較部４００において、コンパレータ４４０には、Ｐ型トランジスタ４４３およびＮ型トランジスタ４４４が設けられない。また、コンパレータ４４０には、上限電圧および下限電圧の代わりに、閾値電圧として、可変電圧Ｖｂが入力される。可変電圧Ｖｂは、例えば、制御回路２１１により生成される。コンパレータ４４０は、可変電圧Ｖｂとの比較結果ＣＯＭＰを計数部３１０に出力する。
また、同図におけるｂに例示するように、可変電圧Ｖｂの値は、制御回路２１１により、上限電圧Ｖｈｉｇｈと下限電圧Ｖｌｏｗとのいずれかに時分割で異なる値に制御される。また、制御回路２１１は、可変電圧Ｖｂが上限電圧Ｖｈｉｇｈと下限電圧Ｖｌｏｗとのいずれであるかを示す極性信号Ｖｐｏｌａｒｉｔｙを生成し、計数部３１０に供給する。例えば、可変電圧Ｖｂが上限電圧Ｖｈｉｇｈである際に、極性信号Ｖｐｏｌａｒｉｔｙにハイレベル（電源電圧ＶＤＤなど）が設定される。一方、可変電圧Ｖｂが下限電圧Ｖｌｏｗである際に、極性信号Ｖｐｏｌａｒｉｔｙにローレベル（接地電圧ＧＮＤなど）が設定される。
図１５は、本技術の第１の実施の形態の第１の変形例における計数部３１０の一構成例を示すブロック図である。この第１の実施の形態の第１の変形例の計数部３１０は、スイッチ３１１および３１２をさらに備える点において第１の実施の形態と異なる。
スイッチ３１１は、制御回路２１１からの極性信号Ｖｐｏｌａｒｉｔｙに従って、電圧比較部４００と、上限側カウンタ３２０との間の経路を開閉するものである。スイッチ３１２は、極性信号Ｖｐｏｌａｒｉｔｙに従って、電圧比較部４００と、下限側カウンタ３３０との間の経路を開閉するものである。極性信号Ｖｐｏｌａｒｉｔｙが、ハイレベル（すなわち、可変電圧Ｖｂが上限電圧Ｖｈｉｇｈ）である際にスイッチ３１１が閉状態となり、スイッチ３１２が開状態となる。一方、極性信号Ｖｐｏｌａｒｉｔｙが、ローレベル（すなわち、可変電圧Ｖｂが下限電圧Ｖｌｏｗ）である際にスイッチ３１１が開状態となり、スイッチ３１２が閉状態となる。なお、スイッチ３１１は、特許請求の範囲に記載の上限側スイッチの一例であり、スイッチ３１２は、特許請求の範囲に記載の下限側スイッチの一例である。
このように、本技術の第１の実施の形態の第１の変形例によれば、コンパレータ４４０は、可変電圧と微分信号Ｖｏｕｔとを比較するため、コンパレータ４４０内のトランジスタを削減することができる。
［第２の変形例］
上述の第１の実施の形態では、画素３００ごとに計数部３１０を配置していたが、画素数が多くなるほど、計数部３１０の個数が多くなり、固体撮像素子２００の回路規模が増大するおそれがある。この第１の実施の形態の第２の変形例の固体撮像素子２００は、複数の画素３００が、計数部３１０を共有する点において第１の実施の形態と異なる。
図１６は、本技術の第１の実施の形態の第２の変形例における画素アレイ部２１４の一構成例を示す平面図である。この第１の実施の形態の変形例における画素アレイ部２１４は、複数の画素ブロック３０１により分割される点において第１の実施の形態と異なる。
画素ブロック３０１のそれぞれには、Ｍ（Ｍは、２以上の整数）個の画素３００が配列される。これらのＭ個の画素３００は、１つの計数部３１０を共有する。
図１７は、本技術の第１の実施の形態の第２の変形例における画素ブロック３０１の一構成例を示すブロック図である。この第１の実施形態の第２の変形例の画素ブロック３０１は、Ｍ個の電圧比較部４００と、Ｍ個の初期化制御部３９０と、計数部３１０および転送部３８０とを備える。
ｍ（ｍは、０乃至Ｍ－１の整数）個目の電圧比較部４００は、比較結果ＣＯＭＰｍを計数部３１０とｍ個目の初期化制御部３９０とに出力する。ｍ個目の初期化制御部３９０は、ｍ個目の電圧比較部４００にオートゼロ信号ＸＡＺを供給する。
ｍ個目の初期化制御部３９０と、ｍ個目の初期化制御部３９０と、計数部３１０および転送部３８０とが、ｍ個目の画素３００を構成する。すなわち、Ｍ個の画素３００は、計数部３１０および転送部３８０を共有する。
図１８は、本技術の第１の実施の形態の第２の変形例における計数部３１０の一構成例を示すブロック図である。この第１の実施の形態の第２の変形例の計数部３１０は、上限側比較結果処理部３４０および下限側比較結果処理部３５０をさらに備える点において第１の実施の形態と異なる。
上限側比較結果処理部３４０は、Ｍ個の画素のそれぞれの上限電圧との比較結果ＣＯＭＰｍ＋を処理して１ビットの信号を生成するものである。この上限側比較結果処理部３４０は、処理結果のビットを上限側カウンタ３２０に供給する。
下限側比較結果処理部３５０は、Ｍ個の画素のそれぞれの下限電圧との比較結果ＣＯＭＰｍ－を処理して１ビットの信号を生成するものである。この下限側比較結果処理部３５０は、処理結果のビットを下限側カウンタ３３０に供給する。
図１９は、本技術の第１の実施の形態の第２の変形例における上限側比較結果処理部３４０の一構成例を示す回路図である。同図におけるａは、ＸＯＲゲートを用いる場合の上限側比較結果処理部３４０の回路図の一例である。同図におけるｂは、ＯＲ（論理和）ゲートを用いる場合の上限側比較結果処理部３４０の回路図の一例である。同図におけるｃは、スイッチを用いる場合の上限側比較結果処理部３４０の回路図の一例である。
同図におけるａに例示するように上限側比較結果処理部３４０には、ＸＯＲゲート３４１が配置される。このＸＯＲゲート３４１は、Ｍ個の比較結果ＣＯＭＰｍ＋の排他的論理和を比較結果ＣＯＭＰ＋（処理結果）として上限側カウンタ３２０に出力するものである。
なお、同図におけるｂに例示するように上限側比較結果処理部３４０にＸＯＲゲート３４１の代わりにＯＲゲート３４２を配置することもできる。このＯＲゲート３４２は、Ｍ個の比較結果ＣＯＭＰｍ＋の論理和を比較結果ＣＯＭＰ＋として上限側カウンタ３２０に出力するものである。
また、同図におけるｃに例示するように上限側比較結果処理部３４０にＸＯＲゲート３４１の代わりにＭ個のスイッチ３４３を配置することもできる。ｍ個目のスイッチ３４３は、制御回路２１１からの選択信号ＳＥＬＣに従って、ｍ個目の比較結果ＣＯＭＰｍ＋を比較結果ＣＯＭＰ＋として上限側カウンタ３２０に出力するものである。制御回路２１１は、選択信号ＳＥＬＣにより、Ｍ個の比較結果ＣＯＭＰｍ＋のいずれか１つを出力させる。出力させる比較結果は、例えば、一定期間ごとに切り替えられる。
例えば、比較結果ＣＯＭＰ１＋が一定期間に亘ってハイレベルになり、少し遅れて比較結果ＣＯＭＰ２＋が一定期間に亘ってハイレベルになったものとする。また、比較結果ＣＯＭＰ１＋およびＣＯＭＰ２＋のそれぞれのハイレベルの期間が一部重なるものとする。この場合に、ＸＯＲゲート３４１を設ける構成では、上限側カウンタ３２０が２回カウントアップする。一方、ＯＲゲート３４２を設ける構成では、上限側カウンタ３２０が１回のみカウントアップする。このように、ＯＲゲート３４２を設ける構成では、カウント回数を低減することができる。
また、スイッチ３４３を配置する構成では、Ｍ個の画素のうち一部の比較結果のみを選択し、残りを出力せずに間引くことができる。
なお、下限側比較結果処理部３５０の構成は、上限側比較結果処理部３４０と同様である。
このように、本技術の第１の実施の形態の第２の変形例によれば、複数の画素３００が１つの計数部３１０を共有するため、画素ごとに計数部３１０を配置する場合と比較して、固体撮像素子２００の回路規模を削減することができる。
［第３の変形例］
上述の第１の実施の形態の第２の変形例では、コンパレータ４４０は、上限電圧および下限電圧の両方を、微分信号Ｖｏｕｔと比較していたが、可変電圧と微分信号Ｖｏｕｔとを比較することもできる。この第１の実施の形態の第３の変形例は、第２の変形例に第１の変形例をさらに適用したものである。
図２０は、本技術の第１の実施の形態の第３の変形例における計数部３１０の一構成例を示すブロック図である。第１の実施の形態の第３の変形例におけるコンパレータ４４０および制御回路２１１の構成は、第１の実施の形態の第１の変形例と同様である。
また、第３の変形例の計数部３１０は、スイッチ３１１乃至３１４などの複数のスイッチが設けられる。スイッチの個数は、入力される比較結果ＣＯＭＰｍの２倍である。例えば、比較結果ＣＯＭＰ１およびＣＯＭＰ２が入力される場合、スイッチ３１１乃至３１４の４個が配置される。
スイッチ３１１は、制御回路２１１からの極性信号Ｖｐｏｌａｒｉｔｙに従って、比較結果ＣＯＭＰ１に対応する電圧比較部４００と、上限側比較結果処理部３４０との間の経路を開閉するものである。スイッチ３１２は、極性信号Ｖｐｏｌａｒｉｔｙに従って、比較結果ＣＯＭＰ２に対応する電圧比較部４００と、上限側比較結果処理部３４０との間の経路を開閉するものである。スイッチ３１３は、極性信号Ｖｐｏｌａｒｉｔｙに従って、比較結果ＣＯＭＰ１に対応する電圧比較部４００と、下限側比較結果処理部３５０との間の経路を開閉するものである。スイッチ３１４は、極性信号Ｖｐｏｌａｒｉｔｙに従って、比較結果ＣＯＭＰ２に対応する電圧比較部４００と、下限側比較結果処理部３５０との間の経路を開閉するものである。
極性信号Ｖｐｏｌａｒｉｔｙが、ハイレベル（すなわち、可変電圧Ｖｂが上限電圧Ｖｈｉｇｈ）である際にスイッチ３１１および３１２が閉状態となり、スイッチ３１３および３１４が開状態となる。一方、極性信号Ｖｐｏｌａｒｉｔｙが、ローレベル（すなわち、可変電圧Ｖｂが下限電圧Ｖｌｏｗ）である際にスイッチ３１１および３１２が開状態となり、スイッチ３１３および３１４が閉状態となる。なお、スイッチ３１１および３１２は、特許請求の範囲に記載の上限側スイッチの一例であり、スイッチ３１３および３１４は、特許請求の範囲に記載の下限側スイッチの一例である。
比較結果が３個以上の場合には、比較結果が１つ増加するたびに、上限側および下限側にスイッチが１つずつ追加される。
このように、本技術の第１の実施の形態の第３の変形例によれば、コンパレータ４４０は、可変電圧と微分信号Ｖｏｕｔとを比較するため、コンパレータ４４０内のトランジスタを削減することができる。
＜２．第２の実施の形態＞
上述の第１の実施の形態では、微分信号Ｖｏｕｔが上限電圧より高くなった回数と、微分信号が上限電圧より低くなった回数とを上限側カウンタ３２０および下限側カウンタ３３０により個別に計数していた。ただし、この構成では、蛍光灯などでフリッカが生じた際に、フリッカによる周期的な明暗の変化をアドレスイベントして検出してしまい、アドレスイベントの検出回数が増大するおそれがある。この第２の実施の形態の計数部３１０は、アップダウンカウンタを配置してフリッカの影響を抑制した点において第１の実施の形態と異なる。
図２１は、本技術の第２の実施の形態における計数部３１０の一構成例を示すブロック図である。この第２の実施の形態の計数部３１０は、アップダウンカウンタ３６１、上限側比較回路３６２および下限側比較回路３６３を備える。
アップダウンカウンタ３６１は、ハイレベルの比較結果ＣＯＭＰ＋が入力された際に計数値ＣＮＴの増分処理を行い、ローレベルの比較結果ＣＯＭＰ－が入力された際に計数値ＣＮＴの減分処理を行うものである。すなわち、微分信号Ｖｏｕｔが上限電圧より高くなったときに計数値ＣＮＴがカウントアップされ、微分信号Ｖｏｕｔが下限電圧より低くなったときに計数値ＣＮＴがカウントダウンされる。アップダウンカウンタ３６１は、計数値ＣＮＴを上限側比較回路３６２および下限側比較回路３６３に供給する。
なお、アップダウンカウンタ３６１は、比較結果ＣＯＭＰ＋により増分処理を行い、比較結果ＣＯＭＰ－により減分処理を行っているが、この構成に限定されない。アップダウンカウンタ３６１は、比較結果ＣＯＭＰ＋により減分処理を行い、比較結果ＣＯＭＰ－により増分処理を行うこともできる。
上限側比較回路３６２は、制御回路２１１からのデジタル値Ｄｔｈ＋と計数値ＣＮＴとを比較するものである。ここで、デジタル値Ｄｔｈ＋は、上限閾値を示す。この上限側比較回路３６２は、比較結果を検出信号ＤＥＴ＋として出力する。
下限側比較回路３６３は、制御回路２１１からのデジタル値Ｄｔｈ－と計数値ＣＮＴとを比較するものである。ここで、デジタル値Ｄｔｈ－は、下限閾値を示す。この下限側比較回路３６３は、比較結果を検出信号ＤＥＴ－として出力する。
例えば、フリッカにより、一定時間に亘って光量が増大し、その後に一定時間に亘って光量が減少したものとする。光量の増大により、微分信号Ｖｏｕｔが上限電圧より高くなった回数を１０回とし、光量の減少により、微分信号Ｖｏｕｔが下限電圧より低くなった回数を１０回とする。また、上限および下限の閾値を示す２ｎを「８」とする。上限側カウンタ３２０および下限側カウンタ３３０により個別に計数する第１の実施の形態では、上限側カウンタ３２０および下限側カウンタ３３０のそれぞれで計数値が「８」を超え、オンイベントおよびオフイベントが１回ずつ検出される。
これに対して、アップダウンカウンタ３６１を配置する場合、例えば、計数値の初期値を「－５」に設定し、上限側の閾値を示すデジタル値Ｄｔｈ＋を「＋８」とし、下限側の閾値を示すデジタル値Ｄｔｈ－を「－８」とする。これにより、光量増大時に計数値が「＋５」まで増分され、その後に計数値が「－５」まで減分される。計数値が「－８」乃至「＋８」の範囲内であるため、オンイベントおよびオフイベントのいずれも検出されない。このように、比較結果ＣＯＭＰ＋によるカウントアップと、比較結果ＣＯＭＰ－によるカウントダウンとが互いに相殺されるため、フリッカの影響を抑制することができる。
また、第１の実施の形態のようにカウンタがいずれかの桁のみを出力する場合、例えば、バイナリカウンタでは、２ｎ（８など）と、２ｎ＋１（１６など）との間の値に閾値を調整することができない。これに対して、アップダウンカウンタ３６１は、第ｎ桁のみでなく、計数値ＣＮＴ全体を出力し、後段でデジタル値（閾値）と比較する。これにより、２ｎと２ｎ＋１との間を閾値とすることもできるようになり、閾値をより細かく調整することができる。
なお、アップダウンカウンタ３６１は、第１の実施の形態と同様に、上限閾値に対応する第ｎ＋桁と、下限閾値に対応する第ｎ－桁とを検出信号ＤＥＴ＋およびＤＥＴ－として出力することもできる。ここで、ｎ＋およびｎ－は、互いに異なる０乃至Ｎ－１の整数である。この場合、上限側比較回路３６２および下限側比較回路３６３は不要となる。また、計数部３１０に上限側比較回路３６２および下限側比較回路３６３の両方を配置しているが、一方のみを配置することもできる。
このように、本技術の第２の実施の形態によれば、アップダウンカウンタ３６１は、比較結果ＣＯＭＰ＋により増分処理を行い、比較結果ＣＯＭＰ－により減分処理を行うため、光量の増大による増分と光量の減少による減分とを相殺することができる。これにより、光量が周期的に増減するフリッカによる影響を抑制することができる。
［変形例］
上述の第２の実施の形態では、コンパレータ４４０は、上限電圧および下限電圧の両方を、微分信号Ｖｏｕｔと比較していたが、可変電圧と微分信号Ｖｏｕｔとを比較することもできる。この第２の実施の形態の変形例は、第２の実施の形態に第１の実施の形態の第１の変形例をさらに適用したものである。
図２２は、本技術の第２の実施の形態の変形例における計数部３１０の一構成例を示すブロック図である。第２の実施の形態の変形例におけるコンパレータ４４０および制御回路２１１の構成は、第１の実施の形態の第１の変形例と同様である。
また、第２の実施の形態の変形例のアップダウンカウンタ３６１には、電圧比較部４００からの比較結果ＣＯＭＰと、制御回路２２１からの極性信号Ｖｐｏｌａｒｉｔｙとが入力される。このアップダウンカウンタ３６１は、ハイレベルの極性信号Ｖｐｏｌａｒｉｔｙとが入力された際に比較結果ＣＯＭＰに応じて計数値ＣＮＴの増分処理を行う。一方、アップダウンカウンタ３６１は、ローレベルの極性信号Ｖｐｏｌａｒｉｔｙとが入力された際に比較結果ＣＯＭＰに応じて計数値ＣＮＴの減分処理を行う。
このように、本技術の第２の実施の形態の変形例によれば、コンパレータ４４０は、可変電圧と微分信号Ｖｏｕｔとを比較するため、コンパレータ４４０内のトランジスタを削減することができる。
＜３．第３の実施の形態＞
上述の第１の実施の形態では、固体撮像素子２００がアドレスイベントの検出のみを行っていたが、交通事故の状況の記録などの用途で画像データの撮像が要求されることがある。この第３の実施の形態の固体撮像素子２００は、画像データをさらに撮像する点において第１の実施の形態と異なる。
図２３は、本技術の第３の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この第３の実施の形態の固体撮像素子２００は、ＤＡＣ２１５をさらに備える点において第１の実施の形態と異なる。
ＤＡＣ２１５は、ＤＡ（Digital to Analog）変換により所定の参照信号を生成するものである。例えば、スロープ状にレベルが変化するランプ信号が参照信号として生成される。このＤＡＣ２１５は、参照信号を画素３００のそれぞれに供給する。
また、画素アレイ部２１４には、モード信号ＭＯＤＥが入力される。このモード信号ＭＯＤＥは、撮像モードおよび検出モードのいずれかを示す信号である。ここで、撮像モードは、参照信号を用いて画像データを撮像するモードである。一方、検出モードは、アドレスイベントを検出するモードである。撮像モードは、例えば、交通事故の状況を画像データにより記録するために用いられる。一方、検出モードは、画像認識などを行う際に用いられる。
図２４は、本技術の第３の実施の形態における画素３００の一構成例を示すブロック図である。この第３の実施の形態の画素３００は、参照信号比較部５００をさらに備える点において第１の実施の形態と異なる。
参照信号比較部５００は、光量に応じた画素信号と、ＤＡＣ２１５からの参照信号Ｖｒｅｆとを比較するものである。この参照信号比較部５００は、比較結果ＣＭを計数部３１０に供給する。参照信号比較部５００の詳細は、後述する。
第３の実施の形態の計数部３１０は、撮像モードにおいて、比較結果ＣＭが反転するまでの期間に亘って計数値を計数し、計数値ＣＮＴを信号処理部２１２に供給する。一方、検出モードにおいては、第１の実施の形態と同様にアドレスイベントを検出する。
図２５は、本技術の第３の実施の形態における電圧比較部４００の一構成例を示す回路図である。この第３の実施の形態の電圧比較部４００内のコンパレータ４４０には、Ｐ型トランジスタ４４３およびＮ型トランジスタ４４４が配置されない。このため、コンパレータ４４０は、オンイベントに関する比較結果ＣＯＭＰ＋のみを出力する。
また、第３の実施の形態の対数応答部４１０において、Ｎ型トランジスタ４１２は、光電流を変換した電圧信号を画素信号として参照信号比較部５００に供給する。
図２６は、本技術の第３の実施の形態における計数部３１０の一構成例を示すブロック図である。この第３の実施の形態の計数部３１０は、セレクタ３７１および上限側カウンタ３２０を備える。
セレクタ３７１は、電圧比較部４００からの比較結果ＣＯＭＰ＋と、参照信号比較部５００からの比較結果ＣＭとのいずれかをモード信号ＭＯＤＥに従って選択するものである。このセレクタ３７１は、撮像モードにおいて比較結果ＣＭを選択して上限側カウンタ３２０に出力し、検出モードにおいて比較結果ＣＯＭＰ＋を選択して上限側カウンタ３２０に出力する。
第３の実施の形態の上限側カウンタ３２０には、モード信号ＭＯＤＥがさらに入力される。撮像モードにおいて上限側カウンタ３２０は、セレクタ３７１からの出力信号（比較結果ＣＭ）が初期値から反転するまでの期間に亘って計数値ＣＮＴを計数し、信号処理部２１２に供給する。信号処理部２１２は、画素毎の計数値ＣＮＴを示すデータを、その画素の画素データとして二次元格子状に配列し、画像データを生成する。
一方、検出モードにおいて上限側カウンタ３２０は、セレクタ３７１から、ハイレベルの出力信号（比較結果ＣＯＭＰ＋）が出力されるたびに計数値を計数し、制御信号ＳＷ＋に従って第ｎ桁を、オンイベントの検出信号ＤＥＴ＋として転送部３８０に出力する。
図２７は、本技術の第３の実施の形態における参照信号比較部５００の一構成例を示す回路図である。この参照信号比較部５００は、セレクタ５１１、転送トランジスタ５１２、リセットトランジスタ５１３、増幅トランジスタ５１４およびコンパレータ５１５を備える。参照信号比較部５００内のトランジスタとして、例えば、Ｎ型のＭＯＳトランジスタが用いられる。
セレクタ５１１は、モード信号ＭＯＤＥに従って、電源端子と、転送トランジスタ５１２とのいずれかを選択して電流電圧変換部４１６に接続するものである。このスイッチ５１１は、撮像モードにおいて転送トランジスタ５１２を電流電圧変換部４１６に接続し、検出モードにおいて電源端子を電流電圧変換部４１６に接続する。
転送トランジスタ５１２は、制御回路２１１からの転送信号ＳＨに従って電流電圧変換部４１６からの電荷を浮遊拡散層に転送するものである。リセットトランジスタ５１３は、制御回路２１１からのリセット信号ＲＳＴに従って、浮遊拡散層を初期化するものである。増幅トランジスタ５１４は、浮遊拡散層の電位を増幅し、画素信号としてコンパレータ５１５に供給するものである。コンパレータ５１５は、画素信号と、ＤＡＣ２１５からの参照信号Ｖｒｅｆとを比較するものである。
制御回路２１１は、撮像モードにおいて、露光終了の直前にリセット信号ＲＳＴによりリセットレベルを生成させ、露光終了時に転送信号ＳＨにより電荷を転送させて信号レベルを生成させる。
上述の構成により、計数部３１０は、オンイベントの検出処理と、画素データを生成するＡＤ変換処理との両方に用いられる。このため、ＡＤ変換のためのカウンタを計数部３１０の外部に追加する構成と比較して、固体撮像素子２００の回路規模を削減することができる。
このように、本技術の第３の実施の形態によれば、計数部３１０は、参照信号との比較結果ＣＭと、閾値電圧との比較結果ＣＯＭＰ＋とのいずれかに基づいて計数値を計数するため、比較結果ＣＭに基づいて計数を行うカウンタを追加する必要が無くなる。これにより、そのカウンタを追加する場合と比較して、固体撮像素子２００の回路規模を削減することができる。
［第１の変形例］
上述の第３の実施の形態では、計数部３１０は、Ｎビットの計数値ＣＮＴ（すなわち、画素データ）を出力していたが、Ｎビットでは、画素データのデータサイズが不足することがある。そこで、この第３の実施の形態の第１の変形例の計数部３１０は、画素データのサイズを拡大して、データサイズの不足を解消した点において、第３の実施の形態と異なる。
図２８は、本技術の第３の実施の形態の第１の変形例における計数部３１０の一構成例を示すブロック図である。この第３の実施の形態の第１の変形例の計数部３１０は、セレクタ３７２および下限側カウンタ３３０をさらに備える点において第３の実施の形態と異なる。
また、第３の実施の形態の第１の変形例のコンパレータ４４０（不図示）には、Ｐ型トランジスタ４４３およびＮ型トランジスタ４４４がさらに配置され、コンパレータ４４０は、比較結果ＣＯＭＰ－をさらに出力するものとする。
また、第３の実施の形態の第１の変形例の上限側カウンタ３２０は、撮像モードにおいて第Ｎ桁のビットをセレクタ３７２に供給する。また、上限側カウンタ３２０は、Ｎビットを、２Ｎビットの計数値ＣＮＴの下位桁のビット列として信号処理部２１２に供給する。
一方、検出モードにおいて上限側カウンタ３２０は、セレクタ３７１から、ハイレベルの出力信号（比較結果ＣＯＭＰ＋）が出力されるたびに計数値を計数し、制御信号ＳＷ＋に従って第ｎ桁を、オンイベントの検出信号ＤＥＴ＋として転送部３８０に出力する。
セレクタ３７２は、モード信号ＭＯＤＥに従って、上限側カウンタ３２０からの第Ｎ桁と、比較結果ＣＯＭＰ－とのいずれかを下限側カウンタ３３０に出力するものである。なお、セレクタ３７１は、特許請求の範囲に記載の前段セレクタの一例であり、セレクタ３７２は、特許請求の範囲に記載の後段セレクタの一例である。セレクタ３７１および３７２からなる回路は、特許請求の範囲に記載の選択部の一例である。
第３の実施の形態の第１の変形例の下限側カウンタ３３０は、撮像モードにおいてセレクタ３７２からハイレベルの出力信号（第Ｎ桁）が出力されるたびにＮビットの計数値を計数する。そして、下限側カウンタ３３０は、そのＮビットを２Ｎビットの計数値ＣＮＴの上位桁のビット列として信号処理部２１２に供給する。
前段の上限側カウンタ３２０からのＮビットと後段の下限側カウンタ３３０からのＮビットとにより、２Ｎビットの計数値ＣＮＴが画素毎に生成される。信号処理部２１２は、画素毎の計数値ＣＮＴを示すデータを、その画素の画素データとして二次元格子状に配列し、画像データを生成する。なお、上限側カウンタ３２０は、特許請求の範囲に記載の前段カウンタの一例であり、下限側カウンタ３３０は、特許請求の範囲に記載の後段カウンタの一例である。
一方、検出モードにおいて下限側カウンタ３３０は、セレクタ３７１から、ローレベルの出力信号（比較結果ＣＯＭＰ－）が出力されるたびに計数値を計数し、制御信号ＳＷ－に従って第ｎ桁を、オフイベントの検出信号ＤＥＴ－として転送部３８０に出力する。
なお、前段に上限側カウンタ３２０を配置し、後段に下限側カウンタ３３０を配置しているが、この構成に限定されない。逆に、上限側カウンタ３２０を後段に配置し、下限側カウンタ３３０を前段に配置することもできる。
このように、本技術の第３の実施の形態の第１の変形例によれば、上限側カウンタ３２０の後段に下限側カウンタ３３０をさらに配置したため、上限側カウンタ３２０のみの場合よりも大きなサイズ（２Ｎビットなど）の計数値を計数することができる。
［第２の変形例］
上述の第３の実施の形態の第１の変形例では、計数部３１０は、２Ｎビットの計数値ＣＮＴ（すなわち、画素データ）を出力していたが、２Ｎビットでは、画素データのデータサイズが不足することがある。そこで、この第３の実施の形態の第２の変形例の計数部３１０は、画素データのサイズをさらに拡大して、データサイズの不足を解消した点において、第３の実施の形態と異なる。
図２９は、本技術の第３の実施の形態の第２の変形例における計数部３１０の一構成例を示すブロック図である。この第３の実施の形態の第２の変形例の計数部３１０は、スイッチ３７３および予備カウンタ３７４をさらに備える点において第３の実施の形態と異なる。
スイッチ３７３は、モード信号ＭＯＤＥに従って下限側カウンタ３３０の第Ｎ桁目を出力する端子と予備カウンタ３７４の入力端子との間の経路を開閉するものである。このスイッチ３７３は、撮像モードにおいて閉状態に移行し、検出モードにおいて開状態に移行する。
予備カウンタ３７４は、撮像モードにおいて、スイッチ３７３からハイレベルの出力信号（第Ｎ桁）が出力されるたびにＭ（Ｍは、整数）ビットの計数値を計数するものである。予備カウンタ３７４は、そのＭビットを計数値ＣＮＴの上位桁のビット列として信号処理部２１２に供給する。上限側カウンタ３２０からのＮビットと下限側カウンタ３３０からのＮビットと予備カウンタ３７４のＭビットとにより、２Ｎ＋Ｍビットの計数値ＣＮＴが画素毎に生成される。
なお、予備カウンタ３７４は、図３０に例示するように、上限側カウンタ３２０の前段に配置することもできる。セレクタ３７１と参照信号比較部５００との間に予備カウンタ３７４を配置することにより、図２９と比較して、上限側カウンタ３２０のＮ桁のＬＳＢの寄生容量を小さくすることができる。これにより、消費電力を削減することができる。
このように、本技術の第３の実施の形態の第１の変形例によれば、予備カウンタ３７４をさらに配置したため、上限側カウンタ３２０および下限カウンタ３３０のみの場合よりも大きなサイズ（２Ｎ＋Ｍビットなど）の計数値を計数することができる。
＜４．第４の実施の形態に係る撮像装置（スキャン方式）＞
上述した第１構成例に係る撮像装置２０は、非同期型の読出し方式にてイベントを読み出す非同期型の撮像装置である。但し、イベントの読出し方式としては、非同期型の読出し方式に限られるものではなく、同期型の読出し方式であってもよい。同期型の読出し方式が適用される撮像装置は、所定のフレームレートで撮像を行う通常の撮像装置と同じ、スキャン方式の撮像装置である。
図３１は、本開示に係る技術が適用される撮像システム１０における撮像装置２０として用いられる、第２構成例に係る撮像装置、即ち、スキャン方式の撮像装置の構成の一例を示すブロック図である。
図３１に示すように、本開示の撮像装置としての第２構成例に係る撮像装置２０は、画素アレイ部２１、駆動部２２、信号処理部２５、読出し領域選択部２７、及び、信号生成部２８を備える構成となっている。
画素アレイ部２１は、複数の画素３０を含む。複数の画素３０は、読出し領域選択部２７の選択信号に応答して出力信号を出力する。複数の画素３０のそれぞれの構成は、図４に記載の画素３００と同様である。複数の画素３０は、光の強度の変化量に対応する出力信号を出力する。複数の画素３０は、図３１に示すように、行列状に２次元配置されていてもよい。
駆動部２２は、複数の画素３０のそれぞれを駆動して、各画素３０で生成された画素信号を信号処理部２５に出力させる。尚、駆動部２２及び信号処理部２５については、階調情報を取得するための回路部である。従って、イベント情報のみを取得する場合は、駆動部２２及び信号処理部２５は無くてもよい。
読出し領域選択部２７は、画素アレイ部２１に含まれる複数の画素３０のうちの一部を選択する。具体的には、読出し領域選択部２７は、画素アレイ部２１の各画素３０からのリクエストに応じて選択領域を決定する。例えば、読出し領域選択部２７は、画素アレイ部２１に対応する２次元行列の構造に含まれる行のうちのいずれか１つもしくは複数の行を選択する。読出し領域選択部２７は、予め設定された周期に応じて１つもしくは複数の行を順次選択する。また、読出し領域選択部２７は、画素アレイ部２１の各画素３０からのリクエストに応じて選択領域を決定してもよい。
信号生成部２８は、読出し領域選択部２７によって選択された画素の出力信号に基づいて、選択された画素のうちのイベントを検出した活性画素に対応するイベント信号を生成する。イベントは、光の強度が変化するイベントである。活性画素は、出力信号に対応する光の強度の変化量が予め設定された閾値を超える、又は、下回る画素である。例えば、信号生成部２８は、画素の出力信号を基準信号と比較し、基準信号よりも大きい又は小さい場合に出力信号を出力する活性画素を検出し、当該活性画素に対応するイベント信号を生成する。
信号生成部２８については、例えば、信号生成部２８に入ってくる信号を調停するような列選択回路を含む構成とすることができる。また、信号生成部２８については、イベントを検出した活性画素の情報の出力のみならず、イベントを検出しない非活性画素の情報もを出力する構成とすることができる。
信号生成部２８からは、出力線１５を通して、イベントを検出した活性画素のアドレス情報及びタイムスタンプ情報（例えば、（Ｘ，Ｙ，Ｔ））が出力される。但し、信号生成部２８から出力されるデータについては、アドレス情報及びタイムスタンプ情報だけでなく、フレーム形式の情報（例えば、（０，０，１，０，・・・））であってもよい。
＜５．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図３２は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３２に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３２の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図３３は、撮像部１２０３１の設置位置の例を示す図である。
図３３では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図３３には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１等に適用され得る。具体的には例えば、図１の撮像装置１００を、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、閾値の調整に要する時間を短縮してシステムの利便性や安全性を向上させることができる。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
なお、本技術は以下のような構成もとることができる。
（１）入射光の変化量に応じたアナログ信号と所定の電圧範囲の境界を示す所定電圧とを比較して比較結果を電圧比較結果として出力する電圧比較部と、
前記アナログ信号が前記電圧範囲外であることを示す前記電圧比較結果が出力されるたびに計数値を計数する計数部と
を具備する固体撮像素子。
（２）所定の制御信号を供給する制御回路をさらに具備し、
前記計数部は、前記制御信号に従って前記計数値を示す複数のビットのいずれかを選択して出力する
前記（１）記載の固体撮像素子。
（３）前記所定電圧は、前記電圧範囲の上限を示す上限電圧と前記電圧範囲の下限を示す下限電圧とを含み、
前記計数部は、
前記アナログ信号が前記上限電圧より高い旨を示す前記電圧比較結果が出力されるたびに計数値を計数する上限側カウンタと、
前記アナログ信号が前記下限電圧より低い旨を示す前記電圧比較結果が出力されるたびに計数値を計数する下限側カウンタと
を備える前記（２）記載の固体撮像素子。
（４）前記所定電圧は、互いに異なる上限電圧および下限電圧のいずれかに変動する可変電圧であり、
前記計数部は、
前記可変電圧の値を示す極性信号に従って前記電圧比較部と前記上限カウンタとの間の経路を開閉する上限側スイッチと、
前記極性信号に従って前記電圧比較部と前記下限カウンタとの間の経路を開閉する下限側スイッチと
をさらに備える
前記（３）記載の固体撮像素子。
（５）前記入射光の光量に応じた画素信号と所定の参照信号とを比較して比較結果を参照信号比較結果として出力する参照信号比較部をさらに具備し、
前記計数部は、
前記電圧比較結果と前記参照信号比較結果とのいずれかを選択する選択部と、
前記選択された比較結果に基づいて前記計数値を計数するカウンタと
を備える前記（１）記載の固体撮像素子。
（６）前記所定電圧は、前記電圧範囲の上限を示す上限電圧と前記電圧範囲の下限を示す下限電圧とを含み、
前記電圧比較結果は、前記上限電圧との比較結果を示す上限側比較結果と前記下限電圧との比較結果を示す下限側比較結果とを含み、
前記カウンタは、前段カウンタおよび後段カウンタを備え、
前記選択部は、
前記上限側比較結果および前記下限側比較結果の一方と前記参照信号比較結果とのいずれかを選択して前記前段カウンタに供給する前段セレクタと、
前記上限側比較結果および前記下限側比較結果の他方と前記前段カウンタの出力ビットとのいずれかを選択して前記後段カウンタに供給する後段セレクタと
を備える前記（５）記載の固体撮像素子。
（７）前記カウンタは、さらに予備カウンタを備える
前記（６）記載の固体撮像素子。
（８）前記予備カウンタは、前記後段カウンタの出力ビットに基づいて計数値を計数し、
前記後段セレクタと前記予備カウンタとの間の経路を開閉するスイッチをさらに具備する
前記（７）記載の固体撮像素子。
（９）前記予備カウンタは、前記前段セレクタと前記参照信号比較部との間に挿入される
前記（７）記載の固体撮像素子。
（１０）所定の閾値を供給する制御回路と、
前記計数部は、
前記アナログ信号が前記電圧範囲外であることを示す前記電圧比較結果が出力されるたびに前記計数値を計数するカウンタと、
前記計数値と前記閾値とを比較する閾値比較部と
を備える前記（１）記載の固体撮像素子。
（１１）前記所定電圧は、前記電圧範囲の上限を示す上限電圧と前記電圧範囲の下限を示す下限電圧とを含み、
前記カウンタは、
前記アナログ信号が前記上限電圧より高い旨を示す前記電圧比較結果が出力された場合には前記計数値に対して増分処理および減分処理の一方を行い、前記アナログ信号が前記下限電圧より低い旨を示す前記電圧比較結果が出力された場合には、前記計数値に対して前記増分処理および前記減分処理の他方を行う
前記（１０）記載の固体撮像素子。
（１２）前記所定電圧は、互いに異なる上限電圧および下限電圧のいずれかに変動する可変電圧であり、
前記カウンタは、前記可変電圧の値を示す極性信号と前記電圧比較結果とに基づいて前記増分処理および前記減分処理の一方を行う
前記（１１）記載の固体撮像素子。
（１３）前記電圧比較部は、複数の画素のそれぞれに配置され、
前記計数部は、前記複数の画素を配列した画素ブロックに配置され、
前記計数部は、
前記複数の画素のそれぞれに対応する前記電圧比較結果を処理する比較結果処理部と、
前記比較結果処理部の処理結果に基づいて前記計数値を計数するカウンタと
を備える前記（１）から（１２）のいずれかに記載の固体撮像素子。
（１４）前記所定電圧は、互いに異なる上限電圧および下限電圧のいずれかに変動する可変電圧であり、
前記比較結果処理部は、
前記上限電圧に対応する前記電圧比較結果を処理する上限側比較結果処理部と、
前記下限電圧に対応する前記電圧比較結果を処理する下限側比較結果処理部と
を備え、
前記計数部は、
前記可変電圧の値を示す極性信号に従って前記電圧比較部と前記上限側比較結果処理部との間の経路を開閉する上限側スイッチと、
前記極性信号に従って前記電圧比較部と前記下限側比較結果処理部との間の経路を開閉する下限側スイッチと
をさらに備える
前記（１３）記載の固体撮像素子。
（１５）前記比較結果処理部は、前記複数の画素のそれぞれに対応する前記電圧比較結果の排他的論理和を前記処理結果として出力する
前記（１３）記載の固体撮像素子。
（１６）前記比較結果処理部は、前記複数の画素のそれぞれに対応する前記電圧比較結果の論理和を前記処理結果として出力する
前記（１３）記載の固体撮像素子。
（１７）前記比較結果処理部は、前記複数の画素のそれぞれに対応する前記電圧比較結果のいずれかを選択して前記処理結果として出力する
前記（１３）記載の固体撮像素子。
（１８）前記電圧比較部は、
光電流を電圧信号に変換する電流電圧変換部と、
前記電圧信号を微分して前記アナログ信号として出力する微分回路と、
前記アナログ信号と前記所定電圧とを比較するコンパレータと
を備える
前記（１）から（１７）のいずれかに記載の固体撮像素子。
（１９）前記計数値が計数されるたびに前記微分回路を制御して前記アナログ信号を所定の初期値にする初期化制御部をさらに具備する
前記（１８）記載の固体撮像素子。
（２０）前記計数値と所定の閾値とを比較した結果を示す信号を転送し、前記信号を転送した後に前記計数値を初期化する転送部をさらに具備する
前記（１）から（１９）のいずれかに記載の固体撮像素子。
１００ 撮像装置
１１０ 撮像レンズ
１２０ 記録部
１３０ 制御部
２００ 固体撮像素子
２０１ 受光チップ
２０２ 回路チップ
２１１ 制御回路
２１２ 信号処理部
２１３ アービタ
２１４ 画素アレイ部
２１５ ＤＡＣ
３００ 画素
３０１ 画素ブロック
３１０ 計数部
３１１～３１４、３２４、３２５、３２６、３３４、３３５、３３６、３４３、３７３ スイッチ
３２０ 上限側カウンタ
３２１、３３１ 第０桁出力部
３２２、３３２ 第１桁出力部
３２３、３３３ 第２桁出力部
３３０ 下限側カウンタ
３４０ 上限側比較結果処理部
３４１、３９３、３９４ ＸＯＲ（排他的論理和）ゲート
３４２ ＯＲ（論理和）ゲート
３５０ 下限側比較結果処理部
３６１ アップダウンカウンタ
３６２ 上限側比較回路
３６３ 下限側比較回路
３７１、３７２、５１１ セレクタ
３７４ 予備カウンタ
３８０ 転送部
３９０ 初期化制御部
３９１、３９２ 遅延部
４００ 電圧比較部
４１０ 対数応答部
４１１ 光電変換素子
４１２、４１５、４３５、４４２、４４４ Ｎ型トランジスタ
４１３、４３１、４３４ コンデンサ
４１４、４２１、４２２、４３２、４３３、４４１、４４３ Ｐ型トランジスタ
４１６ 電流電圧変換部
４２０ バッファ
４３０ 微分回路
４４０ コンパレータ
５００ 参照信号比較部
５１２ 転送トランジスタ
５１３ リセットトランジスタ
５１４ 増幅トランジスタ
５１５ コンパレータ
１２０３１ 撮像部

Claims (19)

  1. 入射光の変化量に応じたアナログ信号と所定の電圧範囲の境界を示す所定電圧とを比較して比較結果を電圧比較結果として出力する電圧比較部と、
    前記アナログ信号が前記電圧範囲外であることを示す前記電圧比較結果が出力されるたびに計数値を計数する計数部と、
    前記計数値と所定の閾値とを比較した結果を示す信号を転送し、前記信号を転送した後に前記計数値を初期化する転送部と
    を具備する固体撮像素子。
  2. 所定の制御信号を供給する制御回路をさらに具備し、
    前記計数部は、前記制御信号に従って前記計数値を示す複数のビットのいずれかを選択して出力する
    請求項１記載の固体撮像素子。
  3. 前記所定電圧は、前記電圧範囲の上限を示す上限電圧と前記電圧範囲の下限を示す下限電圧とを含み、
    前記計数部は、
    前記アナログ信号が前記上限電圧より高い旨を示す前記電圧比較結果が出力されるたびに計数値を計数する上限側カウンタと、
    前記アナログ信号が前記下限電圧より低い旨を示す前記電圧比較結果が出力されるたびに計数値を計数する下限側カウンタと
    を備える請求項２記載の固体撮像素子。
  4. 前記所定電圧は、互いに異なる上限電圧および下限電圧のいずれかに変動する可変電圧であり、
    前記計数部は、
    前記可変電圧の値を示す極性信号に従って前記電圧比較部と前記上限側カウンタとの間の経路を開閉する上限側スイッチと、
    前記極性信号に従って前記電圧比較部と前記下限側カウンタとの間の経路を開閉する下限側スイッチと
    をさらに備える
    請求項３記載の固体撮像素子。
  5. 前記入射光の光量に応じた画素信号と所定の参照信号とを比較して比較結果を参照信号比較結果として出力する参照信号比較部をさらに具備し、
    前記計数部は、
    前記電圧比較結果と前記参照信号比較結果とのいずれかを選択する選択部と、
    前記選択された比較結果に基づいて前記計数値を計数するカウンタと
    を備える請求項１記載の固体撮像素子。
  6. 前記所定電圧は、前記電圧範囲の上限を示す上限電圧と前記電圧範囲の下限を示す下限電圧とを含み、
    前記電圧比較結果は、前記上限電圧との比較結果を示す上限側比較結果と前記下限電圧との比較結果を示す下限側比較結果とを含み、
    前記カウンタは、前段カウンタおよび後段カウンタを備え、
    前記選択部は、
    前記上限側比較結果および前記下限側比較結果の一方と前記参照信号比較結果とのいずれかを選択して前記前段カウンタに供給する前段セレクタと、
    前記上限側比較結果および前記下限側比較結果の他方と前記前段カウンタの出力ビットとのいずれかを選択して前記後段カウンタに供給する後段セレクタと
    を備える請求項５記載の固体撮像素子。
  7. 前記カウンタは、さらに予備カウンタを備える
    請求項６記載の固体撮像素子。
  8. 前記後段セレクタと前記予備カウンタとの間の経路を開閉するスイッチをさらに具備し、
    前記予備カウンタは、前記後段カウンタの出力ビットに基づいて計数値を計数する
    請求項７記載の固体撮像素子。
  9. 前記予備カウンタは、前記前段セレクタと前記参照信号比較部との間に挿入される
    請求項７記載の固体撮像素子。
  10. 所定の閾値を供給する制御回路をさらに具備し、
    前記計数部は、
    前記アナログ信号が前記電圧範囲外であることを示す前記電圧比較結果が出力されるたびに前記計数値を計数するカウンタと、
    前記計数値と前記閾値とを比較する閾値比較部と
    を備える請求項１記載の固体撮像素子。
  11. 前記所定電圧は、前記電圧範囲の上限を示す上限電圧と前記電圧範囲の下限を示す下限電圧とを含み、
    前記カウンタは、
    前記アナログ信号が前記上限電圧より高い旨を示す前記電圧比較結果が出力された場合には前記計数値に対して増分処理および減分処理の一方を行い、前記アナログ信号が前記下限電圧より低い旨を示す前記電圧比較結果が出力された場合には、前記計数値に対して前記増分処理および前記減分処理の他方を行う
    請求項１０記載の固体撮像素子。
  12. 前記所定電圧は、互いに異なる上限電圧および下限電圧のいずれかに変動する可変電圧であり、
    前記カウンタは、前記可変電圧の値を示す極性信号と前記電圧比較結果とに基づいて前記増分処理および前記減分処理の一方を行う
    請求項１１記載の固体撮像素子。
  13. 前記電圧比較部は、複数の画素のそれぞれに配置され、
    前記計数部は、前記複数の画素を配列した画素ブロックに配置され、
    前記計数部は、
    前記複数の画素のそれぞれに対応する前記電圧比較結果を処理する比較結果処理部と、
    前記比較結果処理部の処理結果に基づいて前記計数値を計数するカウンタと
    を備える請求項１記載の固体撮像素子。
  14. 前記所定電圧は、互いに異なる上限電圧および下限電圧のいずれかに変動する可変電圧であり、
    前記比較結果処理部は、
    前記上限電圧に対応する前記電圧比較結果を処理する上限側比較結果処理部と、
    前記下限電圧に対応する前記電圧比較結果を処理する下限側比較結果処理部と
    を備え、
    前記計数部は、
    前記可変電圧の値を示す極性信号に従って前記電圧比較部と前記上限側比較結果処理部との間の経路を開閉する上限側スイッチと、
    前記極性信号に従って前記電圧比較部と前記下限側比較結果処理部との間の経路を開閉する下限側スイッチと
    をさらに備える
    請求項１３記載の固体撮像素子。
  15. 前記比較結果処理部は、前記複数の画素のそれぞれに対応する前記電圧比較結果の排他的論理和を前記処理結果として出力する
    請求項１３記載の固体撮像素子。
  16. 前記比較結果処理部は、前記複数の画素のそれぞれに対応する前記電圧比較結果の論理和を前記処理結果として出力する
    請求項１３記載の固体撮像素子。
  17. 前記比較結果処理部は、前記複数の画素のそれぞれに対応する前記電圧比較結果のいずれかを選択して前記処理結果として出力する
    請求項１３記載の固体撮像素子。
  18. 前記電圧比較部は、
    光電流を電圧信号に変換する電流電圧変換部と、
    前記電圧信号を微分して前記アナログ信号として出力する微分回路と、
    前記アナログ信号と前記所定電圧とを比較するコンパレータと
    を備える
    請求項１記載の固体撮像素子。
  19. 前記計数値が計数されるたびに前記微分回路を制御して前記アナログ信号を所定の初期値にする初期化制御部をさらに具備する
    請求項１８記載の固体撮像素子。
JP2019168602A 2018-10-30 2019-09-17 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 Active JP7449663B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2019/038136 WO2020090311A1 (ja) 2018-10-30 2019-09-27 固体撮像素子
US17/287,815 US11950009B2 (en) 2018-10-30 2019-09-27 Solid-state image sensor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018203395 2018-10-30
JP2018203395 2018-10-30

Publications (2)

Publication Number Publication Date
JP2020072471A JP2020072471A (ja) 2020-05-07
JP7449663B2 true JP7449663B2 (ja) 2024-03-14

Family

ID=70549665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019168602A Active JP7449663B2 (ja) 2018-10-30 2019-09-17 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Country Status (2)

Country Link
US (1) US11950009B2 (ja)
JP (1) JP7449663B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11985440B2 (en) 2018-11-12 2024-05-14 Magic Leap, Inc. Depth based dynamic vision sensor
JP7336217B2 (ja) * 2019-03-12 2023-08-31 キヤノン株式会社 情報処理装置、撮像素子、撮像装置、及び情報処理方法
US11823466B2 (en) * 2019-03-27 2023-11-21 Sony Group Corporation Object detection device, object detection system, and object detection method
JP2023093778A (ja) * 2020-05-21 2023-07-05 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像方法
EP4164210A4 (en) * 2020-06-04 2023-11-15 Sony Group Corporation SIGNAL PROCESSING DEVICE, SIGNAL PROCESSING METHOD AND DETECTION SENSOR
JPWO2022009807A1 (ja) * 2020-07-10 2022-01-13
JP2022100947A (ja) * 2020-12-24 2022-07-06 キヤノン株式会社 光電変換装置、光電変換システム、移動体
KR20220096978A (ko) * 2020-12-31 2022-07-07 삼성전자주식회사 다이나믹 비전 센서 및 그 이미지 처리 장치
CN114500868B (zh) * 2022-04-18 2022-07-12 深圳锐视智芯科技有限公司 一种evs像素工作方法及相关装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015181563A (ja) 2014-03-20 2015-10-22 株式会社島津製作所 Ｘ線撮影装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0580156A (ja) 1991-09-25 1993-04-02 Shimadzu Corp 放射線測定装置
ES2811152T3 (es) 2013-09-16 2021-03-10 Prophesee Circuito de píxel dinámico de un solo fotodiodo y método de funcionamiento del mismo
KR102538172B1 (ko) * 2016-08-30 2023-05-31 삼성전자주식회사 데이터 출력 장치
KR20220149639A (ko) * 2017-10-30 2022-11-08 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자
JP7227926B2 (ja) * 2018-01-05 2023-02-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置および固体撮像素子の制御方法
TWI820078B (zh) * 2018-01-23 2023-11-01 日商索尼半導體解決方案公司 固體攝像元件

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015181563A (ja) 2014-03-20 2015-10-22 株式会社島津製作所 Ｘ線撮影装置

Also Published As

Publication number Publication date
US20210385402A1 (en) 2021-12-09
US11950009B2 (en) 2024-04-02
JP2020072471A (ja) 2020-05-07

Similar Documents

Publication Publication Date Title
JP7449663B2 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
CN110546945B (zh) 固态摄像元件、摄像装置和固态摄像元件的控制方法
KR102673021B1 (ko) 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법
CN113170064B (zh) 固态成像元件、成像装置和用于控制固态成像元件的方法
US11838672B2 (en) Solid-state imaging element, imaging apparatus, and control method of solid-state imaging element
WO2020110484A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US11632505B2 (en) Solid-state image sensor and imaging device
WO2020105313A1 (ja) 固体撮像素子、および、撮像装置
US20240163588A1 (en) Solid-state imaging element and imaging device
JP2021040294A (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2020100427A1 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US20210092313A1 (en) Sensor element and electronic device
WO2020090311A1 (ja) 固体撮像素子
JPWO2020012943A1 (ja) コンパレータ及び撮像装置
WO2024135095A1 (ja) 光検出装置、および、光検出装置の制御方法
WO2020090272A1 (ja) 電子回路、固体撮像素子、および、電子回路の制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240304

R150 Certificate of patent or registration of utility model

Ref document number: 7449663

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150