JP7440545B2 - 薄層透過層支持構造を含むイメージインテンシファイア - Google Patents

Description

本願は、薄層透過層支持構造を含むイメージインテンシファイアに関する。

イメージインテンシファイアは、典型的に、光電陰極層及び電子増倍管を含む。一般に、光電陰極層は入ってくる光子を電子に変換し、電子増倍管（透過層）は光電陰極層から受け取った各単一電子から複数の電子を生成する。大抵の場合、電子増倍管（ゲイン層）は、入ってくる光子に応答して光電陰極層によって生成された電子を増幅するためのゲインメカニズムとして電子衝撃イオン化を利用する。

残念ながら、ゲインメカニズムとして電子衝撃イオン化に依存するイメージインテンシファイアは、電子が衝撃の前又は後に望ましくない経路に沿って移動するときに、大抵の場合、性能の低下を受ける。例えば、電子が電子増倍管の表面で後方散乱する（反射又は跳ね返る）場合に、これらの後方散乱電子は、画質を低下させるハロー効果を生み出す可能性がある。追加的又は代替的に、後方散乱電子を含むいくつかの電子は、光電陰極層と電子増倍管との間で失われる可能性がある（すなわち、電子が電子増倍管以外の構造によって吸収される場合）。さらに、電子は、電子増倍管内で横方向に移動する可能性があり、それによって、電子増倍管によって出力される電子の空間的忠実度を低下させる。こうして、ゲイン層のピクセル同士の間又は隣接する領域の間のクロストークにより、性能が低下し得る。性能の低下を最小限に抑えるために、ゲイン層の厚さは、大抵の場合最小化される。しかしながら、薄いゲイン層は、拡散又は他のプロセスによる機械的破損及び電気的故障の影響を受けやすくなっている。

図１は、イメージインテンシファイア（この場合はCERN Tynode）の例を示しており、これには、性能の低下を最小限に抑えるための薄い透過層が含まれている。この例では、最上層（図を参照）及び最下層（図示せず）が厚く、一方、内側の層（図を参照）は薄い。薄層は、衝撃及び振動により変形する可能性があり、又は拡散プロセスにより破損する可能性がある。さらに、これらの薄い膜は、破損及び／又は電気的故障の影響を受けやすい。

図２は、イメージインテンシファイアの別の例を示している。チャネルを有する厚いシリコン層を含むこのデバイスは、かなり複雑であり、製造が困難である。この構造では、活性領域を取り囲む結合領域によって、堅牢性が提供される。しかしながら、この設計には、結合領域での信号損失という欠点がある。

ゲイン層の厚さを増加させて支持を追加するか、又は他の特殊な特徴をゲイン層に追加すると、一般に、信号の劣化につながり、製造の複雑さが増す可能性がある。こうして、ゲイン層の厚さと、信号損失又はキャリアの劣化なしにゲイン層を通過するキャリアの能力との間にはトレードオフがある。

一実施形態によれば、微小電気機械システム（ＭＥＭＳ）イメージインテンシファイアの電子増倍管は、光電陰極、透過（transmission）又はゲイン基板層、及び蛍光又は感知層（陽極とも呼ばれる）を含む。光電陰極層は、電子を受け取る入力面（input surface）と、電子を真空又はギャップに放出する放出面（emission
surface）（入力面の反対側）とを含む。放出された電子は、真空を通過してゲイン基板層の入力面に到達する。受け取った電子はゲイン基板層によって増幅され、ゲイン基板層の放出面（入力面の反対側）で真空中に放出される。第１の複数の支持リブがゲイン基板層の入力面に存在し、第２の複数の支持リブがゲイン基板層の放出面に存在し、信号劣化及び損失を最小限に抑えながら薄いゲイン基板層に機械的支持を追加する。

いくつかの態様では、第１の複数のリブの高さ及び第２の複数のリブの高さは、略同じである。他の態様では、第１の複数のリブの高さは、第２の複数のリブの高さよりも低い。さらに他の態様では、第１の複数のリブの高さは、第２の複数のリブの高さよりも大きい。

別の実施形態によれば、第１の複数のリブの高さ及び第２の複数のリブの高さはそれぞれ、ゲイン基板層に所定の程度の機械的剛性を与えるように設定される。

他の態様では、第１の複数のリブの個々のリブの間の間隔は、光電陰極から放出された電子を、第１の複数のリブの壁との接触による実質的な劣化なしに、ゲイン基板層の入力面で受け取るのを可能にするように構成される。間隔は、少なくとも部分的に、光電陰極の放出面とゲイン基板層の入力面との間の距離（ギャップ距離）によって決定される。同様に、第２の複数のリブの個々のリブの間の間隔は、電子を、第２の複数のリブの壁との接触による実質的な劣化なしに、ゲイン基板層の放出面から放出するのを可能にするように構成される。

一般に、第１の複数のリブの個々のリブは、第２の複数のリブからのそれぞれの個々のリブと整列している。例えば、第１の複数のリブの個々のリブは、垂直軸線が、第１の表面のリブ、ゲイン基板層、及び第２の複数のリブの対応するリブを通過するように位置付けされ得る。

別の態様では、ブロッキング構造体／領域を透過モードのイメージインテンシファイアで使用して、ゲイン基板層内のキャリアの空間的位置合せを維持することができる。上部入力面と下部放出面との両方にあるリブを使用して、薄いシリコンベースのゲイン基板層の堅牢性を高めることができる。

従来技術によるイメージインテンシファイアの図解である。 従来技術による別のイメージインテンシファイアの図解である。 例示的な実施形態による、ＭＥＭＳイメージインテンシファイアの高レベルの断面図である。 例示的な実施形態に従って構成されたゲイン基板層を含むＭＥＭＳイメージインテンシファイアの断面図である。 例示的な実施形態の追加の態様を示す、図４のゲイン基板層の拡大断面図である。 例示的な実施形態による、図４及び図５のＭＥＭＳイメージインテンシファイアのブロッキング構造体の拡大断面図である。 例示的な実施形態による、ＭＥＭＳイメージインテンシファイアの複数の異なるタイプのリブを示すグリッド状の構造を示す図である。 例示的な実施形態による、ＭＥＭＳイメージインテンシファイアのブロッキング構造体及びシールドを示すグリッド状の構造を示す図である。 例示的な実施形態による、ゲイン基板層及び支持リブの様々なドーピング領域の図である。 例示的な実施形態による、ＭＥＭＳイメージインテンシファイアのリブを含むゲイン基板層を使用して電子を増幅するための方法の高レベルフローチャートである。 本開示を通して、同様の参照番号を使用して、同様の要素を特定する。

ＭＥＭＳイメージインテンシファイアのためのゲイン基板層を本明細書に提示する。ゲイン基板層は、上部入力面上の第１の複数のリブと、下部放出面上の第２の複数のリブとを含む。いくつかの態様では、上部リブのそれぞれは、対応する下部リブと整列している。

本明細書に提示されるゲイン基板層は、上部入力面と下部放出面との両方にｐ型ドープされたリブを含む。リブは、「ドープされた」という用語又はその変形（例えば、本明細書ではドーピング、ドーパント等と呼ばれる）が、（ｐ型ドーパントを使用すると、リブが主に正の電荷キャリアにシフトするような）シリコンベース材料内のフェルミ準位をシフトするためにドーパントが添加されたことを示す限り、複数のセル又はピクセルを規定する。有利には、リブがｐ型ドープ材料を含むので、リブはピクセル同士の間の電子クロストークを防ぐ。一実施形態によれば、リブは、ゲイン基板層（例えば、電子増倍管）の入力面より上で、ゲイン基板層の出力放出面の下に延びる。さらに、後方散乱電子によって生成されるハロー効果は、リブによって最小限に抑えられる。

ゲイン基板層の入力面及び放出面に直交又は実質的に直交する横方向スペーサを延ばすことにより、グリッドタイプ、支柱タイプ、又は他の適切な構造として、高さを薄いゲイン基板層に追加して、シグナルインテグリティを維持しながら機械的支持を与えることができる。こうして、電子増倍管層内のキャリア（例えば、正孔）の空間的位置合せを維持するのに理想的な、強化された薄いゲイン基板層（電子増倍管層又は透過層とも呼ばれる）は、シグナルインテグリティを維持しながら広い領域に亘って機械的に堅牢であるために、第１の複数の上部リブ及び第２の複数の下部リブを含むように薄い基板層を修正することによって生成することができる。

典型的には、ゲイン基板層の入力面より上に延びるリブは、陰極層とゲイン基板層との間で少なくともいくらかの電子が失われる原因となる（例えば、リブの表面に衝突する電子が失われる可能性がある）。この影響は、ゲイン基板層と光電陰極層との間の第１のギャップ距離を短くすることによって、及びリブの間隔を制御することによって最小限に抑えることができる。

本明細書で提供するイメージインテンシファイアは、一例であることを意図している。電子増倍管は、現在知られている、又は今後開発される任意のＭＥＭＳイメージインテンシファイア又は光検出デバイスに含めることができる。

図３は、一実施形態によるＭＥＭＳイメージインテンシファイア３００の高レベル断面図を示している。ＭＥＭＳイメージインテンシファイアは、光電陰極３０１、ゲイン基板層３０２、及び陽極３４０を含む。真空（第１のギャップ）が、光電陰極をゲイン基板層から分離する。真空（第２のギャップ）もゲイン基板層を陽極から分離する。真空層は、別の材料層を通過することによって劣化するのではなく、信号を維持するのを可能にする。

それら層は、適切な真空ハウジング１１０にカプセル化され、デバイスの物理層を適切な電圧にバイアスするためのバイアス回路１５０を含む外部電源に接続することができる。より具体的には、バイアス回路１５０は、ＭＥＭＳイメージインテンシファイア３００の光電陰極３０１、ゲイン基板層３０２、及び陽極３４０を適切にバイアスするための１つ又は複数の回路を含み得る。ＭＥＭＳイメージインテンシファイアについて、以下でさらに詳細に説明する。

図４は、ＭＥＭＳイメージインテンシファイア４００の断面図を示しており、ゲイン基板層は、本明細書で提供する例示的な実施形態に従って電子を増倍するように構成される。ＭＥＭＳイメージインテンシファイア４００は、光電陰極３０１、ゲイン基板層３０２、及び蛍光／感知層３４０（陽極層とも呼ばれる）を含む。蛍光／感知層は、スクリーン／ディスプレイ３５０に結合され得、これにより、ユーザが、ゲイン基板層の出力を視覚的に見ることができる。いくつかの態様では、第１の真空又は第１のギャップ距離４０２が、光電陰極３０１とゲイン基板層３０２との間に存在する。第２の真空又は第２のギャップ距離４０２が、蛍光／感知層３４０とゲイン基板層３０２との間に存在する。領域４５５ａがリブ４２０ａの高さに対応し、領域４５５ｂがリブ４２０ｂの高さに対応する。

リブを形成するために、様々な製造プロセスを使用してもよい。第１の複数のリブ４２０ａを形成するために、シリコンベースの層が、領域４５５ａの高さに対応する高さで、ゲイン基板層の入力面上に生成され得る。エッチングを含む既知の製造プロセスを使用して、支柱、壁等としてリブを形成することができる。エッチング後に、リブは、領域４５５ａが無傷の状態で、活性領域４１４に存在する。

第２の複数のリブ４２０ｂを形成するために、ポリシリコンベースの層をゲイン基板層の放出層上に構築して、領域４５５ｂの高さに対応する高さに到達させることができる。リブは、領域４５５ｂが無傷の状態で、活性領域４１４で生成される。ゲイン基板層の製造に関する追加の詳細について、本明細書で提供する。

領域４１５は、リブ４２０ａの先端と光電陰極３０１との間の第１のギャップ距離を表す。領域４１６は、リブ４２０ｂの先端と蛍光／感知層３４０との間の第２のギャップ距離を表す。

光電陰極３０１は、上面４０５ａ及び出力放出面４０５ｂを含む。イメージインテンシファイアの外側の領域に存在する光子４０８が光電陰極３０１に接触し、光子が電子に変換され得る。光子４０８が光電陰極３０１の上面４０５ａに衝突するときに、衝突する各光子４０８は、自由電子を生成する関連する確率を有する。衝突する光子４０８から生じる自由電子（ｅ－）は、光電陰極３０１を通過し、出力放出面４０５ｂから放出される。いくつかの態様では、出力放出面４０５ｂは、周知の技術を使用して、負の電子親和力（ＮＥＡ）状態に活性化又は構成されて、光電陰極の出力放出面４０５ｂから真空の第１のギャップ距離４０１への自由電子（ｅ－）の流れを容易にする。

いくつかの態様では、光電陰極３０１は、光電子放出効果を示すガリウムヒ素（ＧａＡｓ）等の半導体材料を含む光電陰極層である。ＧａＰ、ＧａＩｎＡｓＰ、ＩｎＡｓＰ、ＩｎＧａＡｓ等を含むがこれらに限定されない他のタイプのＩＩＩ－Ｖ材料を使用してもよいことに留意されたい。あるいはまた、光電陰極は、アンチモン－ルビジウム－セシウム（Ｓｂ－Ｒｂ－Ｃｓ）、アンチモン－カリウム－セシウム（Ｓｂ－Ｋ－Ｃｓ）、ナトリウム－カリウム－アンチモン（Ｎａ－Ｋ－Ｓｂ）等を含むがこれらに限定されない既知のバイアルカリ材料を含み得、これも光電子放出効果がある。

この例では、光電陰極３０１の光電子放出半導体材料は、上面４０５ａで光子を吸収する。吸収された光子は、半導体材料のキャリア密度を増加させ、それにより、光電子放出半導体材料に、出力放出面４０５ｂからの放出のために光電陰極３０１を通過する電子の光電流（矢印によって示される）を生成させる。いくつかの態様では、光電陰極３０１は、ブロッキング構造体４１０（三角形として示される）を含む。ブロッキング構造体は、電子が光電陰極３０１を離れて第１のギャップ距離４０１を通って移動しゲイン基板層に到達するときに、電子を（例えば、放出される電子の流れに）集束させるように構成される。こうして、光電陰極３０１は、周囲光から受け取った光子４０８を電子（ｅ－）に変換し、これらの電子をゲイン基板層３０２に向けてストリーム内に放出する。

電子増倍管層又は透過層とも呼ばれ得るゲイン基板層３０２は、入力面４１２ａと、入力面４１２ａの反対側にある放出面４１２ｂとを含む。光電陰極３０１は、入力面４１２ａの上に位置付けされ、第１のギャップ距離４０２だけ分離され、それによって、光電陰極３０１は、入力面４１２ａに向けて電子を放出する。

ゲイン基板層３０２は、シリコン、及び／又は、ガリウムヒ素（ＧａＡｓ）等の、しかしこれらに限定されない他の半導体材料を含み得る。一実施形態では、ゲイン基板層は、シリコンベースの成分を含み、ｐ型ドーパントを用いてドープされて、ゲイン基板層の入力面４１２ａに衝突する各自由電子２０１に対して複数の電子２０５を生成する。

光電陰極３０１とゲイン基板層３０２との間の電界（図示せず）は、光電陰極によって放出される電子をゲイン基板層に向けて加速させ、電子をゲイン基板層３０２の入力面４１２ａに衝突させる。ゲイン基板層３０２は、受け取った電子を増幅して電子２０５を形成し、放出面４１２ｂを介して、蛍光／感知層３４０に向けて追加の電子を放出する。こうして、ゲイン基板層３０２を通した電子のゲインがある。

ゲイン基板層３０２は、非常に効率的なゲインを提供し、これにより、ＭＥＭＳイメージインテンシファイア４００（より具体的には、蛍光／感知層３４０及びスクリーン／ディスプレイ３５０）は、ユーザが直視システム（例えば、ユーザが画像に関してスクリーン／ディスプレイ３５０を直接見るシステム）又はデジタルシステム（例えば、ユーザが蛍光面に焦点を合わせたカメラからのデジタル出力を見るシステム）で見ることができる可視光を出力することができる。

ウェーハ又は他の適切な基板（例えば、シリコンベースの基板）を使用して形成され得るゲイン基板層３０２は、光電陰極３０１によって放出された電子を受け取り、増幅するように構成された活性領域４１４を含む。活性領域４１４は、入力面４１２ａ上に位置付けされ、例えばエッチング（サブトラクティブ法）等の単結晶シリコンプロセス又は別の適切なプロセスを使用して形成された第１の複数のリブ４２０ａと呼ばれる内壁又は支柱の格子又はグリッドを含む。

第２の複数のリブ４２０ｂと呼ばれる内壁又は支柱の別の格子又はグリッドは、放出面４１２ｂ上に位置付けされ、例えばポリシリコン結晶又はホウ素ドープポリシリコンプロセス（アディティブ法）又は別の適切なプロセスを使用して形成される。いくつかの態様では、第２の複数のリブ４２０ｂを作製するために、ドーピングプロファイルをトレンチングによって生成することができ、ポリシリコン堆積を使用して層を形成することができる。いくつかの態様では、リソグラフィー、電気めっき、及び成形（ＬＩＧＡ）等のプロセス又は他のプロセスを使用して、ポリシリコン層を構築してもよい。いくつかの態様では、放出面４１２ｂに塗布された厚いフォトレジストを使用して、ポリシリコン層を構築し、これもアディティブ法を使用して、複数の第２のリブを形成することができる。

リブ４２０ａ又は４２０ｂは、壁又は支柱の格子又はグリッドを生成する任意の適切な製造技術を使用して、入力面４１２ａ又は放出面４１２ｂ上にそれぞれ形成され得る。ブロッキング構造体４３０は、放出される電子の流れを陽極３４０に集束させるために、放出面４１２ｂに沿って形成され得る。ブロッキング構造体は、ドープされた材料（例えば、ｐ型ドープされた材料）から形成されるので、ブロッキング構造体は、ドープされた材料が静電バリア（すなわち、負に帯電したキャリアをはね返す電界）を生成するため、電子がゲイン基板層３０２内を横方向に移動することを防ぐ又は少なくとも阻止する。バリア又はブロッキング構造体４３０について、以下でさらに詳細に説明する（図５及び図６）。

ＭＥＭＳイメージインテンシファイア４００は、デバイスの様々な層を通る個々の電子経路を最適化するように構成され得る。例えば、ブロッキング構造体５１０、リブ４２０ａ、ブロッキング構造体４３０、及びリブ４２０ｂの個々の構成要素は、電子がこれらの様々な層及びギャップを通って垂直軸線に沿って方向付けられ、電子が水平に移動することによる信号劣化を防ぐように整列され得る。こうして、電子流は、光電陰極層で発生し、真空を通過し、リブ４２０ａ同士の間を通過してゲイン基板層に入り、ブロッキング構造体４３０同士の間のゲイン基板層を通過して、リブ４２０ｂ同士の間を出て陽極層に到達し得る。従って、経路は、垂直軸線に沿って辿り又は追跡して、ストリーム内の電子の放出を蛍光／感知層３４０に向けて集束させることができる。他の態様では、信号ゲインを最大化するために、第１及び第２の複数のリブ４２０ａ、４２０ｂ、及びブロッキング構造体４３０を整列させることができる。リブ、及びブロッキング構造体４３０を整列させることにより、電子の流れが方向付けられ、信号ゲインは、ゲイン基板層を通して最適化される。他の態様では、ゲイン基板層は、ブロッキング構造体４３０なしで、適切な電子増倍を提供することができる。しかしながら、第１の複数のリブ４２０ａ及び下部リブ４２０ｂは整列している。

こうして、いくつかの態様では、第１及び第２の複数のリブ４２０ａ、４２０ｂは、複数のピクセルを形成するように整列され、それによって、リブ同士の間の領域がピクセルに対応する。その結果、上部入力面及び下部放出面の領域又はピクセルが整列する。ゲイン基板層に入る電子は、垂直軸線に沿った通過中に増幅され、電子は、上部入力面上の第１の入力ピクセルに対応する領域に入り、下部放出面上の対応する第１の出力ピクセルの領域を出る（図４及び図５の矢印によって示される）。

いくつかの態様では、リブ４２０ａは、ｐ型ドープ材料で作製されており、ゲイン基板層３０２の入力面４１２ａと接触するか、又は少なくとも僅かにその入力面４１２ａ内に延びる。同様に、リブ４２０ｂは、ｐ型ドープ材料で作製されており、ゲイン基板層３０２の放出面４１２ｂと接触するか、又は少なくとも僅かにその放出面４１２ｂ内に延びる。第１の複数のリブ４２０ａは、入力面４１２ａに対して直交又は実質的に直交しており、第２の複数のリブ４２０ｂは、放出面４１２ｂに対して直交又は実質的に直交している。

蛍光／感知層３４０は、ゲイン基板層３０２の放出面４１２ｂの下に位置付けされ、それによって、蛍光／感知層３４０は、放出面４１２ｂから放出された電子を受け取ることができる。少量の漂遊粒子４６０（例えば、光子、イオン等）は、後方散乱を受け、信号の劣化及び損失につながる可能性がある。後方散乱電子は、ゲイン基板層３０２の第２の複数のリブ４２０ｂ及び／又は放出面４１２ｂに接触する可能性がある。放出面４１２ｂに衝突する漂遊粒子４６０は、漂遊電子及び対応する漂遊正孔に変換することができる。その後、自由電子は、放出面４１２ｂから放出されて、蛍光層に接触する可能性がある（図５も参照）。これは、画像の記録及び／又は表示に悪影響を与える可能性がある（例えば、ノイズとして）。

一実施形態では、陽極３４０は、増幅した電子（ｅ－）４３１を光子に変換するための蛍光面を含み得る。蛍光／感知層３４０の入力面４２５は、クロム又は他の適切な金属等の導電性材料（図示せず）でコーティングされて、放出面４１２ｂから放出された電子を受け取るための電気接触層を提供し得る。

別の実施形態では、陽極３４０は、ＣＭＯＳ基板と、イメージインテンシファイア管で一般的に使用される複数の収集ウェルとを含む従来の集積回路を有し得る。電子は、ＣＭＯＳセンサのための信号処理機器を使用して処理され、ユーザに表示するための強化した画像信号を生成することができる。

図５は、ゲイン基板層３０２、例えば図４のゲイン基板層に対応する半導体構造５００の一部の断面図である。ゲイン基板層３０２は、ゲイン基板層の入力面４１２ａに衝突する各自由電子（ｅ－）２０１に対して複数の電子２０５を生成するようにドープされる。場合によっては、ゲルマニウムをゲイン基板層３０２に添加してもよい。

いくつかの態様では、ゲイン基板層の厚さは、約３０～５０μｍ（マイクロメートル）であり得、リブの両方のセットを含むゲイン基板層の厚さ（Ｔ１）は、限定されないが、約９０～１５０μｍであり得る。ここで、第１の複数のリブ４２０ａ及び下部リブ４２０ｂは、厚さに含まれる。いくつかの態様では、リブの厚さは、ゲイン基板層と略同じ厚さであり得る。領域４１５及び４１６は、真空又はギャップ領域に対応する。

ギャップ距離（Ｌ１）は、光電陰極層からリブ４２０ａの先端までで測定され、典型的には、約１００～５００μｍの距離を有する。いくつかの実施形態では、ギャップ距離は約２５４μｍである。蛍光層とリブ４２０ｂの先端との間の距離であるギャップ距離（Ｌ２）は、約２５０～３８５μｍの範囲にある。リブ４２０ａの高さは、リブ４２０ｂの高さと同じである必要はない。ただし、信号損失を最小限に抑えるために、４２０ａのリブは４２０ｂのリブと垂直方向に整列している。

一実施形態では、ゲイン基板層は、電子の流れ２０５を放出面４１２ｂの放出領域５２０に向けるように（例えば、ドーピングによって）構成される第１の領域５０１及び第２の領域５１０を含み得る。放出領域５２０は、放出面４１２ｂからの電子の流れを促進するために、ＮＥＡ状態に活性化され得る。

入力面４１２ａに隣接して配置された第１の領域５０１は、電子を入力面４１２ａから離れる方向にゲイン基板層３０２に押し込むようにドープされ得、こうして、入力面４１２ａでの電子正孔対の再結合を阻害する。入力面４１２ａでの電子正孔対の再結合を阻害することにより、より多くの電子がゲイン基板層３０２を通って放出面４１２ｂに流れることが保証され、それにより効率が向上する。第１の領域５０１は、ホウ素又はアルミニウム等のｐ型ドーパントを用いてドープすることができ、約１００～３００ｎｍの深さで、比較的高濃度（例えば、約１０^１９部／立方センチメートル）にドープすることができる。シリコン半導体及び他の半導体材料、例えば、ＧａＡｓで使用するための他の適切なドーパント、濃度、及び寸法は、半導体製造の当業者には容易に明らかになるであろう。いくつかの態様では、ゲイン基板層３０２の入力面４１２ａは、ゲイン基板層３０２の上面への電気的接触を提供するために、クロム等の導電性材料（図示せず）を用いて第１の領域５０１に隣接してコーティングされる。

第２の領域５１０は、適度にｐ型ドープされた材料であり得、本明細書ではバックグラウンド領域とも呼ばれ得る。第２の領域は、例えば、ホウ素又はアルミニウム等のｐ型ドーパントで比較的高濃度（例えば、１０^１９部／立方センチメートル）にドープされたブロッキング構造体４３０も含み得る。第２の領域５１０（単独で及び／又は第１の領域５０１と組み合わせて）は、電子増倍管領域と呼ばれ得る。

放出面４１２ｂ上に配置されたブロッキング構造体４３０は、電子２０５を放出領域にはね返すために（例えば、Ｐ＋ドーパントを使用して）ドープされる。ブロッキング構造体４３０は、ゲイン基板層３０２に出入りする電子の流れが抑制される、放出面４１２ｂのブロッキング領域２１４を規定する。ブロッキング領域２１４は、ブロッキング構造体４３０、シールド２２０、及び誘電体フィルム２２４のうちの１つ又は複数によって効果的にブロックされる放出面４１２ｂの領域である。ブロッキング構造体４３０は、例えば、（横方向に移動する）漂遊電子を適切な放出領域５２０内に向けて、電子２０５が垂直軌道に沿ってゲイン基板層３０２に出入りし、隣接する放出領域に交差しないことを確実にするのを助けることによって、空間的忠実度を維持するのにも役立ち得る。ブロッキング構造体４３０は、約２４μｍの高さＨを有し得る。放出領域５２０は、約１μｍの直径を有し得、ブロッキング構造体４３０同士の間に６μｍのピッチを有する。

ブロッキング構造体は、放出のために、電子を小さな領域、放出領域５２０に集束させる。さらに、集束により、電子はより長い距離を移動することができる。電子を漏斗状にすることにより、リブの側壁に接触する電子の頻度が大幅に減少する。これにより、信号損失を最小限に抑えて、又は最小限にして、蛍光層への電子の流れが促進される。

ゲイン基板層３０２は、漂遊粒子４６０の影響を低減及び／又は最小化するためにドープされるシールド２２０をさらに含むことができる（図４を参照）。シールド２２０は、例えば、拡散又は注入によって、Ｎ型ドーパントを用いてドープされ得る。一実施形態では、シールド２２０は、自由電子と自由正孔の再結合を促進するようにドープされ、こうして、漂遊粒子４６０を吸収する。いくつかの態様では、シールド２２０は、放出面４１２ｂの近位で、ブロッキング構造体４３０のベースに位置付けされたゲイン基板層３０２内に配置され得る。いくつかの態様では、シールドはオプションであり得る。

他の態様では、ゲイン基板層は、ブロッキング構造体４３０のベースの（頂）上に位置付けされた、放出面４１２ｂ上に配置された誘電体フィルム２２４をさらに含み得る。誘電体フィルム２２４の第１の表面は、リブ４２０ｂの一端と接触し得る。誘電体フィルムの第２の表面は、放出面４１２ｂでシールド２２０の表面に接触し得る。いくつかの態様では、誘電体フィルム２２４はオプションであり得る。

こうして、シールド２２０は、ブロッキング構造体４３０内に配置され、シールド２２０の表面は、放出面４１２ｂに配置され、誘電体フィルム２２４は、放出面４１２ｂの（頂）上に配置される。リブ４２０ｂは、誘電体フィルム２２４の（頂）上に配置される。

前述したように、光電陰極とリブ４２０ａの先端との間の距離を短くすることができ、これにより、より低い電圧を使用することができる。この距離を短くすることにより、よりコンパクトで機械的に堅牢な透過モードのイメージインテンシファイア構造が提供され、これにより、より低い電圧での動作が可能になる。電圧の低減及びリブ間隔の縮小により、一般的なウェーハレベルの製造プロセスを使用してイメージインテンシファイアを作製することができ、基板の数を減らすことができる。

ギャップ５４０が、第１の領域５０１とブロッキング構造体４３０との間に提供され得る。ギャップ５４０は、ブロッキング構造体が入力面２１２ａでの電子２０５の生成を妨害しないようにサイズ又は寸法決めされ得る。これは、入力面２１２ａの面積の１００％に等しいか又はそれに近づく有効な電子増倍面積をゲイン基板層に提供することができる。ギャップ５４０は、限定されないが、約１μｍ～４９μｍ、又はその間の任意の他の適切な距離であり得る。関連する技術分野の当業者には容易に明らかであるように、他の適切なドーパント、濃度、寸法、及び／又はＧａＡｓ等の半導体材料を使用してもよい。ゲイン基板層３０２は、受け取った各電子に対して数百以上の電子を生成することができる。従って、ゲイン基板層３０２を出る電子の数は、ゲイン基板層に入る電子の数よりも著しく多くなる。

引き続き図５を参照すると、隣接するブロッキング構造体４３０の間の領域は、入力面２１２ａから放出層２１２ｂの放出領域５２０まで延びるチャネル（図６、チャネル６５０を参照）を形成することができる。チャネルは、入力面２１２ａの近くに比較的広い断面積を有し、放出領域５２０に向けて比較的狭い断面積を有する。チャネルは、電子２０５を放出領域５２０に向けるための漏斗（funnel：ファンネル）として機能し得、ブロッキング構造体４３０によって境界が区切られる。チャネルは、本明細書では電子衝撃セル（ＥＢＣ）とも呼ばれ得る。半導体構造５００は、図６～図８を参照して以下に説明するようなＥＢＣのアレイで構成することができる。しかしながら、半導体構造５００は、図６～図８のいずれかの例に限定されるものではない。

図６は、誘電体フィルム２２４を含む半導体構造６００の図を示しており、半導体構造６００は、第１の酸化物層６３８上に配置された金属層６４０、例えばアルミニウムの放出面４１２ｂ上に配置された第１の酸化物層６３８と、金属層６４０上に配置された第２の酸化物層６４４とを含む。放出面４１２ｂに隣接し、ブロッキング構造体４３０内にあるシールド２２０が示されている。いくつかの態様では、シールド２２０はオプションである。他の態様では、誘電体フィルム２２４はオプションであり、リブ４２０ｂは、ブロッキング構造体４３０及び／又はシールド２２０と接触して、放出面４１２ｂに配置され得る。

例示的な実施形態では、誘電体フィルム２２４の層は、当業者には容易に明らかである従来の製造技術を使用して製造される。１つの例示的な実施形態では、第１の酸化物層６３８は約１００～３００ナノメートルの厚さであり、金属層６４０は約１００～３００ナノメートルの厚さであり、第２の酸化物層６４４は約１００～３００ナノメートルの厚さである。この実施形態によれば、誘電体フィルム２２４の総厚さは、約３００～９００ナノメートルである。

図示の誘電体フィルム２２４の層は、例示的な実施形態において様々な機能を実行する。第１の酸化物層６３８は、それが堆積される領域（遮断領域６４８）における半導体構造６００の放出面４１２ｂからの電子の放出を禁止し、それにより、放出面４１２ｂの総面積に対する第１の酸化物層６３８によって遮断される領域の比によって「暗電流」を低減する。暗電流は、熱変化によって生成される半導体構造内の電子の流れであり、ＥＢＣでの電子及び正孔のランダムな生成又はノイズを生成する。

例示的な実施形態では、金属層６４０は、ゲイン基板層を通って増加した数の電子２０５をその金属層６４０に向けて引き寄せるようにバイアスされる。例示的な実施形態では、バイアスは低く、例えば、１ボルト未満であり、電子がブロッキング構造体４３０を貫通するのに十分なエネルギーを獲得するのを防ぎ、ゲイン基板層への損傷を防ぐ。さらに、金属層６４０は、光エミッタ又は蛍光面が蛍光／感知層３４０として使用される実施形態において（図４）、光フィードバックのためのブロッキング層として機能する。金属層６４０は、そのようなデバイスから発生する光子を吸収／反射して、光子が放出面４１２ｂを通って光電陰極３０１に到達するのを防ぎ、こうして、蛍光／感知層３４０からの光フィードバックによるノイズを低減する。

第２の酸化物層６４４は、金属層６４０による電子の放出を抑制するために金属層６４０上に配置される。こうして、金属層６４０に起因するノイズが低減される。複数のリブ４２０ｂの個々のリブは、第２の酸化物層６４４上に配置される。リブの幅は、誘電体フィルム２２４の幅よりも小さいか、等しいか、又は大きくすることができる。

図示の放出領域５２０は、ブロッキング構造体４３０によって規定される幾何学的形状（例えば、円、正方形等）である。放出領域５２０は、本質的に任意の適切な幾何学的形状であり得る。例示的な実施形態では、ブロッキング構造体４３０は、放出領域５２０同士の間で約１０～２０μｍに亘って延び、放出領域５２０の直径は約０．５～６．０μｍである。

図７Ａは、半導体構造７００の断面斜視図であり、平行及び垂直のブロッキング構造体４３０の複数の行、及び関連するリブ４２０ｂが、放出領域５２０のアレイを形成する。リブも入力面４１２ａに存在するが、示していない。リブは、壁タイプの構成（左）又は支柱（右）にすることができる。

個々のＥＢＣは、半導体構造７００上にマトリックスを形成する。ＥＢＣのそれぞれ、及びそれらの関連する放出領域５２０は、入力面４１２ａの領域に対応し、それによって、ＥＢＣのマトリックスが、ゲイン基板層３０２の入力面４１２ａで受け取られる電子をピクセル化する。アレイで実際に使用されるＥＢＣの数は、個々のＥＢＣのサイズ及びイメージインテンシファイアの所望の解像度に応じて、多少なりとも増減し得る。

図７Ｂは、シールド２２０が示されている図４の例示的な実施形態の別の図である。リブ４２０ｂは示されていないが、図７Ａに示されるように配置されている。一実施形態では、ブロッキング構造体４３０のベース部分の幅Ｗ１は、約１０～２０μｍであり、放出領域５２０の幅Ｗ２は、約０．５～２．０μｍである。この例では、放出領域５２０を除く領域は、半導体構造７５０の放出面４１２ｂの８０％以上を包含する（取り囲む）。しかしながら、半導体構造７５０は、これらの例に限定されない。

図８は、図７Ｂに示されるような、ＥＢＣ８００の拡大図を示している。一実施形態では、放出領域５１０は、約１μｍの幅Ｗ２を有する。ブロッキング構造体４３０の露出部分（例えば、リング）は、放出領域５１０を超えて約０．５μｍの距離Ｄを延ばす。リブ４２０ｂは、非放出領域に配置され、内側の破線と外側の破線との間の任意の適切な直径を有し得る。

図４～図８の例では、ゲイン基板層３０２は、ＥＢＣの正方形アレイとして示されている。ゲイン基板層３０２は、他の幾何学的（例えば、円形、長方形、又は他の多角形）で構成され得、他の幾何学的形状（例えば、レンズ適合性のための円形、又は集積回路適合性のための正方形／長方形）は、用途に依存し得る。一実施形態では、イメージインテンシファイア管で使用される従来のマイクロチャネルプレートを複製するために、１０００×３０００のＥＢＣ又はそれ以上の正方形のアレイが使用され得る。これは、例えば、従来のイメージインテンシファイア管のマイクロチャネルプレートを複製するのに役立ち得る。

図７Ａの例では、半導体構造７００は、ＥＢＣの４×４アレイとして示されている。しかしながら、半導体構造７００は、この例に限定されるものではない。アレイで使用されるＥＢＣの数は、前述の例よりも多い又は少なくなる場合もあり、個々のＥＢＣのサイズ及び／又はイメージインテンシファイアの所望の解像度に依存し得る。

図４～図８の例では、放出領域５２０は、正方形の形状を有するものとして描かれている。しかしながら、放出領域５２０は、正方形の形状に限定されるものではない。放出領域５２０は、例えば、円及び／又は他の幾何学的形状として構成してもよい。各ＥＢＣ及び関連する放出領域５２０は、入力面４１２ａ（図４）の領域に対応し、それによって、ＥＢＣのアレイは、入力面４１２ａで受け取った電子をピクセル化する。

図９は、機械的に堅牢な透過層の動作を示す方法９００のフローチャートであり、本明細書に開示する例示的な機器（ＭＥＭＳイメージインテンシファイア４００）を説明する。しかしながら、方法９００は、本明細書に開示する例示的な機器に限定されるものではない。

動作９０２において、電子は、本明細書の１つ又は複数の例で説明するように、複数のリブを備えた入力面を有するゲイン基板層で受け取られる。

動作９０４において、受け取った各電子に対して、本明細書の１つ又は複数の例で説明するように、複数の電子がゲイン基板層内で生成される。

動作９０６において、複数の電子は、電子をはね返すようにドープされたゲイン基板層のブロッキング領域から、第２の複数のリブを有する放出面の放出領域に向けてはね返され、第１の複数のリブのうちのリブは、本明細書の１つ又は複数の例で説明するように、第２の複数のリブのうちのリブと整列している。

透過層（ゲイン基板層）内の入ってくる電子及びキャリアの成形と組み合わされた支持リブは、透過デバイスにおけるキャリア位置合せ及び機械的支持を与えることができる。この構造には、信号損失を最小限に抑える薄い透過層を提供する等、いくつかの利点がある。さらに、他の利点には、透過層の機械的強度の向上、ギャップ距離（Ｌ１）間隔の縮小、及び低電圧動作が含まれる。さらに、基板の数を減らすことによって少なくとも部分的に複雑さを制限することによって、多くの一般的な製造プロセスをこれらの技術で使用することができる。これらの技術は、画質を低下させることなく、薄い透過層（ゲイン基板層）の剛性を向上させる。

本明細書に開示する技術は、受動デバイスを使用して／受動デバイスとして（すなわち、活性回路又は追加の電気接続を殆ど又は全く使用せずに）実装することができる。本明細書に開示する技術は、従来のＣＭＯＳ及びウェーハボンディングプロセスを含む従来の高温半導体プロセス及びウェーハスケール処理、並びに様々な製造プロセスと互換性がある。

いくつかの態様では、上面又は／及び下面に存在する支持リブは、任意の材料で作製してもよい。支持リブは、自立型であるか、隣接する基板に接続してもよい。支持リブは、支柱のグリッド、又は平行なライン／壁等、任意の適切な構成にすることができる。キャリア損失を最小限に抑えるために、放出面は入力面のサイズよりも小さい。支持リブは、円形、正方形、楕円等を含む任意の適切な形状であり得る。上部及び下部リブは、支持リブによって消費される領域の信号損失を最小化又は排除するためにブロッキング構造体と整列される。

方法及びシステムは、機能、特徴、及びそれらの関係を示す機能的構成要素の助けを借りて、本明細書に開示される。これらの機能的構成要素の境界の少なくともいくつかは、説明の便宜のために本明細書で任意に規定されている。指定された機能及びその関係が適切に実行される限り、代替境界を規定することができる。様々な実施形態を本明細書で開示したが、それらは例として提示されていることを理解されたい。特許請求の範囲は、本明細書に開示される例示的な実施形態のいずれかによって限定すべきではない。特定の実施形態について、詳細に示し、説明してきたが、適応及び修正は、当業者には明らかであろう。以下の特許請求の範囲に記載されるように、実施形態のそのような適合及び修正は、その範囲から逸脱することなく行うことができる。

特定の実施形態について、詳細に示し、説明してきたが、適応及び修正は、当業者には明らかであろう。以下の特許請求の範囲に記載されるように、実施形態のそのような適合及び修正は、その範囲から逸脱することなく行うことができる。

Claims (20)

1. 半導体構造を含む機器であって、当該機器は、
   ゲイン基板層であって、該ゲイン基板層の入力面に衝突する受け取った各電子に対して複数の電子を生成するようにドープされたゲイン基板層と、
   前記ゲイン基板層の入力面に配置された第１の複数のリブと、
   前記ゲイン基板層内に配置され、前記ゲイン基板層の放出面の放出領域に向けて前記複数の電子をはね返すようにドープされた複数のブロッキング構造体と、
   前記ゲイン基板層の前記放出面に衝突する漂遊粒子を吸収するようにドープされたシールド領域であって、前記漂遊粒子は、１つ又は複数の漂遊光子及び漂遊イオンを含む、シールド領域と、
   前記ゲイン基板層の前記放出面に配置された第２の複数のリブと、を含む、
   機器。
2. 前記第１の複数のリブの各リブが、前記第２の複数のリブのそれぞれのリブと垂直方向に整列している、請求項１に記載の機器。
3. 前記第１の複数のリブの各リブは、それぞれのブロッキング構造体と、前記ゲイン基板層の前記入力面から前記放出面に延びるチャネルに沿って電子を向ける前記第２の複数のリブのそれぞれのリブと垂直方向に整列している、請求項１に記載の機器。
4. 前記ゲイン基板層の上に配置される光電陰極と前記第１の複数のリブとの間のギャップ距離が、１００～５００μｍの間である、請求項１に記載の機器。
5. 前記シールド領域は、前記漂遊粒子を漂遊電子及び漂遊正孔のペアに変換し、前記漂遊電子が前記漂遊正孔と再結合するようにドープされる、請求項１に記載の機器。
6. ブロッキング構造体及び前記ゲイン基板層の前記放出面の側に位置するバックグラウンド領域は、ｐ型ドーパントを用いてドープされており、前記ブロッキング構造体は、前記ゲイン基板層の前記バックグラウンド領域よりも高濃度にドープされており、
   前記シールド領域は、ｎ型ドーパントを用いてドープされている、請求項１に記載の機器。
7. 前記ブロッキング構造体は、前記ゲイン基板層の前記放出面から前記ゲイン基板層の前記入力面に向けて延びており、
   前記シールド領域は、前記ブロッキング構造体内にある、請求項１に記載の機器。
8. 前記ゲイン基板層は、複数のブロッキング構造体を含み、各ブロッキング構造体が、前記ゲイン基板層の前記放出面のそれぞれの隣接する放出領域に向けて複数の電子をはね返すようにドープされており、
   各ブロッキング構造体は、前記放出領域の隣に配置されたシールド領域を含み、該シールド領域は、前記ゲイン基板層の前記放出面に衝突する漂遊粒子を吸収するようにドープされており、
   前記第２の複数のリブが前記放出領域を取り囲んでいる、請求項１に記載の機器。
9. 前記ゲイン基板層は、前記ゲイン基板層の前記放出面から前記ゲイン基板層の前記入力面に向けて延びるチャネルを含み、
   前記チャネルの幅が、前記放出面よりも前記入力面での方がより大きい、請求項１に記載の機器。
10. 複数行のチャネルを含み、該チャネルはブロッキング構造体によって規定され、前記複数行のチャネルは第１の行及び第２の行を含み、前記第１の行のチャネルは前記第２の行のチャネルに直交している、請求項９に記載の機器。
11. 前記ゲイン基板層は、互いに類似して構成されたセルのアレイとして構成されており、
    前記セルのアレイの第１のセルには、前記ブロッキング構造体、前記シールド領域、及び前記放出領域が含まれる、請求項１に記載の機器。
12. 前記ゲイン基板層の前記放出面には、ブロッキング構造体の２次元アレイが含まれており、
    前記放出面には、放出領域の２次元アレイが含まれており、各放出領域は、前記ブロッキング構造体のそれぞれの１つの構造体内にあり、
    前記シールド領域は、前記放出面の残りの部分を包含しており、前記第２の複数のリブは前記シールド領域上に配置される、請求項１に記載の機器。
13. 光子を電子に変換し、該電子を前記ゲイン基板層の前記入力面に向けるための光電陰極と、
    前記半導体構造から複数の前記電子を受け取る陽極と、をさらに含む、請求項１に記載の機器。
14. 方法であって、当該方法は、
    ゲイン基板層の電子増倍領域内の前記ゲイン基板層の入力面に衝突する受け取った電子に対して複数の電子を生成するステップであって、第１の複数のリブが、前記ゲイン基板層の前記入力面に配置され、第２の複数のリブが、前記ゲイン基板層に機械的強度を与えるために、前記ゲイン基板層の放出面に配置される、ステップと、
    電子をはね返すようにドープされた前記ゲイン基板層の複数のブロッキング構造体から、前記ゲイン基板層の放出面の放出領域に向けて前記複数の電子をはね返すステップと、
    光子を吸収するためにドープされた前記ゲイン基板層の複数のシールド領域内で前記ゲイン基板層の前記放出面に衝突する漂遊粒子を吸収するステップであって、前記漂遊粒子は、漂遊光子及び漂遊イオンの１つ又は複数を含む、ステップと、を含む、
    方法。
15. 前記第１の複数のリブのそれぞれのリブが前記第２の複数のリブのそれぞれのリブと垂直方向に整列するように、前記第１の複数のリブ及び前記第２の複数のリブを製造するステップをさらに含む、請求項１４に記載の方法。
16. 前記第１の複数のリブのそれぞれのリブがそれぞれのブロッキング構造体と垂直方向に整列し、それぞれのブロッキング構造体が前記第２の複数のリブのそれぞれのリブと垂直方向に整列するように、前記第１の複数のリブ、前記ブロッキング構造体、及び前記第２の複数のリブを製造するステップと、
    前記ゲイン基板層の前記入力面から前記放出面に延びるチャネルに沿って電子の流れを方向付けるステップと、をさらに含む、請求項１４に記載の方法。
17. ブロッキング構造体及び前記ゲイン基板層の前記放出面の側に位置するバックグラウンド領域をｐ型ドーパントでドープするステップであって、前記ブロッキング構造体は、前記ゲイン基板層の前記バックグラウンド領域よりも高濃度にドープされる、ステップと、
    前記シールド領域をｎ型ドーパントでドープするステップと、をさらに含む、請求項１４に記載の方法。
18. 前記複数の電子を前記ゲイン基板層の前記放出面のそれぞれの隣接する放出領域に向けてはね返すように、前記ゲイン基板層内の複数のブロッキング構造体のそれぞれをドープするステップと、
    前記ゲイン基板層の放出領域に衝突する漂遊粒子を吸収するために、前記放出領域の隣に配置される各シールド領域をドープするステップと、
    前記放出領域を前記第２の複数のリブで取り囲むステップと、をさらに含む、請求項１７に記載の方法。
19. 複数のブロッキング構造体は、前記ゲイン基板層の前記放出面から前記ゲイン基板層の前記入力面に向けて延びる複数行のチャネルを含む、請求項１８に記載の方法。
20. 前記ゲイン基板層の前記放出面には、ブロッキング構造体の２次元アレイが含まれており、
    前記放出面には、放出領域の２次元アレイが含まれており、各放出領域は、前記ブロッキング構造体のそれぞれの１つの構造体内にあり、
    前記シールド領域は、前記放出面の残りの部分を包含しており、前記第２の複数のリブは前記シールド領域上に配置される、請求項１４に記載の方法。
    

Images