JP7439211B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7439211B2
JP7439211B2 JP2022172894A JP2022172894A JP7439211B2 JP 7439211 B2 JP7439211 B2 JP 7439211B2 JP 2022172894 A JP2022172894 A JP 2022172894A JP 2022172894 A JP2022172894 A JP 2022172894A JP 7439211 B2 JP7439211 B2 JP 7439211B2
Authority
JP
Japan
Prior art keywords
pixel
driven
unit
adjacent
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022172894A
Other languages
English (en)
Other versions
JP2023099447A (ja
Inventor
テグン キム，
キュファン ジュ，
チェヨン コ，
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2023099447A publication Critical patent/JP2023099447A/ja
Priority to JP2024020012A priority Critical patent/JP2024056866A/ja
Application granted granted Critical
Publication of JP7439211B2 publication Critical patent/JP7439211B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/023—Display panel composed of stacked panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Description

本発明は表示装置に関し、具体的に拡張可能なタイリング表示装置に関する。
大型ディスプレイは屋内外デジタル広告のような多様な分野に活用可能である。大型ディスプレイに対する需要を満たすために拡張可能なタイリング表示装置が提案されている。タイリング表示装置は複数の表示モジュールを連結して単一画面を構成したものであり、連結される表示モジュールの個数を調節して所望サイズの画面を具現することができる利点がある。
タイリング表示装置において、それぞれの表示モジュールに含まれた表示パネルは低消費電力を具現するためにマイクロ発光ダイオード（ｍｉｃｒｏ ＬＥＤ）から製作されることができる。マイクロＬＥＤは、サイズが１００マイクロメートル（μｍ）以下の超小型ＬＥＤまたはＬＥＤチップを製作するときにウエハーを含むか否かによってウエハーがない場合がある。マイクロＬＥＤは既存のＯＬＥＤより薄くて明るいという利点があるが、サイズが小さいので、赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）単位のＬＥＤチップを転写工程によって基板に搭載するのに困難がある。
ＬＥＤチップに対する転写技術はさまざまのものが知られているが、転写不良が多くて製品収率が高くない。転写と異なる観点で製品収率を高めるための駆動方案が要求されている。
したがって、本発明の実施例はマイクロＬＥＤを基にする表示装置において製品収率を高めることを目的とする。
本発明の実施例による表示装置は、第１データラインに連結されて独立駆動される第１色の発光素子を有する第１ピクセルと、第１データラインと隣り合う第２データラインに連結されて独立駆動される第１色の発光素子を有する第２ピクセルとを含み、第１ピクセル及び第２ピクセルは第１単位ピクセル内に含まれる。
本実施例は次のような効果がある。
本実施例は、マイクロＬＥＤチップの転写不良による収率減少を減らすために、Ｒ、Ｇ、Ｂピクセルのそれぞれに２個のＬＥＤチップを連結する。Ｇチップ及びＢチップは低電流密度で光効率が良いので、それぞれＧピクセル及びＢピクセルで２個ずつ並列に駆動される。一方、Ｒチップは低電流密度で光効率が良くないので、高電流密度のためにメインＲピクセルとリダンダンシーＲピクセルで１個ずつ独立駆動（または分離駆動）される。
メインＲピクセルとリダンダンシーＲピクセルは高電流密度のために交互に駆動され、特定位置の一単位ピクセル内に含まれたメインＲピクセルとリダンダンシーＲピクセルのうちの少なくとも一つ以上が欠陥ピクセルの場合、隣接した他の単位ピクセルに含まれたメインＲピクセルとリダンダンシーＲピクセルのうちの少なくとも一つ以上が代替オン駆動されることにより、欠陥ピクセルのオフによる特定位置での輝度損失を補償することができる。
本発明による効果は以上で例示した内容に限定されず、より多様な効果が本発明内に含まれている。
本発明の実施例によるタイリング表示装置を概略的に示す図である。 一表示モジュールの連結構成を示す図である。 マイクロＬＥＤを基にする表示パネルを示す図である。 マイクロＬＥＤを基にする表示パネルを示す図である。 表示パネルに備えられた一ピクセルの概略的な等価回路図である。 １単位ピクセルの構成例を示す図である。 １単位ピクセルＵＰに含まれた同色のメインピクセルとリダンダンシーピクセルの交互駆動例を示す図である。 １単位ピクセルＵＰに含まれた同色のメインピクセルとリダンダンシーピクセルの交互駆動例を示す図である。 １単位ピクセルＵＰに含まれた同色のメインピクセルとリダンダンシーピクセルの交互駆動例を示す図である。 特定位置の１単位ピクセルにおいてメインピクセルが欠陥ピクセルであり、リダンダンシーピクセルが正常ピクセルである場合、交互駆動及び代替オン駆動を示す図である。 特定位置の１単位ピクセルにおいてメインピクセルが欠陥ピクセルであり、リダンダンシーピクセルが正常ピクセルである場合、交互駆動及び代替オン駆動を示す図である。 特定位置の１単位ピクセルにおいてメインピクセルとリダンダンシーピクセルとが共に欠陥ピクセルの場合、交互駆動及び代替オン駆動を示す図である。 特定位置の１単位ピクセルにおいてメインピクセルとリダンダンシーピクセルとが共に欠陥ピクセルの場合、交互駆動及び代替オン駆動を示す図である。 本発明の一実施例によるタイミング制御部とデータドライバーの構成を示す図である。 本発明の一実施例によるタイミング制御部とデータドライバーの構成を示す図である。 本発明の一実施例によるタイミング制御部とデータドライバーの構成を示す図である。 本発明の一実施例によるタイミング制御部とデータドライバーの構成を示す図である。 本発明の一実施例によるタイミング制御部とデータドライバーの構成を示す図である。 本発明の一実施例によるタイミング制御部とデータドライバーの構成を示す図である。 本発明の他の実施例によるタイミング制御部とデータドライバーの構成を示す図である。 本発明の他の実施例によるタイミング制御部とデータドライバーの構成を示す図である。
本発明の利点及び特徴、そしてそれらを達成する方法は添付図面に基づいて詳細に後述する実施例を参照すると明らかになるであろう。しかし、本発明は以下で開示する実施例に限定されるものではなく、互いに異なる多様な形態で具現されることができる。ただ、本実施例は本発明の開示を完全にし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を知らせるために提供するものである。本発明は請求項の範疇によって定義されるだけである。
本発明の実施例を説明するための図面に開示した形状、サイズ、縮尺、角度、個数などは例示的なものであるので、本発明が図面に示した事項に限定されるものではない。明細書全般にわたって同じ構成要素は同じ参照符号で指称する。本発明で言及する‘含む’、‘有する’、‘なる’などを使う場合、‘～のみ’という表現を使わない限り、他の部分をさらに含むことができる。構成要素を単数で表現する場合、特に明示的な記載事項がない限り、複数を含む場合を含む。
構成要素の解釈において、別途の明示的記載がなくても誤差範囲を含むものとして解釈する。
位置関係についての説明の場合、例えば、‘～の上に’、‘～の上部に’、‘～の下部に’、‘～のそばに’などで二つの部分の位置関係を説明する場合、‘すぐ’又は‘直接’という表現を使わない限り、二つの部分の間に一つ以上の他の部分が位置することができる。
第１、第２などを多様な構成要素を敍述するために使うが、これらの構成要素はこれらの用語に制限されない。これらの用語はただ一構成要素を他の構成要素と区別するために使用するものである。よって、以下で言及する第１構成要素は本発明の技術的思想内で第２構成要素であることもできる。
以下、添付図面を参照して本発明の実施例を詳細に説明する。以下の説明で、本発明に係わる公知の機能や構成についての具体的な説明が本発明の要旨を不必要にあいまいにする可能性があると判断される場合、その詳細な説明を省略する。
図１は本発明の実施例によるタイリング表示装置を概略的に示す図である。図２は一表示モジュールの連結構成を示す図である。
図１及び図２を参照すると、本実施例によるタイリング表示装置１００は、セットボードＳＥＴ及び複数の表示モジュールＣＢを含む。それぞれの表示モジュールＣＢはキャビネット（ｃａｂｉｎｅｔ）と言うこともでき、複数の表示パネルＰＮＬを含む。
表示モジュールＣＢはインターフェース回路を介して互いに連結されて大型画面を構成することができる。大型画面の全体解像度はそれぞれの表示モジュールＣＢの単位解像度の総和に決定することができる。例えば、９６０＊１０８０の単位解像度を有する８個の表示モジュールＣＢから一画面が構成された場合、画面の全体解像度は３８４０＊２１６０になることができる。
表示モジュールＣＢは、 セットボードＳＥＴから入力される制御命令信号に対応するターゲット動作を実行するために、両方向直列通信方式の第１インターフェース回路ＩＦ１を介して互いに連結されることができる。両方向の第１インターフェース回路ＩＦ１は隣接した表示モジュールＣＢの間でフィードバックループ（ｆｅｅｄｂａｃｋ ｌｏｏｐ）タイプの両方向マルチチェーンインターフェース（ｍｕｌｔｉｃｈａｉｎ ｉｎｔｅｒｆａｃｅ）で具現されることができる。両方向の第１インターフェース回路ＩＦ１によって表示モジュールＣＢの間に個別的な両方向直列通信が可能になるので、短い通信線路を確保することができ、短い通信線路によって大容量データ通信の速度及び信頼性が向上することができる。両方向の第１インターフェース回路ＩＦ１はデュアル（Ｄｕａｌ）ＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）で具現されることができるが、これに限定されない。
表示モジュールＣＢの第１表示モジュールＣＢがセットボードＳＥＴと単方向または両方向の第１インターフェース回路ＩＦ１を介して連結されることができる。単方向の第１インターフェース回路ＩＦ１を適用すれば、第１表示モジュールＣＢとセットボードＳＥＴとの間の連結互換性が良い利点がある。一方、両方向の第１インターフェース回路ＩＦ１を適用すれば、第１表示モジュールＣＢとセットボードＳＥＴとの間の通信速度が増加する利点がある。単方向の第１インターフェース回路ＩＦ１はシングル（Ｓｉｎｇｌｅ）ＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）で具現されることができるが、これに限定されない。
セットボードＳＥＴは、入力映像を具現するための映像データを単方向または両方向の第２インターフェース回路ＩＦ２を介して表示モジュールＣＢに順次伝送することができる。第２インターフェース回路ＩＦ２は高速及び大容量のデータインターフェーシングが可能なＶ－ｂｙ－Ｏｎｅ（Ｖ×１）方式で具現されることができるが、これに限定されない。
それぞれの表示モジュールＣＢは、複数の表示パネルＰＮＬと、表示パネルＰＮＬを駆動させるためのパネル駆動回路と、パネル駆動回路の動作タイミングを制御するタイミング制御部ＴＣＯＮとを含むことができる。
表示パネルＰＮＬはマイクロ発光ダイオード（ｍｉｃｒｏ ＬＥＤ）基盤の電界発光表示型で具現されることができるが、これに限定されず、ミニ発光ダイオードを含む発光素子であることができる。
タイミング制御部ＴＣＯＮは第１及び第２インターフェース回路ＩＦ１、ＩＦ２を介して互いに連結されることができる。それぞれの表示モジュールＣＢのタイミング制御部ＴＣＯＮはコントロールプリント基板ＣＰＣＢに実装され、分岐ケーブルＣＢＬを介して当該表示モジュールＣＢのパネル駆動回路に並列に連結されることができる。
パネル駆動回路は同じ表示モジュールＣＢを構成する複数の表示パネルＰＮＬのそれぞれに独立的に備えられることができる。パネル駆動回路は、ケーブルＣＢＬを介してタイミング制御部ＴＣＯＮに連結されたソースプリント基板ＳＰＣＢ、ソースプリント基板ＳＰＣＢに実装されたメモリ回路ＭＥＭ、ソースプリント基板ＳＰＣＢと表示パネルＰＮＬとを電気的に連結する導電性フィルムＣＯＦ、導電性フィルムＣＯＦ上に接合されたデータドライバーＳＩＣ、ソースプリント基板ＳＰＣＢに電気的に連結されたゲートドライバー及び電源回路などを含むことができる。
メモリ回路ＭＥＭはパネル特性を有している非揮発性メモリであり、ガンマセッティングのための補正値、ピクセル間の駆動特性偏差／カラー偏差を補償するための第１補償値、隣接した表示パネルＰＮＬ間の境界部偏差を補償するための第２補償値、及び各種の画質及び駆動制御データを含むフラッシュメモリ及び／またはＥＥＰＲＯＭであることができる。ここで、大容量データはフラッシュメモリに保存され、低容量データはＥＥＰＲＯＭに保存されることができる。
タイミング制御部ＴＣＯＮは第１インターフェース回路ＩＦ１を介して伝達された制御命令信号によってパネル駆動回路を動作させ、制御命令信号に対応するターゲット動作を実行し、ターゲット動作の実行結果を含む制御応答信号を生成することができる。ターゲット動作は、リセット、ミュート（暗転）、ＡＰＬ（Ａｖｅｒａｇｅ Ｐｉｃｔｕｒｅ Ｌｅｖｅｌ）レンジ変更、ガンマ変更、画質補償値アップデート、ファームウェアアップデートなどを含むことができる。ターゲット動作は、制御命令データを特定のメモリに書き込んで（ｗｒｉｔｅ）保存する動作と、制御実行データを特定のメモリから読み出す（ｒｅａｄ－ｏｕｔ）動作とをさらに含むことができる。
タイミング制御部ＴＣＯＮは、第１インターフェース回路ＩＦ１を介して伝達された映像データを表示パネルＰＮＬに書き込むためにパネル駆動回路の動作を制御することができる。
図３及び図４はマイクロＬＥＤ基盤の表示パネルを示す図である。そして、図５は表示パネルに備えられた一ピクセルの概略的な等価回路図である。
図３及び図４を参照すると、表示パネルＰＮＬのそれぞれには入力映像を再現するためのピクセルアレイが形成される。ピクセルアレイには多数のピクセルが配置されるとともに、前記ピクセルを駆動するための信号配線が配置されることができる。このような信号配線は、データ電圧Ｖｄａｔａをピクセルに供給するためのデータラインＤＬと、ゲート信号ＧＳＩＧをピクセルに供給するためのゲートラインＧＬと、電源電圧をピクセルに供給するための電源ラインとを含むことができる。
ピクセルのそれぞれは、マイクロＬＥＤチップμＬＥＤ ｃｈｉｐを発光素子ＥＬとして含むことができる。マイクロＬＥＤチップμＬＥＤ ｃｈｉｐは、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）バックプレーン（Ｂａｃｋｐｌａｎｅ）上に位置する赤色チップμＬＥＤ ｃｈｉｐ＿Ｒ、緑色チップμＬＥＤ ｃｈｉｐ＿Ｇ、及び青色チップμＬＥＤ ｃｈｉｐ＿Ｂを含むことができる。Ｒピクセルは赤色チップμＬＥＤ ｃｈｉｐ＿Ｒを発光素子ＥＬとして含み、Ｇピクセルは緑色チップμＬＥＤ ｃｈｉｐ＿Ｇを発光素子ＥＬとして含み、Ｂピクセルは青色チップμＬＥＤ ｃｈｉｐ＿Ｂを発光素子ＥＬとして含む。
マイクロＬＥＤチップμＬＥＤ ｃｈｉｐはＲ／Ｇ／Ｂドナー（ｄｏｎｏｒ）から転写されることによってＴＦＴバックプレーン上に搭載されることができる。赤色チップμＬＥＤ ｃｈｉｐ＿ＲはＲドナーＲ Ｄｏｎｏｒから転写され、緑色チップμＬＥＤ ｃｈｉｐ＿ＧはＧドナーＧ Ｄｏｎｏｒから転写され、青色チップμＬＥＤ ｃｈｉｐ＿ＢはＢドナーＢ Ｄｏｏｒから転写されることができる。転写技術は、静電気力、レーザー、速度依存的粘着力、荷重依存的粘着力などを用いることができる。転写技術はこれに限定されず、電磁気力による磁気組立を用いることもできる。
ＴＦＴバックプレーンは、効率的な駆動のために、アクティブマトリックス構造になることができる。ＴＦＴバックプレーン上で、データラインＤＬとゲートラインＧＬと電源ラインとの交差によってピクセルを定義することができる。
複数のピクセルが単一の単位ピクセルを構成することができる。例えば、ゲートラインＧＬの延長方向またはデータラインＤＬの延長方向に沿って、隣接して配置されたＲ（赤色）、Ｇ（緑色）、及びＢ（青色）ピクセルが単一の単位ピクセルを構成することができる。
図５に示すように、一ピクセルＰＸＬは、発光素子ＥＬ、駆動ＴＦＴ ＤＴ、及びノード回路ＮＣＯＮを含むことができる。
ノード回路ＮＣＯＮはゲートラインＧＬ及びデータラインＤＬと連結されることができる。ノード回路ＮＣＯＮは、データラインＤＬからデータ電圧Ｖｄａｔａを受け、ゲートラインＧＬからゲート信号ＧＳＩＧを受ける。ノード回路ＮＣＯＮは、ゲート信号ＧＳＩＧと同期してデータ電圧Ｖｄａｔａを駆動ＴＦＴ ＤＴのゲート電極に印加することにより、駆動ＴＦＴ ＤＴのゲート－ソース間の電圧を駆動電流の生成条件に合うようにセッティングすることができる。ノード回路ＮＣＯＮは、駆動ＴＦＴ ＤＴの閾値電圧及び／または電子移動度をセンシングして駆動ＴＦＴ ＤＴのゲート電圧を補償する内部補償回路を含むことができる。
駆動ＴＦＴ ＤＴは、ゲート－ソース間の電圧に対応して駆動電流を生成する駆動素子である。駆動ＴＦＴ ＤＴのゲート電極はノード回路ＮＣＯＮに連結され、第１電極（ドレイン電極）は高電位ピクセル電源ＶＤＤに連結され、第２電極（ソース電極）は発光素子ＥＬに連結されることができる。
発光素子ＥＬは駆動ＴＦＴ ＤＴから入力される駆動電流に対応する強度で発光する発光素子である。発光素子ＥＬは無機発光層を含むマイクロ発光ダイオードで具現されることもできる。発光素子ＥＬの第１電極は駆動ＴＦＴ ＤＴに連結され、第２電極は低電位ピクセル電源ＶＳＳに連結される。
このような一ピクセルＰＸＬの連結構成及び動作は一例示であるだけであるので、本発明の技術的思想はこれに限定されない。例えば、駆動ＴＦＴ ＤＴとノード回路ＮＣＯＮはＰＭＯＳを基にして具現されることができ、ＮＭＯＳを基にして具現されることもできる。また、ノード回路ＮＣＯＮに連結されたゲートラインＧＬは複数であることができる。
図６は１単位ピクセルの構成例を示す図である。
図６を参照すると、発光素子ＥＬの転写不良による収率減少を減らすために、表示パネルＰＮＬにおいて１単位ピクセルＵＰを構成する４個のピクセルＰＲａ、ＰＲｂ、ＰＧ、ＰＢが６個の発光素子ＥＬを含むことができる。
１単位ピクセルＵＰを構成する４個のピクセルＰＲａ、ＰＲｂ、ＰＧ、ＰＢは互いに異なるデータラインＤＬに連結され、同じゲートラインＧＬに連結されることができる。４個のピクセルＰＲａ、ＰＲｂ、ＰＧ、ＰＢに含まれた６個の発光素子ＥＬは、２個のＲチップ、２個のＧチップ、及び２個のＢチップを含む。
ＧチップとＢチップは低電流密度で光効率が良いので、収率向上のために２個ずつ並列駆動されることができる。一方、Ｒチップは低電流密度で光効率が良くないので、高電流密度のために１個ずつ独立駆動（または分離駆動）されることができる。
２個のＲチップは、メインＲチップとリダンダンシーＲチップとを含む。メインＲチップはＲ１ピクセルＰＲａの発光素子ＥＬになり、リダンダンシーＲチップはＲ２ピクセルＰＲｂの発光素子ＥＬになる。Ｒ１ピクセルＰＲａはＲを表現するためのメインピクセルになり、Ｒ２ピクセルＰＲｂはＲを表現するためのリダンダンシーピクセルになる。Ｒ１ピクセルＰＲａとＲ２ピクセルＰＲｂの中でいずれか一つのみ駆動されても１単位ピクセルＵＰでＲ表現が可能であるので収率が向上することができる。
２個のＧチップはメインＧチップとリダンダンシーＧチップとを含み、ＧピクセルＰＧの発光素子ＥＬになる。ＧピクセルＰＧ内で、駆動ＴＦＴ ＤＴと低電位ピクセル電源ＶＳＳとの間で２個のＧチップが並列に連結される。並列に接続された２個のＧチップの中でいずれか一つのみ駆動されてもＧピクセルＰＧが正常に動作可能であるので収率が向上することができる。
２個のＢチップはメインＢチップとリダンダンシーＢチップとを含み、ＢピクセルＰＢの発光素子ＥＬになる。ＢピクセルＰＢ内で、駆動ＴＦＴ ＤＴと低電位ピクセル電源ＶＳＳとの間で２個のＢチップが並列に連結される。並列に接続された２個のＢチップの中でいずれか一つのみ駆動されてもＢピクセルＰＢが正常に動作可能であるので収率が向上することができる。
図７ａ、図７ｂ及び図８は１単位ピクセルＵＰに含まれた同色のメインピクセルとリダンダンシーピクセルの交互駆動例を示す図である。図７ａ、図７ｂ、及び図８ではＲピクセルＰＲａ、ＰＲｂを例として説明する。
１単位ピクセルＵＰ内で、ＧピクセルＰＧとＢピクセルＰＢは継続的にオン駆動されるのに対して、２個のＲピクセルＰＲａ、ＰＲｂは高電流密度のために選択的にオン駆動されることができる。
ＲピクセルＰＲａ、ＰＲｂは、メインピクセルＰＲａとリダンダンシーピクセルＰＲｂとを含む。選択的なオン駆動方法は、メインピクセルＰＲａとリダンダンシーピクセルＰＲｂのうちで相対的に光効率が良いピクセルを駆動する第１方案と、メインピクセルＰＲａとリダンダンシーピクセルＰＲｂとを交互に駆動する第２方案とがある。
第１方案は、光効率がもっと良いピクセルを選択するための精密な輝度測定プロセスが必要であってタックタイム（Ｔａｃｋ Ｔｉｍｅ）が増加し、すべての単位ピクセルを対象としなければならないので、選択マップデータの容量が大きいし、選択マップデータの伝送及び処理に関連した諸般リソースが増加するので、考慮しにくい。
本実施例は、前記第１方案の問題点を解決するために、第２方案の交互駆動を提案する。交互駆動によって、メインピクセルＰＲａとリダンダンシーピクセルＰＲｂとは一定時間を周期として交互にオン駆動される。
メインピクセルＰＲａとリダンダンシーピクセルＰＲｂとは一定時間を周期として交互にオン駆動され、かつピクセル行単位で反対に交互に駆動されることにより、表示画面内でチェック柄（または格子柄）を形成することができる。
例えば、奇数フレームにおいて、図７ａのように奇数番目ローラインに位置するメインピクセルＰＲａと偶数番目ローラインに位置するリダンダンシーピクセルＰＲｂとがオン駆動され、奇数番目ローラインに位置するリダンダンシーピクセルＰＲｂと偶数番目ローラインに位置するメインピクセルＰＲａとはオフ駆動されることができる。
一方、偶数フレームにおいて、図７ｂのように奇数番目ローラインに位置するメインピクセルＰＲａと偶数番目ローラインに位置するリダンダンシーピクセルＰＲｂとがオフ駆動され、奇数番目ローラインに位置するリダンダンシーピクセルＰＲｂと偶数番目ローラインに位置するメインピクセルＰＲａとはオン駆動されることができる。
交互駆動の際、認知的輝度（ｃｏｇｎｉｔｉｖｅ ｌｕｍｉｎａｎｃｅ）は互いに相補的にオン／オフされるメインピクセルＰＲａとリダンダンシーピクセルＰＲｂとの輝度和になる。一定のリフレッシュレート（またはフレーム周波数）以上で交互駆動による画面フリッカーは認知されない。
図９ａ及び図９ｂは特定位置の１単位ピクセルにおいてメインピクセルＰＲａが欠陥ピクセルであり、リダンダンシーピクセルＰＲｂが正常ピクセルである場合、交互駆動及び代替オン駆動を示す図である。
欠陥ピクセルは正常な輝度具現が不可能であるので、暗点処理（常時オフ駆動）されるピクセルを意味する。欠陥ピクセルの位置は輝度測定プロセスによって予め検出されて欠陥マップに保存されることができる。欠陥ピクセルは正常ピクセルと比較するときに暗点であり、容易に区分される。よって、欠陥ピクセルの位置を探す輝度測定プロセスは前述したピクセル選択用の輝度測定プロセスに比べてタックタイム（Ｔａｃｋ Ｔｉｍｅ）の面でもっと有利である。一画面内で欠陥ピクセルは多くないので、欠陥ピクセルの位置に関連した欠陥マップの容量が少ない。よって、前述した選択マップデータと比較するとき、欠陥マップデータの伝送及び処理に関連した諸般リソースは大きくない。
欠陥ピクセルは常時オフ駆動されるので、交互駆動による一定時間ごとに１単位ピクセルで特定の色（例えば、Ｒ）を暗点化することができる。
図９ａは、図７ａのように奇数番目ローラインに位置するメインピクセルＰＲａと偶数番目ローラインに位置するリダンダンシーピクセルＰＲｂとがオン駆動され、奇数番目ローラインに位置するリダンダンシーピクセルＰＲｂと偶数番目ローラインに位置するメインピクセルＰＲａとはオフ駆動される場合である。そして、図９ｂは、図７ｂのように奇数番目ローラインに位置するメインピクセルＰＲａと偶数番目ローラインに位置するリダンダンシーピクセルＰＲｂとがオフ駆動され、奇数番目ローラインに位置するリダンダンシーピクセルＰＲｂと偶数番目ローラインに位置するメインピクセルＰＲａとはオン駆動される場合である。
例えば、特定の位置（Ｃｏｌｕｍｎ＃２、Ｒｏｗ＃２）の第１単位ピクセルＵＰ１で、メインピクセルＰＲａが欠陥ピクセルであり、リダンダンシーピクセルＰＲｂが正常ピクセルである場合、図９ａの奇数フレームではリダンダンシーピクセルＰＲｂがオン駆動されるので、第１単位ピクセルＵＰ１は奇数フレームのうちにＲピクセルは暗点化せずに赤色を表現することができる。また、第１単位ピクセルＵＰ１でメインピクセルＰＲａはオフ駆動であるので問題にならない。
しかし、図９ｂは偶数フレームのうちに第１単位ピクセルＵＰ１でメインピクセルＰＲａオン駆動され、リダンダンシーピクセルＰＲｂがオフ駆動でなければならない場合であり、第１単位ピクセルＵＰ１のメインピクセルＰＲａが欠陥ピクセルであり、リダンダンシーピクセルＰＲｂもオフ駆動されるので、第１単位ピクセルＵＰ１のＲピクセルＰＲａ、ＰＲｂは偶数フレームのうちに暗点化する。
このような暗点化を防止するために、本実施例は、偶数フレームで第１単位ピクセルＵＰ１のメインピクセルＰＲａ（すなわち、欠陥ピクセル）と隣り合うＲピクセルを代替オン駆動させることにより、メインピクセルＰＲａのオフによる輝度損失を補償する。代替オン駆動される隣接したＲピクセルは偶数フレームで元々オフ駆動されなければならないピクセルであるので、このＲピクセルが代替オン駆動されてもそれによる輝度歪みが発生しない。
説明の便宜上、図９ｂの第１単位ピクセルＵＰ１内で欠陷があるメインピクセルＰＲａが第１ピクセルＰ１で、代替オン駆動されるリダンダンシーピクセルＰＲｂが第２ピクセルＰ２で示される。そして、追加的に、代替オン駆動される隣接したＲピクセルが第３～第５ピクセルＰ３、Ｐ４、Ｐ５で示される。第３ピクセルＰ３は第１単位ピクセルＵＰ１とカラム方向の上側に隣接して位置する第２単位ピクセルＵＰ２のメインピクセルＰＲａである。第４ピクセルＰ４は第１単位ピクセルＵＰ１とカラム方向の下側に隣接して位置する第３単位ピクセルＵＰ３のメインピクセルＰＲａである。第５ピクセルＰ５は第１単位ピクセルＵＰ１とロー方向の左側に隣接して位置する第４単位ピクセルＵＰ４のリダンダンシーピクセルＰＲｂである。一方、図９ｂには単位ピクセルのうちでＲピクセルＰＲａ、ＰＲｂのみが示され、Ｇ、Ｂピクセルは省略された。省略されたＧ、Ｂピクセルは各カラムごとに位置してＲピクセルＰＲａ、ＰＲｂと一緒に１単位ピクセルを構成することができる。Ｇ、Ｂピクセルは特許請求の範囲で第６及び第７ピクセルであることができる。
図９ｂを参照すると、偶数フレームのうちに欠陥ピクセルである第１ピクセルＰ１がオフ駆動され、第２ピクセルＰ２、第３ピクセルＰ３、第４ピクセルＰ４、及び第５ピクセルＰ５が代替オン駆動される。仮に、第１ピクセルＰ１が欠陷のない正常ピクセルであれば、第２ピクセルＰ２、第３ピクセルＰ３、第４ピクセルＰ４、及び第５ピクセルＰ５は偶数フレームでオフ駆動されなければならないピクセルである。
第１ピクセルＰ１と第２ピクセルＰ２とは同じゲートラインに連結され、隣接したデータラインに個別的に連結されて独立駆動されるピクセルである。第１ピクセルＰ１は第１データラインに連結されることができ、第２ピクセルＰ２は第２データラインに連結されることができる。第３ピクセルＰ３と第４ピクセルＰ４とは第１データラインに連結され、それぞれ第１ピクセルＰ１とカラムの方向に隣接して位置することができる。第５ピクセルＰ５は第１ピクセルＰ１とゲートラインを共有し、Ｇ、Ｂピクセル（すなわち、第６及び第７ピクセル）を挟んで第１ピクセルＰ１に隣接して位置することができる。Ｒ、Ｇ、Ｂピクセルの位置はこれに限定されない。
また、偶数フレームのうち、代替オン駆動されるピクセルＰ２、Ｐ３、Ｐ４、Ｐ５に配分される輝度配分率が第１ピクセルＰ１との距離によって異なるように設定されることができる。第１ピクセルＰ１との距離は第２ピクセルＰ２で一番近く、第３ピクセルＰ３及び第４ピクセルＰ４でその次に近く、第５ピクセルＰ５で一番遠い。よって、輝度配分率は第２ピクセルＰ２で一番大きく、第３ピクセルＰ３及び第４ピクセルＰ４でその次に大きく、第５ピクセルＰ５で一番小さい。例えば、第１ピクセルＰ１で具現されるべき輝度が１００ｎｉｔの場合、代替オン駆動によって第２ピクセルＰ２が５０ｎｉｔの輝度を、第３ピクセルＰ３及び第４ピクセルＰ４のそれぞれが２０ｎｉｔの輝度を、そして第５ピクセルＰ５が１０ｎｉｔの輝度を担当することができる。
交互駆動条件の下で代替オン駆動されるピクセルＰ２、Ｐ３、Ｐ４、Ｐ５の時間的／空間的位置と輝度配分率は表示パネル上で欠陥ピクセルの位置によって異なることができる。このためには、交互駆動のためのピクセルマップが予め設定されていなければならなく、代替オン駆動のための欠陥マップが予め設定されていなければならない。そして、ピクセルマップと欠陥マップに基づく映像データの変調過程がなければならない。輝度配分率のための映像データの変調動作はタイミング制御部またはデータドライバーで遂行されることができる。
代替オン駆動されるピクセルＰ２、Ｐ３、Ｐ４、Ｐ５は偶数フレームで元々オフ駆動されなければならないピクセルであるので、偶数フレームのうちに輝度配分のための補償階調のみを表現するだけである。よって、偶数フレームで代替オン駆動によって元の映像が歪む問題が発生しない。
図１０ａ及び図１０ｂは特定位置の１単位ピクセルにおいてメインピクセルとリダンダンシーピクセルとが共に欠陥ピクセルの場合、交互駆動及び代替オン駆動を示す図である。図１０ａは、図７ａのように奇数番目ローラインに位置するメインピクセルＰＲａと偶数番目ローラインに位置するリダンダンシーピクセルＰＲｂとがオン駆動され、奇数番目ローラインに位置するリダンダンシーピクセルＰＲｂと偶数番目ローラインに位置するメインピクセルＰＲａとはオフ駆動される場合である。そして、図１０ｂは、図７ｂのように奇数番目ローラインに位置するメインピクセルＰＲａと偶数番目ローラインに位置するリダンダンシーピクセルＰＲｂとがオフ駆動され、奇数番目ローラインに位置するリダンダンシーピクセルＰＲｂと偶数番目ローラインに位置するメインピクセルＰＲａとはオン駆動される場合である。
欠陥ピクセルは常時オフ駆動されるので、メインピクセルとリダンダンシーピクセルとが共に欠陥ピクセルの場合、１単位ピクセルで特定の色（例えば、Ｒ）を暗点化することができる。
例えば、特定位置（Ｃｏｌｕｍｎ＃２、Ｒｏｗ＃２）の第１単位ピクセルＵＰ１でメインピクセルＰＲａとリダンダンシーピクセルＰＲｂとが共に欠陥ピクセルの場合、図１０ａの奇数フレームと図１０ｂの偶数フレームでＲピクセルＰＲａ、ＰＲｂが続いて暗点化する。
このような暗点化を防止するために、本実施例は、奇数フレームでオン駆動しなければならないリダンダンシーピクセルＰＲｂ（すなわち、欠陥ピクセル）と隣り合う第２～第４単位ピクセルＵＰの一部のＲピクセルを代替オン駆動させることにより、リダンダンシーピクセルＰＲｂのオフによる輝度損失を補償する。代替オン駆動されるＲピクセルは奇数フレームで元々オフ駆動されなければならないピクセルであるので、このＲピクセルで代替オン駆動による輝度歪みが発生しない。
説明の便宜上、図１０ａの第１単位ピクセルＵＰ１内で欠陷のあるメインピクセルＰＲａとリダンダンシーピクセルＰＲｂとがそれぞれ第１ピクセルＰ１と第２ピクセルＰ２とで示される。そして、代替オン駆動される隣接したＲピクセルが第３～第５ピクセルＰ３、Ｐ４、Ｐ５として示される。第３ピクセルＰ３は第１単位ピクセルＵＰ１とカラム方向の上側に隣接して位置する第２単位ピクセルＵＰ２のリダンダンシーピクセルＰＲｂである。第４ピクセルＰ４は第１単位ピクセルＵＰ１とカラム方向の下側に隣接して位置する第３単位ピクセルＵＰ３のリダンダンシーピクセルＰＲｂである。第５ピクセルＰ５は第１単位ピクセルＵＰ１とロー方向の右側に隣接して位置する第４単位ピクセルＵＰ４のメインピクセルＰＲａである。一方、図１０ａには各単位ピクセルのうちでＲピクセルＰＲａ、ＰＲｂのみが示され、Ｇ、Ｂピクセルは省略された。省略されたＧ、Ｂピクセルは各カラムごとに位置してＲピクセルＰＲａ、ＰＲｂと一緒に１単位ピクセルを構成することができる。Ｇ、Ｂピクセルは特許請求の範囲で第６及び第７ピクセルであることができる。
図１０ａを参照すると、奇数フレームのうちに欠陥ピクセルである第１及び第２ピクセルＰ１、Ｐ２がオフ駆動され、第３ピクセルＰ３、第４ピクセルＰ４、及び第５ピクセルＰ５が代替オン駆動される。仮に、第２ピクセルＰ２が欠陷のない正常ピクセルであれば、第３ピクセルＰ３、第４ピクセルＰ４、及び第５ピクセルＰ５は奇数フレームでオフ駆動されなければならないピクセルである。
第１ピクセルＰ１と第２ピクセルＰ２とは同じゲートラインに連結され、隣接したデータラインに個別的に連結されて独立駆動されるピクセルである。第１ピクセルＰ１は第１データラインに連結されることができ、第２ピクセルＰ２は第２データラインに連結されることができる。第３ピクセルＰ３と第４ピクセルＰ４とは第２データラインに連結され、それぞれ第２ピクセルＰ２とカラムの方向に隣接して位置することができる。第５ピクセルＰ５は第２ピクセルＰ２とゲートラインを共有し、Ｇ、Ｂピクセル（すなわち、第６及び第７ピクセル）を挟んで第２ピクセルＰ２に隣接して位置することができる。Ｒ、Ｇ、Ｂピクセルの位置はこれに限定されない。
奇数フレームのうち、代替オン駆動されるピクセルＰ３、Ｐ４、Ｐ５に配分される輝度配分率は第２ピクセルＰ２との距離によって異なるように設定されることができる。第２ピクセルＰ２との距離は第３ピクセルＰ３及び第４ピクセルＰ４で相対的にもっと近く、第５ピクセルＰ５で相対的にもっと遠い。よって、輝度配分率は第３ピクセルＰ３及び第４ピクセルＰ４で相対的にもっと大きく、第５ピクセルＰ５で相対的にもっと小さい。例えば、第２ピクセルＰ２で具現されるべき輝度が１００ｎｉｔの場合、代替オン駆動によって第３ピクセルＰ３及び第４ピクセルＰ４のそれぞれが４０ｎｉｔの輝度を、そして第５ピクセルＰ５が２０ｎｉｔの輝度を担当することができる。
図１０ｂを参照すると、本実施例は、偶数フレームでメインピクセルＰＲａ（すなわち、欠陥ピクセル）と隣り合うＲピクセルを代替オン駆動させることにより、メインピクセルＰＲａのオフによる輝度損失を補償する。代替オン駆動される隣接したＲピクセルは偶数フレームで元々オフ駆動されなければならないピクセルであるので、このＲピクセルで代替オン駆動による輝度歪みが発生しない。
説明の便宜上、図１０ｂの第１単位ピクセルＵＰ１内で欠陷のあるメインピクセルＰＲａとリダンダンシーピクセルＰＲｂとがそれぞれ第１ピクセルＰ１と第２ピクセルＰ２とで示される。そして、代替オン駆動される隣接したＲピクセルが第３～第５ピクセルＰ３、Ｐ４、Ｐ５で示される。第３ピクセルＰ３は第１単位ピクセルＵＰ１とカラム方向の上側に隣接して位置する第２単位ピクセルＵＰ２のメインピクセルＰＲａである。第４ピクセルＰ４は第１単位ピクセルＵＰ１とカラム方向の下側に隣接して位置する第３単位ピクセルＵＰ３のメインピクセルＰＲａである。第５ピクセルＰ５は第１単位ピクセルＵＰ１とロー方向の左側に隣接して位置する第４単位ピクセルＵＰ４のリダンダンシーピクセルＰＲｂである。一方、図１０ｂには、各単位ピクセルのうちでＲピクセルＰＲａ、ＰＲｂのみが示され、Ｇ、Ｂピクセルは省略された。省略されたＧ、Ｂピクセルは各カラムごとに位置してＲピクセルＰＲａ、ＰＲｂと一緒に１単位ピクセルを構成することができる。Ｇ、Ｂピクセルは特許請求の範囲で第６及び第７ピクセルであることができる。
図１０ｂを参照すると、偶数フレームのうちに欠陥ピクセルである第１及び第２ピクセルＰ１、Ｐ２がオフ駆動され、第３ピクセルＰ３、第４ピクセルＰ４、及び第５ピクセルＰ５が代替オン駆動される。仮に、第１ピクセルＰ１が欠陷のない正常ピクセルであれば、第３ピクセルＰ３、第４ピクセルＰ４、及び第５ピクセルＰ５は偶数フレームでオフ駆動されなければならないピクセルである。
第１ピクセルＰ１と第２ピクセルＰ２とは同じゲートラインに連結され、隣接したデータラインに個別的に連結されて独立駆動されるピクセルである。第１ピクセルＰ１は第１データラインに連結されることができ、第２ピクセルＰ２は第２データラインに連結されることができる。第３ピクセルＰ３と第４ピクセルＰ４とは第１データラインに連結され、それぞれ第１ピクセルＰ１とカラムの方向に隣接して位置することができる。第５ピクセルＰ５は第１ピクセルＰ１とゲートラインを共有し、Ｇ、Ｂピクセル（すなわち、第６及び第７ピクセル）を挟んで第１ピクセルＰ１に隣接して位置することができる。Ｒ、Ｇ、Ｂピクセルの位置はこれに限定されない。
偶数フレームのうち、代替オン駆動されるピクセルＰ３、Ｐ４、Ｐ５に配分される輝度配分率が第１ピクセルＰ１との距離によって異なるように設定されることができる。第１ピクセルＰ１との距離は第３ピクセルＰ３及び第４ピクセルＰ４で相対的にもっと近く、第５ピクセルＰ５で相対的にもっと遠い。よって、輝度配分率は第３ピクセルＰ３及び第４ピクセルＰ４で相対的にもっと大きく、第５ピクセルＰ５で相対的にもっと小さい。例えば、第２ピクセルＰ２で具現されるべき輝度が１００ｎｉｔの場合、代替オン駆動によって第３ピクセルＰ３及び第４ピクセルＰ４のそれぞれが４０ｎｉｔの輝度を、そして第５ピクセルＰ５が２０ｎｉｔの輝度を担当することができる。
このような交互駆動条件の下で代替オン駆動されるピクセルＰ３、Ｐ４、Ｐ５の時間的／空間的位置と輝度配分率は表示パネル上で欠陥ピクセルの位置によって異なることができる。このためには、交互駆動のためのピクセルマップが予め設定されていなければならなく、代替オン駆動のための欠陥マップが予め設定されていなければならない。そして、ピクセルマップと欠陥マップに基づく映像データの変調過程がなければならない。輝度配分率のための映像データの変調動作はタイミング制御部またはデータドライバーで実行されることができる。
一方、図１０ａの代替オン駆動されるピクセルＰ３、Ｐ４、Ｐ５は奇数フレームで元々オフ駆動されなければならないピクセルであるので、奇数フレームのうちに輝度配分のための補償階調のみを表現するだけである。よって、奇数フレームで代替オン駆動によって元の映像が歪む問題が発生しない。
また、図１０ｂの代替オン駆動されるピクセルＰ３、Ｐ４、Ｐ５は偶数フレームで元々オフ駆動されなければならないピクセルであるので、偶数フレームのうちに輝度配分のための補償階調のみを表現するだけである。よって、偶数フレームで代替オン駆動によって元の映像が歪む問題が発生しない。
図１１～図１５ｂは本発明の一実施例によるタイミング制御部及びデータドライバーの構成を示す図である。
図１１～図１５ｂを参照すると、輝度配分率に基づく映像データの変調動作がタイミング制御部ＴＣＯＮで実行されることができる。
タイミング制御部ＴＣＯＮは、映像処理部、メモリ、マップ生成回路、ピクセルセレクター、欠陥セレクター、及び出力回路を含むことができる。
映像処理部は、各種の画質補償処理が完了した映像データをＲ、Ｇ、Ｂ直列体系（例えば、Ｒ １０ｂｉｔｓ、Ｇ １０ｂｉｔｓ、Ｂ １０ｂｉｔｓ）に変換するとともに、Ｒ、Ｇ、Ｂ映像データに対応するラインカウント情報（ＣＮＴ）及びフレームカウント情報（ＣＮＴ）を生成する。
メモリはカメラなどに基づく輝度測定プロセスによって得られた欠陥ピクセルの位置座標情報を保存する。ここで、欠陥ピクセルは特定の色（例えば、Ｒ）のピクセルを対象とする。
マップ生成回路は、映像処理部から入力されるライン／フレームカウント情報（ＣＮＴ）に基づいて図１２のようなピクセルマップを生成する。ピクセルマップはＲ映像データを交互駆動用Ｒピクセルとマッチングさせるためのものである。マップ生成回路は、メモリに保存された欠陥ピクセルの位置座標情報を参照して図１３のような欠陥マップを生成する。欠陥マップは欠陥ピクセルの位置を示す。
ピクセルセレクターは、ピクセルマップに基づいてＲ、Ｇ、Ｂ映像データを交互駆動用Ｒａ、Ｒｂ、Ｇ、Ｂ映像データ（Ｒａ １０ｂｉｔｓ、Ｒｂ １０ｂｉｔｓ、Ｇ １０ｂｉｔｓ、Ｂ １０ｂｉｔｓ）に変換する。
欠陥セレクターは、欠陥マップに基づいてＲａ、Ｒｂ、Ｇ、Ｂ映像データを代替オン駆動の可能なＲａ’、Ｒｂ’、Ｇ、Ｂ映像データ（Ｒａ’ １０ｂｉｔｓ、Ｒｂ’ １０ｂｉｔｓ、Ｇ １０ｂｉｔｓ、Ｂ １０ｂｉｔｓ）に変調する。
このために、欠陥セレクターは、図１４のように、マルチプレクサーＭＵＸ、欠陥分析部、ルックアップテーブルＬＵＴ、及びデータ変調回路を含むことができる。マルチプレクサーＭＵＸは、ピクセルマップに基づいてＲａ及びＲｂを選択的に出力する。欠陥分析部は、欠陥マップに基づいて欠陥ピクセルと隣り合うピクセルの輝度配分率を決定するための欠陥優先順位を設定する。欠陥優先順位は欠陥ピクセルとの離隔距離が近いほど高く、反対の場合に低い。ルックアップテーブルＬＵＴには欠陥優先順位による輝度配分率情報が予め保存されている。データ変調回路は、Ｒａ、Ｒｂ映像データをルックアップテーブルの輝度配分率が反映されたＲａ’、Ｒｂ’に変調する。一方、図１５ａ及び図１５ｂには、図９ａ及び図９ｂの交番及び代替駆動によるピクセルマップ及び欠陥マップが例示されている。
出力回路は、４０ビットのＲａ’、Ｒｂ’、Ｇ、Ｂ映像データを内部インターフェース回路を介してデータドライバーＳＩＣに出力する。
データドライバーＳＩＣのデジタル／アナログ変換器ＤＡＣは、Ｒａ’、Ｒｂ’、Ｇ、Ｂ映像データをガンマ補償電圧に変換してＲａ’、Ｒｂ’、Ｇ、Ｂデータ電圧を生成する。デジタル／アナログ変換器ＤＡＣは、Ｒａ’、Ｒｂ’、Ｇ、Ｂデータ電圧をデータラインＤＬを介してメインピクセルＰＲａ、リダンダンシーピクセルＰＲｂ、ＧピクセルＰＧ、及びＢピクセルＰＢに供給する。
図１６及び図１７は本発明の他の実施例によるタイミング制御部及びデータドライバーの構成を示す図である。図１６は、図１１と比較するとき、タイミング制御部ＴＣＯＮとデータドライバーＳＩＣとの間のデータ伝送量が減少する利点がある。
図１６及び図１７を参照すると、輝度配分率に基づく映像データの変調動作がデータドライバーＳＩＣで実行されることができる。
タイミング制御部ＴＣＯＮは、映像処理部、メモリ、マップ生成回路、及び出力回路を含むことができる。
映像処理部は、各種の画質補償処理が完了した映像データをＲ、Ｇ、Ｂ直列体系（例えば、Ｒ １０ｂｉｔｓ、Ｇ １０ｂｉｔｓ、Ｂ １０ｂｉｔｓ）に変換するとともに、Ｒ、Ｇ、Ｂ映像データに対応するラインカウント情報（ＣＮＴ）及びフレームカウント情報（ＣＮＴ）を生成する。
メモリは、カメラなどによる輝度測定プロセスによって得られた欠陥ピクセルの位置座標情報を保存する。ここで、欠陥ピクセルは特定の色（例えば、Ｒ）のピクセルを対象とする。
マップ生成回路は、映像処理部から入力されるライン／フレームカウント情報（ＣＮＴ）に基づいて図１２のようなピクセルマップ（２ｂｉｔｓ）を生成する。ピクセルマップはＲ映像データを交互駆動用Ｒピクセルとマッチングさせるためのものである。マップ生成回路は、メモリに保存された欠陥ピクセルの位置座標情報を参照して図１３のような欠陥マップ（２ｂｉｔｓ）を生成する。欠陥マップは欠陥ピクセルの位置を示す。
出力回路は、３０ビットのＲ、Ｇ、Ｂ映像データ及び２ビットの欠陥マップを内部インターフェース回路を介してデータドライバーＳＩＣに出力する。内部インターフェース回路を介してデータドライバーＳＩＣに出力される伝送データパケットのデータ領域には、図１７のように、Ｒ、Ｇ、Ｂ映像データ及び欠陥マップを含む３２ビット情報を含むことができる。この場合、２ビットのピクセルマップはＲａ及びＲｂと共通するので、伝送データパケットのコントロール領域に含まれて伝送されることができる。
データドライバーＳＩＣは、ピクセルセレクター、欠陥セレクター、デジタル／アナログ変換器ＤＡＣなどを含むことができる。
ピクセルセレクター、欠陥セレクター、及びデジタル／アナログ変換器ＤＡＣの動作は図１１に基づいて説明したものと実質的に同様である。
以上で説明した内容から、当業者であれば本発明の技術思想を逸脱しない範疇内で多様な変更及び修正が可能であろう。したがって、本発明の技術的範囲は明細書の詳細な説明に記載された内容に限定されるものではなく、特許請求の範囲によって決定されなければならないであろう。
ＰＲａ メインピクセル
ＰＲｂ リダンダンシーピクセル
Ｐ３、Ｐ４、Ｐ５ 代替オン駆動ピクセル

Claims (19)

  1. 第１データラインに連結されて高電流密度のために独立駆動される第１色の発光素子を有する第１ピクセルと、
    前記第１データラインと隣り合う第２データラインに連結されて高電流密度のために独立駆動される前記第１色の発光素子を有する第２ピクセルとを含み、
    前記第１ピクセル及び前記第２ピクセルは第１単位ピクセル内に含まれ、
    前記第１ピクセル及び前記第２ピクセルは一定時間を周期として交互にオン駆動され、
    前記発光素子はマイクロＬＥＤである、表示装置。
  2. 前記第１ピクセル及び前記第２ピクセルが共に正常ピクセルの場合、
    第１周期の間、前記第１ピクセルがオフ駆動され、前記第２ピクセルがオン駆動され、
    前記第１周期に引き続く第２周期の間、前記第１ピクセルがオン駆動され、前記第２ピクセルがオフ駆動される、請求項１に記載の表示装置。
  3. 前記第１ピクセルが欠陥ピクセルであり、前記第２ピクセルが正常ピクセルである場合、
    前記第２周期の間、前記第１ピクセルがオフ駆動され、前記第２ピクセルが代替オン駆動される、請求項２に記載の表示装置。
  4. 前記第２周期の間、前記第１データラインと連結されて前記第１ピクセルと隣り合う第３ピクセル及び第４ピクセルがさらに代替オン駆動され、
    前記第３ピクセル及び前記第４ピクセルのそれぞれは独立駆動される前記第１色の発光素子を有し、
    前記第３ピクセルは前記第１単位ピクセルと第１側に隣り合う第２単位ピクセル内に含まれ、
    前記第４ピクセルは前記第１単位ピクセルと第２側に隣り合う第３単位ピクセル内に含まれる、請求項３に記載の表示装置。
  5. 前記第２周期の間、前記第１ピクセルとゲートラインを共有し、前記第１ピクセルと隣り合う第５ピクセルがさらに代替オン駆動され、
    前記第５ピクセルは独立駆動される前記第１色の発光素子を有し、
    前記第５ピクセルは前記第１単位ピクセルと第３側に隣り合う第４単位ピクセル内に含まれる、請求項４に記載の表示装置。
  6. 前記第２周期の間に前記第１ピクセルで具現されるべき輝度が、前記第２周期の間に前記代替オン駆動される前記第２ピクセル、前記第３ピクセル、前記第４ピクセル及び前記第５ピクセルにそれぞれ配分される、請求項５に記載の表示装置。
  7. 前記第２周期の間に前記代替オン駆動される前記第２ピクセル、前記第３ピクセル、前記第４ピクセル及び前記第５ピクセルに配分される輝度配分率のそれぞれが前記第１ピクセルとの距離によって異なる、請求項６に記載の表示装置。
  8. 前記輝度配分率は前記第２ピクセルで一番大きく、前記第３ピクセル及び前記第４ピクセルでその次に大きく、前記第５ピクセルで一番小さい、請求項７に記載の表示装置。
  9. 前記第１ピクセル及び前記第２ピクセルが共に欠陥ピクセルの場合、
    前記第１周期の間、前記第１ピクセル及び前記第２ピクセルが共にオフ駆動され、前記第２データラインと連結されて前記第２ピクセルと隣り合う第３ピクセル及び第４ピクセルが代替オン駆動され、
    前記第３ピクセル及び前記第４ピクセルのそれぞれは独立駆動される前記第１色の発光素子を有し、
    前記第３ピクセルは前記第１単位ピクセルと第１側に隣り合う第２単位ピクセル内に含まれ、
    前記第４ピクセルは前記第１単位ピクセルと第２側に隣り合う第３単位ピクセル内に含まれる、請求項２に記載の表示装置。
  10. 前記第１周期の間、前記第１ピクセル及び前記第２ピクセルとゲートラインを共有し、前記第２ピクセルと隣り合う第５ピクセルがさらに代替オン駆動され、
    前記第５ピクセルは独立駆動される前記第１色の発光素子を有し、
    前記第５ピクセルは前記第１単位ピクセルと第３側に隣り合う第４単位ピクセル内に含まれる、請求項９に記載の表示装置。
  11. 前記第１周期の間に前記第２ピクセルで具現されるべき輝度が、前記第１周期の間に前記代替オン駆動される前記第３ピクセル、前記第４ピクセル及び前記第５ピクセルにそれぞれ配分される、請求項１０に記載の表示装置。
  12. 前記第１周期の間に前記代替オン駆動される前記第３ピクセル、前記第４ピクセル及び前記第５ピクセルに配分される輝度配分率のそれぞれが前記第２ピクセルとの距離によって異なる、請求項１１に記載の表示装置。
  13. 前記輝度配分率は前記第３ピクセル及び前記第４ピクセルで相対的にもっと大きく、前記第５ピクセルで相対的にもっと小さい、請求項１２に記載の表示装置。
  14. 前記第１ピクセル及び前記第２ピクセルが共に欠陥ピクセルの場合、
    前記第２周期の間、前記第１ピクセル及び前記第２ピクセルが共にオフ駆動され、前記第１データラインと連結されて前記第１ピクセルと隣り合う第３ピクセル及び第４ピクセルが代替オン駆動され、
    前記第３ピクセル及び前記第４ピクセルのそれぞれは独立駆動される前記第１色の発光素子を有し、
    前記第３ピクセルは前記第１単位ピクセルと第１側に隣り合う第２単位ピクセル内に含まれ、
    前記第４ピクセルは前記第１単位ピクセルと第２側に隣り合う第３単位ピクセル内に含まれる、請求項２に記載の表示装置。
  15. 前記第２周期の間、前記第１ピクセル及び前記第２ピクセルとゲートラインを共有して前記第１ピクセルと隣り合う第５ピクセルがさらに代替オン駆動され、
    前記第５ピクセルは独立駆動される前記第１色の発光素子を有し、
    前記第５ピクセルは前記第１単位ピクセルと第３側に隣り合う第４単位ピクセル内に含まれる、請求項１４に記載の表示装置。
  16. 前記第２周期の間に前記第１ピクセルで具現されるべき輝度が、前記第２周期の間に前記代替オン駆動される前記第３ピクセル、前記第４ピクセル及び前記第５ピクセルにそれぞれ配分される、請求項１５に記載の表示装置。
  17. 前記第２周期の間に前記代替オン駆動される前記第３ピクセル、前記第４ピクセル及び前記第５ピクセルに配分される輝度配分率のそれぞれが前記第１ピクセルとの距離によって異なる、請求項１６に記載の表示装置。
  18. 前記輝度配分率は前記第３ピクセル及び前記第４ピクセルで相対的にもっと大きく、前記第５ピクセルで相対的にもっと小さい、請求項１７に記載の表示装置。
  19. 前記第２データラインと隣り合う第３データラインに連結されて並列駆動される第２色の第１発光素子及び第２発光素子を有する第６ピクセルと、
    前記第３データラインと隣り合う第４データラインに連結されて並列駆動される第３色の第１発光素子及び第２発光素子を有する第７ピクセルとをさらに含み、
    前記第６ピクセル及び前記第７ピクセルは前記第１単位ピクセル内に含まれる、請求項１に記載の表示装置。
JP2022172894A 2021-12-31 2022-10-28 表示装置 Active JP7439211B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024020012A JP2024056866A (ja) 2021-12-31 2024-02-14 表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210194674A KR20230103648A (ko) 2021-12-31 2021-12-31 표시장치
KR10-2021-0194674 2021-12-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024020012A Division JP2024056866A (ja) 2021-12-31 2024-02-14 表示装置

Publications (2)

Publication Number Publication Date
JP2023099447A JP2023099447A (ja) 2023-07-13
JP7439211B2 true JP7439211B2 (ja) 2024-02-27

Family

ID=86992090

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2022172894A Active JP7439211B2 (ja) 2021-12-31 2022-10-28 表示装置
JP2024020012A Pending JP2024056866A (ja) 2021-12-31 2024-02-14 表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024020012A Pending JP2024056866A (ja) 2021-12-31 2024-02-14 表示装置

Country Status (4)

Country Link
US (1) US20230215344A1 (ja)
JP (2) JP7439211B2 (ja)
KR (1) KR20230103648A (ja)
CN (1) CN116416923A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11977807B2 (en) * 2021-12-31 2024-05-07 Lg Display Co., Ltd. Tiling display apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006330237A (ja) 2005-05-25 2006-12-07 Sanyo Electric Co Ltd 表示装置
JP2010020154A (ja) 2008-07-11 2010-01-28 Canon Inc 発光表示装置およびその駆動方法
JP2013120321A (ja) 2011-12-08 2013-06-17 Sony Corp 表示装置および電子機器
US20160012779A1 (en) 2014-07-14 2016-01-14 Samsung Display Co., Ltd. Pixel circuit and organic light emitting display including the same
JP2018010309A (ja) 2013-03-15 2018-01-18 アップル インコーポレイテッド 冗長性スキームを備えた発光ダイオードディスプレイ、及び統合欠陥検出検査を備えた発光ダイオードディスプレイを製造する方法
JP2020531906A (ja) 2017-08-24 2020-11-05 深▲せん▼市華星光電半導体顕示技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｉｓｐｌａｙ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ． Ｏｌｅｄピクセル回路及びｏｌｅｄ素子の劣化遅延方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100952814B1 (ko) * 2008-06-18 2010-04-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR102072678B1 (ko) * 2013-07-09 2020-02-04 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102148487B1 (ko) * 2014-05-08 2020-08-26 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 그의 리페어 방법
US10354591B2 (en) * 2017-05-27 2019-07-16 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel driving circuit, repair method thereof and display device
KR102550325B1 (ko) * 2017-12-20 2023-06-30 엘지디스플레이 주식회사 마이크로led 표시장치 및 그 구동방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006330237A (ja) 2005-05-25 2006-12-07 Sanyo Electric Co Ltd 表示装置
JP2010020154A (ja) 2008-07-11 2010-01-28 Canon Inc 発光表示装置およびその駆動方法
JP2013120321A (ja) 2011-12-08 2013-06-17 Sony Corp 表示装置および電子機器
JP2018010309A (ja) 2013-03-15 2018-01-18 アップル インコーポレイテッド 冗長性スキームを備えた発光ダイオードディスプレイ、及び統合欠陥検出検査を備えた発光ダイオードディスプレイを製造する方法
US20160012779A1 (en) 2014-07-14 2016-01-14 Samsung Display Co., Ltd. Pixel circuit and organic light emitting display including the same
JP2020531906A (ja) 2017-08-24 2020-11-05 深▲せん▼市華星光電半導体顕示技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｉｓｐｌａｙ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ． Ｏｌｅｄピクセル回路及びｏｌｅｄ素子の劣化遅延方法

Also Published As

Publication number Publication date
US20230215344A1 (en) 2023-07-06
JP2023099447A (ja) 2023-07-13
JP2024056866A (ja) 2024-04-23
KR20230103648A (ko) 2023-07-07
CN116416923A (zh) 2023-07-11

Similar Documents

Publication Publication Date Title
CN112634832B (zh) 一种显示面板、驱动方法及显示装置
CN100388341C (zh) 用于管理发光显示器的显示存储器数据的方法和发光显示设备
CN103247256B (zh) 像素和使用该像素的有机发光二极管显示器
CN100463245C (zh) 平板显示器中的像素电路和用于驱动该电路的方法
KR101812215B1 (ko) 표시 장치
JP2006018297A (ja) 逆多重化装置および逆多重化装置を用いる表示装置，逆多重化装置を用いる表示装置の表示パネルとその駆動方法
KR20210137328A (ko) 발광 표시 장치 및 발광 표시 장치의 구동 방법
JP2006018232A (ja) 表示装置，表示パネルおよび表示装置の駆動方法
JP2005338772A (ja) 逆多重化装置，これを利用した表示装置およびその表示パネルとその駆動方法
JP2024056866A (ja) 表示装置
US20080007573A1 (en) Display device and display system employing same
KR102335811B1 (ko) 발광 다이오드 디스플레이 장치
US20180059464A1 (en) Electro-optical device, electronic apparatus, and control method of electro-optical device
US20220036829A1 (en) Display device
CN114299868A (zh) 一种显示基板及其控制方法、显示装置
KR20210083946A (ko) 발광표시장치 및 이의 구동방법
KR20210033588A (ko) 표시장치
JP7362742B2 (ja) 表示装置
CN111968564A (zh) 像素和具有该像素的显示装置
TWI842159B (zh) 平鋪顯示設備
WO2023058571A1 (ja) 表示装置
US20230300304A1 (en) Projection device and method of controlling projection device
US20230217709A1 (en) Display Apparatus, Display Panel and Electronic Apparatus
JP7491979B2 (ja) 表示装置
US12002427B2 (en) Projection device and method for controlling projection device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240214

R150 Certificate of patent or registration of utility model

Ref document number: 7439211

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150