JP7425535B2 - フォトニックチップ、フィールドプログラマブルフォトニックアレイおよびフォトニック集積回路 - Google Patents
フォトニックチップ、フィールドプログラマブルフォトニックアレイおよびフォトニック集積回路 Download PDFInfo
- Publication number
- JP7425535B2 JP7425535B2 JP2018247546A JP2018247546A JP7425535B2 JP 7425535 B2 JP7425535 B2 JP 7425535B2 JP 2018247546 A JP2018247546 A JP 2018247546A JP 2018247546 A JP2018247546 A JP 2018247546A JP 7425535 B2 JP7425535 B2 JP 7425535B2
- Authority
- JP
- Japan
- Prior art keywords
- photonic
- programmable
- integrated circuit
- optical
- rpi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003491 array Methods 0.000 title claims description 7
- 230000003287 optical effect Effects 0.000 claims description 61
- 238000013461 design Methods 0.000 claims description 48
- 238000012545 processing Methods 0.000 claims description 27
- 230000000694 effects Effects 0.000 claims description 8
- 230000010363 phase shift Effects 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims description 4
- 125000002015 acyclic group Chemical group 0.000 claims description 3
- 125000004122 cyclic group Chemical group 0.000 claims description 3
- 238000010521 absorption reaction Methods 0.000 claims description 2
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 230000005693 optoelectronics Effects 0.000 claims description 2
- 230000010287 polarization Effects 0.000 claims description 2
- 239000000470 constituent Substances 0.000 claims 2
- 229920003190 poly( p-benzamide) Polymers 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000002301 combined effect Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000005457 optimization Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000013528 artificial neural network Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 201000007750 congenital bile acid synthesis defect Diseases 0.000 description 1
- 238000013135 deep learning Methods 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000012942 design verification Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000010076 replication Effects 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Images
Landscapes
- Optical Integrated Circuits (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Description
本発明は、少なくとも1つのプログラマブルフォトニックアナログブロック(PPAB)と、少なくとも1つの再構成可能な光インターコネクション(RPI)とを組み合わせることによって実現されるフォトニックチップに関する。当該フォトニックチップは、そのリソース(すなわち、PPABおよびRPI)の適切なプログラミングと、その入力ポートならびに出力ポートの選択と、それに組み合わせて任意の高性能な周辺ビルディングブロックとによって、1つまたは同時に多種のフォトニック回路および/または線形マルチポート変換を実装できる。
プログラマブル多機能性フォトニクス(PMP)は、適切なプログラミングによって多種多様な機能性を備え得る、統合された光ハードウェアの共通の構成を設計することを目指している。様々な著者が、カスケードビームスプリッタまたはマッハツェンダ干渉計(MZIs)に基づいたプログラマブル回路の種々の構成および設計原理を提案する理論的な研究を取り扱ってきた。これらの提案においては、プログラマブル回路を実施するために多方面の解決策が提示されているが、これらの提案のどれ一つとして、単一の回路、複合回路、または同時に存在する任意の回路さえ実施するようにプログラミングされ得るフォトニックデバイスについての設計上の完全な解決策を明確に述べるものはない。
〔発明が解決しようとする課題〕
本明細書に記載される本発明の目的は、上で提示した問題を解決すること、かつ、電子フィールドプログラマブルアナログゲートアレイにおけるのと同様に、単一の総合的なハードウェアプラットフォームによって複数の機能性を提供できるようにすることにある。
・製造時間がより短く、より短い時間で市場へ出せること、
・プロトタイプ開発費用および経常外エンジニアリング費用が低いこと、
・構想を展開する際の、および構想をASPICに変える際の金銭上のリスクが低減されること、
・多機能動作およびマルチタスク動作、
・回路の最適化、
を含む。
・航空宇宙および防衛(航空電子工学、通信、セキュアソリューション、宇宙):
・自動車(高解像度映像、画像処理、車両ネットワーキングおよびコネクティビティ、オートモーティブインフォテインメント)
・データセンタ(サーバ、ルータ、スイッチ、ゲートウェイ)
・高性能計算(サーバ、スーパーコンピュータ、SIGINTシステム、高性能レーダ(RADAR)、高性能ビーム形成システム、量子計算、高速ニューラルネットワーク)
・集積回路設計(ASPICプロトタイピング、ハードウェアエミュレーション)
有線通信および無線通信(光伝送ネットワーク、ネットワーク処理5Gコネクティビティインターフェース、モバイルバックホール)
・ハードウェアアクセラレータ
機械およびディープラーニングアプリケーション。
成されている説明を補足するため、かつ、本発明の特徴をより理解しやすくする目的で、本発明の好ましい実用的な実施形態に基づき、説明の不可欠な一部として図一式を添える。図一式には、例示的かつ非限定的なかたちで以下のことが示されている。
〔図1〕提案された本発明のフォトニックチップの概略図例である。拡大図は、左上から右下への伝播方向に関連するプログラマブルフォトニックアナログブロックの詳細を示す。
〔図2〕本発明のデバイスの、4種類の好ましい2×2PPABブロック、および破線で示された、それらの内部の信号結合レイアウトを示す。
〔図3〕本発明のデバイスの、ポートにおいて内部および外部の光場を含むA型のPPABブロックを示す。
〔図4〕フォトニック信号処理において必要とされる非常に基本的な動作を生じさせる、少なくとも1つのプログラマブルフォトニックアナログブロック(PPAB)と、少なくとも1つの再構成可能な光インターコネクション(RPI)の単純なプログラミングの非限定的ないくつかの例を示す。
〔図5〕2つのアクセスRPI位相シフト素子と、1つの再構成可能な光インターコネクション(RPI)と、左上のポートから右下のポートへの伝播方向用のA型のPPBAとの複合効果を示す図である(左:PPABに先立つPRI。右:PPABに続くPPAB)。
〔図6〕正方形型の均一なフォトニックチップ設計に関連する第1設計のレイアウトを示す。A型およびB型のPPAB素子は、デバイスのすべての縦列および横列においてインターリーブされており、この設計をABABABと表す。
〔図7〕第2設計を示す。インターリーブされたA型およびB型のPPABの縦列が、C型のPPABによって形成された縦列とインターリーブされており、この設計をABCCABと表す。
〔図8〕第3設計の例を示す。インターリーブされたA型およびB型のPPABの縦列が、D型のPPABによって形成された縦列とインターリーブされており、この設計をABDDABと表す。
〔図9〕左側に、本発明のフォトニックチップの設計/構成フローに関係する主な工程を示しており、右側に、フォトニックチップのソフト層およびハード層、および周辺の高性能ブロックを含む拡大レイアウトを示す。
〔図10〕輪状の空洞、マッハツェンダ干渉計、および本発明のフォトニックチップのABABAB設計を用いた3x3マルチポート干渉計を同時に実装することを示す。
〔図11〕輪状の空洞、マッハツェンダ干渉計、および本発明のフォトニックチップのABCCAB設計を用いた3x3マルチポート干渉計を同時に実装することを示す。
〔図12〕輪状の空洞、マッハツェンダ干渉計、および本発明のフォトニックチップのABDDAB設計を用いた3x3マルチポート干渉計を同時に実装することを示す。
〔図13〕PPAB素子(上方)、いくつかのフィールドプログラマブルフォトニックアレイ(FPPA)レイアウト(中間)、および他のFPPAの可能な構成(下方)を実装するためのいくつかの技術選択肢を示す。
〔図14〕波長多重化および逆多重化タスクをもたらす高性能ビルディングブロックによるFPPA実装を示す。基本的な処理ユニットの配列をこのブロックに結合して、異なるチャネルおよび異なる波長で処理ができるようにすることができる。
本発明の目的の好ましい実施形態において、デバイスは、図1に示すように提供される。図1に示すのは、少なくとも1つであるが好ましくは多数のプログラマブルフォトニックアナログブロック(PPAB)と、フォトニックチップ基板上に作成された一連の光導波路素子によって実現される少なくとも1つの再構成可能な光インターコネクション(RPI)とを備えるフィールドプログラマブルフォトニックアレイ(FPPA)である。また、RPIを構成する導波路素子は、プログラマブル特性を有し、光を両方向に伝播し得る。図1の設計は、どの特定の導波路アレイの構造も想定していないこと、および、図1に示された正方形の設計は例示のみを目的としていることを考慮されたい。PPBAに対して種々の構成が考えられるが、ここでは、非常に基本的な2×2(2つの入力ポート/2つの出力ポートを有するPPBAユニット)を用いた設計を例示する。上記PPABのスキームは、特定の軸配向に対して、かつ、内部の結合路を除いて、図1の正方形に示されている。概括的に、様々な選択肢を以下で検討するが、それらのどれもAから得られ得るものである(例えば、B、C、Dが回転によって得られる特定の例を参照)。Aにおいて、第1入力ポートは縦方向に揃えられ、第2入力ポートは横方向に揃えられ、第1出力ポートは縦方向に揃えられ、第1出力ポートは横方向に揃えられ、従来の回転によってさまざまな選択肢が得られる(BはAを90°回転したもの、CはAを45°回転したもの、DはAを-45°回転したもの)。図2は、考えられる選択肢を示す。PPABは、独立した電力結合関係および調整可能な位相調整(以下で説明)をもたらす機能を有する。
式中、σo、σ1、およびσ2は、それぞれ、ゼロ、第1パウリ行列、および第2パウリ行列を示す。両方とも、線形関係によって、2つの外部の制御信号(電気信号、機械信号、音響信号)を用いて変更できる。第2の伝播方向は、右下のポートから左上のポートへの方向であり、以下の送信アレイによって特徴付けられる。
図4は、光信号の処理に必要な、非常に基本的な動作に導くRPI+PPABの単純なプログラミングのいくつかの例を示す。さらに多くのプログラミングが可能である。
式中、σ3は第3パウリ行列を示す。PPAB素子とその先行するRPI素子との複合作用は、少なくとも以下の2つの方法で変換できる。
式中、共通の位相因子がΔ=ΔRPI+ΔPPABによって求められる。
図10、図11および図12は、種々の種類のFPPAが、種々のフォトニック回路をエミュレートしかつ実装するようプログラムされているいくつかの例を提供している。いずれの場合にも、図は、先に定義したコードおよび実装される回路のレイアウトに従った、着色されたPPBAを備えるFFPAのレイアウトを含む。
FPPAデバイスの物理的実装は、シリコンフォトニクスプラットフォーム、または、III-Vとシリコンとの混成/異種フォトニクスプラットフォームに基づく統合された光学アプローチを必要とする。図13は、利用可能な物理的選択肢についての情報を提供している。
態様1.
フォトニックチップであって、好ましくは、
a)少なくとも1つのプログラマブルフォトニックアナログブロック(PPAB)と、
b)少なくとも1つの再構成可能な光インターコネクション(RPI)と、
をフォトニックチップを介して実装することを特徴とする、フォトニックチップ。
態様2.
上記再構成可能な光インターコネクション(RPI)は少なくとも2つの光導波路素子を備えることを特徴とする、態様1に記載のフォトニックチップ。
態様3.
上記光導波路素子は両方向に伝播可能であるように構成されることを特徴とする、態様2に記載のフォトニックチップ。
態様4.
上記光導波路素子は上記光路を上記配列に配置するようにプログラム可能であるように構成されることを特徴とする、態様2に記載のフォトニックチップ。
態様5.
上記プログラマブルフォトニックアナログブロック(PPAB)は、4つの構成要素の中でそれぞれ位相関係が異なる特殊ユニタリー群2SU(2)のユニタリー2×2回転行列によって記述される、少なくとも2つの入力ポート((a1、b1)、(a2、b2))と、2つの出力ポート((a3、b3)、(a4、b4))とを備えることを特徴とする、態様1に記載のフォトニックチップ。
態様6.
フォトニックチップは、少なくとも1つの入力ポートと2つの出力ポートとの間に、任意の分割比K(0<=K<=1)および共通の位相シフトΔ PPAB を配置するようにプログラムされることを特徴とする、態様5に記載のフォトニックチップ。
態様7.
上記少なくとも1つの再構成可能な光インターコネクション(RPI)は、共通値Δ RPI に対する独立しかつ調節可能な差動位相シフトφを、以下の送信アレイ:
によって、2つの光導波路入力フィールドに提供するように構成されることを特徴とする、態様2に記載のフォトニックチップ。
態様8.
上記少なくとも1つのプログラマブルフォトニックアナログブロック(PPAB)および上記少なくとも1つの再構成可能な光インターコネクション(RPI)は、フォトニックチップ基板上に作成された一連の光導波路素子によって実装されるように構成されることを特徴とする、態様1に記載のフォトニックチップ。
態様9.
態様1から8のいずれか1項に記載の、少なくとも2つのフォトニック素子を備えるフィールドプログラマブルフォトニックアレイ。
態様10.
態様9において定義された少なくとも2つのプログラマブルフォトニック素子の相互接続のためのプログラム可能でかつ調節可能な結合器を備えるフォトニック集積回路であって、上記少なくとも2つのプログラマブルフォトニック素子は、上記プログラム可能でかつ調節可能な結合器を基本素子として用いて干渉構造を構成する、フォトニック集積回路。
態様11.
上記プログラム可能でかつ調節可能な結合器は、さらなる位相構成を基本素子として有する上記調節可能な結合器を用いて、光キャビティならびにフィードフォワードおよびフィードバック干渉構造の構成を可能にするように相互接続可能である、態様10に記載のフォトニック集積回路。
態様12.
光増幅、光源、電気光学変調、オプトエレクトロニック光検出、光吸収および遅延線アレイ、可視光波長および偏光(逆)多重化、光ルーティング等の基本的な光学的処理タスクを行うように構成された高性能のビルディングブロックに相互接続されることを特徴とする、態様11に記載のフォトニック集積回路。
態様13.
スペクトル的に循環的な方法またはスペクトル的に非循環的な方法のどちらかで光の波長多重化/逆多重化を行うように構成された高性能のビルディングブロックに相互接続されることを特徴とする、態様11に記載のフォトニック集積回路。
態様14.
マッハツェンダ干渉計(MZI)型の非共鳴型干渉計で実装されるPPAB設計およびRPI設計を特徴とする、態様10に記載のフォトニック集積回路。
態様15.
長さが等しい2つのアームを備えるマッハツェンダ干渉計型の非共鳴型干渉計で実装されるPPAB設計およびRPI設計を特徴とする、態様10に記載のフォトニック集積回路。
態様16.
共鳴型干渉計で実装されるPPAB設計およびRPI設計を特徴とする、態様10に記載のフォトニック集積回路。
態様17.
二重駆動方向性結合器で実装されるPPAB設計およびRPI設計を特徴とする、態様10に記載のフォトニック集積回路。
態様18.
任意の多数のポートを備えるPPABおよびRPIを特徴とする、態様10に記載のフォトニック集積回路。
態様19.
上記位相チューナおよび振幅チューナは、MEMS、熱光学効果、電気光学効果、オプトメカニクス効果または電気容量効果に基づくことを特徴とする、態様10に記載のフォトニック集積回路。
態様20.
PPABおよびRPIの上記導波路のメッシュ配列は一様位相で分布する、態様10に記載のフォトニック集積回路。
態様21.
PPABおよびRPIの上記導波路のメッシュ配列は非一様位相で分布する、態様10に記載のフォトニック集積回路。
Claims (18)
- フォトニックチップであって、
a)複数のプログラマブルビルディングブロックに相互接続されて、前記複数のプログラマブルビルディングブロックのそれぞれの内部にフィードバック伝播を供給する、共鳴素子のない少なくとも1つのプログラマブルフォトニックアナログブロック(PPAB)と、
b)前記複数のプログラマブルビルディングブロックの内部にフィードバック伝播を供給するために相互接続されることができる、共鳴素子のない少なくとも1つの再構成可能な光インターコネクション(RPI)であって、隣接する前記プログラマブルフォトニックアナログブロック同士の間に共鳴素子を入れずに、隣接する前記プログラマブルフォトニックアナログブロック同士を相互接続するように構成される、少なくとも1つの再構成可能な光インターコネクションと、
を備えることを特徴とする、フォトニックチップ。 - 上記少なくとも1つの再構成可能な光インターコネクション(RPI)は少なくとも2つの光導波路素子を備えることを特徴とする、請求項1に記載のフォトニックチップ。
- 上記光導波路素子は両方向に伝播可能であるように構成されることを特徴とする、請求項2に記載のフォトニックチップ。
- 上記光導波路素子は光路を配列に配置するようにプログラム可能であるように構成されることを特徴とする、請求項2に記載のフォトニックチップ。
- 上記少なくとも1つのプログラマブルフォトニックアナログブロック(PPAB)は、4つの構成要素の中でそれぞれ位相関係が異なる4つの構成要素を有する、SU(2)で表される、次数2の特殊ユニタリー群のユニタリー2×2回転行列によって記述される、少なくとも2つの入力ポート((a1、b1)、(a2、b2))と、2つの出力ポート((a3、b3)、(a4、b4))とを備えることを特徴とする、請求項1に記載のフォトニックチップ。
- 上記少なくとも1つのプログラマブルフォトニックアナログブロックは、少なくとも1つの入力ポートと2つの出力ポートとの間に、任意の分割比K(0<=K<=1)および共通の位相シフトΔPPABを独立して構成することができることを特徴とする、請求項5に記載のフォトニックチップ。
- 上記少なくとも1つの再構成可能な光インターコネクション(RPI)は、共通値ΔRPIに対する独立かつ調節可能な差動位相シフトφを、以下の送信アレイ:
によって、上記少なくとも2つの光導波路素子の2つの光導波路入力フィールドに提供するように構成されることを特徴とする、請求項2に記載のフォトニックチップ。 - 請求項1から7のいずれか1項に記載の、少なくとも2つのフォトニックチップを備えるフィールドプログラマブルフォトニックアレイ。
- 請求項8において定義された少なくとも2つのフォトニックチップの相互接続のためのプログラム可能でかつ調節可能な結合器を備えるフォトニック集積回路であって、上記少なくとも2つのフォトニックチップは、上記プログラム可能でかつ調節可能な結合器を用いて干渉構造を構成する、フォトニック集積回路。
- 上記フィールドプログラマブルフォトニックアレイが、光増幅、光源、電気光学変調、オプトエレクトロニック光検出、光吸収および遅延線アレイ、可視光波長および偏光(逆)多重化、光ルーティング等の基本的な光学的処理タスクを行うように構成された高性能のビルディングブロックに相互接続されることを特徴とする、請求項9に記載のフォトニック集積回路。
- 上記フィールドプログラマブルフォトニックアレイが、スペクトル的に循環的な方法またはスペクトル的に非循環的な方法のどちらかで光の波長多重化/逆多重化を行うように構成された高性能のビルディングブロックに相互接続されることを特徴とする、請求項9に記載のフォトニック集積回路。
- マッハツェンダ干渉計(MZI)型の非共鳴型干渉計で実装されるプログラマブルフォトニックアナログブロック設計および再構成可能な光インターコネクション設計を特徴とする、請求項9に記載のフォトニック集積回路。
- 長さが等しい2つのアームを備えるマッハツェンダ干渉計型の非共鳴型干渉計で実装されるプログラマブルフォトニックアナログブロック設計および再構成可能な光インターコネクション設計を特徴とする、請求項9に記載のフォトニック集積回路。
- 二重駆動方向性結合器で実装されるプログラマブルフォトニックアナログブロック設計および再構成可能な光インターコネクション設計を特徴とする、請求項9に記載のフォトニック集積回路。
- 任意の多数のポートを備えるプログラマブルフォトニックアナログブロックおよび再構成可能な光インターコネクションを特徴とする、請求項9に記載のフォトニック集積回路。
- 位相チューナおよび振幅チューナがMEMS、熱光学効果、電気光学効果、オプトメカニクス効果または電気容量効果に基づく、プログラマブルフォトニックアナログブロックおよび再構成可能な光インターコネクションを特徴とする、請求項9に記載のフォトニック集積回路。
- プログラマブルフォトニックアナログブロックおよび再構成可能な光インターコネクションは均一アレイで分布する導波路のメッシュ配列を定義する、請求項9に記載のフォトニック集積回路。
- プログラマブルフォトニックアナログブロックおよび再構成可能な光インターコネクションは不均一アレイで分布する導波路のメッシュ配列を定義する、請求項9に記載のフォトニック集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018247546A JP7425535B2 (ja) | 2018-12-28 | 2018-12-28 | フォトニックチップ、フィールドプログラマブルフォトニックアレイおよびフォトニック集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018247546A JP7425535B2 (ja) | 2018-12-28 | 2018-12-28 | フォトニックチップ、フィールドプログラマブルフォトニックアレイおよびフォトニック集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020106747A JP2020106747A (ja) | 2020-07-09 |
JP7425535B2 true JP7425535B2 (ja) | 2024-01-31 |
Family
ID=71450776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018247546A Active JP7425535B2 (ja) | 2018-12-28 | 2018-12-28 | フォトニックチップ、フィールドプログラマブルフォトニックアレイおよびフォトニック集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7425535B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113267911B (zh) * | 2021-05-12 | 2022-05-27 | 华中科技大学 | 大容量光电混合可编程逻辑运算芯片 |
WO2023233669A1 (ja) * | 2022-06-03 | 2023-12-07 | 日本電信電話株式会社 | 光演算装置、及び光演算方法 |
CN117148495B (zh) * | 2023-10-30 | 2024-02-06 | 量子科技长三角产业创新中心 | 一种二维光子集成量子漫步芯片及系统 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006251429A (ja) | 2005-03-11 | 2006-09-21 | Furukawa Electric Co Ltd:The | 可変分散補償器 |
US20090129723A1 (en) | 2007-11-21 | 2009-05-21 | Lucent Technologies Inc. | Programmable optical array |
US20090208162A1 (en) | 2008-02-14 | 2009-08-20 | Hrl Laboratories, Llc | Unit-cell array optical signal processor |
US20100119226A1 (en) | 2008-11-07 | 2010-05-13 | Mahmoud Rasras | Reconfigurable dwdm wavelength switch based on complementary bandpass filters |
JP2015528130A (ja) | 2012-07-10 | 2015-09-24 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | 情報通信技術システムのための迅速な光源の提供 |
US20150354938A1 (en) | 2014-06-06 | 2015-12-10 | Jacob C. Mower | Methods, systems, and apparatus for programmable quantum photonic processing |
CN107193085A (zh) | 2017-06-16 | 2017-09-22 | 中国电子科技集团公司第二十三研究所 | 一种可抑制串扰的n×n光开关矩阵及其信号传输方法 |
US20170351293A1 (en) | 2016-06-02 | 2017-12-07 | Jacques Johannes Carolan | Apparatus and Methods for Optical Neural Network |
ES2694249A1 (es) | 2018-10-31 | 2018-12-19 | Universitat Politècnica De València | Acoplador direccional fotónico con sintonización independiente de factor de acoplo y desfase |
-
2018
- 2018-12-28 JP JP2018247546A patent/JP7425535B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006251429A (ja) | 2005-03-11 | 2006-09-21 | Furukawa Electric Co Ltd:The | 可変分散補償器 |
US20090129723A1 (en) | 2007-11-21 | 2009-05-21 | Lucent Technologies Inc. | Programmable optical array |
US20090208162A1 (en) | 2008-02-14 | 2009-08-20 | Hrl Laboratories, Llc | Unit-cell array optical signal processor |
US20100119226A1 (en) | 2008-11-07 | 2010-05-13 | Mahmoud Rasras | Reconfigurable dwdm wavelength switch based on complementary bandpass filters |
JP2015528130A (ja) | 2012-07-10 | 2015-09-24 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | 情報通信技術システムのための迅速な光源の提供 |
US20150354938A1 (en) | 2014-06-06 | 2015-12-10 | Jacob C. Mower | Methods, systems, and apparatus for programmable quantum photonic processing |
US20170351293A1 (en) | 2016-06-02 | 2017-12-07 | Jacques Johannes Carolan | Apparatus and Methods for Optical Neural Network |
CN107193085A (zh) | 2017-06-16 | 2017-09-22 | 中国电子科技集团公司第二十三研究所 | 一种可抑制串扰的n×n光开关矩阵及其信号传输方法 |
ES2694249A1 (es) | 2018-10-31 | 2018-12-19 | Universitat Politècnica De València | Acoplador direccional fotónico con sintonización independiente de factor de acoplo y desfase |
Non-Patent Citations (3)
Title |
---|
PEREZ, Daniel et al.,Programmable multifunctional integrated nanohotonics,Nanophotonics,ドイツ,De Gruyter,2018年07月28日,Vol.7, No.8,p.1351-1371,https://doi.org/10.1515/nanoph-2018-0051 |
PEREZ, Daniel et al.,Reconfigurable integrated waveguide meshes for photonic signal processing and emerging applications,Proceedings of SPIE Integrated Optics: Devices, Materials, and Technologies XXII,SPIE,2018年02月23日,Vol.10535,p.105351L-1 - 105351L-13,doi:10.1117/12.2292733 |
SHOKRANEH, Farhad et al.,A 4×4 Reconfigurable Optical Processor,2018 Asia Communications and Photonics Conference (ACP),IEEE,2018年10月26日,p.1-3,DOI:10.1109/ACP.2018.8596132 |
Also Published As
Publication number | Publication date |
---|---|
JP2020106747A (ja) | 2020-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11073658B2 (en) | Photonic chip, field programmable photonic array and programmable circuit | |
JP7425535B2 (ja) | フォトニックチップ、フィールドプログラマブルフォトニックアレイおよびフォトニック集積回路 | |
Pérez et al. | Principles, fundamentals, and applications of programmable integrated photonics | |
Lyke et al. | An introduction to reconfigurable systems | |
Daniel | Programmable integrated photonics | |
EP4080767A1 (en) | Integrated photonic device comprising a field-programmable photonic gate array, a quantum device and programmable circuits | |
US20220413222A1 (en) | Photonic chip, field programmable photonic array and photonic integrated circuit | |
KR102672595B1 (ko) | 다채널 집적 광자 파장 디멀티플렉서 | |
JP2022507814A (ja) | 集積光学導波路のメッシュ構造に基づくプログラマブルフォトニックデバイスを構成および最適化するための方法 | |
CN108702556B (zh) | 干涉仪、设计方法、制造方法、介质和确定物理耦合的方法 | |
US11550104B2 (en) | Selector switch | |
CN115241074A (zh) | 光子半导体装置及其制造方法 | |
CN113935493A (zh) | 一种基于集成光学的可编程高维量子计算芯片结构 | |
Pai et al. | Scalable and self-correcting photonic computation using balanced photonic binary tree cascades | |
İmre | Dual-mode routing approach for photonic network on chip platforms | |
US20230251423A1 (en) | Programmable photonic integrated circuit and related method of operation | |
Renani et al. | NLR-OP: a high-performance optical router based on North-Last turning model for multicore processors | |
Capmany et al. | Programmable integrated photonics: a new paradigm for low cost multifunctional optics | |
Smith et al. | Parallel Optical Interconnection | |
US20240151963A1 (en) | Optical phased array device that can flexibly set the light splitting weight and has good scalability | |
Pérez et al. | Reconfigurable lattice mesh designs for programmable photonic processors and universal couplers | |
Zhang et al. | On fully reconfigurable optical torus-based networks-on-chip architecture | |
JP2006093937A (ja) | 光電融合回路 | |
Schneider et al. | Integrated guided-wave crossbar interconnection of SEED arrays | |
Hamish Ricky et al. | Design and Analysis of Digital Photonic Full Adder |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220913 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20221213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230125 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20230911 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20231004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7425535 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |