KR102672595B1 - 다채널 집적 광자 파장 디멀티플렉서 - Google Patents

다채널 집적 광자 파장 디멀티플렉서 Download PDF

Info

Publication number
KR102672595B1
KR102672595B1 KR1020227019321A KR20227019321A KR102672595B1 KR 102672595 B1 KR102672595 B1 KR 102672595B1 KR 1020227019321 A KR1020227019321 A KR 1020227019321A KR 20227019321 A KR20227019321 A KR 20227019321A KR 102672595 B1 KR102672595 B1 KR 102672595B1
Authority
KR
South Korea
Prior art keywords
channel
region
individual wavelength
design
wavelength channels
Prior art date
Application number
KR1020227019321A
Other languages
English (en)
Other versions
KR20220098770A (ko
Inventor
마르틴 슈베르트
브라이언 아돌프
제스 루
Original Assignee
엑스 디벨롭먼트 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엑스 디벨롭먼트 엘엘씨 filed Critical 엑스 디벨롭먼트 엘엘씨
Publication of KR20220098770A publication Critical patent/KR20220098770A/ko
Application granted granted Critical
Publication of KR102672595B1 publication Critical patent/KR102672595B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J14/00—Optical multiplex systems
    • H04J14/02—Wavelength-division multiplex systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/337—Design optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/25—Arrangements specific to fibre transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/67—Optical arrangements in the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J14/00—Optical multiplex systems
    • H04J14/02—Wavelength-division multiplex systems
    • H04J14/03—WDM arrangements
    • H04J14/0307—Multiplexers; Demultiplexers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

다채널 광자 디멀티플렉서는 4개의 개별 파장 채널을 포함하는 다채널 광 신호를 수신하기 위한 입력 영역, 각각이 다채널 광 신호로부터 디멀티플렉싱된 4개의 개별 파장 채널 중 대응하는 개별 파장 채널을 수신하도록 구성된 4개의 출력 영역, 및 입력 영역과 4개의 출력 영역 사이에 광학적으로 배치된 분산 영역을 포함한다. 분산 영역은, 상기 분산 영역의 굴절률 변화에 각각 대응하고 다채널 광 신호로부터 4개의 개별 파장 채널 각각을 광학적으로 분리하고 4개의 개별 파장 채널 각각을 4개의 출력 영역 중 대응하는 출력 영역으로 각각 안내하도록 분산 영역을 집합적으로 구성하는 복수의 계면을 형성하도록 불균일하게 산재된 제1 재료 및 제2 재료를 포함한다.

Description

다채널 집적 광자 파장 디멀티플렉서
관련 출원들에 대한 상호참조
본 출원은 그 전체 내용이 참조에 의해 본 명세서에 포함되는, 2019년 11월 11일 출원된, 미국 출원 번호 제16/679,579호에 기초한다
본 개시내용은 일반적으로 광자 디바이스들에 관한 것으로, 특히 광학 멀티플렉서들 및 디멀티플렉서들에 관한 것이지만, 전적으로 그런 것은 아니다.
광섬유 통신은 전형적으로 정보를 운반하도록 변조된 광을 통해 한 장소로부터 또 다른 장소로 정보를 전송하기 위해 채용된다. 예를 들어, 많은 통신 회사는 광섬유를 이용하여 전화 신호들, 인터넷 통신, 및 케이블 TV 신호들을 전송한다. 그러나 광섬유 통신을 위해 광섬유들을 배치하는 비용은 어마어마할 수 있다. 따라서, 단일 광섬유 내에서 이용가능한 대역폭을 더 효율적으로 이용하기 위한 기술들이 개발되어 왔다. 파장-분할 멀티플렉싱은 복수의 광 캐리어 신호를 상이한 파장들을 이용하여 단일 광섬유에 집속하는 그러한 기술 중 하나이다.
이하의 도면들을 참조하여 본 발명의 비제한적 비소진적 실시예들이 설명되며, 다양한 도면들에 걸쳐, 달리 명시되지 않는 한, 유사한 참조 번호들은 유사한 부분들을 가리킨다. 적절한 경우 도면들을 복잡하게 만들지 않도록, 한 요소의 모든 인스턴스가 반드시 라벨링되지는 않을 것이다. 도면들은 반드시 축척대로 그려진 것은 아니고, 그 대신에, 설명되고 있는 원리들을 예시하기 위해 강조가 이루어진다.
도 1은, 본 개시내용의 실시예에 따른, 광 신호를 통한 2개의 광통신 디바이스 사이의 광통신을 위한 시스템을 나타내는 기능 블록도이다.
도 2a 및 도 2b는 본 개시내용의 실시예에 따른 예시적인 디멀티플렉서 및 멀티플렉서를 각각 나타낸다.
도 2c는 본 개시내용의 실시예에 따른 다채널 광 신호의 한 예시적인 개별 파장 채널을 나타낸다.
도 3a 내지 도 3d는 본 개시내용의 실시예에 따른 한 예시적인 광자 디멀티플렉서의 상이한 도면들을 나타낸다.
도 4a 내지 도 4b는 본 개시내용의 실시예에 따른 한 예시적인 광자 디멀티플렉서의 분산 영역의 더 상세한 단면도를 나타낸다.
도 5는 본 개시내용의 실시예에 따른 광자 집적 회로의 한 설계를 생성하기 위한 시스템을 나타내는 기능 블록도이다.
도 6a는 본 개시내용의 실시예에 따른 광자 집적 회로를 설명하는 한 예시적인 시뮬레이션 환경을 나타낸다.
도 6b는 본 개시내용의 실시예에 따른 광자 집적 회로의 한 예시적인 동작 시뮬레이션을 나타낸다.
도 6c는 본 개시내용의 실시예에 따른 손실 값을 역전파함으로써 시뮬레이션된 환경 내의 한 예시적인 수반 시뮬레이션(adjoint simulation)을 나타낸다.
도 7a는 본 개시내용의 실시예에 따른 동작 및 수반 시뮬레이션을 위한 예시적인 시간 단계들을 나타내는 플로차트이다.
도 7b는 본 개시내용의 실시예에 따른 동작 시뮬레이션 및 수반 시뮬레이션으로부터 결정된 기울기들 사이의 관계를 나타내는 차트이다.
도 8은 본 개시내용의 실시예에 따른 광자 집적 회로의 한 설계를 생성하기 위한 예시적인 방법을 도시한다.
다채널 광자 디멀티플렉서를 포함하는 광자 집적 회로들의 실시예들뿐만 아니라, 광자 집적 회로들의 한 설계를 생성하기 위한 방법이 여기서 설명된다. 이하의 설명에서 실시예들의 철저한 이해를 제공하기 위하여 수많은 구체적인 상세사항들이 개시된다. 그러나, 관련 기술 분야의 통상의 기술자라면, 여기서 설명된 기술이 하나 이상의 특정한 상세사항 없이, 또는 다른 방법들, 컴포넌트들, 재료들 등을 이용하여 실시될 수 있다는 것을 인식할 것이다. 다른 사례들에서, 공지된 구조들, 재료들, 또는 동작들은, 소정의 양태들을 모호하게 하는 것을 피하기 위해 상세히 도시되거나 설명되지 않는다.
본 명세서 전체에 걸쳐 "하나의 실시예" 또는 "실시예"라는 언급은, 그 실시예와 관련하여 설명되는 특정한 피처, 구조, 또는 특성이 본 발명의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 따라서, 명세서의 다양한 곳에서 나타나는 문구 "하나의 실시예에서" 또는 "실시예에서"는, 반드시 모두가 동일실시예를 언급하는 것은 아니다. 또한, 특정한 피처, 구조 또는 특성은, 하나 이상의 실시예에서 임의의 적절한 방식으로 결합될 수도 있다.
파장 분할 멀티플렉싱 및 그 변형들(예를 들어, 밀집 파장 분할 멀티플렉싱, 대략적 파장 분할 멀티플렉싱 등)은 복수의 광 캐리어 신호를 단일 광섬유에 집속함으로써 광섬유들의 대역폭을 활용한다. 일단 복수의 캐리어 신호가 함께 집속되고 나면, 이들은 단일 광섬유를 통해 한 위치로부터 다른 위치로 전송되어 광통신 디바이스에 의해 판독될 수 있도록 디멀티플렉싱될 수 있다. 그러나, 캐리어 신호들을 서로 분리하는 디바이스들은, 비용, 크기 등의 면에서 여전히 엄두가 나지 않는다.
또한, 광통신에 이용되는 것들 등의 광자 디바이스들의 설계는, 전통적으로, 단순 추측 및 체크 방법을 통해 또는 미리결정된 설계 또는 구축 블록들로부터의 소수의 설계 파라미터들이 특정한 응용에 맞게 조정되는 수작업 안내형 그리드-검색을 통해 결정되는 종래의 기술들을 통해 설계된다. 그러나, 실제로, 이들 디바이스들은, 디바이스 크기와 기능에 따라, 수백에서 수십억 또는 그 이상에 이르는 설계 파라미터들을 가질 수 있다. 따라서, 광자 디바이스들의 기능이 증가하고 제조 공차들이 개선되어 더 작은 디바이스 피처 크기들을 허용함에 따라, 최적화된 디바이스 설계를 통한 이들 개선 사항들을 최대한 활용하는 것이 점점 더 중요해지고 있다.
역 설계 프로세스에 의해 획득될 수 있는 설계를 갖는 광자 집적 회로(예를 들어, 다채널 광자 디멀티플렉서 및/또는 멀티플렉서)의 실시예들이 여기서 설명된다. 더 구체적으로, 본 명세서의 실시예에서 설명된 기술들은 광자 집적 회로의 동작을 지배할 것으로 예상되는 기저 물리학의 이해로부터 한 설계를 생성하기 위해 제1 원리 시뮬레이션과 조합하여 기울기-기반의 최적화를 활용한다. 다른 실시예들에서, 기울기-기반의 기술들 없는 광자 집적 회로들의 설계 최적화도 역시 이용될 수 있다는 것을 이해해야 한다. 유리하게는, 본 명세서에 설명된 실시예들 및 기술들은, 미리결정된 구축 블록들에 대한 소수의 설계 파라미터들이 특정한 응용에 대한 적합성에 기초하여 조정되는, 광자 디바이스들의 설계에 이용되는 종래의 기술들로 제한되지 않는다. 오히려, 여기서 설명된 제1 원리 기반의 설계들은 반드시 인간의 직관에 의존하는 것은 아니며, 일반적으로 성능, 크기, 견고성 또는 이들의 조합에서 현재의 최첨단 설계들을 능가하는 설계를 달성할 수 있다. 또한 더욱이, 종래 기술로 인해 소수의 설계 파라미터로 제한되는 것이 아니라, 여기서 설명된 실시예들 및 기술들은 거의 무제한 개수의 설계 파라미터들의 스케일가능한 최적화를 제공할 수 있다.
도 1은, 본 개시내용의 실시예에 따른, 광 신호(110)를 통한 광통신 디바이스들(101-A 및 101-B) 사이의 (예를 들어, 파장 분할 멀티플렉싱 또는 기타의 기술들을 이용한) 광통신을 위한 시스템(100)을 나타내는 기능 블록도이다. 더 일반적으로, 광통신 디바이스(101-A)는, 하나 이상의 광원으로부터의 광을 다채널 광 신호(110)(예를 들어, 복수의 개별 파장 채널을 포함하는 단일 광 신호) ―이것은, 후속해서, 광섬유, 광 가이드, 도파관, 또는 기타의 광자 디바이스를 통해 광통신 디바이스(101-A)로부터 광통신 디바이스(101-B)로 전송됨― 로 변조함으로써 정보를 전송하도록 구성된다. 광통신 디바이스(101-B)는 다채널 광 신호(110)를 수신하고 다채널 광 신호(110)로부터의 복수의 개별 파장 채널 각각을 디멀티플렉싱하여 전송된 정보를 추출한다. 일부 실시예에서 광통신 디바이스들(101-A 및 101-B)은 개별적인 별개의 디바이스들(예를 들어, 하나 이상의 광섬유를 통해 별개의 광 트랜시버 또는 수신기에 통신가능하게 결합된 광 트랜시버 또는 전송기)일 수 있다는 것을 이해해야 한다. 그러나, 다른 실시예들에서, 광통신 디바이스들(101-A 및 101-B)은 단일 컴포넌트 또는 디바이스(예를 들어, 스마트폰, 태블릿, 컴퓨터, 광학 디바이스 등)의 일부일 수 있다. 예를 들어, 광통신 디바이스들(101-A 및 101-B) 양쪽 모두는, 모놀리식 집적 회로 내에 내장되고 광통신 디바이스들(101-A 및 101-B) 사이에서 광 신호(110)를 운반하거나, 또는 다르게는 한 장소와 또 다른 장소 사이에서 광 신호를 전송하도록 구성된 도파관을 통해 서로 결합된 모놀리식 집적 회로의 구성 컴포넌트들일 수 있다.
예시된 실시예에서, 광통신 디바이스(101-A)는, 제어기(105), 하나 이상의 인터페이스 디바이스(107)(예를 들어, 광섬유 결합기들, 광 가이드들, 도파관들 등), 멀티플렉서(mux), 디멀티플렉서(demux), 또는 이들의 조합(109), 하나 이상의 광원(111)(예를 들어, 발광 다이오드들, 레이저들 등), 및 서로 결합된 하나 이상의 광 센서(113)(예를 들어, 포토다이오드들, 포토트랜지스터들, 포토레지스터들 등)를 포함한다. 제어기는, 하나 이상의 프로세서(115)(예를 들어, 하나 이상의 중앙 처리 유닛, 주문형 회로들, 필드 프로그래머블 게이트 어레이들 등) 및 메모리(117)(예를 들어, DRAM 및 SAM 등의 휘발성 메모리, ROM, 플래시 메모리 등의 비휘발성 메모리)를 포함한다. 광통신 디바이스(101-B)는, 명료성을 위해 생략된 광통신 디바이스(101-A)와 동일하거나 유사한 요소들을 포함할 수 있다는 것이 이해해야 한다.
제어기(105)는 광 신호(110)(예를 들어, 복수의 개별 파장 채널을 갖는 다채널 광 신호 등)를 전송 및/또는 수신하기 위한 광통신 디바이스(101-A)의 동작을 조율한다. 제어기(105)는, 제어기(105)에 의해 실행될 때 제어기(105) 및/또는 광통신 디바이스(101-A)가 동작들을 수행하게 하는 소프트웨어(예를 들어, 프로세서(115)에 결합된 메모리(117)에 포함된 명령어들) 및/또는 하드웨어 로직(예를 들어, 주문형 집적 회로들, 필드 프로그래머블 게이트 어레이들 등)을 포함한다.
하나의 실시예에서, 제어기(105)는 광원들(111)로 하여금 mux/demux(109)를 통해 다채널 광 신호(110) ―이것은 후속해서 인터페이스 디바이스(107)를 통해 광통신 디바이스(101-B)에 전송됨― 로 멀티플렉싱되는 복수의 개별 파장 채널을 생성하게 하게끔 광통신 디바이스(101-A)의 동작들을 구성할 수 있다. 다시 말해서, 광원들(111)은, 정보를 나타내는 복수의 개별 파장 채널을 생성하기 위해 제어기(105)를 통해 변조되거나 펄싱될 수 있는 상이한 파장들(예를 들어, 1271 nm, 1291 nm, 1311 nm, 1331 nm, 1511 nm, 1531 nm, 1551 nm, 1571 nm 등)을 갖는 광을 출력할 수 있다. 복수의 개별 파장 채널은 후속해서 결합되거나, 또는 다르게는 mux/demux(109)를 통해, 인터페이스 디바이스(107)를 통해 광통신 디바이스(101-B)에 전송되는 다채널 광 신호(110)로 멀티플렉싱된다. 동일하거나 또 다른 실시예에서, 제어기(105)는, 광통신 디바이스(101-B)로부터 인터페이스 디바이스(107)를 통해 수신된 다채널 광 신호(110)로부터 복수의 개별 파장 채널이 mux/demux(109)를 통해 디멀티플렉싱되게 하기 위해 광통신 디바이스(101-A)의 동작들을 구성할 수 있다.
일부 실시예에서 광통신 디바이스(101-A 및/또는 101-B)의 소정의 요소들은 본 개시내용의 소정의 양태들을 모호하게 하는 것을 피하기 위해 생략될 수 있다는 것을 이해해야 한다. 예를 들어, 광통신 디바이스들(101-A 및 101-B)은, 증폭 회로, 렌즈들, 또는 광 신호(110)의 전송 및 수신을 용이화하는 컴포넌트들을 포함할 수 있다. 일부 실시예에서 광통신 디바이스들(101-A 및/또는 101-B)은 도 1에 나타낸 모든 요소를 반드시 포함하는 것은 아님을 추가로 이해해야 한다. 예를 들어, 하나의 실시예에서 광통신 디바이스(101-A 및/또는 101-B)는 복수의 개별 파장 채널을 다채널 광 신호(110)로 수동으로 멀티플렉싱하거나 및/또는 다채널 광 신호(110)로부터의 복수의 개별 파장 채널을 디멀티플렉싱할 수 있는 중간 디바이스로서 동작하는 수동 디바이스들이다.
도 2a 및 도 2b는 본 개시내용의 실시예에 따른 예시적인 디멀티플렉서(220) 및 멀티플렉서(250)를 각각 나타낸다. 디멀티플렉서(220) 및 멀티플렉서(250)는 도 1에 나타낸 mux/demux(109)의 가능한 실시예들이며, 이것은 광자 집적 회로, 실리콘 광자 디바이스 또는 기타의 일부일 수 있다.
도 2a에 나타낸 바와 같이, 디멀티플렉서(220)는 입력 영역(202) 및 복수의 출력 영역(204)을 포함한다. 디멀티플렉서(220)는, 입력 영역(202)(예를 들어, 도 1에 나타낸 인터페이스 디바이스(107)에 대응할 수 있는 도파관)을 통해 복수의 개별 파장 채널(예를 들어, λ1, λ2, λ3, …λN에 대응하는 중심 파장을 갖는 각각 갖는 채널 1, 채널 2, 채널 3, … 채널 N)을 포함하는 다채널 광 신호(110)를 수신하여 다채널 광 신호(110)로부터 복수의 개별 파장 채널 각각을 광학적으로 분리하고 복수의 개별 파장 채널 각각을 복수의 출력 영역(204)(예를 들어, 도 1에 나타낸 인터페이스 디바이스들(107)에 대응할 수 있는 복수의 도파관) 중 대응하는 출력 영역에 각각 안내하도록 구성된다. 더 구체적으로, 예시된 실시예에서, 출력 영역들 각각은 복수의 광 신호(예를 들어, λ1, λ2, λ3, …λN)로서 출력될 수 있는 복수의 개별 파장 채널 중 하나에 대응하거나 기타의 방식으로 이를 나타내는 다채널 광 신호의 일부를 수신한다. 복수의 출력 영역 각각은, 각자의 광 센서(예를 들어, 도 1에 도시된 광 센서(113)에 대응함)에 결합될 수 있고, 광 센서는 다채널 광 신호(110)로부터 디멀티플렉싱된 광 신호들을 추가 처리를 위해 전기 신호들로 변환하는데 이용될 수 있다.
도 2b의 나타낸 실시예에서, 멀티플렉서(250)는 복수의 입력 영역(254) 및 출력 영역(252)을 포함한다. 멀티플렉서는 복수의 개별 광 신호(예를 들어, λ1, λ2, λ3, …λN)를 수신하도록 구성되고, 복수의 개별 광 신호 각각은 복수의 입력 영역(254)(예를 들어, 도 1에 나타낸 인터페이스 디바이스들(107)에 대응할 수 있는 복수의 도파관) 중 각자의 입력 영역에 있다. 멀티플렉서(250)는, 복수의 개별 파장 채널 각각을, 출력 영역(252)(예를 들어, 도 1에 나타낸 인터페이스 디바이스(107)에 대응할 수 있는 도파관)으로 안내되는 다채널 광 신호(110)로 광학적으로 결합(즉, 멀티플렉싱)하도록 구성되거나 기타의 방식으로 구성된다. 일부 실시예에서, 도 2a에 나타낸 디멀티플렉서(220) 및 도 2b에 나타낸 멀티플렉서(250)는, 각각의 디바이스가 디멀티플렉서 및 멀티플렉서 양쪽 모두로서 기능할 수 있도록 양방향일 수 있다는 것을 이해해야 한다.
도 2c는, 본 개시내용의 실시예에 따른, 다채널 광 신호(예를 들어, 채널 N은 도 1, 도 2a 및 도 2b에 나타낸 다채널 광 신호(110)임)의 한 예시적인 개별 파장 채널을 나타낸다. 예시적인 채널은, 도 2a의 디멀티플렉서(220) 및/또는 도 2b의 멀티플렉서(250)에 의해 디멀티플렉싱 및/또는 멀티플렉싱될 수 있는 다채널 광 신호의 복수의 개별 파장 채널에 포함된 개개의 채널을 나타낼 수 있다. 개별 파장 채널들 각각은, 1271 nm, 1291 nm, 1311 nm, 1331 nm, 1511 nm, 1531 nm, 1551 nm, 또는 1571 nm 등 중에서 적어도 하나를 포함하는 상이한 중심 파장들(λN)을 가질 수 있다. 도 2c의 나타낸 실시예에서, 개별 파장 채널은 대략 13nm 폭의 채널 대역폭(212)을 갖는다. 그러나, 다른 실시예들에서, 채널 대역폭은 13nm 폭과는 상이할 수 있다. 오히려, 채널 대역폭은 도 1의 mux/demux(109), 도 2a의 디멀티플렉서(220), 및/또는 도 2b의 멀티플렉서(250)의 구조에 의존하는 구성가능한 파라미터로서 간주될 수 있다. 예를 들어, 일부 실시예에서 복수의 개별 파장 채널 각각은 13 nm 등에 대응할 수 있는 공통 대역폭을 공유할 수 있다. 다시 도 2c를 참조하면, 채널 대역폭(212)은 통과대역 영역(213)(즉, PB1과 PB2 사이에 있는 것으로 정의된 영역)의 폭으로서 정의될 수 있다. 통과대역 영역(213)은 디멀티플렉서 또는 멀티플렉서의 대략적인 전력 전송을 나타낼 수 있다. 일부 실시예에서 통과대역 영역(213)은, 통과대역 영역(213) 내의 변동들에 대응하는 도 2c에 나타낸 바와 같은 리플(ripple)을 포함할 수 있다는 것을 이해해야 한다. 하나 이상의 실시예에서, 통과대역 영역 내의 리플은 +/-2dB 이하, +/-1dB 이하, +/-0.5dB 이하, 또는 기타일 수 있다. 일부 실시예에서, 채널 대역폭(212)은 통과대역 영역(213)에 의해 정의될 수 있다. 다른 실시예들에서, 채널 대역폭(212)은 임계값(예를 들어, dBth) 위의 측정된 전력으로서 정의될 수 있다. 예를 들어, 도 2a에 나타낸 디멀티플렉서(220)는 다채널 광 신호(110)로부터 채널 N을 광학적으로 분리할 수 있고, 채널 N(즉, λN)에 맵핑된 출력 영역(204)에 전송되는 임계값 위의 파장 범위와 동등한 채널 N에 대한 대응하는 채널 대역폭을 가질 수 있다. 동일하거나 다른 실시예들에서, 설계를 최적화할 때 채널의 격리(즉, 채널 대역폭(212)에 의해 정의됨)도 역시 고려될 수 있다. 격리는 통과대역 영역(213)과 저지대역 영역들(예를 들어, SB1보다 작고 SB2보다 큰 영역들) 사이의 비율로서 정의될 수 있다. 천이 대역 영역들(예를 들어, SB1과 PB1 사이의 제1 천이 영역, 및 PB2와 SB2 사이의 제2 천이 영역)은 예시적인 것이며, 예시의 목적을 위해 과장될 수 있다는 것을 추가로 이해해야 한다. 일부 실시예에서, 광자 디멀티플렉서의 설계 최적화는 또한, 천이 대역 영역들의 경사, 폭 등에 대한 타깃 메트릭을 포함할 수 있다.
도 3a 내지 도 3d는 본 개시내용의 실시예에 따른 한 예시적인 광자 디멀티플렉서(320)의 상이한 도면들을 나타낸다. 광자 디멀티플렉서(320)는 도 1에 나타낸 mux/demux(109) 및 도 2a에 나타낸 디멀티플렉서(220)의 하나의 가능한 구현이다. 이후의 논의는 다채널 광 신호로부터 복수의 개별 파장 채널을 디멀티플렉싱할 수 있는 광자 집적 회로를 향할 수 있지만, 다른 실시예들에서 디멀티플렉서(예를 들어, 디멀티플렉서(320))는, 또한 또는 대안으로서, 본 개시내용의 실시예들에 따라, 복수의 개별 파장 채널을 다채널 광 신호로 멀티플렉싱할 수 있다는 것을 추가로 이해해야 한다.
도 3a는 디멀티플렉서(320)의 폭(321) 및 길이(323)에 의해 정의되는 활성 층 내의 측방향 평면을 따른 디멀티플렉서(320)의 단면도를 나타낸다. 예시된 바와 같이, 디멀티플렉서(320)는, 입력 영역(302)(예를 들어, 도 2a에 나타낸 입력 영역(202)에 필적함), 복수의 출력 영역(304)(예를 들어, 도 2a에 나타낸 복수의 출력 영역(204)에 필적함), 및 입력 영역(302)과 복수의 출력 영역(304) 사이에 광학적으로 배치된 분산 영역을 포함한다. 입력 영역(302) 및 복수의 출력 영역(304)(예를 들어, 304-A, 304-B, 304-C 및 304-D) 각각은, 도파관의 경로를 따라 광을 전파할 수 있는 도파관들(예를 들어, 슬래브 도파관, 스트립 도파관, 슬롯 도파관 등)일 수 있다. 분산 영역(330)은, 입력 영역(302)이 다채널 광 신호를 수신할 때 다채널 광 신호(예를 들어, 도 2a에 나타낸 광 신호(110))로부터 복수의 개별 파장 채널(예를 들어, 도 2a에 나타낸 채널 1, 채널 2, 채널 3, … 채널 N) 각각을 광학적으로 분리하고 복수의 개별 파장 채널 각각을 복수의 출력 영역(304) 중 대응하는 출력 영역에 각각 안내하기 위해 분산 영역(330)의 굴절률 변화에 각각 대응하고 집합적으로 분산 영역(330)을 구성하는 복수의 계면을 형성하도록 불균일하게 산재된 제1 재료 및 제2 재료(예를 들어, 도 3d 참조)를 포함한다. 다시 말해, 입력 영역(302)은 복수의 개별 파장 채널을 포함하는 다채널 광 신호를 수신하도록 구성되고, 복수의 출력 영역(304)은 분산 영역(330)을 통해 다채널 광 신호로부터 디멀티플렉싱된 복수의 개별 파장 채널 중 대응하는 개별 파장 채널을 각각 수신하도록 구성된다.
도 3a에 나타내고 도 3d 및 도 4a 및 도 4b에 더 명확하게 도시된 바와 같이, 불균일하게 산재된 제1 및 제2 재료의 형상 및 배열은, 제2 재료를 포함하는 주변 경계 영역(322)에 의해 적어도 부분적으로 둘러싸인 분산 영역(330)의 단면적을 따라 집합적으로 재료 계면 패턴을 형성하는 복수의 계면을 생성한다. 일부 실시예에서 주변 영역(322)은 제2 재료를 포함하는 실질적으로 균질 조성을 갖는다. 예시된 실시예에서, 분산 영역(330)은, 내측 경계(즉, 분산 영역(330)과, 주변 영역(322)의 외측 경계에 대응하는 일점쇄선 사이에 배치된 주변 영역(322)의 라벨이 없는 파선)와 각각 인터페이싱하는 제1 측면(331) 및 제2 측면(333)을 포함한다. 제1 측면(331) 및 제2 측면(333)은 분산 영역(330)의 대향 측면들에 대응하여 배치된다. 입력 영역(302)은 제1 측면(331)에 근접하게 배치되는 반면(예를 들어, 입력 영역(302)의 한 측면은 분산 영역(330)의 제1 측면(331)과 접함), 복수의 출력 영역(304) 각각은 제2 측면(333)에 근접하게 배치된다(예를 들어, 복수의 출력 영역(304) 각각의 한 측면은 분산 영역(330)의 제2 측면(333)과 접함).
예시된 실시예에서, 복수의 출력 영역(304) 각각은 복수의 출력 영역(304) 중 각각의 다른 하나에 대해 평행하다. 그러나, 다른 실시예들에서, 복수의 출력 영역(304)은 서로 평행하지 않거나 심지어 동일한 측면에 배치될 수 있다(예를 들어, 복수의 출력 영역(304) 중 하나 이상 및/또는 입력 영역(302)은 제1 측면(331) 및/또는 제2 측면(333)에 인접한 분산 영역(330)의 측면들에 근접하게 배치될 수 있다). 일부 실시예에서, 복수의 출력 영역이 적어도 3개의 출력 영역을 포함할 때 복수의 출력 영역 중 인접한 출력 영역들은 공통 분리 거리만큼 서로 분리된다. 예를 들어, 예시된 바와 같이 인접한 출력 영역들(304-A 및 304-B)은 거리(306)만큼 서로 분리되며, 이것은 인접한 출력 영역들의 다른 쌍들 사이의 분리 거리와 공통일 수 있다.
도 3a의 실시예에 나타낸 바와 같이, 디멀티플렉서(320)는, 복수의 개별 파장 채널에 포함된 4개의 채널 중 각자의 채널에 각각 맵핑되는(즉, 분산 영역(330)의 구조 때문) 4개의 출력 영역(304)(예를 들어, 304-A, 304-B, 304-C, 및 304-D)을 포함한다. 더 구체적으로, 입력 영역(302)이 다채널 광 신호를 수신할 때 분산 영역(330)이 다채널 광 신호로부터 4개의 채널들 각각을 광학적으로 분리하고 4개 채널들 각각을 4개의 출력 영역(304) 중 각자의 출력 영역에 각각 라우팅하게 하기 위해, 제1 재료 및 제2 재료의 불균일한 산재에 의해 정의된 분산 영역(330)의 복수의 계면은, (예를 들어, 도 3a, 도 4a 또는 도 4b에 나타낸 바와 같이) 분산 영역(330)의 단면적을 따라 재료 계면 패턴을 형성한다.
분산 영역(330)의 제1 재료 및 제2 재료는, 본 개시내용에서 나중에 더 상세히 논의되는 바와 같이 재료 계면 패턴이 역 설계 프로세스로 획득될 수 있는 설계에 실질적으로 비례하도록, 분산 영역 내에서 배열 및 성형된다는 점에 유의한다. 더 구체적으로, 일부 실시예에서, 역 설계 프로세스는, 설계를 생성하기 위해 반복적 기울기-기반의 최적화를 통해 감소되거나 기타의 방식으로 조정되는 (예를 들어, 기능을 강행하기 위한) 성능 손실 및 (예를 들어, 제1 재료 및 제2 재료의 가공성 및 2진화를 강행하기 위한) 제작 손실을 포함하는 손실 함수에 적어도 부분적으로 기초한 반복적 기울기-기반의 설계 최적화를 포함할 수 있다. 동일하거나 다른 실시예에서, 기울기-기반의 최적화 대신에 또는 이와 함께 다른 최적화 기술들이 이용될 수 있다. 유리하게는, 이것은, 종래의 설계 기술들로는 가능하지 않았을 수 있는 미리결정된 영역 내에서 기능 및 성능을 달성하도록 거의 무제한 개수의 설계 파라미터의 최적화를 허용한다.
예를 들어, 하나의 실시예에서 분산 영역(330)은, 입력 영역(302)이 다채널 광 신호를 수신할 때 (예를 들어, 분산 영역(330)의 폭(325) 및 길이(327)에 의해 정의된) 35 ㎛ x 35 ㎛의 미리결정된 영역 내에서 다채널 광 신호로부터 4개의 채널들 각각을 광학적으로 분리하도록 구성된다. 동일하거나 다른 실시예에서, 분산 영역은 4개의 채널들 각각에 대한 공통 대역폭을 수용하도록 구성되며, 4개의 채널들 각각은 상이한 중심 파장들을 갖는다. 하나의 실시예에서, 공통 대역폭은 대략 13 nm 폭이고, 상이한 중심 파장들은, 1271 nm, 1291 nm, 1311 nm, 1331 nm, 1511 nm, 1531 nm, 1551 nm, 및 1571 nm로 이루어진 그룹으로부터 선택된다. 일부 실시예에서, (예를 들어, 입력 영역(302), 주변 영역(322), 분산 영역(330), 및 복수의 출력 영역(304)를 포함하는) 디멀티플렉서(320)의 전체 구조가 (예를 들어, 폭(321) 및 길이(323)에 의해 정의된) 미리결정된 영역 내에 들어맞는다. 하나의 실시예에서, 미리결정된 영역은 35 ㎛ x 35 ㎛이다. 다른 실시예들에서 분산 영역(330) 및/또는 디멀티플렉서(320)는 35 ㎛ x 35 ㎛보다 크거나 작은 다른 영역들 내에 들어맞으며, 이것은 분산 영역(330)의 구조(예를 들어, 제1 및 제2 재료의 배열 및 형상) 및/또는 디멀티플렉서(320)의 다른 컴포넌트들에 변화를 줄 수 있다는 것을 이해할 것이다.
동일하거나 다른 실시예들에서, 분산 영역은, 복수의 개별 파장 채널 중 하나 내에서 주어진 파장에 대해 입력 영역(302)으로부터, 분산 영역(330)을 통해, 그리고 복수의 출력 영역(304) 중 대응하는 출력 영역으로 -2dB 이상의 전력 전송을 갖도록 구성된다. 예를 들어, 다채널 광 신호의 채널 1이 출력 영역(304-A)에 맵핑되면, 디멀티플렉서(320)가 입력 영역(302)에서 다채널 광 신호를 수신할 때 분산 영역(330)은 다채널 광 신호로부터 채널 1을 광학적으로 분리하여 채널 1에 대응하는 다채널 광 신호의 일부를 -2dB 이상의 전력 전송으로 출력 영역(304-A)에 안내할 것이다. 동일하거나 다른 실시예에서, 분산 영역(330)은, 입력 영역으로부터 복수의 출력 영역 중 대응하는 출력 영역 이외의 복수의 출력 영역 중 임의의 출력 영역으로 주어진 파장에 대한 역 전력 전송(즉, 격리)이 -30dB 이하, -22dB 이하 등이 되도록 구성된다. 예를 들어, 다채널 광 신호의 채널 1이 출력 영역(304-A)에 맵핑되면, 입력 영역(302)으로부터 복수의 출력 영역 중 대응하는 출력 영역(예를 들어, 304-A) 이외의 복수의 출력 영역 중 임의의 다른 출력 영역(예를 들어, 304-B, 304-C, 304-D)으로의 역 전력 전송은 -30dB 이하, -22dB 이하 등이다. 일부 실시예에서, 입력 영역(예를 들어, 입력 영역(302))에서 수신된 입력 신호(예를 들어, 다채널 광 신호)의 디멀티플렉서(320)로부터의 최대 전력 반사는, 분산 영역(330)에 의해 입력 영역으로 다시 반사되거나, 또는 다르게는, -40dB 이하, -20dB 이하, -8dB 이하 등이다. 다른 실시예들에서, 전력 전송, 역 전력 전송, 최대 전력, 또는 기타의 성능 특성들은, 본 명세서에서 논의된 각자의 값들과는 상이할 수 있지만, 분산 영역(330)의 구조는, 디멀티플렉서(320)의 구조, 기능, 및 성능 사이의 고유 관계 때문에 변할 수도 있다는 것을 이해해야 한다.
도 3b는 디멀티플렉서(320)의 예시된 실시예에 포함된 다양한 층들의 스택 또는 수직 개략도를 나타낸다. 그러나, 예시된 실시예는 빠짐없이 드러낸 것은 아니며 소정의 피처들 또는 요소들이 본 발명의 소정의 양태들을 모호하게 하는 것을 피하기 위해 생략될 수 있다는 것을 이해해야 한다. 예시된 실시예에서, 디멀티플렉서(320)는, 기판(302), 유전체 층(304), 활성 층(306)(예를 들어, 도 3a의 단면도에 도시된 바와 같음), 및 클래딩 층(308)을 포함한다. 일부 실시예에서, 디멀티플렉서(320)는, 부분적으로 또는 기타의 방식으로, 종래의 제작 기술(예를 들어, 포토리소그래피, 전자빔 리소그래피 등의 리소그래피 기술, 스퍼터링, 열 증발, 물리적 및 화학적 증착 등)과 호환가능한 광자 집적 회로 또는 실리콘 광자 디바이스일 수 있다.
하나의 실시예에서, 기판(302)에 대응하는 지지 기판(예를 들어, 실리콘 기판), 유전체 층(304)에 대응하는 실리콘 이산화물 유전체 층, 실리콘 층(예를 들어, 진성, 도핑 또는 기타), 및 산화물 층(예를 들어, 진성, 성장 또는 기타)을 포함하는 SOI(silicon on insulator) 웨이퍼가 초기에 제공될 수 있다. 하나의 실시예에서, 활성 층(306)의 실리콘은, 실리콘의 부분들을 제거하기 위해 건식 에칭 프로세스를 통해(예를 들어, 포토레지스트 마스크 또는 다른 하드 마스크를 통해) SOI 웨이퍼로 전사되는 패턴을 리소그래피 방식으로 SOI 웨이퍼 상에 생성함으로써 선택적으로 에칭될 수 있다. 실리콘은, 클래딩 층(308)을 형성하기 위해 후속적으로 실리콘 이산화물로 캡슐화되는 실리콘 이산화물로 후속적으로 백필(backfill)될 수 있는 공극(void)들을 형성하기 위해 유전 층(304)까지 아래로 완전히 에칭될 수 있다. 하나의 실시예에서, 타깃 구조물을 획득하기 위해 실리콘의 전체 에칭 깊이를 포함하는 수개의 에칭 깊이가 있을 수 있다. 하나의 실시예에서, 실리콘은 220 nm 두께일 수 있고 그에 따라 전체 에칭 깊이는 220 nm일 수 있다. 일부 실시예에서, 이것은, 평면 표면을 생성하기 위해 이용되는 중간의 화학적 기계적 평탄화와 함께 2개의 실리콘 이산화물 증착이 수행되는 2단계 캡슐화 프로세스일 수 있다.
도 3c는 도 3a의 입력 영역(302)을 포함하는 주변 영역(322)의 일부를 따라 취해진 (도 3b에 관한) 활성 층(306)의 더 상세한 도면을 나타낸다. 예시된 실시예에서, 활성 영역(306)은, ε1의 굴절률을 갖는 제1 재료(332) 및 ε1과는 상이한 ε2의 굴절률을 갖는 제2 재료(334)를 포함한다. 제1 재료(332) 및 제2 재료(334)의 균질한 영역은, 도 3a 및 도 3c에 나타낸 바와 같이 입력 영역(302) 및 복수의 출력 영역(304)에 대응하는 도파관들 또는 도파관들의 일부분들을 형성할 수 있다.
도 3d는 분산 영역(330)을 따라 취해진 (도 3b에 관한) 활성 층(306)의 더 상세한 도면을 나타낸다. 이전에 설명된 바와 같이, 분산 영역(330)은, 재료 계면 패턴을 집합적으로 형성하는 복수의 계면(336)을 형성하도록 불균일하게 산재된 제1 재료(332)(예를 들어, 실리콘) 및 제2 재료(334)(예를 들어, 실리콘 이산화물)를 포함한다. 계면 패턴을 형성하는 복수의 계면(336) 각각은, 적어도 부분적으로 디멀티플렉서(320)의 기능(즉, 입력 영역(302)이 다채널 광 신호를 수신할 때 다채널 광 신호로부터 복수의 개별 파장 채널의 광학적 분리 및 복수의 개별 파장 채널 각각의 복수의 출력 영역(304) 중 대응하는 출력 영역으로의 각자의 안내)을 제공하도록 분산 영역(즉, 제1 재료(332) 및 제2 재료(334)의 형상 및 배열)을 구성하기 위한 분산 영역(330)의 굴절률의 변화에 대응한다.
도 3a 내지 도 3d에 도시된 디멀티플렉서(320)의 예시된 실시예들에서, 굴절률의 변화는 수직으로 일관된 것으로(즉, 제1 재료(332) 및 제2 재료(334)는 디멀티플렉서(320)의 측방향 평면 또는 단면에 실질적으로 수직이거나 수직인 계면들을 형성한다) 도시되어 있다는 것을 이해해야 한다. 그러나, 동일하거나 다른 실시예들에서, 복수의 계면(예를 들어, 도 3d에 나타낸 계면들(336))은 디멀티플렉서(320)의 측방향 평면 또는 단면과 실질적으로 수직이 아닐 수 있다.
도 4a는, 본 개시내용의 실시예에 따른 예시적인 광자 디멀티플렉서(420)의 분산 영역의 더 상세한 단면도를 나타낸다. 도 4b는, 도 4a의 광자 디멀티플렉서(420)의 분산 영역에 대한 제1 재료(432) 및 제2 재료(434)의 형상 및 배열에 의해 형성된 계면 패턴의 더 상세한 도면을 나타낸다. 디멀티플렉서(420)는 도 1에 나타낸 mux/demux(109), 도 2a에 나타낸 디멀티플렉서(220), 및 도 3a 내지 도 3d에 나타낸 디멀티플렉서(320)의 하나의 가능한 구현이다.
도 4a 내지 도 4b에 도시된 바와 같이, 디멀티플렉서(420)는, 입력 영역(402), 복수의 출력 영역(404), 및 입력 영역(402)과 복수의 출력 영역(404) 사이에 광학적으로 배치된 분산 영역(430)을 포함한다. 분산 영역(430)은 내측 경계(436) 및 외측 경계(438)를 포함하는 주변 영역(422)에 의해 적어도 부분적으로 둘러싸여 있다. 디멀티플렉서(420)의 유사한 명칭의 또는 라벨링된 요소들은 본 개시내용의 실시예들에서 설명된 다른 디멀티플렉서의 유사한 명칭의 또는 라벨링된 요소에 유사하게 대응할 수 있다는 것을 이해해야 한다.
광자 디멀티플렉서(420)의 제1 재료(432)(즉, 분산 영역(430) 내의 검은색 영역) 및 제2 재료(434)(즉, 분산 영역(430) 내의 흰색 영역)가 불균일하게 산재되어 도 4b에 도시된 바와 같이 재료 계면 패턴(431)을 집합적으로 형성하는 복수의 계면을 생성한다. 더 구체적으로, 반복적 기울기-기반의 최적화, Markov Chain Monte Carlo 최적화, 또는 제1 원리 시뮬레이션과 결합된 기타의 최적화 기술들을 이용하는 역 설계 프로세스는, 광자 디멀티플렉서(420)가 원하는 기능을 제공하도록 하는 비례적 또는 스케일링된 방식 내에서 분산 영역(430)에 의해 실질적으로 복제되는 설계를 생성한다. 예시된 실시예에서, 분산 영역(430)은, 입력 영역(402)이 다채널 광 신호를 수신할 때 다채널 광 신호로부터 복수의 개별 파장 채널 각각을 광학적으로 분리하고 복수의 개별 파장 채널 각각을 복수의 출력 영역(404) 중 대응하는 출력 영역에 각각 안내하도록 구성된다. 더 구체적으로, 복수의 출력 영역(404-A, 404-B, 404-C, 404-D)은, 1271 nm, 1291 nm, 1311 nm 및 1331 nm에 대응하는 중심 파장들을 갖는 파장 채널들에 각각 맵핑된다. 또 다른 실시예에서, 출력 영역들(404-A, 404-B, 404-C, 404-D)은, 1511 nm, 1531 nm, 1551 nm, 및 1571 nm에 대응하는 중심 파장들을 갖는 파장 채널들에 각각 맵핑된다.
도 4b에 나타낸 바와 같이, 분산 영역(430) 내의 검은색 라인들에 의해 정의되고 분산 영역(430) 내의 굴절률 변화에 대응하는 재료 계면 패턴(431)은 복수의 돌출부(442)를 포함한다. 제1 돌출부(442-A)는 제1 재료(432)로 형성되고 주변 영역(422)으로부터 분산 영역(430)으로 연장된다. 유사하게, 제2 돌출부(442-B)는 제2 재료(434)로 형성되고 주변 영역(422)으로부터 분산 영역(430)으로 연장된다. 도 4b에 추가로 나타낸 바와 같이, 분산 영역(430)은 제1 재료(432) 또는 제2 재료(434) 중 어느 하나로 형성된 복수의 아일랜드(island, 442)를 포함한다. 복수의 아일랜드(442)는, 제1 재료(432)로 형성되고 제2 재료(434)에 의해 둘러싸인 제1 아일랜드(442-A)를 포함한다. 복수의 아일랜드(442)는 또한, 제2 재료(434)로 형성되고 제1 재료(432)에 의해 둘러싸인 제2 아일랜드(442-B)를 포함한다.
일부 실시예에서, 재료 계면 패턴(431)은 하나 이상의 수지상 형상(dendritic shape)을 포함하고, 여기서 하나 이상의 수지상 형상의 각각은, 제1 재료(432) 또는 제2 재료(434)로부터 형성되고 대응하는 방향을 따라 크기가 교대로 증가 및 감소하는 폭을 갖는 분지형 구조(branched structure)로서 정의된다. 도 4a를 다시 참조하면, 명료성을 위해 수지상 구조(446)는 검은색 테두리를 갖는 흰색 화살표로 라벨링된다. 알 수 있는 바와 같이, 수지상 구조(446)의 폭은, 대응하는 방향(즉, 수지상 구조(446)의 길이를 덮는 흰색 라벨링된 화살표)을 따라 크기가 교대로 증가 및 감소하여 분지형 구조를 생성한다. 다른 실시예들에서는 어떠한 돌출부도 없거나, 어떠한 아일랜드도 없거나, 어떠한 수지상 구조도 없거나, 0을 포함한 임의의 개수의 돌출부, 분산 영역(430)에 포함된 임의의 재료의 아일랜드들, 수지상 구조들, 또는 이들의 조합이 있을 수 있다는 것을 이해해야 한다.
일부 실시예에서, 역 설계 프로세스는 예를 들어 설계의 제작가능성을 보장하기 위해 최소 피처 크기를 강행하는 제작 손실을 포함한다. 도 4a 및 도 4b에 나타낸 광자 디멀티플렉서(420)의 예시된 실시예에서, 계면 패턴(431)은, 제1 재료(432) 및 제2 재료(434)로 형성된 단면적 내의 복수의 계면이 임계값 크기보다 작은 크기의 곡률 반경을 갖지 않도록 분산 영역(430) 내에서 최소 피처 크기를 강행하도록 성형된다. 예를 들어, 최소 피처 크기가 150 nm인 경우, 복수의 계면 중 임의의 계면에 대한 곡률 반경은 임계값 크기보다 작은 크기를 가지며, 이것은 최소 피처 크기의 절반의 역수(즉, 1/75 nm-1)에 대응한다. 이러한 최소 피처 크기의 강행은 제조 제약들, 제한들 및/또는 수율을 고려함으로써 역 설계 프로세스가 제조할 수 없는 설계를 생성하는 것을 방지할 수 있다. 동일하거나 다른 실시예에서, 최소 피처 크기로서 최소 폭 또는 간격을 강행하기 위해 제작가능성과 관련된 메트릭들에 관한 상이한 또는 추가적인 체크들이 이용될 수 있다.
도 5는, 본 개시내용의 실시예에 따른, 광자 집적 회로(즉, 광자 디바이스)의 한 설계를 생성하기 위한 시스템(500)을 나타내는 기능 블록도이다. 시스템(500)은, 광자 집적 회로의 동작을 지배하는 기저 물리학을 고려하는 반복적 기울기-기반의 최적화로 설계를 생성하는 역 설계 프로세스를 수행하는데 이용될 수 있다. 더 구체적으로, 시스템(500)은, 제1 원리 시뮬레이션(예를 들어, 여기 소스에 대한 광자 디바이스의 필드 응답을 결정하기 위한 전자기 시뮬레이션) 및 반복적 기울기-기반의 최적화에 기초하여, 광자 집적 회로들의 구조적 파라미터들(예를 들어, 본 개시내용에서 설명된 실시예들의 분산 영역 내의 제1 재료 및 제2 재료의 형상 및 배열)을 최적화하는데 이용될 수 있는 설계 도구이다. 다시 말해서, 시스템(500)은, 각각, 도 3a 및 도 4a에 나타낸 디멀티플렉서들(320 및 420)의 분산 영역들(330 및 430)에 의해 실질적으로 복제되는(즉, 비례적으로 스케일링되는) 역 설계 프로세스를 통해 획득된 설계를 제공할 수 있다.
예시된 바와 같이, 시스템(500)은, 제어기(505), 디스플레이(507), 입력 디바이스(들)(509), 통신 디바이스(들)(511), 네트워크(513), 원격 자원들(515), 버스(521), 및 버스(523)를 포함한다. 제어기(505)는, 프로세서(531), 메모리(533), 로컬 스토리지(535), 및 광자 디바이스 시뮬레이터(539)를 포함한다. 광자 디바이스 시뮬레이터(539)는, 동작 시뮬레이션 엔진(541), 제작 손실 계산 로직(543), 계산 로직(545), 수반 시뮬레이션 엔진(547), 및 최적화 엔진(549)을 포함한다. 일부 실시예에서, 제어기(505)는 분산형 시스템일 수 있다는 것을 이해해야 한다.
제어기(505)는, 버스(523)를 통해 버스(521)에 결합된 디스플레이(507)(예를 들어, 발광 다이오드 디스플레이, 액정 디스플레이 등)에 결합되어 광자 디바이스(즉, 디멀티플렉서)의 구조적 파라미터들을 최적화하는 시스템(500)을 이용하는 사용자에게 정보를 디스플레이한다. 입력 디바이스(509)는 정보 및 커맨드 선택을 프로세서(531)에 전달하기 위해 버스(523)를 통해 버스(521)에 결합된다. 입력 디바이스(509)는 사용자와 제어기(505) 사이의 상호작용을 용이화하기 위해 마우스, 트랙볼, 키보드, 스타일러스, 또는 기타의 컴퓨터 주변기기를 포함할 수 있다. 응답하여, 제어기(505)는 디스플레이(507)를 통해 상호작용의 검증을 제공할 수 있다.
선택사항으로서 제어기(505)에 결합될 수 있는 또 다른 디바이스는, 네트워크(513)를 통해 분산형 시스템의 원격 자원들(515)에 액세스하기 위한 통신 디바이스(511)이다. 통신 디바이스(511)는, Ethernet, 인터넷, 또는 광역 네트워크 등에 결합하기 위해 이용되는 것들 등의 다수의 네트워킹 주변 디바이스들 중 임의의 것을 포함할 수 있다. 통신 디바이스(511)는 제어기(505)와 외부 세계 사이의 접속을 제공하는 메커니즘을 추가로 포함할 수 있다. 도 5에 나타낸 시스템(500)의 컴포넌트들 중 임의의 것 또는 전부 및 연관된 하드웨어가 본 개시내용의 다양실시예에서 이용될 수 있다는 점에 유의한다. 원격 자원들(515)은 분산형 시스템의 일부일 수 있고, 임의의 수의 프로세서, 메모리, 및 광자 디바이스의 구조적 파라미터들을 최적화하기 위한 기타의 자원을 포함할 수 있다.
제어기(505)는 광자 디바이스의 구조적 파라미터들을 최적화하기 위한 시스템(500)의 동작을 조율한다. 프로세서(531)(예를 들어, 하나 이상의 중앙 처리 유닛, 그래픽 처리 유닛, 및/또는 텐서 처리 유닛 등), 메모리(533)(예를 들어, DRAM 및 SRAM 등의 휘발성 메모리, ROM, 플래시 메모리 등의 비휘발성 메모리), 로컬 스토리지(535)(예를 들어, 컴퓨터 디스크 드라이브들 등의 자기 메모리), 및 광자 디바이스 시뮬레이터(539)는 버스(523)를 통해 서로 결합된다. 제어기(505)는, 제어기(505)에 의해 실행될 때 제어기(505) 또는 시스템(500)이 동작들을 수행하게 하는 소프트웨어(예를 들어, 프로세서(531)에 결합된 메모리(533)에 포함된 명령어들) 및/또는 하드웨어 로직(예를 들어, 주문형 집적 회로들, 필드 프로그래머블 게이트 어레이들 등)을 포함한다. 동작들은, 메모리(533), 로컬 스토리지(535), 광자 디바이스 시뮬레이터(539), 및 네트워크(513)를 통해 액세스되는 원격 자원들(515) 중 임의의 것 또는 이들의 조합 내에 저장된 명령어들에 기초할 수 있다.
예시된 실시예들에서, 광자 디바이스 시뮬레이터(539)의 모듈들(541-549)은, 광자 디바이스(예를 들어, 도 1의 mux/demux(109), 도 2a의 디멀티플렉서(220), 도 2b의 멀티플렉서(250), 도 3a 내지 도 3d의 디멀티플렉서(320), 및 도 4a 및 도 4b의 디멀티플렉서(420))의 구조적 파라미터들을 최적화하는데 이용된다. 일부 실시예에서, 시스템(500)은 특히, 필드 응답(예를 들어, 광자 디바이스 내의 전기장 및 자기장)을 모델링하는 유한-차분 시간-영역(FDTD; finite-difference time-domain) 방법을 이용하는 시뮬레이션들(예를 들어, 동작 및 수반 시뮬레이션)을 통해, 광자 디바이스의 구조적 파라미터들을 최적화할 수 있다. 동작 시뮬레이션 엔진(541)은, 시뮬레이션된 환경 내의 여기 소스에 응답하여 동작하는 광자 디바이스의 전자기 시뮬레이션을 수행하기 위한 명령어들을 제공한다. 특히, 동작 시뮬레이션은, (예를 들어, 복수의 복셀을 이용한 시뮬레이션된 환경 내에서 광자 디바이스의 구조적 파라미터들을 설명하는 광자 디바이스의 초기 설명 또는 입력 설계에 기초하여) 물리적 디바이스의 성능 메트릭을 결정하기 위해 여기 소스에 응답하여 시뮬레이션된 환경(및 그에 따라, 시뮬레이션된 환경에 의해 설명되는 광자 디바이스)의 필드 응답을 결정한다. 구조적 파라미터들은 예를 들어 물리적 디바이스의 특정한 설계, 재료 조성들, 치수들 등에 대응할 수 있다. 제작 손실 계산 로직(543)은 제작가능성을 보장하기 위해 최소 피처 크기를 강행하는데 이용되는 제작 손실을 결정하기 위한 명령어들을 제공한다. 일부 실시예에서, 제작 손실은 또한 설계의 2진화를 강행하는데 이용된다(즉, 광자 디바이스가 복수의 계면을 형성하도록 산재된 제1 재료 및 제2 재료를 포함하도록). 계산 로직(545)은, 성능 메트릭 및 제작 손실에 기초하여, 성능 손실을 통합하는 손실 함수를 통해 결정된 손실 메트릭을 계산한다. 수반 시뮬레이션 엔진(547)은 동작 시뮬레이션 엔진(541)과 연계하여 이용되어 광자 디바이스의 구조적 파라미터들에서의 변화가 손실 메트릭에 어떻게 영향을 미치는지를 결정하기 위해 손실 함수를 통해 시뮬레이션된 환경을 통해 손실 메트릭을 역전파하는 광자 디바이스의 수반 시뮬레이션을 수행한다. 최적화 엔진(549)은 손실 메트릭을 감소시키고 광자 디바이스의 수정된 설명(즉, 설계 수정)을 생성하기 위해 광자 디바이스의 구조적 파라미터들을 업데이트하는데 이용된다.
도 6a 내지 도 6c는, 각각, 광자 디바이스를 설명하는 시뮬레이션된 환경(601-A)의 초기 셋업, 시뮬레이션된 환경(601-B) 내의 여기 소스에 응답하여 광자 디바이스의 동작 시뮬레이션의 수행, 시뮬레이션된 환경(601-C) 내의 광자 디바이스의 수반 시뮬레이션의 수행을 나타낸다. 시뮬레이션된 환경(601)의 초기 셋업, 시뮬레이션된 환경(601)의 1차원 표현, 물리적 디바이스의 동작 시뮬레이션, 물리적 디바이스의 수반 시뮬레이션은, 도 5에 나타낸 시스템(500)으로 구현될 수 있다. 도 6a 내지 도 6c에 나타낸 바와 같이, 시뮬레이션된 환경(601)은 2차원으로 표현된다. 그러나, 다른 차원(예를 들어, 3차원 공간)도 역시 시뮬레이션된 환경(601) 및 광자 디바이스를 설명하는데 이용될 수 있다는 것을 이해해야 한다. 일부 실시예에서, 도 6a 내지 도 6c에 나타낸 광자 디바이스의 구조적 파라미터들의 최적화는, 특히, 여기 소스에 대한 필드 응답(예를 들어, 전기장 및 자기장)을 모델링하기 위해 유한-차분 시간-영역(FDTD) 방법 이용하는 시뮬레이션(예를 들어, 동작 시뮬레이션 및 수반 시뮬레이션)을 포함하는 역 설계 프로세스를 통해 달성될 수 있다.
도 6a는, 본 개시내용의 실시예에 따른, 광자 집적 회로(즉, 도파관, 디멀티플렉서 등의 광자 디바이스)를 설명하는 한 예시적인 시뮬레이션 환경(601-A)을 나타낸다. 더 구체적으로, 하나 이상의 구조적 파라미터(예를 들어, 입력 설계)에 의해 정의된 광자 디바이스의 초기 설명을 수신하는 것에 응답하여, 시스템(예를 들어, 도 5의 시스템(500))은 시뮬레이션된 환경(601)을 광자 디바이스를 나타내도록 구성한다. 예시된 바와 같이, 시뮬레이션된 환경(601)(및 후속적으로 광자 디바이스)은, 2차원(또는 다른 차원) 공간의 개개의 요소들(즉, 개별화됨)을 나타내는 복수의 복셀(610)에 의해 설명된다. 복셀들 각각은 2차원 정사각형들로서 예시된다; 그러나, 복셀들은 3차원 공간에서 큐브들 또는 다른 형상들로 표현될 수 있다는 것을 이해할 것이다. 복수의 복셀(610)의 특정한 형상 및 차원은 시뮬레이션된 환경(601) 및 시뮬레이션되는 광자 디바이스에 따라 조정될 수 있다는 것을 이해할 것이다. 시뮬레이션된 환경(601)의 다른 양태들을 불명료하게 하는 것을 피하기 위해 복수의 복셀(610)의 일부만이 예시된다는 점에 추가로 유의한다.
복수의 복셀(610) 각각은, 구조적 값, 필드 값, 및 소스 값과 연관될 수 있다. 집합적으로, 시뮬레이션된 환경(601)의 구조적 값들은 광자 디바이스의 구조적 파라미터들을 설명한다. 하나의 실시예에서, 구조적 값들은, 광자 디바이스의 구조적(즉, 재료) 경계들 또는 계면들(예를 들어, 도 4b의 계면 패턴(431))을 집합적으로 설명하는 상대 유전율, 투자율, 및/또는 굴절률에 대응할 수 있다. 예를 들어, 계면(636)은 시뮬레이션된 환경(601) 내에서 상대 유전율이 변하는 곳을 나타내고 제1 재료가 제2 재료와 만나거나 또는 다르게는 인터페이싱하는 광자 디바이스의 경계를 정의할 수 있다. 필드 값은, 소스 값에 의해 설명된 여기 소스에 응답하여 (예를 들어, Maxwell 방정식을 통해) 계산되는 필드(또는 손실) 응답을 기술한다. 필드 응답은, 예를 들어, 복수의 복셀(610) 각각에 대한 특정한 시간 단계에서 (예를 들어, 하나 이상의 직교 방향에서) 전기장 및/또는 자기장을 설명하는 벡터에 대응할 수 있다. 따라서, 필드 응답은, 적어도 부분적으로, 광자 디바이스 및 여기 소스의 구조적 파라미터들에 기초할 수 있다.
예시된 실시예에서, 광자 디바이스는 설계 영역(630)(예를 들어, 도 3a의 분산 영역(330) 및/또는 도 4a의 분산 영역(430)에 대응함)을 갖는 광학 디멀티플렉서에 대응하며, 여기서 물리적 디바이스의 구조적 파라미터들은 업데이트되거나 기타의 방식으로 수정된다. 더 구체적으로, 역 설계 프로세스를 통해, 손실 함수로부터 결정된 손실 메트릭의 반복적 기울기-기반의 최적화가 수행되어 기능적으로 다채널 광 신호가 디멀티플렉싱되고 입력 포트(602)로부터 출력 포트들(604) 중 대응하는 출력 포트로 안내되게 기능하는 광자 디바이스 설계를 생성한다. 따라서, 광자 디바이스의 입력 포트(602)(예를 들어, 도 3a의 입력 영역(302), 도 4a의 입력 영역(402) 등에 대응함)는 출력(예를 들어, Gaussian 펄스, 파동, 도파관 모드 응답 등)을 제공하기 위한 여기 소스의 위치에 대응한다. 여기 소스의 출력은 구조적 파라미터들에 기초하여 광자 디바이스와 상호작용한다(예를 들어, 시뮬레이션된 환경(601) 내에서 파동이 광자 디바이스를 통해 전파될 때, 여기 소스에 대응하는 전자기파는, 섭동, 재전송, 감쇠, 굴절, 반사, 회절, 산란, 흡수, 분산, 증폭 등이 될 수 있다). 다시 말해서, 여기 소스는 광자 디바이스의 필드 응답이 변경되게 할 수 있고, 이것은 광자 디바이스의 물리적 영역과 구조적 파라미터들을 지배하는 기저 물리학에 의존한다. 여기 소스는 입력 포트(602)에서 시작하거나 그렇지 않으면 이에 근접해 있고, 설계 영역(630)을 통해 광자 디바이스의 출력 포트(604)를 향해 전파하도록(또는 그렇지 않으면 복수의 복셀의 필드 값들에 영향을 미치도록) 위치한다. 예시된 실시예에서, 입력 포트(602) 및 출력 포트들(604)은 설계 영역(630) 외부에 위치한다. 다시 말해서, 예시된 실시예에서, 광자 디바이스의 구조적 파라미터들의 일부만이 최적화될 수 있다.
그러나, 다른 실시예들에서, 구조적 파라미터들이 광자 디바이스의 설계의 임의의 부분 또는 전체를 나타낼 수 있도록, 광자 디바이스의 전체가 설계 영역(630) 내에 배치될 수 있다. 시뮬레이션된 환경(601)(및 후속적으로 광자 디바이스) 내의 전기장 및 자기장은 여기 소스에 응답하여 변경될 수 있다(예를 들어, 시뮬레이션된 환경의 필드 응답에 집합적으로 대응하는 개개의 복셀들의 필드 값들로 표시됨). 광학 디멀티플렉서의 출력 포트들(604)은 여기 소스(예를 들어, 입력 포트(602)로부터 출력 포트들(604) 중 특정한 포트로의 전력 전송)에 응답하여 광자 디바이스의 성능 메트릭을 결정하는데 이용될 수 있다. 초기 구조적 파라미터들, 여기 소스, 성능 파라미터들 또는 메트릭들, 및 광자 디바이스를 설명하는 다른 파라미터들을 포함한, 광자 디바이스의 초기 설명은, 시스템(예를 들어, 도 5의 시스템(500))에 의해 수신되고 광자 디바이스에 대한 제1 원리 기반 시뮬레이션을 수행하도록 시뮬레이션된 환경(601)을 구성하는데 이용된다. 이들 특정한 값들 및 파라미터들은, (예를 들어, 도 5의 시스템(500)의) 사용자에 의해 직접적으로, (예를 들어, 메모리(533), 로컬 스토리지(535), 또는 원격 자원들(515)에 저장된 미리결정된 값들을 선별하는 제어기(505)를 통해) 간접적으로, 또는 이들의 조합에 의해 정의될 수 있다.
도 6b는, 본 개시내용의 실시예에 따른, 시뮬레이션된 환경(601-B) 내의 여기 소스에 응답하는 광자 디바이스의 동작 시뮬레이션을 나타낸다. 예시된 실시예에서, 광자 디바이스는, 입력 포트(602)에서 수신된 다채널 광 신호에 포함된 복수의 개별 파장 채널 각각을 광학적으로 분리하고 복수의 개별 파장 채널 각각을 복수의 출력 영역(604) 중 대응하는 출력 영역으로 각각 안내하도록 구성된 광학 디멀티플렉서이다. 여기 소스는 복수의 개별 파장 채널로부터 (무작위로 또는 기타의 방식으로) 선택될 수 있고, 명시된 공간, 위상 및/또는 시간 프로파일을 갖는 입력 영역(602)에서 시작된다. 동작 시뮬레이션은, 예시된 시간 단계를 포함한, 복수의 시간 단계에 걸쳐 발생한다. 동작 시뮬레이션을 수행할 때, 복수의 복셀(610) 각각에 대한 필드 응답(예를 들어, 필드 값)에 대한 변경들은 복수의 시간 단계에 걸쳐 여기 소스에 응답하여 증분적으로 업데이트된다. 특정한 시간 단계에서 필드 응답의 변화는, 구조적 파라미터들, 여기 소스, 및 복수의 시간 단계에 포함된 직전 시간 단계에서 시뮬레이션된 환경(601)의 필드 응답에 적어도 부분적으로 기초한다. 유사하게, 일부 실시예에서 복수의 복셀(610)의 소스 값은 (예를 들어, 여기 소스를 설명하는 공간 프로파일 및/또는 시간 프로파일에 기초하여) 업데이트된다. 동작 시뮬레이션은 증분적이고 시뮬레이션된 환경(601)의 필드 값들(및 소스 값들)은 동작 시뮬레이션 동안 복수의 시간 단계들 각각에 대해 시간이 진행됨에 따라 각각의 시간 단계에서 증분적으로 업데이트된다는 것을 이해해야 한다. 일부 실시예에서, 업데이트는 반복적인 프로세스이고 각각의 필드 및 소스 값의 업데이트는 각각의 필드 및 소스 값의 이전 업데이트에 적어도 부분적으로 기초한다는 점에 추가로 유의한다.
일단 동작 시뮬레이션이 정상 상태에 도달하거나(예를 들어, 여기 소스에 응답한 필드 값들의 변경들이 실질적으로 안정화되거나 무시할 수 있는 값들로 감소) 기타의 방식으로 종결되면, 하나 이상의 성능 메트릭이 결정될 수 있다. 하나의 실시예에서, 성능 메트릭은 여기 소스에 의해 시뮬레이션되는 개별 파장 채널에 맵핑된 출력 포트들(604) 중 대응하는 출력 포트에서의 전력 전송에 대응한다. 다시 말해, 일부 실시예에서, 성능 메트릭은 출력 포트들(604)의 특정한 위치들에서 타깃 모드 형상에서의 (하나 이상의 관심 주파수에서의) 전력을 나타낸다. 성능 메트릭에 적어도 부분적으로 기초하여 입력 설계(예를 들어, 초기 설계 및/또는 구조적 파라미터들이 업데이트된 임의의 개선된 설계)의 손실 값 또는 메트릭은 손실 함수를 통해 결정될 수 있다. 손실 메트릭은, 수반 시뮬레이션과 연계하여, 손실 메트릭을 감소시키기 위해(즉, 성능 메트릭을 증가시키기 위해) 구조적 파라미터들을 업데이트하거나 또는 다르게는 수정하기 위한 구조적 기울기(예를 들어, 손실 메트릭에 미치는 구조적 파라미터들의 영향)를 결정하는데 이용될 수 있다. 손실 메트릭은 디바이스의 제작가능성을 증진하기 위해 광자 디바이스의 최소 피처 크기를 강행하는데 이용되는 제작 손실 값에 추가로 기초한다는 점에 유의한다.
도 6c는, 본 개시내용의 실시예에 따른, 손실 메트릭을 역전파함으로써 시뮬레이션된 환경(601-C) 내의 예시적인 수반 시뮬레이션을 나타낸다. 더 구체적으로, 수반 시뮬레이션은 손실 메트릭이 광자 디바이스와 상호작용하여 손실 응답을 유발하는 여기 소스로서 취급되는 시간-역방향 시뮬레이션이다. 다시 말해서, 손실 메트릭에 기초한 수반(또는 가상 소스)은, 출력 영역(예를 들어, 출력 포트들(604)) 또는 성능 메트릭을 결정할 때 이용되는 위치에 대응하는 다른 위치에 배치된다. 그 다음, 수반 소스(들)는 수반 시뮬레이션 동안 물리적 자극 또는 여기 소스로서 취급된다. 시뮬레이션된 환경(601)의 손실 응답은 수반 소스에 응답하여 복수의 시간 단계 각각에 대해(예를 들어, 시간적으로 역방향으로) 계산된다. 손실 응답은 복수의 시간 단계에 걸쳐 수반 소스에 응답하여 증분적으로 업데이트되는 복수의 복셀의 손실 값들을 집합적이라고 지칭한다. 손실 메트릭에 기초한 손실 응답의 변화는, 물리적 디바이스의 필드 응답의 변화가 손실 메트릭에 어떻게 영향을 미치는지를 나타내는 손실 기울기에 대응할 수 있다. 손실 기울기 및 필드 기울기는 적절한 방식으로 결합되어 광자 디바이스/시뮬레이션된 환경의 구조적 기울기를(예를 들어, 시뮬레이션된 환경 내에서 광자 디바이스의 구조적 파라미터들의 변화가 손실 메트릭에 어떻게 영향을 미치는지를) 결정할 수 있다. 일단 특정한 사이클의 구조적 기울기(예를 들어, 동작 및 수반 시뮬레이션)가 알려지고 나면, 구조적 파라미터들이 업데이트되어 손실 메트릭을 감소시키고 광자 디바이스의 수정된 설명 또는 설계를 생성할 수 있다.
일부 실시예에서, 동작 시뮬레이션 및 수반 시뮬레이션을 수행하고, 구조적 기울기를 결정하고, 손실 메트릭을 감소시키기 위해 구조적 파라미터들을 업데이트하는 반복적인 사이클들은, 반복적 기울기-기반의 최적화를 이용하는 역 설계 프로세스의 일부로서 연속적으로 수행된다. 손실 메트릭을 점증적으로 감소시키기 위해 광자 디바이스의 구조적 파라미터들에 대한 특정한 양 또는 변화 정도를 결정하기 위해 기울기 하강법(gradient descent) 등의 최적화 방식이 이용될 수 있다. 더 구체적으로, 각각의 사이클 후에 구조적 파라미터들이 업데이트(예를 들어, 최적화)되어 손실 메트릭을 감소시킨다. 동작 시뮬레이션, 수반 시뮬레이션 및 구조적 파라미터들의 업데이트는, 손실 메트릭이 실질적으로 수렴될 때까지 또는 다르게는 광자 디바이스가 제작가능성을 유지하면서 원하는 성능을 제공하도록 임계값 또는 범위 미만 또는 그 내에 있을 때까지 반복적으로 반복된다.
도 7a는 본 개시내용의 실시예에 따른 동작 시뮬레이션(710) 및 수반 시뮬레이션(750)에 대한 예시적인 시간 단계들을 나타내는 플로차트(700)이다. 플로차트(700)는 시스템(예를 들어, 도 5의 시스템(500))이 광자 집적 회로(예를 들어, 그러한 광자 디멀티플렉서 등의 전자기 영역에서 동작하는 광학 디바이스)를 설명하는 시뮬레이션된 환경(예를 들어, 도 6a 내지 도 6c의 시뮬레이션된 환경(601))의 동작 시뮬레이션(710) 및 수반 시뮬레이션(750)을 수행하기 위해 이용할 수 있는 하나의 가능한 구현이다. 예시된 실시예에서, 동작 시뮬레이션은, 여기 소스 및/또는 수반 소스에 대응하는 물리적 자극에 응답하여 복수의 시간 단계에 대한 복수의 복셀(예를 들어, 도 6a 내지 도 6c에 나타낸 복수의 복셀(610)) 각각에서의 필드 응답(전기 및 자기 양쪽 모두) 또는 손실 응답을 모델링하기 위해 유한-차분 시간-영역(FDTD) 방법을 이용한다.
도 7a에 도시된 바와 같이, 플로차트(700)는 동작 시뮬레이션(710) 및 수반 시뮬레이션(750)의 일부에 대한 업데이트 동작들을 포함한다. 동작 시뮬레이션(710)은, 복수의 시간 단계(예를 들어, 명시된 시간 단계 크기를 갖는 미리결정된 또는 조건적 개수의 시간 단계들에 걸쳐 초기 시간 단계로부터 최종 시간 단계까지) 및 필드 응답에 집합적으로 대응하는 시뮬레이션된 환경 및/또는 광자 디바이스를 설명하는 복수의 복셀의 전기장 및 자기장에서의 (예를 들어, 초기 필드 값들(711)로부터의) 모델 변경들에 걸쳐 발생한다. 더 구체적으로, 업데이트 동작들(예를 들어, 712, 714, 및 716)은 반복적이며, 필드 응답, 구조적 파라미터들(704), 및 하나 이상의 여기 소스(708)에 기초한다. 각각의 업데이트 동작은 복수의 시간 단계 내에서 시간적으로 순방향의 연속적인 단계를 나타내는 또 다른 업데이트 동작으로 이어진다. 예를 들어, 업데이트 동작(714)은, 이전 업데이트 동작(712), 소스들(708), 및 구조적 파라미터들(704)로부터 결정된 필드 응답에 기초하여 필드 값들(713)(예를 들어, 도 7b 참조)을 업데이트한다. 유사하게, 업데이트 동작(716)은 업데이트 동작(714)으로부터 결정된 필드 응답에 기초하여 필드 값들(715)(예를 들어, 도 7b 참조)을 업데이트한다. 즉, 동작 시뮬레이션의 각각의 시간 단계에서, 필드 값들(및 그에 따라 필드 응답)은 이전 필드 응답 및 광자 디바이스의 구조적 파라미터들에 기초하여 업데이트된다. 일단 동작 시뮬레이션(710)의 최종 시간 단계가 수행되고 나면, 손실 메트릭(718)이 결정될 수 있다(예를 들어, 미리결정된 손실 함수(720)에 기초하여). 블록 752로부터 결정된 손실 기울기들은, 구조적 기울기(768)를 결정하기 위해 (초기 시간 단계에 도달할 때까지 복수의 시간 단계들을 통해 최종 시간 단계로부터 증분적으로) 역으로 역전파되는 수반 또는 가상 소스(예를 들어, 출력 영역 또는 포트에서 시작하는 물리적 자극들 또는 여기 소스)로서 취급될 수 있다.
예시된 실시예에서, FDTD 해결(예를 들어, 동작 시뮬레이션(710)) 및 역방향 해결(예를 들어, 수반 시뮬레이션(750)) 문제는, "업데이트" 및 "손실" 동작들뿐만 아니라 그들의 대응하는 기울기 동작들을 이용하여 상위 레벨로부터 도식적으로 설명된다. 구조적 파라미터들, 물리적 자극(즉, 여기 소스), 및 (예를 들어, 초기 설명 및/또는 입력 설계를 통해) 시뮬레이션된 환경(및 광자 디바이스)의 초기 필드 상태들이 제공되는 시뮬레이션이 초기에 셋업된다. 이전에 논의된 바와 같이, 필드 값들은 구조적 파라미터들에 기초해 여기 소스에 응답하여 업데이트된다. 더 구체적으로, 업데이트 동작은 로 주어지며, 여기서 에 대해 이다. 여기서 은, 동작 시뮬레이션을 위한 시간 단계들의 총 수(예를 들어, 복수의 시간 단계)에 대응하고, 여기서, 는 시간 단계 에서의 시뮬레이션된 환경의 필드 응답(복수의 복셀 각각의 전기장 및 자기장과 연관된 필드 값)에 대응하고, 는 시간 단계 에서의 시뮬레이션된 환경의 여기 소스(들)(복수의 복셀 각각에 대한 전기장 및 자기장과 연관된 소스 값)에 대응하고, 는, 물리적 디바이스의 토폴로지 및/또는 재료 속성들(예를 들어, 상대 유전율, 굴절률 등)을 설명하는 구조적 파라미터들에 대응한다.
FDTD 방법을 이용하여, 업데이트 동작은 구체적으로 다음과 같이 나타낼 수 있다는 점에 유의한다:
(1)
즉, FDTD 업데이트는 필드 및 소스 항들에 관하여 선형이다. 구체적으로, 및 는 구조적 파라미터들 에 의존하고, 필드들 및 소스들 에 관해 각각 작용하는 선형 연산자들이다. 여기서, 이고, N은 동작 시뮬레이션에서의 FDTD 필드 성분들의 수라고 가정한다. 추가적으로, 손실 동작(예를 들어, 손실 함수)은, 계산된 필드들을 입력으로서 취하여, 감소되거나 및/또는 최소화될 수 있는 단일의 실수 값 스칼라(예를 들어, 손실 메트릭)를 생성하는 으로 주어질 수 있다.
물리적 디바이스의 구조적 파라미터들을 수정하거나 또는 다르게는 최적화하는 측면에서, 생성할 관련 수량은 로서, 손실 값에 미치는 구조적 파라미터들의 변화의 영향을 설명하는데 이용되며, 도 7a에 나타낸 구조적 기울기(768)로서 표시된다.
도 7b는, 본 개시내용의 실시예에 따른, 동작 시뮬레이션에 대한 업데이트 동작과 수반 시뮬레이션(예를 들어, 역전파) 사이의 관계를 나타내는 차트(780)이다. 더 구체적으로, 도 7b는, 및 을 포함하는 구조적 기울기 을 계산하는데 수반되는 동작 시뮬레이션 및 수반 시뮬레이션 관계들을 요약한다. 동작 시뮬레이션의 업데이트 동작(714)은 번째 시간 단계에서 복수의 복셀의 필드 값들(713) 을, 필드 값들(715) 에 대응하는 다음 시간 단계(즉, 시간 단계)로 업데이트한다. 기울기들(755)은, 역전파에 대한 를 결정하는데 이용되고(예를 들어, 시간적 역방향의 업데이트 동작(756)), 기울기들(769)과 결합되어 적어도 부분적으로 구조적 기울기 를 계산하는데 이용된다. 은 손실 메트릭 L에 대한 각각의 필드의 기여분이다. 이것은 편도함수이므로, 인과 관계 을 고려하지 않는다는 점에 유의한다. 따라서, 관계를 포괄하는 이 이용된다. 손실 기울기 은 또한, 구조적 기울기 을 계산하는데 이용할 수 있고, 손실 값 L에 관한 필드의 총 도함수에 대응한다. 특정한 시간 단계 에서의 손실 기울기 은 합 과 같다. 마지막으로, 각각의 시간/업데이트 단계로부터의 에 대한 기여분인, 필드 기울기에 대응하는 가 이용된다.
특히, 과 을 직접 계산하기 위한 메모리 풋프린트는 너무 크므로, 더 많은 상태 Tensor들을 저장하는 것은 어렵다. 상태 Tensor는 단일 시뮬레이션 시간 단계에 대해 모든 FDTD 셀들(예를 들어, 복수의 복셀)의 값들을 저장하는 것에 대응한다. "텐서"라는 용어는 수학적 의미의 텐서들 또는 Alphabet, Inc.에 의해 개발된 TensorFlow 프레임워크에 의해 설명된 텐서들을 지칭할 수 있다는 것을 이해해야 한다. 일부 실시예에서, 용어 "텐서"는 특정한 변환 법칙을 따르는 다차원 어레이에 대응하는 수학적 텐서를 지칭한다. 그러나, 대부분의 실시예에서, "텐서"라는 용어는 TensorFlow 텐서들을 지칭하며, 여기서 텐서는 잠재적으로 더 높은 차원(예를 들어, 베이스 데이터 유형들의 n차원 어레이들)로의 벡터들 및 행렬들의 일반화로서 기술되며, 반드시 특정한 변환 법칙으로 제한되는 것은 아니다. 예를 들어, 일반 손실 함수 의 경우, 모든 시간 단계 에 대해, 필드들 를 저장하는 것이 필요할 수 있다. 이것은, 대부분의 선택에서, 기울기가 의 인수(argument)들의 함수가 될 것이기 때문이다. 이러한 어려움은, 필드 응답의 증분적 업데이트들 및/또는 손실 메트릭의 역전파를 통해 더 작은 값들 이전에 더 큰 값들에 대해 의 값들이 필요하다는 사실로 인해 더욱 악화되고, 이것은 지금 당장의 시간 단계에서 값들 만을 저장하려고 시도하려는 방식들을 이용하지 못하게 할 수 있다.
다음과 같이 주어지는 구조적 기울기 을 계산할 때 추가적인 어려움이 추가로 예시된다 :
(2)
완전성을 위해, 합계 에서 첫 번째 항의 완전한 형태는 다음과 같이 표현된다 :
(3)
방정식 (1)에 의해 설명되는 Φ의 정의에 기초하여, 역전파에 대한 수반 업데이트(예를 들어, 업데이트 동작(756) 등의 업데이트 동작들)에 도달하기 위해 방정식 (3)에서 대체될 수 있는 는 다음과 같이 표현할 수 있다는 점에 유의한다 :
(4)
또는
(5)
수반 업데이트는 나중의 시간 단계로부터 더 이른 시간 단계들로의 (예를 들어, 손실 메트릭으로부터의) 손실 기울기들의 역전파이며, 에 대한 역방향 해(backwards solve)라고 지칭될 수 있다. 더 구체적으로, 손실 기울기는 처음에는, 손실 함수를 이용한 동작 시뮬레이션으로부터 결정된 손실 메트릭의 역전파에 기초할 수 있다. 구조적 기울기 의 합에서의 두 번째 항은 필드 기울기에 대응하고, 방정식 (1)에 의해 설명되는 특정한 형태의 Φ에 대해, 다음과 같이 표시된다 :
(6)
따라서, 과 연관된 합의 각각의 항은 (인 경우)와 (인 경우) 양쪽 모두에 의존한다. 이들 2개의 항의 종속성 사슬(dependency chain)들이 서로 반대 방향이기 때문에, 이러한 방식으로 을 계산하는 것은 모든 에 대한 값들의 저장을 요구한다는 결론이 나온다. 일부 실시예에서, 필드들의 감축된 표현에 의해 모든 필드 값을 저장할 필요성이 완화될 수 있다.
도 8은 본 개시내용의 실시예에 따른 광자 집적 회로의 한 설계를 생성하기 위한 예시적인 방법(800)을 도시한다. 이 방법(800)은 성능 손실 및 제작 손실을 포함하는 손실 함수로부터 결정된 손실 메트릭의 반복적 기울기-기반의 최적화를 수행하는 동작들을 시스템(예를 들어, 도 5의 시스템(500))으로 수행함으로써 달성될 수 있는 역 설계 프로세스라는 것을 이해해야 한다. 동일하거나 다른 실시예에서, 방법(800)은, 머신에 의해 실행될 때 머신으로 하여금 광자 집적 회로의 설계를 생성하기 위한 동작들을 수행하게 할 적어도 하나의 머신-액세스가능한 저장 매체(예를 들어, 비일시적 메모리)에 의해 제공되는 명령어들로서 포함될 수 있다. 방법(800)에서 프로세스 블록들의 일부 또는 전부가 나타나는 순서가 제한적인 것으로 간주되어서는 안 된다는 것이 추가로 이해해야 한다. 오히려, 본 개시내용의 혜택을 입는 본 기술분야의 통상의 기술자라면, 프로세스 블록들의 일부가 예시되지 않은 다양한 순서로, 또는 심지어 병렬로 실행될 수 있다는 것을 이해할 것이다.
블록(810)은 수신되거나 그렇지 않으면 획득된 광자 집적 회로(예를 들어, 광자 디바이스)의 초기 설명을 나타내도록 시뮬레이션된 환경을 구성하는 것을 나타낸다. 일부 실시예에서, 광자 집적 회로는 최적화 후에 소정의 기능(예를 들어, 광학 디멀티플렉서로서 수행)을 가질 것으로 예상될 수 있다. 초기 설명은 시뮬레이션된 환경 내에서 광자 집적 회로의 구조적 파라미터들을 설명할 수 있다. 시뮬레이션된 환경은 광자 디바이스의 구조적 파라미터들을 집합적으로 설명하는 복수의 복셀을 포함할 수 있다. 복수의 복셀 각각은, 구조적 파라미터들을 설명하는 구조적 값, 물리적 자극(예를 들어, 하나 이상의 여기 소스)에 대한 필드 응답(예를 들어, 하나 이상의 직교 방향에서의 전기장 및 자기장)을 설명하는 필드 값, 및 물리적 자극을 설명하는 소스 값과 연관된다. 일단 초기 설명이 수신되거나 기타의 방식으로 획득되고 나면, 시뮬레이션된 환경이 구성된다(예를 들어, 복셀의 수, 복셀의 형상/배열, 및 구조적 값, 필드 값 및/또는 복셀들의 소스 값에 대한 특정한 값들 초기 설명에 기초하여 설정된다). 일부 실시예에서 초기 설명은, 초기(예를 들어, 제1) 설계에 대한 편향이 없도록 구조적 파라미터들에 대한 값들이 무작위 값들 또는 입력 및 출력 영역들 외부의 널 값들일 수 있는 물리적 디바이스의 제1 설명일 수 있다. 초기 설명 또는 입력 설계는 상대적인 용어일 수 있다는 것을 이해해야 한다. 따라서, 일부 실시예에서 초기 설명은 시뮬레이션된 환경의 정황 내에서 설명된 물리적 디바이스의 제1 설명(예를 들어, 제1 동작 시뮬레이션을 수행하기 위한 제1 입력 설계)일 수 있다.
그러나, 다른 실시예들에서, 초기 설명이라는 용어는(예를 들어, 동작 시뮬레이션을 수행하고, 수반 시뮬레이션을 작동하고, 구조적 파라미터들을 업데이트하는) 특정한 사이클의 초기 설명을 지칭할 수 있다. 이러한 실시예에서, 그 특정한 사이클의 초기 설명 또는 설계는 (예를 들어, 이전 사이클로부터 생성된) 수정된 설명 또는 개선된 설계에 대응할 수 있다. 하나의 실시예에서, 시뮬레이션된 환경은 광자 디바이스의 구조적 파라미터들을 최적화하기 위해 업데이트되거나, 수정되거나, 기타의 방식으로 변경될 수 있는 구조적 파라미터들을 갖는 복수의 복셀의 일부를 포함하는 설계 영역을 포함한다. 동일하거나 다른 실시예에서, 구조적 파라미터들은 시뮬레이션된 환경의 재료 속성들(예를 들어, 상대 유전율, 굴절률 등)에 기초하여 물리적 디바이스의 기하학적 경계들 및/또는 재료 조성들과 연관된다.
하나의 실시예에서, 시뮬레이션된 환경은 제1 통신 영역과 복수의 제2 통신 영역 사이에 광학적으로 결합된 설계 영역을 포함한다. 일부 실시예에서, 제1 통신 영역은 입력 영역 또는 포트(예를 들어, 여기 소스가 시작하는 곳)에 대응할 수 있는 반면, 제2 통신 영역들은 복수의 출력 영역 또는 포트(예를 들어, 입력 포트에서 수신된 다채널 광 신호에 포함된 복수의 개별 파장 채널을 광학적으로 분리하고 개별 파장 채널들 각각을 복수의 출력 포트 중 대응하는 출력 포트로 안내하는 광학적 디멀티플렉서를 설계할 때)에 대응할 수 있다. 그러나, 다른 실시예들에서, 제1 통신 영역은 출력 영역 또는 포트에 대응할 수 있는 반면, 복수의 제2 통신 영역은 복수의 입력 포트 또는 영역(예를 들어, 복수의 입력 포트 중 각자의 입력 포트들에서 수신된 복수의 개별 파장 신호들을 광학적으로 결합하여 출력 포트로 안내되는 다채널 광 신호를 형성하는 광학 멀티플렉서를 설계할 때)에 대응한다.
블록 815는 복수의 개별 파장 채널 각각을 복수의 제2 통신 영역 중 각자의 제2 통신 영역에 맵핑하는 것을 도시한다. 개별 파장 채널들은 광자 디바이스의 초기 설명 덕분에 제2 통신 영역들에 맵핑될 수 있다. 예를 들어, 맵핑된 채널들에 대해 광자 디바이스의 성능 메트릭을 입력 포트로부터 개개의 출력 포트들로의 전력 전송과 연관시키는 손실 함수가 선택될 수 있다. 하나의 실시예에서, 복수의 개별 파장 채널에 포함된 제1 채널은 제1 출력 포트에 맵핑되며, 이것은 제1 채널에 대한 광자 디바이스의 성능 메트릭이 제1 출력 포트에 결속된다는 것을 의미한다. 유사하게, 다른 출력 포트들은, 개별 파장 채널들 각각이 시뮬레이션된 환경 내에서 복수의 출력 포트(즉, 제2 통신 영역들) 중 각자의 출력 포트에 맵핑되도록, 복수의 개별 파장 채널에 포함된 동일하거나 상이한 채널들에 맵핑될 수 있다. 하나의 실시예에서, 복수의 제2 통신 영역은 4개의 영역을 포함하고 복수의 개별 파장 채널은 4개의 영역 중 대응하는 영역에 각각 맵핑되는 4개의 채널을 포함한다. 다른 실시예들에서, 상이한 개수의 제2 통신 영역(예를 들어, 8개의 영역) 및 제2 통신 영역들 중 각자의 제2 통신 영역에 각각 맵핑되는 상이한 개수의 채널(예를 들어, 8개의 채널)이 있을 수 있다.
블록 820은 성능 메트릭을 결정하기 위해 하나 이상의 여기 소스에 응답하여 동작하는 시뮬레이션된 환경 내에서 광자 집적 회로의 동작 시뮬레이션을 수행하는 것을 나타낸다. 더 구체적으로, 여기 소스로 인해 물리적 디바이스의 필드 응답이 어떻게 변경되는지를 결정하기 위해 광자 집적 회로의 필드 응답이 복수의 시간 단계에 걸쳐 점증적으로 업데이트되는 전자기 시뮬레이션이 수행된다. 복수의 복셀의 필드 값들은 여기 소스에 응답하여 및 광자 집적 회로의 구조적 파라미터들에 적어도 부분적으로 기초하여 업데이트된다. 추가적으로, 특정한 시간 단계에서의 각각의 업데이트 동작은 또한, 이전(예를 들어, 직전) 시간 단계에 적어도 부분적으로 기초할 수 있다.
결과적으로, 동작 시뮬레이션은 광자 디바이스(즉, 광자 집적 회로)와 물리적 자극(즉, 하나 이상의 여기 소스) 사이의 상호작용을 시뮬레이션하여 물리적 자극에 응답한 (예를 들어, 출력 포트들 또는 영역들 중 하나 이상에서의) 광자 디바이스의 시뮬레이션된 출력을 결정한다. 상호작용은, 적어도 부분적으로 광자 디바이스의 구조적 파라미터들과 광자 디바이스의 동작을 지배하는 기저 물리학에 기인한, 전자기 영역 내에서의 물리적 자극의 섭동, 재전송, 감쇠, 분산, 굴절, 반사, 회절, 흡수, 산란, 증폭 등 중에서 임의의 것 또는 조합에 대응할 수 있다. 따라서, 동작 시뮬레이션은, 시뮬레이션된 환경의 필드 응답이 복수의 시간 단계(예를 들어, 미리결정된 단계 크기로 초기 시간 단계로부터 최종 시간 단계까지)에 걸쳐 여기 소스로 인해 어떻게 변하는지 시뮬레이션한다.
일부 실시예에서, 시뮬레이션된 출력은 광자 집적 회로의 하나 이상의 성능 메트릭을 결정하는데 이용될 수 있다. 예를 들어, 여기 소스는 복수의 출력 포트 중 하나에 각각 맵핑되는 복수의 개별 파장 채널 중 선택된 개별 파장 채널에 대응할 수 있다. 여기 소스는 동작 시뮬레이션을 수행할 때 제1 통신 영역(즉, 입력 포트)에서 시작되거나 이에 근접하게 배치될 수 있다. 이어서 동작 시뮬레이션 동안, 복수의 개별 파장 채널 중 선택된 개별 파장 채널에 맵핑된 출력 포트들에서의 필드 응답은, 선택된 개별 파장 채널에 대한 광자 집적 회로의 시뮬레이션된 전력 전송을 결정하는데 이용될 수 있다. 다시 말해서, 동작 시뮬레이션은 제1 통신 영역으로부터, 설계 영역을 통해, 및 복수의 개별 파장 채널 중 선택된 개별 파장 채널에 맵핑된 복수의 제2 통신 영역들 중 각자의 제2 통신 영역으로의 여기 소스의 시뮬레이션된 전력 전송을 결정하는 것을 포함하는 성능 메트릭을 결정하는데 이용될 수 있다. 일부 실시예에서, 여기 소스는, 광자 집적 회로에 대한 개별 파장 채널들 각각과 연관된 성능 메트릭(즉, 시뮬레이션된 전력 전송)을 결정하기 위해 복수의 출력 포트 모두의 스펙트럼을 커버할 수 있다(예를 들어, 여기 소스는 복수의 개별 파장 채널 각각에 대한 대역통과 영역들뿐만 아니라 대응하는 천이 대역 영역들 및 대응하는 저지대역 영역들의 적어도 일부분들에 대해 적어도 타깃 주파수 범위들까지 걸쳐 있다). 일부 실시예에서, 복수의 개별 파장 채널 중 주어진 하나의 통과대역에 걸쳐 있는 하나 이상의 주파수는 설계를 최적화하기 위해 무작위로 선택된다(예를 들어, 타깃 명세를 충족하는 통과대역에서 리플을 포함하는 각각의 통과대역의 전체 폭을 가지면서 일괄 기울기 하강법). 동일하거나 다른 실시예들에서, 복수의 개별 파장 채널 각각은 상이한 중심 파장들을 갖는 공통 대역폭을 갖는다.
블록 825는, 성능 메트릭과 연관된 성능 손실 및 최소 피처 크기와 연관된 제작 손실에 기초하여 손실 메트릭을 결정하는 것을 도시한다. 일부 실시예에서 손실 메트릭은, 입력 값들로서 성능 손실과 제작 손실 양쪽 모두를 포함하는 손실 함수를 통해 결정된다. 성능 손실은 광자 집적 회로의 성능 메트릭과 타깃 성능 메트릭 사이의 차이에 대응할 수 있다. 일부 실시예에서, 역 설계 프로세스에 의해 생성된 설계의 제작가능성을 증진하기 위해 시뮬레이션된 환경의 설계 영역에 대한 최소 피처 크기가 제공될 수 있다. 제작 손실은, 적어도 부분적으로, 최소 피처 크기와 설계 영역의 구조적 파라미터들에 기초한다. 더 구체적으로, 제작 손실은, 설계 영역이 최소 피처 크기보다 작은 직경을 갖는 구조적 요소들을 갖지 않도록 설계에 대한 최소 피처 크기를 강행한다. 이것은 이 시스템이 소정의 제작가능성 및/또는 수율 요건들을 충족하는 설계를 제공하는데 도움이 된다. 일부 실시예에서, 제작 손실은 또한, 설계의 2진화를 강행하는데 도움이 된다(즉, 제3 재료를 형성하기 위해 제1 재료와 제2 재료를 함께 혼합하는 것이 아니라, 설계는 불균일하게 산재된 제1 재료 및 제2 재료의 영역들을 포함한다).
일부 실시예에서 제작 손실은 최소 피처 크기와 동일한 폭을 갖는 콘볼루션 커널(예를 들어, 원형, 정사각형, 8각형 등)을 생성함으로써 결정된다. 그 다음, 콘볼루션 커널은 그 후 시뮬레이션된 환경의 설계 영역을 통해 시프트되어 설계 영역을 넘어 확장되지 않고 설계 영역 내의 콘볼루션 커널에 맞는 설계 영역 내의 복셀 위치들(즉, 개개의 복셀들)을 결정한다. 콘볼루션 커널은 제1 제작 값들을 결정하기 위해 복셀 위치들과 연관된 구조적 파라미터들을 이용하여 각각의 복셀 위치에서 콘볼루션된다. 그 다음, 구조적 파라미터들이 반전되고 콘볼루션 커널은 제2 제작 값들을 결정하기 위해 반전된 구조적 파라미터들을 이용하여 각각의 복셀 위치에서 다시 콘볼루션된다. 제1 및 제2 제작 값들은 후속 결합되어 설계 영역에 대한 제작 손실을 결정한다. 제작 손실을 결정하는 이 프로세스는, 임계 크기 미만의 크기(즉, 최소 피처 크기의 절반의 역)를 갖는 곡률 반경을 갖는 설계 영역의 구조적 요소들을 증진할 수 있다.
블록(830)은 손실 메트릭에 미치는 구조적 파라미터들의 변화의 영향(즉, 구조적 기울기)을 결정하기 위해 시뮬레이션된 환경을 통해 손실 함수를 이용해 손실 메트릭을 역전파하는 것을 나타낸다. 손실 메트릭은 수반 또는 가상 소스로서 취급되며 역방향 시뮬레이션에서 최종 시간 단계로부터 이전 시간 단계들로 점증적으로 역전파되어 광자 집적 회로의 구조적 기울기를 결정한다.
블록 835는 손실 메트릭을 조정하기 위해 구조적 파라미터들을 업데이트함으로써 광자 집적 회로의 설계를 수정하는 것(예를 들어, 생성된 수정된 설명)을 보여준다. 일부 실시예에서, 손실 메트릭을 조정하는 것은 손실 메트릭을 감소시킬 수 있다. 그러나, 다른 실시예들에서, 손실 메트릭은 반드시 손실 메트릭을 감소시키지는 않는 방식으로 조정되거나 또는 다르게는 보상될 수 있다. 하나의 실시예에서, 손실 메트릭을 조정하는 것은, 궁극적으로 성능 향상을 가져오는 동시에 또한 디바이스 제작가능성 및 타깃 성능 메트릭을 유지하는 설계를 획득하기 위해 파라미터화 공간 내에서 일반적인 방향을 제공하면서 제작가능성을 유지할 수 있다. 일부 실시예에서, 수정된 설명은, 기울기 하강 알고리즘, Markov Chain Monte Carlo 알고리즘, 또는 다른 최적화 기술들을 통한 동작 및 수반 시뮬레이션들의 사이클 후에 최적화 방식을 이용함으로써 생성된다. 다시 말해, 광자 집적 회로를 시뮬레이션하고, 손실 메트릭을 결정하고, 손실 메트릭을 역전파하고, 손실 메트릭을 조정하기 위해 구조적 파라미터들을 업데이트하는 반복적 사이클들은, 성능 메트릭과 타깃 성능 메트릭 사이의 차이가 임계값 범위 내에 있는 동시에 제작 손실로 인한 제작가능성 및 2진화를 감안하도록, 손실 메트릭이 실질적으로 수렴될 때까지 연속적으로 수행될 수 있다. 일부 실시예에서, "수렴"이라는 용어는, 단순히, 차이가 임계값 범위 내에 있거나 및/또는 어떤 임계값 미만임을 나타낼 수 있다.
블록 840은 성능 메트릭과 타깃 성능 메트릭 사이의 차이가 임계 범위 내에 있도록 손실 메트릭이 실질적으로 수렴하는지를 결정하는 것을 나타낸다. 복수의 개별 파장 채널로부터 선택된 여기 소스로 광자 집적 회로를 시뮬레이션하고, 손실 메트릭을 역전파하고, 구조적 파라미터들을 업데이트함으로써 설계를 수정하는 반복 사이클들은 성능 메트릭과 타깃 성능 메트릭 사이의 차이가 임계값 범위 내에 있도록 손실 메트릭이 실질적으로 수렴할 때까지 손실 메트릭을 감소시키도록 수행될 수 있다. 일부 실시예에서, 광자 집적 회로의 설계 영역이 제1 통신 영역을 통해 수신된 다채널 광 신호로부터 복수의 개별 파장 채널 각각을 광학적으로 분리하고 블록 815의 맵핑에 기초하여 복수의 개별 파장 채널 각각을 복수의 제2 통신 영역 중 대응하는 제2 통신 영역으로 안내하게 하는 사이클들을 수행할 때 광자 집적 회로의 설계 영역의 구조적 파라미터들이 수정된다.
블록 845는 또한 최소 피처 크기 및 2진화를 강행하면서 임계 범위 내의 성능 메트릭과 타깃 성능 메트릭 사이의 차이를 갖도록 구조적 파라미터들이 업데이트된 광자 집적 회로의 최적화된 설계를 출력하는 것을 나타낸다.
위에서 설명된 프로세스들은 컴퓨터 소프트웨어 및 하드웨어 측면에서 설명된다. 설명된 기술들은, 머신에 의해 실행될 때 머신으로 하여금 설명된 동작들을 수행하게 하는, 유형의 또는 비일시적인 머신(예를 들어, 컴퓨터) 판독가능한 저장 매체 내에 구현된 머신 실행가능한 명령어들을 구성할 수 있다. 추가적으로, 프로세스들은 주문형 집적 회로("ASIC") 또는 기타의 것 등의 하드웨어 내에서 구현될 수 있다.
유형의 머신 판독가능한 저장 매체는, 머신(예를 들어, 컴퓨터, 네트워크 디바이스, 개인 휴대 정보 단말기, 제조 공구, 하나 이상의 프로세서 세트를 갖는 임의의 디바이스 등)에 의해 액세스가능한 비일시적인 형태의 정보를 제공(즉, 저장)하는 임의의 메커니즘을 포함한다. 예를 들어, 머신 판독가능한 저장 매체는, 기록가능한/비-기록가능한 매체(예를 들어, 판독 전용 메모리(ROM)), 랜덤 액세스 메모리(RAM), 자기 디스크 저장 매체, 광학적 저장 매체, 플래시 메모리 디바이스들 등)를 포함한다.
요약서에 설명된 것들을 포함한, 본 발명의 예시된 실시예들의 상기 설명은, 본 발명을 빠짐없이 드러내거나 본 발명을 개시된 그대로의 형태만으로 제한하려는 의도는 아니다. 본 발명의 특정 실시예들 및 그 예들이 예시의 목적을 위해 여기서 설명되었지만, 관련 기술분야의 통상의 기술자라면 인식하는 바와 같이, 본 발명의 범위 내에서 다양한 수정이 가능하다.
전술된 상세한 설명에 비추어 본 발명에 대해 이들 수정이 이루어질 수 있다. 이하의 청구항들에서 사용되는 용어들은, 본 발명을 명세서에 개시된 특정한 실시예들로 제한하는 것으로 해석되어서는 안된다. 오히려, 본 발명의 범위는, 청구항 해석의 확립된 교리에 따라 해석되어야 하는 이하의 청구항들에 의해서만 결정되어야 한다.

Claims (27)

  1. 다채널 광자 디멀티플렉서로서,
    4개의 개별 파장 채널을 포함하는 다채널 광 신호를 수신하는 입력 영역;
    상기 다채널 광 신호로부터 디멀티플렉싱된 4개의 개별 파장 채널 중 대응하는 개별 파장 채널을 각각 수신하는 4개의 출력 영역; 및
    상기 입력 영역과 상기 4개의 출력 영역 사이에 광학적으로 배치된 분산 영역
    을 포함하고,
    상기 분산 영역은, 상기 분산 영역의 굴절률 변화에 각각 대응하고 상기 입력 영역이 상기 다채널 광 신호를 수신할 때 상기 다채널 광 신호로부터 상기 4개의 개별 파장 채널 각각을 광학적으로 분리하고 상기 4개의 개별 파장 채널 각각을 상기 4개의 출력 영역 중 대응하는 출력 영역으로 각각 안내하도록 상기 분산 영역을 집합적으로 구성하는 복수의 계면을 형성하도록 불균일하게 산재된 제1 재료 및 제2 재료를 포함하는, 다채널 광자 디멀티플렉서.
  2. 제1항에 있어서, 상기 복수의 계면은 상기 제2 재료를 포함하는 주변 영역에 의해 적어도 부분적으로 둘러싸인 상기 분산 영역의 단면적을 따라 재료 계면 패턴을 형성하는, 다채널 광자 디멀티플렉서.
  3. 제2항에 있어서, 상기 제1 재료 및 상기 제2 재료는 상기 분산 영역의 단면적을 따른 상기 재료 계면 패턴이 도 4b에 도시된 바와 같이 계면 패턴(431)에 비례하도록 성형되도록 상기 분산 영역 내에 배열되는, 다채널 광자 디멀티플렉서.
  4. 제2항에 있어서, 상기 재료 계면 패턴은 상기 주변 영역으로부터 상기 분산 영역으로 연장되고 상기 제2 재료로 형성된 돌출부들을 포함하는, 다채널 광자 디멀티플렉서.
  5. 제2항에 있어서, 상기 재료 계면 패턴은 복수의 아일랜드를 포함하고, 상기 복수의 아일랜드에 포함되는 제1 아일랜드는 상기 제1 재료로 형성되고 상기 제2 재료에 의해 둘러싸이며, 상기 복수의 아일랜드에 포함된 제2 아일랜드는 상기 제2 재료로 형성되고 상기 제1 재료에 의해 둘러싸인, 다채널 광자 디멀티플렉서.
  6. 제2항에 있어서, 상기 재료 계면 패턴은 하나 이상의 수지상 형상을 포함하고, 상기 하나 이상의 수지상 형상 각각은, 상기 제1 재료 또는 상기 제2 재료로 형성되고 대응하는 방향을 따라 크기가 교대로 증가 및 감소하는 폭을 갖는 분지형 구조로서 정의되는, 다채널 광자 디멀티플렉서.
  7. 제2항에 있어서, 상기 제1 재료 및 상기 제2 재료는, 상기 재료 계면 패턴이 역 설계 프로세스로 획득될 수 있는 설계에 비례하도록, 상기 분산 영역 내에 배열되고 성형되는, 다채널 광자 디멀티플렉서.
  8. 제7항에 있어서, 상기 역 설계 프로세스는 손실 함수에 적어도 부분적으로 기초하는 상기 설계의 반복적 최적화를 포함하고, 상기 손실 함수는, 상기 설계를 생성하기 위해 상기 반복적 최적화를 통해 조정되는 성능 손실 및 제작 손실을 통합하는, 다채널 광자 디멀티플렉서.
  9. 제1항에 있어서, 상기 분산 영역은 상기 입력 영역이 상기 다채널 광 신호를 수신할 때 100 μm x 100 μm 이하의 미리결정된 영역 내에서 상기 다채널 광 신호로부터 4개의 개별 파장 채널 각각을 광학적으로 분리하도록 추가로 구성된, 다채널 광자 디멀티플렉서.
  10. 제1항에 있어서, 상기 분산 영역은 상이한 중심 파장들을 각각 갖는 4개의 개별 파장 채널 각각에 대한 공통 대역폭을 수용하도록 구성되고, 상기 공통 대역폭은 13 nm 폭이고, 상기 상이한 중심 파장들은, 1271 nm, 1291 nm, 1311 nm, 1331 nm, 1511 nm, 1531 nm, 1551 nm, 또는 1571 nm 중 적어도 하나를 포함하는, 다채널 광자 디멀티플렉서.
  11. 제2항에 있어서, 상기 재료 계면 패턴은, 상기 제1 재료 및 상기 제2 재료로 형성된 단면적 내의 복수의 계면이 제1 임계 크기보다 작은 크기를 갖는 곡률 반경, 제2 임계 크기보다 작은 최소 폭, 또는 제3 임계 크기보다 작은 최소 간격 중 적어도 하나를 갖지 않도록, 상기 분산 영역 내에서 최소 피처 크기를 강행하도록 성형되는, 다채널 광자 디멀티플렉서.
  12. 제1항에 있어서, 상기 분산 영역은, 상기 4개의 개별 파장 채널 중 하나 내의 주어진 파장에 대해, 상기 입력 영역으로부터, 상기 분산 영역을 통해, 및 상기 4개의 출력 영역 중 대응하는 출력 영역으로 -2dB 이상의 전력 전송을 갖도록 구성된, 다채널 광자 디멀티플렉서.
  13. 제12항에 있어서, 상기 분산 영역은 상기 입력 영역으로부터 상기 4개의 출력 영역 중 대응하는 출력 영역 이외의 상기 4개의 출력 영역 중 임의의 출력 영역으로 상기 주어진 파장에 대한 역 전력 전송이 -30dB 이하, 상기 4개의 개별 파장 채널 각각의 통과대역 영역 내의 리플이 1dB 이하, 또는 상기 다채널 광 신호의 최대 전력 반사가 -40dB 이하 중에서 적어도 하나를 갖도록 추가로 구성된, 다채널 광자 디멀티플렉서.
  14. 제1항에 있어서, 상기 분산 영역은 제1 측면 및 상기 제1 측면에 대향하는 제2 측면을 포함하고, 상기 입력 영역은 상기 제1 측면에 근접하게 배치되고, 상기 4개의 출력 영역은 상기 제2 측면에 근접하게 배치되며, 상기 4개의 출력 영역 중 각각의 출력 영역은 상기 4개의 출력 영역 중 각각의 다른 출력 영역에 서로 평행하게 위치하는, 다채널 광자 디멀티플렉서.
  15. 제14항에 있어서, 상기 4개의 출력 영역 중 인접한 쌍들은 공통 분리 거리만큼 서로 이격되어 있는, 다채널 광자 디멀티플렉서.
  16. 머신에 의해 실행될 때 상기 머신으로 하여금 광자 집적 회로의 설계를 생성하기 위한 동작들을 수행하게 하는 명령어들을 제공하는 적어도 하나의 머신 액세스가능한 저장 매체로서, 상기 동작들은 :
    상기 광자 집적 회로의 초기 설명을 나타내도록 시뮬레이션된 환경을 구성하는 것, ―상기 시뮬레이션된 환경은 제1 통신 영역과 복수의 제2 통신 영역 사이에 광학적으로 결합된 설계 영역을 포함하고, 상기 복수의 제2 통신 영역은 4개의 통신 영역을 포함하고, 상기 설계 영역은 상기 시뮬레이션된 환경의 구조적 파라미터들에 의해 정의됨―;
    4개의 개별 파장 채널 각각을 4개의 통신 영역 중 각자의 통신 영역에 맵핑하는 것;
    상기 광자 집적 회로의 성능 메트릭을 결정하기 위해 상기 4개의 개별 파장 채널 중 선택된 개별 파장 채널에 대응하는 여기 소스에 응답하여 상기 시뮬레이션된 환경 내에서 상기 광자 집적 회로의 동작 시뮬레이션을 수행하는 것;
    상기 광자 집적 회로의 성능 메트릭과 타깃 성능 메트릭 사이의 차이에 적어도 부분적으로 기초하여 손실 메트릭을 결정하는 것;
    상기 손실 메트릭에 미치는 상기 구조적 파라미터들의 변화의 영향에 대응하는 구조적 기울기를 결정하기 위해 상기 시뮬레이션된 환경을 통해 상기 손실 메트릭을 역전파하는 것; 및
    적어도 부분적으로 상기 구조적 기울기에 기초하여, 상기 손실 메트릭을 조정하기 위해 상기 구조적 파라미터들을 업데이트함으로써 상기 광자 집적 회로의 설계를 수정하는 것
    을 포함하는, 적어도 하나의 머신 액세스가능한 저장 매체.
  17. 제16항에 있어서, 상기 여기 소스는 상기 동작 시뮬레이션을 수행할 때 상기 제1 통신 영역에서 시작하거나 상기 제1 통신 영역에 근접하게 배치되는, 적어도 하나의 머신 액세스가능한 저장 매체.
  18. 제17항에 있어서, 상기 성능 메트릭을 결정하는 것은, 상기 동작 시뮬레이션을 수행할 때, 상기 제1 통신 영역으로부터, 상기 설계 영역을 통해, 및 상기 4개의 개별 파장 채널 중 선택된 개별 파장 채널에 맵핑된 상기 4개의 통신 영역 중 각자의 통신 영역으로의, 상기 여기 소스의 시뮬레이션된 전력 전송을 결정하는 것을 추가로 포함하는, 적어도 하나의 머신 액세스가능한 저장 매체.
  19. 제18항에 있어서, 상기 머신에 의해 실행될 때 상기 머신으로 하여금 추가 동작들을 수행하게 하는 추가 명령어들을 제공하고, 상기 추가 동작들은 :
    상기 여기 소스의 격리를 결정하기 위해, 상기 제1 통신 영역으로부터, 상기 설계 영역을 통해, 및 상기 4개의 개별 파장 채널 중 선택된 개별 파장 채널에 맵핑된 상기 4개의 통신 영역 중 각자의 통신 영역 이외의 상기 4개의 통신 영역 중 각각의 다른 통신 영역으로의 상기 여기 소스의 추가적인 시뮬레이션된 전력 전송을 결정하는 것을 포함하는, 적어도 하나의 머신 액세스가능한 저장 매체.
  20. 제16항에 있어서, 상기 4개의 개별 파장 채널 각각의 통과대역 영역 내의 하나 이상의 파장은 상기 동작 시뮬레이션을 수행하기 위해 무작위로 선택되고, 상기 4개의 개별 파장 채널 각각은 상이한 중심 파장들을 갖는 공통 대역폭을 가지는, 적어도 하나의 머신 액세스가능한 저장 매체.
  21. 제16항에 있어서, 상기 머신에 의해 실행될 때 상기 머신으로 하여금 추가 동작들을 수행하게 하는 추가 명령어들을 제공하고, 상기 추가 동작들은:
    상기 시뮬레이션된 환경의 상기 설계 영역에 대한 최소 피처 크기를 제공하는 것; 및
    상기 최소 피처 크기에 기초하여 제작 손실을 결정하는 것을 포함하고,
    상기 손실 메트릭은 적어도 부분적으로 상기 제작 손실에 기초하고, 상기 제작 손실은, 상기 설계 영역이 상기 최소 피처 크기보다 작은 폭 또는 간격을 갖는 구조적 요소들을 갖지 않도록, 상기 설계에 대한 상기 최소 피처 크기를 강행하는, 적어도 하나의 머신 액세스가능한 저장 매체.
  22. 제21항에 있어서, 상기 제작 손실을 결정하는 것은,
    상기 최소 피처 크기와 동일한 폭을 갖는 콘볼루션 커널을 생성하는 것;
    상기 설계 영역을 넘어 확장되지 않고 상기 설계 영역 내의 상기 콘볼루션 커널에 맞는 상기 설계 영역 내의 복셀 위치들을 결정하기 위해 상기 콘볼루션 커널을 상기 시뮬레이션된 환경의 상기 설계 영역을 통해 시프트하는 것;
    제1 제작 값들을 결정하기 위해 상기 복셀 위치들과 연관된 상기 구조적 파라미터들을 이용하여 상기 복셀 위치들 각각에서 상기 콘볼루션 커널을 콘볼루션하는 것;
    제2 제작 값들을 결정하기 위해 상기 구조적 파라미터들을 반전하고 상기 반전된 구조적 파라미터들을 이용하여 상기 복셀 위치들 각각에서 상기 콘볼루션 커널을 콘볼루션하는 것; 및
    상기 설계 영역에 대한 상기 제작 손실을 결정하기 위해 상기 제1 제작 값들 및 제2 제작 값들을 결합하는 것
    을 포함하는, 적어도 하나의 머신 액세스가능한 저장 매체.
  23. 제16항에 있어서, 상기 머신에 의해 실행될 때 상기 머신으로 하여금 추가 동작들을 수행하게 하는 추가 명령어들을 제공하고, 상기 추가 동작들은:
    상기 4개의 개별 파장 채널로부터 선택된 여기 소스로 상기 광자 집적 회로를 시뮬레이션하고, 상기 손실 메트릭을 역전파하고, 상기 성능 메트릭과 타깃 성능 메트릭 사이의 차이가 임계값 범위 내에 있도록 상기 손실 메트릭이 수렴할 때까지 상기 손실 메트릭을 조정하기 위해 상기 구조적 파라미터들을 업데이트함으로써 상기 설계를 수정하는 사이클들을 반복적으로 수행하는 것을 포함하는, 적어도 하나의 머신 액세스가능한 저장 매체.
  24. 제23항에 있어서, 상기 광자 집적 회로의 설계 영역이 상기 제1 통신 영역을 통해 수신된 다채널 광 신호로부터 상기 4개의 개별 파장 채널 각각을 광학적으로 분리하고 상기 맵핑에 기초하여 상기 4개의 개별 파장 채널 각각을 상기 복수의 제2 통신 영역 중 대응하는 제2 통신 영역으로 안내하게 하는 사이클들을 수행할 때 상기 광자 집적 회로의 상기 설계 영역의 구조적 파라미터들이 수정되는, 적어도 하나의 머신 액세스가능한 저장 매체.
  25. 광자 집적 회로로서,
    제1 통신 영역;
    4개의 통신 영역을 포함하는, 복수의 제2 통신 영역; 및
    상기 제1 통신 영역과 상기 복수의 제2 통신 영역 사이에 광학적으로 배치된 분산 영역
    을 포함하고,
    상기 분산 영역은 상기 분산 영역의 굴절률 변화에 각각 대응하는 복수의 계면을 형성하도록 불균일하게 산재된 적어도 제1 재료 및 제2 재료를 포함하고, 상기 복수의 계면은 상기 제2 재료를 포함하는 주변 영역에 의해 적어도 부분적으로 둘러싸인 상기 분산 영역의 단면적을 따라 재료 계면 패턴을 형성하고, 상기 재료 계면 패턴은 제16항의 동작들로 획득가능한 설계에 비례하도록 성형되는, 광자 집적 회로.
  26. 제25항에 있어서, 상기 제1 통신 영역은, 4개의 개별 파장 채널을 포함하는 다채널 광 신호를 수신하도록 구성되고, 상기 4개의 통신 영역은, 상기 다채널 광 신호로부터 디멀티플렉싱된 상기 4개의 개별 파장 채널 중 대응하는 개별 파장 채널을 각각 수신하도록 구성되고, 상기 분산 영역은, 상기 제1 통신 영역이 상기 다채널 광 신호를 수신할 때 상기 다채널 광 신호로부터 상기 4개의 개별 파장 채널 각각을 광학적으로 분리하고 상기 4개의 개별 파장 채널 각각을 상기 4개의 통신 영역 중 대응하는 통신 영역에 각각 안내하도록 상기 설계에 기초하여 구성되는, 광자 집적 회로.
  27. 제25항에 있어서, 상기 4개의 통신 영역은 상기 4개의 개별 파장 채널 중 각자의 개별 파장 채널을 각각 수신하도록 구성되고, 상기 분산 영역은, 상기 4개의 통신 영역이 상기 4개의 개별 파장 채널 중 각자의 개별 파장 채널을 수신할 때 상기 4개의 개별 파장 채널을 다채널 광 신호로 광학적으로 결합하고 상기 다채널 광 신호를 상기 제1 통신 영역으로 향하게 하도록 상기 설계에 기초하여 구성되는, 광자 집적 회로.
KR1020227019321A 2019-11-11 2020-10-21 다채널 집적 광자 파장 디멀티플렉서 KR102672595B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/679,579 US10862610B1 (en) 2019-11-11 2019-11-11 Multi-channel integrated photonic wavelength demultiplexer
US16/679,579 2019-11-11
PCT/US2020/056674 WO2021096647A1 (en) 2019-11-11 2020-10-21 Multi-channel integrated photonic wavelength demultiplexer

Publications (2)

Publication Number Publication Date
KR20220098770A KR20220098770A (ko) 2022-07-12
KR102672595B1 true KR102672595B1 (ko) 2024-06-07

Family

ID=73653819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227019321A KR102672595B1 (ko) 2019-11-11 2020-10-21 다채널 집적 광자 파장 디멀티플렉서

Country Status (7)

Country Link
US (3) US10862610B1 (ko)
EP (1) EP4026265A4 (ko)
JP (1) JP7449374B2 (ko)
KR (1) KR102672595B1 (ko)
CN (1) CN114731209A (ko)
TW (1) TWI774114B (ko)
WO (1) WO2021096647A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11187854B2 (en) 2019-11-15 2021-11-30 X Development Llc Two-channel integrated photonic wavelength demultiplexer
US11536907B2 (en) 2021-04-21 2022-12-27 X Development Llc Cascaded integrated photonic wavelength demultiplexer
US11621784B1 (en) 2021-09-29 2023-04-04 X Development Llc Photonic integrated circuit with optical deinterleaver
US11635567B1 (en) * 2021-11-12 2023-04-25 Toyota Motor Engineering & Manufacturing North America, Inc. Thermally modulated photonic switch and associated methods
US11962351B2 (en) 2021-12-01 2024-04-16 X Development Llc Multilayer photonic devices with metastructured layers
US20230185987A1 (en) * 2021-12-15 2023-06-15 X Development Llc Deriving foundry fabrication models from performance measurements of fabricated devices
US20230237213A1 (en) * 2022-01-27 2023-07-27 X Development Llc Optimizing port locations for an inverse-designed device
US11609392B1 (en) * 2022-02-24 2023-03-21 X Development Llc Photonic coupler
US20240056211A1 (en) * 2022-08-12 2024-02-15 X Development Llc Metastructured photonic devices for multiplexing or demultiplexing of optical signals
US11968034B2 (en) * 2022-08-18 2024-04-23 X Development Llc Metastructured photonic devices for binary tree multiplexing or demultiplexing of optical signals
US20240184148A1 (en) * 2022-10-20 2024-06-06 X Development Llc Inverse designed optical modulator
CN115542461B (zh) * 2022-11-11 2023-05-26 之江实验室 一种基于逆向设计的超高集成度硅基光接收芯片

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006106776A (ja) 2001-04-24 2006-04-20 Lucent Technol Inc 光学結合デバイス

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4279464A (en) 1979-12-18 1981-07-21 Northern Telecom Limited Integrated optical wavelength demultiplexer
US4696536A (en) 1985-07-01 1987-09-29 The United States Of America As Represented By The Secretary Of The Navy Integrated optical wavelength demultiplexer
US5647036A (en) 1994-09-09 1997-07-08 Deacon Research Projection display with electrically-controlled waveguide routing
US5774693A (en) 1996-02-28 1998-06-30 Kaimei Electronic Corp. Multiprocessor parallel computing device for application to the execution of a numerical simulation software program
GB9710062D0 (en) 1997-05-16 1997-07-09 British Tech Group Optical devices and methods of fabrication thereof
US6281997B1 (en) 1997-09-11 2001-08-28 Ciena Corporation Dense WDM optical multiplexer and demultiplexer
FR2779274B1 (fr) 1998-05-27 2000-08-18 St Microelectronics Sa Circuit integre avec couche d'arret et procede de fabrication associe
CA2281044A1 (en) 1998-09-01 2000-03-01 Yihao Cheng Optical multiplexor/demultiplexor
US6567196B1 (en) 1999-03-22 2003-05-20 Ciena Corporation Dense WDM optical multiplexer and demultiplexer
CA2285128C (en) 1999-10-06 2008-02-26 Nortel Networks Corporation Switch for optical signals
US6289147B1 (en) 1999-11-01 2001-09-11 Bbv Design Bv Passband flattening of a phasar
US6734453B2 (en) 2000-08-08 2004-05-11 Translucent Photonics, Inc. Devices with optical gain in silicon
US6539150B2 (en) 2000-12-13 2003-03-25 Alcatel Optronics Uk Limited Segmented waveguide flattening the passband of a phasar
DE60235781D1 (de) * 2001-02-09 2010-05-12 Panasonic Corp Optische Vorrichtung
JP3842660B2 (ja) 2001-02-09 2006-11-08 松下電器産業株式会社 光デバイス
US6618535B1 (en) 2001-04-05 2003-09-09 Nortel Networks Limited Photonic bandgap device using coupled defects
JP3726062B2 (ja) 2001-04-25 2005-12-14 日本発条株式会社 光合分波器
US20030011833A1 (en) 2001-04-26 2003-01-16 Vladimir Yankov Planar holographic multiplexer/demultiplexer
US6965470B2 (en) 2001-08-20 2005-11-15 Texas Instruments Incorporated Adaptive control of power transients
US6772076B2 (en) 2002-04-24 2004-08-03 Ffc Limited Electromagnetic field analysis method based on FDTD method, medium representation method in electromagnetic field analysis, simulation device, and storage medium
US20030206694A1 (en) 2002-05-02 2003-11-06 Vyoptics, Inc. Photonic multi-bandgap lightwave device and methods for manufacturing thereof
WO2003093876A2 (en) 2002-05-02 2003-11-13 Vyoptics, Inc. Integrating element for optical fiber communication systems based on photonic multi-bandgap quasi-crystals having optimized transfer functions
US20030206681A1 (en) 2002-05-02 2003-11-06 Vyoptics, Inc. Integrating element for optical fiber communication systems based on photonic multi-bandgap quasi-crystals having optimized transfer functions
JP2004163731A (ja) 2002-11-14 2004-06-10 Seiko Epson Corp 光デバイスおよびその製造方法
JP4383815B2 (ja) 2002-12-26 2009-12-16 日本電信電話株式会社 ホログラフィック波動伝達媒体の製造方法
US20040225483A1 (en) 2003-02-24 2004-11-11 Michal Okoniewski Fdtd hardware acceleration system
US6904203B2 (en) 2003-05-23 2005-06-07 Metrophotonics Inc. Passband flattened demultiplexer employing segmented reflectors and other devices derived therefrom
EP1754330A4 (en) 2004-06-04 2010-12-22 Enablence Inc TWO-STAGE OPTICAL BIDIRECTIONAL TRANSMITTER
US7894699B2 (en) 2006-10-16 2011-02-22 Hewlett-Packard Development Company, L.P. Photonic based interconnects for interconnecting multiple integrated circuits
US7466884B2 (en) 2006-10-17 2008-12-16 Hewlett-Packard Development Company, L.P. Photonic-interconnect systems for reading data from memory cells and writing data to memory integrated circuits
EP2242194A4 (en) * 2008-02-04 2012-10-24 Zte Corp SYSTEM AND METHOD FOR IMPLEMENTING AN AUTOMATIC DISCOVERY FUNCTION IN A DWDM NETWORK
US8532446B2 (en) 2011-03-15 2013-09-10 Oracle International Corporation Scalable silicon photonic multiplexers and demultiplexers
US8792786B2 (en) 2012-03-15 2014-07-29 Massachusetts Institute Of Technology Photonically-enabled in-flight data reorganization
US20160012176A1 (en) 2012-11-30 2016-01-14 Coriant Advanced Technology, LLC Methods for designing photonic devices
US9217829B2 (en) 2012-11-30 2015-12-22 Coriant Advanced Technology, LLC Compact and low loss Y-junction for submicron silicon waveguide
KR102048251B1 (ko) 2013-03-14 2019-11-25 삼성전자주식회사 메모리 칩 패키지, 그것을 포함하는 메모리 시스템, 그것의 구동 방법
US20140365188A1 (en) 2013-06-06 2014-12-11 Acacia Communications Inc. Sparse finite-difference time domain simulation
WO2015034802A1 (en) 2013-09-06 2015-03-12 Massachusetts Institute Of Technology Isa extensions for synchronous coalesced accesses
US9730643B2 (en) 2013-10-17 2017-08-15 Siemens Healthcare Gmbh Method and system for anatomical object detection using marginal space deep neural networks
US9231698B2 (en) 2014-02-25 2016-01-05 Google Inc. Optical communication terminal
JP6372142B2 (ja) 2014-04-11 2018-08-15 沖電気工業株式会社 光波長分波器
US9577780B2 (en) 2014-06-26 2017-02-21 Luxtera, Inc. Method and system for a polarization immune wavelength division multiplexing demultiplexer
US9250388B1 (en) 2014-07-17 2016-02-02 Intel Corporation Optical device using echelle grating that provides total internal reflection of light
EP3203282B1 (en) 2014-10-02 2022-01-26 Nec Corporation Rib type optical waveguide and optical multiplexer/demultiplexer using same
US9912408B2 (en) 2014-10-28 2018-03-06 Luxtera, Inc. Method and system for silicon photonics wavelength division multiplexing transceivers
GB201516870D0 (en) 2015-09-23 2015-11-04 Roadmap Systems Ltd Optical systems
US9589757B1 (en) 2015-09-23 2017-03-07 Jefferson Science Associates, Llc Nano-patterned superconducting surface for high quantum efficiency cathode
US20170293835A1 (en) 2016-04-06 2017-10-12 Saudi Arabian Oil Company Data-driven simulation method of multiphase choke performance
US10725290B2 (en) 2016-04-29 2020-07-28 The Board Of Trustees Of The Leland Stanford Junior University Device components formed of geometric structures
WO2017223560A1 (en) 2016-06-24 2017-12-28 Rensselaer Polytechnic Institute Tomographic image reconstruction via machine learning
US20180018757A1 (en) 2016-07-13 2018-01-18 Kenji Suzuki Transforming projection data in tomography by means of machine learning
KR101885080B1 (ko) * 2016-10-19 2018-08-03 아이오솔루션(주) 파장 다중화 광수신 모듈
CN106405730B (zh) 2016-11-28 2019-09-24 华中科技大学 一种硅基粗波分器件
FR3086096B1 (fr) * 2018-09-14 2021-08-27 Soitec Silicon On Insulator Procede de realisation d'un substrat avance pour une integration hybride
JP7322646B2 (ja) * 2019-10-01 2023-08-08 住友電気工業株式会社 波長可変レーザ素子およびその製造方法
US11187854B2 (en) 2019-11-15 2021-11-30 X Development Llc Two-channel integrated photonic wavelength demultiplexer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006106776A (ja) 2001-04-24 2006-04-20 Lucent Technol Inc 光学結合デバイス

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
비특허문헌 1 (ACS Photonics/2017.11.10)
비특허문헌 2 (nature photonics/2015.05.11)
비특허문헌 3 (Optics Communications/2019.09.07)

Also Published As

Publication number Publication date
KR20220098770A (ko) 2022-07-12
JP7449374B2 (ja) 2024-03-13
TW202127824A (zh) 2021-07-16
CN114731209A (zh) 2022-07-08
US10862610B1 (en) 2020-12-08
US11258527B2 (en) 2022-02-22
EP4026265A1 (en) 2022-07-13
US20210143930A1 (en) 2021-05-13
TWI774114B (zh) 2022-08-11
WO2021096647A1 (en) 2021-05-20
US11824631B2 (en) 2023-11-21
US20220131632A1 (en) 2022-04-28
EP4026265A4 (en) 2023-08-30
JP2023500571A (ja) 2023-01-10

Similar Documents

Publication Publication Date Title
KR102672595B1 (ko) 다채널 집적 광자 파장 디멀티플렉서
JP7448644B2 (ja) ２チャネルフォトニックデマルチプレクサ、非一時的な機械アクセス可能記憶媒体、及び、コンピュータ実装方法
US11476964B2 (en) Techniques of robust inverse design that account for manufacturing variabilities due to operating conditions
KR20230023733A (ko) 역 설계 프로세스에서 정적 영역들을 결정하고 이용하기 위한 기술들
EP4327144A1 (en) Cascaded integrated photonic wavelength demultiplexer
US20230237213A1 (en) Optimizing port locations for an inverse-designed device
WO2024158687A1 (en) Inverse design of photonic device footprints and waveguide locations
KR20240073933A (ko) 광학 디인터리버를 갖는 포토닉 집적 회로
KR20240113973A (ko) 제작된 디바이스들의 성능 측정들로부터 파운드리 제작 모델들을 도출함

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right