JP7420803B2 - 電気回路のシミュレーションのためのコンピュータ実装方法 - Google Patents
電気回路のシミュレーションのためのコンピュータ実装方法 Download PDFInfo
- Publication number
- JP7420803B2 JP7420803B2 JP2021526640A JP2021526640A JP7420803B2 JP 7420803 B2 JP7420803 B2 JP 7420803B2 JP 2021526640 A JP2021526640 A JP 2021526640A JP 2021526640 A JP2021526640 A JP 2021526640A JP 7420803 B2 JP7420803 B2 JP 7420803B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- state
- time
- circuit
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 60
- 238000004088 simulation Methods 0.000 title claims description 28
- 238000004364 calculation method Methods 0.000 claims description 50
- 239000003990 capacitor Substances 0.000 claims description 34
- 239000011159 matrix material Substances 0.000 claims description 27
- 230000000903 blocking effect Effects 0.000 claims description 25
- 230000014509 gene expression Effects 0.000 claims description 9
- 230000007704 transition Effects 0.000 claims description 8
- 230000001052 transient effect Effects 0.000 claims description 7
- 238000004590 computer program Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 description 15
- 230000006399 behavior Effects 0.000 description 9
- 238000013459 approach Methods 0.000 description 7
- 239000013598 vector Substances 0.000 description 7
- 238000011161 development Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000001419 dependent effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000009795 derivation Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/337—Design optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
2 回路
3 計算ユニット
4 数学的表現による回路の記述
5 I/Oインタフェース
6 物理的プロセス
7 スイッチコイル
8 スイッチトキャパシタ
9 遅延時間素子
10 シミュレータ
11 制御装置
Claims (11)
- コンピュータである少なくとも1つの計算ユニット(3)に、電気回路(2)のシミュレーションを実行させる方法(1)であって、
前記電気回路(2)は、導通切替状態または阻止切替状態のいずれかを取りうる切替素子(Ti)を含む回路部品(L,R,Ti)を有し、
前記回路(2)は、数学的表現MRにより記述され、
前記回路(2)は、全体切替状態(SSTi)ごとに、前記全体切替状態(SSTi)を記述する数学的表現MRを前記計算ユニット(3)上で数値的に解くことにより計算される、方法(1)において、
前記回路(2)内の導通している切替素子(Ti)は、スイッチコイル(7)により表現され、前記回路(2)内の阻止している切替素子(Ti)は、スイッチトキャパシタ(8)により表現され、
前記スイッチコイル(7)および前記スイッチトキャパシタ(8)の電気的挙動は、同一構造の時間離散的な切替式iS,kにより記述され、
これにより、前記切替素子(Ti)を表す前記同一構造の時間離散的な切替式iS,kを使用して、前記回路(2)のすべての全体切替状態(SSTi)に対する、切替状態に依存しない時間離散的な状態空間表現H,Φ,Cd,Ddが取得され、前記回路(2)のすべての全体切替状態(SSTi)に対する、前記切替状態に依存しない時間離散的な状態空間表現H,Φ,Cd,Ddに基づくシミュレーションは、前記計算ユニット(3)上で行われ、H,Φ,C d ,D d は、それぞれ状態空間表現における時間離散的なシステムマトリクス、入力マトリクス、出力マトリクスおよび透過マトリクスであることを特徴とする、
方法(1)。 - 前記切替素子(Ti)を表す前記同一構造の時間離散的な切替式iS,kは、各前記切替素子(Ti)の導通切替状態および阻止切替状態に対して均一なコンダクタンス成分GSと、前記切替状態に依存しない時間離散的な状態空間表現H,Φ,Cd,Ddの付加的な入力である電流源成分IS,kと、を有し、これにより、種々の全体切替状態(SSTi)は、前記付加的な入力の制御、すなわち前記電流源成分IS,kの制御のみによって調整される、
請求項1記載の方法(1)。 - 計算時点k+1での、前記切替素子(Ti)の導通切替状態の電流源成分IS,k+1の値および前記切替素子(Ti)の阻止切替状態の電流源成分IS,k+1の値は、少なくとも、計算時点kでの電流源成分IS,kの値に依存する、
請求項2記載の方法(1)。 - 前記切替素子につき、各切替素子(Ti)の導通切替状態および阻止切替状態に対して均一なコンダクタンス成分GSが使用されるという条件に則して、前記スイッチコイルのインダクタンスおよび前記スイッチトキャパシタのキャパシタンスに可能な限り小さい値を仮定することにより、基準回路として、前記回路(2)の全体切替状態ごとに、切替状態に依存する時間離散的な状態空間表現が算定され、
前記基準回路の前記切替状態に依存する時間離散的な状態空間表現のシステムマトリクスから、前記回路(2)の切替状態ごとに、基準固有値λRefiが計算され、
前記拡張された時間離散的な状態空間表現のシステムマトリクスの固有値λiと前記基準固有値λRefiとを使用した品質基準の計算により、各切替素子(Ti)の導通切替状態および阻止切替状態に対して均一なコンダクタンス成分GSの最良の選択が算定される、
請求項7記載の方法(1)。 - 品質基準Jとして、ダイナミクス偏差の概括的尺度は、前記拡張された時間離散的な状態空間表現の前記固有値λiと前記基準回路の前記切替状態に依存する時間離散的な状態空間表現の対応する前記基準固有値λRefiとの間の差の合計から計算され、
概括的な安定性パラメータが最小化され、前記基準回路の前記切替状態に依存する時間離散的な状態空間表現の種々の切替状態にわたって加算される、
請求項8記載の方法(1)。 - 電気回路のシミュレーションのための計算ユニットを備えたシミュレータであって、
前記計算ユニットは、実行される際に請求項1から9までのいずれか1項記載の方法を実行するためのプログラムによってプログラミングされている、
シミュレータ。 - コンピュータプログラムであって、
計算ユニットにより前記コンピュータプログラムが実行される際に、前記計算ユニットに請求項1から9までのいずれか1項記載の方法を実行させるための命令を含む、
コンピュータプログラム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102018128653.8 | 2018-11-15 | ||
DE102018128653 | 2018-11-15 | ||
PCT/EP2019/081535 WO2020099659A1 (de) | 2018-11-15 | 2019-11-15 | Computerimplementiertes verfahren zur simulation einer elektrischen schaltung |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022507574A JP2022507574A (ja) | 2022-01-18 |
JP7420803B2 true JP7420803B2 (ja) | 2024-01-23 |
Family
ID=68583436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021526640A Active JP7420803B2 (ja) | 2018-11-15 | 2019-11-15 | 電気回路のシミュレーションのためのコンピュータ実装方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20210264084A1 (ja) |
EP (1) | EP3881216A1 (ja) |
JP (1) | JP7420803B2 (ja) |
CN (1) | CN113039548A (ja) |
DE (1) | DE102019130971A1 (ja) |
WO (1) | WO2020099659A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023275347A1 (de) * | 2021-07-02 | 2023-01-05 | Dspace Gmbh | Simulator und verfahren zum betreiben eines simulators |
WO2023275348A1 (de) * | 2021-07-02 | 2023-01-05 | Dspace Gmbh | Simulator und verfahren zum betreiben eines simulators |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020183990A1 (en) | 2001-01-11 | 2002-12-05 | Oleg Wasynczuk | Circuit simulation |
JP2013114512A (ja) | 2011-11-29 | 2013-06-10 | Chuo Univ | 回路シミュレーション方法、回路シミュレーション装置、および回路シミュレーションプログラム |
JP2014178751A (ja) | 2013-03-13 | 2014-09-25 | Fuji Electric Co Ltd | 電力系統のシミュレーション方法および電力系統シミュレータ |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017113594A1 (de) | 2017-06-20 | 2018-12-20 | Dspace Digital Signal Processing And Control Engineering Gmbh | Computerimplementiertes Verfahren zur Simulation einer elektrischen Gesamtschaltung |
-
2019
- 2019-11-15 EP EP19805278.9A patent/EP3881216A1/de active Pending
- 2019-11-15 CN CN201980075229.2A patent/CN113039548A/zh active Pending
- 2019-11-15 WO PCT/EP2019/081535 patent/WO2020099659A1/de unknown
- 2019-11-15 JP JP2021526640A patent/JP7420803B2/ja active Active
- 2019-11-15 DE DE102019130971.9A patent/DE102019130971A1/de active Pending
-
2021
- 2021-04-27 US US17/241,821 patent/US20210264084A1/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020183990A1 (en) | 2001-01-11 | 2002-12-05 | Oleg Wasynczuk | Circuit simulation |
JP2013114512A (ja) | 2011-11-29 | 2013-06-10 | Chuo Univ | 回路シミュレーション方法、回路シミュレーション装置、および回路シミュレーションプログラム |
JP2014178751A (ja) | 2013-03-13 | 2014-09-25 | Fuji Electric Co Ltd | 電力系統のシミュレーション方法および電力系統シミュレータ |
Non-Patent Citations (1)
Title |
---|
RAJAGOPALAN, V. et al.,Computer-Aided Analysis of Power Electronic Systems,Proceedings. 14 Annual Conference of Industrial Electronics Society,IEEE,1988年,pp. 528-533,[検索日 2023.08.15],インターネット,URL:https://ieeexplore.ieee.org/document/665738 |
Also Published As
Publication number | Publication date |
---|---|
WO2020099659A1 (de) | 2020-05-22 |
EP3881216A1 (de) | 2021-09-22 |
CN113039548A (zh) | 2021-06-25 |
DE102019130971A1 (de) | 2020-05-20 |
US20210264084A1 (en) | 2021-08-26 |
JP2022507574A (ja) | 2022-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Roychoudhury et al. | Efficient simulation of hybrid systems: A hybrid bond graph approach | |
JP7420803B2 (ja) | 電気回路のシミュレーションのためのコンピュータ実装方法 | |
Liu et al. | A network analysis modeling method of the power electronic converter for hardware-in-the-loop application | |
CN109101676B (zh) | 用于仿真总电路的计算机实现的方法 | |
Kiffe et al. | Automated generation of a FPGA-based oversampling model of power electronic circuits | |
Razzaghi et al. | Hardware-in-the-loop validation of an FPGA-based real-time simulator for power electronics applications | |
Zhao et al. | Stability of algorithms for electro-magnetic-transient simulation of networks with switches and non-linear inductors | |
Abourida et al. | Hardware-in-the-loop simulation of electric systems and power electronics on FPGA using physical modeling | |
JP6197314B2 (ja) | 電力系統のシミュレーション方法および電力系統シミュレータ | |
US10445448B2 (en) | Method and system for circuit simulation | |
Gil et al. | SystemC AMS power electronic modeling with ideal instantaneous switches | |
Langston et al. | Analysis of linear interface algorithms for power hardware-in-the-loop simulation | |
Adler | A digital hardware platform for distributed real-time simulation of power electronic systems | |
Cvetanović et al. | On the Applicability of SISO and MIMO Impedance-Based Stability Assessment of DC-DC Interlinking Converters | |
Tucker | Power-Hardware-In-The-Loop (PHIL) Considerations and implementation methods for electrically coupled systems | |
SKOWRONN et al. | Simulation of networks with ideal switches | |
Zhao | Stability and accuracy of electromagnetic transient simulation algorithms | |
Lavers et al. | A new approach for power electronic system modelling using MNA | |
Zrafi et al. | Bond graph based automated modeling of switch-mode power converters using VHDL-AMS | |
CA3108477A1 (en) | Method and system for circuit simulation | |
Herdem et al. | A fast algorithm to compute the steady-state solution of nonlinear circuits by piecewise linearization | |
Wilson et al. | A system simulation technique combining SPICE and SIMULINK tools | |
Garcia et al. | Companion harmonic circuit models for transient studies | |
Bartel et al. | Multirate Schemes | |
Blinov et al. | Transient and Stationary Modes in Electric Power Supplies |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230822 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240111 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7420803 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |