JP7420803B2 - 電気回路のシミュレーションのためのコンピュータ実装方法 - Google Patents

電気回路のシミュレーションのためのコンピュータ実装方法 Download PDF

Info

Publication number
JP7420803B2
JP7420803B2 JP2021526640A JP2021526640A JP7420803B2 JP 7420803 B2 JP7420803 B2 JP 7420803B2 JP 2021526640 A JP2021526640 A JP 2021526640A JP 2021526640 A JP2021526640 A JP 2021526640A JP 7420803 B2 JP7420803 B2 JP 7420803B2
Authority
JP
Japan
Prior art keywords
switching
state
time
circuit
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021526640A
Other languages
English (en)
Other versions
JP2022507574A (ja
Inventor
キッフェ アクセル
ヴィッティング カトリン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dspace GmbH
Original Assignee
Dspace GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dspace GmbH filed Critical Dspace GmbH
Publication of JP2022507574A publication Critical patent/JP2022507574A/ja
Application granted granted Critical
Publication of JP7420803B2 publication Critical patent/JP7420803B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • G06F30/3308Design verification, e.g. functional simulation or model checking using simulation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/337Design optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、少なくとも1つの計算ユニットによる、電気回路のシミュレーションのためのコンピュータ実装方法であって、電気回路が、導通切替状態または阻止切替状態のいずれかを取りうる切替素子を含む回路部品を有し、当該回路は数学的表現により記述され、当該回路は、全体切替状態ごとに、当該全体切替状態を記述する数学的表現を計算ユニット上で数値的に解くことにより計算される、方法に関する。
本発明は、技術的‐物理的プロセスの制御またはテストを目的とした、電気回路のリアルタイムシミュレーションの技術分野にある。技術的‐物理的プロセスとは、例えば、自動車、航空機、エネルギ生成プラントまたはエネルギ分配プラントなどにおいて多数使用されている制御装置でありうる。技術的‐物理的プロセスは、例えば、シミュレートされる電気回路によって駆動制御される、電気駆動機構の周波数変換器、DC/DCコンバータ、エネルギ供給網、任意に駆動制御される(特にオートメーション技術からの)機械部であってよい。第1の適用事例はハードウェアインザループシミュレーション(HIL)の領域に関しており、第2の適用事例はしばしばラピッドコントロールプロトタイピング(RCP)の概念で記述される。
したがって、シミュレーションが行われる冒頭に言及した計算ユニットは、通常は制御装置を置換するHILシミュレータまたはリアルタイムRCPコンピュータの構成要素であることが多く、2つのシステムともI/Oインタフェースを有する。I/Oインタフェースを介して電気信号が読み込み可能または出力可能となり、ここで、電気信号は、低エネルギのアナログまたはデジタルでのメッセージ技術による信号であってよいが、また、電気負荷または出力増幅器の場合には、I/Oインタフェースを介して、例えば電気モータの駆動制御のために大きな電気エネルギを伝送することもできる。
よって、I/Oインタフェースを介して、選択されて計算された全体電気回路の出力量が電気信号として出力され、これにより、当該電気信号が技術的‐物理的プロセスに作用する。付加的にもしくは代替的に、技術的‐物理的プロセスのプロセス量が測定技術により検出され、電気信号の形態でI/Oインタフェースを介して読み込まれて、計算ユニットに供給される。シミュレーションは物理世界への直接の影響を有する。
例えば電気駆動機構、発電機または電気エネルギ供給網に関するパワーエレクトロニクス用途では、全体電気回路が、典型的には、例えばコンバータを実現する出力終段において、オーム抵抗、キャパシタおよびコイルのほか、複数の(半導体)スイッチを有している。この場合、全体回路では、例えば、通常は半導体切替素子(例えばMOSFET、金属酸化物半導体電界効果トランジスタ)として実現されるコンバータのパワースイッチの適切な駆動制御に用いられる整流器制御データを形成することができる。こうしたパワースイッチは、制御端子により能動的に導通可能または阻止可能である。パワーエレクトロニクス回路における他のスイッチ素子は、例えばブリッジ回路においてパワースイッチに対して反平行に使用されるダイオードであり、これは、パワースイッチが開放されているときにインダクタンスによって駆動される電流を低減させることができる。こうしたフリーホイーリングダイオードは(もちろん他のダイオードであってもよいが)、制御端子を介して能動的に導通または阻止することができず、むしろその電気端子量すなわちクランプ電圧または内部ダイオード電流から、その導通状態が生じる。
このような回路、特にパワーエレクトロニクス回路のシミュレーションは、特にシミュレーションが通常はリアルタイムで行われなければならないため、使用されるシミュレーションハードウェア、すなわち使用される計算ユニットおよびそのメモリ構成に高度な要求を課すものである。これは、実プロセスに対する作用が行われ、または実プロセスによって測定技術的に得られた量がシミュレーションの枠組みにおいて処理されるからである。よって、計算時間およびメモリに関する要求が満たされるかどうかにつき、規則的に注意が払われなければならない。
計算ユニットは、プロセッサの種々のコアであってよく、また大型のHILシミュレータで時折見られるようにマルチプロセッサシステムの種々のプロセッサであってもよい。1つもしくは複数の計算ユニットは1つ(もしくは複数)のFPGA(フィールドプログラマブルゲートアレイ)に基づいて実現可能であるが、これは、速度の利点をもたらすものの、除算などの特定の数値演算に関する困難ももたらす。
従来技術では、ここで説明している回路を物理法則に基づく数学的表現によって記述することが公知である。キルヒホッフの法則もしくは節点法則の適用によって、この種の回路は、例えばインピーダンスマトリクスMを有する節点の形式で、または入力量および出力量ならびに状態量の定義によって、状態空間においても、マトリクスA,B,C,Dにより数学的に表現可能である。数学的表現の2つの形式において、いずれの場合にも、膨大な式系が生じる。切替素子を含む電気回路では、こうした切替素子を式の項としてマッピングすることができず、切替素子の切替状態の変化によってつねに観察している回路の構造が変化し、このため数学的表現も変化してしまう点が特に困難である。回路が例えばn個の切替素子を含む場合、回路の2個の全体切替状態が生じ、全体切替状態のそれぞれが回路の別個の数学的表現に対応する。したがって、すべての全体切替状態を考慮した電気回路の完全な記述は、回路の相互に異なる2個の数学的下位表現を生じさせる。こうした手法がきわめて煩雑であることは容易に理解されるはずである。
従来技術では、例えば、回路を数学的表現において記述するコストを、可能なすべての全体切替状態を考慮して電気回路の適切な分離により低減することが公知であり、このことは欧州特許出願公開第3418924号明細書に示されている。
本発明の課題は、冒頭に記載した電気回路のシミュレーションのための方法を提供し、可能な限り簡単な手法で、切替素子の切替状態の複数の(好都合にはすべての)組み合わせ、ひいては複数の(好都合にはすべての)全体切替状態を有する回路を数学的表現としてマッピングし、数値的に計算できるようにすることである。
上述した課題は、冒頭に述べた電気回路のシミュレーションのための方法において、第一義的かつ実質的に、回路内の導通している切替素子がスイッチコイルにより表現され、回路内の阻止している切替素子がスイッチトキャパシタにより表現されることにより解決される。さらに、スイッチコイルおよびスイッチトキャパシタの電気的挙動が、同一構造の時間離散的な切替式iS,kにより記述され、これにより、切替素子を表す同一構造の時間離散的な切替式iS,kを使用して、回路のすべての全体切替状態に対する、切替状態に依存しない時間離散的な状態空間表現H,Φ,C,Dが数学的表現として取得され、回路のすべての全体切替状態に対する、切替状態に依存しない時間離散的な状態空間表現H,Φ,C,Dに基づくシミュレーションが計算ユニット上で行われる。
阻止の場合に切替素子をキャパシタ(ここではスイッチトキャパシタと称する)によって置換し、導通の場合にコイル(ここではスイッチコイルと称する)によって置換することにより、まず、切替素子が(どんな種類のものであれ)数学的表現において具体化され、最初からこうした数学的表現において把握可能となることが達成される。このことは、冒頭に述べた、切替素子が数学的表現ではそれ自体そもそも現れず、各切替素子の(導通または阻止の)スイッチ位置の選択から電気回路の変更された数学的表現が生じるのみである従来技術との重要な相違点である。ここでのアイデアは、スイッチコイルおよびスイッチトキャパシタが同一構造の切替式によって数学的に記述されることであり、すなわち、数学的に見て同一の切替式は、これがスイッチコイルを記述しているかまたはスイッチトキャパシタを記述しているかには依存しない。このことは、時間離散領域におけるスイッチコイルおよびスイッチトキャパシタの平衡性が定式化される場合に可能となり、よって、その点で、この場合、同一構造の時間離散的な切替式iS,k[ここでkはk番目の計算ステップを表す]が論じられる。当該時間離散的な切替式iS,kが実際にどのように見られるかは、図の説明においてさらに詳細に説明する。
この場合、時間離散領域におけるスイッチコイルおよびスイッチトキャパシタの同一の記述を前提として、切替素子を表す同一構造の時間離散的な切替式iS,kを使用して、回路のすべての全体切替状態を唯一の数学的表現において記述する、切替状態に依存しない時間離散的な状態空間表現が、マトリクスH,Φ,C,Dにより作成可能となる。このことは、この場合に、電気回路のシミュレーションが、回路のすべての全体切替状態につき、切替状態に依存しない時間離散的な状態空間表現H,Φ,C,Dに基づいて計算ユニット上で実行可能となるという利点を有する。つまり、多数の種々の数学的表現間で、各全体切替状態について、別個の数学的表現がもはや交番しなくなり、このため、シミュレーションが著しく簡単化されて、特に著しくメモリが節約される。
方法の好ましい一構成では、切替素子を表す同一構造の時間離散的な切替式iS,kが、各切替素子の導通切替状態および阻止切替状態に対して均一なコンダクタンス成分Gを有するように構成される。これは、当該実施例では、時間離散的な切替式が同一構造となることの中心的な境界条件である。また、同一構造の時間離散的な切替式iS,kは、電流源成分IS,kも有する。この場合、電流源成分IS,k(切替素子ごとに別個の電流源成分IS,kが必要である)は、時間離散的な状態空間表現H,Φ,C,Dがこの場合に切替状態に依存せずに記述可能であることから、付加的な入力として設定され、これにより、種々の全体切替状態は、電流源成分IS,kが作用する付加的な入力の制御のみによって調整可能となる。
方法の有利な一発展形態は、切替素子(または複数の切替素子であってもよい)の切替状態の交番時の過渡的移行を短縮するために、相応の電流源成分IS,kが、付加的なインパルス電流
Figure 0007420803000001
を有し、これにより予制御が実現されることを特徴とする。好適には、インパルス電流
Figure 0007420803000002
は、1回の計算ステップにおいてのみゼロに等しくなく、きわめて好適には各切替素子の切替時点においてのみ作用し、このことは時間離散的な世界では「インパルス状」信号の表象となる。有利には、実際に、切替の過渡的移行のそのつどの短縮は、切替素子のインパルス電流
Figure 0007420803000003
の大きさが、当該切替素子の切替状態の交番時の過渡的移行が完全に回避されることを条件として計算される場合、特に好都合である。
もちろん、インパルス電流
Figure 0007420803000004
の大きさの計算は幾らかのコストに結びついている。したがって、当該方法の一発展形態では、切替素子のうち、「重要である」と評価される切替素子、すなわち例えば最大の実際切替頻度または最大の予測切替頻度を有する切替素子の電流源成分IS,kのみに、付加的なインパルス電流
Figure 0007420803000005
が与えられる。
ここで説明している方法の一発展形態は、切替素子を表す同一構造の時間離散的な切替式iS,kにおいて、均一なコンダクタンス成分Gが実際にはどのように選択されるかという問いに答えることを目指している。開放された切替素子が最良には可能な限り小さいキャパシタンスを有するスイッチトキャパシタによりシミュレートされることは直ちに理解されるが、これは、可能な限り小さいキャパシタンスを有するスイッチトキャパシタがきわめて迅速に電流および電圧に関するその定常最終状態をとるからである。同様に、閉成された切替素子は最良には可能な限り小さいインダクタンスを有するスイッチコイルによりシミュレートされるが、これは、この場合にも、きわめて短い時間でスイッチコイルを通る電流およびスイッチコイルでの電圧に関する定常最終状態が達成されるからである。なお、スイッチコイル電流とスイッチトキャパシタ電流との式としての記述により、スイッチトキャパシタのキャパシタンスが小さい場合に要求される均一なコンダクタンス成分Gがスイッチコイルのインダクタンスの大きな値によってのみ実現可能となり、また逆が成り立ち、このことは対立的な設計目的に対応することが示される。よって、均一なコンダクタンス成分Gの有利な選択への問いが提起される。これについて、各切替素子に対して個別の均一なコンダクタンス成分Gを選択でき、同様に、回路のすべての切替素子に対して均一なコンダクタンス成分Gの同一の値を仮定できることに注意されたい。ここで説明する最適化手法は2つのアプローチに適用可能である。
均一なコンダクタンス成分Gの有利な選択は、システム上では、切替状態に依存しない時間離散的な状態空間表現H,Φ,C,Dから、コンダクタンス成分Gおよび電流源成分IS,kおよび場合によりインパルス電流
Figure 0007420803000006
具体的な選択を使用して、システムマトリクスΦを含む、実際の拡張された時間離散的な状態空間表現が取得され、当該システムマトリクスΦから安定性パラメータとして固有値λが計算されることにより行われる。固有値は、時間離散的な全体システム、すなわち時間離散的にモデリングされた電気回路のダイナミックな挙動に関する決定的な記述を形成し、この点において絶対値として説得力を有する。
方法の好ましい一構成では、基準回路として、電気回路の全体切替状態ごとに、スイッチコイルのインダクタンスおよびスイッチトキャパシタのキャパシタンスに可能な限り小さい値を仮定することにより、切替状態に依存する時間離散的な状態空間表現が算定されるように構成される。コンダクタンス成分について作業される場合、これは、各切替素子の導通切替状態および阻止切替状態に対して均一なコンダクタンス成分Gが当該切替素子につき使用されるという条件のもとでのみ行われる。ついで、回路の個々の全体切替状態ごとに、基準回路の切替状態に依存する時間離散的な状態空間表現のシステムマトリクスが決定され、ここから基準固有値λRefiを計算することができる。この場合、基準固有値は、スイッチトキャパシタおよびスイッチコイル双方の最適なコンフィグレーションに基づくので、実際に、所望に応じた固有値コンフィグレーションを表す。ついで、拡張された時間離散的な状態空間表現のシステムマトリクスの固有値λと、切替状態に依存する時間離散的な状態空間表現のシステムマトリクスの基準固有値λRefiと、を使用した品質基準の計算により、各切替素子の導通切替状態および阻止切替状態に対して均一なコンダクタンス成分Gの最良の選択が算定される。
均一なコンダクタンス成分Gの最良な選択を算定するために、好ましくは、品質基準Jとして、ダイナミクス偏差の概括的尺度が、すなわち拡張された時間離散的な状態空間表現のシステムマトリクスの固有値λと各基準回路の切替状態に依存する時間離散的な状態空間表現のシステムマトリクスの対応する基準固有値λRefiとの間の差の合計から計算される。最終的に、均一なコンダクタンス成分Gは、ダイナミクス偏差の概括的尺度が最小化される最適なものとして選択される。好適には、付加的に、基準全体回路の切替状態に依存する時間離散的な状態空間表現の種々の切替状態にわたる加算が行われる。
さらに、本発明は、電気回路のシミュレーションのための計算ユニットを備えたシミュレータであって、計算ユニットは、実行される際に上述した方法を実行するためのプログラムによってプログラミングされている、シミュレータに関する。
また、本発明は、コンピュータプログラムであって、計算ユニットによってプログラムが実行される際に、上述した方法の実行をトリガするための命令を含む、コンピュータプログラムに関する。
詳細には、電気回路のシミュレーションのための本発明の方法を提供し発展させる種々の手段が存在する。これらについては、請求項1に従属する各従属請求項、および図面に関連する好ましい実施例の説明に示されている。
従来技術による、数学的表現を得てこれを計算ユニット上で計算するための、切替素子を含む電気回路と当該切替素子の処理とを示す図である。 本発明による、数学的表現を得てこれを計算ユニット上で計算するための、切替素子を含む電気回路と当該切替素子の処理とを示す図である。 切替素子のL/C等価回路と過渡的移行を低減する目的での予制御を実現するための予制御源による補完とを示す図である。 種々の半導体切替素子の切替論理回路を示す図である。 電気回路のシミュレーションのための方法を実行するシミュレータを示す図である。
図1から図5には、回路部品R,L,Tを含む電気回路2をシミュレーションするためのコンピュータ実装方法1が、種々の重点について示されている。
図1には、従来技術から公知の少なくとも1つの計算ユニット3を用いて電気回路2をシミュレーションするためのこうしたコンピュータ実装方法1が示されている。図1では、回路2は、簡単な単相のフルブリッジインバータである。電気回路2は、種々の回路部品R,L,T、例えばコイルL、オーム抵抗R、および制御端子g,g,g,gを有するMOSFETトランジスタT,T,T,Tを有している。MOSFETトランジスタT,T,T,Tはここでは切替素子Tである。当該切替素子Tは、導通切替状態または阻止切替状態のいずれかを取ることができる。
さらに、電気回路2は、数学的表現MRによって記述4される。各切替素子Tの個々の切替状態に応じて、回路2内に種々の全体切替状態SSTが発生する。各全体切替状態SSTを記述する数学的表現MRを数値的に解くことにより、回路2の電気的挙動が計算される。一般的な説明において既に述べたように、n個の切替素子Tにおいて、回路2の2個の異なる切替状態が存在する。このことは、回路2の通常の数学的表現MRについて、切替素子Tの異なる切替の組み合わせのすべてが個々の全体切替状態SSTを生じさせることを意味する。この場合、各全体切替状態SSTのすべての数学的表現MRの合計が、回路2の包括的な数学的表現MRを形成する。
切替素子T(ダイオード、機械的スイッチ、他の半導体切替素子などであってもよい)の切替状態に応じて、相応に該当する数学的表現MRが、各全体切替状態SSTを計算ユニット3上で計算するために利用される。
図1には、同様に、ここではHILシミュレータの構成要素であってよい計算ユニット3がI/Oインタフェース5を介して物理的プロセス6に接続されており、シミュレーションの枠組みにおいて計算される相応の量の出力により物理的プロセス6に作用し、物理的プロセス6の相応の量を測定することによりデータが得られて、このデータが電気回路2のシミュレーションに導入されることが示されている。
よって、計算ユニット3は、現実世界と直接に相互作用し、計算ユニット3上での電気回路2の計算により、物理的プロセス6との直接の相互作用が生じる。図1に示されている手法は、切替素子Tの切替状態の個々の組み合わせごとに回路2の対応する数学的下位表現MRを導出しなければならないため、極端に集中的なメモリコストを要し、処理が複雑となることが容易に理解される。切替素子Tは各数学的表現MRの要素ではなく、回路2の構造的な変化を生じさせるものであり、各全体切替状態SSTにおける種々の数学的表現MRにより考慮される。
各全体切替状態SSTの数学的表現MRとして例えば状態空間が使用される場合、多数の状態空間表現、すなわち全体切替状態SSTが存在するのと全く同数の状態空間表現が生じる。簡単化のために、以下の式では、実際の全体切替状態を記号ξで表す。このため、時間連続的な状態空間表現は、各切替状態SSTまたはξに対して、次の一般的な形態、すなわち
Figure 0007420803000007
を有する。
上の式で使用されている記号は、ここではマトリクスまたはベクトルであることを示すために太字で記されている。マトリクスA,B,C,Dは、システムマトリクス、入力マトリクス、出力マトリクスおよび透過マトリクスである。状態ベクトルxは、通常、エネルギ蓄積器のすべての状態量、すなわち例えばキャパシタでの電圧およびコイルでの電流を含み、出力ベクトルyは得られたすべての出力量を含み、入力ベクトルuは、通常、すべての電流源および電圧源の値を含む。
既に述べたように、計算ユニット3による回路2のシミュレーションの間、どの切替素子Tが導通状態にあるかまたは阻止状態にあるかにつねに注意が払われなければならない。したがって、計算の際には、どの切替素子Tがどの切替状態SSTまたはξにあるかが監視される必要がある。よってこの場合、後続の計算においては、全体切替状態SSTまたはξに該当する時間連続的な状態空間表現が選択される。つまり、切替素子Tがn個の場合、2個の異なる状態空間表現が存在する。こうした解法には集中的なメモリコストがかかり、特に計算ユニット3がFPGAベース(フィールドプログラマブルゲートアレイベース)で実現されている場合に問題となる。
図2には、電気回路2をシミュレーションするための方法1をどのようにすれば大幅に簡単化できるかが概略的に示されている。図2からは、基本方式と、以下でも詳細に説明する特別な構成と、の双方が見て取れる。ここで適用される方法1は、回路2内の導通している切替素子Tがスイッチコイル7で表され、回路2内の切替素子Tの阻止状態がスイッチトキャパシタ8で表されることを特徴としている。当該措置のみでは、2つの異なる素子間、すなわちスイッチコイル7とスイッチトキャパシタ8との間で往復切替を行わなければならず、このため数学的記述MRの構造的な変動を排除できないという問題が依然として残る。したがって、重要なさらなる特徴は、各切替素子Tのスイッチコイル7およびスイッチトキャパシタ8の電気的挙動が同一構造の時間離散的な切替式iS,kにより記述されることにある。
この場合、切替素子Tを表す同一構造の時間離散的な切替式iS,kを使用すると、回路2のすべての全体切替状態SSTに対する、切替状態に依存しない時間離散的な状態空間表現H,Φ,C,Dが得られる。これを精確にはどのように行うことができるかを、以下で例示的に説明する。この場合、シミュレーションは、回路2のすべての全体切替状態SSTに対する、切替状態に依存しない時間離散的な状態空間表現H,Φ,C,Dに基づいて、計算ユニット3上で実行可能である。スイッチコイル7およびスイッチトキャパシタ8を使用した切替素子Tの等価回路の措置とスイッチコイル7およびスイッチトキャパシタ8の電気的挙動の時間離散的な記述とにより、切替素子Tを表す同一構造の時間離散的な切替式iS,kを形成することができ、ついでこれが切替状態に依存しない時間離散的な状態空間表現H,Φ,C,Dに導入される。結果として、電気回路2の唯一の閉じた表現MRが得られ、全体切替状態SSTごとに異なる数学的表現MRはもはや必要なくなる。これにより、電気回路2をシミュレーションするための方法1が簡単化され、計算ユニット3でこうしたシミュレーションにかかるリソースコストが従来技術から公知の方法に比べてきわめて著しく低減される。
続いては、どのようにしてスイッチコイル7およびスイッチトキャパシタ8の電気的挙動を同一構造の時間離散的な切替式iS,kによって記述することができるかが示される。ここでは、式1の形態の次の関係、すなわち
Figure 0007420803000008
の時間離散化が適用される。ここで、Tは計算ステップ幅であり、γの値の選択によって各離散化プロセスが構成可能となる(γ=0、γ=1/2およびγ=1に対して、フォワードオイラー法、タスティン法およびバックワードオイラー法)。
スイッチコイル7での電流および電圧の挙動について先行して記述された離散化が適用される場合、(式2)すなわち
Figure 0007420803000009
が生じる。ここで、IL,k+1およびGに対して、
Figure 0007420803000010
が成り立つ。
同じ方式にしたがって、スイッチトキャパシタ8の電流とスイッチトキャパシタ8の電圧との間の対応する関係も式3によって記述可能となり、ここでは、導出が、同様に(式3)すなわち
Figure 0007420803000011
によって行われる。ここで、式3におけるIC,k+1およびGに対して、(式3a)すなわち
Figure 0007420803000012
が成り立つ。
スイッチコイル7を通る電流の数学的構造とスイッチトキャパシタ8を通る電流の数学的構造とは、式中に現れるコンダクタンス成分GおよびGが等しく選択される場合に同一構造であることが理解される。よって、真に同一構造の時間離散的な切替式iS,kは、コンダクタンス成分GおよびGが同一に選択される場合、すなわち均一なコンダクタンス成分Gが選択される場合に見いだされる。当該前提条件のもとで、(式4)すなわち
Figure 0007420803000013
が成り立つ。
これにより、同一構造の時間離散的な切替式iS,kまたはiS,k+1に対して、(式5)すなわち
Figure 0007420803000014
が成り立つ。
上掲した時間離散的な式では、もちろん、計算ステップを表すインデクスをシフトさせることもでき、計算ステップk+1を全体にわたって計算ステップkに置換し、内容上同等とすることで、計算ステップk+1に対して示した式5は計算ステップkへと容易にシフトさせることができる。
よって、上述したように、方法1の構成は、切替素子Tを表す同一構造の時間離散的な切替式iS,kが各切替素子Tの導通切替状態および阻止切替状態に対して均一なコンダクタンス成分Gを有し、電流源成分IS,kが切替状態に依存しない時間離散的な状態空間表現H,Φ,C,Dの付加的な入力となり、このため種々の全体切替状態SSTが当該付加的な入力すなわち電流源成分IS,kの制御のみによって調整されることを特徴としている。
図2では、当該電流源成分IS,kは、ISW,kで表され、このことは方法1の改善された構成に理由を有しており、以下でさらに明らかとなるであろう。図2の切替状態に依存しない時間離散的な状態空間表現H,Φ,C,Dの信号流表現から、いずれの場合にも、切替素子Tの切替状態が、専ら状態空間表現の最左方の入力ノードでの付加的な入力(フィードバック路の切替素子の入力ベクトルgも参照)によって制御されることが見て取れる。つまり、切替素子Tのターンオンおよびターンオフは、電流源成分IS,kの適切な選択によって行われる。阻止している切替素子T(off)に対応する値および導通している切替素子T(on)に対応する値は、式6すなわち
Figure 0007420803000015
によって与えられる。
式6から、計算時点k+1での切替素子Tの導通切替状態の電流源成分IS,k+1の値と切替素子Tの阻止切替状態の電流源成分IS,k+1の値とが、計算時点kでの電流源成分IS,kの値に依存することが理解される。式6の関係の導出は、以下に示すように、例えば阻止状態offにつき、式3a、すなわち
Figure 0007420803000016
に基づいて表される。当該導出は、切替素子Tの導通状態onについても同様に、スイッチコイルの時間離散的な電流式に基づいて行われる。
式5および式6は、導通状態で1に等しく阻止状態で0に等しい切替状態変数sを導入することにより、次式6aすなわち
Figure 0007420803000017
として組み合わせることができる。
切替素子Tが、エネルギ蓄積器を備えたそれぞれ1つずつの装置、すなわちスイッチトキャパシタ8およびスイッチコイル7によって置換されることにより、このことに結びついた、回路2のシミュレーションにおける過渡的移行が必然的に生じ、これにより、導通しているまたは阻止している切替素子Tに対する本来所望される定常状態が生じるまでにある程度の時間が経過する。したがって、方法1の発展形態は、切替素子Tの切替状態の交番時の過渡的移行を短縮するために、電流源成分IS,kが付加的なインパルス電流
Figure 0007420803000018
を有し、これにより予制御が実現されることを特徴としている。好ましくは、付加的なインパルス電流
Figure 0007420803000019
は、1回の計算ステップのみではゼロに等しくならず、好適には各切替素子Tの切替時点でのみ作用する。
図3には、付加的なインパルス電流
Figure 0007420803000020
での上述した予制御を実現するために、スイッチコイル7およびスイッチトキャパシタ8を有する切替素子Tのスイッチ等価回路をどのように開発することができるかが示されている。図3のaでは、冒頭に言及した、スイッチコイル7およびスイッチトキャパシタ8を有する切替素子Tの等価回路が、付加的な予制御源、すなわち並列接続された予制御電流源IFF,k+1および直列接続された予制御電圧源VFF,k+1によって補完されている。図3のa,bでは、この場合、切替素子TのL/C等価回路が、均一なコンダクタンス成分Gおよび電流源成分IS,k+1を有する等価回路によって置換されている。また、ノード点Nが予制御電圧源VFF,k+1の前方に配置されており、このことは、予制御源のうちの1つ、すなわち予制御電圧源VFF,k+1または予制御電流源IFF,k+1のいずれかがすべての切替状態においてゼロであるため、容易に可能となる。図3のbから図3のcでは、回路部品のさらなる統合が行われている。図3のbを基礎として、ノードNのノード電流に対して、(式7)、すなわち
Figure 0007420803000021
が成り立つ。
当該式は、図3のcの回路を記述する次式である(式8)、すなわち
Figure 0007420803000022
によって変形可能である。
上掲の式8は、式5と同様の構造を有する。式6aのIS,k+1が下方の式8に導入される場合、図3のbの関係vS,k+1=vSW,k+1-VFF,k+1を使用して、(式9)すなわち
Figure 0007420803000023
が生じ、ここで、インパルス電流
Figure 0007420803000024
に対して、(式10)すなわち
Figure 0007420803000025
が成り立つ。
式10の結果は、次の数学的考察、すなわち
Figure 0007420803000026
により、式9から得られる。
切替素子Tの切替状態が変更された場合、ISW,kがゼロへセットされ、インパルス電流
Figure 0007420803000027
がシミュレーションステップの持続時間にわたって作動される。予制御に必要なインパルスは、式10の種々のインパルス強度により生じる。
切替素子Tのインパルス電流
Figure 0007420803000028
の大きさは、切替素子Tの切替状態の交番時の過渡的移行が完全に回避されるという条件に則して計算される。好ましくは、「重要」と考えられる切替素子T、つまりここでは最大の実際切替頻度または最大の予測切替頻度を有する切替素子Tの電流源成分IS,kに、付加的なインパルス電流
Figure 0007420803000029
が与えられる。
図2には、計算ユニット3において既に、切替状態に依存しない時間離散的な状態空間表現H,Φ,C,Dが示されている。当該切替状態に依存しない時間離散的な状態空間表現H,Φ,C,Dは、回路2に基づいて、スイッチコイル7およびスイッチトキャパシタ8と、離散化アプローチ、すなわち例えば式1による離散化アプローチと、を有する切替素子Tの等価回路を使用して、直接に導出される。容易に理解されるように、まず、通常のシステムマトリクスA,B,C,Dを有する時間連続的な状態空間表現で開始することができる。
上で既に詳細に示したように、切替素子Tはスイッチコイル7およびスイッチトキャパシタ8を含む等価回路によって置換され、離散化アプローチを含む時間連続的な状態空間表現が切替状態に依存しない時間離散的な状態空間表現H,Φ,C,Dへと移行される。図3のcの切替素子Tの等価回路を使用するのみで、後続の、時間連続的でありかつ切替状態に依存しない状態空間表現が、(式11、上に置かれたTはここでは「転置」を意味する)すなわち
Figure 0007420803000030
として生じる。ISWは切替素子TのL/C等価回路の電流源成分の全電流を含み、uは切替素子TのL/C等価回路によって修正された回路2内の他のすべての源を表す。vSWはすべての切替素子電圧を含み、iSWはすべての切替素子電流を含む。出力ベクトルyは、回路2内でシミュレーションの点で関心対象となる他のすべての量を含む。iSWの出力量は、「スイッチロジック」においてすべての切替素子電流および切替素子電圧を評価するために使用される。
式1による離散化アプローチを利用した、式11による時間連続的でありかつ切替状態に依存しない状態空間表現の離散化により、次の関係、すなわち切替状態に依存しない時間離散的な状態空間表現H,Φ,C,Dが、式12(Tはここでは離散化アプローチからの計算ステップ幅である)、すなわち
Figure 0007420803000031
により生じる。
ここで、付加的に、式13、すなわち
Figure 0007420803000032
による関係が成り立つ。
H,Φ,C,Dは、時間離散的なシステムマトリクス、入力マトリクス、出力マトリクスおよび透過マトリクスである。図2では、すべての量の信号流による相互作用が計算ユニット3内にグラフィックによって示されている。関与する量の時間離散的な計算が各量における明示的な式によって行われること、つまり暗示的な計算法によって代数ループが分解されなくてもよいことを示すために、図2の状態空間表現では、数値計算自体によって生じる遅延時間素子9がシンボルによって挿入されている。
図4に種々の切替素子Tの例で、「スイッチロジック」がどのように動作するかが示されている。状態遷移on/offに対しては、各切替素子T内の既存の電流とまったく同様に、切替素子Tの制御入力側gの信号を考慮しなければならない。図4に示されている関係は容易に理解されるものであり、詳細な説明は必要ない。
上述したように、切替素子Tを表す同一構造の時間離散的な切替式iS,k(または予制御が考慮される場合にはiSW,k)は、各切替素子Tの導通切替状態および阻止切替状態に対して均一なコンダクタンス成分Gと、電流源成分IS,k(または予制御が考慮される場合にはISW,k)と、を有する。切替素子Tを表す同一構造の時間離散的な切替式iS,kにおいて均一なコンダクタンス成分Gを実際にはどのように選択すべきか、という問いが提起される。式4の境界条件により、スイッチトキャパシタ8のキャパシタンスの望ましいより小さい値がスイッチコイル7のインダクタンスの同様に望ましいより小さい値に対立していることが示される。
最適化された均一なコンダクタンス成分Gを算定する目的で、方法1は、切替状態に依存しない時間離散的な状態空間表現H,Φ,C,Dから、コンダクタンス成分Gおよび電流源成分IS,kおよび場合によりインパルス電流
Figure 0007420803000033
具体的な選択を使用して、システムマトリクスΦを含む拡張された実際の時間離散的な状態空間表現を取得し、安定性パラメータとしてシステムマトリクスΦから固有値λを計算するように構成されている。固有値λは時間離散的な全体システムのダイナミックな挙動に関する基準となる記述を作成するので、この値は、それ自体で、回路2の安定性およびダイナミックな挙動の評価尺度として好適である。システムマトリクスΦは、ベクトル式として形成される場合、式14、すなわち
Figure 0007420803000034
に示されているように、式9に基づいて取得可能である。
ここで、式15、すなわち
Figure 0007420803000035
による関係が成り立つ。
診断マトリクスSは、各切替素子Tのすべての切替状態sを含む。診断マトリクスGは、個々の各切替素子Tについてのすべての均一なコンダクタンス成分GSiを含む。よって、各切替素子Tに対して、例えば残りの切替素子Tの他のすべての均一なコンダクタンス成分GSiから区別される個々の均一なコンダクタンス成分GSiを選択することができるが、同様に、すべての切替素子Tに対して均一なコンダクタンス成分GSiに同一の値を選択することもできる。切替素子Tが同タイプである場合、特にこれが例えばブリッジ回路の共通のモジュールにおける構成要素である場合、均一なコンダクタンス成分GSiに同一の値を選択することが妥当となりうる。切替素子Tが異なるタイプである場合(または同タイプの切替素子Tであるが、異なるモジュールに組み込まれているかまたは外部から異なって配線されている場合)には、均一なコンダクタンス成分GSiに相互に異なる値を選択することが有意となりうる。式12に記述された状態量の離散化による変換をわかりやすくするために、状態量の記号xに代えて記号wで計算する場合、式12から、次の式16
Figure 0007420803000036
と、式17
Figure 0007420803000037
と、が生じる。
ここから、電流源成分IS,kの計算を含めた一般的な状態空間表現が、(式18)すなわち
Figure 0007420803000038
のように導出される。ここで、(式19)すなわち
Figure 0007420803000039
が成り立つ。
このように拡張された包括的なシステムマトリクスΦから、公知の手法で、固有値λが計算される。コンダクタンス成分Gの値を変化させることにより、相応の評価にかけられるべき種々の固有値コンフィグレーションが取得される。この場合、当該評価に基づいて最適と考えられる固有値コンフィグレーションから、コンダクタンス成分Gにつきどの値の選択が最良であるかの推定が得られる。
方法の有利な発展形態は、所望の基準固有値λRefiが設定され、品質基準Jの計算により、拡張された時間離散的な状態空間表現のシステムマトリクスΦの固有値λと基準固有値λRefiとを使用して、各切替素子Tの導通切替状態および阻止切替状態に対して均一なコンダクタンス成分Gの最良の選択が算定されるように構成されている。
好適には、切替素子Tについて各切替素子Tの導通切替状態および阻止切替状態に対して均一なコンダクタンス成分Gが使用される(式4)という条件のみに則して、スイッチコイル7のインダクタンスおよびスイッチトキャパシタ8のキャパシタンスに可能な限り小さい値を仮定することにより、回路2の各全体切替状態SSTの基準回路として切替状態に依存する時間離散的な状態空間表現が算定されるように、基準固有値λRefiが算定される。ついで、基準回路の切替状態に依存する時間離散的な状態空間表現のシステムマトリクスから、回路2の全体切替状態SST(ここではインデクスiはそれぞれの全体切替状態を表す)ごとに、基準固有値λRefi(ここではインデクスiはそれぞれの固有値を表す)が計算される。拡張された時間離散的な状態空間表現のシステムマトリクスΦの固有値λおよび基準固有値λRefiを使用して品質基準Jを計算することにより、各切替素子Tの導通切替状態および阻止切替状態に対して均一なコンダクタンス成分Gの最良の選択が算定される。
品質基準Jは、例えば、次の計算プロトコルにしたがって算定され(式20)、ここでのインデクスjはすべての全体切替状態SSTに一貫しており、インデクスiはそれぞれの全体切替状態におけるすべての固有値を表す。すなわち
Figure 0007420803000040
である。
当該品質基準Jは、拡張された時間離散的な状態空間表現の固有値λと、基準全体回路の切替状態に依存する時間離散的な状態空間表現のシステムマトリクスの対応する基準固有値λRefiと、の間の差の合計から計算されるダイナミクス偏差の概括的尺度である。拡張された時間離散的な状態空間表現のシステムマトリクスの固有値λと、切替状態に依存する時間離散的な状態空間表現のシステムマトリクスの対応する基準固有値λRefiと、の最大限の近似を達成させるために、ダイナミクス偏差の尺度としてのJが最小化される。この例ではまた、種々の切替状態にわたって、基準回路の拡張された時間離散的な状態空間表現が加算される。
図5には、最後に電気回路2のシミュレーションのための計算ユニット3を含むシミュレータ10、ここではHILシミュレータが示されており、ここで、計算ユニット3には、上述した方法1を計算ユニット3によって実行するためのプログラムがプログラミングされている。I/Oインタフェース5を介して、シミュレータ10は、ここでは物理的プロセス6である制御装置11に接続されている。
1 方法
2 回路
3 計算ユニット
4 数学的表現による回路の記述
5 I/Oインタフェース
6 物理的プロセス
7 スイッチコイル
8 スイッチトキャパシタ
9 遅延時間素子
10 シミュレータ
11 制御装置

Claims (11)

  1. コンピュータである少なくとも1つの計算ユニット(3)に、電気回路(2)のシミュレーションを実行させる方法(1)であって、
    前記電気回路(2)は、導通切替状態または阻止切替状態のいずれかを取りうる切替素子(T)を含む回路部品(L,R,T)を有し、
    前記回路(2)は、数学的表現MRにより記述され、
    前記回路(2)は、全体切替状態(SST)ごとに、前記全体切替状態(SST)を記述する数学的表現MRを前記計算ユニット(3)上で数値的に解くことにより計算される、方法(1)において、
    前記回路(2)内の導通している切替素子(T)は、スイッチコイル(7)により表現され、前記回路(2)内の阻止している切替素子(T)は、スイッチトキャパシタ(8)により表現され、
    前記スイッチコイル(7)および前記スイッチトキャパシタ(8)の電気的挙動は、同一構造の時間離散的な切替式iS,kにより記述され、
    これにより、前記切替素子(T)を表す前記同一構造の時間離散的な切替式iS,kを使用して、前記回路(2)のすべての全体切替状態(SST)に対する、切替状態に依存しない時間離散的な状態空間表現H,Φ,C,Dが取得され、前記回路(2)のすべての全体切替状態(SST)に対する、前記切替状態に依存しない時間離散的な状態空間表現H,Φ,C,Dに基づくシミュレーションは、前記計算ユニット(3)上で行われ、H,Φ,C ,D は、それぞれ状態空間表現における時間離散的なシステムマトリクス、入力マトリクス、出力マトリクスおよび透過マトリクスであることを特徴とする、
    方法(1)。
  2. 前記切替素子(T)を表す前記同一構造の時間離散的な切替式iS,kは、各前記切替素子(T)の導通切替状態および阻止切替状態に対して均一なコンダクタンス成分Gと、前記切替状態に依存しない時間離散的な状態空間表現H,Φ,C,Dの付加的な入力である電流源成分IS,kと、を有し、これにより、種々の全体切替状態(SST)は、前記付加的な入力の制御、すなわち前記電流源成分IS,kの制御のみによって調整される、
    請求項1記載の方法(1)。
  3. 計算時点k+1での、前記切替素子(T)の導通切替状態の電流源成分IS,k+1の値および前記切替素子(T)の阻止切替状態の電流源成分IS,k+1の値は、少なくとも、計算時点kでの電流源成分IS,kの値に依存する、
    請求項2記載の方法(1)。
  4. 前記切替素子(T)の切替状態の交番時の過渡的移行を短縮するために、前記電流源成分IS,kは、付加的なインパルス電流
    Figure 0007420803000041
    を有し、これにより予制御が実現され、インパルス電流
    Figure 0007420803000042
    は、1回の計算ステップにおいてのみゼロに等しくなく、各切替素子(T)の切替時点においてのみ作用する、
    請求項2または3記載の方法(1)。
  5. 前記切替素子(T)の前記インパルス電流
    Figure 0007420803000043
    の大きさは、前記切替素子(T)の切替状態の交番時の過渡的移行が完全に回避されることを基準として計算される、
    請求項4記載の方法(1)。
  6. 最大の実際切替頻度または最大の予測切替頻度を有する切替素子(T)の電流源成分IS,kに、前記付加的なインパルス電流
    Figure 0007420803000044
    が与えられる、
    請求項4または5記載の方法(1)。
  7. 前記切替状態に依存しない時間離散的な状態空間表現H,Φ,C,Dから、前記コンダクタンス成分Gおよび前記電流源成分IS,kおよび前記インパルス電流
    Figure 0007420803000045
    具体的な選択を使用して、システムマトリクスΦを含む、実際の拡張された時間離散的な状態空間表現が取得され、前記システムマトリクスΦから安定性パラメータとして固有値λが計算される、
    請求項4から6までのいずれか1項記載の方法(1)。
  8. 記切替素子につき、各切替素子(T)の導通切替状態および阻止切替状態に対して均一なコンダクタンス成分Gが使用されるという条件に則して、前記スイッチコイルのインダクタンスおよび前記スイッチトキャパシタのキャパシタンスに可能な限り小さい値を仮定することにより、基準回路として、前記回路(2)の全体切替状態ごとに、切替状態に依存する時間離散的な状態空間表現が算定され、
    前記基準回路の前記切替状態に依存する時間離散的な状態空間表現のシステムマトリクスから、前記回路(2)の切替状態ごとに、基準固有値λRefiが計算され、
    前記拡張された時間離散的な状態空間表現のシステムマトリクスの固有値λと前記基準固有値λRefiとを使用した品質基準の計算により、各切替素子(T)の導通切替状態および阻止切替状態に対して均一なコンダクタンス成分Gの最良の選択が算定される、
    請求項7記載の方法(1)。
  9. 品質基準Jとして、ダイナミクス偏差の概括的尺度は、前記拡張された時間離散的な状態空間表現の前記固有値λと前記基準回路の前記切替状態に依存する時間離散的な状態空間表現の対応する前記基準固有値λRefiとの間の差の合計から計算され、
    概括的な安定性パラメータが最小化され、前記基準回路の前記切替状態に依存する時間離散的な状態空間表現の種々の切替状態にわたって加算される、
    請求項8記載の方法(1)。
  10. 電気回路のシミュレーションのための計算ユニットを備えたシミュレータであって、
    前記計算ユニットは、実行される際に請求項1から9までのいずれか1項記載の方法を実行するためのプログラムによってプログラミングされている、
    シミュレータ。
  11. コンピュータプログラムであって、
    計算ユニットにより前記コンピュータプログラムが実行される際に、前記計算ユニットに請求項1から9までのいずれか1項記載の方法実行させるための命令を含む、
    コンピュータプログラム。
JP2021526640A 2018-11-15 2019-11-15 電気回路のシミュレーションのためのコンピュータ実装方法 Active JP7420803B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102018128653.8 2018-11-15
DE102018128653 2018-11-15
PCT/EP2019/081535 WO2020099659A1 (de) 2018-11-15 2019-11-15 Computerimplementiertes verfahren zur simulation einer elektrischen schaltung

Publications (2)

Publication Number Publication Date
JP2022507574A JP2022507574A (ja) 2022-01-18
JP7420803B2 true JP7420803B2 (ja) 2024-01-23

Family

ID=68583436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021526640A Active JP7420803B2 (ja) 2018-11-15 2019-11-15 電気回路のシミュレーションのためのコンピュータ実装方法

Country Status (6)

Country Link
US (1) US20210264084A1 (ja)
EP (1) EP3881216A1 (ja)
JP (1) JP7420803B2 (ja)
CN (1) CN113039548A (ja)
DE (1) DE102019130971A1 (ja)
WO (1) WO2020099659A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023275347A1 (de) * 2021-07-02 2023-01-05 Dspace Gmbh Simulator und verfahren zum betreiben eines simulators
WO2023275348A1 (de) * 2021-07-02 2023-01-05 Dspace Gmbh Simulator und verfahren zum betreiben eines simulators

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020183990A1 (en) 2001-01-11 2002-12-05 Oleg Wasynczuk Circuit simulation
JP2013114512A (ja) 2011-11-29 2013-06-10 Chuo Univ 回路シミュレーション方法、回路シミュレーション装置、および回路シミュレーションプログラム
JP2014178751A (ja) 2013-03-13 2014-09-25 Fuji Electric Co Ltd 電力系統のシミュレーション方法および電力系統シミュレータ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017113594A1 (de) 2017-06-20 2018-12-20 Dspace Digital Signal Processing And Control Engineering Gmbh Computerimplementiertes Verfahren zur Simulation einer elektrischen Gesamtschaltung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020183990A1 (en) 2001-01-11 2002-12-05 Oleg Wasynczuk Circuit simulation
JP2013114512A (ja) 2011-11-29 2013-06-10 Chuo Univ 回路シミュレーション方法、回路シミュレーション装置、および回路シミュレーションプログラム
JP2014178751A (ja) 2013-03-13 2014-09-25 Fuji Electric Co Ltd 電力系統のシミュレーション方法および電力系統シミュレータ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
RAJAGOPALAN, V. et al.,Computer-Aided Analysis of Power Electronic Systems,Proceedings. 14 Annual Conference of Industrial Electronics Society,IEEE,1988年,pp. 528-533,[検索日 2023.08.15],インターネット,URL:https://ieeexplore.ieee.org/document/665738

Also Published As

Publication number Publication date
WO2020099659A1 (de) 2020-05-22
EP3881216A1 (de) 2021-09-22
CN113039548A (zh) 2021-06-25
DE102019130971A1 (de) 2020-05-20
US20210264084A1 (en) 2021-08-26
JP2022507574A (ja) 2022-01-18

Similar Documents

Publication Publication Date Title
Roychoudhury et al. Efficient simulation of hybrid systems: A hybrid bond graph approach
JP7420803B2 (ja) 電気回路のシミュレーションのためのコンピュータ実装方法
Liu et al. A network analysis modeling method of the power electronic converter for hardware-in-the-loop application
CN109101676B (zh) 用于仿真总电路的计算机实现的方法
Kiffe et al. Automated generation of a FPGA-based oversampling model of power electronic circuits
Razzaghi et al. Hardware-in-the-loop validation of an FPGA-based real-time simulator for power electronics applications
Zhao et al. Stability of algorithms for electro-magnetic-transient simulation of networks with switches and non-linear inductors
Abourida et al. Hardware-in-the-loop simulation of electric systems and power electronics on FPGA using physical modeling
JP6197314B2 (ja) 電力系統のシミュレーション方法および電力系統シミュレータ
US10445448B2 (en) Method and system for circuit simulation
Gil et al. SystemC AMS power electronic modeling with ideal instantaneous switches
Langston et al. Analysis of linear interface algorithms for power hardware-in-the-loop simulation
Adler A digital hardware platform for distributed real-time simulation of power electronic systems
Cvetanović et al. On the Applicability of SISO and MIMO Impedance-Based Stability Assessment of DC-DC Interlinking Converters
Tucker Power-Hardware-In-The-Loop (PHIL) Considerations and implementation methods for electrically coupled systems
SKOWRONN et al. Simulation of networks with ideal switches
Zhao Stability and accuracy of electromagnetic transient simulation algorithms
Lavers et al. A new approach for power electronic system modelling using MNA
Zrafi et al. Bond graph based automated modeling of switch-mode power converters using VHDL-AMS
CA3108477A1 (en) Method and system for circuit simulation
Herdem et al. A fast algorithm to compute the steady-state solution of nonlinear circuits by piecewise linearization
Wilson et al. A system simulation technique combining SPICE and SIMULINK tools
Garcia et al. Companion harmonic circuit models for transient studies
Bartel et al. Multirate Schemes
Blinov et al. Transient and Stationary Modes in Electric Power Supplies

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240111

R150 Certificate of patent or registration of utility model

Ref document number: 7420803

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150