JP7420472B2 - ページサイズ認識スケジューリング方法及び非一時的なコンピュータ読取可能記録媒体 - Google Patents

ページサイズ認識スケジューリング方法及び非一時的なコンピュータ読取可能記録媒体 Download PDF

Info

Publication number
JP7420472B2
JP7420472B2 JP2019010095A JP2019010095A JP7420472B2 JP 7420472 B2 JP7420472 B2 JP 7420472B2 JP 2019010095 A JP2019010095 A JP 2019010095A JP 2019010095 A JP2019010095 A JP 2019010095A JP 7420472 B2 JP7420472 B2 JP 7420472B2
Authority
JP
Japan
Prior art keywords
medium
page size
memory
page
memory controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019010095A
Other languages
English (en)
Other versions
JP2019133657A5 (ja
JP2019133657A (ja
Inventor
迪 民 牛
牧 天 張
ソン ヨン 林
宏 忠 ツェン
寅 東 金
栽 坤 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2019133657A publication Critical patent/JP2019133657A/ja
Publication of JP2019133657A5 publication Critical patent/JP2019133657A5/ja
Application granted granted Critical
Publication of JP7420472B2 publication Critical patent/JP7420472B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/02—Editing, e.g. varying the order of information signals recorded on, or reproduced from, record carriers
    • G11B27/031—Electronic editing of digitised analogue information signals, e.g. audio or video signals
    • G11B27/034—Electronic editing of digitised analogue information signals, e.g. audio or video signals on discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Memory System (AREA)

Description

本発明は、一般に媒体のページサイズを判断し、メモリスケジューリングを行うための方法及び装置に関し、特に、不揮発性デュアルインラインメモリモジュール（Ｎｏｎ－Ｖｏｌａｔｉｌｅ Ｄｕａｌ Ｉｎ－Ｌｉｎｅ Ｍｅｍｏｒｙ Ｍｏｄｕｌｅ：ＮＶＤＩＭＭ）のための媒体のページサイズを判断しＮＶＤＩＭＭのスケジューリングを行うための方法及び装置に関する。
次世代メモリインタフェースのトレンドには、メインメモリとして使用される不揮発性メモリ（Ｎｏｎ－Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ：ＮＶＭ）のためのトランザクションベースのインタフェース、可変する読み出し／書き込み（ｒｅａｄ／ｗｒｉｔｅ）タイミング及びデュアルインラインメモリモジュール（Ｄｕａｌ Ｉｎ－ｌｉｎｅ Ｍｅｍｏｒｙ Ｍｏｄｕｌｅ：ＤＩＭＭ）からのフィードバック情報等がある。
例えば、ＪＥＤＥＣ半導体技術協会（Ｊｏｉｎｔ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｅｎｇｉｎｅｅｒｉｎｇ Ｃｏｕｎｃｉｌ Ｓｏｌｉｄ Ｓｔａｔｅ Ｔｅｃｈｎｏｌｏｇｙ Ａｓｓｏｃｉａｔｉｏｎ）の標準であるＮＶＤＩＭＭ－Ｐ、ハイブリッドメモリキューブ（ｈｙｂｒｉｄ ｍｅｍｏｒｙ ｃｕｂｅ：ＨＭＣ）、ＨＰ（Ｈｅｗｌｅｔｔ－Ｐａｃｋａｒｄ）メモリ及びＧｅｎＺコンソーシアムメモリを必要とする。
次世代メモリシステムでは、ＮＶＭ（例：ＮＶＤＩＭＭ）及びダイナミックランダムアクセスメモリ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：ＤＲＡＭ）（例：ＤＩＭＭ）が階層メモリとして同一のトランザクションベースのメモリチャネルに共存する（例：同一のランク又はチャンネル内、異なるチャンネル内等）。
しかしながら、ダブルデータレート（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ：ＤＤＲ）のランダムアクセスメモリ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：ＲＡＭ）（例：第４世代ＤＤＲ（ＤＤＲ４））は、ロウ及びアドレスの制限に基づいて、固定されたページサイズを有する。
ＮＶＤＩＭＭ－Ｐは、このような制限を有さないものの、その代わりに基本となる媒体のページ全体のサイズに依存する。
例えば、ＤＤＲは、ｘ４デバイスの場合は５１２バイトのページサイズ、ｘ８デバイスの場合は１Ｋバイトのページサイズ、ｘ１６デバイスの場合は２Ｋバイトのページサイズなど、固定数のカラムアドレスを有する。
ＮＶＤＩＭＭ－Ｐでは、ロウアドレス及びカラムアドレスの概念がない。
従って、ホストは、データの空間的局所性（ｓｐａｔｉａｌ ｌｏｃａｌｉｔｙ）を利用することができない。
新たなプロトコルは、多様な類型の媒体（例：バックエンド媒体）を支援する。
しかし、ホスト及びメモリコントローラは、媒体の実際のページサイズを知る方法がない。
従って、ホスト及びメモリコントローラは、媒体のページサイズを用いて、ページ認識スケジューリング、最良のバス活用などを行う利益が得られない。
そのため、ＮＶＤＩＭＭが、媒体のページサイズをホストメモリコントローラと共用することを可能にするメカニズムが必要である、という課題が存在する。
米国特許出願公開第２０１１／００３５５４０号明細書
そこで、本発明は上記次世代メモリシステムにおける課題に鑑みてなされたものであって、本発明の目的は、媒体のページサイズを判断して、メモリスケジューリングを向上させるページサイズ認識スケジューリング方法及びその方法を実行し得る非一時的なコンピュータ読取可能記録媒体を提供することにある。
上記目的を達成するためになされた本発明によるページサイズ認識スケジューリング方法は、メモリコントローラにより、媒体のページサイズをＳＰＤ（Ｓｅｒｉａｌ Ｐｒｅｓｅｎｃｅ Ｄｅｔｅｃｔ）データとしてメモリに格納する段階と、前記メモリに格納された前記ＳＰＤ（Ｓｅｒｉａｌ Ｐｒｅｓｅｎｃｅ Ｄｅｔｅｃｔ）データを読み出すことによって、システムの起動中に前記メモリの基本となる媒体のページサイズを読み出す段階と、前記メモリコントローラにより、前記媒体のページの最後の活動（ａｃｔｉｖｉｔｙ）から、前記媒体のページサイズに基づいて設定される所定時間のフレーム内にある場合、前記媒体のページに対する推測的（ｓｐｅｃｕｌａｔｉｖｅ）読み出し動作を行う段階と、
前記メモリコントローラにより、前記媒体のページが、前記媒体のページサイズに基づいて設定される所定の閾値時間の間アイドル状態にある場合、前記媒体のページに対する通常（ｒｅｇｕｌａｒ）読み出し動作を行う段階と、を有し、前記媒体のページサイズをＳＰＤデータとしてメモリに格納する段階は、前記メモリコントローラにより、モードレジスタに格納された前記媒体のページサイズを読み出すためのモードレジスタセットコマンドを用いて、前記媒体のページサイズを判断する段階を含み、複数のトランザクション及び最後のトランザクションからの経過時間に基づいて、前記媒体のページのオープン及びクローズ状態を追跡するために、前記媒体のページサイズを用い、前記媒体のページは、前記媒体のページの最後の活動から、前記媒体のページサイズに基づいて設定される所定時間のフレーム内ではオープンしていると判断され、前記媒体のページが、前記媒体のページサイズに基づいて設定される所定の閾値時間の間アイドル状態にある場合には、クローズしていると判断されることを特徴とする。
上記目的を達成するためになされた本発明による非一時的なコンピュータ読取可能記録媒体は、ページサイズ認識スケジューリング方法をコンピュータで実行させるためのコンピュータプログラムを記録した非一時的なコンピュータ読取可能記録媒体であって、前記コンピュータプログラムは、メモリコントローラにより、モードレジスタに格納された前記媒体のページサイズを読み出すためのモードレジスタセットコマンドを用いて、媒体のページサイズを判断する段階と、前記メモリコントローラにより、前記媒体のページサイズをＳＰＤ（Ｓｅｒｉａｌ Ｐｒｅｓｅｎｃｅ Ｄｅｔｅｃｔ）データとしてメモリに格納する段階と、前記メモリに格納された前記ＳＰＤデータを読み出すことによって、システムの起動中に前記メモリの基本となる媒体のページサイズを読み出す段階と、前記メモリコントローラにより、前記媒体のページの最後の活動（ａｃｔｉｖｉｔｙ）から、前記媒体のページサイズに基づいて設定される所定時間のフレーム内にある場合、前記媒体のページに対する推測的（ｓｐｅｃｕｌａｔｉｖｅ）読み出し動作を行う段階と、前記メモリコントローラにより、前記媒体のページが、前記媒体のページサイズに基づいて設定される所定の閾値時間の間アイドル状態にある場合、前記媒体のページに対する通常読み出し動作を行う段階と、を、前記コンピュータで実行するようにプログラムされ、複数のトランザクション及び最後のトランザクションからの経過時間に基づいて、前記媒体のページのオープン及びクローズ状態を追跡するために、前記媒体のページサイズを用い、前記媒体のページは、前記媒体のページの最後の活動から、前記媒体のページサイズに基づいて設定される所定時間のフレーム内ではオープンしていると判断され、前記媒体のページが、前記媒体のページサイズに基づいて設定される所定の閾値時間の間アイドル状態にある場合には、クローズしていると判断されることを特徴とする。
本発明に係るページサイズ認識スケジューリング方法及び非一時的なコンピュータ読取可能記録媒体によれば、メモリコントローラは、メモリの媒体のページサイズを判断し、これを用いてページサイズ認識メモリスケジューリングを行うことで、バスをよりよく活用し、これに基づいてシステムの性能を向上させることができる。
本発明の一実施形態によるＤＩＭＭに格納されたページサイズを示すブロック図である。 本発明の一実施形態によるモードレジスタに格納された媒体のページサイズの例示図である。 本発明の一実施形態によるメッセージデータに格納された媒体のページサイズの例示図である。 本発明の一実施形態によるページサイズ認識スケジューリングの例示図である。 本発明の一実施形態によるページサイズ認識スケジューリングの例示図である。 本発明の一実施形態による通常読み出し動作の例示図である。 本発明の一実施形態による通常読み出し動作及び推測的読み出し動作の例示図である。 本発明の一実施形態によるページサイズ認識スケジューリング方法を説明するためのフローチャートである。 本発明の一実施形態によるページサイズ認識スケジューリング方法を説明するためのフローチャートである。 本発明の一実施形態によるページサイズ認識スケジューリング方法を説明するためのフローチャートである。
次に、本発明に係るページサイズ認識スケジューリング方法を実施するための形態の具体例を図面を参照しながら説明する。
他の図面に示していたとしても、同一の要素は同一の参照番号として示すことに留意すべきである。
以下の説明で、具体的な構成及び構成要素などの特定の細部事項は、単に本発明による実施形態の全般的な理解を助けるために提供するものである。
従って、本発明の範囲から逸脱することなく、本明細書で説明する実施形態の多様な変形及び修正が行われることは、本発明の技術分野に属する通常の技術者にとって明らかである。
また、説明の明確性及び簡潔性のために、周知の機能及び構成についての説明は省略する。
以下に説明する用語は、本発明の機能を考慮して定義した用語であり、使用者、使用者の意図又は慣習によって異なることがある。
従って、用語の定義は、本明細書の全般にわたる内容に基づいて決定すべきである。
本発明は、多様な変形例及び多様な実施形態を有し、その一部について、図面を参照して以下に詳細に説明する。
しかし、本発明は、実施形態に限定されるものではなく、本発明の範囲内に属する全ての変形例、均等物及び代案を含むことを理解すべきである。
多様な要素を説明するために、第１、第２などの序数を含む用語を使用したとしても、ある構造的な要素がこのような用語により制限されるわけではない。
このような用語は、単に１つの要素を他の要素と区別するためにのみ使用される。
例えば、本発明の範囲から逸脱することなく、第１の構造的要素を第２の構造的要素と指称することができる。
同様に、第２の構造的要素もやはり、第１の構造的要素と指称することができる。
本明細書で使用する「及び／又は」という用語は、１つ以上の関連項目の任意の組み合わせ及び全ての組み合わせを含む。
本明細書で使用する用語は、単に本発明の多様な実施形態を説明するために使用するものであって、本発明を限定しようとするものではない。
単数形態の用語は、文脈上別段の明示がない限り、複数形態の用語も含む。
本発明において、「含む」又は「有する」という用語は、所定の特徴、数字、段階、動作、構造的要素、構成要素、又はこれらの組み合わせの存在を示し、１つ以上の他の特徴、数字、段階、動作、構造的要素、構成要素、又はこれらの組み合わせのさらなる存在や可能性を排除するものではない。
本明細書で使用する全ての用語は、特に定義しない限り、本発明が属する技術分野における通常の技術者が一般的に理解するものと同様の意味を有する。
通常用いられる辞典に定義されているような用語は、関連技術分野における文脈的意味と同様の意味を有すると解釈すべきであり、本発明で明らかに定義しない限り、理想的又は過度に形式的な意味として解釈してはならない。
本発明は、メモリコントローラがメモリ（例：ＮＶＤＩＭＭ－Ｐメモリ）の基本となる媒体のページサイズを判断し、判断した媒体のページサイズを用いて、メモリスケジューリングを向上させるメカニズムに関する。
メモリチャネルを介したＮＶＭ（例：ＮＶＤＩＭＭ）のページサイズ同期化メカニズムは、以下に説明する３つの方法の内の１つによって、ＮＶＭ（例：ＮＶＤＩＭＭ）のバックエンド媒体のページサイズを識別するメモリコントローラを含む。
第１の方法は、メモリのＳＰＤ（Ｓｅｒｉａｌ Ｐｒｅｓｅｎｃｅ Ｄｅｔｅｃｔ）読み出しを通じて、システムの起動中に媒体のページサイズを識別することを含む。
第２の方法は、モードレジスタ読み出しコマンド（ｍｏｄｅ ｒｅｇｉｓｔｅｒ ｒｅａｄ ｃｏｍｍａｎｄ）を介して、媒体のページサイズを識別することを含み、
第３の方法は、メッセージパケットの交換によって、媒体のページサイズを識別することを含む。
メモリコントローラは、メモリスケジューリングの間、媒体のページサイズの識別を用いて、ページサイズ認識メモリスケジューリングを行い、バスをより良く活用することにより、システム性能を向上する。
図１は、本発明の一実施形態によるＤＩＭＭに格納された媒体のページサイズを示すブロック図である。
図１を参照すると、ホスト１００は、メモリコントローラ１０１と、第１のＤＩＭＭ（例：ＤＩＭＭ０）１０５と、第２のＤＩＭＭ（例：ＤＩＭＭ１）１０３と、を含む。
媒体のページサイズは、ＳＰＤデータとして第１のＤＩＭＭ１０５及び第２のＤＩＭＭ１０３に格納される。
メモリコントローラ１０１は、第１のＤＩＭＭ１０５及び第２のＤＩＭＭ１０３に連結される。
本発明の第１の方法は、システムの起動中に、メモリコントローラ１０１が、ＳＰＤ読み出しを通じて媒体のページサイズを読み出すことである。
ここで、ＳＰＤデータは、媒体のページサイズを含む。
メモリコントローラは、起動時にシステム管理バス（Ｓｙｓｔｅｍ Ｍａｎａｇｅｍｅｎｔ Ｂｕｓ：ＳＭＢｕｓ）を介して、ＮＶＤＩＭＭの電気的な消去／プログラムが可能なメモリ（Ｅｌｅｃｔｒｉｃａｌｌｙ－ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｍｅｍｏｒｙ：ＥＥＰＲＯＭ）から媒体のページサイズを読み出す。
例えば、メモリコントローラ１０１は、第１のＤＩＭＭ１０５及び第２のＤＩＭＭ１０３にそれぞれ格納されたＳＰＤデータを読み出すことによって、システムの起動中に第１のＤＩＭＭ１０５及び第２のＤＩＭＭ１０３の媒体のページサイズを読み出す。
図２は、本発明の一実施形態によるモードレジスタに格納された媒体のページサイズの例示図である。
図２を参照すると、モードレジスタは、「ＤＤＲ４」ＳＤＲＡＭ（Ｓｔａｔｉｃ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）に対するＪＥＤＥＣ標準の「ＪＥＳＤ７９－４」のモードレジスタであり得る。
本発明の第２の方法は、モードレジスタ（例：モードレジスタ１（ＭＲ１））に媒体のページサイズを格納することである。
媒体のページサイズは、ＲＦＵ（Ｒｅｓｅｒｖｅｄ ｆｏｒ Ｆｕｔｕｒｅ Ｕｓｅ）アドレス（例：ＢＧ１、Ａ１７、Ａ１３、Ａ５及びＡ６）のうちの任意のアドレスのモードレジスタに格納される。
モードレジスタ内で利用可能な限られたビット数を考慮するように、コーディングを使用する。
メモリコントローラは、モードレジスタに格納された媒体のページサイズを読み出すためのモードレジスタセット（Ｍｏｄｅ Ｒｅｇｉｓｔｅｒ Ｓｅｔ：ＭＲＳ）コマンドを用いて、媒体のページサイズを判断する。
図３は、本発明の一実施形態によるメッセージデータに格納された媒体のページサイズの例示図である。
図３を参照すると、メモリコントローラに対する通常のＲＥＡＤ動作（例：ＸＲＥＡＤ動作等の通常読み出し動作）を示す。
通常のＲＥＡＤ動作には、メモリコントローラがメッセージデータ要求信号（「ＲＥＱＵＥＳＴ ＭＥＳＳＡＧＥ ＤＡＴＡ」ＳＩＧＮＡＬ）３０１（例：通常読み出し信号）をメモリに送信する動作と、メモリコントローラがメモリからＤＩＭＭ上のメッセージデータの準備完了信号（「ＭＥＳＳＡＧＥ ＤＡＴＡ ＲＥＡＤＹ ＯＮ ＤＩＭＭ」ＳＩＧＮＡＬ）３０３（例：ＲＥＡＤＹ信号）を受信する動作と、メモリコントローラがメッセージデータ読み出し信号（「ＲＥＡＤ ＭＥＳＳＡＧＥ ＤＡＴＡ」ＳＩＧＮＡＬ）３０５（例：ＳＥＮＤ信号）をメモリに送信する動作と、メモリコントローラがメモリからメッセージデータ「ＭＥＳＳＡＧＥ ＤＡＴＡ」３０７を受信する動作と、を含む。
ここで、「ＭＥＳＳＡＧＥ ＤＡＴＡ」３０７は、メモリのページサイズを含む。
本発明の第３の方法は、メッセージパケット（例：ＮＶＤＩＭＭ－Ｐメッセージパケット）に媒体のページサイズフィールドを含ませることである。
メモリコントローラは、メッセージパケットから媒体のサイズを読み出す。
図４及び図５は、本発明の一実施形態によるページサイズ認識スケジューリングの例示図である。
図４及び図５を参照すると、本発明は、ページサイズ認識スケジューリングの動作を提供する。
メモリコントローラは、まず、上述の３つの方法のうちの１つを用いて、媒体のページサイズを判断する。
次に、メモリコントローラは、媒体のページ（ＤＲＡＭページに限られない）がオープンしているか、クローズしているかを追跡する。
媒体のページがオープンしているかクローズしているかを識別する場合、メモリコントローラは、チャネル帯域幅をさらによく活用できる。
例えば、メモリコントローラは、複数のトランザクション及び／又は最後のトランザクションからの経過時間に基づいて、媒体のページのオープン及びクローズ状態を追跡するために、媒体のページサイズを用いる。
例えば、一実施形態によると、媒体のページは、媒体のページの最後の活動から所定時間のフレーム内ではオープンしていると判断され、媒体のページが一定期間アイドル状態にある場合には、クローズしていると判断される。
図４及び図５は、媒体のページに関する読み出し動作及び書込み動作が行われる間は、該当媒体のページがオープンしていると判断され、媒体のページに関する読み出し動作や書込み動作がそれ以上存在しない時点以後は、該当媒体のページがクローズしていると判断されることを示す。
ＮＶＤＩＭＭ－Ｐでは、通常読み出し動作及び推測的読み出し動作（ｓｐｅｃｕｌａｔｉｖｅ ｒｅａｄ ｏｐｅｒａｔｉｏｎ）（例：ＳＲＥＡＤ動作）の２つの読み出し動作が可能である。
通常読み出し動作は、ハンドシェイク通信（ｈａｎｄｓｈａｋｅ ｃｏｍｍｕｎｉｃａｔｉｏｎ）を必要とし、非決定性タイミングを使用し、バス活用度が低く、読み出しレイテンシが高い。
推測的読み出し動作は、最初の応答のために決定性タイミングを使用し、データが有効でない場合（例：ミスの発生）、読み出し準備応答を待ち、バス活用度が高く、読み出しレイテンシが高いか又は低い。
メモリコントローラは、ページのオープン／クローズ状態を完全に追跡してもよく、しなくてもよい。
メモリコントローラが、ＮＶＤＩＭＭ内のページ管理を認識する場合は、オープン／クローズ状態を完全に追跡する。
しかし、内部ＤＩＭＭの構成／メカニズムに関する情報は入手できないことがある。
メモリコントローラが、ＮＶＤＩＭＭ内のページ管理を認識できない場合は、アクセスパターン、アクセスタイミング情報などの情報を用いることにより、ページのオープン／クローズ状態を予測する。
即ち、メモリコントローラは、媒体のページがオープしているかクローズしているかを追跡して、ページサイズ認識スケジューリングを行い、スケジューリングのために媒体のページのオープン又はクローズ状態を用いることによって、バス活用度及びシステム性能を向上させる。
例えば、メモリコントローラは、オープンしている媒体のページ内のデータに対しては、推測的読み出し信号を送信し、クローズしている媒体のページ内のデータに対しては、通常読み出し信号を送信する。
推測的読み出し動作及び通常読み出し動作は、ＮＶＤＩＭＭ－Ｐ標準の一部であるが、それらの使用法はメモリのページサイズ及びオープン／クローズ状態に合わせて調整するものではない。
一実施形態による媒体のページは、媒体のページの最後の活動から所定時間のフレーム内ではオープンしていると判断される。
一実施形態による媒体のページは、媒体のページが一定期間アイドル状態にある場合、クローズしていると判断される。
ページのオープン／クローズ状態を誤って追跡しても、これはホスト上のデータの正確性には何の影響も与えない。
単に性能上の不利益があるのみである。しかし、全体的な性能は、一度に１つの読み出し動作のみを用いる場合よりも優れている。
図６は、本発明の一実施形態による通常読み出し動作の例示図である。
図６を参照すると、第１の通常読み出し信号６０１が、メモリコントローラによりメモリに送信される。
第１の通常読み出し信号６０１に関する第１のＲＥＡＤＹ信号６０３は、メモリコントローラによりメモリから受信される。
次に、メモリコントローラは、第１のＲＥＡＤＹ信号６０３に関する第１のＳＥＮＤ信号６０５をメモリに送信し、第１のＳＥＮＤ信号６０５に関する第１のＤＡＴＡ６０７をメモリから受信する。
第２の通常読み出し信号６０９が、メモリコントローラによりメモリに送信される。
第２の通常読み出し信号６０９に関する第２のＲＥＡＤＹ信号６１１は、メモリコントローラによりメモリから受信される。
次に、メモリコントローラは、第２のＲＥＡＤＹ信号６１１に関する第２のＳＥＮＤ信号６１３をメモリに送信し、第２のＳＥＮＤ信号６１３に関する第２のＤＡＴＡ６１５をメモリから受信する。
第３の通常読み出し信号６１７が、メモリコントローラによりメモリに送信される。
第３の通常読み出し信号６１７に関する第３のＲＥＡＤＹ信号６１９は、メモリコントローラによりメモリから受信される。
次に、メモリコントローラは、第３のＲＥＡＤＹ信号６１９に関する第３のＳＥＮＤ信号６２１をメモリに送信し、第３のＳＥＮＤ信号６２１に関する第３のＤＡＴＡ６２３をメモリから受信する。
図７は、本発明の一実施形態による通常読み出し動作及び推測的読み出し動作の例示図である。
図７を参照すると、通常読み出し信号７０１がメモリコントローラによりメモリに送信される。
通常読み出し信号７０１に関するＲＥＡＤＹ信号７０３は、メモリコントローラによりメモリから受信される。
次に、メモリコントローラは、ＲＥＡＤＹ信号７０３に関するＳＥＮＤ信号７０５をメモリに送信し、ＳＥＮＤ信号７０５に関する第１のＤＡＴＡ７０７をメモリから受信する。
第１の推測的読み出し信号７０９が、メモリコントローラによりメモリに送信される。
媒体のページがオープンしていると判断されたため、メモリコントローラは、メモリからＲＥＡＤＹ信号を受信する必要なく、又はメモリからＲＥＡＤＹ信号を受信した後、ＳＥＮＤ信号をメモリに送信する必要なく、メモリから第２のＤＡＴＡ７１１を受信する。
従って、バス活用度及びシステム性能が向上する。
第２の推測的読み出し信号７１３が、メモリコントローラによりメモリに送信される。
媒体のページがオープンしていると判断されたため、メモリコントローラは、メモリからＲＥＡＤＹ信号を受信する必要なく、又はメモリからＲＥＡＤＹ信号を受信した後、ＳＥＮＤ信号をメモリに送信する必要なく、メモリから第３のＤＡＴＡ７１５を受信する。
従って、バス活用度及びシステム性能が向上する。
図８は、本発明の一実施形態によるページサイズ認識スケジューリング方法を説明するためのフローチャートである。
図８を参照すると、まず、段階Ｓ８０１において、媒体のページサイズがＳＰＤデータとしてメモリに格納される。
次に、段階Ｓ８０３において、メモリコントローラによって、システムの起動中に、メモリに格納されたＳＰＤデータから媒体のページサイズを読み出す。
次に、段階Ｓ８０５において、媒体のページがオープンしているかクローズしているかを判断する。
媒体のページがオープンしていると判断される場合、段階Ｓ８０７で推測的読み出し動作を行う。
媒体のページがクローズしていると判断される場合、段階Ｓ８０９で通常読み出し動作を行う。
一実施形態によれば、図８の方法は、非一時的なコンピュータ読み取り可能な媒体で行うことが可能である。
図９は、本発明の一実施形態によるページサイズ認識スケジューリング方法を説明するためのフローチャートである。
図９を参照すると、まず、段階Ｓ９０１において、媒体のページサイズがメモリレジスタに格納される。
次に、段階Ｓ９０３において、メモリコントローラによって、モードレジスタセットコマンドを用いて、メモリレジスタから媒体のページサイズを読み出す。
次に、段階Ｓ９０５において、媒体のページがオープンしているかクローズしているかを判断する。
媒体のページがオープンしていると判断される場合、段階Ｓ９０７で推測的読み出し動作を行う。
媒体のページがクローズしていると判断される場合、段階Ｓ９０９で通常読み出し動作を行う。
一実施形態によれば、図９の方法は、非一時的なコンピュータ読み取り可能な媒体で行うことが可能である。
図１０は、本発明の一実施形態によるページサイズ認識スケジューリング方法を説明するためのフローチャートである。
図１０を参照すると、まず、段階１００１において媒体のページサイズをメッセージパケットに含ませる。
次に、段階Ｓ１００３において、メモリコントローラによって、メッセージパケットから媒体のページサイズを読み出す。
次に、段階Ｓ１００５において、媒体のページがオープンしているかクローズしているかを判断する。
媒体のページがオープンしていると判断される場合、段階Ｓ１００７で推測的読み出し動作を行う。
媒体のページがクローズしていると判断される場合、段階Ｓ１００９で通常読み出し動作を行う。
一実施形態によれば、図１０の方法は、非一時的なコンピュータ読み取り可能な媒体で行うことが可能である。
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
１００ ホスト
１０１ メモリコントローラ
１０３ 第２のＤＩＭＭ
１０５ 第１のＤＩＭＭ

Claims (8)

  1. メモリコントローラにより、媒体のページサイズをＳＰＤ（Ｓｅｒｉａｌ Ｐｒｅｓｅｎｃｅ Ｄｅｔｅｃｔ）データとしてメモリに格納する段階と、
    前記メモリに格納された前記ＳＰＤ（Ｓｅｒｉａｌ Ｐｒｅｓｅｎｃｅ Ｄｅｔｅｃｔ）データを読み出すことによって、システムの起動中に前記メモリの基本となる媒体のページサイズを読み出す段階と、
    前記メモリコントローラにより、前記媒体のページの最後の活動（ａｃｔｉｖｉｔｙ）から、前記媒体のページサイズに基づいて設定される所定時間のフレーム内にある場合、前記媒体のページに対する推測的（ｓｐｅｃｕｌａｔｉｖｅ）読み出し動作を行う段階と、
    前記メモリコントローラにより、前記媒体のページが、前記媒体のページサイズに基づいて設定される所定の閾値時間の間アイドル状態にある場合、前記媒体のページに対する通常（ｒｅｇｕｌａｒ）読み出し動作を行う段階と、を有し、
    前記媒体のページサイズをＳＰＤデータとしてメモリに格納する段階は、前記メモリコントローラにより、モードレジスタに格納された前記媒体のページサイズを読み出すためのモードレジスタセットコマンドを用いて、前記媒体のページサイズを判断する段階を含み、
    複数のトランザクション及び最後のトランザクションからの経過時間に基づいて、前記媒体のページのオープン及びクローズ状態を追跡するために、前記媒体のページサイズを用い、
    前記媒体のページは、前記媒体のページの最後の活動から、前記媒体のページサイズに基づいて設定される所定時間のフレーム内ではオープンしていると判断され、
    前記媒体のページが、前記媒体のページサイズに基づいて設定される所定の閾値時間の間アイドル状態にある場合には、クローズしていると判断されることを特徴とするページサイズ認識スケジューリング方法。
  2. 前記媒体のページサイズを読み出す段階は、前記メモリコントローラによって、システム管理バス（ＳＭＢｕｓ）を介して前記媒体のページサイズを読み出す段階を含むことを特徴とする請求項１に記載のページサイズ認識スケジューリング方法。
  3. 前記媒体のページサイズを判断する段階は、メモリによって、前記媒体のページサイズをメッセージパケットに含ませる段階と、
    前記メモリコントローラによって、前記メッセージパケットから前記媒体のページサイズを読み出す段階と、を含むことを特徴とする請求項１に記載のページサイズ認識スケジューリング方法。
  4. 前記メモリは、不揮発性メモリ（ＮＶＭ）であり、
    前記ＮＶＭは、不揮発性デュアルインラインメモリモジュール（ＮＶＤＩＭＭ）、ＪＥＤＥＣ半導体技術協会のＮＶＤＩＭＭ－Ｐ標準のＮＶＤＩＭＭ、ハイブリッドメモリキューブ（ＨＭＣ）、ＨＰメモリ、ＧｅｎＺコンソーシアムメモリ、及びＮＶＤＩＭＭの電気的な消去及びプログラムが可能なＲＯＭ（ＮＶＤＩＭＭ ＥＥＰＲＯＭ）の内の１つであることを特徴とする請求項１に記載のページサイズ認識スケジューリング方法。
  5. ページサイズ認識スケジューリング方法をコンピュータで実行させるためのコンピュータプログラムを記録した非一時的なコンピュータ読取可能記録媒体であって、
    前記コンピュータプログラムは、
    メモリコントローラにより、モードレジスタに格納された前記媒体のページサイズを読み出すためのモードレジスタセットコマンドを用いて、媒体のページサイズを判断する段階と、
    前記メモリコントローラにより、前記媒体のページサイズをＳＰＤ（Ｓｅｒｉａｌ Ｐｒｅｓｅｎｃｅ Ｄｅｔｅｃｔ）データとしてメモリに格納する段階と、
    前記メモリに格納された前記ＳＰＤデータを読み出すことによって、システムの起動中に前記メモリの基本となる媒体のページサイズを読み出す段階と、
    前記メモリコントローラにより、前記媒体のページの最後の活動（ａｃｔｉｖｉｔｙ）から、前記媒体のページサイズに基づいて設定される所定時間のフレーム内にある場合、前記媒体のページに対する推測的（ｓｐｅｃｕｌａｔｉｖｅ）読み出し動作を行う段階と、
    前記メモリコントローラにより、前記媒体のページが、前記媒体のページサイズに基づいて設定される所定の閾値時間の間アイドル状態にある場合、前記媒体のページに対する通常読み出し動作を行う段階と、を、前記コンピュータで実行するようにプログラムされ、
    複数のトランザクション及び最後のトランザクションからの経過時間に基づいて、前記媒体のページのオープン及びクローズ状態を追跡するために、前記媒体のページサイズを用い、
    前記媒体のページは、前記媒体のページの最後の活動から、前記媒体のページサイズに基づいて設定される所定時間のフレーム内ではオープンしていると判断され、
    前記媒体のページが、前記媒体のページサイズに基づいて設定される所定の閾値時間の間アイドル状態にある場合には、クローズしていると判断されることを特徴とする非一時的なコンピュータ読取可能記録媒体。
  6. 前記媒体のページサイズを読み出す段階は、前記メモリコントローラによって、システム管理バス（ＳＭＢｕｓ）を介して前記媒体のページサイズを読み出す段階を含むことを特徴とする請求項５に記載の非一時的なコンピュータ読取可能記録媒体。
  7. 前記媒体のページサイズを判断する段階は、前記メモリによって、前記媒体のページサイズをメッセージパケットに含ませる段階と、前記メモリコントローラによって、前記メッセージパケットから前記媒体のページサイズを読み出す段階と、を含むことを特徴とする請求項５に記載の非一時的なコンピュータ読取可能記録媒体。
  8. 前記メモリは、不揮発性メモリ（ＮＶＭ）であり、
    前記ＮＶＭは、不揮発性デュアルインラインメモリモジュール（ＮＶＤＩＭＭ）、ＪＥＤＥＣ半導体技術協会のＮＶＤＩＭＭ－Ｐ標準のＮＶＤＩＭＭ、ハイブリッドメモリキューブ（ＨＭＣ）、ＨＰメモリ、ＧｅｎＺコンソーシアムメモリ、及びＮＶＤＩＭＭの電気的な消去及びプログラムが可能なＲＯＭ（ＮＶＤＩＭＭ ＥＥＰＲＯＭ）の内の１つであることを特徴とする請求項５に記載の非一時的なコンピュータ読取可能記録媒体。
JP2019010095A 2018-01-29 2019-01-24 ページサイズ認識スケジューリング方法及び非一時的なコンピュータ読取可能記録媒体 Active JP7420472B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862623295P 2018-01-29 2018-01-29
US62/623,295 2018-01-29
US15/949,934 2018-04-10
US15/949,934 US11029879B2 (en) 2018-01-29 2018-04-10 Page size synchronization and page size aware scheduling method for non-volatile memory dual in-line memory module (NVDIMM) over memory channel

Publications (3)

Publication Number Publication Date
JP2019133657A JP2019133657A (ja) 2019-08-08
JP2019133657A5 JP2019133657A5 (ja) 2022-01-27
JP7420472B2 true JP7420472B2 (ja) 2024-01-23

Family

ID=67392159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019010095A Active JP7420472B2 (ja) 2018-01-29 2019-01-24 ページサイズ認識スケジューリング方法及び非一時的なコンピュータ読取可能記録媒体

Country Status (5)

Country Link
US (1) US11029879B2 (ja)
JP (1) JP7420472B2 (ja)
KR (1) KR102390156B1 (ja)
CN (1) CN110097898B (ja)
TW (1) TWI761655B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11157412B2 (en) * 2019-11-25 2021-10-26 Micron Technology, Inc. Read commands based on row status prediction

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060233030A1 (en) 2005-04-14 2006-10-19 Micron Technology, Inc. System and method for enhanced mode register definitions
JP2007323113A (ja) 2006-05-30 2007-12-13 Oki Electric Ind Co Ltd メモリ制御回路
JP2010537310A (ja) 2007-08-22 2010-12-02 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 投機的なプリチャージの検出
US20140068154A1 (en) 2012-09-06 2014-03-06 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2015056171A (ja) 2013-09-13 2015-03-23 株式会社東芝 メモリシステムおよび情報処理装置
JP2017503266A (ja) 2014-01-07 2017-01-26 アップル インコーポレイテッド フラッシュメモリ内に記憶されたデータの推測的プリフェッチ
JP2017220237A (ja) 2016-06-08 2017-12-14 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． メモリモジュール、これを含むシステム及びその動作方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006244696A (ja) * 1996-08-08 2006-09-14 Ricoh Co Ltd 光学式記録ディスクドライブ装置に用いるデータ処理装置
US5848025A (en) * 1997-06-30 1998-12-08 Motorola, Inc. Method and apparatus for controlling a memory device in a page mode
US6219765B1 (en) * 1998-08-03 2001-04-17 Micron Technology, Inc. Memory paging control apparatus
US6799257B2 (en) * 2002-02-21 2004-09-28 Intel Corporation Method and apparatus to control memory accesses
US6895475B2 (en) * 2002-09-30 2005-05-17 Analog Devices, Inc. Prefetch buffer method and apparatus
US7020762B2 (en) * 2002-12-24 2006-03-28 Intel Corporation Method and apparatus for determining a dynamic random access memory page management implementation
US7562271B2 (en) 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
US8116294B2 (en) 2007-01-31 2012-02-14 Broadcom Corporation RF bus controller
EP2020795B1 (en) * 2007-08-03 2017-11-22 Nokia Solutions and Networks Oy Method and network equipment for maintaining a media stream through another network equipment while suspending an associated media stream connection in a communication network
EP2286412A1 (en) 2007-12-21 2011-02-23 Rambus Inc. Flash memory timing pre-characterization for use in ormal operation
US8301912B2 (en) * 2007-12-31 2012-10-30 Sandisk Technologies Inc. System, method and memory device providing data scrambling compatible with on-chip copy operation
EP2200029A1 (en) * 2008-12-22 2010-06-23 ST-NXP Wireless France Method and device for storing and transferring paged data, in particular paged code in a virtual memory mechanism
KR20110113420A (ko) * 2010-04-09 2011-10-17 삼성전자주식회사 저장 매체에 데이터를 저장하는 방법, 그를 이용한 데이터 저장 장치, 및 그것을 포함한 시스템
US9779020B2 (en) * 2011-02-08 2017-10-03 Diablo Technologies Inc. System and method for providing an address cache for memory map learning
JP5983019B2 (ja) * 2012-05-17 2016-08-31 ソニー株式会社 制御装置、記憶装置、記憶制御方法
US8882229B2 (en) 2013-02-28 2014-11-11 Hewlett-Packard Development Company, L.P. Media width-based calibration pattern placement
US10102148B2 (en) * 2013-06-13 2018-10-16 Microsoft Technology Licensing, Llc Page-based compressed storage management
US9763903B2 (en) * 2013-10-22 2017-09-19 Steven Hoffman Compositions and methods for treating intestinal hyperpermeability
US20150347151A1 (en) 2014-05-28 2015-12-03 Diablo Technologies Inc. System and method for booting from a non-volatile memory
US9747229B1 (en) 2014-07-03 2017-08-29 Pure Storage, Inc. Self-describing data format for DMA in a non-volatile solid-state storage
JP2016143085A (ja) 2015-01-29 2016-08-08 株式会社東芝 装置及び方法
KR102274038B1 (ko) 2015-08-03 2021-07-09 삼성전자주식회사 백업 기능을 갖는 메모리 모듈
KR102430561B1 (ko) * 2015-09-11 2022-08-09 삼성전자주식회사 듀얼 포트 디램을 포함하는 메모리 모듈
US10031674B2 (en) 2015-10-07 2018-07-24 Samsung Electronics Co., Ltd. DIMM SSD addressing performance techniques
WO2017066601A1 (en) * 2015-10-16 2017-04-20 Huang Yiren Ronnie Method and apparatus for providing hybrid mode to access ssd drive
US10437486B2 (en) * 2016-05-24 2019-10-08 Samsung Electronics Co., Ltd. Method and apparatus for tenant-aware storage sharing platform
US10101935B2 (en) * 2016-06-03 2018-10-16 Samsung Electronics Co., Ltd. System and method for providing expandable and contractible memory overprovisioning
US10482043B2 (en) * 2016-08-29 2019-11-19 Advanced Micro Devices, Inc. Nondeterministic memory access requests to non-volatile memory
US10191689B2 (en) * 2016-12-29 2019-01-29 Intel Corporation Systems and methods for page management using local page information
US20180188988A1 (en) * 2017-01-04 2018-07-05 Qualcomm Incorporated Partial page access in a low power memory system

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060233030A1 (en) 2005-04-14 2006-10-19 Micron Technology, Inc. System and method for enhanced mode register definitions
JP2007323113A (ja) 2006-05-30 2007-12-13 Oki Electric Ind Co Ltd メモリ制御回路
JP2010537310A (ja) 2007-08-22 2010-12-02 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 投機的なプリチャージの検出
US20140068154A1 (en) 2012-09-06 2014-03-06 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2015056171A (ja) 2013-09-13 2015-03-23 株式会社東芝 メモリシステムおよび情報処理装置
JP2017503266A (ja) 2014-01-07 2017-01-26 アップル インコーポレイテッド フラッシュメモリ内に記憶されたデータの推測的プリフェッチ
JP2017220237A (ja) 2016-06-08 2017-12-14 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． メモリモジュール、これを含むシステム及びその動作方法

Also Published As

Publication number Publication date
CN110097898B (zh) 2022-10-18
CN110097898A (zh) 2019-08-06
KR20190092239A (ko) 2019-08-07
JP2019133657A (ja) 2019-08-08
US20190235788A1 (en) 2019-08-01
US11029879B2 (en) 2021-06-08
TWI761655B (zh) 2022-04-21
TW201933118A (zh) 2019-08-16
KR102390156B1 (ko) 2022-04-25

Similar Documents

Publication Publication Date Title
US11790981B2 (en) Method of performing internal processing operation of memory device
US9653141B2 (en) Method of operating a volatile memory device and a memory controller
US20170322726A1 (en) Non-deterministic memory protocol
KR101893895B1 (ko) 메모리 시스템 및 그 동작 제어 방법
US10957413B2 (en) Shared error check and correct logic for multiple data banks
US20140237177A1 (en) Memory module and memory system having the same
KR20160122483A (ko) 메모리 시스템, 메모리 모듈 및 메모리 모듈의 동작 방법
US11256568B2 (en) Memory management systems and methods
JP2006309757A (ja) メモリーに送るコマンドの選択方法、メモリーコントローラー、コンピュータシステム
CN108139994B (zh) 内存访问方法及内存控制器
JP2008210088A (ja) メモリコントローラ、半導体メモリのアクセス制御方法およびシステム
US20170147230A1 (en) Memory device and memory system having heterogeneous memories
JP7420472B2 (ja) ページサイズ認識スケジューリング方法及び非一時的なコンピュータ読取可能記録媒体
JP5464527B2 (ja) 不揮発性メモリの読み出し動作変更
KR101861647B1 (ko) 메모리 시스템 및 그 리프레시 제어 방법
US20230410875A1 (en) Memory device and defense method thereof
US20180005672A1 (en) Memory apparatus and operating method thereof
CN108027765B (zh) 一种内存访问方法以及计算机系统
US20190096459A1 (en) Memory devices for performing multiple write operations and operating methods thereof
Khalifa et al. A novel memory controller architecture
JP5676169B2 (ja) フラッシュｒｏｍエミュレータおよびデータ制御方法
KR20230082529A (ko) 리프레쉬 동작에서 파워 노이즈를 감소시킨 메모리 장치 및 그 동작방법
CN117789785A (zh) 存储器件及其操作方法
M'zah et al. Refresh-aware DDR3 barrel memory controller with deterministic functionality
US20160124797A1 (en) Memory Bus Error Signal

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240111

R150 Certificate of patent or registration of utility model

Ref document number: 7420472

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150