JP7412233B2 - Motor control circuit and power window device - Google Patents
Motor control circuit and power window device Download PDFInfo
- Publication number
- JP7412233B2 JP7412233B2 JP2020042398A JP2020042398A JP7412233B2 JP 7412233 B2 JP7412233 B2 JP 7412233B2 JP 2020042398 A JP2020042398 A JP 2020042398A JP 2020042398 A JP2020042398 A JP 2020042398A JP 7412233 B2 JP7412233 B2 JP 7412233B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- potential
- terminal
- motor
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 description 53
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Window Of Vehicle (AREA)
- Control Of Direct Current Motors (AREA)
Description
本発明は、モータ制御回路およびパワーウィンドウ装置に関する。 The present invention relates to a motor control circuit and a power window device.
モータが有する第1端子の電位と、モータが有する第2端子の電位との差(高低関係)に応じて、モータの回転を制御する技術が知られている。当該技術においては、第1端子および第2端子の一方の電位を同他方の電位より高くすることでモータを正転させ、第1端子および第2端子の一方の電位を同他方の電位より低くすることでモータを逆転させる。 2. Description of the Related Art A technique is known in which the rotation of a motor is controlled according to the difference (level relationship) between the potential of a first terminal of the motor and the potential of a second terminal of the motor. In this technology, the motor is rotated in the normal direction by making the potential of one of the first terminal and the second terminal higher than the potential of the other terminal, and the potential of one of the first terminal and the second terminal is made lower than the potential of the other terminal. This will reverse the motor.
また、モータがパワーウィンドウ装置の窓を開閉制御するものである場合、モータの回転の制御の停止時に外的圧力によって窓が開かないように、モータをロックすることが好ましい。モータのロックは、第1端子の電位と第2端子の電位とを同一とすることで実現される。 Further, when the motor is used to control opening and closing of a window of a power window device, it is preferable to lock the motor so that the window does not open due to external pressure when control of rotation of the motor is stopped. Locking of the motor is achieved by making the potential of the first terminal and the potential of the second terminal the same.
モータをロックさせる技術として、特許文献1に開示されている技術が挙げられる。特許文献1に開示されている直流モータ制御回路は、リレーの切り替えによって、直流モータの両端子間をショートさせることで、この直流モータをロックさせるものである。
As a technique for locking a motor, there is a technique disclosed in
リレーは、寿命に制約があり、劣化し易い。このため、特許文献1に開示されている直流モータ制御回路においては、リレーの劣化に起因して、直流モータのロックに不具合が生じる虞があるという問題が発生する。
Relays have a limited lifespan and are prone to deterioration. Therefore, in the DC motor control circuit disclosed in
本発明の一態様は、モータのロックに不具合が生じる虞を低減させることを目的とする。 An object of one aspect of the present invention is to reduce the possibility that a problem will occur in locking a motor.
本発明の態様1に係るモータ制御回路は、モータが有する第1端子の電位と、前記モータが有する第2端子の電位との差に応じて、前記モータの回転を制御する回転制御を行う制御回路と、前記回転制御の停止状態において、所定電位の信号を生成し、生成した前記信号を前記第1端子および前記第2端子の少なくとも一方に対して供給することによって、前記第1端子の電位と前記第2端子の電位とを同一とするモータロック回路とを備えており、前記制御回路は、前記回転制御を開始させる信号を生成する制御ドライバを有しており、前記モータロック回路が前記第1端子の電位と前記第2端子の電位とを同一としている状態において、前記制御ドライバは停止される。
A motor control circuit according to
前記の構成によれば、リレーを用いることなく、モータのロックを実現することができるため、モータのロックに不具合が生じる虞を低減させることが可能となる。 According to the above configuration, the motor can be locked without using a relay, so it is possible to reduce the possibility that a problem will occur in the motor lock.
また、前記の構成によれば、モータのロック時において、制御ドライバは停止される。モータロック回路の駆動を開始させる信号を生成する回路(駆動トリガ回路)の消費電力を、制御ドライバの消費電力より小さくすることによって、モータのロック時におけるモータ制御回路の低消費電力化が可能となる。 Further, according to the above configuration, the control driver is stopped when the motor is locked. By making the power consumption of the circuit that generates the signal that starts driving the motor lock circuit (drive trigger circuit) smaller than the power consumption of the control driver, it is possible to reduce the power consumption of the motor control circuit when the motor is locked. Become.
本発明の態様2に係るモータ制御回路において、前記制御回路は、前記回転制御において、前記第1端子の電位および前記第2端子の電位の一方を第1電位とすると共に、前記第1端子の電位および前記第2端子の電位の他方を前記第1電位より低い第2電位とし、前記所定電位は、前記第1電位である。
In the motor control circuit according to
前記の構成によれば、第1端子の電位および第2端子の電位を第1電位とすることによって、モータのロックを実現することができる。 According to the above configuration, the motor can be locked by setting the potential of the first terminal and the potential of the second terminal to the first potential.
本発明の態様3に係るモータ制御回路において、前記モータロック回路は、第1トランジスタ、第2トランジスタ、第3トランジスタ、および第4トランジスタを有しており、前記第1トランジスタの第1端は、前記モータロック回路の駆動を開始させる信号を生成する駆動トリガ回路と接続されており、前記第1トランジスタの第2端は、第2電位側の電源と接続されており、前記第1トランジスタの第3端は、前記第2トランジスタの第1端と接続されており、前記第2トランジスタの第2端は、第1電位側の電源と接続されており、前記第2トランジスタの第3端は、前記第3トランジスタの第1端および前記第4トランジスタの第1端と接続されており、前記第3トランジスタの第2端は、前記第1電位側の電源と接続されており、前記第3トランジスタの第3端は、前記第1端子と接続されており、前記第4トランジスタの第2端は、前記第1電位側の電源と接続されており、前記第4トランジスタの第3端は、前記第2端子と接続されている。
In the motor control circuit according to
前記の構成によれば、所定電位が第1電位であるモータロック回路を実現することができる。 According to the above configuration, it is possible to realize a motor lock circuit in which the predetermined potential is the first potential.
本発明の態様4に係るモータ制御回路において、前記第3トランジスタは、前記回転制御において、前記第1端子の電位を制御し、前記第4トランジスタは、前記回転制御において、前記第2端子の電位を制御する。
In the motor control circuit according to
前記の構成によれば、第3トランジスタおよび第4トランジスタを、回転制御とモータのロックとで兼用することができるため、トランジスタの総数を削減することができる。 According to the above configuration, the third transistor and the fourth transistor can be used for both rotation control and motor locking, so the total number of transistors can be reduced.
本発明の態様5に係るモータ制御回路において、前記制御回路は、前記回転制御において、前記第1端子の電位および前記第2端子の電位の一方を第1電位とすると共に、前記第1端子の電位および前記第2端子の電位の他方を前記第1電位より低い第2電位とし、前記所定電位は、前記第2電位である。
In the motor control circuit according to
前記の構成によれば、第1端子の電位および第2端子の電位を第2電位とすることによって、モータのロックを実現することができる。 According to the above configuration, the motor can be locked by setting the potential of the first terminal and the potential of the second terminal to the second potential.
本発明の態様6に係るモータ制御回路において、前記モータロック回路は、第1トランジスタ、第2トランジスタ、第3トランジスタ、第4トランジスタ、および第5トランジスタを有しており、前記第1トランジスタの第1端は、前記モータロック回路の駆動を開始させる信号を生成する駆動トリガ回路と接続されており、前記第1トランジスタの第2端は、第2電位側の電源と接続されており、前記第1トランジスタの第3端は、前記第2トランジスタの第1端と接続されており、前記第2トランジスタの第2端は、前記第2電位側の電源と接続されており、前記第2トランジスタの第3端は、前記第3トランジスタの第1端と接続されており、前記第3トランジスタの第2端は、前記第2電位より高い電位である電源と接続されており、前記第3トランジスタの第3端は、前記第4トランジスタの第1端および前記第5トランジスタの第1端と接続されており、前記第4トランジスタの第2端は、前記第2電位側の電源と接続されており、前記第4トランジスタの第3端は、前記第1端子と接続されており、前記第5トランジスタの第2端は、前記第2電位側の電源と接続されており、前記第5トランジスタの第3端は、前記第2端子と接続されている。
In the motor control circuit according to
前記の構成によれば、所定電位が第2電位であるモータロック回路を実現することができる。 According to the above configuration, it is possible to realize a motor lock circuit in which the predetermined potential is the second potential.
本発明の態様7に係るモータ制御回路において、前記第4トランジスタは、前記回転制御において、前記第1端子の電位を制御し、前記第5トランジスタは、前記回転制御において、前記第2端子の電位を制御する。
In the motor control circuit according to
前記の構成によれば、第4トランジスタおよび第5トランジスタを、回転制御とモータのロックとで兼用することができるため、トランジスタの総数を削減することができる。 According to the above configuration, the fourth transistor and the fifth transistor can be used for both rotation control and motor locking, so the total number of transistors can be reduced.
本発明の態様8に係るパワーウィンドウ装置は、前記モータ制御回路と、前記モータ制御回路の制御対象であるモータによって窓を開閉制御する開閉制御部とを備えている。 A power window device according to an eighth aspect of the present invention includes the motor control circuit and an opening/closing control section that controls opening and closing of a window by a motor that is controlled by the motor control circuit.
前記の構成によれば、パワーウィンドウ装置において、前記モータ制御回路と同様の効果を得ることができる。 According to the above configuration, the same effect as the motor control circuit can be obtained in the power window device.
本発明の一態様によれば、モータのロックに不具合が生じる虞を低減させることができる。 According to one aspect of the present invention, it is possible to reduce the possibility that a problem will occur in locking the motor.
〔前書〕
モータを駆動させるための回路としてHブリッジ回路が広く知られており、自動車における制御をはじめとする多くの場面で、Hブリッジ回路によるモータ制御が行われている。半導体を用いたモータ駆動用Hブリッジ回路では、4つの半導体スイッチング素子に駆動信号が入力されることで、各半導体スイッチング素子の導通および非導通を切り替え、モータの正転および逆転の制御を実施している。システムがスリープ状態であるとき、4つの半導体スイッチング素子へ駆動信号が入力されていない状態(非導通)である場合が多い。この状態では、モータの両端がオープン状態となっている。発電機のように、モータは力を加えることで駆動する。
[Foreword]
H-bridge circuits are widely known as circuits for driving motors, and motor control using H-bridge circuits is performed in many situations, including control in automobiles. In an H-bridge circuit for driving a motor using semiconductors, a drive signal is input to four semiconductor switching elements to switch each semiconductor switching element between conduction and non-conduction and control forward and reverse rotation of the motor. ing. When the system is in a sleep state, the four semiconductor switching elements are often in a state in which no drive signals are input (non-conducting). In this state, both ends of the motor are open. Like a generator, a motor is powered by applying force.
Hブリッジ回路によるモータ制御は、自動車のパワーウィンドウ制御にも用いられており、モータの正転および逆転によって、窓の開閉を制御している。しかしながら、スリープ状態(モータ両端がオープン状態)では、窓を強引に手で押し下げた場合、モータが回転し窓が開き得る。 Motor control using an H-bridge circuit is also used for power window control of automobiles, and the opening and closing of the window is controlled by rotating the motor in the forward and reverse directions. However, in the sleep state (both ends of the motor are open), if the window is forcibly pushed down by hand, the motor may rotate and the window may open.
これを回避するためには、リレー素子を用いてブレーキ制御するという方法もあるが、以下の各実施形態においては、主に半導体スイッチング素子等の電子素子のみを用いてHブリッジ回路に対して機能することで、スリープ状態においても暗電流の増加を抑制しつつブレーキ力の維持を図る。 In order to avoid this, there is a method to perform brake control using a relay element, but in each of the following embodiments, the H-bridge circuit mainly uses only electronic elements such as semiconductor switching elements. By doing so, it is possible to maintain braking force while suppressing an increase in dark current even in the sleep state.
なお、リレー素子を用いてブレーキ制御を行った場合に関し、機械式リレーは寿命の制約があり、信頼性の観点において半導体スイッチング素子等の半導体素子に劣る。主に電子素子のみでスリープ時のブレーキ制御を行った場合に関しても、以下のことが言える。Hブリッジ回路を形成する半導体スイッチング素子を駆動するためには、半導体スイッチング素子を駆動するドライバが必要である。スリープ状態でドライバを起動するためには、CPU(Central Processing Unit)も起動させる必要があり、待機電流が増加する。 Note that when brake control is performed using a relay element, mechanical relays have a limited lifespan and are inferior to semiconductor elements such as semiconductor switching elements in terms of reliability. The following can also be said about the case where brake control during sleep is mainly performed using only electronic elements. In order to drive the semiconductor switching elements forming the H-bridge circuit, a driver is required to drive the semiconductor switching elements. In order to start the driver in the sleep state, it is necessary to also start the CPU (Central Processing Unit), which increases standby current.
以下の各実施形態においては、Hブリッジ回路に対して、スリープ時にモータ両端をオープン状態にせず、モータ両端を同じ電位状態にする回路を設けることが提案されていると解釈することができる。これによって、モータはブレーキがかけられた状態となり、強引に手で窓が押し下げられないようにすることが可能となる。また、以下の各実施形態にて提案されている回路は、主に電子素子のみを用いて構成されており、抵抗を流れる電流による待機電流はあるものの、CPUおよび/またはドライバを駆動させるために必要な電流と比較すると、流れる電流はわずかである。 In each of the following embodiments, it can be interpreted that the H-bridge circuit is proposed to include a circuit that does not leave both ends of the motor in an open state during sleep, but puts both ends of the motor in the same potential state. This puts the motor in a braked state, making it possible to prevent the window from being forced down by hand. In addition, the circuits proposed in the following embodiments are mainly constructed using only electronic elements, and although there is a standby current due to the current flowing through the resistor, it is necessary to drive the CPU and/or driver. The current flowing is small compared to the required current.
〔実施形態〕
本発明を実施するための形態について、以下に説明する。なお、説明の便宜上、先に説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない場合がある。
[Embodiment]
Embodiments for carrying out the present invention will be described below. Note that for convenience of explanation, members having the same functions as the members described previously are denoted by the same reference numerals, and the description thereof may not be repeated.
以下の説明において、「トランジスタ」と呼ばれる部材はいずれも、バイポーラトランジスタであってもよいし、MOSFET(Metal Oxide Semiconductor Field-Effect Transistor)であってもよい。このトランジスタは、それぞれ以下のように定義される第1端~第3端を有している。 In the following description, any member called a "transistor" may be a bipolar transistor or a MOSFET (Metal Oxide Semiconductor Field-Effect Transistor). This transistor has first to third ends, each defined as follows.
第1端:バイポーラトランジスタのベースおよびMOSFETのゲートの総称
第2端:バイポーラトランジスタのエミッタおよびMOSFETのソースの総称
第3端:バイポーラトランジスタのコレクタおよびMOSFETのドレインの総称。
First end: A generic name for the base of a bipolar transistor and the gate of a MOSFET. Second end: A generic name for an emitter of a bipolar transistor and a source for a MOSFET. Third end: A general term for a collector of a bipolar transistor and a drain of a MOSFET.
[実施形態1]
図1は、本発明の実施形態1に係るモータ制御回路101の概略構成を示す図である。モータ制御回路101は、モータ51を制御するものである。モータ制御回路101は、制御回路1、モータロック回路2、CPU3、高レベル電源(第1電位側の電源)4、および低レベル電源(第2電位側の電源)5を備えている。
[Embodiment 1]
FIG. 1 is a diagram showing a schematic configuration of a motor control circuit 101 according to
モータ51は、第1端子T1および第2端子T2を有している。第1端子T1の電位と、第2端子T2の電位との差に応じて、モータ51の回転が制御可能である。具体例を挙げると、第1端子T1の電位が第2端子T2の電位より高い場合、モータ51は正転し、第1端子T1の電位が第2端子T2の電位より低い場合、モータ51は逆転する。
The
制御回路1は、第1端子T1の電位および第2端子T2の電位の各々を制御する。つまり、制御回路1は、第1端子T1の電位と、第2端子T2の電位との差に応じて、モータ51の回転を制御する。以下、制御回路1によってモータ51の回転を制御することを、回転制御とも呼ぶ。
The
モータロック回路2は、回転制御の停止状態において、所定電位の信号を生成し、生成した信号を第1端子T1および第2端子T2に対して供給するものである。これによって、モータロック回路2は、第1端子T1の電位と第2端子T2の電位とを同一とする。
The
モータロック回路2が、生成した信号を第1端子T1および第2端子T2の両方に対して供給することは必須でない。回転制御の停止状態において、第1端子T1の電位と第2端子T2の電位とを同一とすることが可能であれば、モータロック回路2は、生成した信号を第1端子T1および第2端子T2のいずれか一方のみに対して供給する構成であってもよい。
It is not essential that the
前記の構成によれば、リレーを用いることなく、モータ51のロックを実現することができるため、モータ51のロックに不具合が生じる虞を低減させることが可能となる。
According to the above configuration, it is possible to realize locking of the
CPU3は、駆動トリガ回路6および制御トリガ回路7を有している。駆動トリガ回路6は、モータロック回路2の駆動の開始および停止を制御するものであり、モータロック回路2の駆動を開始させる信号を生成している。制御トリガ回路7は、制御ドライバ8(後述)の駆動を制御するものである。
The
高レベル電源4の電位は第1電位(例えば、12V)であり、低レベル電源5の電位は第2電位(例えば、0V:いわゆるGND電位)である。第2電位は、第1電位より低い。
The potential of the high
制御回路1は、制御ドライバ8、および半導体スイッチング素子Q1~Q4を有している。半導体スイッチング素子Q1~Q4の各々は、トランジスタによって構成されている。図1においては、半導体スイッチング素子Q1~Q4の各々が、nチャネル型のMOSFETである例を示している。
The
制御ドライバ8は、制御トリガ回路7による制御に応じて、回転制御を開始させる信号を生成するものである。制御ドライバ8は、半導体スイッチング素子Q1の第1端、半導体スイッチング素子Q2の第1端、半導体スイッチング素子Q3の第1端、および半導体スイッチング素子Q4の第1端と接続されている。
The
半導体スイッチング素子Q1の第2端は、半導体スイッチング素子Q3の第3端と接続されている。半導体スイッチング素子Q2の第2端は、半導体スイッチング素子Q4の第3端と接続されている。半導体スイッチング素子Q1の第3端および半導体スイッチング素子Q2の第3端は、高レベル電源4と接続されている。半導体スイッチング素子Q3の第2端および半導体スイッチング素子Q4の第2端は、低レベル電源5と接続されている。
The second end of the semiconductor switching element Q1 is connected to the third end of the semiconductor switching element Q3. The second end of the semiconductor switching element Q2 is connected to the third end of the semiconductor switching element Q4. A third end of the semiconductor switching element Q1 and a third end of the semiconductor switching element Q2 are connected to the high
第1端子T1は、半導体スイッチング素子Q1の第2端と半導体スイッチング素子Q3の第3端とのノードに対して接続されている。第2端子T2は、半導体スイッチング素子Q2の第2端と半導体スイッチング素子Q4の第3端とのノードに対して接続されている。 The first terminal T1 is connected to a node between the second end of the semiconductor switching element Q1 and the third end of the semiconductor switching element Q3. The second terminal T2 is connected to a node between the second end of the semiconductor switching element Q2 and the third end of the semiconductor switching element Q4.
制御ドライバ8は、半導体スイッチング素子Q1および半導体スイッチング素子Q4を導通(オン)させると共に、半導体スイッチング素子Q2および半導体スイッチング素子Q3を非導通(オフ)とさせる。これによって、第1端子T1の電位が第1電位とされると共に、第2端子T2の電位が第2電位とされるため、モータ51は正転する。
制御ドライバ8は、半導体スイッチング素子Q2および半導体スイッチング素子Q3を導通させると共に、半導体スイッチング素子Q1および半導体スイッチング素子Q4を非導通とさせる。これによって、第1端子T1の電位が第2電位とされると共に、第2端子T2の電位が第1電位とされるため、モータ51は逆転する。
モータロック回路2は、第1トランジスタTR1、第2トランジスタTR2、第3トランジスタTR3、および第4トランジスタTR4を有している。説明を簡潔にするために、各抵抗については、言及を避ける。図1においては、第1トランジスタTR1がNPNタイプのバイポーラトランジスタであり、第2トランジスタTR2がPNPタイプのバイポーラトランジスタである例を示している。また、図1においては、第3トランジスタTR3および第4トランジスタTR4の各々が、pチャネル型のMOSFETである例を示している。
The
第1トランジスタTR1の第1端は、駆動トリガ回路6と接続されている。第1トランジスタTR1の第2端は、低レベル電源5と接続されている。第1トランジスタTR1の第3端は、第2トランジスタTR2の第1端と接続されている。
A first end of the first transistor TR1 is connected to the
第2トランジスタTR2の第2端は、高レベル電源4と接続されている。第2トランジスタTR2の第3端は、低レベル電源5、ならびに第3トランジスタTR3の第1端および第4トランジスタTR4の第1端と接続されている。
A second end of the second transistor TR2 is connected to the high
第3トランジスタTR3の第2端は、高レベル電源4と接続されている。第3トランジスタTR3の第3端は、第1端子T1と接続されている。
A second end of the third transistor TR3 is connected to the high
第4トランジスタTR4の第2端は、高レベル電源4と接続されている。第4トランジスタTR4の第3端は、第2端子T2と接続されている。
A second end of the fourth transistor TR4 is connected to the high
回転制御時において、駆動トリガ回路6は、第1トランジスタTR1を導通させる。これによって、第2トランジスタTR2は導通する。これによって、第3トランジスタTR3および第4トランジスタTR4は非導通となる。この結果、モータロック回路2は、制御回路1による回転制御に実質的に影響を及ぼさない。
During rotation control, the
回転制御の停止状態において、駆動トリガ回路6は、第1トランジスタTR1を非導通とさせる。これによって、第2トランジスタTR2は非導通となる。これによって、第3トランジスタTR3および第4トランジスタTR4は導通する。この結果、第1端子T1の電位と第2端子T2の電位とは同一とされる。従って、モータロック回路2は、モータ51のロックを実現することができる。
When the rotation control is stopped, the
モータロック回路2の出力が、モータロック回路2が生成する信号であると言える。この信号の電位、すなわち所定電位は、第1電位であることが好ましい。前記の構成によれば、第1端子T1の電位および第2端子T2の電位を第1電位とすることによって、モータ51のロックを実現することができる。前述したモータロック回路2の構成によれば、所定電位が第1電位であるモータロック回路2を実現することができる。
It can be said that the output of the
モータロック回路2が第1端子T1の電位と第2端子T2の電位とを同一としている状態において、消費電流を低減するために、制御ドライバ8は停止される。前記の構成によれば、モータ51のロック時において、制御ドライバ8は停止される。駆動トリガ回路6の消費電力を、制御ドライバ8の消費電力より小さくすることによって、モータ51のロック時におけるモータ制御回路101の低消費電力化が可能となる。
In a state where the
さらに、モータロック回路2が第1端子T1の電位と第2端子T2の電位とを同一としている状態においては、第1トランジスタTR1が非導通であるため、駆動トリガ回路6は停止させることができる。また、当該状態においては、制御ドライバ8を停止させることができるため、制御トリガ回路7も停止させることができる。つまり、当該状態においては、駆動トリガ回路6および制御トリガ回路7の両方を停止させることができるので、CPU3を停止させることができる。CPU3を停止させることによって、モータ51のロック時においてモータ制御回路101に流れる電流を、劇的に低減させることができる。
Further, in a state where the
図1に示すモータ制御回路101においては、第3トランジスタTR3の第3端および第4トランジスタTR4の第3端が、それぞれ、第1端子T1および第2端子T2と接続されている。但し、第3トランジスタTR3の第3端および第4トランジスタTR4の第3端の接続先はこれに限定されない。すなわち、第3トランジスタTR3の第3端および第4トランジスタTR4の第3端は、それぞれ、半導体スイッチング素子Q1の第1端および半導体スイッチング素子Q2の第1端と接続されてもよい。 In the motor control circuit 101 shown in FIG. 1, the third end of the third transistor TR3 and the third end of the fourth transistor TR4 are connected to the first terminal T1 and the second terminal T2, respectively. However, the connection destinations of the third end of the third transistor TR3 and the third end of the fourth transistor TR4 are not limited to this. That is, the third end of the third transistor TR3 and the third end of the fourth transistor TR4 may be connected to the first end of the semiconductor switching element Q1 and the first end of the semiconductor switching element Q2, respectively.
[実施形態2]
図2は、本発明の実施形態2に係るモータ制御回路102の概略構成を示す図である。モータ制御回路102は、モータ制御回路101(図1参照)と、以下の点で異なる。説明を簡潔にするために、各抵抗については、言及を避ける。
[Embodiment 2]
FIG. 2 is a diagram showing a schematic configuration of a
モータ制御回路102は、モータ制御回路101の第3トランジスタTR3および第4トランジスタTR4を備えていない。一方、モータ制御回路102においては、半導体スイッチング素子Q1および半導体スイッチング素子Q2が、それぞれ、モータ制御回路101の第3トランジスタTR3および第4トランジスタTR4と同等の機能を担っている。第2トランジスタTR2と半導体スイッチング素子Q1および半導体スイッチング素子Q2との間に、ダイオードD1が追加されている。
The
換言すれば、第3トランジスタとしての半導体スイッチング素子Q1は、回転制御において、第1端子T1の電位を制御する。同様に、第4トランジスタとしての半導体スイッチング素子Q2は、回転制御において、第2端子T2の電位を制御する。前記の構成によれば、第3トランジスタおよび第4トランジスタを、回転制御とモータ51のロックとで兼用することができるため、トランジスタの総数を削減することができる。
In other words, the semiconductor switching element Q1 as the third transistor controls the potential of the first terminal T1 in rotation control. Similarly, the semiconductor switching element Q2 as the fourth transistor controls the potential of the second terminal T2 in rotation control. According to the above configuration, the third transistor and the fourth transistor can be used for both rotation control and locking of the
[実施形態3]
図3は、本発明の実施形態3に係るモータ制御回路103の概略構成を示す図である。モータ制御回路103は、モータ制御回路101(図1参照)と、以下の点で異なる。説明を簡潔にするために、各抵抗については、言及を避ける。
[Embodiment 3]
FIG. 3 is a diagram showing a schematic configuration of a
モータ制御回路103は、モータ制御回路101のモータロック回路2の替わりに、モータロック回路9を備えている。
The
モータロック回路9は、回転制御の停止状態において、所定電位の信号を生成し、生成した信号を第1端子T1および第2端子T2に対して供給するものである。これによって、モータロック回路9は、第1端子T1の電位と第2端子T2の電位とを同一とする。
The
モータロック回路9が、生成した信号を第1端子T1および第2端子T2の両方に対して供給することは必須でない。回転制御の停止状態において、第1端子T1の電位と第2端子T2の電位とを同一とすることが可能であれば、モータロック回路9は、生成した信号を第1端子T1および第2端子T2のいずれか一方のみに対して供給する構成であってもよい。
It is not essential that the
前記の構成によれば、リレーを用いることなく、モータ51のロックを実現することができるため、モータ51のロックに不具合が生じる虞を低減させることが可能となる。
According to the above configuration, it is possible to realize locking of the
駆動トリガ回路6は、モータロック回路9の駆動の開始および停止を制御するものであり、モータロック回路9の駆動を開始させる信号を生成している。
The
モータロック回路9は、第1トランジスタTR11、第2トランジスタTR12、第3トランジスタTR13、第4トランジスタTR14、および第5トランジスタTR15を有している。図3においては、第1トランジスタTR11および第2トランジスタTR12の各々がNPNタイプのバイポーラトランジスタであり、第3トランジスタTR13がPNPタイプのバイポーラトランジスタである例を示している。また、図3においては、第4トランジスタTR14および第5トランジスタTR15の各々が、pチャネル型のMOSFETである例を示している。
The
第1トランジスタTR11の第1端は、駆動トリガ回路6と接続されている。第1トランジスタTR11の第2端は、低レベル電源5と接続されている。第1トランジスタTR11の第3端は、第2トランジスタTR12の第1端と接続されている。
A first end of the first transistor TR11 is connected to the
第2トランジスタTR12の第2端は、低レベル電源5と接続されている。第2トランジスタTR12の第3端は、第3トランジスタTR13の第1端と接続されている。
A second end of the second transistor TR12 is connected to the low
第3トランジスタTR13の第2端は、低レベル電源5の電位(第2電位)より高い電位である電源10と接続されている。第3トランジスタTR13の第3端は、第4トランジスタTR14の第1端および第5トランジスタTR15の第1端と接続されている。
The second end of the third transistor TR13 is connected to the
第4トランジスタTR14の第2端は、低レベル電源5と接続されている。第4トランジスタTR14の第3端は、第1端子T1と接続されている。
A second end of the fourth transistor TR14 is connected to the low
第5トランジスタTR15の第2端は、低レベル電源5と接続されている。第5トランジスタTR15の第3端は、第2端子T2と接続されている。
A second end of the fifth transistor TR15 is connected to the low
第3トランジスタTR13と電源10との間に、ダイオードD11が設けられている。第3トランジスタTR13と第4トランジスタTR14との間に、ダイオードD12が設けられている。第3トランジスタTR13と第5トランジスタTR15との間に、ダイオードD13が設けられている。
A diode D11 is provided between the third transistor TR13 and the
回転制御時において、駆動トリガ回路6は、第1トランジスタTR11を導通させる。これによって、第2トランジスタTR12および第3トランジスタTR13は非導通となる。これによって、第4トランジスタTR14および第5トランジスタTR15は非導通となる。この結果、モータロック回路9は、制御回路1による回転制御に実質的に影響を及ぼさない。
During rotation control, the
回転制御の停止状態において、駆動トリガ回路6は、第1トランジスタTR11を非導通とさせる。これによって、第2トランジスタTR12および第3トランジスタTR13は導通する。これによって、第4トランジスタTR14および第5トランジスタTR15は導通する。この結果、第1端子T1の電位と第2端子T2の電位とは同一とされる。従って、モータロック回路9は、モータ51のロックを実現することができる。
When the rotation control is stopped, the
モータロック回路9の出力が、モータロック回路9が生成する信号であると言える。この信号の電位、すなわち所定電位は、第2電位であることが好ましい。前記の構成によれば、第1端子T1の電位および第2端子T2の電位を第2電位とすることによって、モータ51のロックを実現することができる。前述したモータロック回路9の構成によれば、所定電位が第2電位であるモータロック回路9を実現することができる。
It can be said that the output of the
モータロック回路9が第1端子T1の電位と第2端子T2の電位とを同一としている状態において、消費電流を低減するために、制御ドライバ8は停止される。前記の構成によれば、モータ51のロック時において、制御ドライバ8は停止される。駆動トリガ回路6の消費電力を、制御ドライバ8の消費電力より小さくすることによって、モータ51のロック時におけるモータ制御回路103の低消費電力化が可能となる。
In a state where the
さらに、モータロック回路9が第1端子T1の電位と第2端子T2の電位とを同一としている状態においては、第1トランジスタTR11が非導通であるため、駆動トリガ回路6は停止させることができる。また、当該状態においては、制御ドライバ8を停止させることができるため、制御トリガ回路7も停止させることができる。つまり、当該状態においては、駆動トリガ回路6および制御トリガ回路7の両方を停止させることができるので、CPU3を停止させることができる。CPU3を停止させることによって、モータ51のロック時においてモータ制御回路103に流れる電流を、劇的に低減させることができる。
Further, in a state where the
[実施形態4]
図4は、本発明の実施形態4に係るモータ制御回路104の概略構成を示す図である。モータ制御回路104は、モータ制御回路103(図3参照)と、以下の点で異なる。説明を簡潔にするために、各抵抗については、言及を避ける。
[Embodiment 4]
FIG. 4 is a diagram showing a schematic configuration of a motor control circuit 104 according to
モータ制御回路104は、モータ制御回路103の第4トランジスタTR14および第5トランジスタTR15を備えていない。一方、モータ制御回路104においては、半導体スイッチング素子Q3および半導体スイッチング素子Q4が、それぞれ、モータ制御回路103の第4トランジスタTR14および第5トランジスタTR15と同等の機能を担っている。
The motor control circuit 104 does not include the fourth transistor TR14 and the fifth transistor TR15 of the
換言すれば、第4トランジスタとしての半導体スイッチング素子Q3は、回転制御において、第1端子T1の電位を制御する。同様に、第5トランジスタとしての半導体スイッチング素子Q4は、回転制御において、第2端子T2の電位を制御する。前記の構成によれば、第4トランジスタおよび第5トランジスタを、回転制御とモータ51のロックとで兼用することができるため、トランジスタの総数を削減することができる。
In other words, the semiconductor switching element Q3 as the fourth transistor controls the potential of the first terminal T1 in rotation control. Similarly, the semiconductor switching element Q4 as the fifth transistor controls the potential of the second terminal T2 in rotation control. According to the above configuration, the fourth transistor and the fifth transistor can be used for both rotation control and locking of the
第3トランジスタTR13の第3端を、半導体スイッチング素子Q3の第1端および半導体スイッチング素子Q4の第1端に替えて、半導体スイッチング素子Q1の第1端および半導体スイッチング素子Q2の第1端と接続してもよい。これにより、上述した実施形態2と同様に、所定電位を第1電位とすることができる。 The third end of the third transistor TR13 is connected to the first end of the semiconductor switching element Q1 and the first end of the semiconductor switching element Q2 instead of the first end of the semiconductor switching element Q3 and the first end of the semiconductor switching element Q4. You may. This allows the predetermined potential to be the first potential, similar to the second embodiment described above.
[実施形態5]
図5は、本発明の実施形態5に係るパワーウィンドウ装置301の概略構成を示すブロック図である。
[Embodiment 5]
FIG. 5 is a block diagram showing a schematic configuration of a
パワーウィンドウ装置301は、モータ制御回路201および開閉制御部202を備えている。モータ制御回路201は、前述したモータ制御回路101~モータ制御回路104のいずれかである。モータ制御回路201の制御対象は、モータ251である。開閉制御部202は、ハードウェアおよび/またはソフトウェアによって構成されており、モータ251によって窓252を開閉制御する周知の部材である。
The
前記の構成によれば、パワーウィンドウ装置301において、モータ制御回路201と同様の効果を得ることができる。
According to the above configuration, the same effects as the
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。 The present invention is not limited to the embodiments described above, and various modifications can be made within the scope of the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments. are also included within the technical scope of the present invention.
1 制御回路
2、9 モータロック回路
3 CPU
4 高レベル電源(第1電位側の電源)
5 低レベル電源(第2電位側の電源)
6 駆動トリガ回路
7 制御トリガ回路
8 制御ドライバ
10 電源(第2電位より高い電位である電源)
51、251 モータ
101~104、201 モータ制御回路
202 開閉制御部
252 窓
301 パワーウィンドウ装置
D1、D11~D13 ダイオード
Q1~Q4 半導体スイッチング素子
T1 第1端子
T2 第2端子
TR1、TR11 第1トランジスタ
TR2、TR12 第2トランジスタ
TR3、TR13 第3トランジスタ
TR4、TR14 第4トランジスタ
TR15 第5トランジスタ
1
4 High level power supply (first potential side power supply)
5 Low level power supply (second potential side power supply)
6 Drive
51, 251 Motors 101 to 104, 201
Claims (5)
前記回転制御の停止状態において、所定電位の信号を生成し、生成した前記信号を前記第1端子および前記第2端子の少なくとも一方に対して供給することによって、前記第1端子の電位と前記第2端子の電位とを同一とするモータロック回路とを備えており、
前記制御回路は、前記回転制御を開始させる信号を生成する制御ドライバを有しており、
前記モータロック回路が前記第1端子の電位と前記第2端子の電位とを同一としている状態において、前記制御ドライバは停止され、
前記制御回路は、前記回転制御において、前記第1端子の電位および前記第2端子の電位の一方を第1電位とすると共に、前記第1端子の電位および前記第2端子の電位の他方を前記第1電位より低い第2電位とし、
前記所定電位は、前記第1電位であり、
前記モータロック回路は、第1トランジスタ、第2トランジスタ、第3トランジスタ、および第4トランジスタを有しており、
前記第1トランジスタの第1端は、前記モータロック回路の駆動を開始させる信号を生成する駆動トリガ回路と接続されており、前記第1トランジスタの第2端は、第2電位側の電源と接続されており、前記第1トランジスタの第3端は、前記第2トランジスタの第1端と接続されており、
前記第2トランジスタの第2端は、第1電位側の電源と接続されており、前記第2トランジスタの第3端は、前記第3トランジスタの第1端および前記第4トランジスタの第1端と接続されており、
前記第3トランジスタの第2端は、前記第1電位側の電源と接続されており、前記第3トランジスタの第3端は、前記第1端子と接続されており、
前記第4トランジスタの第2端は、前記第1電位側の電源と接続されており、前記第4トランジスタの第3端は、前記第2端子と接続されていることを特徴とするモータ制御回路。 a control circuit that performs rotation control to control the rotation of the motor according to a difference between a potential of a first terminal of the motor and a potential of a second terminal of the motor;
In the stopped state of the rotation control, a signal of a predetermined potential is generated, and the generated signal is supplied to at least one of the first terminal and the second terminal, thereby changing the potential of the first terminal and the second terminal. Equipped with a motor lock circuit that makes the potential of the two terminals the same,
The control circuit has a control driver that generates a signal to start the rotation control,
In a state in which the motor lock circuit makes the potential of the first terminal and the potential of the second terminal the same, the control driver is stopped;
In the rotation control, the control circuit sets one of the potential of the first terminal and the potential of the second terminal to the first potential, and sets the other of the potential of the first terminal and the potential of the second terminal to the potential of the second terminal. a second potential lower than the first potential;
The predetermined potential is the first potential,
The motor lock circuit has a first transistor, a second transistor, a third transistor, and a fourth transistor,
A first end of the first transistor is connected to a drive trigger circuit that generates a signal to start driving the motor lock circuit, and a second end of the first transistor is connected to a power source at a second potential side. a third end of the first transistor is connected to a first end of the second transistor,
A second end of the second transistor is connected to a power source on a first potential side, and a third end of the second transistor is connected to a first end of the third transistor and a first end of the fourth transistor. connected,
A second end of the third transistor is connected to the power source on the first potential side, and a third end of the third transistor is connected to the first terminal,
A second end of the fourth transistor is connected to a power source on the first potential side, and a third end of the fourth transistor is connected to the second terminal . control circuit.
前記第4トランジスタは、前記回転制御において、前記第2端子の電位を制御することを特徴とする請求項1に記載のモータ制御回路。 The third transistor controls the potential of the first terminal in the rotation control,
The motor control circuit according to claim 1 , wherein the fourth transistor controls the potential of the second terminal in the rotation control.
前記回転制御の停止状態において、所定電位の信号を生成し、生成した前記信号を前記第1端子および前記第2端子の少なくとも一方に対して供給することによって、前記第1端子の電位と前記第2端子の電位とを同一とするモータロック回路とを備えており、
前記制御回路は、前記回転制御を開始させる信号を生成する制御ドライバを有しており、
前記モータロック回路が前記第1端子の電位と前記第2端子の電位とを同一としている状態において、前記制御ドライバは停止され、
前記制御回路は、前記回転制御において、前記第1端子の電位および前記第2端子の電位の一方を第1電位とすると共に、前記第1端子の電位および前記第2端子の電位の他方を前記第1電位より低い第2電位とし、
前記所定電位は、前記第2電位であり、
前記モータロック回路は、第1トランジスタ、第2トランジスタ、第3トランジスタ、第4トランジスタ、および第5トランジスタを有しており、
前記第1トランジスタの第1端は、前記モータロック回路の駆動を開始させる信号を生成する駆動トリガ回路と接続されており、前記第1トランジスタの第2端は、第2電位側の電源と接続されており、前記第1トランジスタの第3端は、前記第2トランジスタの第1端と接続されており、
前記第2トランジスタの第2端は、前記第2電位側の電源と接続されており、前記第2トランジスタの第3端は、前記第3トランジスタの第1端と接続されており、
前記第3トランジスタの第2端は、前記第2電位より高い電位である電源と接続されており、前記第3トランジスタの第3端は、前記第4トランジスタの第1端および前記第5トランジスタの第1端と接続されており、
前記第4トランジスタの第2端は、前記第2電位側の電源と接続されており、前記第4トランジスタの第3端は、前記第1端子と接続されており、
前記第5トランジスタの第2端は、前記第2電位側の電源と接続されており、前記第5トランジスタの第3端は、前記第2端子と接続されていることを特徴とするモータ制御回路。 a control circuit that performs rotation control to control the rotation of the motor according to a difference between a potential of a first terminal of the motor and a potential of a second terminal of the motor;
In the stopped state of the rotation control, a signal of a predetermined potential is generated and the generated signal is supplied to at least one of the first terminal and the second terminal, thereby changing the potential of the first terminal and the second terminal. Equipped with a motor lock circuit that makes the potential of the two terminals the same ,
The control circuit has a control driver that generates a signal to start the rotation control,
In a state in which the motor lock circuit makes the potential of the first terminal and the potential of the second terminal the same, the control driver is stopped;
In the rotation control, the control circuit sets one of the potential of the first terminal and the potential of the second terminal to the first potential, and sets the other of the potential of the first terminal and the potential of the second terminal to the potential of the second terminal. a second potential lower than the first potential;
The predetermined potential is the second potential,
The motor lock circuit has a first transistor, a second transistor, a third transistor, a fourth transistor, and a fifth transistor,
A first end of the first transistor is connected to a drive trigger circuit that generates a signal to start driving the motor lock circuit, and a second end of the first transistor is connected to a power source at a second potential side. a third end of the first transistor is connected to a first end of the second transistor,
A second end of the second transistor is connected to the power supply on the second potential side, a third end of the second transistor is connected to a first end of the third transistor,
The second end of the third transistor is connected to a power source having a potential higher than the second potential, and the third end of the third transistor is connected to the first end of the fourth transistor and the fifth transistor. connected to the first end,
A second end of the fourth transistor is connected to the power supply on the second potential side, and a third end of the fourth transistor is connected to the first terminal,
A second end of the fifth transistor is connected to the power supply on the second potential side, and a third end of the fifth transistor is connected to the second terminal . control circuit.
前記第5トランジスタは、前記回転制御において、前記第2端子の電位を制御することを特徴とする請求項3に記載のモータ制御回路。 The fourth transistor controls the potential of the first terminal in the rotation control,
The motor control circuit according to claim 3 , wherein the fifth transistor controls the potential of the second terminal in the rotation control.
前記モータ制御回路の制御対象であるモータによって窓を開閉制御する開閉制御部とを備えていることを特徴とするパワーウィンドウ装置。 A motor control circuit according to any one of claims 1 to 4 ,
A power window device comprising: an opening/closing control section that controls opening and closing of a window by a motor that is controlled by the motor control circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020042398A JP7412233B2 (en) | 2020-03-11 | 2020-03-11 | Motor control circuit and power window device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020042398A JP7412233B2 (en) | 2020-03-11 | 2020-03-11 | Motor control circuit and power window device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021145461A JP2021145461A (en) | 2021-09-24 |
JP7412233B2 true JP7412233B2 (en) | 2024-01-12 |
Family
ID=77767380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020042398A Active JP7412233B2 (en) | 2020-03-11 | 2020-03-11 | Motor control circuit and power window device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7412233B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004274817A (en) | 2003-03-05 | 2004-09-30 | Yazaki Corp | Motor forward/reverse drive circuit |
JP2017011841A (en) | 2015-06-19 | 2017-01-12 | 理想科学工業株式会社 | Drive controller |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0533697U (en) * | 1991-10-11 | 1993-04-30 | ナイルス部品株式会社 | Motor drive |
-
2020
- 2020-03-11 JP JP2020042398A patent/JP7412233B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004274817A (en) | 2003-03-05 | 2004-09-30 | Yazaki Corp | Motor forward/reverse drive circuit |
JP2017011841A (en) | 2015-06-19 | 2017-01-12 | 理想科学工業株式会社 | Drive controller |
Also Published As
Publication number | Publication date |
---|---|
JP2021145461A (en) | 2021-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI388119B (en) | Differential transistor and method therefor | |
EP2071726B1 (en) | Load driving device | |
US8742706B2 (en) | Electronically commutated electric motor having emergency running properties | |
JP2005519576A (en) | Single lead frame H-bridge | |
JP4070654B2 (en) | Semiconductor integrated circuit device | |
EP3920410A1 (en) | A circuit, corresponding system, vehicle and method of operation | |
US20020024309A1 (en) | Power window apparatus capable of leaving windows open for a predetermined time when automobile falls into water | |
JP2005137190A (en) | Circuit for protecting power switch from reverse connection of battery | |
JPH0883909A (en) | Semiconductor integrated circuit | |
JP7412233B2 (en) | Motor control circuit and power window device | |
JPH07118947B2 (en) | Semiconductor device | |
US5966044A (en) | Pull-up circuit and semiconductor device using the same | |
JP2006123596A (en) | Motor control device | |
US6420924B1 (en) | Slew-controlled split-voltage output driver | |
JP7345975B2 (en) | Motor drivers and motor drive systems | |
JP3538480B2 (en) | Power supply switching circuit | |
US6784629B2 (en) | Dual function solid state relay | |
JPH05243945A (en) | Integrated circuit for driving motor | |
JP4228960B2 (en) | LOAD DRIVE DEVICE AND HIGH VOLTAGE APPLICATION TEST METHOD FOR LOAD DRIVE DEVICE | |
JP5423482B2 (en) | Semiconductor latch relay | |
JPH05160692A (en) | Voltage comparator | |
JP4565854B2 (en) | Motor drive device | |
CN216721212U (en) | Drive circuit and electronic equipment | |
JP7310591B2 (en) | drive | |
JP3865408B2 (en) | A circuit comprising a bus conductor and a bus interface circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231017 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7412233 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |