JP7411463B2 - 検査方法及び検査装置 - Google Patents

Description

本開示の例示的実施形態は、プラズマ処理装置において用いられる検査方法及び検査装置に関するものである。

電子デバイスの製造においてはプラズマ処理装置が用いられている。プラズマ処理装置は、チャンバ及び基板支持器を有する。基板支持器は、下部電極及び静電チャックを有する。静電チャックは下部電極上に設けられている。基板支持器は、エッジリングを支持する。基板は、基板支持器上でエッジリングによって囲まれた領域内に載置される。下部電極には、プラズマからのイオンを基板に引き込むために、高周波バイアス電力が供給される。特許文献１は、このようなプラズマ処理装置を開示している。

特開２０１９－３６６５８号公報

本開示は、プラズマを生成することなく基板の電圧波形とエッジリングの電圧波形を検査する技術を提供する。

一つの例示的実施形態において、検査方法が提供される。検査方法は、プラズマ処理装置の基板支持器の第１の領域上に載置された基板に第１の検査回路を接続する工程を含む。第１の検査回路は、インピーダンスを有する。検査方法は、基板支持器の第２の領域上に載置されたエッジリングに第２の検査回路を接続する工程を更に含む。第２の検査回路は、インピーダンスを有する。検査方法は、第１のバイアス電源及び第２のバイアス電源から第１の領域内の第１の電極及び第２の領域内の第２の電極にそれぞれ第１の電気バイアス及び第２の電気バイアスを与える工程を更に含む。第１の電気バイアス及び第２の電気バイアスを与える工程は、第１の検査回路が基板に接続され、第２の検査回路がエッジリングに接続された状態で実行される。第１の電気バイアス及び第２の電気バイアスは共通のバイアス周波数を有する。検査方法は、第１の電気バイアス及び第２の電気バイアスを与える工程の実行中に、波形モニタを用いて基板の電圧波形及びエッジリングの電圧波形を取得する工程を更に含む。

一つの例示的実施形態によれば、プラズマを生成することなく基板の電圧波形とエッジリングの電圧波形を検査することが可能となる。

一つの例示的実施形態に係る検査方法を示す流れ図である。 一つの例示的実施形態に係るプラズマ処理装置を概略的に示す図である。 一つの例示的実施形態に係るプラズマ処理装置のチャンバ内の構成を示す図である。 一つの例示的実施形態に係るプラズマ処理装置における第１のバイアス電源、ダンピング回路、第１の回路、及びフィルタを示す図である。 一つの例示的実施形態に係るプラズマ処理装置における第２のバイアス電源、ダンピング回路、第２の回路、及びフィルタを示す図である。 一つの例示的実施形態に係る検査装置をプラズマ処理装置と共に示す図である。 一つの例示的実施形態に係る検査装置における模擬回路の構成を示す図である。 別の例に係る模擬回路の構成を示す図である。 図９の（ａ）、図９の（ｂ）はそれぞれ、図２に示すプラズマ処理装置において図７に示す模擬回路、図８に示す模擬回路を用いた場合の電圧波形のシミュレーション結果を示す図である。 一つの例示的実施形態に係るプラズマ処理装置における第１のバイアス電源、ダンピング回路、第１の回路、及びフィルタを示す図である。 一つの例示的実施形態に係るプラズマ処理装置における第２のバイアス電源、ダンピング回路、第２の回路、及びフィルタを示す図である。 別の例示的実施形態に係るプラズマ処理装置を概略的に示す図である。 更に別の例示的実施形態に係るプラズマ処理装置を概略的に示す図である。

以下、種々の例示的実施形態について説明する。

一つの例示的実施形態において、検査方法が提供される。検査方法は、プラズマ処理装置の基板支持器の第１の領域上に載置された基板に第１の検査回路を接続する工程を含む。第１の検査回路は、インピーダンスを有する。検査方法は、基板支持器の第２の領域上に載置されたエッジリングに第２の検査回路を接続する工程を更に含む。第２の検査回路は、インピーダンスを有する。検査方法は、第１のバイアス電源及び第２のバイアス電源から第１の領域内の第１の電極及び第２の領域内の第２の電極にそれぞれ第１の電気バイアス及び第２の電気バイアスを与える工程を更に含む。第１の電気バイアス及び第２の電気バイアスを与える工程は、第１の検査回路が基板に接続され、第２の検査回路がエッジリングに接続された状態で実行される。第１の電気バイアス及び第２の電気バイアスは共通のバイアス周波数を有する。検査方法は、第１の電気バイアス及び第２の電気バイアスを与える工程の実行中に、波形モニタを用いて基板の電圧波形及びエッジリングの電圧波形を取得する工程を更に含む。

上記実施形態に係る検査方法では、第１の検査回路及び第２の検査回路によって、プラズマの生成中のチャンバ内の環境が擬似的に提供される。したがって、この検査方法によれば、第１の電気バイアスに応じた基板の電圧波形及び第２の電気バイアスに応じたエッジリングの電圧波形を、プラズマを生成することなく検査することが可能となる。

一つの例示的実施形態において、第１のバイアス電源は、第１の回路を介して第１の電極と接続され、第２のバイアス電源は、一つ以上の可変回路素子を有する第２の回路を介して第２の電極と接続される。検査方法は、第２の回路のインピーダンスを調整する工程を更に含んでいてもよい。第２の回路のインピーダンスは、バイアス周波数において第２の回路のインピーダンスが第１の回路のインピーダンスよりも高い。第２の回路のインピーダンスは、基板の電圧波形とエッジリングの電圧波形との差を低減させるように一つ以上の可変回路素子の各々の可変素子パラメータを調整することにより、調整される。この実施形態によれば、第１の電気バイアスに応じた基板の電圧波形と第２の電気バイアスに応じたエッジリングの電圧波形との間の差を低減させるように、第２の回路のインピーダンスを事前に設定することが可能となる。

一つの例示的実施形態において、検査方法は、第２の電気バイアスの複数の異なる設定レベルの各々と一つ以上の可変回路素子の各々の可変素子パラメータとの関係を求める工程を更に含んでいてもよい。当該関係は、複数の異なる設定レベルの各々に対して取得されるエッジリングの電圧波形においてベースレベルからピークレベルまで到達する時間長を基準範囲内に維持するように、求められる。エッジリングの電圧波形は、第１及び第２の電極に第１及び第２の電気バイアスをそれぞれ与えることにより、取得される。

一つの例示的実施形態において、第１の回路は、第１の可変抵抗及び第１の可変コンデンサを有していてもよい。第１の可変抵抗は、第１の電極と第１のバイアス電源との間で接続される。第１の可変コンデンサは、第１の可変抵抗と第１の電極とを接続する電気的パス上のノードとグランドとの間で接続される。第２の回路は、一つ以上の可変回路素子として、第２の可変抵抗及び第２の可変コンデンサを有していてもよい。第２の可変抵抗は、第２の電極と第２のバイアス電源との間で接続される。第２の可変コンデンサは、第２の可変抵抗と第２の電極とを接続する電気的パス上のノードとグランドとの間で接続される。

一つの例示的実施形態において、第１の回路は、第１の可変インダクタ及び第１の可変コンデンサを有していてもよい。第１の可変インダクタは、第１の電極と第１のバイアス電源との間で接続される。第１の可変コンデンサは、第１の可変インダクタと第１の電極とを接続する電気的パス上のノードとグランドとの間で接続される。第２の回路は、一つ以上の可変回路素子として、第２の可変インダクタ及び第２の可変コンデンサを有していてもよい。第２の可変インダクタは、第２の電極と第２のバイアス電源との間で接続される。第２の可変コンデンサは、第２の可変インダクタと第２の電極とを接続する電気的パス上のノードとグランドとの間で接続される。

一つの例示的実施形態において、第１の検査回路は、基板上のプラズマシースのインピーダンスに対応するインピーダンスを有し得る。第２の検査回路は、エッジリング上のプラズマシースのインピーダンスに対応するインピーダンスを有し得る。一つの例示的実施形態において、第１の検査回路及び第２の検査回路の各々は、互いに並列に接続されたダイオード、抵抗、及びコンデンサを含んでいてもよい。

一つの例示的実施形態において、基板の電圧波形及びエッジリングの電圧波形を取得する工程は、第３の検査回路が、第１の検査回路を介して基板に接続され、第２の検査回路を介してエッジリングに接続された状態で、実行されてもよい。一つの例示的実施形態において、第３の検査回路は、プラズマのインピーダンスに対応するインピーダンスを有し得る。

一つの例示的実施形態において、基板の電圧波形及びエッジリングの電圧波形を取得する工程は、第４の検査回路及び第５の検査回路を更に用いて、実行されてもよい。第４の検査回路は、インピーダンスを有する。第５の検査回路は、インピーダンスを有する。第４の検査回路は、第３の検査回路及び第１の検査回路を介して基板に接続され、第５の検査回路は、第３の検査回路及び第２の検査回路を介してエッジリングに接続される。一つの例示的実施形態において、第４の検査回路は、基板上のプラズマシースに対してプラズマを介して更に上方で発生するプラズマシースのインピーダンスに対応するインピーダンスを有し得る。第５の検査回路は、エッジリング上のプラズマシースに対してプラズマを介して更に上方で発生するプラズマシースのインピーダンスに対応するインピーダンスを有し得る。

一つの例示的実施形態において、第１の電気バイアス及び第２の電気バイアスの各々は、負の直流電圧のパルスを含みバイアス周波数で規定される周期で周期的に発生されるパルス波であってもよい。

一つの例示的実施形態において、第１の電気バイアス及び第２の電気バイアスの各々は、バイアス周波数を有する高周波電力であってもよい。

別の例示的実施形態においては、検査装置が提供される。検査装置は、第１の検査回路、第２の検査回路、及び波形モニタを備える。第１の検査回路は、プラズマ処理装置の基板支持器の第１の領域上に載置された基板に接続可能に構成されている。第１の検査回路は、インピーダンスを有する。第２の検査回路は、基板支持器の第２の領域上に載置されたエッジリングに接続可能に構成されている。第２の検査回路は、インピーダンスを有する。波形モニタは、第１の電気バイアス及び第２の電気バイアスがそれぞれ第１の領域内の第１の電極及び第２の領域内の第２の電極に与えられている状態で、基板の電圧波形及びエッジリングの電圧波形を取得するように構成されている。第１の電気バイアス及び第２の電気バイアスは、共通のバイアス周波数を有する。一つの例示的実施形態において、第１の検査回路は、基板上のプラズマシースのインピーダンスに対応するインピーダンスを有し得る。第２の検査回路は、エッジリング上のプラズマシースのインピーダンスに対応するインピーダンスを有し得る。

以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。

図１は、一つの例示的実施形態に係る検査方法を示す流れ図である。図１に示す検査方法は、プラズマ処理装置において基板の電圧波形及びエッジリングの電圧波形を取得するために実行される。図２は、一つの例示的実施形態に係る検査方法が適用され得るプラズマ処理装置を概略的に示す図である。図３は、一つの例示的実施形態に係るプラズマ処理装置のチャンバ内の構成を示す図である。図１に示す検査方法（以下、「方法ＭＴ」という）は、図２及び図３に示すプラズマ処理装置１に適用され得る。

プラズマ処理装置１は、容量結合型のプラズマ処理装置である。プラズマ処理装置１は、チャンバ１０を備えている。チャンバ１０は、その中に内部空間１０ｓを提供している。内部空間１０ｓの中心軸線は、鉛直方向に延びる軸線ＡＸである。一実施形態において、チャンバ１０は、チャンバ本体１２を含んでいる。チャンバ本体１２は、略円筒形状を有している。内部空間１０ｓは、チャンバ本体１２の中に提供されている。チャンバ本体１２は、例えばアルミニウムから形成されている。チャンバ本体１２は電気的に接地されている。チャンバ本体１２の内壁面、即ち内部空間１０ｓを画成する壁面には、耐プラズマ性を有する膜が形成されている。この膜は、陽極酸化処理によって形成された膜又は酸化イットリウムから形成された膜といったセラミック製の膜であり得る。

チャンバ本体１２の側壁には通路１２ｐが形成されている。基板Ｗは、内部空間１０ｓとチャンバ１０の外部との間で搬送されるときに、通路１２ｐを通過する。この通路１２ｐの開閉のために、ゲートバルブ１２ｇがチャンバ本体１２の側壁に沿って設けられている。

プラズマ処理装置１は、基板支持器１６を更に備える。基板支持器１６は、チャンバ１０の中で、その上に載置された基板Ｗを支持するように構成されている。基板Ｗは、略円盤形状を有する。基板支持器１６は、支持部１７によって支持されている。支持部１７は、チャンバ本体１２の底部から上方に延在している。支持部１７は、略円筒形状を有している。支持部１７は、石英といった絶縁材料から形成されている。

基板支持器１６は、下部電極１８及び静電チャック２０を有する。下部電極１８及び静電チャック２０は、チャンバ１０の中に設けられている。下部電極１８は、アルミニウムといった導電性材料から形成されており、略円盤形状を有している。

下部電極１８内には、流路１８ｆが形成されている。流路１８ｆは、熱交換媒体用の流路である。熱交換媒体としては、例えば液状の冷媒が用いられる。流路１８ｆには、熱交換媒体の供給装置（例えば、チラーユニット）が接続されている。この供給装置は、チャンバ１０の外部に設けられている。流路１８ｆには、供給装置から配管２３ａを介して熱交換媒体が供給される。流路１８ｆに供給された熱交換媒体は、配管２３ｂを介して供給装置に戻される。

静電チャック２０は、下部電極１８上に設けられている。図２に示すように、静電チャック２０は、誘電体部２０ｄ及び電極２１ａを有している。静電チャック２０は、電極２２ａ及び電極２２ｂを更に有していてもよい。基板Ｗは、内部空間１０ｓの中で処理されるときに、静電チャック２０上に載置され、静電チャック２０によって保持される。また、基板支持器１６上には、エッジリングＥＲが搭載される。エッジリングＥＲは、略環形状を有する板である。エッジリングＥＲは、導電性を有する。エッジリングＥＲは、例えばシリコン又は炭化ケイ素から形成されている。図３に示すように、エッジリングＥＲは、その中心軸線が軸線ＡＸに一致するように、基板支持器１６上に搭載される。チャンバ１０内に収容された基板Ｗは、静電チャック２０上、且つ、エッジリングＥＲによって囲まれた領域内に配置される。

プラズマ処理装置１は、ガスライン２５を更に備え得る。ガスライン２５は、ガス供給機構からの伝熱ガス、例えばＨｅガスを、静電チャック２０（後述する第１の領域）の上面と基板Ｗの裏面（下面）との間の間隙に供給する。

プラズマ処理装置１は、外周部２８及び外周部２９を更に備え得る。外周部２８は、チャンバ本体１２の底部から上方に延在している。外周部２８は、略円筒形状を有し、支持部１７の外周に沿って延在している。外周部２８は、導電性材料から形成されており、略円筒形状を有している。外周部２８は、電気的に接地されている。外周部２８の表面には、耐プラズマ性を有する膜が形成されている。この膜は、陽極酸化処理によって形成された膜又は酸化イットリウムから形成された膜といったセラミック製の膜であり得る。

外周部２９は、外周部２８上に設けられている。外周部２９は、絶縁性を有する材料から形成されている。外周部２９は、例えば石英といったセラミックから形成されている。外周部２９は、略円筒形状を有している。外周部２９は、下部電極１８及び静電チャック２０の外周に沿って延在している。

プラズマ処理装置１は、上部電極３０を更に備えている。上部電極３０は、基板支持器１６の上方に設けられている。上部電極３０は、部材３２と共にチャンバ本体１２の上部開口を閉じている。部材３２は、絶縁性を有している。上部電極３０は、この部材３２を介してチャンバ本体１２の上部に支持されている。

上部電極３０は、天板３４及び支持体３６を含んでいる。天板３４の下面は、内部空間１０ｓを画成している。天板３４には、複数のガス吐出孔３４ａが形成されている。複数のガス吐出孔３４ａの各々は、天板３４を板厚方向（鉛直方向）に貫通している。この天板３４は、例えばシリコンから形成されている。或いは、天板３４は、アルミニウム製の部材の表面に耐プラズマ性の膜を設けた構造を有し得る。この膜は、陽極酸化処理によって形成された膜又は酸化イットリウムから形成された膜といったセラミック製の膜であり得る。

支持体３６は、天板３４を着脱自在に支持している。支持体３６は、例えばアルミニウムといった導電性材料から形成されている。支持体３６の内部には、ガス拡散室３６ａが設けられている。ガス拡散室３６ａからは、複数のガス孔３６ｂが下方に延びている。複数のガス孔３６ｂは、複数のガス吐出孔３４ａにそれぞれ連通している。支持体３６には、ガス導入ポート３６ｃが形成されている。ガス導入ポート３６ｃは、ガス拡散室３６ａに接続している。ガス導入ポート３６ｃには、ガス供給管３８が接続されている。

ガス供給管３８には、ガスソース群４０が、バルブ群４１、流量制御器群４２、及びバルブ群４３を介して接続されている。ガスソース群４０、バルブ群４１、流量制御器群４２、及びバルブ群４３は、ガス供給部を構成している。ガスソース群４０は、複数のガスソースを含んでいる。バルブ群４１及びバルブ群４３の各々は、複数のバルブ（例えば開閉バルブ）を含んでいる。流量制御器群４２は、複数の流量制御器を含んでいる。流量制御器群４２の複数の流量制御器の各々は、マスフローコントローラ又は圧力制御式の流量制御器である。ガスソース群４０の複数のガスソースの各々は、バルブ群４１の対応のバルブ、流量制御器群４２の対応の流量制御器、及びバルブ群４３の対応のバルブを介して、ガス供給管３８に接続されている。プラズマ処理装置１は、ガスソース群４０の複数のガスソースのうち選択された一以上のガスソースからのガスを、個別に調整された流量で、内部空間１０ｓに供給することが可能である。

外周部２８とチャンバ本体１２の側壁との間には、バッフルプレート４８が設けられている。バッフルプレート４８は、例えば、アルミニウム製の部材に酸化イットリウム等のセラミックを被覆することにより構成され得る。このバッフルプレート４８には、多数の貫通孔が形成されている。バッフルプレート４８の下方においては、排気管５２がチャンバ本体１２の底部に接続されている。この排気管５２には、排気装置５０が接続されている。排気装置５０は、自動圧力制御弁といった圧力制御器、及び、ターボ分子ポンプなどの真空ポンプを有しており、内部空間１０ｓの中の圧力を減圧することができる。

以下、基板支持器１６について詳細に説明する。上述したように、基板支持器１６は、下部電極１８及び静電チャック２０を有している。図２に示すように、プラズマ処理装置１は、高周波電源５７を有する。高周波電源５７は、整合器５８を介して下部電極１８に接続されている。高周波電源５７は、プラズマ生成用の高周波電力を発生する電源である。高周波電源５７が発生する高周波電力は、２７～１００ＭＨｚの範囲内の周波数、例えば４０ＭＨｚ又は６０ＭＨｚの周波数を有する。整合器５８は、高周波電源５７の出力インピーダンスと負荷側（下部電極１８側）のインピーダンスを整合させるための整合回路を有している。なお、高周波電源５７は、下部電極１８に電気的に接続されていなくてもよく、整合器５８を介して上部電極３０に接続されていてもよい。

プラズマ処理装置１では、高周波電源５７からの高周波電力によりチャンバ１０内で高周波電界が生成される。チャンバ１０内のガスは、生成された高周波電界により励起される。その結果、プラズマが、チャンバ１０内で生成される。基板Ｗは、生成されたプラズマからのイオン及び／又はラジカルといった化学種により処理される。

基板支持器１６は、第１の領域２１及び第２の領域２２を有する。第１の領域２１は、基板支持器１６の中央の領域である。第１の領域２１は、静電チャック２０の中央領域及び下部電極１８の中央領域を含む。第２の領域２２は、第１の領域２１に対して径方向外側で周方向に延在している。第２の領域２２は、静電チャック２０の周縁領域及び下部電極１８の周縁領域を含む。プラズマ処理装置１において、第１の領域２１及び第２の領域２２は、単一の静電チャックから構成されており、互いに一体化されている。なお、図２では、第１の領域２１と第２の領域２２との間の境界は、破線で示されている。別の実施形態では、第１の領域２１及び第２の領域２２は、個別の静電チャックから構成されていてもよい。

第１の領域２１は、その上（即ち、その上面の上）に載置される基板Ｗを支持するように構成されている。第１の領域２１は、一例では円盤形状を有する領域である。第１の領域２１の中心軸線は、軸線ＡＸに略一致している。第１の領域２１は、誘電体部２０ｄを第２の領域２２と共有している。誘電体部２０ｄは、窒化アルミニウム、酸化アルミニウムといった誘電体から形成されている。誘電体部２０ｄは、略円盤形状を有している。一実施形態において、第２の領域２２における誘電体部２０ｄの厚みは、第１の領域２１における誘電体部２０ｄの厚みよりも小さい。第２の領域２２における誘電体部２０ｄの上面の鉛直方向における位置は、第１の領域２１における誘電体部２０ｄの上面の鉛直方向における位置よりも低くてもよい。

第１の領域２１は、電極２１ａ（チャック電極）を有する。電極２１ａは、膜状の電極であり、第１の領域２１内で誘電体部２０ｄの中に設けられている。電極２１ａには、直流電源５５がスイッチ５６を介して接続されている。直流電源５５からの直流電圧が電極２１ａに印加されると、第１の領域２１と基板Ｗとの間で静電引力が発生する。発生した静電引力により、基板Ｗは第１の領域２１に引き付けられ、第１の領域２１によって保持される。

第１の領域２１は、第１の電極２１ｃを更に有している。第１の電極２１ｃは、膜状の電極であり、第１の領域２１内で誘電体部２０ｄの中に設けられている。なお、電極２１ａは、鉛直方向において、第１の電極２１ｃよりも第１の領域２１の上面の近くで延在し得る。

プラズマ処理装置１は、第１のバイアス電源６１を更に備えている。第１のバイアス電源６１は、第１の回路６３を介して第１の電極２１ｃに電気的に接続されている。第１のバイアス電源６１は、第１の電気バイアスを発生する。第１の電気バイアスは、第１の電極２１ｃに与えられる。一実施形態において、第１の電気バイアスは、負の直流電圧のパルスを含みバイアス周波数で規定される周期で周期的に発生されるパルス波である。バイアス周波数は、２００ｋＨｚ～１３．５６ＭＨｚの範囲内の周波数であり得る。パルス波の電圧レベルは、周期内で負の直流電圧のパルスが持続する期間以外の期間において０Ｖであってもよい。或いは、パルス波の電圧は、周期内で負の直流電圧のパルスが持続する期間以外の期間において、パルスの電圧の絶対値よりも低い絶対値を有していてもよい。なお、周期内においてパルスの電圧レベルは時間的に変化してもよい。

図４は、一つの例示的実施形態に係るプラズマ処理装置における第１のバイアス電源、ダンピング回路、第１の回路、及びフィルタを示す図である。図２及び図４に示すように、プラズマ処理装置１は、ダンピング回路６２及びフィルタ６４を更に備えていてもよい。ダンピング回路６２は、第１のバイアス電源６１と第１の回路６３との間で接続され得る。フィルタ６４は、第１の回路６３と第１の電極２１ｃとの間で接続され得る。

図４に示すように、一実施形態において、第１のバイアス電源６１は、可変直流電源６１ｐ、スイッチ６１ａ、及びスイッチ６１ｂを有する。可変直流電源６１ｐは、負の直流電圧を発生する直流電源である。可変直流電源６１ｐによって発生される直流電圧のレベルは可変である。可変直流電源６１ｐは、スイッチ６１ａを介して出力６１ｏに接続されている。出力６１ｏは、スイッチ６１ｂを介してグランドに接続されている。スイッチ６１ａ及びスイッチ６１ｂは、後述する制御部ＭＣによって制御され得る。スイッチ６１ａが導通状態であり、スイッチ６１ｂが非導通状態である場合には、出力６１ｏから負の直流電圧が出力される。スイッチ６１ａが非導通状態であり、スイッチ６１ｂが導通状態である場合には、出力６１ｏの電圧レベルは０Ｖになる。第１の電気バイアスであるパルス波は、スイッチ６１ａ及びスイッチ６１ｂの各々の導通状態を制御することにより、得られる。

ダンピング回路６２は、第１のバイアス電源６１の出力６１ｏと第１の回路６３との間で接続されている。一実施形態において、ダンピング回路６２は、抵抗６２ｒ及びコンデンサ６２ｃを有する。抵抗６２ｒの一端は、第１のバイアス電源６１の出力６１ｏに接続されている。コンデンサ６２ｃの一端は、抵抗６２ｒの他端と第１の回路６３とを接続する電気的パス上のノード６２ｎに接続されている。コンデンサ６２ｃの他端は接地されている。

第１の回路６３のインピーダンスは、可変であり得る。第１の回路６３は、一つ以上の可変回路素子を有する。一つ以上の可変回路素子の各々は、可変素子パラメータを有する。一実施形態において、第１の回路６３は、一つ以上の可変回路素子として、第１の可変抵抗６３ｒ及び第１の可変コンデンサ６３ｃを有する。第１の回路６３において、可変素子パラメータは、第１の可変抵抗６３ｒの抵抗値と第１の可変コンデンサ６３ｃの静電容量である。第１の可変抵抗６３ｒの一端は、ダンピング回路６２を介して第１のバイアス電源６１の出力６１ｏに接続されている。第１の可変コンデンサ６３ｃの一端は、第１の可変抵抗６３ｒの他端と第１の電極２１ｃとを接続する電気的パス上のノード６３ｎに接続されている。第１の可変コンデンサ６３ｃの他端は接地されている。第１の回路６３のインピーダンスは、制御部ＭＣによって設定される。第１の回路６３のインピーダンスは、制御部ＭＣにより第１の回路６３の一つ以上の可変回路素子の各々の可変素子パラメータ、例えば第１の可変抵抗６３ｒの抵抗値及び第１の可変コンデンサ６３ｃの静電容量が設定されることによって、制御される。

フィルタ６４は、ノード６３ｎと第１の電極２１ｃとの間で接続されている。フィルタ６４は、高周波電源５７からの高周波電力を遮断するか減衰させるように構成された電気フィルタである。フィルタ６４は、例えば、ノード６３ｎと第１の電極２１ｃとの間で接続されたインダクタを含む。

図２に示すように、第２の領域２２は、第１の領域２１を囲むよう延在している。第２の領域２２は、略環状の領域である。第２の領域２２の中心軸線は、軸線ＡＸに略一致している。第２の領域２２は、その上（即ち、その上面の上）に載置されるエッジリングＥＲを支持するように構成されている。第２の領域２２は、誘電体部２０ｄを第１の領域２１と共有している。

一実施形態において、第２の領域２２は、エッジリングＥＲを静電引力により保持してもよい。この実施形態において、第２の領域２２は、一つ以上の電極（チャック電極）を有し得る。図２に示す実施形態では、第２の領域２２は、一対の電極、即ち電極２２ａ及び電極２２ｂを有する。電極２２ａ及び電極２２ｂは、第２の領域２２内で誘電体部２０ｄの中に設けられている。電極２２ａ及び電極２２ｂは、双極電極を構成している。電極２２ａ及び電極２２ｂの各々は、膜状の電極である。電極２２ａ及び電極２２ｂは、鉛直方向において略同一の高さ位置で延在していてもよい。

電極２２ａには、直流電源７１が、スイッチ７２及びフィルタ７３を介して接続されている。フィルタ７３は、高周波電力並びに第１及び第２の電気バイアスを遮断するか、減衰させるように構成された電気フィルタである。電極２２ｂには、直流電源７４が、スイッチ７５及びフィルタ７６を介して接続されている。フィルタ７６は、高周波電力並びに第１及び第２の電気バイアスを遮断するか、低減させるように構成された電気フィルタである。

直流電源７１及び直流電源７４はそれぞれ、電極２２ａと電極２２ｂとの間で電位差が生じるように、電極２２ａ及び電極２２ｂに直流電圧を印加する。なお、電極２２ａ及び電極２２ｂの各々の設定電位は、正電位、負電位、及び０Ｖのうち何れであってもよい。例えば、電極２２ａの電位が正電位に設定され、電極２２ｂの電位が負電位に設定されてもよい。また、電極２２ａと電極２２ｂとの間の電位差は、二つの直流電源ではなく、単一の直流電源を用いて形成されてもよい。

電極２２ａと電極２２ｂとの間で電位差が生じると、第２の領域２２とエッジリングＥＲとの間で静電引力が発生する。エッジリングＥＲは、発生した静電引力により第２の領域２２に引き付けられ、第２の領域２２によって保持される。

第２の領域２２は、第２の電極２２ｃを更に有する。第２の電極２２ｃは、膜状の電極である。第２の電極２２ｃは、第２の領域２２内で誘電体部２０ｄの中に設けられている。第２の電極２２ｃは、第１の電極２１ｃから分離されている。なお、電極２２ａ及び電極２２ｂは、鉛直方向において、第２の電極２２ｃよりも第２の領域２２の上面の近くで延在し得る。

プラズマ処理装置１は、第２のバイアス電源８１を更に備えている。第２のバイアス電源８１は、第２の回路８３を介して第２の電極２２ｃに電気的に接続されている。第２のバイアス電源８１は、第２の電気バイアスを発生する。第２の電気バイアスは、第２の電極２２ｃに与えられる。一実施形態において、第２の電気バイアスは、負の直流電圧のパルスを含みバイアス周波数で規定される周期で周期的に発生されるパルス波である。第２の電気バイアスのバイアス周波数は、第１の電気バイアスのバイアス周波数と同一である。パルス波の電圧レベルは、周期内で負の直流電圧のパルスが持続する期間以外の期間において０Ｖであってもよい。或いは、パルス波の電圧は、周期内で負の直流電圧のパルスが持続する期間以外の期間において、パルスの電圧の絶対値よりも低い絶対値を有していてもよい。なお、周期内においてパルスの電圧レベルは時間的に変化してもよい。

図５は、一つの例示的実施形態に係るプラズマ処理装置における第２のバイアス電源、ダンピング回路、第２の回路、及びフィルタを示す図である。図２及び図５に示すように、プラズマ処理装置１は、ダンピング回路８２及びフィルタ８４を更に備えていてもよい。ダンピング回路８２は、第２のバイアス電源８１と第２の回路８３との間で接続され得る。フィルタ８４は、第２の回路８３と第２の電極２２ｃとの間で接続され得る。

図５に示すように、一実施形態において、第２のバイアス電源８１は、可変直流電源８１ｐ、スイッチ８１ａ、及びスイッチ８１ｂを有する。可変直流電源８１ｐは、負の直流電圧を発生する直流電源である。可変直流電源８１ｐによって発生される直流電圧のレベルは可変である。可変直流電源８１ｐは、スイッチ８１ａを介して出力８１ｏに接続されている。出力８１ｏは、スイッチ８１ｂを介してグランドに接続されている。スイッチ８１ａ及びスイッチ８１ｂは、後述する制御部ＭＣによって制御され得る。スイッチ８１ａが導通状態であり、スイッチ８１ｂが非導通状態である場合には、出力８１ｏから負の直流電圧が出力される。スイッチ８１ａが非導通状態であり、スイッチ８１ｂが導通状態である場合には、出力８１ｏの電圧レベルは０Ｖになる。第２の電気バイアスであるパルス波は、スイッチ８１ａ及びスイッチ８１ｂの各々の導通状態を制御することにより、得られる。

ダンピング回路８２は、第２のバイアス電源８１の出力８１ｏと第２の回路８３との間で接続されている。一実施形態において、ダンピング回路８２は、抵抗８２ｒ及びコンデンサ８２ｃを有する。抵抗８２ｒの一端は、第２のバイアス電源８１の出力８１ｏに接続されている。コンデンサ８２ｃの一端は、抵抗８２ｒの他端と第２の回路８３とを接続する電気的パス上のノード８２ｎに接続されている。コンデンサ８２ｃの他端は接地されている。

第２の回路８３のインピーダンスは、可変であり得る。第２の回路８３は、一つ以上の可変回路素子を有する。一つ以上の可変回路素子の各々は、可変素子パラメータを有する。一実施形態において、第２の回路８３は、一つ以上の可変回路素子として、第２の可変抵抗８３ｒ及び第２の可変コンデンサ８３ｃを有する。第２の回路８３において、可変素子パラメータは、第２の可変抵抗８３ｒの抵抗値と第２の可変コンデンサ８３ｃの静電容量である。第２の可変抵抗８３ｒの一端は、ダンピング回路８２を介して第２のバイアス電源８１の出力８１ｏに接続されている。第２の可変コンデンサ８３ｃの一端は、第２の可変抵抗８３ｒの他端と第２の電極２２ｃとを接続する電気的パス上のノード８３ｎに接続されている。第２の可変コンデンサ８３ｃの他端は接地されている。第２の回路８３は、第１の電気バイアス及び第２の電気バイアスの共通のバイアス周波数において第１の回路６３のインピーダンスよりも高いインピーダンスを有する。一実施形態においては、第１の回路６３のインピーダンス及び第２の回路８３のインピーダンスは、基板Ｗに供給される電流とエッジリングＥＲに供給される電流の比が、基板Ｗの面積とエッジリングＥＲの面積の比に等しくなるように設定される。第２の回路８３のインピーダンスは、制御部ＭＣによって設定される。第２の回路８３のインピーダンスは、制御部ＭＣにより第２の回路８３の一つ以上の可変回路素子の各々の可変素子パラメータ、例えば第２の可変抵抗８３ｒの抵抗値及び第２の可変コンデンサ８３ｃの静電容量が設定されることによって、制御される。

フィルタ８４は、ノード８３ｎと第２の電極２２ｃとの間で接続されている。フィルタ８４は、高周波電源５７からの高周波電力を遮断するか減衰させるように構成された電気フィルタである。フィルタ８４は、例えば、ノード８３ｎと第２の電極２２ｃとの間で接続されたインダクタを含む。

第２の領域２２は、ガスライン２２ｇを更に有していてもよい。ガスライン２２ｇは、第２の領域２２とエッジリングＥＲとの間の間隙に伝熱ガス、例えばＨｅガスを供給するために設けられたガスラインである。ガスライン２２ｇは、伝熱ガスのソースであるガス供給機構８６に接続されている。

一実施形態においては、図３に示すように、プラズマ処理装置１は、制御部ＭＣを更に備えていてもよい。制御部ＭＣは、プロセッサ、記憶装置、入力装置、表示装置等を備えるコンピュータであり、プラズマ処理装置１の各部を制御する。具体的に、制御部ＭＣは、記憶装置に記憶されている制御プログラムを実行し、当該記憶装置に記憶されているレシピデータに基づいてプラズマ処理装置１の各部を制御する。制御部ＭＣによる制御により、レシピデータによって指定されたプロセスがプラズマ処理装置１において実行される。また、方法ＭＴは、制御部ＭＣによるプラズマ処理装置１の各部及び後述する検査装置の各部の制御により実行され得る。

ここで、エッジリングＥＲは、プラズマに晒されることにより消耗し、その厚さが減少する。エッジリングＥＲの厚さがその初期の厚さよりも小さくなっている場合には、基板Ｗのエッジの近傍でシース（プラズマシース）の上端が傾斜する。したがって、エッジリングＥＲの厚さがその初期の厚さよりも小さくなっている場合には、基板Ｗのエッジに対するイオンの入射方向は、垂直方向に対して傾斜する。一実施形態において、制御部ＭＣは、エッジリングＥＲの厚さの減少に応じて第２の電気バイアスの設定レベルを増加させるよう、第２のバイアス電源８１を制御してもよい。第２の電気バイアスが上述したパルス波である場合には、第２の電気バイアスの設定レベルは、パルス波におけるパルスの電圧の絶対値である。第２の電気バイアスの設定レベルが増加されると、エッジリングＥＲの上方でシースの厚みが増加し、基板Ｗのエッジに対するイオンの入射方向の傾斜が補正され得る。

なお、制御部ＭＣは、その記憶装置に記憶されている関数又はテーブルを用いて、エッジリングＥＲの厚さに対応する第２の電気バイアスの設定レベルを特定し得る。エッジリングＥＲの厚さは、光学的又は電気的に測定されてもよく、或いは、エッジリングＥＲがプラズマに晒された時間から推定されてもよい。

また、制御部ＭＣは、エッジリングＥＲの厚さの減少に応じて第２の回路８３のインピーダンスを減少させるよう、第２の回路８３の一つ以上の可変回路素子の各々の可変素子パラメータを制御してもよい。第２の電気バイアスの設定レベルの増加に応じて第２の回路８３のインピーダンスが減少されることにより、エッジリングＥＲの電圧波形においてベースレベルからピークレベルまで達するのに要する時間長の増加が抑制される。

一実施形態において、制御部ＭＣは、その記憶装置に記憶されている関数又はテーブルを用いて、第２の電気バイアスの設定レベルに対応する第２の回路８３の一つ以上の可変回路素子の各々の可変素子パラメータを特定し得る。なお、エッジリングＥＲの厚さに対応する第２の回路８３の一つ以上の可変回路素子の各々の可変素子パラメータは、直接的にエッジリングＥＲの厚さに関連付けられていてもよい。

プラズマ処理装置１では、第１の電極２１ｃと基板Ｗは、第１のコンデンサ要素を形成する。また、第２の電極２２ｃとエッジリングＥＲは、第２のコンデンサ要素を形成する。エッジリングＥＲの面積は、基板Ｗの面積よりも小さい。したがって、第２のコンデンサ要素の静電容量は、第１のコンデンサ要素の静電容量よりも低い。故に、第１のコンデンサ要素に供給される電流と第２のコンデンサ要素に供給される電流が同じであれば、エッジリングＥＲの電圧波形は、基板Ｗの電圧波形よりも高速に変化する。プラズマ処理装置１では、第１の回路６３が第１の電極２１ｃと第１のバイアス電源６１との間に提供され、第２の回路８３が第２の電極２２ｃと第２のバイアス電源８１との間に提供されている。バイアス周波数において、第２の回路８３のインピーダンスは、第１の回路６３のインピーダンスよりも高いインピーダンスに設定される。したがって、プラズマ処理装置１によれば、基板Ｗの電圧波形とエッジリングＥＲの電圧波形との間の差が低減される。

再び図１を参照して、方法ＭＴについて説明する。以下の説明では、図１に加えて、図６及び図７を参照する。図６は、一つの例示的実施形態に係る検査装置をプラズマ処理装置と共に示す図である。図７は、一つの例示的実施形態に係る検査装置における模擬回路の構成を示す図である。図６に示す検査装置１００は、方法ＭＴにおいて用いられる。検査装置１００は、模擬回路１１０及び波形モニタ１２０を備える。模擬回路１１０は、チャンバ１０内の少なくともプラズマシースを擬似的に再現するように構成された回路である。波形モニタ１２０は、基板Ｗの電圧波形及びエッジリングＥＲの電圧波形を取得するように構成されている。波形モニタ１２０は、例えばオシロスコープである。

図７に示すように、模擬回路１１０は、第１の検査回路１１１及び第２の検査回路１１２を有する。一実施形態においては、模擬回路１１０は、第３の検査回路１１３、第４の検査回路１１４、及び第５の検査回路１１５を更に有していてもよい。

第１の検査回路１１１は、基板Ｗ上のプラズマシースを擬似的に再現する回路である。第１の検査回路１１１は、インピーダンスを有する。第１の検査回路１１１は、基板Ｗ上のプラズマシースのインピーダンスに対応するインピーダンスを有するように構成され得る。一実施形態において、第１の検査回路１１１は、ダイオード１１１ｄ、抵抗１１１ａ、及びコンデンサ１１１ｃを有する。ダイオード１１１ｄ、抵抗１１１ａ、及びコンデンサ１１１ｃは、互いに並列に接続されている。ダイオード１１１ｄのアノード、抵抗１１１ａの一端、及びコンデンサ１１１ｃの一端は、模擬回路１１０の端子１１０ａに接続されている。ダイオード１１１ｄのカソードは、抵抗１１１ｂの一端に接続されている。抵抗１１１ａの他端、コンデンサ１１１ｃの他端、及び抵抗１１１ｂの他端は、第３の検査回路１１３の抵抗１１３ａの一端に接続されている。抵抗１１１ａ及び抵抗１１１ｂの各々は、可変抵抗であってもよい。コンデンサ１１１ｃは、可変コンデンサであってもよい。

第２の検査回路１１２は、エッジリングＥＲ上のプラズマシースを擬似的に再現する回路である。第２の検査回路１１２は、インピーダンスを有する。第２の検査回路１１２は、エッジリングＥＲ上のプラズマシースのインピーダンスに対応するインピーダンスを有するように構成され得る。一実施形態において、第２の検査回路１１２は、ダイオード１１２ｄ、抵抗１１２ａ、及びコンデンサ１１２ｃを有する。ダイオード１１２ｄ、抵抗１１２ａ、及びコンデンサ１１２ｃは、互いに並列に接続されている。ダイオード１１２ｄのアノード、抵抗１１２ａの一端、及びコンデンサ１１２ｃの一端は、模擬回路１１０の端子１１０ｂに接続されている。ダイオード１１２ｄのカソードは、抵抗１１２ｂの一端に接続されている。抵抗１１２ａの他端、コンデンサ１１２ｃの他端、及び抵抗１１２ｂの他端は、第３の検査回路１１３の抵抗１１３ｃの一端に接続されている。抵抗１１２ａ及び抵抗１１２ｂの各々は、可変抵抗であってもよい。コンデンサ１１２ｃは、可変コンデンサであってもよい。

第３の検査回路１１３は、プラズマを擬似的に再現する回路である。第３の検査回路１１３は、インピーダンスを有する。第３の検査回路１１３は、プラズマのインピーダンスに対応するインピーダンスを有するように構成され得る。一実施形態において、第３の検査回路１１３は、抵抗１１３ａ、抵抗１１３ｂ、抵抗１１３ｃ、抵抗１１３ｄ、及び抵抗１１３ｅを有する。抵抗１１３ａと抵抗１１３ｂは、互いに直列に接続されている。抵抗１１３ｃと抵抗１１３ｄは、互いに直列に接続されている。抵抗１１３ｅは、抵抗１１３ａの他端と抵抗１１３ｂの一端の間のノードと抵抗１１３ｃの他端と抵抗１１３ｄの一端の間のノードとの間に接続されている。抵抗１１３ａ、抵抗１１３ｂ、抵抗１１３ｃ、抵抗１１３ｄ、及び抵抗１１３ｅの各々は、可変抵抗であってもよい。

第４の検査回路１１４は、基板Ｗ上のプラズマシースに対してプラズマを介して更に上方で発生するプラズマシースを擬似的に再現する回路である。第４の検査回路１１４は、インピーダンスを有する。第４の検査回路１１４は、基板Ｗ上のプラズマシースに対してプラズマを介して更に上方で発生するプラズマシースのインピーダンスに対応するインピーダンスを有するように構成され得る。即ち、第４の検査回路は、基板Ｗの上方においてプラズマと上部電極３０との間で発生するプラズマシースのインピーダンスに対応するインピーダンスを有するように構成され得る。一実施形態において、第４の検査回路１１４は、ダイオード１１４ｄ、抵抗１１４ａ、及びコンデンサ１１４ｃを有する。ダイオード１１４ｄ、抵抗１１４ａ、及びコンデンサ１１４ｃは、互いに並列に接続されている。ダイオード１１４ｄのカソード、抵抗１１４ａの一端、及びコンデンサ１１４ｃの一端は、第３の検査回路１１３の抵抗１１３ｂの他端に接続されている。ダイオード１１４ｄのアノードは、抵抗１１４ｂの一端に接続されている。抵抗１１４ａの他端、コンデンサ１１４ｃの他端、及び抵抗１１４ｂの他端は、接地されている。抵抗１１４ａ及び抵抗１１４ｂの各々は、可変抵抗であってもよい。コンデンサ１１４ｃは、可変コンデンサであってもよい。

第５の検査回路１１５は、エッジリングＥＲ上のプラズマシースに対してプラズマを介して更に上方で発生するプラズマシースを擬似的に再現する回路である。第５の検査回路１１５は、インピーダンスを有する。第５の検査回路１１５は、エッジリングＥＲ上のプラズマシースに対してプラズマを介して更に上方で発生するプラズマシースのインピーダンスに対応するインピーダンスを有するように構成され得る。第５の検査回路は、エッジリングＥＲの上方においてプラズマと上部電極３０との間で発生するプラズマシースのインピーダンスに対応するインピーダンスを有するように構成され得る。一実施形態において、第５の検査回路１１５は、ダイオード１１５ｄ、抵抗１１５ａ、及びコンデンサ１１５ｃを有する。ダイオード１１５ｄ、抵抗１１５ａ、及びコンデンサ１１５ｃは、互いに並列に接続されている。ダイオード１１５ｄのカソード、抵抗１１５ａの一端、及びコンデンサ１１５ｃの一端は、第３の検査回路１１３の抵抗１１３ｄの他端に接続されている。ダイオード１１５ｄのアノードは、抵抗１１５ｂの一端に接続されている。抵抗１１５ａの他端、コンデンサ１１５ｃの他端、及び抵抗１１５ｂの他端は、接地されている。抵抗１１５ａ及び抵抗１１５ｂの各々は、可変抵抗であってもよい。コンデンサ１１５ｃは、可変コンデンサであってもよい。

図１に示すように、方法ＭＴは、工程ＳＴ１、工程ＳＴ２、工程ＳＴ３、及び工程ＳＴ４を含んでいる。工程ＳＴ１では、第１の検査回路１１１が、基板Ｗに接続される。即ち、模擬回路１１０の端子１１０ａが、基板Ｗに接続される。工程ＳＴ２では、第２の検査回路１１２が、エッジリングＥＲに接続される。即ち、模擬回路１１０の端子１１０ｂが、エッジリングＥＲに接続される。工程ＳＴ１は、工程ＳＴ２よりも先に実行されてもよく、工程ＳＴ２の後に実行されてもよい。或いは、工程ＳＴ１と工程ＳＴ２は、同時に実行されてもよい。

方法ＭＴでは、波形モニタ１２０が、工程ＳＴ３の実行前に、基板Ｗ及びエッジリングＥＲに接続される。工程ＳＴ３では、第１の検査回路１１１が基板Ｗに接続され、第２の検査回路１１２がエッジリングＥＲに接続された状態で実行される。工程ＳＴ３では、第１のバイアス電源６１から第１の電極２１ｃに第１の電気バイアスが与えられ、第２のバイアス電源８１から第２の電極２２ｃに第２の電気バイアスが与えられる。工程ＳＴ３において第１の電極２１ｃに与えられる第１の電気バイアスの設定レベル及び第２の電気バイアスの設定レベルは同一であってもよい。なお、工程ＳＴ３の実行中には、高周波電力が、高周波電源５７から下部電極１８に与えられてもよい。

工程ＳＴ４は、工程ＳＴ３の実行中に実行される。工程ＳＴ４では、波形モニタ１２０を用いて、基板Ｗの電圧波形及びエッジリングＥＲの電圧波形が取得される。方法ＭＴでは、第１の検査回路１１１及び第２の検査回路１１２によって、プラズマの生成中のチャンバ１０内の環境が擬似的に提供される。したがって、方法ＭＴによれば、第１の電気バイアスに応じた基板Ｗの電圧波形及び第２の電気バイアスに応じたエッジリングＥＲの電圧波形を、プラズマを生成することなく検査することが可能となる。

図１に示すように、方法ＭＴは、工程ＳＴ５を更に含んでいてもよい。工程ＳＴ５では、第２の回路８３のインピーダンスが調整される。具体的には、第２の回路８３のインピーダンスは、バイアス周波数において、第１の回路６３のインピーダンスよりも高いインピーダンスに設定される。また、第２の回路８３のインピーダンスは、工程ＳＴ４において取得される基板Ｗの電圧波形とエッジリングＥＲの電圧波形との差を低減させるように、調整される。工程ＳＴ５において、第２の回路８３のインピーダンスは、制御部ＭＣが第２の回路８３の一つ以上の可変回路素子の各々の可変素子パラメータ、例えば第２の可変抵抗８３ｒの抵抗値及び第２の可変コンデンサ８３ｃの静電容量を設定することにより調整される。工程ＳＴ５によれば、第１の電気バイアスに応じた基板Ｗの電圧波形と第２の電気バイアスに応じたエッジリングＥＲの電圧波形との間の差を低減させるように、第２の回路８３のインピーダンスを事前に設定することが可能となる。なお、第２の電気バイアスの設定レベル及び工程ＳＴ５において調整された第２の回路８３の一つ以上の可変回路素子の各々の可変素子パラメータの関係は、制御部ＭＣの記憶装置に記憶され得る。

方法ＭＴは、工程ＳＴ６を更に含んでいてもよい。工程ＳＴ６では、第２の電気バイアスの複数の異なる設定レベルの各々と第２の回路８３の一つ以上の可変回路素子の各々の可変素子パラメータとの関係が求められる。工程ＳＴ６では、第１の電気バイアスが第１のバイアス電源６１から第１の電極２１ｃに与えられ、第２の電気バイアスが第２のバイアス電源８１から第２の電極２２ｃに与えられる。工程ＳＴ６において、第２の電気バイアスの設定レベルは、複数の異なる設定レベルに順に変更される。工程ＳＴ６では、複数の異なる設定レベルの各々の第２の電気バイアスが第２の電極２２ｃに与えられている状態において、エッジリングＥＲの電圧波形が、波形モニタ１２０によって取得される。工程ＳＴ６においては、当該関係は、複数の異なる設定レベルの各々に対して取得されたエッジリングＥＲの電圧波形における遅延時間長を基準範囲内に維持するように、求められる。例えば、当該関係は、遅延時間長が一定の時間長と略同一になるように、求められる。なお、遅延時間長は、エッジリングＥＲの電圧波形においてベースレベルからピークレベルまで到達する時間長である。第２の電気バイアスが上述のパルス波である場合には、ピークレベルは、負の直流電圧のパルスに応じたエッジリングＥＲの電圧のピークレベルである。第２の電気バイアスが上述のパルス波である場合に、ベースレベルは、負の直流電圧のパルスが持続する期間以外の期間におけるパルス波の電圧に応じたエッジリングＥＲの電圧のレベルである。工程ＳＴ５及び工程ＳＴ６において求められた関係は、上述した関数又はテーブルとして、制御部ＭＣの記憶装置に記憶される。なお、工程ＳＴ６では、エッジリングＥＲの電圧波形における遅延時間長を基準範囲内に維持するように、複数の異なる設定レベルの各々に対応する第１の回路６３の一つ以上の可変回路素子の各々の可変素子パラメータが求められてもよい。或いは、複数の異なる設定レベルの各々に対応する第１の回路６３の一つ以上の可変回路素子の各々の可変素子パラメータと第２の回路８３の一つ以上の可変回路素子の各々の可変素子パラメータの双方が求められてもよい。

以下、図８を参照する。図８は、別の例に係る模擬回路の構成を示す図である。図８に示す模擬回路１１０は、検査装置１００の模擬回路として用いられ得る。図８に示す模擬回路１１０は、第１の検査回路１１１及び第２の検査回路１１２を有し、第３の検査回路１１３、第４の検査回路１１４、及び第５の検査回路１１５を有していない。図８に示す模擬回路１１０において、抵抗１１１ａの他端、コンデンサ１１１ｃの他端、及び抵抗１１１ｂの他端は、接地されている。また、図８に示す模擬回路１１０において、抵抗１１２ａの他端、コンデンサ１１２ｃの他端、及び抵抗１１２ｂの他端は、接地されている。

図９の（ａ）、図９の（ｂ）はそれぞれ、図２に示すプラズマ処理装置において図７に示す模擬回路、図８に示す模擬回路を用いた場合の電圧波形のシミュレーション結果を示す図である。図９の（ａ）及び図９の（ｂ）の各々において、横軸は時間を示しており、縦軸は電圧を示している。図９の（ａ）及び図９の（ｂ）の各々において、第２のバイアス電源８１の出力電圧（第２の電気バイアス）の波形、エッジリングＥＲの電圧波形、基板Ｗの電圧波形がそれぞれ、一点鎖線、実線、破線で示されている。図９の（ｂ）に示すエッジリングＥＲの電圧波形は、正電圧側で図９の（ａ）に示すエッジリングＥＲの電圧波形と若干の相違を有するが、負電圧側では図９の（ａ）に示すエッジリングＥＲの電圧波形と略同一である。したがって、第３の検査回路１１３、第４の検査回路１１４、及び第５の検査回路１１５を有していない模擬回路１１０であっても、エッジリングＥＲの電圧波形を十分に再現可能である。

以下、図１０及び図１１を参照する。図１０は、一つの例示的実施形態に係るプラズマ処理装置における第１のバイアス電源、ダンピング回路、第１の回路、及びフィルタを示す図である。図１１は、一つの例示的実施形態に係るプラズマ処理装置における第２のバイアス電源、ダンピング回路、第２の回路、及びフィルタを示す図である。図１０に示すように、第１の回路６３は、第１の可変抵抗６３ｒの代わりに、第１のインダクタ６３ｉを有していてもよい。また、図１１に示すように、第２の回路８３は、第２の可変抵抗８３ｒの代わりに、第２のインダクタ８３ｉを有していてもよい。

以下、図１２を参照する。図１２は、別の例示的実施形態に係るプラズマ処理装置を概略的に示す図である。図１２に示すプラズマ処理装置１Ｂは、第１のバイアス電源６１として、高周波バイアス電源を備える。プラズマ処理装置１Ｂは、第２のバイアス電源８１として、高周波バイアス電源を備える。プラズマ処理装置１Ｂにおいて、第１のバイアス電源６１は、第１の電気バイアスとして、バイアス周波数を有する高周波バイアス電力を発生するように構成されている。バイアス周波数は、２００ｋＨｚ～１３．５６ＭＨｚの範囲内の周波数であり、例えば、４００ｋＨｚである。プラズマ処理装置１Ｂにおいて、第１のバイアス電源６１は、整合器６５及び第１の回路６３を介して、第１の電極２１ｃに接続される。整合器６５は、第１のバイアス電源６１の負荷側のインピーダンスを第１のバイアス電源６１の出力インピーダンスに整合させるための整合回路を有している。

また、プラズマ処理装置１Ｂにおいて、第２のバイアス電源８１は、第２の電気バイアスとして、バイアス周波数を有する高周波バイアス電力を発生するように構成されている。第２のバイアス電源８１によって発生される高周波バイアス電力のバイアス周波数は、第１のバイアス電源６１によって発生される高周波バイアス電力のバイアス周波数と同一である。また、プラズマ処理装置１Ｂにおいて、第２のバイアス電源８１は、整合器８５及び第２の回路８３を介して、第２の電極２２ｃに接続される。整合器８５は、第２のバイアス電源８１の負荷側のインピーダンスを第２のバイアス電源８１の出力インピーダンスに整合させるための整合回路を有している。プラズマ処理装置１Ｂにおいて、制御部ＭＣによって制御される第２の電気バイアスの設定レベルは、高周波バイアス電力の電力レベルである。なお、プラズマ処理装置１Ｂの他の構成は、プラズマ処理装置１の対応の構成と同一であり得る。

以下、図１３を参照する。図１３は、更に別の例示的実施形態に係るプラズマ処理装置を概略的に示す図である。図１３に示すプラズマ処理装置１Ｃでは、電極２２ａ及び電極２２ｂが、第２の電極２２ｃとして用いられる。第２のバイアス電源８１の出力から延びる電気的パスは、第２の回路８３（又はフィルタ８４）の後段で二つの分岐パスに分岐されており、二つの分岐パスがブロッキングコンデンサ８７ａ及び８７ｂを介して、電極２２ａ及び電極２２ｂにそれぞれ接続されている。プラズマ処理装置１Ｃの他の構成は、プラズマ処理装置１の対応の構成と同一であり得る。なお、プラズマ処理装置１Ｂにおいても、プラズマ処理装置１Ｃと同様に、電極２２ａ及び電極２２ｂが第２の電気バイアスが与えられる第２の電極として用いられてもよく、電極２２ａ及び電極２２ｂとは別の第２の電極２２ｃは省略されてもよい。

以上、種々の例示的実施形態について説明してきたが、上述した例示的実施形態に限定されることなく、様々な追加、省略、置換、及び変更がなされてもよい。また、異なる実施形態における要素を組み合わせて他の実施形態を形成することが可能である。

例えば、別の実施形態において、プラズマ処理装置は、プラズマ処理装置１とは別の容量結合型のプラズマ処理装置であってもよい。別の実施形態において、プラズマ処理装置は、他のタイプのプラズマ処理装置であってもよい。他のタイプのプラズマ処理装置は、誘導結合型のプラズマ処理装置、電子サイクロトロン共鳴（ＥＣＲ）プラズマ処理装置、又はマイクロ波といった表面波によりプラズマを生成するプラズマ処理装置であってもよい。

また、第１の電極２１ｃ及び第２の電極２２ｃは、静電チャック２０の誘電体部２０ｄの中に設けられていなくてもよい。第１の電極２１ｃ及び第２の電極２２ｃの各々は、静電チャック２０と下部電極１８との間に設けられた別の誘電体部の中に設けられていてもよい。

また、模擬回路１１０は、第１の検査回路１１１、第２の検査回路１１２、及び第３の検査回路１１３を有し、第４の検査回路１１４及び第５の検査回路１１５を有していなくてもよい。この場合には、抵抗１１３ｂの他端及び抵抗１１３ｄの他端が接地される。

以上の説明から、本開示の種々の実施形態は、説明の目的で本明細書で説明されており、本開示の範囲及び主旨から逸脱することなく種々の変更をなし得ることが、理解されるであろう。したがって、本明細書に開示した種々の実施形態は限定することを意図しておらず、真の範囲と主旨は、添付の特許請求の範囲によって示される。

１…プラズマ処理装置、１０…チャンバ、１６…基板支持器、２１…第１の領域、２１ｃ…第１の電極、２２…第２の領域、２２ｃ…第２の電極、６１…第１のバイアス電源、８１…第２のバイアス電源、１１１…第１の検査回路、１１２…第２の検査回路、１２０…波形モニタ、ＥＲ…エッジリング、Ｗ…基板。

Claims (16)

1. プラズマ処理装置の基板支持器の第１の領域上に載置された基板に第１の検査回路を接続する工程であり、該第１の検査回路は、インピーダンスを有する、該工程と、
   前記基板支持器の第２の領域上に載置されたエッジリングに第２の検査回路を接続する工程であり、該第２の検査回路は、インピーダンスを有する、該工程と、
   前記第１の検査回路が前記基板に接続され、前記第２の検査回路が前記エッジリングに接続された状態で、第１のバイアス電源及び第２のバイアス電源から前記第１の領域内の第１の電極及び前記第２の領域内の第２の電極にそれぞれ第１の電気バイアス及び第２の電気バイアスを与える工程であり、該第１の電気バイアス及び該第２の電気バイアスは共通のバイアス周波数を有し、前記第１のバイアス電源は、第１の回路を介して前記第１の電極と接続され、前記第２のバイアス電源は、一つ以上の可変回路素子を有する第２の回路を介して前記第２の電極と接続される、該工程と、
   第１の電気バイアス及び第２の電気バイアスを与える前記工程の実行中に、波形モニタを用いて前記基板の電圧波形及び前記エッジリングの電圧波形を取得する工程と、
   前記第２の回路のインピーダンスを調整する工程と、
   を含み、
   前記第２の回路の前記インピーダンスは、前記バイアス周波数において、前記第２の回路のインピーダンスが前記第１の回路のインピーダンスよりも高く、前記基板の前記電圧波形と前記エッジリングの前記電圧波形との差を低減させるように前記一つ以上の可変回路素子の各々の可変素子パラメータを調整することにより、調整される、
   検査方法。
2. 前記第２の電気バイアスの複数の異なる設定レベルの各々と前記一つ以上の可変回路素子の各々の可変素子パラメータとの関係を求める工程を更に含み、
   前記第１の電気バイアスを前記第１の電極に与え、前記複数の異なる設定レベルの各々を有する前記第２の電気バイアスを前記第２の電極に与えることにより該複数の異なる設定レベルの各々に対して取得される前記エッジリングの電圧波形においてベースレベルからピークレベルまで到達する時間長を基準範囲内に維持するように、前記関係が求められる、
   請求項１に記載の検査方法。
3. 前記第１の回路は、
   前記第１の電極と前記第１のバイアス電源との間で接続された第１の可変抵抗と、
   前記第１の可変抵抗と前記第１の電極とを接続する電気的パス上のノードとグランドとの間で接続された第１の可変コンデンサと、
   を有し、
   前記第２の回路は、前記一つ以上の可変回路素子として、
   前記第２の電極と前記第２のバイアス電源との間で接続された第２の可変抵抗と、
   前記第２の可変抵抗と前記第２の電極とを接続する電気的パス上のノードとグランドとの間で接続された第２の可変コンデンサと、
   を有する、
   請求項１又は２に記載の検査方法。
4. 前記第１の回路は、
   前記第１の電極と前記第１のバイアス電源との間で接続された第１の可変インダクタと、
   前記第１の可変インダクタと前記第１の電極とを接続する電気的パス上のノードとグランドとの間で接続された第１の可変コンデンサと、
   を有し、
   前記第２の回路は、前記一つ以上の可変回路素子として、
   前記第２の電極と前記第２のバイアス電源との間で接続された第２の可変インダクタと、
   前記第２の可変インダクタと前記第２の電極とを接続する電気的パス上のノードとグランドとの間で接続された第２の可変コンデンサと、
   を有する、
   請求項１又は２に記載の検査方法。
5. プラズマ処理装置の基板支持器の第１の領域上に載置された基板に第１の検査回路を接続する工程であり、該第１の検査回路は、インピーダンスを有する、該工程と、
   前記基板支持器の第２の領域上に載置されたエッジリングに第２の検査回路を接続する工程であり、該第２の検査回路は、インピーダンスを有する、該工程と、
   前記第１の検査回路が前記基板に接続され、前記第２の検査回路が前記エッジリングに接続された状態で、第１のバイアス電源及び第２のバイアス電源から前記第１の領域内の第１の電極及び前記第２の領域内の第２の電極にそれぞれ第１の電気バイアス及び第２の電気バイアスを与える工程であり、該第１の電気バイアス及び該第２の電気バイアスは共通のバイアス周波数を有する、該工程と、
   第１の電気バイアス及び第２の電気バイアスを与える前記工程の実行中に、波形モニタを用いて前記基板の電圧波形及び前記エッジリングの電圧波形を取得する工程と、
   を含み、
   前記第１の検査回路は、前記基板上のプラズマシースのインピーダンスに対応するインピーダンスを有し、
   前記第２の検査回路は、前記エッジリング上のプラズマシースのインピーダンスに対応するインピーダンスを有する、
   検査方法。
6. 前記第１の検査回路及び前記第２の検査回路の各々は、互いに並列に接続されたダイオード、抵抗、及びコンデンサを含む、請求項１～５の何れか一項に記載の検査方法。
7. プラズマ処理装置の基板支持器の第１の領域上に載置された基板に第１の検査回路を接続する工程であり、該第１の検査回路は、インピーダンスを有する、該工程と、
   前記基板支持器の第２の領域上に載置されたエッジリングに第２の検査回路を接続する工程であり、該第２の検査回路は、インピーダンスを有する、該工程と、
   前記第１の検査回路が前記基板に接続され、前記第２の検査回路が前記エッジリングに接続された状態で、第１のバイアス電源及び第２のバイアス電源から前記第１の領域内の第１の電極及び前記第２の領域内の第２の電極にそれぞれ第１の電気バイアス及び第２の電気バイアスを与える工程であり、該第１の電気バイアス及び該第２の電気バイアスは共通のバイアス周波数を有する、該工程と、
   第１の電気バイアス及び第２の電気バイアスを与える前記工程の実行中に、波形モニタを用いて前記基板の電圧波形及び前記エッジリングの電圧波形を取得する工程と、
   を含み、
   前記基板の電圧波形及び前記エッジリングの電圧波形を取得する前記工程は、インピーダンスを有する第３の検査回路が、前記第１の検査回路を介して前記基板に接続され、前記第２の検査回路を介して前記エッジリングに接続された状態で、実行される、検査方法。
8. 前記第３の検査回路は、プラズマのインピーダンスに対応するインピーダンスを有する、請求項７に記載の検査方法。
9. 前記基板の電圧波形及び前記エッジリングの電圧波形を取得する前記工程は、インピーダンスを有する第４の検査回路が前記第３の検査回路及び前記第１の検査回路を介して前記基板に接続され、インピーダンスを有する第５の検査回路が前記第３の検査回路及び前記第２の検査回路を介して前記エッジリングに接続された状態で、実行される、
   請求項８に記載の検査方法。
10. 前記第４の検査回路は、前記基板上のプラズマシースに対して前記プラズマを介して更に上方で発生するプラズマシースのインピーダンスに対応するインピーダンスを有し、
    前記第５の検査回路は、前記エッジリング上のプラズマシースに対して前記プラズマを介して更に上方で発生するプラズマシースのインピーダンスに対応するインピーダンスを有する、
    請求項９に記載の検査方法。
11. 前記第１の電気バイアス及び前記第２の電気バイアスの各々は、負の直流電圧のパルスを含み前記バイアス周波数で規定される周期で周期的に発生されるパルス波である、請求項１～１０の何れか一項に記載の検査方法。
12. 前記第１の電気バイアス及び前記第２の電気バイアスの各々は、前記バイアス周波数を有する高周波電力である、請求項１～１０の何れか一項に記載の検査方法。
13. プラズマ処理装置の基板支持器の第１の領域上に載置された基板に接続可能に構成された第１の検査回路であり、インピーダンスを有する、該第１の検査回路と、
    前記基板支持器の第２の領域上に載置されたエッジリングに接続可能に構成された第２の検査回路であり、インピーダンスを有する、該第２の検査回路と、
    共通のバイアス周波数を有する第１の電気バイアス及び第２の電気バイアスがそれぞれ前記第１の領域内の第１の電極及び前記第２の領域内の第２の電極に与えられている状態で、前記基板の電圧波形及び前記エッジリングの電圧波形を取得するように構成された波形モニタと、
    インピーダンスを有する第１の回路であり、前記第１の電気バイアスを発生する第１のバイアス電源が該第１の回路を介して前記第１の電極と接続される、該第１の回路と、
    一つ以上の可変回路素子を有する第２の回路であり、前記第２の電気バイアスを発生する第２のバイアス電源が該第２の回路を介して前記第２の電極と接続される、該第２の回路と、
    を備え、
    前記第２の回路のインピーダンスは、前記バイアス周波数において、前記第２の回路のインピーダンスが前記第１の回路の前記インピーダンスよりも高く、前記基板の前記電圧波形と前記エッジリングの前記電圧波形との差を低減させるように前記一つ以上の可変回路素子の各々の可変素子パラメータを調整することにより、調整される、
    検査装置。
14. プラズマ処理装置の基板支持器の第１の領域上に載置された基板に接続可能に構成された第１の検査回路であり、インピーダンスを有する、該第１の検査回路と、
    前記基板支持器の第２の領域上に載置されたエッジリングに接続可能に構成された第２の検査回路であり、インピーダンスを有する、該第２の検査回路と、
    共通のバイアス周波数を有する第１の電気バイアス及び第２の電気バイアスがそれぞれ前記第１の領域内の第１の電極及び前記第２の領域内の第２の電極に与えられている状態で、前記基板の電圧波形及び前記エッジリングの電圧波形を取得するように構成された波形モニタと、
    を備え、
    前記第１の検査回路は、前記基板上のプラズマシースのインピーダンスに対応するインピーダンスを有し、
    前記第２の検査回路は、前記エッジリング上のプラズマシースのインピーダンスに対応するインピーダンスを有する、
    検査装置。
15. プラズマ処理装置の基板支持器の第１の領域上に載置された基板に接続可能に構成された第１の検査回路であり、インピーダンスを有する、該第１の検査回路と、
    前記基板支持器の第２の領域上に載置されたエッジリングに接続可能に構成された第２の検査回路であり、インピーダンスを有する、該第２の検査回路と、
    インピーダンスを有し、前記第１の検査回路を介して前記基板に接続され、前記第２の検査回路を介して前記エッジリングに接続された第３の検査回路と、
    共通のバイアス周波数を有する第１の電気バイアス及び第２の電気バイアスがそれぞれ前記第１の領域内の第１の電極及び前記第２の領域内の第２の電極に与えられている状態で、前記基板の電圧波形及び前記エッジリングの電圧波形を取得するように構成された波形モニタと、
    を備える検査装置。
16. 前記第１の検査回路及び前記第２の検査回路の各々は、互いに並列に接続されたダイオード、抵抗、及びコンデンサを含む、請求項１３～１５の何れか一項に記載の検査装置。

Images