JP7405143B2 - 不均衡故障検知回路 - Google Patents

不均衡故障検知回路 Download PDF

Info

Publication number
JP7405143B2
JP7405143B2 JP2021538634A JP2021538634A JP7405143B2 JP 7405143 B2 JP7405143 B2 JP 7405143B2 JP 2021538634 A JP2021538634 A JP 2021538634A JP 2021538634 A JP2021538634 A JP 2021538634A JP 7405143 B2 JP7405143 B2 JP 7405143B2
Authority
JP
Japan
Prior art keywords
current
semiconductor switch
imbalance
switch element
fault
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021538634A
Other languages
English (en)
Other versions
JPWO2021024432A5 (ja
JPWO2021024432A1 (ja
Inventor
宏憲 田内
勇輝 伊藤
貴志 兵頭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Publication of JPWO2021024432A1 publication Critical patent/JPWO2021024432A1/ja
Publication of JPWO2021024432A5 publication Critical patent/JPWO2021024432A5/ja
Application granted granted Critical
Publication of JP7405143B2 publication Critical patent/JP7405143B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12Modifications for increasing the maximum permissible switched current
    • H03K17/122Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K2217/00Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027Measuring means of, e.g. currents through or voltages across the switch

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Description

本開示は、例えば半導体スイッチ素子である電子デバイスを含む電子デバイス装置の不均衡故障を検知する不均衡故障検知回路および,前記不均衡故障検知回路を備えた電子デバイス装置に関する。
特許文献1は、並列接続した複数の半導体スイッチ素子を共通の駆動回路からの動作信号で同時に動作させる構成の装置で、いずれかの半導体スイッチ素子に過電流を生じたことを、簡単な回路で確実に検出できるようにすることを課題とする。
特許文献1では、複数の(例えば2つの)IGBTを並列にしてこれらに共通の駆動信号をゲート駆動回路が与える際に、ゲート駆動回路と各IGBTとの間の各配線にゲート電流検出器を挿入する。いずれかのIGBTに過電流が流れるとゲート電流検出の間で検出電流の極性が異なることを極性検出器及び排他的論理和素子で検出して、アーム短絡電流発生を検知する。または、2つのゲート電流検出器の間での検出電流のいずれかが所定値を超えたことを過電流検出器及び論理和素子で検出する回路を付加し、この論理和素子の出力と排他的論理和素子の出力との論理積を論理積素子で演算し、アーム短絡電流の発生を検出する。
特開平10-042546号公報
特許文献1の回路は、部品点数が多く、小型化が難しい。
本開示は、従来技術に比較して少ない部品点数で電子デバイスの不均衡故障を検出可能な、電子デバイス装置の不均衡故障検知回路を開示する。
本開示の一態様に係る不均衡故障検知回路は、電子デバイスをそれぞれ含みかつ並列に接続された複数の電流経路を含む電子デバイス装置の不均衡故障を検知するための不均衡故障検知回路であって、複数の電流経路をそれぞれ囲むように配置されかつ直列に接続された複数のコイルを有し、複数の電流経路を流れる電流による複数のコイルの誘起電圧の和であるコイル和電圧を出力する検出部と、検出部からのコイル和電圧が所定値の範囲を超えた場合に、電子デバイス装置の不均衡故障を検知する制御部とを備える。
本開示の不均衡故障検知回路によれば、従来技術に比較して少ない部品点数で不均衡故障を検知することが可能となる。
実施の形態1に係る故障検知システム10の構成例を示すブロック図である。 図1の故障検知システム10の各部における、信号等の波形の例を示すタイミングチャートである。 図1の故障検知システム10の各部における、信号等の波形の別の例を示すタイミングチャートである。 図1の故障検知システム10の各部における、信号等の波形のまた別の例を示すタイミングチャートである。 図1の故障検知システム10のプリント回路基板500上での実装例を示す上面図である。 図5のプリント回路基板500を破線VI-VI’で切断した断面図である。 図5のプリント回路基板500を破線VII-VII’で切断した断面図である。 実施の形態2に係る故障検知システム10Aの構成例を示すブロック図である。
以下、本発明に係る実施の形態を、図面に基づいて説明する。ただし、以下で説明する各実施の形態は、あらゆる点において本発明の例示に過ぎない。本発明の範囲を逸脱することなく種々の改良や変形を行うことができることは言うまでもない。つまり、本発明の実施にあたって、実施の形態に応じた具体的構成が適宜採用されてもよい。また、添付の図面において、同一又は類似の構成には同一の符号を付している。
(実施の形態1)
図1は、実施の形態1に係る故障検知システム10の構成例を示すブロック図である。図1において、故障検知システム10は、スイッチング素子Q1,Q2をそれぞれ挿入された2つの電流経路を含む電子デバイス装置のための故障検知システム10であり、直流電流源20と、駆動信号発振器30と、並列に接続されたスイッチング素子Q1,Q2と、故障検知回路100とを含む。故障検知回路100は、直列に接続された2つのコイル111,112を有する検出部110と、制御部120とを備える。
図1において、直流電流源20は直流の入力電流Iinを出力して電力を供給する電源である。駆動信号発振器30は、同一の駆動信号Sdrvによりスイッチング素子Q1,Q2をオンオフ制御する。スイッチング素子Q1,Q2は例えばMOSFET等の半導体スイッチ素子であり、いずれもスイッチング素子駆動信号Sdrvにより制御されて導通の状態を切り替える。すなわち、スイッチング素子Q1,Q2を含む電流経路をそれぞれ流れる電流I1,I2は、駆動信号Sdrvがローレベルのときに0になり、駆動信号Sdrvがハイレベルのときに最も大きくなる。
検出部110のコイル111,112は、2本の電流経路の近傍の各々を囲んで配置され、電流I1,I2により誘起電圧を生じる。制御部120は、コイル111,112の誘起電圧の和であるコイル和電圧Vcを検出し、その値が所定のしきい値Vthよりも大きいか、-Vthよりも小さいときに、電子デバイス装置において不均衡故障が生じていることを検知する。ここで、不均衡故障とは、電子デバイス装置の複数の電流経路の組において、正常な所定の電流比から逸脱した比の電流が流れる故障をいい、以下の3つを含む。
(1)スイッチング素子Q1,Q2のうちのいずれか一方の抵抗値が他方と異なる値となり、電流I1,I2が互いに等しくなくなる第1の不均衡故障。
(2)スイッチング素子Q1,Q2のうちのいずれか一方に短絡故障が発生し、電流I1,I2のうち、短絡故障しているスイッチング素子Q1,Q2の電流経路に流れる電流I1,I2が増加する第2の不均衡故障。
(3)スイッチング素子Q1,Q2のうちのいずれか一方に開放故障が発生し、電流I1,I2のうち、開放故障していないスイッチング素子Q1,Q2の電流経路に流れる電流I1,I2が急激に増加する第3の不均衡故障。
制御部120は不均衡故障を検知すると、直流電流源20および駆動信号発振器30に停止信号Sc20,Sc30を出力し、直流電流源20および駆動信号発振器30の動作を停止させる。
以上のように構成された故障検知システム10の動作について以下説明する。
図1の故障検知システム10において、コイル111,112は、巻数が同じで、かつ巻回方向が互いに逆であり、スイッチング素子Q1,Q2を流れる電流の電流経路の近傍にそれぞれ配置される。
電流I1,I2によりコイル111,112に発生する誘起電圧は、コイル111,112の巻線の内側を通過する磁束の変化の傾きに比例し、電流I1,I2により生じる磁束は、電流I1,I2比例する。従って、スイッチング素子Q1,Q2が正常に動作しているとき、電流I1,I2の値は常に等しいため、コイル111,112における誘起電圧は、大きさが等しく、向きが逆の電圧となる。よって、2つの誘起電圧は互いに打ち消し合い、コイル和電圧Vcの値は0となる。
図2は、図1の故障検知システム10の各部における、信号等の波形の例を示すタイミングチャートである。図2において、時刻t10~t29は、故障検知システム10のスイッチング動作の時刻を示す。時刻t10~t20の時間期間は電流I1,I2が等しい定常動作の期間T1であり、時刻t20~t29の時間期間は電流I1,I2が等しくない定常動作の期間T2であり、時刻t29以降は上記「第1の不均衡故障」が検知され、スイッチング素子Q1,Q2の動作が停止された停止の期間T3である。
図2において、時刻t10~t11では、駆動信号発振器30からのスイッチング素子駆動信号Sdrvが立ち上がり、スイッチング素子Q1,Q2に電流I1,I2が流れ始める。スイッチング素子Q1,Q2は同一のスイッチング素子駆動信号Sdrvにより制御されており、電流I1,I2は同じ傾きで増加するため、コイル111,112により生じる誘起電圧は互いに打ち消しあい、コイル和電圧Vcの値は0となる。時刻t11では、スイッチング素子駆動信号Sdrvはハイレベルとなり、電流I1,I2の増加が止まる。
時刻t11~t12では、スイッチング素子Q1,Q2を流れる電流I1,I2は変化しないため、コイル111,112に誘起電圧は生じず、コイル和電圧Vcの値は0である。時刻t12~t13では、スイッチング素子駆動信号Sdrvが立ち下がり、電流I1,I2が減少する。コイル111,112には時刻t10~t11とは逆の向きに誘起電圧が生じるが、これらの誘起電圧は互いに打ち消し合い、コイル和電圧Vcの値は0となる。時刻t13~t14ではスイッチング素子駆動信号Sdrvはローレベルであり、スイッチング素子Q1,Q2は絶縁状態のため電流I1,I2は0となり、コイル和電圧Vcは0となる。時刻t14~t17は時刻t10~t13の繰り返しである。このように、期間T1においてコイル和電圧Vcは常にゼロレベルである。
時刻t20では、時刻t10~t13と同様の制御が開始されるが、上記「第1の不均衡故障」が発生し、電流I2より電流I1のほうが大きくなる。この電流I1,I2の間の差により、時刻t20~t21における電流I1,I2の変化の傾きにも差が生じ、電流I2の傾きより電流I1の傾きのほうが大きくなる。従って、コイル111に生じる誘起電圧は、コイル112の誘起電圧よりも大きくなり、コイル和電圧Vcは正の値となる。しかし、電流I1,I2の傾きの差は、コイル和電圧Vcがしきい値Vthを超えるほど大きくはないため、制御部120は不均衡故障を検知しない。
時刻t21~t22では、電流I1,I2の値は一定のままであり、時刻t11~t12と同様に、コイル和電圧Vcの値が0である。時刻t22~t23では、時刻t12~t13と同様に電流I1,I2が減少し、コイル111,112に誘起電圧が発生する。コイル111の誘起電圧はコイル112の誘起電圧よりも大きいため、コイル和電圧Vcは(時刻t20~t21のときと逆に)負の値となる。しかし、この値も、しきい値電圧-Vthを下回ることはなく、制御部120は不均衡故障を検知しない。時刻t24~t27は時刻t20~t23の繰り返しである。このように、期間T2では「第1の不均衡故障」が発生し、これによりコイル和電圧Vcは、スイッチング素子駆動信号Sdrvの立ち上がり及び立ち下がりのタイミングで非ゼロレベルとなる。しかしながら、コイル和電圧Vcの値は常に式-Vth<Vc<Vthを満たし、制御部120は第1の不均衡故障を検知しない。
時刻t28では、上記「第1の不均衡故障」の程度が悪化し、電流I1,I2の変化の傾きの差は、時刻t20における値よりも大きくなる。時刻t28~t29では、コイル和電圧Vcが時刻t20~t21における値よりも大きくなり、時刻t29ではしきい値Vthを超える。制御部120はコイル和電圧Vcがしきい値Vthを超えたことに応答して「第1の不均衡故障」を検知し、駆動信号発振器30に停止信号Sc30を送信する。時刻t30では、駆動信号発振器30が停止信号Sc30に応答してスイッチング素子駆動信号Sdrvの出力を停止することで、スイッチング素子Q1,Q2はオフされ、故障検知システム10の動作は停止する。このように、期間T3では「第1の不均衡故障」の程度が悪化し、コイル和電圧Vcが-Vthよりも小さいか、又はVthよりも大きくなる。制御部120はそれに応答して、駆動信号発生部においてスイッチング素子駆動信号Sdrvの出力を停止させる。
このように、故障検知システム10は、スイッチング素子Q1,Q2の故障により電流I1,I2の間に差が生じ、コイル和電圧Vcが電圧値の範囲-Vth~Vthを超えたことに応答して不均衡故障を検知し、スイッチング素子Q1,Q2の動作を停止させる。
図3は、図1の故障検知システム10の各部における、信号等の波形の別の例を示すタイミングチャートである。図3の例は、図2の例と比較して、期間T2における「第1の不均衡故障」の悪化が、スイッチング素子駆動信号Sdrvがオンの間に発生する点で異なる。図3において、時刻t10~t27の動作は図2と同様のため説明を省略する。時刻t31~t32の動作は、時刻t20~t21と同様であり、期間T2では「第1の不均衡故障」が発生している。
図3において、時刻t33では、「第1の不均衡故障」の程度が悪化し、電流I1が急激に増加し始めると同時に、既に流れていた電流I2は減少し始める。従って、コイル111には非常に大きな誘起電圧が発生し、一方でコイル112には、時刻t10~t11とは逆方向の誘起電圧が発生する。電流I2の方向が期間T1とは逆のため、2つのコイル111,112の誘起電圧は互いに同じ方向となっており、打ち消しあうことはない。これにより、時刻t34において2つのコイル111,112のコイル和電圧Vcはしきい値Vthを超えて、制御部120は「第2の不均衡故障」を検知して駆動信号発振器30を停止させ、スイッチング素子Q1,Q2を停止させる(図2の時刻t29と同様)。これによって、時刻t35において故障検知システム10の動作が停止する(図2の時刻t30と同様)。
このように、故障検知システム10は、スイッチング素子駆動信号Sdrvがハイレベルの間であっても、コイル和電圧Vcが電圧値の範囲-Vth~Vthを超えたことに応答して不均衡故障を検知し、スイッチング素子Q1,Q2に入力されるスイッチング素子駆動信号Sdrvを停止させることで、スイッチング素子Q1,Q2の動作を停止させる。なお、上記「第3の不均衡故障」についても、同様に検知及び停止が可能である。
図4は、図1の故障検知システム10の各部における、信号等の波形のまた別の例を示すタイミングチャートである。図4の例は、図3の例と比較して、スイッチング素子Q1が短絡故障を生じ、スイッチング素子駆動信号Sdrvを停止させても短絡状態が維持される点で異なる。図4において、時刻t10~t32の動作は図3と同様のため説明を省略する。
図4において、時刻t40では、制御部120は、コイル和電圧Vcの値が電圧値の範囲-Vth~Vthを超えたことを検知して、停止信号Sc20,Sc30を直流電流源20および駆動信号発振器30に出力する。これによりスイッチング素子Q2は停止するが、スイッチング素子Q1は短絡状態が維持されている。従って、スイッチング素子Q1は、図3の時刻t34のようには停止されず、電流I1を通したままである。その後、時刻t42では、直流電流源20は停止信号Sc20を受けて入力電流Iinを0にし、短絡故障のスイッチング素子Q1に流れる電流を停止させる。
以上のように、実施の形態1に係る故障検知回路100は、例えばスイッチング素子Q1,Q2等の電子デバイスをそれぞれ挿入された複数の電流経路を含む電子デバイス装置のための不均衡故障検知回路であり、スイッチング素子Q1,Q2が正常に動作しているときにコイル111,112誘起電圧の和電圧Vcが実質的に0となるように構成された検出部110と、コイル111,112誘起電圧の和電圧Vcが0から正負に所定幅(しきい値Vth)だけ離れた値までの範囲を超えた場合に、電子デバイス装置の不均衡故障を検知する制御部120とを備える。制御部120は、スイッチング素子Q1,Q2の開放故障および短絡故障等による電子デバイス装置の不均衡故障を検知すると、直流電流源20および駆動信号発振器30を停止させることで、スイッチング素子Q1,Q2に流れる電流I1,I2を停止させる。検出部110は2つのコイル111,112のみで構成され、制御部120が検出する値はコイル和電圧Vcのみであるため、故障検知システム10は、部品点数が少ない構成で不均衡故障を検知することができる。
図5は、図1の故障検知システム10のプリント回路基板500上での実装例を示す上面図である。また、図6は、図5のプリント回路基板500をVI-VI’を通る平面で切断した断面図であり、図7は、図5のプリント回路基板500をVII-VII’を通る平面で切断した断面図である。図5~図7において、故障検知システム10の構成は図1の故障検知システム10と同様だが、図面の簡単のため、直流電流源20と、駆動信号発振器30と、一部の配線を省略している。
図5のコイル111,112および制御部120を含む回路の配線において、実線はプリント回路基板500の上面(表面)における導線を示し、点線はプリント回路基板500の下面(裏面)における導線を示す。また、コイル111,112に含まれる小円は、プリント回路基板500を貫通して上下面の両方に導通する導線を示す。スイッチング素子Q1,Q2のソース端子(図5のS)には、それぞれ紙面奥向きの電流I1,I2が流れる。
プリント回路基板500の上下面にこのように配線を行うことで、プリント回路基板500上の導線はらせん形状のコイル111,112が構成される。互いに逆の向きで直列に接続されたコイル111,112はスイッチング素子Q1,Q2のソース端子に流れる電流I1,I2によりそれぞれ誘起電圧を生じ、制御部120がコイル和電圧Vcを検出する。
(実施の形態2)
図8は、実施の形態2に係る故障検知システム10Aの構成例を示すブロック図である。図8において、故障検知システム10Aは、図1の故障検知システム10と比較して以下の点で異なる。
(1)スイッチング素子Q1と並列に接続されたスイッチング素子Q3,Q4をさらに備える。
(2)故障検知回路100Aは、検出部110に代えて、コイル111,112に直列に接続されたコイル113,114をさらに有する検出部110Aを備える。コイル113,114は、スイッチング素子Q3,Q4を通る電流経路の近傍にそれぞれ配置され、巻数は同じで、巻回方向は互いに逆である。
図8において、例えばスイッチング素子Q4にのみ開放故障が発生して電流I4が0になった場合、他のスイッチング素子Q1~Q3に流れる電流I1~I3は均等に増加する。その結果、コイル111~113が生じる誘起電圧が増加し、コイル114に生じる誘起電圧は減少する。これによりコイル和電圧Vcは、図3の時刻t30と同様に大きく増加してしきい値Vthを超える。制御部120は、コイル和電圧がしきい値Vthを超えると不均衡故障を検知する。
なお、図8の故障検知システム10Aが故障を検知する電流経路は、2つまたは4つに限らず、自然数nに対して2×n個で表せる任意の数であり得る。そのとき、検出部110Aは、直列に接続され、同じ巻数で、かつ巻回方向が互いに逆の2つのコイルの組をn組含む。
(他の実施の形態)
実施の形態1および2では、偶数個の電流経路に流れる電流がすべて等しいか否かを判断する故障検知システム10,10Aを開示した。しかしながら、故障検知システムの電流経路は奇数個であってもよいし、定常動作の期間T1において各電流経路に流れる電流は互いに異なる値であってもよい。例えば、複数N個のスイッチング素子Q1~QNを備えるN個の電流経路に、期間T1において電流I~Iを流す場合を考える。この場合、電流I~Iに対してコイル和電圧Vcが0となるような複数N個のコイル(例えば、図1において111,112;図8において、111~114)を、N個の電流経路の近傍をそれぞれ囲むように配置することで、不均衡故障を検出することができる。具体的には、電流I1を検出する第1のコイルの巻回方向を基準とし、基準の方向と逆の巻回方向を有するコイルの巻数を負の値として扱ったときに、各電流経路を流れる電流値と当該電流経路を囲むコイルの巻数との積の、全ての電流経路についての合計値が0となるようにすればよい。すなわち、次式が成り立つようにすれば、コイル和電圧Vcが0となる。
Figure 0007405143000001
ここで、n(i=1,2,…,N)は電流Iを流す第iの電流経路を囲んで配置されたコイルの巻数を示し、当該巻数は、上述のように、巻回方向が第1のコイルと逆ならば負の値とする。ただし、複数のコイルの巻数が互いに異なる場合、スイッチング素子Q1~QNのいずれに故障が発生したかによってコイル和電圧Vcの変化量が異なるため、しきい値Vthの設定には注意すべきである。
さらに、実施の形態1および2では、全てのスイッチング素子が正常に動作している定常動作の期間T1にコイル和電圧Vcが0となることを前提としている。従って、制御部120は、コイル和電圧Vcが電圧値の範囲-Vth~Vthを超えた場合に不均衡故障を検知する。しかしながら、例えばスイッチング素子Q1~Q4を個別に制御するとき、またはコイルの巻数n~nが電流I~Iの比の値と反比例していないとき等、期間T1においてもコイル和電圧Vcが0とならないような設定も可能である。この場合、期間T1のコイル和電圧Vcの上限値および下限値を測定し、当該上限値から下限値までの範囲が含まれる所定値の範囲を超えた場合に、制御部120が不均衡故障を検知するようにすればよい。
なお、実施の形態1では、図5のようなプリント回路基板の上下面における表面実装の例を説明した。しかしながら、複数のスイッチング素子及び複数のコイルが製造時に基板内に埋め込まれて、上述の表面実装と同様の動作を行うディスクリート半導体素子(所定の機能のみを達成する半導体素子)による実装も可能である。また、実施の形態1及び2の不均衡故障検知回路は、直流電流源20を用いる直流回路における不均衡故障を検出の対象とした。しかしながら、本開示の不均衡故障検知回路は、交流回路における電流の不均衡故障も検出可能である。
本開示の不均衡故障検知回路は、並列に接続されかつ電子デバイスをそれぞれ挿入された複数の電流経路を含む電子デバイス装置に適用可能である。
10,10A 故障検知システム
20 直流電流源
30 駆動信号発振器
100,100A 故障検知回路
110,110A 検出部
111,112,113,114 コイル
120 制御部
Q1,Q2,Q3,Q4 スイッチング素子
Vc コイル和電圧

Claims (5)

  1. 半導体スイッチ素子をそれぞれ含みかつ並列に接続された複数の電流経路を含むことで、複数の半導体スイッチ素子を備える電子デバイス装置の不均衡故障を検知するための不均衡故障検知回路であって、
    直列に接続された複数のコイルであって、前記複数の電流経路をそれぞれ囲むように配置された複数のコイルを有し、前記複数の電流経路を流れる電流による前記複数のコイルの誘起電圧の和であるコイル和電圧を出力する検出部と、
    前記検出部からのコイル和電圧が所定値の範囲を超えた場合に、前記電子デバイス装置の不均衡故障を検知する制御部とを備え
    前記複数のコイルは、前記コイル和電圧が0となるような巻数及び巻回方向を有し、
    前記所定値の範囲は、正のしきい値電圧と、負のしきい値電圧との間の範囲であり、
    前記不均衡故障は、前記複数の半導体スイッチ素子のうちのすべての半導体スイッチ素子に係る短絡故障および開放故障を除く、前記複数の半導体スイッチ素子のうちの少なくとも1つの半導体スイッチ素子に係る短絡故障または開放故障により発生し、
    前記不均衡故障は、前記電子デバイス装置の複数の電流経路の組において、正常な所定の電流比から逸脱した比の電流が流れる故障であって、
    前記複数の半導体スイッチ素子が、第1の電流が流れる第1の半導体スイッチ素子と、第2の電流が流れる第2の半導体スイッチ素子とを含む場合において、
    (1)前記第1の半導体スイッチ素子と前記第2の半導体スイッチ素子のうちのいずれか一方の抵抗値が他方と異なる値となり、前記第1の電流と前記第2の電流が互いに等しくなくなる第1の不均衡故障と、
    (2)前記第1の半導体スイッチ素子と前記第2の半導体スイッチ素子のうちのいずれか一方に短絡故障が発生し、前記第1の電流と前記第2の電流のうち、短絡故障している半導体スイッチ素子の電流経路に流れる電流が増加する第2の不均衡故障と、
    (3)前記第1の半導体スイッチ素子と前記第2の半導体スイッチ素子のうちのいずれか一方に開放故障が発生し、前記第1の電流と前記第2の電流のうち、開放故障していない半導体スイッチ素子の電流経路に流れる電流が急激に増加する第3の不均衡故障とを含む、
    不均衡故障検知回路。
  2. 前記複数のコイルの巻数は、前記各電流経路に流れる電流をIとし、前記各電流経路に対応する各コイルの巻数をnとし、前記複数のコイルのうちの1つのコイルの巻回方向を基準巻回方向とし、前記基準巻回方向と同じ巻回方向を有するコイルの巻数を正値の巻数で表し、前記基準巻回方向と逆の巻回方向を有するコイルの巻数を負値の巻数で表したとき、次式を満たすように設定される
    Figure 0007405143000002
    請求項に記載の不均衡故障検知回路。
  3. 前記電子デバイス装置は電源により電力供給され、
    前記制御部は、前記不均衡故障を検出した場合に、前記電力供給を停止させる、
    請求項1又は2に記載の不均衡故障検知回路。
  4. 前記複数の半導体スイッチ素子を、同一の駆動信号により制御することで、電流の導通と非導通を選択的に切り替える駆動信号発生器をさらに備える、
    請求項1~のいずれか1つに記載の不均衡故障検知回路。
  5. 並列に接続されかつ、半導体スイッチ素子をそれぞれ含む複数の電流経路と、
    請求項1~のいずれか1つに記載の不均衡故障検知回路とを備える
    電子デバイス装置。
JP2021538634A 2019-08-07 2019-08-07 不均衡故障検知回路 Active JP7405143B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/031221 WO2021024432A1 (ja) 2019-08-07 2019-08-07 不均衡故障検知回路

Publications (3)

Publication Number Publication Date
JPWO2021024432A1 JPWO2021024432A1 (ja) 2021-02-11
JPWO2021024432A5 JPWO2021024432A5 (ja) 2022-04-07
JP7405143B2 true JP7405143B2 (ja) 2023-12-26

Family

ID=74503162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021538634A Active JP7405143B2 (ja) 2019-08-07 2019-08-07 不均衡故障検知回路

Country Status (5)

Country Link
US (1) US11984880B2 (ja)
EP (1) EP4012925A4 (ja)
JP (1) JP7405143B2 (ja)
CN (1) CN114175507A (ja)
WO (1) WO2021024432A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015149828A (ja) 2014-02-06 2015-08-20 富士電機株式会社 半導体スイッチ素子並列接続回路の駆動回路
JP2018512838A (ja) 2015-04-14 2018-05-17 パワー インテグレーションズ ゲーエムベーハー ゲート駆動ループ内で差動モードチョークを使用して電力スイッチを並列化すること

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1042546A (ja) * 1996-07-18 1998-02-13 Fuji Electric Co Ltd 並列半導体スイッチ素子の過電流検出装置
JP2005073215A (ja) * 2003-08-22 2005-03-17 Hiroshi Iwai 高電圧半導体スイッチ
JP6191403B2 (ja) * 2013-01-24 2017-09-06 オムロン株式会社 パワーコンディショナ、太陽電池システム、および異常判定方法
US11046193B2 (en) * 2018-01-23 2021-06-29 Witricity Corporation Foreign object detection circuit using current measurement
US10284095B1 (en) * 2018-02-19 2019-05-07 Microchip Technology Incorporated Method and apparatus for phase current balancing in multi-phase constant on-time buck converter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015149828A (ja) 2014-02-06 2015-08-20 富士電機株式会社 半導体スイッチ素子並列接続回路の駆動回路
JP2018512838A (ja) 2015-04-14 2018-05-17 パワー インテグレーションズ ゲーエムベーハー ゲート駆動ループ内で差動モードチョークを使用して電力スイッチを並列化すること

Also Published As

Publication number Publication date
WO2021024432A1 (ja) 2021-02-11
US11984880B2 (en) 2024-05-14
EP4012925A1 (en) 2022-06-15
CN114175507A (zh) 2022-03-11
EP4012925A4 (en) 2023-04-19
JPWO2021024432A1 (ja) 2021-02-11
US20220294440A1 (en) 2022-09-15

Similar Documents

Publication Publication Date Title
US8841940B2 (en) System and method for a driver circuit
TWI428617B (zh) 半導體元件的測試裝置以及測試方法
JP5430608B2 (ja) 半導体スイッチング素子駆動回路
JP5566412B2 (ja) パワー半導体用試験装置
TWI681627B (zh) 功率模組
US9640978B2 (en) Protection circuit for an inverter as well as inverter system
CN109217675B (zh) 电源转换装置及其同步整流电路
WO2015064206A1 (ja) 半導体装置
JP7405143B2 (ja) 不均衡故障検知回路
JP2017079584A (ja) 双方向性電流リミッタ
JP5321024B2 (ja) スイッチング素子の異常検出装置
JP2007301682A (ja) 放電加工装置
JP2004215416A (ja) 電圧駆動型半導体素子の異常検出方法
JP5268294B2 (ja) チョッパ回路の故障検出装置
JP6344086B2 (ja) 制御装置
JP6527110B2 (ja) スイッチ装置および無停電電源装置
JP6955951B2 (ja) 放電装置
JP6519498B2 (ja) スイッチング電源装置
JP6908366B2 (ja) 電源回路および電源制御方法
JP6776652B2 (ja) リレー制御装置および漏電安全装置
US11362504B2 (en) Over current sensing scheme for switch applications
JP4665561B2 (ja) 電圧駆動型半導体素子の直列接続方式
JP7571663B2 (ja) ゲート駆動装置
CN110797836B (zh) 用于电机驱动器中的开关电源的电路、操作方法和电机驱动电路系统
JP7325314B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231127

R150 Certificate of patent or registration of utility model

Ref document number: 7405143

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150