JP7404162B2 - 表示装置 - Google Patents

Description

本発明は、表示装置に関する。

一般的に、アクティブマトリクス方式の表示装置には、外部からの画像データの入力に応じて複数の画素に画素信号を出力するソースドライバが設けられる。近年の技術進歩による表示装置の画素数の増大は、ソースドライバの入出力信号端子数の増大をもたらしている。このため、全ての画素に対応するための入出力信号端子を単一のソースドライバに設ける技術的難易度が高まっている。そこで、外部からの画像データの入力に応じて複数の画素に画素信号を出力するソースドライバを２つ設けて１つのソースドライバあたりの入出力信号端子数を減らす方法が知られている（例えば特許文献１）。

特開２０１９－１１３６７２号公報

複数のソースドライバが設けられた表示装置でローカルディミングのような光源制御に対応した画素の階調制御の機能を導入しようとする場合、光源の発光制御と画素の階調制御とを対応させるためのコントローラやブリッジとして機能する新たな回路が必要になる。当該機能に対応する新たな回路を単純に導入することは、ただでさえ複数のソースドライバが設けられている表示装置にさらなる回路数の増大をもたらし、表示装置の設計難度の上昇及びコスト増を招く。また、単に複数のソースドライバの各々に当該機能を盛り込んで各々を独立動作させるだけでは、表示装置全体の統合的な制御が困難である。

本発明は、上記の課題に鑑みてなされたもので、光源の発光制御への対応と当該対応のための回路数の増大の抑制とを両立可能な表示装置を提供することを目的とする。

本発明の一態様による表示装置は、複数の画素が配置された表示領域を有する表示パネルと、前記表示領域を照明する光源部と、前記表示領域の一部で表示される第１部分画像に対応する第１信号が入力される第１制御回路と、前記表示領域の他の一部で表示される第２部分画像に対応する第２信号が入力される第２制御回路と、を備え、前記光源部は、個別に発光強度を制御可能な複数の発光領域を有し、前記第１制御回路は、前記複数の発光領域の各々の発光強度を示す点灯量情報を前記第２制御回路に送信する。

図１は、実施形態に係る表示装置の主要構成例を示す模式図である。 図２は、表示パネルの画素及び副画素の配置例を示す図である。 図３は、発光部における複数の光源の配置例を示す模式図である。 図４は、１つの発光領域に重なるよう配置される複数の画素の例を示す模式図である。 図５は、第１制御回路と第２制御回路の具体的構成と、第１制御回路と第２制御回路との接続関係と、の一例を示すブロック図である。 図６は、第１信号及び第２信号に基づいた画像データの一例を示す模式図である。 図７は、図６に示す画像データに対応した低解像度データの一例を示す模式図である。 図８は、図７に示す低解像度データに対応する輝度分布の一例を示す模式図である。 図９は、図６に示す画像データと図８に示す輝度分布とに基づいて行われる階調補正部による階調補正の一例を示す模式図である。 図１０は、参考例の構成例を示すブロック図である。 図１１は、参考例において座標ｘ１，ｘ２，ｘ３の範囲のみを含む点灯量情報から導出された座標ｘ１，ｘ２，ｘ３の範囲のみを含む輝度分布の一例を示す模式図である。 図１２は、参考例において座標ｘ４，ｘ５，ｘ６の範囲のみを含む点灯量情報から導出された座標ｘ４，ｘ５，ｘ６の範囲のみを含む輝度分布の一例を示す模式図である。 図１３は、変形例１に係る第１制御回路と第２制御回路の具体的構成と、第１制御回路と第２制御回路との接続関係と、の一例を示すブロック図である。 図１４は、変形例２に係る第１制御回路と第２制御回路の具体的構成と、第１制御回路と第２制御回路との接続関係と、の一例を示すブロック図である。 図１５は、変形例３に係る表示装置の主要構成例を示す模式図である。 図１６は、変形例４に係る表示装置の主要構成例を示す模式図である。

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

（実施形態）
図１は、実施形態に係る表示装置１の主要構成例を示す模式図である。表示装置１は、表示パネル２と、光源部６と、を備える。表示装置１は、光源部６からの光を表示パネル２に透過させて画像を表示する液晶表示装置である。なお、以下の説明において「接続」と記載した場合、特筆しない限り電気的な接続をさす。

表示パネル２は、所謂透過型の液晶表示パネルであるが、これに限られるものでなく、例えば半透過型の液晶表示パネルであってもよい。表示パネル２は、第１基板３と、第２基板４とを有する。第１基板３と第２基板４は、図示しない液晶層を挟み込むように積層される。第１基板３、第２基板４及び液晶層の重畳領域は、表示領域ＡＡを含む。表示領域ＡＡには、複数の副画素ＳＰｉｘが設けられる。第１基板３及び第２基板４は、例えばガラス基板であるが、透光性を有する他の素材による基板であってもよい。

図２は、表示パネル２の画素ＶＰｉｘ及び副画素ＳＰｉｘの配置例を示す図である。副画素ＳＰｉｘには、それぞれスイッチング素子Ｔｒ及び液晶容量８ａがある。スイッチング素子Ｔｒは、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴで構成されている。後述する画素電極と共通電極との間に絶縁層が設けられ、これらによって図２に示す保持容量８ｂが形成される。

第１基板３には、図２に示す各副画素ＳＰｉｘのスイッチング素子Ｔｒ、信号線ＳＧＬ、走査線ＧＣＬ等が形成されている。信号線ＳＧＬは、各副画素ＳＰｉｘが有する画素電極に画素信号を供給するための配線である。走査線ＧＣＬは、各スイッチング素子Ｔｒを駆動する駆動信号を供給するための配線である。信号線ＳＧＬ及び走査線ＧＣＬは、図７に示す第１基板３の表面と平行な平面に延出する。

画素電極は、第１基板３に設けられる。また、表示装置１は、画素電極とは異なる共通電極を有する。共通電極は、例えば第２基板４に設けられるが、第１基板３において画素電極とは異なる層に設けられてもよい。走査線ＧＣＬを介して伝送される駆動信号に応じてスイッチング素子Ｔｒが駆動されるタイミングで信号線ＳＧＬに供給される画素信号に応じて、保持容量８ｂの保持電位が決定する。保持電位に応じて生じる画素電極と共通電極との電位差が、各副画素ＳＰｉｘにおける液晶の配向を決定する。これによって各副画素ＳＰｉｘにおける光の透過の度合いが決定する。なお、画素電極が第２基板４に設けられ、共通電極が第１基板３又は第２基板４に設けられてもよい。画素電極及び共通電極は、例えばＩＴＯ（Indium Tin Oxide）のように透光性を有する素材を利用して形成された電極である。

図２に示すように、信号線ＳＧＬ及び走査線ＧＣＬに沿うように遮光層ＢＭが形成されている。なお、図２では、スイッチング素子Ｔｒの電気的な接続が示されているが、実際には遮光層ＢＭは、スイッチング素子Ｔｒにも重畳している。副画素ＳＰｉｘは、遮光層ＢＭで囲まれた開口を有しており、図２に示す各副画素ＳＰｉｘの開口に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に着色されたカラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢが１組として対応付けられる。そして、３色のカラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢに対応する副画素ＳＰｉｘを１組として画素ＶＰｉｘが構成される。なお、カラーフィルタは、４色以上の色領域を含んでいてもよい。

図２に示すように、表示パネル２の表示領域ＡＡには、複数の画素ＶＰｉｘがマトリクス状に配置されている。以下、マトリクス状と記載した場合、第１方向Ｄｘと第２方向Ｄｙとの一方を行とし、他方を列とした行列方向に対応するマトリクス状をさす。また、第１方向Ｄｘ及び第２方向Ｄｙに直交する方向を第３方向Ｄｚと記載する。第１基板３と、液晶層と、第２基板４とは、第３方向Ｄｚに積層される。

図２に示すように、第１方向Ｄｘに並ぶ複数の副画素ＳＰｉｘは、走査線ＧＣＬを共有する。また、第２方向Ｄｙに並ぶ複数の副画素ＳＰｉｘは、信号線ＳＧＬを共有する。

図１に示すように、複数の信号線ＳＧＬのうち一部は、第１制御回路１０に接続される。また、複数の信号線ＳＧＬのうち他の一部は、第２制御回路２０に接続される。図１では、第１制御回路１０に接続される信号線ＳＧＬを共有する副画素ＳＰｉｘが配置される領域と、第２制御回路２０に接続される信号線ＳＧＬを共有する副画素ＳＰｉｘが配置される領域との境界線ＣＬを示している。境界線ＣＬは、例えば表示領域ＡＡを２つに分けて第１方向Ｄｘに並ぶ２つの領域を形成するよう設定されるが、境界線ＣＬによる表示領域ＡＡの分割位置はこれに限られるものでなく、適宜変更可能である（図１５参照）。

第１制御回路１０及び第２制御回路２０は、信号線ＳＧＬを介して副画素ＳＰｉｘに画素信号を供給する。図１に示す第１制御回路１０は、表示装置１の外部の制御装置１１０から第１伝送線Ｌ１を介して供給される第１信号に応じて、副画素ＳＰｉｘに画素信号を供給する。また、第２制御回路２０は、制御装置１１０から第２伝送線Ｌ２を介して供給される第２信号に応じて、副画素ＳＰｉｘに画素信号を供給する。第１信号は、一部の画素ＶＰｉｘが配置された表示領域ＡＡの部分領域で表示される画像を表示装置１に表示させるための信号である。当該一部の画素ＶＰｉｘは、第１制御回路１０に接続される信号線ＳＧＬを共有する複数の副画素ＳＰｉｘで構成される画素ＶＰｉｘである。第２信号は、他の一部の画素ＶＰｉｘが配置された表示領域ＡＡの部分領域で表示される画像を表示装置１に表示させるための信号である。当該他の一部の画素ＶＰｉｘは、第２制御回路２０に接続される信号線ＳＧＬを共有する複数の副画素ＳＰｉｘで構成される画素ＶＰｉｘである。

なお、制御装置１１０は、外部から画像データＩＭ（図６参照）のような画像データを入力する所謂ホストコンピュータである。第１伝送線Ｌ１及び第２伝送線Ｌ２は、例えばフレキシブルプリント基板（ＦＰＣ：Flexible Printed Circuits）のように複数の配線を含む構成であるが、これに限られるものでなく、複数の配線として機能する他の構成であってもよい。

走査線ＧＣＬには、ゲートドライバ３０が接続される。ゲートドライバ３０は、走査線ＧＣＬに駆動信号を供給する。ゲートドライバ３０は、所定数単位で同時に走査線ＧＣＬに駆動信号を供給する。ゲートドライバ３０は、駆動信号の共有対象になる走査線ＧＣＬを所定数単位でシフトさせる走査を行う。第１制御回路１０及び第２制御回路２０は、駆動信号が供給されている走査線ＧＣＬと接続されている副画素ＳＰｉｘに対する画素信号を出力する。当該所定数は、走査線ＧＣＬの総数の半分以下の数である。所定数は、例えば１であるが、２以上であってもよい。第１制御回路１０とゲートドライバ３０とは、配線３５を介して接続される。また、第１制御回路１０と第２制御回路２０とは、伝送部４０を介して接続される。

第１制御回路１０、第２制御回路２０及びゲートドライバ３０は、例えば、個別の半導体チップに搭載された回路である。第１制御回路１０、第２制御回路２０及びゲートドライバ３０は、例えば第１基板３に設けられるが、第２基板４に設けられてもよい。

図１に示すように、光源部６は、表示領域ＡＡを一方から照明する光を発する発光部ＢＡを有する。光源部６は、発光部ＢＡが表示領域ＡＡに対して第３方向Ｄｚに重なるよう配置される。図３は、発光部ＢＡにおける複数の光源６２の配置例を示す模式図である。発光部ＢＡには、複数の光源６２が配置されている。各光源６２は、１つのＬＥＤ（Light Emitting Diode）のような単一の光源によってもよいし、複数のＬＥＤを含む構成のような複数の光源によってもよい。また、光源の具体的構成はＬＥＤに限られるものでなく、有機又は無機のエレクトロルミネセンス効果を利用した発光素子等、他の発光素子によってもよい。

図３に示すように、光源６２は、発光部ＢＡにおいてマトリクス状に配置される。図３では、各光源６２が配置される領域を識別する目的で、第１方向Ｄｘの座標ｘ１，ｘ２，…，ｘｍと、第２方向Ｄｙの座標ｙ１，ｙ２，…，ｙｎとで表される座標系を示している。ｍ，ｎは２以上の自然数である。

実施形態の説明では、図３に示す座標系で管理され、光源６２単位で個別に発光を制御可能な各領域を発光領域と記載する。すなわち、発光部ＢＡは複数の発光領域を有する。１つの発光領域は１つの光源６２を含む。

図１に示す光源制御回路６０は、複数の光源６２の発光の度合いを個別に制御する。各光源６２からの発光が個別に制御されることで、実施形態の表示装置１では、発光領域単位での輝度制御による所謂ローカルディミングが実現される。第１制御回路１０と光源制御回路６０とは、配線６５を介して接続される。

また、後述する図８を参照した説明のように、光源６２は、表示パネル２側に照射される光が第１方向Ｄｘ－第２方向Ｄｙ平面視点で当該光源６２が設けられる発光領域外まで拡散するよう設けられている。これによって、全ての光源６２の点灯時等、発光部ＢＡ全体でより均一化された光が必要な状況においてよりムラのない光を照射することができ、表示装置１のユニフォーミティを確保することができる。

光源制御回路６０の具体的構成は、光源６２の具体的構成に対応する。例えば、光源６２がＬＥＤである場合、光源制御回路６０は、所謂ＬＥＤドライバ回路である。光源制御回路６０は、光源６２が配置される光源部６の基板に設けられてもよいし、第１基板３等の表示パネル２が備える基板に設けられてもよい。

図４は、１つの発光領域に重なるよう配置される複数の画素ＶＰｉｘの例を示す模式図である。図４に示すように、実施形態では複数の画素ＶＰｉｘが各発光領域に重なるように配置される。以下の説明では、１つの発光領域に重なる複数の画素ＶＰｉｘからなる領域を、表示領域ＡＡの部分領域と記載することがある。すなわち、表示領域ＡＡは、発光領域の数に対応した複数の部分領域を含む。

図４では、表示領域ＡＡのうち１つの発光領域と重なる部分領域に１６（＝４×４）の画素ＶＰｉｘがマトリクス状に配置されているが、これに限られるものでない。部分領域単位で配置される画素の数及び具体的な配置は任意である。ただし、画素の数は２以上である。

図４では、座標ｘ１，ｘ２，…，ｘｍのうち２つの座標ｘｖ，ｘ（ｖ＋１）と、座標ｙ１，ｙ２，…，ｙｎのうち２つの座標ｘｗ，ｘ（ｗ＋１）とで表される４（＝２×２）の発光領域に重なる部分領域を例示しているが、表示領域ＡＡに含まれる各部分領域の構成のうち、図４で図示されない他の部分領域についても同様である。なお、１≦ｖ≦（ｍ－１）である。また、１≦ｗ≦（ｎ－１）である。

図５は、第１制御回路１０と第２制御回路２０の具体的構成と、第１制御回路１０と第２制御回路２０との接続関係と、の一例を示すブロック図である。第１制御回路１０は、解像度変換部１１と、点灯量計算部１２と、輝度分布計算部１３と、階調補正部１４と、タイミング調整部１５と、を備える。第２制御回路２０は、解像度変換部２１と、輝度分布計算部２３と、階調補正部２４と、を備える。伝送部４０は、第１伝送部４１と第２伝送部４２と、を含む。

第１信号は、制御装置１１０から第１伝送線Ｌ１を介して第１制御回路１０の解像度変換部１１及び階調補正部１４に入力される。第２信号は、制御装置１１０から第２伝送線Ｌ２を介して第２制御回路２０の解像度変換部２１及び階調補正部２４に入力される。

図６は、第１信号及び第２信号に基づいた画像データＩＭの一例を示す模式図である。図６ならびに後述する図７、図８及び図９では、説明を簡便にする目的で、ｍ＝６，ｙ＝４である場合を例示している。

画像データＩＭは、表示領域ＡＡに配置された複数の画素ＶＰｉｘによって表示可能な画像データである。画像データＩＭは、第１部分画像データＩＭ１と、第２部分画像データＩＭ２と、を含む。第１部分画像データＩＭ１は、境界線ＣＬで画像データＩＭを分割した２つの部分画像データのうち一方である。第２部分画像データＩＭ２は、境界線ＣＬで画像データＩＭを分割した２つの部分画像データのうち他方である。

図６に示す例の場合、第１信号は、第１部分画像データＩＭ１に対応する部分画像を表示パネル２に表示出力させるための信号である。また、第２信号は、第２部分画像データＩＭ２に対応する部分画像を表示パネル２に表示出力させるための信号である。より具体的には、第１信号は、図６における第１方向Ｄｘの座標ｘ１，ｘ２，ｘ３の範囲に含まれる画素ＶＰｉｘに対する画素信号を含む信号である。第２信号は、図６における第１方向Ｄｘの座標ｘ４，ｘ５，ｘ６の範囲に含まれる画素ＶＰｉｘに対する画素信号を含む信号である。

画素信号は、画素ＶＰｉｘの階調値を示す情報を含む信号である。例えば、画像データＩＭが所謂ＲＧＢ画像データである場合、画素信号は、１つの画素ＶＰｉｘに含まれる赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各々の副画素ＳＰｉｘの階調値を示す情報を含む。係る各副画素ＳＰｉｘの階調値が８ビットで表されるときを例とすると、最低輝度（黒）を出力する画素ＶＰｉｘに対する画素信号は、（Ｒ，Ｇ，Ｂ）＝（０，０，０）で表せる。また、このとき、最高輝度（白）を出力する画素ＶＰｉｘに対する画素信号は、（Ｒ，Ｇ，Ｂ）＝（２５５，２５５，２５５）で表せる。なお、階調値のビット数は８ビットに限られるものでなく、任意である。また、画像データＩＭ及び画素信号の色空間は所謂ＲＧＢに限定されるものでなく、他の色空間であってもよい。画素信号に含まれる各色成分は、画素ＶＰｉｘに含まれて対応する色の副画素ＳＰｉｘに個別に供給される。

図６に示す画像データＩＭは、オブジェクトＯＢと、背景ＢＧとを含む。オブジェクトＯＢは、境界線ＣＬ上に重なる位置にある。オブジェクトＯＢは、境界線ＣＬを挟んで一部が第１部分画像データＩＭ１側にあり、他の一部が第２部分画像データＩＭ２側にある。オブジェクトＯＢには、背景ＢＧよりも相対的に高階調値の画素信号が与えられる。背景ＢＧは、オブジェクトＯＢの周囲に位置する。背景ＢＧは、境界線ＣＬを挟んで一部が第１部分画像データＩＭ１側にあり、他の一部が第２部分画像データＩＭ２側にある。

なお、オブジェクトＯＢに含まれる複数の画素ＶＰｉｘの各々の階調値は全て等しいものとする。また、背景ＢＧに含まれる複数の画素ＶＰｉｘの各々の階調値は全て等しいものとする。また、以下の説明では、オブジェクトＯＢには最高輝度（白）に対応する階調値が設定されているものとする。また、背景ＢＧには最低輝度（黒）でなく、最高輝度（白）よりも低い輝度に対応する階調値が設定されているものとする。

解像度変換部１１及び解像度変換部２１は、制御装置１１０から入力された信号に基づいて、入力された信号に対応する画像よりも低解像度の低解像度データを生成する。

図７は、図６に示す画像データＩＭに対応した低解像度データＭ１の一例を示す模式図である。低解像度データＭ１は、画像データＩＭの低解像度データである。具体的には、低解像度データＭ１は、発光領域単位で最も高階調の画素ＶＰｉｘに対応した階調値を示すデータである。低解像度データＭ１のデータ量は、画像データＩＭに比して小さい。

図４に示す発光領域単位での画素ＶＰｉｘの数を例とすると、図６に示す画像データＩＭは、第１方向Ｄｘの座標数（ｍ＝６）と、第２方向Ｄｙの座標数（ｎ＝４）と、を掛け合わせた２４の部分領域の各々が、１６の画素ＶＰｉｘを有する。従って、画像データＩＭは、２４×１６＝３８４の画素数に対応したデータ量になる。これに対し、図７に示す低解像度データＭ１は、第１方向Ｄｘの座標数（ｍ＝６）と、第２方向Ｄｙの座標数（ｎ＝４）と、を掛け合わせた２４の部分領域の各々で最も高階調な１つの画素ＶＰｉｘの階調値を示すデータとして生成される。従って、画像データＩＭは、２４×１＝２４の画素数に対応したデータ量になる。従って、この例では、低解像度データＭ１のデータ量は、画像データＩＭの１／１６のデータ量になる。

より具体的には、図７に示す低解像度データＭ１は、高階調部ＬＡと、低階調部ＤＡと、を含む。高階調部ＬＡは、オブジェクトＯＢに対応する階調値が設定された表示領域ＡＡの部分領域である。低解像度データＭ１において高階調部ＬＡが設定される部分領域は、画像データＩＭにおいてオブジェクトＯＢを含む部分領域に対応する。すなわち、画像データＩＭにおいてオブジェクトＯＢを含む座標（ｘ３，ｙ２），（ｘ４，ｙ２），（ｘ３，ｙ３），（ｘ４，ｙ３）に対応する部分領域が、低解像度データＭ１において高階調部ＬＡが設定される部分領域になる。

低階調部ＤＡは、背景ＢＧに対応する階調値が設定された表示領域ＡＡの部分領域である。低解像度データＭ１において低階調部ＤＡが設定される部分領域は、画像データＩＭにおいて背景ＢＧを含む部分領域に対応する。すなわち、画像データＩＭにおける座標（ｘ３，ｙ２），（ｘ４，ｙ２），（ｘ３，ｙ３），（ｘ４，ｙ３）以外の座標に対応する部分領域が、低解像度データＭ１において低階調部ＤＡが設定される部分領域になる。なお、画像データＩＭにおける座標（ｘ３，ｙ２），（ｘ４，ｙ２），（ｘ３，ｙ３），（ｘ４，ｙ３）にも背景ＢＧは含まれるが、背景ＢＧよりもオブジェクトＯＢの方が高階調である。従って、座標（ｘ３，ｙ２），（ｘ４，ｙ２），（ｘ３，ｙ３），（ｘ４，ｙ３）では、オブジェクトＯＢの階調値が優先されて高階調部ＬＡになる。

解像度変換部１１には、第１方向Ｄｘの座標ｘ１，ｘ２，ｘ３の範囲を含む第１部分画像データＩＭ１に対応する第１信号が入力される。従って、解像度変換部１１は、低解像度データＭ１のうち、第１方向Ｄｘの座標ｘ１，ｘ２，ｘ３の範囲を含む第１低解像度データＭ１１を生成する。解像度変換部２１には、第１方向Ｄｘの座標ｘ４，ｘ５，ｘ６の範囲を含む第２部分画像データＩＭ２に対応する第２信号が入力される。従って、解像度変換部２１は、低解像度データＭ１のうち、第１方向Ｄｘの座標ｘ４，ｘ５，ｘ６の範囲を含む第２低解像度データＭ１２を生成する。

このように、図５に示す解像度変換部１１は、第１信号に基づいて第１部分画像データＩＭ１よりも低解像度の第１低解像度データＭ１１を生成する第１解像度変換部として機能する。また、図５に示す解像度変換部２１は、第２信号に基づいて第２部分画像データＩＭ２よりも低解像度の第２低解像度データＭ１２を生成する第２解像度変換部として機能する。図５に示すように、解像度変換部２１は、第２低解像度データＭ１２を点灯量計算部１２に送信する。すなわち、第２制御回路２０は、第２低解像度データＭ１２を第１制御回路１０に送信する。送信される第２低解像度データＭ１２の出力は、第２制御回路２０の端子４１１から行われる。端子４１１は、第１制御回路１０の端子４１２と接続されている。第１伝送部４１は、端子４１１と端子４１２とを接続する。

第１伝送部４１及び後述する第２伝送部４２のように伝送部４０に含まれる構成は、第１基板３等、第１制御回路１０及び第２制御回路２０が設けられる基板に実装された配線であってもよいし、当該基板から独立して設けられて対応する入出力端子同士を接続する被覆配線であってもよい。被覆配線とは、絶縁材で被覆された配線をさし、ＦＰＣもこれに含まれる。

このように、第２制御回路２０は、第２低解像度データＭ１２を第１制御回路１０に出力する端子４１１を備える。端子４１１は、第２出力端子として機能する。また、第１制御回路１０は、第２低解像度データＭ１２が入力される端子４１２を備える。端子４１２は、第２入力端子として機能する。

点灯量計算部１２は、第１低解像度データＭ１１及び第２低解像度データＭ１２に基づいて点灯量情報を生成する。点灯量情報は、複数の発光領域の各々の発光強度を示す情報である。点灯量計算部１２は、解像度変換部１１が生成した第１低解像度データＭ１１と、解像度変換部２１が生成した第２低解像度データＭ１２とを組み合わせて低解像度データＭ１を得る。点灯量計算部１２は、低解像度データＭ１に基づいて点灯量情報を生成する。

具体的には、点灯量情報が示す複数の発光領域の各々の発光強度は、各発光領域に対応する位置に配置された画素ＶＰｉｘの最高階調値に基づいて決定される。より具体的には、部分領域単位で最高の階調値である画素ＶＰｉｘに必要な輝度を得られるように各発光領域の光源６２を点灯させる情報として生成される。従って、図７に示す低解像度データＭ１に対応する点灯量情報は、座標（ｘ３，ｙ２），（ｘ４，ｙ２），（ｘ３，ｙ３），（ｘ４，ｙ３）の発光領域に配置された光源６２を高階調部ＬＡの輝度が得られる発光強度で点灯させる情報を含む。また、当該点灯量情報は、座標（ｘ３，ｙ２），（ｘ４，ｙ２），（ｘ３，ｙ３），（ｘ４，ｙ３）以外の座標の発光領域に配置された光源６２を低階調部ＤＡの輝度が得られる発光強度で点灯させる情報を含む。

なお、各発光領域の光源６２から発せられる光は、光源部６から第２基板４側に放射状に拡散する。従って、表示領域ＡＡの各部分領域は、部分領域と直接重なる発光領域だけでなく、他の発光領域からの光の影響を受ける。他の発光領域とは、例えば、部分領域と直接重なる発光領域と第１方向Ｄｘ、第２方向Ｄｙ又は斜め方向に隣接する発光領域をさす。斜め方向とは、第１方向Ｄｘ及び第２方向Ｄｙに沿う平面に沿い、第１方向Ｄｘ及び第２方向Ｄｙと交差する方向である。従って、各発光領域の光源６２の発光強度は、他の発光領域からの光の影響を踏まえて導出される。

点灯量計算部１２は、点灯量情報を輝度分布計算部１３に出力する。また、点灯量計算部１２は、点灯量情報を輝度分布計算部２３に出力する。すなわち、第１制御回路１０は、点灯量情報を第２制御回路２０に送信する。送信される点灯量情報の出力は、第１制御回路１０の端子４２１から行われる。端子４２１は、第２制御回路２０の端子４２２と接続されている。第２伝送部４２は、端子４２１と端子４２２とを接続する。

このように、第１制御回路１０は、点灯量情報を出力する端子４２１を備える。端子４２１は、第１出力端子として機能する。また、第２制御回路２０は、点灯量情報が入力される端子４２２を備える。端子４２２は、第１入力端子として機能する。端子４２１と端子４２２とは接続される。

輝度分布計算部１３及び輝度分布計算部２３は、点灯量情報に基づいて光源部６からの光の輝度分布Ｍ２を求める。図５に示す輝度分布計算部１３は、第１輝度分布計算部として機能する。また、図５に示す輝度分布計算部２３は、第２輝度分布計算部として機能する。

図８は、図７に示す低解像度データＭ１に対応する輝度分布Ｍ２の一例を示す模式図である。図８に示す輝度分布Ｍ２は、高輝度部Ｂ１と、低輝度部Ｂ４と、図８において第１中間輝度部Ｂ２、第２中間輝度部Ｂ３として示すような中間輝度部と、を含む。

高輝度部Ｂ１では、低解像度データＭ１において高階調部ＬＡの階調値に対応する表示出力を確保するための発光強度で点灯する光源６２の光に応じた輝度が得られている。低輝度部Ｂ４では、低解像度データＭ１において低階調部ＤＡの階調値に対応する表示出力を確保するための発光強度で点灯する光源６２の光に応じた輝度が得られている。

中間輝度部は、低解像度データＭ１において高階調部ＬＡの階調値に対応する表示出力を確保するための発光強度で点灯する光源６２の光が、当該光源６２と重なる部分領域と隣接する部分領域まで拡散することで生じている。図８では、模式的に、高輝度部Ｂ１と低輝度部Ｂ４との間で高輝度部Ｂ１により近い位置の第１中間輝度部Ｂ２と、低輝度部Ｂ４により近い位置の第２中間輝度部Ｂ３とを例示している。第１中間輝度部Ｂ２は、高輝度部Ｂ１より低輝度であり、第２中間輝度部Ｂ３及び低輝度部Ｂ４より高輝度である。第２中間輝度部Ｂ３は、第１中間輝度部Ｂ２より低輝度であり、低輝度部Ｂ４より高輝度である。なお、高輝度部Ｂ１は、第１中間輝度部Ｂ２、第２中間輝度部Ｂ３及び低輝度部Ｂ４より高輝度である。

実際には、中間輝度部は、アナログ的な光の拡散に応じて無段階的に生じるが、デジタル情報として生成、管理される輝度分布Ｍ２では輝度の段階が数値化され、多段階的になる。

なお、輝度分布計算部１３及び輝度分布計算部２３は、全ての発光領域からの光に基づいた輝度分布（例えば、輝度分布Ｍ２全体）を導出の対象とすることが必須条件でない。輝度分布計算部１３は、第１信号に対応する表示出力内容に影響を与え得る光を発する発光領域からの光を考慮した輝度分布を導出する構成であればよい。輝度分布計算部２３は、第２信号に対応する表示出力内容に影響を与え得る光を発する発光領域からの光を考慮した輝度分布を導出する構成であればよい。図８に示す例の場合、図８に示す例の場合、輝度分布計算部１３は、座標ｘ６又は座標ｘ５，ｘ６の範囲の輝度分布の導出を省略できる。また、輝度分布計算部２３は、座標ｘ１又は座標ｘ１，ｘ２の範囲の輝度分布の導出を省略できる。無論、輝度分布計算部１３及び輝度分布計算部２３は、全ての発光領域からの光に基づいた輝度分布（例えば、輝度分布Ｍ２全体）を導出してもよい。

階調補正部１４は、輝度分布計算部１３が生成した輝度分布に基づいて第１信号に含まれる画素信号が示す階調値を補正する第１階調補正部として機能する。階調補正部２４は、輝度分布計算部２３が生成した輝度分布に第２信号に含まれる画素信号が示す階調値を補正する第２階調補正部として機能する。

図９は、図６に示す画像データＩＭと図８に示す輝度分布Ｍ２とに基づいて行われる階調補正部１４及び階調補正部２４による階調補正の一例を示す模式図である。なお、図９に示す階調補正マップＭ３は、階調補正部１４によって行われる座標ｘ１，ｘ２，ｘ３の画素ＶＰｉｘに対する画素信号の階調補正と、階調補正部２４によって行われる座標ｘ４，ｘ５，ｘ６の画素ＶＰｉｘに対する画素信号の階調補正と、の両方が反映されたマップである。

階調補正マップＭ３は、第１非補正部Ａ１のような非補正部と、第１階調補正部Ａ２、第２階調補正部Ａ３、第３階調補正部Ａ４及び第４階調補正部Ａ５のような補正部と、を含む。

第１非補正部Ａ１は、オブジェクトＯＢ（図６参照）に対応する位置の画素ＶＰｉｘを含む領域である。第１非補正部Ａ１に対応する配置の画素ＶＰｉｘには、高輝度部Ｂ１（図８参照）に対応する輝度の光によって、オブジェクトＯＢの階調値に対応する明るさがもたらされる。従って、第１非補正部Ａ１に対応する配置の画素ＶＰｉｘは、入力される画素信号が特に補正されなくとも、当該画素信号に対応した階調制御が行われれば、オブジェクトＯＢの階調値に対応した表示出力を行える。このため、階調補正部１４及び階調補正部２４は、第１非補正部Ａ１に対応する配置の画素ＶＰｉｘに対する画素信号を補正しない。なお、仮に第１非補正部Ａ１における光の輝度とオブジェクトＯＢの階調値との対応関係が厳密に一致しない場合には、より高精度な階調度制御を目的として、階調補正部１４は、オブジェクトＯＢの階調値に対応した表示出力が行われるよう、第１非補正部Ａ１に対応する配置の画素ＶＰｉｘに対して入力される画素信号を補正する。

第１階調補正部Ａ２、第２階調補正部Ａ３及び第３階調補正部Ａ４は、背景ＢＧ（図６参照）に対応する位置の画素ＶＰｉｘを含む領域である。一方、第１階調補正部Ａ２に対応する配置の画素ＶＰｉｘには、高輝度部Ｂ１（図８参照）に対応する輝度の光がもたらされる。また、第２階調補正部Ａ３に対応する配置の画素ＶＰｉｘには、第１中間輝度部Ｂ２（図８参照）に対応する輝度の光がもたらされる。また、第３階調補正部Ａ４に対応する配置の画素ＶＰｉｘには、第２中間輝度部Ｂ３（図８参照）に対応する輝度の光がもたらされる。また、第４階調補正部Ａ５に対応する配置の画素ＶＰｉｘには、低輝度部Ｂ４（図８参照）に対応する輝度の光によって、背景ＢＧの階調値に対応する輝度の光がもたらされる。このように、第１階調補正部Ａ２、第２階調補正部Ａ３、第３階調補正部Ａ４及び第４階調補正部Ａ５は、画素ＶＰｉｘによって再現されるべき表示出力内容が背景ＢＧに対応した統一的なものである一方、各々にもたらされる光の輝度が異なる。従って、階調補正部１４及び階調補正部２４は、第１階調補正部Ａ２、第２階調補正部Ａ３、第３階調補正部Ａ４及び第４階調補正部Ａ５に対応する配置の画素ＶＰｉｘに対する画素信号を補正する。

第１階調補正部Ａ２に対応する配置の画素ＶＰｉｘに対する画素信号の補正の度合いと、第２階調補正部Ａ３に対応する配置の画素ＶＰｉｘに対する画素信号の補正の度合いと、第３階調補正部Ａ４に対応する配置の画素ＶＰｉｘに対する画素信号の補正の度合いと、の差は、高輝度部Ｂ１の輝度と、第１中間輝度部Ｂ２の輝度と、第２中間輝度部Ｂ３の輝度と、低輝度部Ｂ４と、の差に対応する。図８に示す輝度分布Ｍ２の場合、高輝度部Ｂ１の輝度は第１中間輝度部Ｂ２、第２中間輝度部Ｂ３及び低輝度部Ｂ４の輝度よりも高い。また、第１中間輝度部Ｂ２の輝度は第２中間輝度部Ｂ３及び低輝度部Ｂ４よりも高い。また、第２中間輝度部Ｂ３の輝度は低輝度部Ｂ４よりも高い。一方、第１階調補正部Ａ２、第２階調補正部Ａ３、第３階調補正部Ａ４及び第４階調補正部Ａ５に対応する配置の画素ＶＰｉｘは、背景ＢＧの階調値に対応した表示出力を行うよう制御される。従って、階調補正部１４及び階調補正部２４は、第１階調補正部Ａ２に対応する配置の画素ＶＰｉｘに対する画素信号が示す階調値を、第２階調補正部Ａ３、第３階調補正部Ａ４及び第４階調補正部Ａ５に対応する配置の画素ＶＰｉｘに対する画素信号が示す階調値よりも低くする。また、階調補正部１４及び階調補正部２４は、第２階調補正部Ａ３に対応する配置の画素ＶＰｉｘに対する画素信号が示す階調値を、第３階調補正部Ａ４及び第４階調補正部Ａ５に対応する配置の画素ＶＰｉｘに対する画素信号が示す階調値よりも低くする。また、階調補正部１４及び階調補正部２４は、第３階調補正部Ａ４に対応する配置の画素ＶＰｉｘに対する画素信号が示す階調値を、第４階調補正部Ａ５に対応する配置の画素ＶＰｉｘに対する画素信号が示す階調値よりも低くする。図９では、より低い階調値に補正される部分がより黒に近く見えるよう、第１階調補正部Ａ２、第２階調補正部Ａ３及び第３階調補正部Ａ４にドットパターンを付している。

このように、階調補正部１４及び階調補正部２４は、補正が必要な画素信号を補正し、補正が必要ない画素信号を補正しない補正処理を行う。第１制御回路１０と接続された信号線ＳＧＬを共有する副画素ＳＰｉｘに供給される画素信号は、階調補正部１４による補正処理後の画素信号である。第２制御回路２０と接続された信号線ＳＧＬを共有する副画素ＳＰｉｘに供給される画素信号は、階調補正部２４による補正処理後の画素信号である。図６から図９を参照して説明した例の場合、階調補正部１４による補正処理の対象となる画素信号は、第１部分画像データＩＭ１に含まれる範囲の画素信号である。また、この場合、階調補正部２４による補正処理の対象となる画素信号は、第２部分画像データＩＭ２に含まれる範囲の画素信号である。

タイミング調整部１５は、点灯量計算部１２が生成した点灯量情報を光源制御回路６０に出力する。光源制御回路６０は、点灯量情報に応じて各光源６２の発光強度を制御する。また、タイミング調整部１５は、光源制御回路６０に対する点灯量情報の出力タイミングを制御する。具体的には、タイミング調整部１５は、光源制御回路６０による各光源６２の発光強度の制御と、当該発光強度で点灯する光源６２からの光で照明される副画素ＳＰｉｘの配向を決定する画素信号の補正処理とが、同一の点灯量情報に基づいたものとなるよう制御する。なお、第１制御回路１０のタイミング調整部１５は、第２制御回路２０の解像度変換部２１から送信される第２低解像度データＭ１２が、第１制御回路１０の点灯量計算部１２を介してタイミング調整部１５に入力されるタイミングに基づいて、第１制御回路１０と第２制御回路２０の同期を取るようにしてもよい。この場合の同期とは、画像データＩＭを構成する第１信号と第２信号の入力タイミングに対応した第１制御回路１０と第２制御回路２０の信号線ＳＧＬに対する出力のタイミングの同期をさす。また、当該出力のタイミングに対応して、ゲートドライバ３０の動作のタイミングが制御される。

なお、実施形態のタイミング調整部１５は、補正処理後の画素信号が出力されるタイミングに応じたゲートドライバ３０による駆動信号の出力タイミングも制御する。このため、タイミング調整部１５とゲートドライバ３０とは、配線３５を介して接続されている。なお、ゲートドライバ３０による駆動信号の出力タイミングを制御する構成は、タイミングコントローラのように、タイミング調整部１５とは異なる独立した構成であってもよい。

配線３５は、第１制御回路１０及び第２制御回路２０が設けられる基板（例えば、第１基板３等）に実装された配線であってもよいし、当該基板から独立して設けられた被覆配線であってもよい。また、配線６５は、例えば被覆配線であるが、光源制御回路６０が第１制御回路１０と同一の基板に設けられる場合には第１制御回路１０及び光源制御回路６０が設けられる基板（例えば、第１基板３等）に実装された配線であってもよい。

以下、実施形態の効果について、参考例との比較に基づいて説明する。まず、参考例について、図１０、図１１及び図１２を参照して説明する。

（参考例）
図１０は、参考例の構成例を示すブロック図である。参考例は、実施形態における第１制御回路１０と第２制御回路２０に代わる構成として、第１制御回路１０１と第２制御回路１０２を備える。第１制御回路１０１と第２制御回路１０２は同じ回路である。第１制御回路１０１及び第２制御回路１０２は、解像度変換部１１と、点灯量計算部１２０と、輝度分布計算部１３と、階調補正部１４と、タイミング調整部１５とを備える。第１制御回路１０１と第２制御回路１０２は、第１伝送線Ｌ１に対する第１信号の入力タイミングと第２伝送線Ｌ２に対する第２信号の入力タイミングが同一タイミングであり、同じ回路であるので、自動的に同期する。

参考例の解像度変換部１１は、入力される信号の低解像度データを生成する。第１制御回路１０１が備える解像度変換部１１は、図７に示す第１低解像度データＭ１１を生成する。第２制御回路１０２が備える解像度変換部１１は、図７に示す第２低解像度データＭ１２を生成する。

第１制御回路１０１が備える点灯量計算部１２０は、第１制御回路１０１が備える解像度変換部１１が生成した第１低解像度データＭ１１に対応する点灯量情報を生成する。すなわち、当該点灯量計算部１２０は、座標ｘ１，ｘ２，ｘ３の範囲のみを含む点灯量情報を生成する。第２制御回路１０２が備える点灯量計算部１２０は、第２制御回路１０２が備える解像度変換部１１が生成した第２低解像度データＭ１２に対応する点灯量情報を生成する。すなわち、当該点灯量計算部１２０は、座標ｘ４，ｘ５，ｘ６の範囲のみを含む点灯量情報を生成する。

第１制御回路１０１が備える輝度分布計算部１３は、第１制御回路１０１が備える点灯量計算部１２０が生成した点灯量情報に対応する輝度分布を導出する。すなわち、当該点灯量計算部１２０は、座標ｘ１，ｘ２，ｘ３の範囲のみを含む点灯量情報から、座標ｘ１，ｘ２，ｘ３の範囲のみを含む輝度分布Ｍ１０１を導出する。

図１１は、参考例において座標ｘ１，ｘ２，ｘ３の範囲のみを含む点灯量情報から導出された座標ｘ１，ｘ２，ｘ３の範囲のみを含む輝度分布Ｍ１０１の一例を示す模式図である。図１１に示す輝度分布Ｍ１０１は、図８に示す輝度分布Ｍ２における座標ｘ１，ｘ２，ｘ３の範囲と異なり、境界位置Ｄ２１，Ｄ２２及び境界位置Ｄ３１，Ｄ３２が高輝度部Ｂ１側により深く窪んでいる。境界位置Ｄ２１，Ｄ２２は、境界線ＣＬ付近の第１中間輝度部Ｂ２と第２中間輝度部Ｂ３との境界位置である。境界位置Ｄ３１，Ｄ３２は、境界線ＣＬ付近の第２中間輝度部Ｂ３と低輝度部Ｂ４との境界位置である。参考例と実施形態とを比較した場合にこのような境界位置Ｄ２１，Ｄ２２，Ｄ３１，Ｄ３２の位置変化が生じるのは、参考例の輝度分布計算部１３が座標ｘ１，ｘ２，ｘ３の範囲のみを含む点灯量情報から輝度分布Ｍ１０１を導出しており、座標ｘ４，ｘ５，ｘ６の範囲の点灯量情報が示す座標ｘ４等の光源６２の発光強度が反映されていないからである。すなわち、第１制御回路１０１が備える輝度分布計算部１３は、座標ｘ３の輝度分布の導出において、当該座標に影響を与える光を発する全ての発光領域に関する情報を取得する方法がない。また、同様の理由で、高輝度部Ｂ１においても、座標（ｘ４，ｙ２），（ｘ４，ｙ３）等に配置された光源６２からもたらされる光の輝度の影響が考慮されていない。このため、座標ｘ１，ｘ２，ｘ３の範囲の光源６２で高輝度部Ｂ１に対応した輝度を確保するように点灯量情報が決定されており、座標（ｘ４，ｙ２），（ｘ４，ｙ３）等に配置された光源６２からの光が合わさると明るくなりすぎてしまう。

第２制御回路１０２が備える輝度分布計算部１３は、第２制御回路１０２が備える点灯量計算部１２０が生成した点灯量情報に対応する輝度分布を導出する。すなわち、当該点灯量計算部１２０は、座標ｘ４，ｘ５，ｘ６の範囲のみを含む点灯量情報から、座標ｘ４，ｘ５，ｘ６の範囲のみを含む輝度分布を導出する。

図１２は、参考例において座標ｘ４，ｘ５，ｘ６の範囲のみを含む点灯量情報から導出された座標ｘ４，ｘ５，ｘ６の範囲のみを含む輝度分布Ｍ１０２の一例を示す模式図である。図１２に示す輝度分布Ｍ１０２は、図８に示す輝度分布Ｍ２における座標ｘ４，ｘ５，ｘ６の範囲と異なり、境界位置Ｄ２３，Ｄ２４及び境界位置Ｄ３３，Ｄ３４が高輝度部Ｂ１側により深く窪んでいる。境界位置Ｄ２３，Ｄ２４は、境界線ＣＬ付近の第１中間輝度部Ｂ２と第２中間輝度部Ｂ３との境界位置である。境界位置Ｄ３３，Ｄ３４は、境界線ＣＬ付近の第２中間輝度部Ｂ３と低輝度部Ｂ４との境界位置である。参考例と実施形態とを比較した場合にこのような境界位置Ｄ２３，Ｄ２４，Ｄ３３，Ｄ３４の位置変化が生じるのは、参考例の輝度分布計算部１３が座標ｘ４，ｘ５，ｘ６の範囲のみを含む点灯量情報から輝度分布Ｍ１０２を導出しており、座標ｘ１，ｘ２，ｘ３の範囲の点灯量情報が示す座標ｘ４等の光源６２の発光強度が反映されていないからである。すなわち、第２制御回路１０２が備える輝度分布計算部１３は、座標ｘ４の輝度分布の導出において、当該座標に影響を与える光を発する全ての発光領域に関する情報を取得する方法がない。

参考例の輝度分布計算部１３は、上述の図１１及び図１２を参照して説明したような輝度分布Ｍ１０１，Ｍ１０２を導出する。一方、実際の輝度分布は、図８に示す輝度分布Ｍ２のようになる。すなわち、参考例では、実際の輝度分布と異なる輝度分布が導出されてしまう。

第１制御回路１０１が備える階調補正部１４は、第１制御回路１０１が備える輝度分布計算部１３が導出した輝度分布情報に基づいて、第１信号の画素信号に対する補正処理を行う。第２制御回路１０２が備える階調補正部１４は、第２制御回路１０２が備える輝度分布計算部１３が導出した輝度分布情報に基づいて、第２信号の画素信号に対する補正処理を行う。しかしながら、上述のように、参考例では、実際の輝度分布と異なる輝度分布が導出されてしまう。従って、参考例の階調補正部１４による補正処理は、実際の輝度分布に対応しない不適切な補正処理になる。具体的には、境界位置Ｄ２１，Ｄ２２，Ｄ２３，Ｄ２４，Ｄ３１，Ｄ３２，Ｄ３３，Ｄ３４付近の画素ＶＰｉｘの階調値の低減の度合いが不足するようになり、当該画素ＶＰｉｘが背景ＢＧよりも明るく視認されてしまう。また、高輝度部Ｂ１においても、座標（ｘ４，ｙ２），（ｘ４，ｙ３）等に配置された光源６２からもたらされる光の輝度の影響が考慮されていない。これによる影響は、境界線ＣＬ付近で特に顕著になる。このため、高輝度部Ｂ１の境界線ＣＬ付近では、実際の光の輝度が明るくなりすぎることによって表示出力における階調度が高くなりすぎるという意図しない表示出力が行われてしまう。

また、参考例は、光源部６に代わる構成として、表示パネル２を照明する第１光源部６０１と第２光源部６０２とを備える。第１光源部６０１は、表示パネル２のうち第１信号に対応する領域に重なるよう設けられる。第１光源部６０１は、表示パネル２のうち第２信号に対応する領域に重なるよう設けられる。参考例において第１信号に対応する領域とは、座標ｘ１，ｘ２，ｘ３に対応する領域である。また、参考例において第２信号に対応する領域とは、座標ｘ４，ｘ５，ｘ６に対応する領域である。また、第１光源部６０１に設けられた光源６２の点灯を制御する光源制御回路６１０と、第２光源部６０２に設けられた光源６２の点灯を制御する光源制御回路６２０と、が個別に設けられる。第１制御回路１０１のタイミング調整部１５は、光源制御回路６１０に点灯量情報を出力するとともに、光源制御回路６１０及びゲートドライバ３０の動作タイミングを制御する。第２制御回路１０２のタイミング調整部１５は、光源制御回路６２０に点灯量情報を出力するとともに、光源制御回路６２０の動作タイミングを制御する。このように、参考例では、点灯量情報が第１信号と第２信号とで個別に独立して生成されるため、光源部（第１光源部６０１，第２光源部６０２）及び光源制御回路６００，６２０を第１制御回路１０１と第２制御回路１０２とで個別に設けなければならなくなる。

（実施形態の作用効果）
これに対し、実施形態によれば、点灯量計算部１２が第１信号に対応した第１低解像度データＭ１１と第２信号に対応した第２低解像度データＭ１２の両方に基づいて光源部６全体の点灯量情報を生成する。これによって、光源部６全体の点灯量情報に基づいた輝度分布Ｍ２を導出することができる。従って、正しい輝度分布に応じて、階調補正部１４が適切な補正処理を行える。すなわち、実施形態によれば、画像データＩＭに忠実な表示出力を得られる。また、係る光源部６全体の点灯量情報に基づいて、第１制御回路１０のタイミング調整部１５が光源部６の動作制御を行うことができる。従って、複数の光源６２の動作制御に係る構成をより集約できる。

以上、実施形態によれば、表示装置１は、複数の画素ＶＰｉｘが配置された表示領域ＡＡを有する表示パネル２と、表示領域ＡＡを照明する光源部６と、表示領域ＡＡの一部で表示される第１部分画像（例えば、第１部分画像データＩＭ１）に対応する第１信号が入力される第１制御回路１０と、表示領域ＡＡの他の一部で表示される第２部分画像（例えば、第２部分画像データＩＭ２）に対応する第２信号が入力される第２制御回路２０と、を備える。光源部６は、個別に発光強度を制御可能な複数の発光領域を有する。第１制御回路１０は、複数の発光領域の各々の発光強度を示す点灯量情報を第２制御回路２０に送信する。点灯量情報を送信する第１制御回路１０には、光源の発光制御に対応可能な機能が盛り込まれている。従って、表示装置１では、光源の発光制御に対応するための専用の回路を設ける必要がない。このように、実施形態によれば、光源の発光制御への対応と当該対応のための回路数の増大の抑制とを両立可能になる。

また、第１制御回路１０は、第１信号に基づいて第１部分画像（例えば、第１部分画像データＩＭ１）よりも低解像度の第１低解像度データ（例えば、第１低解像度データＭ１１）を生成する第１解像度変換部（解像度変換部１１）を備える。また、第２制御回路２０、第２信号に基づいて第２部分画像（例えば、第２部分画像データＩＭ２）よりも低解像度の第２低解像度データ（例えば、第２低解像度データＭ１２）を生成する第２解像度変換部（解像度変換部２１）を備える。また、第２制御回路２０は、第２低解像度データを第１制御回路１０に送信する。また、第１制御回路１０は、第１低解像度データ及び第２低解像度データに基づいて点灯量情報を生成する点灯量計算部１２と、点灯量情報に基づいて光源部６からの光の輝度分布（例えば、輝度分布Ｍ２）を導出する第１輝度分布計算部（輝度分布計算部１３）と、第１輝度分布計算部が導出した輝度分布に基づいて第１信号に含まれる画素信号が示す階調値を補正する第１階調補正部（階調補正部１４）と、を備える。また、第２制御回路２０は、点灯量情報に基づいて光源部６からの光の輝度分布（例えば、輝度分布Ｍ２）を導出する第２輝度分布計算部（輝度分布計算部２３）と、第２輝度分布計算部が導出した輝度分布に基づいて第２信号に含まれる画素信号が示す階調値を補正する第２階調補正部（階調補正部２４）と、を備える。これによって、第１低解像度データと第２解像度データとを第１制御回路１０と第２制御回路２０とで分担して生成し、点灯量情報を第１制御回路１０で生成し、輝度分布の導出及び階調値の補正を第１低解像度データと第２解像度データとで分担して行える。従って、表示領域ＡＡに設けられる画素ＶＰｉｘの数に対応した入出力信号端子を第１制御回路１０と第２制御回路２０とに分散させることができ、１つの回路あたりの当該端子数の増大を抑制できる。１つの回路あたりの当該端子数の増大は、回路の大型化をもたらす要因となる。従って、実施形態によれば、第１制御回路１０と第２制御回路２０とをより小型化しやすくなる。

また、第１制御回路１０、第２制御回路２０のように画像データの一部（例えば、第１部分画像データＩＭ１、第２部分画像データＩＭ２）が入力される構成では、係る入力に対応するための構成として、差動回路、インタフェース回路等の図示しない回路が設けられる。１つの回路に対して入力されるデータの増大は、係る図示しない回路の増大と、係る図示しない回路を備える構成の大型化とをもたらす要因となる。これに対し、実施形態では画像データ（例えば、画像データＩＭ）が第１制御回路１０と第２制御回路２０とに分散して入力されるので、第１制御回路１０及び第２制御回路２０の各々における係る図示しない回路の増大と、第１制御回路１０及び第２制御回路２０の各々の大型化と、を抑制できる。

さらに、実施形態によれば、第１制御回路１０と第２制御回路２０のように、外部からの画像データ（例えば、画像データＩＭ）の入力に応じて複数の画素ＶＰｉｘに画素信号を出力する回路が複数設けられる構成であっても、上述のユニフォーミティに対応するための光源６２からの光の拡散に対応した輝度分布の導出及び階調補正を適切に行える。

（変形例）
以下、実施形態と一部の構成が異なる変形例について、図１３、図１４及び図１５を参照して説明する。

（変形例１）
図１３は、変形例１に係る第１制御回路１０Ａと第２制御回路２０Ａの具体的構成と、第１制御回路１０Ａと第２制御回路２０Ａとの接続関係と、の一例を示すブロック図である。変形例１は、実施形態が備える第１制御回路１０に代えて、第１制御回路１０Ａを備える。また、変形例１は、実施形態が備える第２制御回路２０に代えて、第２制御回路２０Ａを備える。また、変形例１は、実施形態が備える伝送部４０に代えて、伝送部４０Ａを備える。伝送部４０Ａは、実施形態の第２伝送部４２に代えて、第３伝送部４３を含む。また、伝送部４０Ａは、第１伝送部４１を含む。第１伝送部４１及び第３伝送部４３を伝送部４０Ａの具体的構成は、実施形態の伝送部４０と同様である。

第２制御回路２０Ａは、第２制御回路２０の構成に加えて、点灯量計算部１２を備える。第１制御回路１０Ａの解像度変換部１１は、実施形態で説明した機能に加えて、第１低解像度データＭ１１を第２制御回路２０Ａの点灯量計算部１２に送信する機能を有する。送信される第１低解像度データＭ１１の出力は、第２制御回路２０の端子４３１から行われる。端子４３１は、第２制御回路２０の端子４３２と接続されている。第３伝送部４３は、端子４３１と端子４３２とを接続する。

このように、変形例１の第１制御回路１０Ａは、第１低解像度データＭ１１を第２制御回路２０に出力する端子４３１を備える。端子４３１は、変形例１の第１出力端子として機能する。また、第１制御回路１０は、第２低解像度データＭ１２が入力される端子４３２を備える。端子４３２は、変形例１の第２入力端子として機能する。

第２制御回路２０Ａの点灯量計算部１２は、実施形態の点灯量計算部１２と同様、第１低解像度データＭ１１及び第２低解像度データＭ１２に基づいて点灯量情報を生成する。具体的には、第２制御回路２０Ａの点灯量計算部１２は、第１制御回路１０Ａから送信される第１低解像度データＭ１１と、第２制御回路２０Ａの解像度変換部１１が生成する第２低解像度データＭ１２とに基づいて点灯量情報を生成する。第２制御回路２０Ａの輝度分布計算部２３は、第２制御回路２０Ａの点灯量計算部１２が生成した点灯量情報に基づいて輝度分布Ｍ２を導出する点を除いて、実施形態の輝度分布計算部２３と同様である。

変形例１において第１制御回路１０Ａが備える点灯量計算部１２は、点灯量情報を第２制御回路２０に送信しない点を除いて実施形態の点灯量計算部１２と同様である。従って、実施形態において点灯量情報を第１制御回路１０から第２制御回路２０に送信するための構成として設けられた端子４２１、端子４２２及び第２伝送部４２は、変形例１では省略されている。すなわち、変形例１では、第１制御回路１０Ａ及び第２制御回路２０Ａがそれぞれ備える点灯量計算部１２が点灯量情報を生成する。

また、第２制御回路２０Ａは、さらに、タイミング調整部２５を備える。タイミング調整部１５とタイミング調整部２５とは、機能的に同一の構成である。また、第１制御回路１０Ａは、さらに、レジスタ１６を備える。また、第２制御回路２０Ａは、さらに、レジスタ２６を備える。レジスタ１６は、タイミング調整部１５の機能のＯＮ／ＯＦＦの設定値を記憶する。第１制御回路１０Ａのタイミング調整部１５は、レジスタ１６の設定値がＯＮである場合に動作し、当該設定値がＯＦＦである場合に動作しない。レジスタ２６は、タイミング調整部２５の機能のＯＮ／ＯＦＦの設定値を記憶する。タイミング調整部２５は、レジスタ２６の設定値がＯＮである場合に動作し、当該設定値がＯＦＦである場合に動作しない。図１３では、タイミング調整部１５が動作し、タイミング調整部２５が動作しない場合を例示している。図１３では、タイミング調整部２５が動作していないことを、タイミング調整部２５の矩形を破線とすることで表している。すなわち、図１３に示す構成では、タイミング調整部１５が動作し、上述の実施形態と同様の処理を行う。

なお、タイミング調整部１５を動作させず、タイミング調整部２５を動作させるようにしてもよい。その場合、実施形態でタイミング調整部１５が担っていた機能をタイミング調整部２５が担う。また、レジスタ１６及びレジスタ２６の設定値は、図示しない外部の書き込み装置から書き換え可能に設けられる。当該書き込み装置としての機能は、例えば制御装置１１０が有していてもよいが、専用の書き込み装置によってもよい。

以上、特筆した事項を除いて、第１制御回路１０Ａは、第１制御回路１０と同様であり、第２制御回路２０Ａは、第２制御回路２０と同様である。また、説明された第１制御回路１０Ａと第１制御回路１０との相違及び第２制御回路２０Ａと第２制御回路２０との相違を除いて、変形例１の表示装置は、実施形態の表示装置１と同様である。なお、実施形態と同様、第１制御回路１０Ａのタイミング調整部１５は、第２制御回路２０Ａの解像度変換部２１から送信される第２低解像度データＭ１２が、第１制御回路１０Ａの点灯量計算部１２を介してタイミング調整部１５に入力されるタイミングに基づいて、第１制御回路１０Ａと第２制御回路２０Ａの同期を取るようにしてもよい。この場合の同期とは、画像データＩＭを構成する第１信号と第２信号の入力タイミングに対応した第１制御回路１０Ａと第２制御回路２０Ａの信号線ＳＧＬに対する出力のタイミングの同期をさす。また、当該出力のタイミングに対応して、ゲートドライバ３０の動作のタイミングが制御される。

変形例１の表示装置は、複数の画素ＶＰｉｘが配置された表示領域ＡＡを有する表示パネル２と、表示領域ＡＡを照明する光源部６と、表示領域ＡＡの一部で表示される第１部分画像（例えば、第１部分画像データＩＭ１）に対応する第１信号が入力される第１制御回路１０Ａと、表示領域ＡＡの他の一部で表示される第２部分画像（例えば、第２部分画像データＩＭ２）に対応する第２信号が入力される第２制御回路２０Ａと、を備える。光源部６は、個別に発光強度を制御可能な複数の発光領域を有する。第１制御回路１０Ａは、第１信号に基づいて第１部分画像よりも低解像度の第１低解像度データ（例えば、第１低解像度データＭ１１）を生成する第１解像度変換部（解像度変換部１１）を備える。第１制御回路１０Ａは、第１低解像度データを第２制御回路２０Ａに送信する。第２制御回路２０Ａは、第２信号に基づいて第２部分画像よりも低解像度の第２低解像度データ（例えば、第２低解像度データＭ１２）を生成する第２解像度変換部（解像度変換部２１）を備える。第２制御回路２０Ａは、第２低解像度データを第１制御回路１０Ａに送信する。第１制御回路１０Ａは、第１低解像度データ及び第２低解像度データに基づいて複数の発光領域の各々の発光強度を示す点灯量情報を生成する第１点灯量計算部（点灯量計算部１２）と、第１点灯量計算部が生成した点灯量情報に基づいて光源部６からの光の輝度分布（例えば、輝度分布Ｍ２）を導出する第１輝度分布計算部（輝度分布計算部１３）と、第１輝度分布計算部が導出した輝度分布に基づいて第１信号に含まれる画素信号が示す階調値を補正する第１階調補正部（階調補正部１４）と、を備える。第２制御回路２０Ａは、第１低解像度データ及び第２低解像度データに基づいて点灯量情報を生成する第２点灯量計算部（点灯量計算部１２）と、第２点灯量計算部が生成した点灯量情報に基づいて光源部６からの光の輝度分布（例えば、輝度分布Ｍ２）を導出する第２輝度分布計算部（輝度分布計算部２３）と、第２輝度分布計算部が導出した輝度分布に基づいて第２信号に含まれる画素信号が示す階調値を補正する第２階調補正部（階調補正部２４）と、を備える。これによって、変形例１は、実施形態と同様、上述のユニフォーミティに対応するための光源６２からの光の拡散に対応した輝度分布の導出及び階調補正を適切に行える。

さらに、変形例１によれば、レジスタ１６、レジスタ２６の設定値に応じてタイミング調整部１５、タイミング調整部２５の機能のＯＮ／ＯＦＦを切り替えられる。このため、第１制御回路１０Ａの機能構成と第２制御回路２０Ａの機能構成とを等しくすることができる。従って、第１制御回路１０Ａ及び第２制御回路２０Ａとして機能する単一種の回路を複数製造して第１制御回路１０Ａ及び第２制御回路２０Ａとして採用でき、第１制御回路１０Ａ及び第２制御回路２０Ａのコスト減等の量産効果が期待できる。

（変形例２）
図１４は、変形例２に係る第１制御回路１０Ｂと第２制御回路２０Ｂの具体的構成と、第１制御回路１０Ｂと第２制御回路２０Ｂとの接続関係と、の一例を示すブロック図である。変形例２は、実施形態が備える第１制御回路１０に代えて、第１制御回路１０Ｂを備える。また、変形例２は、実施形態が備える第２制御回路２０に代えて、第２制御回路２０Ｂを備える。また、変形例２の伝送部４０は、第１伝送部４１を含まず、第２伝送部４２を含む。

第１制御回路１０Ｂは、解像度変換部１１に代えて、解像度変換部１１Ａを備える。解像度変換部１１Ａには、第１信号と第２信号の両方が入力される。従って、図１４に示すように、解像度変換部１１Ａには、第１伝送線Ｌ１と第２伝送線Ｌ２の両方が接続される。解像度変換部１１Ａは、第１信号及び第２信号に基づいて低解像度データＭ１を生成する。すなわち、解像度変換部１１Ａは、実施形態の解像度変換部１１と解像度変換部２１の両方の機能を備える。一方、第２制御回路２０Ｂは、第２制御回路２０が備えていた機能構成のうち、解像度変換部２１が省略されている。また、第２低解像度データＭ１２を第２制御回路２０から第１制御回路１０に送信するための端子４１１、端子４１２及び第１伝送部４１も変形例２では省略されている。第１制御回路１０Ｂが備える点灯量計算部１２は、解像度変換部１１Ａが生成した低解像度データＭ１に基づいて点灯量情報を生成する。

以上、特筆した事項を除いて、第１制御回路１０Ｂは、第１制御回路１０と同様であり、第２制御回路２０Ｂは、第２制御回路２０と同様である。また、説明された第１制御回路１０Ｂと第１制御回路１０との相違及び第２制御回路２０Ｂと第２制御回路２０との相違を除いて、変形例１の表示装置は、実施形態の表示装置１と同様である。

変形例２の表示装置は、複数の画素ＶＰｉｘが配置された表示領域ＡＡを有する表示パネル２と、表示領域ＡＡを照明する光源部６と、表示領域ＡＡの一部で表示される第１部分画像（例えば、第１部分画像データＩＭ１）に対応する第１信号が入力される第１制御回路１０Ｂと、表示領域ＡＡの他の一部で表示される第２部分画像（例えば、第２部分画像データＩＭ２）に対応する第２信号が入力される第２制御回路２０Ｂと、を備える。第１制御回路１０Ｂには、第１信号及び前記第２信号が入力される。第１制御回路１０Ｂは、第１信号及び第２信号に基づいて表示領域で表示される画像よりも低解像度の低解像度データ（例えば、低解像度データＭ１）を生成する解像度変換部（解像度変換部１１Ａ）と、低解像度データに基づいて点灯量情報を生成する点灯量計算部（点灯量計算部１２）と、点灯量情報に基づいて光源部６からの光の輝度分布（例えば、輝度分布Ｍ２）を導出する第１輝度分布計算部（輝度分布計算部１３）と、第１輝度分布計算部が導出した輝度分布に基づいて第１信号に含まれる画素信号が示す階調値を補正する第１階調補正部（階調補正部１４）と、を備える。第２制御回路２０Ｂは、点灯量情報に基づいて光源部６からの光の輝度分布（例えば、輝度分布Ｍ２）を導出する第２輝度分布計算部（輝度分布計算部２３）と、第２輝度分布計算部が導出した輝度分布に基づいて第２信号に含まれる画素信号が示す階調値を補正する第２階調補正部（階調補正部２４）と、を備える。これによって、変形例２は、実施形態と同様、上述のユニフォーミティに対応するための光源６２からの光の拡散に対応した輝度分布の導出及び階調補正を適切に行える。また、第２制御回路２０Ｂの回路規模を第２制御回路２０に比して小さくできる。

（変形例３）
図１５は、変形例３に係る表示装置１Ａの主要構成例を示す模式図である。表示パネル２Ａは、実施形態の表示パネル２が備えていた各種の構成に加えて、第３制御回路２０Ｃをさらに備える。図１５に示すように、表示パネル２Ａが備える複数の信号線ＳＧＬは、第１制御回路１０、第２制御回路２０又は第３制御回路２０Ｃに接続される。

第３制御回路２０Ｃは、第２制御回路２０と同様、信号線ＳＧＬを介して副画素ＳＰｉｘに画素信号を供給する。図１５に示す第３制御回路２０Ｃは、制御装置１１０から第３伝送線Ｌ３を介して供給される第３信号に応じて、副画素ＳＰｉｘに画素信号を供給する。第３信号は、第１信号及び第２信号に対応する画素ＶＰｉｘとは異なる画素ＶＰｉｘが配置された表示領域ＡＡの領域で表示される画像を表示装置１Ａに表示させるための信号である。当該画素ＶＰｉｘは、ゲートドライバ３０に接続される信号線ＳＧＬを共有する複数の副画素ＳＰｉｘで構成される画素ＶＰｉｘである。

第３制御回路２０Ｃの機能的構成は、例えば第２制御回路２０と同様である。第３制御回路２０Ｃは、伝送部４５を介して第１制御回路１０と接続される。伝送部４５は、第１制御回路１０と接続する対象が第２制御回路２０から第３制御回路２０Ｃに置換されている点を除いて、伝送部４０と同様の構成である。すなわち、変形例３では、実施形態における第２制御回路２０と第１制御回路１０との間で行われる低解像度データ及び点灯量情報の伝送と同様に、第３制御回路２０Ｃと第１制御回路１０との間で低解像度データ及び点灯量情報の伝送が行われる。言い換えれば、第３制御回路２０Ｃは、接続されている副画素ＳＰｉｘの配置が第２制御回路２０と異なり、第２信号が第３信号に置換される点を除いて、第２制御回路２０と同様である。図１５では、第１制御回路１０によって画素信号が供給される副画素ＳＰｉｘと第２制御回路２０によって画素信号が供給される副画素ＳＰｉｘとの境界線ＣＬ１と、第２制御回路２０によって画素信号が供給される副画素ＳＰｉｘと第３制御回路２０Ｃによって画素信号が供給される副画素ＳＰｉｘとの境界線ＣＬ２と、を示している。

図１５では、第１制御回路１０、第２制御回路２０及び第３制御回路２０Ｃの３つの制御回路が設けられた構成を例示しているが、係る制御回路は４つ以上であってもよい。係る制御回路の数が４以上の数（ｐ）になる場合、第１制御回路１０と、（ｐ－１）個の第２制御回路２０とが設けられる。（ｐ－１）個の第２制御回路２０はそれぞれ個別に上述の伝送部４０を介した接続と同様の仕組みで第１制御回路１０と接続される。また、（ｐ－１）個の第２制御回路２０は、それぞれ接続される副画素ＳＰｉｘの配置が異なり、制御装置１１０から入力される信号が当該配置に対応した信号になる。

なお、変形例３の光源部６Ａは、発光部ＢＡの大きさ及び形状が、表示パネル２Ａの表示領域ＡＡに対応したものになることを除いて、光源部６と同様である。以上、特筆した事項を除いて、表示装置１Ａは、表示装置１と同様である。

（変形例４）
図１６は、変形例４に係る表示装置１Ｂの主要構成例を示す模式図である。表示装置１Ｂは、表示装置１Ａにおける第３制御回路２０Ｃの配置が変更された構成である。具体的には、図１６に示すように、変形例４における第１制御回路１０は、走査線ＧＣＬの延出方向について、第２制御回路２０と第３制御回路２０Ｃとの間に配置される。これによって、変形例４では、変形例３に比して伝送部４５をより短くでき、より容易に配線を設けることができる。図１６では、第１制御回路１０によって画素信号が供給される副画素ＳＰｉｘと第２制御回路２０によって画素信号が供給される副画素ＳＰｉｘとの境界線ＣＬ１と、第１制御回路２０によって画素信号が供給される副画素ＳＰｉｘと第３制御回路２０Ｃによって画素信号が供給される副画素ＳＰｉｘとの境界線ＣＬ３と、を示している。

なお、第１制御回路１０と３つ以上の第２制御回路２０とが設けられる表示装置において、第２制御回路２０の数が奇数、すなわち、第１制御回路１０の数と第２制御回路２０の数を足し合わせた数が偶数である場合、走査線ＧＣＬの延出方向における表示領域ＡＡの中心線付近に第１制御回路１０を配置することが好ましい。これによって、変形例４と同様、第１制御回路１０と各第２制御回路２０とを接続する伝送部４０，４５をより短くでき、より容易に配線を設けることができる。また、第１制御回路１０と３つ以上の第２制御回路２０とが設けられる表示装置において、第２制御回路２０の数が偶数、すなわち、第１制御回路１０の数と第２制御回路２０の数を足し合わせた数が奇数である場合、走査線ＧＣＬの延出方向における表示領域ＡＡの中心線に重なる位置に第１制御回路１０を配置することが好ましい。これによって、変形例４と同様、第１制御回路１０と各第２制御回路２０とを接続する伝送部４０，４５をより短くでき、より容易に配線を設けることができる。このように、第１制御回路１０は、第２制御回路２０と第３制御回路２０Ｃとの間に配置されることが好ましい。

変形例３及び変形例４ならびにこれらと同様の考え方で複数の第２制御回路２０を備えた構成は、変形例１又は変形例２と組み合わせ可能である。すなわち、図１５、図１６に示す第１制御回路１０及び第２制御回路２０は、第１制御回路１０Ａ及び第２制御回路２０Ａ又は第１制御回路１０Ｂ及び第２制御回路２０Ｂと置換可能である。この場合、第３制御回路２０Ｃは、第２制御回路２０を置換した構成（第２制御回路２０Ａ又は第２制御回路２０Ｂ）と同様になる。また、伝送部４０及び伝送部４５についても、伝送部４０Ａ又は変形例２の伝送部４０に置換される。また、第１制御回路１０が第１制御回路１０Ｂに置換される場合、第１制御回路１０Ｂには、制御装置１１０から入力される第１信号、第２信号、第３信号、…、の全てが入力される。また、第２制御回路２０が第２制御回路２０Ａに置換される場合、各々の制御回路（第１制御回路１０Ａ及び複数の第２制御回路２０Ａ）は、他の全ての制御回路の解像度変換部からの情報を入手するように構成される。また、第２制御回路２０が第２制御回路２０Ｂに置換される場合、第１制御回路１０Ｂから他の全ての第２制御回路２０Ｂの輝度分布計算部２３に点灯量計算部１２の計算結果を送るように構成される。

（その他）
第１制御回路１０及び第２制御回路２０は、表示出力される画像の明るさやダイナミックレンジを調整する機能をさらに備えていてもよい。当該機能の例として、画素信号に白色成分を追加して輝度突き上げを行う機能や、所謂ＨＤＲ（High Dynamic Range）のようなダイナミックレンジの調整を行う機能等が挙げられる。当該機能は、点灯量計算部１２及び階調補正部１４に盛り込まれてもよいし、専用の機能ブロックを第１制御回路１０及び第２制御回路２０ならびにこれらを置換する各変形例の構成に追加するようにしてもよい。

また、ゲートドライバ３０の具体的構成は、図１や図１５で例示するものに限られない。例えば、図１において境界線ＣＬで走査線ＧＣＬを分割し、分割された一方の走査線ＧＣＬと接続されるゲートドライバ３０と、分割された他方の走査線ＧＣＬと接続されるゲートドライバ３０とを個別に設けてもよい。このように２つのゲートドライバ３０を設ける構成を、図１５に示すような変形例３に適用してもよい。また、ゲートドライバ３０の機能を第１制御回路１０に内蔵してもよい。その場合、走査線ＧＣＬは、第１制御回路１０と接続される。

また、上述の画素ＶＰｉｘは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の副画素ＳＰｉｘで構成されているが、画素ＶＰｉｘの具体的構成はこれに限られるものでない。画素ＶＰｉｘは、白（Ｗ）や黄色（Ｙ）等のような他の色の副画素ＳＰｉｘをさらに備えていてもよい。また画素ＶＰｉｘは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）以外の色の組み合わせで色再現を行う構成であってもよい。また、画素ＶＰｉｘは、モノクロ画素であってもよい。

また、図６に示す画像データＩＭならびに当該画像データＩＭに対応する低解像度データＭ１、点灯量情報、輝度分布Ｍ２及び階調補正（階調補正マップＭ３参照）はあくまで一例であってこれに限られるものでない。入力される画像データの具体的内容（画像）は任意であり、低解像度データＭ１、点灯量情報、輝度分布Ｍ２及び階調補正の具体的内容は、入力される画像データの具体的内容に対応する。

また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。

１，１Ａ 表示装置
２，２Ａ 表示パネル
６ 光源部
１０，１０Ａ，１０Ｂ 第１制御回路
２０，２０Ａ，２０Ｂ 第２制御回路
１１，１１Ａ，２１ 解像度変換部
１２ 点灯量計算部
１３，２３ 輝度分布計算部
１４，２４ 階調補正部
４１１，４１２，４２１，４２２，４３１，４３２ 端子

Claims (1)

1. 複数の画素が配置された表示領域を有する表示パネルと、
   前記表示領域を照明する光源部と、
   前記表示領域の一部で表示される第１部分画像に対応する第１信号が入力される第１制御回路と、
   前記表示領域の他の一部で表示される第２部分画像に対応する第２信号が入力される第２制御回路と、を備え、
   前記光源部は、個別に発光強度を制御可能な複数の発光領域を有し、
   前記第１制御回路は、前記第１信号に基づいて前記第１部分画像よりも低解像度の第１低解像度データを生成する第１解像度変換部を備え、
   前記第１制御回路は、前記第１低解像度データを前記第２制御回路に送信し、
   前記第２制御回路は、前記第２信号に基づいて前記第２部分画像よりも低解像度の第２低解像度データを生成する第２解像度変換部を備え、
   前記第２制御回路は、前記第２低解像度データを前記第１制御回路に送信し、
   前記第１制御回路は、前記第１低解像度データ及び前記第２低解像度データに基づいて前記複数の発光領域の各々の発光強度を示す点灯量情報を生成する第１点灯量計算部と、前記第１点灯量計算部が生成した点灯量情報に基づいて前記光源部からの光の輝度分布を導出する第１輝度分布計算部と、前記第１輝度分布計算部が導出した輝度分布に基づいて前記第１信号に含まれる画素信号が示す階調値を補正する第１階調補正部と、を備え、
   前記第２制御回路は、前記第１低解像度データ及び前記第２低解像度データに基づいて前記複数の発光領域の各々の発光強度を示す点灯量情報を生成する第２点灯量計算部と、前記第２点灯量計算部が生成した点灯量情報に基づいて前記光源部からの光の輝度分布を導出する第２輝度分布計算部と、前記第２輝度分布計算部が導出した輝度分布に基づいて前記第２信号に含まれる画素信号が示す階調値を補正する第２階調補正部と、を備え、
   前記第１制御回路及び前記第２制御回路は、タイミング調整部と、レジスタと、を備え、
   前記タイミング調整部は、前記複数の発光領域の各々の発光強度を示す点灯量情報に応じて制御される前記光源部からの光で照明される前記画素に供給される画素信号が示す階調値が、当該点灯量情報から導出された輝度分布に基づいて補正されるよう制御し、
   前記レジスタは、前記タイミング調整部を動作させるか否かを示す設定値を記録し、
   前記第１制御回路又は前記第２制御回路のいずれか一方の前記レジスタの設定値が前記タイミング調整部を動作させる設定値であり、他方の前記レジスタの設定値が前記タイミング調整部を動作させない設定値である、
   表示装置。
   

Images