JP7396461B2 - 回路基板モジュール - Google Patents

回路基板モジュール Download PDF

Info

Publication number
JP7396461B2
JP7396461B2 JP2022508045A JP2022508045A JP7396461B2 JP 7396461 B2 JP7396461 B2 JP 7396461B2 JP 2022508045 A JP2022508045 A JP 2022508045A JP 2022508045 A JP2022508045 A JP 2022508045A JP 7396461 B2 JP7396461 B2 JP 7396461B2
Authority
JP
Japan
Prior art keywords
circuit board
main surface
conductive sheet
module according
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022508045A
Other languages
English (en)
Other versions
JPWO2021186782A1 (ja
Inventor
達也 細谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2021186782A1 publication Critical patent/JPWO2021186782A1/ja
Application granted granted Critical
Publication of JP7396461B2 publication Critical patent/JP7396461B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/189—Power distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2089—Modifications to facilitate cooling, ventilating, or heating for power electronics, e.g. for inverters for controlling motor
    • H05K7/209—Heat transfer by conduction from internal heat source to heat radiating structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components

Description

本発明は、電源回路モジュールと、この電源回路モジュールによって大電流を供給する負荷とを備えたシステム回路基板モジュールに関する。
特許文献１には、回路基板に実装された回路素子の放熱構造を有する回路部品が記載されている。特許文献１の構成では、回路基板の実装面に、回路素子が実装される。回路基板には、回路素子の放熱部が露出するように、貫通穴が形成されている。
回路基板の実装面の裏側には、放熱フィンを有する放熱器が実装されている。放熱器は、突出部を有している。突出部は、貫通穴を挿通し、素子の放熱部に面接する。
特開２０１０－１４１２７９号公報
一般に、電気回路や回路素子を駆動させるためには、電圧や電流を供給しなければならない。このため、特許文献１に示すような構成では、例えば、回路基板における回路素子の実装面に、電源回路モジュールを実装する。そして、回路基板に形成された回路パターンによって、電源回路モジュールから回路素子に、電圧や電流を供給する。
また、このような回路素子として、低電圧、大電流の半導体プロセッサが多く実用化されている。そして、このような半導体プロセッサでは、電圧の更なる安定化や、大電流の供給における高効率化が求められている。
しかしながら、上述の構成では、低電圧、大電流の半導体プロセッサのような素子（負荷）に対して、電圧の安定化や、大電流の供給における高効率化を実現することが難しい。
したがって、本発明の目的は、負荷へ供給する電圧の更なる安定化や、負荷への大電流の供給における高効率化が実現可能な回路基板モジュールを提供することにある。
この発明の回路基板モジュールは、第１主面と第２主面とを有し、第１主面にパワー半導体素子が実装され、電力変換回路を構成する第１回路基板と、第３主面と第４主面とを有し、電力変換回路が電流を供給する負荷が第４主面に電気的に接続されて実装される第２回路基板と、を備え、第１回路基板は、それぞれが第２主面から突出する形状からなる、電力変換回路の正極出力ピンおよび電力変換回路の負極出力ピンを備え、第２回路基板は、それぞれが第３主面から第４主面まで貫通する形状からなる、正極貫通ビアおよび負極貫通ビアを備え、第１回路基板の第２主面と第２回路基板の第３主面とは、物理的に密着しており、正極出力ピンは、正極貫通ビアを挿通して、第４主面まで達しており、負極出力ピンは、負極貫通ビアを挿通して、第４主面まで達しており、負荷は、正極出力ピンと負極出力ピンとを通して、電力変換回路から電流が供給される。
この構成では、電力変換回路、すなわち、電源回路モジュールから、正極出力ピンおよび負極出力ピンを通して、直接的に、負荷に電流が供給される。これにより、電源回路モジュールから負荷へ供給される電流の損失は抑えられ、負荷に供給される電圧の安定化、および、電圧電流の供給の高効率化が実現される。
この発明によれば、負荷へ供給する電圧の安定化および負荷への大電流の供給における高効率化を実現するとともに、同時に、半導体プロセッサのように多数の通信ポートを有する素子（負荷）に対して、シンプルで、低コストな電力供給のインターフェース構造を実現できる。
図１は、第１の実施形態に係る回路基板モジュールの構成を示す側面断面図である。 図２は、第１の実施形態に係る回路基板モジュールの分解斜視図である。 図３Ａ、図３Ｂは、第１の実施形態に係る回路基板モジュールを構成する電源回路モジュールの構成を示す側面図である。 図４は、第１の実施形態に係る回路基板モジュールを構成する電源回路モジュールの平面図である。 図５は、第１の実施形態に係る回路基板モジュールを構成する電源回路モジュールの外観斜視図である。 図６は、第１の実施形態に係る電源回路モジュールの簡略的な等価回路図である。 図７は、図６に示す電源回路モジュールの電力変換部の簡略的な構成を示す等価回路図である。 図８は、第１の実施形態に係る回路基板モジュールの派生例の構成を示す側面断面図である。 図９は、第２の実施形態に係る回路基板モジュールの構成を示す側面断面図である。 図１０は、第３の実施形態に係る回路基板モジュールの側面断面図である。 図１１は、第３の実施形態に係る回路基板モジュールの派生例の構成を示す側面断面図である。
（第１の実施形態）
本発明の第１の実施形態に係る回路基板モジュールについて、図を参照して説明する。図１は、第１の実施形態に係る回路基板モジュールの構成を示す側面断面図である。図２は、第１の実施形態に係る回路基板モジュールの分解斜視図である。図３Ａ、図３Ｂは、第１の実施形態に係る回路基板モジュールを構成する電源回路モジュールの構成を示す側面図である。図４は、第１の実施形態に係る回路基板モジュールを構成する電源回路モジュールの平面図である。図５は、第１の実施形態に係る回路基板モジュールを構成する電源回路モジュールの外観斜視図である。
図３Ａは、図４に示すＡ－Ａ断面を模式的に示しており、図３Ｂは、図４に示すＢ－Ｂ断面を模式的に示している。図１、図２、図３Ａ、図３Ｂ、図４、図５では、図を見やすくするため、寸法を強調して記載したり、一部の符号を省略している。
図１、図２に示すように、回路基板モジュール１０は、電源回路モジュール２、半導体デバイス７、回路基板３０、および、熱伝導用シート４０を備える。
（電源回路モジュール２の構成）
図３Ａ、図３Ｂ、図４、図５に示すように、電源回路モジュール２は、回路基板２０、複数のスイッチングＩＣ２１、複数のインダクタ２２、複数の外部端子導体２４、複数の正極出力ピン２４１、および、複数の負極出力ピン２４２を備える。電源回路モジュール２の回路構成例は、図６、図７を用いて後述する。
回路基板２０は、絶縁性の基材からなる。回路基板２０は、第１主面２０１と第２主面２０２とを有する平板である。図示を省略しているが、回路基板２０には、電源回路モジュール２を実現するための導体パターンが形成されている。回路基板２０は、基材内に、正極導体層２０３と負極導体層２０４とを備える。正極導体層２０３および負極導体層２０４は、回路基板２０の厚み方向に直交する。正極導体層２０３と負極導体層２０４とは、回路基板２０の厚み方向において異なる位置に配置されている。正極導体層２０３と負極導体層２０４とは、電気的に絶縁されている。回路基板２０は、複数の貫通ビア２０５と複数の貫通ビア２０６とを備える。複数の貫通ビア２０５は、内壁面に導体が形成されており、正極導体層２０３に電気的に接続する。複数の貫通ビア２０６は、内壁面に導体が形成されており、負極導体層２０４に電気的に接続する。回路基板２０が、本発明の「第１回路基板」に対応する。
回路基板２０の第１主面２０１には、複数のスイッチングＩＣ２１および複数のインダクタ２２が実装されている。
複数のスイッチングＩＣ２１は、所定の配列で、回路基板２０に実装されている。複数のインダクタ２２は、複数のスイッチングＩＣ２１の実装領域を挟むように、所定の配列で、回路基板２０に実装されている。この際、複数のスイッチングＩＣ２１と複数のインダクタ２２とは、それぞれに構成する電力変換部（後述の図６、図７参照）毎に近接して配置される。
複数の外部端子導体２４は、例えば、略円形や矩形等の導体パターンであり、回路基板２０の第２主面２０２に形成されている。複数の外部端子導体２４は、回路基板２０の平面視において、複数のスイッチングＩＣ２１の実装領域および複数のインダクタ２２の実装領域とは異なる領域に配置されている。例えば、複数の外部端子導体２４は、回路基板２０の側面付近に、所定のパターンで配置されている。複数の外部端子導体２４は、電源回路モジュール２の出力端子Ｐｏｕｔ（後述の図６参照）以外の端子を構成する。
複数の正極出力ピン２４１および複数の負極出力ピン２４２は、導電性を有する棒状体である。複数の正極出力ピン２４１および複数の負極出力ピン２４２は、断面積等の形状を適宜設定することによって、回路基板２０および回路基板３０に形成される導体パターンよりも低抵抗である。
複数の正極出力ピン２４１と複数の負極出力ピン２４２とは、回路基板２０に対して、それぞれ対になって配置される。複数の正極出力ピン２４１と複数の負極出力ピン２４２との対によって、電源回路モジュール２の出力端子Ｐｏｕｔが構成される。
複数の正極出力ピン２４１は、複数の貫通ビア２０５に挿通された状態で、回路基板２０に固定される。この際、複数の正極出力ピン２４１は、第２主面２０２からの所定長さ突出するように、回路基板２０に固定される。複数の正極出力ピン２４１は、それぞれに複数の貫通ビア２０５の内壁面の導体に接続する。これにより、複数の正極出力ピン２４１は、回路基板２０の正極導体層２０３に電気的に接続する。
複数の負極出力ピン２４２は、複数の貫通ビア２０６に挿通された状態で、回路基板２０に固定される。この際、複数の負極出力ピン２４２は、第２主面２０２からの所定長さ突出するように、回路基板２０に固定される。複数の負極出力ピン２４２は、それぞれに複数の貫通ビア２０６の内壁面の導体に接続する。これにより、複数の負極出力ピン２４２は、回路基板２０の負極導体層２０４に電気的に接続する。
（回路基板３０の構成）
回路基板３０は、絶縁性の基材からなり、所定の導体パターンが形成されている。回路基板３０は、第３主面３０１と第４主面３０２とを有する平板である。回路基板３０は、例えば、パソコン等の電子機器のマザーボードである。回路基板３０の平面面積は、回路基板２０の平面面積よりも大きく、さらに大幅に大きい方が好ましい。回路基板３０が、本発明の「第２回路基板」に対応する。
回路基板３０の第３主面３０１には、複数のランド導体３１１が形成されている。回路基板３０の第４主面３０２には、複数のランド導体３２１が形成されている。回路基板３０には、複数の貫通ビア３０３と複数の貫通ビア３０４とが形成されている。複数の貫通ビア３０３と複数の貫通ビア３０４は、回路基板３０を、第３主面３０１から第４主面３０２まで貫通する。貫通ビア３０３が、本発明の「正極貫通ビア」に対応し、貫通ビア３０４が、本発明の「負極貫通ビア」に対応する。
（半導体デバイス７の構成）
半導体デバイス７は、ベース基板７０、半導体ＩＣ７１、複数の受動素子７２、および、モールド樹脂７３を備える。
ベース基板７０は、絶縁性材料からなり、主面７０１と主面７０２とを有する平板である。図示を省略しているが、ベース基板７０は、半導体デバイス７を構成する導体パターンが形成されている。ベース基板７０には、複数の正極用貫通ビア７０４と複数の負極用貫通ビア７０５が形成されている。複数の正極用貫通ビア７０４と複数の負極用貫通ビア７０５は、内壁面に導体を備える。複数の正極用貫通ビア７０４における内壁面の導体と複数の負極用貫通ビア７０５における内壁面の導体は、所定の接続パターンによって、ベース基板７０に形成された導体パターンに接続する。
半導体ＩＣ７１、および、複数の受動素子７２は、ベース基板７０の主面７０１に実装されている。モールド樹脂７３は、ベース基板７０の主面７０１側に形成され、半導体ＩＣ７１、および、複数の受動素子７２を覆っている。ベース基板７０の主面７０２には、複数の端子導体７０３が配列して形成されている。半導体ＩＣ７１は、例えば、パワー半導体である。
（熱伝導用シート４０の構成）
熱伝導用シート４０は、高い熱伝導率を有する膜である。熱伝導用シート４０は、可撓性を有することが好ましい。熱伝導用シート４０の面積は、回路基板２０の面積（第２主面２０２の面積）と略同じである。
熱伝導用シート４０は、例えば、グラファイトシートやシリコーンシートによって実現される。熱伝導用シート４０が、本発明の「第１熱伝導用シート」に対応する。なお、グラファイトシートを用いる場合、金属よりも高い熱伝導率を有するグラファイトシートを用いるとよりよい。これにより、後述の放熱効率はさらに向上する。
（回路基板モジュール１０の構成）
電源回路モジュール２は、第２主面２０２が回路基板３０の第３主面３０１と対向するように、回路基板３０に対して配置される。回路基板２０の複数の外部端子導体２４と回路基板３０の複数のランド導体３１１とは、はんだ等の導電性接合材を用いて接合される。これにより、電源回路モジュール２と回路基板３０とは、電気的および物理的に接合される。
半導体デバイス７は、回路基板３０の第４主面３０２に実装される。半導体デバイス７の複数の端子導体７０３と回路基板３０の複数のランド導体３２１とは、はんだ等の導電性接合材を用いて接合される。これにより、半導体デバイス７と回路基板３０とは、電気的および物理的に接続する。
電源回路モジュール２と半導体デバイス７とは、回路基板モジュール１０を平面視して、重なっている。
回路基板２０の複数の正極出力ピン２４１は、回路基板３０の複数の貫通ビア３０３を挿通する。複数の正極出力ピン２４１は、回路基板３０の第４主面３０２からも突出しており、半導体デバイス７における複数の正極用貫通ビア７０４に挿通する。複数の正極出力ピン２４１は、複数の正極用貫通ビア７０４の内壁面の導体に接続する。
回路基板２０の複数の正極出力ピン２４１は、回路基板３０の複数の貫通ビア３０３を挿通する。複数の正極出力ピン２４１は、回路基板３０の第４主面３０２からも突出しており、半導体デバイス７における複数の正極用貫通ビア７０４に挿通する。複数の正極出力ピン２４１は、複数の正極用貫通ビア７０４の内壁面の導体に接続する。
回路基板２０の複数の負極出力ピン２４２は、回路基板３０の複数の貫通ビア３０４を挿通する。複数の負極出力ピン２４２は、回路基板３０の第４主面３０２からも突出しており、半導体デバイス７における複数の負極用貫通ビア７０５に挿通する。複数の負極出力ピン２４２は、複数の負極用貫通ビア７０５の内壁面の導体に接続する。
これにより、電源回路モジュール２と半導体デバイス７とは、電気的に接続する。
熱伝導用シート４０は、回路基板２０と回路基板３０との間に配置され、回路基板２０および回路基板３０と面接触する。
このような構成によって、半導体デバイス７は、電源回路モジュール２から、複数の正極出力ピン２４１および複数の負極出力ピン２４２のみを通して、電流の供給を受ける。言い換えれば、半導体デバイス７は、回路基板３０を通すことなく、電源回路モジュール２から、電流の供給を受けることができる。
ここで、複数の正極出力ピン２４１および複数の負極出力ピン２４２は、回路基板３０に形成された導体パターンよりも低抵抗である。したがって、電源回路モジュール２から半導体デバイス７への電流供給経路は、低抵抗になる。これにより、回路基板モジュール１０は、半導体デバイス７へ供給される電圧の安定化を実現でき、半導体デバイス７への電圧電流の供給を、高効率に実現できる。また、このような低抵抗の電流供給経路を用いることによって、半導体デバイス７の消費電流が変化するような場合であっても、回路基板モジュール１０は、半導体デバイス７に供給する電圧を高精度で安定化できる。
さらに、回路基板モジュール１０の構成では、電源回路モジュール２と半導体デバイス７とが平面視において重なっている。このため、複数の正極出力ピン２４１および複数の負極出力ピン２４２を直線状にでき、長さを短くできる。したがって、電源回路モジュール２から半導体デバイス７とを最短で接続でき、電源回路モジュール２から半導体デバイス７への電流供給経路で生じる損失をさらに小さくできる。これにより、回路基板モジュール１０は、半導体デバイス７へ供給される電圧の更なる安定化を実現でき、半導体デバイス７への電圧電流の供給をさらに高効率に実現でき、供給電圧の精度をさらに向上できる。
また、上述の構成によって、電源回路モジュール２は、正極導体層２０３と負極導体層２０４とを、回路基板２０の異なる層に形成している。これにより、正極導体層２０３と負極導体層２０４の形状の自由度が向上する。したがって、複数の正極出力ピン２４１と複数の負極出力ピン２４２の配置の自由度が向上する。すなわち、上述の作用効果を実現しながら、設計自由度の高い電源回路モジュール２を実現できる。
また、上述の構成によって、電源回路モジュール２は、立体的な形状でなく、平面的な形状で実現できる。これにより、回路基板モジュール１０は低背化される。さらに、電源回路モジュール２の平面面積は大きくなり、放熱効果は向上する。
また、上述の構成によって、回路基板モジュール１０は、電源回路モジュール２の複数のスイッチングＩＣ２１およびインダクタ２２から生じた熱を、回路基板２０の基材、回路用の導体パターン、および、熱伝導用シート４０を通して、回路基板３０に伝導できる。回路基板３０は、回路基板２０よりも大きな面積であるので、伝搬された熱は、効果的に放熱される。
このように、上述の構成を備えることによって、回路基板モジュール１０は、電源回路モジュール２を効果的に放熱できる。さらに、回路基板モジュール１０は、従来構成に示すような放熱フィンを用いないので、低背化を実現できる。すなわち、回路基板モジュール１０は、優れた放熱性と低背化とを実現できる。
また、上述の構成において、熱伝導用シート４０が可撓性を有する場合、回路基板２０と回路基板３０とで、所定の押圧が係るように挟みこむとよい。これにより、熱伝導用シート４０と回路基板２０および回路基板３０との密着性が向上する。これにより、回路基板モジュール１０は、さらに高い放熱性を実現できる。
また、熱伝導用シート４０は、回路基板２０と回路基板３０との不要な短絡を防止する目的があれば、シリコーンシートを用いればよい。この場合、回路基板２０の第２主面２０２や回路基板３０の第３主面３０１における互いに対向する部分に設ける絶縁性のレジスト膜を、省略することも可能である。また、絶縁性のレジスト膜がある態様であっても、回路基板２０と回路基板３０との不要な短絡は、さらに確実に防止できる。
一方、熱伝導用シート４０は、このような短絡の防止を目的とする必要が無い場合、もしくは、後述の実施形態に示すように、積極的に熱伝導用シート４０を導通させたければ、グラファイトシートを用いるとよい。グラファイトシートを用いる場合、回路基板２０の第２主面２０２や回路基板３０の第３主面３０１における互いに対向する部分において、必要な箇所に絶縁性のレジスト膜を設けることで、回路基板２０と回路基板３０との不要な短絡は防止できる。
また、熱伝導用シート４０は、回路基板２０における複数の外部端子導体２４の形成領域には配置されていない。これにより、熱伝導用シート４０が導電性のシート（例えば、グラファイトシート）であれば、不要な短絡を抑制でき、熱伝導用シート４０が絶縁性のシート（例えば、シリコーンシート）であれば、不要な断線を抑制できる。
（適する電源回路モジュール例）
このような構成からなる回路基板モジュール１０の電源回路モジュール２は、例えば、図６、図７に示すようなマルチセルコンバータを実現する。図６は、第１の実施形態に係る電源回路モジュールの簡略的な等価回路図である。図７は、図６に示す電源回路モジュールの電力変換部の簡略的な構成を示す等価回路図である。なお、電源回路モジュールの具体的な構成および動作については、説明を省略する。
図６に示すように、電源回路モジュール２は、ＭＰＵ９０１、複数の電力変換部９１１－９１７、電圧検出回路９０２、複数の入力コンデンサＣｉ１－Ｃｉ７を備える。複数の電力変換部９１１－９１７は、入力端子Ｐｉｎに接続され、外部から入力電圧Ｖｉの供給を受けている。複数の電力変換部９１１－９１７の入力端には、それぞれ、入力コンデンサＣｉ１－Ｃｉ７が接続されている。複数の電力変換部９１１－９１７は、出力端子Ｐｏｕｔに接続される。
ＭＰＵ９０１は、入力端子Ｐｉｎに接続され、入力電圧Ｖｉの供給を受けている。ＭＰＵ９０１は、複数の電力変換部９１１－９１７に接続する。
電圧検出回路９０２は、複数の電力変換部９１１－９１７に接続し、検出される電圧は、ＭＰＵ９０１に与えられる。
ＭＰＵ９０１は、入力電圧Ｖｉから得られる駆動電圧によって駆動し、電圧検出回路９０２で検出した電圧に基づいて、複数の電力変換部９１１－９１７のオンオフを制御する。すなわち、ＭＰＵ９０１は、出力端子Ｐｏｕｔに接続される負荷の状態に応じて、複数の電力変換部９１１－９１７における動作させる電力変換器の個数を制御する。具体的には、例えば、ＭＰＵ９０１は、負荷に供給する電流を大きくしたければ、動作させる電力変換部の個数を増加させ、負荷に供給する電流が過剰であれば、動作させる電力変換部の個数を減少させる。
これにより、電源回路モジュール２は、負荷の状態に応じた電流供給を行うことができる。また、この構成では、複数の電力変換部９１１－９１７が、負荷に対して、並列に接続されることで、電源回路モジュール２は、負荷に対して、低電圧でありながら、大電流を供給することができる。
このような構成において、複数の電力変換部９１１－９１７は、同じ構成を備え、概略的には、図７に示す構成を備える。なお、以下では、図７を参照して、電力変換部９１１を例に説明する。
電力変換部９１１は、スイッチングＩＣ２１、インダクタ２２、フィードバック信号生成回路９２１、および、出力コンデンサＣｏを備える。
スイッチングＩＣ２１は、内部に複数のスイッチング素子と、スイッチング素子の制御部とを備える。スイッチングＩＣ２１は、ＭＰＵ９０１からオン制御を受けると、動作し、オフ制御を受けると停止する。
スイッチングＩＣ２１は、インダクタ２２に接続し、インダクタ２２は、出力端子Ｐｏｕｔに接続する。インダクタ２２の出力端子Ｐｏｕｔ側には、出力コンデンサＣｏが接続される。フィードバック信号生成回路９２１は、出力電流、出力電圧に応じたフィードバック信号を生成し、スイッチングＩＣ２１に与える。
スイッチングＩＣ２１は、フィードバック信号に基づいて、出力電流、出力電圧を制御する。
この構成において、スイッチングＩＣ２１は、複数のスイッチング素子のオンオフを高速で切り替える。これにより、スイッチングＩＣ２１は、発熱を伴う。すなわち、スイッチングＩＣ２１は、本願の発熱を伴う電子機器に相当する。したがって、本願の回路基板モジュール１０の構成は、より有効に作用する。
また、上述のように、複数の電力変換部９１１－９１７は、大電流を供給するものであるので、当該電流によるスイッチングＩＣ２１およびインダクタ２２での発熱も大きくなり易い。
このようなマルチセルコンバータを実現する電源回路モジュール２を用いることで、半導体デバイス７が消費電流が切り替わる負荷であっても、電源回路モジュール２は、半導体デバイス７で必要な消費電流を、安定して、かつ、高速で切り替えて供給できる。そして、上述の構成を備えることによって、回路基板モジュール１０は、電源回路モジュール２から半導体デバイス７に供給する電圧の安定化を実現でき、半導体デバイス７への電圧電流の供給を、高効率に実現できる。
（第１の実施形態に係る回路基板モジュールの派生例）
上述の構成では、負荷として、回路基板３０に実装される半導体デバイス７を例に説明した。しかしながら、上述の構成は、次に示すような構成の回路基板モジュールにも適用できる。図８は、第１の実施形態に係る回路基板モジュールの派生例の構成を示す側面断面図である。
図８に示すように、派生例の回路基板モジュール１０Ｘは、半導体デバイス７に代えて、ソケット６０を備える。ソケット６０は、回路基板３０の第４主面３０２に実装されている。ソケット６０は、平面視において、回路基板２０に重なっている。ソケット６０には、放熱器としての機能が取り付けられていてもよい。
ソケット６０は、ＣＰＵ、ＧＰＵ、ＭＰＵ等のデータ処理用の半導体デバイスが装着される。ソケット６０に装着された半導体デバイスは、回路基板２０によって実現される電源回路モジュール（例えば、上述の図６、図７に示す電源回路モジュール２）から電力供給を受けて駆動する。この際、ソケット６０には、電源回路モジュール２の複数の正極出力ピン２４１および複数の負極出力ピン２４２が接続される。
ＣＰＵ、ＧＰＵ、ＭＰＵ等は、現在、低電圧、大電流を必要とする仕様のものが多く、この場合、上述のように、安定した電圧の供給が要求される。しかしながら、図８に示す構成を備えることによって、回路基板モジュール１０Ｘは、ソケット６０に装着されたＣＰＵ、ＭＰＵ等に、安定した電圧を供給でき、ＣＰＵ、ＧＰＵ、ＭＰＵ等への電圧電流の供給を、高効率に実現できる。
また、電源回路モジュール２の発熱量は、大きくなり易い。しかしながら、上述のように、回路基板モジュール１０Ｘの構成を備えることによって、効果的な放熱が可能になる。
また、この構成では、平面状の電源回路モジュール２を用い、熱伝導用シート４１を用いた放熱を行い、従来のような放熱板を用いない。これにより、回路基板モジュール１０Ｘは、低背化できる。
（第２の実施形態）
本発明の第２の実施形態に係る回路基板モジュールについて、図を参照して説明する。図９は、第２の実施形態に係る回路基板モジュールの構成を示す側面断面図である。
図９に示すように、第２の実施形態に係る回路基板モジュール１０Ａは、第１の実施形態に係る回路基板モジュール１０に対して、電源回路モジュール２Ａおよび熱伝導用シート４０Ａの構成において異なる。回路基板モジュール１０の他の構成は、回路基板モジュール１０と同様であり、同様の箇所の説明は省略する。
電源回路モジュール２Ａは、複数の熱伝導ビア２５を回路基板２０に備える。複数の熱伝導ビア２５は、回路基板２０の第１主面２０１から第２主面２０２までを貫通する。複数の熱伝導ビア２５は、所定の金属等、熱伝導性の高い材料からなる。具体的には、複数の熱伝導ビア２５は、回路基板２０の第１主面２０１から第２主面２０２までを貫通する貫通孔に、高い熱伝導率を有する熱伝導性部材を収容することによって、実現可能である。複数の熱伝導ビア２５は、例えば、回路基板２０に回路を形成するためのビア導体とは別に形成されている。複数の熱伝導ビア２５は、回路を形成するためのビア導体よりも大きな断面積を有することが好ましい。
複数の熱伝導ビア２５は、複数のスイッチングＩＣ２１が実装される実装端子（導体パターン）の近傍に形成されている。また、複数の熱伝導ビア２５は、複数のインダクタ２２が実装される実装端子（導体パターン）の近傍に形成されている。
回路基板モジュール１０Ａは、このように複数の熱伝導ビア２５を備えることによって、複数のスイッチングＩＣ２１およびインダクタ２２から生じた熱を、熱伝導用シート４０Ａへ、より効果的に伝導できる。そして、熱伝導用シート４０Ａは、複数の熱伝導ビア２５の総面積よりも大きく、複数のスイッチングＩＣ２１および複数のインダクタ２２が実装される面積よりも大きいので、伝導した熱を、さらに面状に拡散して、回路基板３０に伝導できる。そして、熱伝導用シート４０Ａよりも大面積の回路基板３０によって、熱はさらに拡散して、さらに効率的な放熱を実現できる。
また、熱伝導用シート４０Ａは、上述のグラファイトシート等の導電性を有する材料を用い、複数の負極出力ピン２４２に接続する。これにより、負極出力ピン２４２と熱伝導用シート４０Ａとは、同電位になる。
この構成によって、熱伝導用シート４０Ａは、ノイズの遮蔽膜として機能する。これにより、回路基板モジュール１０Ａは、複数のスイッチングＩＣ２１から発生するノイズが回路基板３０および半導体デバイス７に伝搬することを抑制できる。
特に、この構成では、熱伝導用シート４０Ａは、回路基板２０の略全面に広がる形状であるので、回路基板モジュール１０Ａは、広範囲において、ノイズを遮蔽できる。
（第３の実施形態）
本発明の第３の実施形態に係る回路基板モジュールについて、図を参照して説明する。図１０は、第３の実施形態に係る回路基板モジュールの側面断面図である。
図１０に示すように、第３の実施形態に係る回路基板モジュール１０Ｂは、第１の実施形態に係る回路基板モジュール１０に対して、熱伝導用シート４１、および、放熱板５１をさらに備える点で異なる。回路基板モジュール１０Ｂの他の構成は、回路基板モジュール１０と同様であり、同様の箇所の説明は省略する。
回路基板モジュール１０Ｂは、熱伝導用シート４１、および、放熱板５１を備える。熱伝導用シート４１は、シリコーンゴム等の絶縁性のシートである。熱伝導用シート４１は、複数のスイッチングＩＣ２１および複数のインダクタ２２の実装面側と反対側の面に当接する。放熱板５１は、熱伝導用シート４１における複数のスイッチングＩＣ２１および複数のインダクタ２２への当接面と反対側の面に当接する。熱伝導用シート４１が、本発明の「第２熱伝導用シート」に対応する。
このような構成によって、回路基板モジュール１０Ｂは、熱伝導用シート４０から回路基板３０へ通じる放熱に追加して、放熱板５１を通して放熱することができる。
なお、放熱板５１の面積は、複数のスイッチングＩＣ２１の総面積と、複数のインダクタ２２の総面積とを加算した面積よりも大きいことが好ましい。これにより、放熱効率は、さらに向上する。
（第３の実施形態に係る回路基板モジュールの派生例）
このような構成の回路基板モジュール１０Ｂは、例えば、例えば、図１１に一部を示すような構成に適用できる。図１１は、第３の実施形態に係る回路基板モジュールの派生例の構成を示す側面断面図である。
図１１に示す回路基板モジュール１０ＢＸは、図８に示した第１の実施形態の回路基板モジュール１０Ｘに対して、ソケット用のバックプレート５１Ｂ、および、上述の熱伝導用シート４１を備える点で異なる。図１１に示す回路基板モジュール１０ＢＸの他の構成は、図８に示した回路基板モジュール１０Ｘと同様であり、同様の箇所の説明は省略する。
バックプレート５１Ｂは、回路基板３０の第３主面３０１に固定される。バックプレート５１Ｂは、電源回路モジュール２を囲むように配置されている。バックプレート５１Ｂは、熱伝導用シート４１を介して、複数のスイッチングＩＣ２１および複数のインダクタ２２に接触する。バックプレート５１Ｂは、上述の放熱板５１と同様の熱伝導性を有する材料からなる。
このような構成によって、図１１に示す回路基板モジュール１０ＢＸは、バックプレート５１Ｂも用いて放熱できる。また、バックプレート５１Ｂは、回路基板３０に固定されているので、バックプレート５１Ｂから回路基板３０への熱の伝導も可能であり、これにより、さらに効果的な放熱が可能になる。
なお、上述の説明では、電源回路モジュールから電流が供給される負荷として、半導体デバイス７、ＣＰＵ、ＧＰＵ、ＭＰＵ等を例として示したが、負荷の種類はこれらに限るものではない。
また、上述の各実施形態の構成は、適宜組み合わせることができ、それぞれの組合せに応じた作用効果を奏することができる。
２、２Ａ：電源回路モジュール
７：半導体デバイス
１０、１０Ａ、１０Ｂ、１０ＢＸ、１０Ｘ：回路基板モジュール
２０：回路基板
２２：インダクタ
２４：外部端子導体
２５：熱伝導ビア
３０：回路基板
４０、４０Ａ、４１：熱伝導用シート
５１：放熱板
５１Ｂ：バックプレート
６０：ソケット
７０：ベース基板
７１：半導体ＩＣ
７２：受動素子
７３：モールド樹脂
２０１：第１主面
２０２：第２主面
２０３：正極導体層
２０４：負極導体層
２０５：貫通ビア
２０６：貫通ビア
２４１：正極出力ピン
２４２：負極出力ピン
３０１：第３主面
３０２：第４主面
３０３：貫通ビア
３０４：貫通ビア
３１１：ランド導体
３２１：ランド導体
７０１：主面
７０２：主面
７０３：端子導体
７０４：正極用貫通ビア
７０５：負極用貫通ビア
９０１：ＭＰＵ
９０２：電圧検出回路
９１１：電力変換部
９２１：フィードバック信号生成回路

Claims (12)

  1. 第１主面と第２主面とを有し、前記第１主面にパワー半導体素子が実装され、電力変換回路を構成する第１回路基板と、
    第３主面と第４主面とを有し、前記電力変換回路が電流を供給する負荷が前記第４主面に電気的に接続されて実装される第２回路基板と、
    を備え、
    前記第１回路基板は、それぞれが前記第２主面から突出する形状からなる、前記電力変換回路の正極出力ピンおよび前記電力変換回路の負極出力ピンを備え、
    前記第２回路基板は、それぞれが前記第３主面から前記第４主面まで貫通する形状からなる、正極貫通ビアおよび負極貫通ビアを備え、
    前記第１回路基板の前記第２主面と前記第２回路基板の前記第３主面とは、物理的に密着しており、
    前記正極出力ピンは、前記正極貫通ビアを挿通して、前記第４主面まで達しており、
    前記負極出力ピンは、前記負極貫通ビアを挿通して、前記第４主面まで達しており、
    前記負荷は、前記正極出力ピンと前記負極出力ピンとを通して、前記電力変換回路から電流が供給される、
    回路基板モジュール。
  2. 前記第１回路基板と前記第２回路基板との間に配置された第１熱伝導用シートを、備え、
    前記第１回路基板の前記第２主面と前記第２回路基板の前記第３主面とは、前記第１熱伝導用シートを通して物理的かつ熱的に密着している、
    請求項１に記載の回路基板モジュール。
  3. 前記第１熱伝導用シートは、
    電気絶縁性を有し、
    前記第１回路基板の前記第２主面と前記第２回路基板の前記第３主面とは、電気絶縁している、
    請求項２に記載の回路基板モジュール。
  4. 前記第１熱伝導用シートは、
    導電性を有し、
    前記負極貫通ビアおよび前記負極出力ピンに電気接続し、
    前記正極貫通ビアおよび前記正極出力ピンに電気絶縁する、
    請求項２に記載の回路基板モジュール。
  5. 前記第１熱伝導用シートは、可撓性を有する、
    請求項２乃至請求項４のいずれかに記載の回路基板モジュール。
  6. 前記第１熱伝導用シートの面積は、前記第１回路基板の面積よりも大きい、
    請求項２乃至請求項５のいずれかに記載の回路基板モジュール。
  7. 前記第１熱伝導用シートは、金属より高い熱伝導率を有するグラファイトを含む、
    請求項４に記載の回路基板モジュール。
  8. 前記第１熱伝導用シートは、シリコーンを含む、
    請求項３に記載の回路基板モジュール。
  9. 前記第１回路基板と前記負荷とは、平面視において重なっている、
    請求項１乃至請求項８のいずれかに記載の回路基板モジュール。
  10. 前記第１主面には、前記パワー半導体素子に接触して覆う第２熱伝導用シートと、
    前記第２熱伝導用シートに対して面状に当接する放熱板と、
    を備える、
    請求項１乃至請求項９のいずれかに記載の回路基板モジュール。
  11. 前記第２回路基板の前記第４主面には、前記負荷を放熱する放熱器を備え、
    前記第１回路基板の前記第１主面側には、前記放熱器を固定する固定部材を備え、
    前記固定部材の少なくとも一部は、前記放熱板である、
    請求項１０に記載の回路基板モジュール。
  12. 前記負荷は、ＣＰＵ、ＧＰＵ、および、ＭＰＵの少なくとも１つを備える、
    請求項１乃至請求項１１のいずれかに記載の回路基板モジュール。
JP2022508045A 2020-03-18 2020-10-22 回路基板モジュール Active JP7396461B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020047122 2020-03-18
JP2020047122 2020-03-18
PCT/JP2020/039759 WO2021186782A1 (ja) 2020-03-18 2020-10-22 回路基板モジュール

Publications (2)

Publication Number Publication Date
JPWO2021186782A1 JPWO2021186782A1 (ja) 2021-09-23
JP7396461B2 true JP7396461B2 (ja) 2023-12-12

Family

ID=77771110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022508045A Active JP7396461B2 (ja) 2020-03-18 2020-10-22 回路基板モジュール

Country Status (3)

Country Link
US (1) US20230011922A1 (ja)
JP (1) JP7396461B2 (ja)
WO (1) WO2021186782A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235402A (ja) 2003-01-30 2004-08-19 Matsushita Electric Ind Co Ltd シート形コンデンサモジュール
JP2017228683A (ja) 2016-06-23 2017-12-28 ルネサスエレクトロニクス株式会社 電子装置
WO2019130746A1 (ja) 2017-12-27 2019-07-04 株式会社村田製作所 半導体複合装置およびそれに用いられるパッケージ基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6138603B2 (ja) * 2013-06-24 2017-05-31 新光電気工業株式会社 冷却装置、冷却装置の製造方法及び半導体装置
JP6112073B2 (ja) * 2014-06-20 2017-04-12 株式会社豊田自動織機 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235402A (ja) 2003-01-30 2004-08-19 Matsushita Electric Ind Co Ltd シート形コンデンサモジュール
JP2017228683A (ja) 2016-06-23 2017-12-28 ルネサスエレクトロニクス株式会社 電子装置
WO2019130746A1 (ja) 2017-12-27 2019-07-04 株式会社村田製作所 半導体複合装置およびそれに用いられるパッケージ基板

Also Published As

Publication number Publication date
JPWO2021186782A1 (ja) 2021-09-23
WO2021186782A1 (ja) 2021-09-23
US20230011922A1 (en) 2023-01-12

Similar Documents

Publication Publication Date Title
US20230230749A1 (en) Power system
US6580611B1 (en) Dual-sided heat removal system
JP3294785B2 (ja) 回路素子の放熱構造
KR100208053B1 (ko) 집적회로장치
US9101082B1 (en) Junction box thermal management
JP7136553B2 (ja) 電子制御装置
US9686890B2 (en) Electronic device
JP3804861B2 (ja) 電気装置および配線基板
JP5692056B2 (ja) 多層プリント基板
CN111315112A (zh) 一种用于芯片供电的组装结构、电子设备
JP2010129877A (ja) 電子部品モジュール
JP2002290087A (ja) オンボード実装型電子機器およびオンボード実装型電源装置
KR20160038304A (ko) 회로기판
KR20050002659A (ko) 혼성집적회로
US7438558B1 (en) Three-dimensional stackable die configuration for an electronic circuit board
JP7396461B2 (ja) 回路基板モジュール
US20230009649A1 (en) Circuit board module
CN109257868B (zh) 一种电子设备
CN110996501A (zh) 具有贯穿式导电及散热部件的电路板和功率模组
WO2024047981A1 (ja) 電子回路モジュール
CN219919252U (zh) 印制电路板及电子设备
CN219456836U (zh) 计算机主板及其供电电路
JP7342803B2 (ja) 電子部品内蔵基板及びこれを備える電子機器
US20220386508A1 (en) Electronic component
CN110290630B (zh) 功率模块组装结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231113

R150 Certificate of patent or registration of utility model

Ref document number: 7396461

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150