JP7392578B2 - High frequency semiconductor device manufacturing method and high frequency semiconductor device - Google Patents

High frequency semiconductor device manufacturing method and high frequency semiconductor device Download PDF

Info

Publication number
JP7392578B2
JP7392578B2 JP2020098121A JP2020098121A JP7392578B2 JP 7392578 B2 JP7392578 B2 JP 7392578B2 JP 2020098121 A JP2020098121 A JP 2020098121A JP 2020098121 A JP2020098121 A JP 2020098121A JP 7392578 B2 JP7392578 B2 JP 7392578B2
Authority
JP
Japan
Prior art keywords
substrate
frequency
semiconductor substrate
semiconductor device
high frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020098121A
Other languages
Japanese (ja)
Other versions
JP2021190667A (en
Inventor
剛 大槻
博 竹野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2020098121A priority Critical patent/JP7392578B2/en
Publication of JP2021190667A publication Critical patent/JP2021190667A/en
Application granted granted Critical
Publication of JP7392578B2 publication Critical patent/JP7392578B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、高周波半導体装置の製造方法及び高周波半導体装置に関する。 The present invention relates to a method for manufacturing a high frequency semiconductor device and a high frequency semiconductor device.

高周波用途で使用する高周波素子は、能動素子と受動素子とに大別される。能動素子の例としては、ダイオード及びトランジスタ(例えばFET及びHEMT)が挙げられる。受動素子としては、抵抗、キャパシタ及びフィルターなどの素子や、各素子を結合する配線(伝送線路)が挙げられる。 High frequency devices used in high frequency applications are broadly classified into active devices and passive devices. Examples of active devices include diodes and transistors (eg, FETs and HEMTs). Passive elements include elements such as resistors, capacitors, and filters, and wiring (transmission lines) that connect the elements.

図6に概略的に示すように、以前の高周波素子20’においては、能動素子20a、及び受動素子20bの素子20b-1は、部品ごとに配線(伝送線路)20b-2で結合されていた。このような高周波素子20’においては、それぞれ個別に作製された能動素子20a及び受動素子20bを用いていた。 As schematically shown in FIG. 6, in the previous high-frequency element 20', the active element 20a and the element 20b-1 of the passive element 20b were connected by wiring (transmission line) 20b-2 for each component. . Such a high frequency element 20' uses an active element 20a and a passive element 20b, which are each manufactured separately.

一方、近年、高周波素子として、半導体基板上に、能動素子及び受動素子(配線を含む)を一括で作製した半導体装置(例えばモノシリックマイクロ波集積回路(MMIC))が用いられている。 On the other hand, in recent years, semiconductor devices (for example, monolithic microwave integrated circuits (MMIC)) in which active elements and passive elements (including wiring) are fabricated all at once on a semiconductor substrate have been used as high-frequency elements.

さて、5Gを迎え、端末は幅広い周波数帯域に対応することが必要となりフィルター等、数多くの高周波部品が必要となってきている。特に高周波数領域で使用する半導体装置、すなわち高周波(RF)用途の半導体装置は、その高性能化が求められている。 Now, with the arrival of 5G, devices need to support a wide range of frequency bands, and many high-frequency components such as filters are becoming necessary. In particular, semiconductor devices used in a high frequency region, ie, semiconductor devices for radio frequency (RF) applications, are required to have higher performance.

従来からSOI構造のシリコン基板を使用した高周波フィルター等は、CMOSプロセスとの相性の良さや、大量生産が可能な観点から注目されている。そして、クロストークの防止の観点から、高調波特性が重要視され、この改善のために基板の高抵抗率化や電荷蓄積層の導入など、種々の対策が取られてきた。 High-frequency filters using silicon substrates with an SOI structure have been attracting attention because of their compatibility with CMOS processes and their ability to be mass-produced. From the viewpoint of preventing crosstalk, emphasis has been placed on harmonic characteristics, and various measures have been taken to improve this, such as increasing the resistivity of the substrate and introducing a charge storage layer.

具体的な解決策として、まずは支持基板の高抵抗率化がある。具体的な抵抗率の値としては、例えば特許文献1には、典型的には500Ω・cmよりも高く、好ましくは1000Ω・cmよりも高く、さらに好ましくは3000Ω・cmよりも高い電気抵抗率を有していなければならない、とされている。 A concrete solution is to first increase the resistivity of the support substrate. As for specific resistivity values, for example, Patent Document 1 describes an electrical resistivity that is typically higher than 500 Ω·cm, preferably higher than 1000 Ω·cm, and still more preferably higher than 3000 Ω·cm. It is said that one must have one.

さらに、特許文献2には、SOI構造の支持基板と、支持基板と埋め込み酸化物層(BOX膜)との間に新たにPoly-Siのような中間半導体層(電荷捕獲層ないしは、トラップリッチ:TR層)を備えた高周波用SOI基板(TR-SOI基板)の製造方法が記載されている。 Furthermore, Patent Document 2 describes a support substrate having an SOI structure, and a new intermediate semiconductor layer (charge trapping layer or trap rich layer) such as Poly-Si between the support substrate and a buried oxide layer (BOX film). A method for manufacturing a high-frequency SOI substrate (TR-SOI substrate) equipped with a TR layer) is described.

このような高周波用基板の高周波特性として、TR-SOI基板のSOI層を除去してBOX層にAl電極で図7及び図8に示すようなCo-Planar Waveguide(CPW)5を形成して測定する2次高調波(2HD)特性がある。 The high-frequency characteristics of such a high-frequency substrate were measured by removing the SOI layer of the TR-SOI substrate and forming a Co-Planar Waveguide (CPW) 5 as shown in FIGS. 7 and 8 on the BOX layer using Al electrodes. There is a second harmonic (2HD) characteristic.

CPW5は、図7及び図8に示す一例のように、金属電極50aを隙間を開けて並列に並べて、その隙間の中央にこれら金属電極50aと並列に線状の中央金属電極50bを形成した構造を持ち、中央金属電極50bから図8における左右両側の金属電極50a及び半導体基板10内部に向かう方向の電界50cと、半導体基板10内部において中央金属電極50bを囲む方向の磁界50dによって電磁波を伝送する構造の素子5をいう。 The CPW 5 has a structure in which metal electrodes 50a are arranged in parallel with a gap, and a linear central metal electrode 50b is formed in parallel with the metal electrodes 50a in the center of the gap, as shown in the example shown in FIGS. 7 and 8. , and transmits electromagnetic waves by an electric field 50c directed from the central metal electrode 50b toward the left and right metal electrodes 50a in FIG. Refers to element 5 of the structure.

なお、高周波用SOI基板は、通常はSOI構造として使用されるが、2HD特性評価を簡便に行うために、SOIの活性層(SOI層)を除去して、BOX層を露出させ、この上にCPWを形成して、2HD特性を評価する。実際にデバイスとして素子が作製される場合、能動素子(トランジスタ等)として稼働する部分はSOI層上に形成されるが、受動素子(フィルター等)はSOI層を除去した部分に作製される。言い換えると、SOI基板を使用することで、能動素子と受動素子を1枚の半導体基板上に形成することが可能になる。 Note that the high-frequency SOI substrate is usually used as an SOI structure, but in order to easily evaluate 2HD characteristics, the active layer of SOI (SOI layer) is removed to expose the BOX layer, and a layer is placed on top of this. A CPW is formed and the 2HD characteristics are evaluated. When an element is actually manufactured as a device, a portion that operates as an active element (such as a transistor) is formed on the SOI layer, but a passive element (such as a filter) is manufactured on a portion from which the SOI layer is removed. In other words, by using an SOI substrate, it becomes possible to form active elements and passive elements on one semiconductor substrate.

また高調波とは、元となる周波数の整数倍の高次の周波数成分のことで、元の周波数を基本波、2倍の周波数(2分の1の波長)を持つものが2HDと定義されている。高周波回路では高調波による混信を避けるために高調波の小さい基板が必要とされ、この目的のために前述のようにTR-SOIでは支持基板上にTR層を形成しさらに支持基板を高抵抗率化して2HD特性を改善している。 Furthermore, harmonics are high-order frequency components that are integral multiples of the original frequency.The original frequency is defined as the fundamental wave, and those with twice the frequency (half the wavelength) are defined as 2HD. ing. In high-frequency circuits, a substrate with low harmonics is required to avoid interference caused by harmonics, and for this purpose, as mentioned above, in TR-SOI, a TR layer is formed on the support substrate, and the support substrate has a high resistivity. The 2HD characteristics have been improved.

また、特許文献3には、電子線照射によりトラップを酸化物層内に分布させて酸化膜トラップ電荷を生成し、それにより、SOI基板のRFデバイス性能を向上させることが開示されている。 Further, Patent Document 3 discloses that traps are distributed within an oxide layer by electron beam irradiation to generate oxide film trap charges, thereby improving the RF device performance of the SOI substrate.

特表2015-503853号公報Special table 2015-503853 publication 特開2019-129195号公報JP 2019-129195 Publication 特開2019-41115号公報JP 2019-41115 Publication

前記のトラップリッチ層を備えていても、RF特性は支持基板の抵抗率に依存してしまう。しかし、支持基板の高抵抗率化は非常に難しく、前述のように例えば3000Ω・cmよりも高い電気抵抗率を得ようとすると、P型のボロンの場合、3×1012atoms/cmという極めて低いドーパント濃度とすることが必要であり、原料中の不純物の影響によりさらに高抵抗率化することは困難であった。 Even with the trap-rich layer described above, the RF characteristics depend on the resistivity of the supporting substrate. However, it is very difficult to increase the resistivity of the support substrate, and as mentioned above, if you try to obtain an electrical resistivity higher than 3000 Ωcm, for example, in the case of P-type boron, it is difficult to increase the resistivity of 3×10 12 atoms/cm 3 . It is necessary to have an extremely low dopant concentration, and it has been difficult to further increase the resistivity due to the influence of impurities in the raw materials.

本発明は、上記問題を解決するためになされたものであり、高周波特性に優れた高周波半導体装置を製造できる高周波半導体装置の製造方法、及び高周波特性に優れた高周波半導体装置を提供することを目的とする。 The present invention has been made to solve the above problems, and an object of the present invention is to provide a method for manufacturing a high-frequency semiconductor device that can manufacture a high-frequency semiconductor device with excellent high-frequency characteristics, and a high-frequency semiconductor device with excellent high-frequency characteristics. shall be.

上記課題を解決するために、本発明では、
半導体基板と、前記半導体基板上に形成された高周波素子とを具備し、高周波領域で使用する高周波半導体装置の製造方法であって、
ドーパントを含有する前記半導体基板を準備する工程と、
前記半導体基板のうち少なくとも高周波素子形成部に粒子線を照射することにより、前記半導体基板中の前記ドーパントを不活性化する工程と
を含むことを特徴とする高周波半導体装置の製造方法を提供する。
In order to solve the above problems, in the present invention,
A method for manufacturing a high-frequency semiconductor device used in a high-frequency region, comprising a semiconductor substrate and a high-frequency element formed on the semiconductor substrate, the method comprising:
preparing the semiconductor substrate containing a dopant;
A method for manufacturing a high frequency semiconductor device is provided, the method comprising the step of inactivating the dopant in the semiconductor substrate by irradiating at least a high frequency element forming portion of the semiconductor substrate with a particle beam.

本発明の高周波半導体装置の製造方法では、半導体基板の少なくとも高周波素子形成部に粒子線を照射することで、半導体基板中に点欠陥を導入してキャリアをトラップすることができ、それにより半導体基板中のドーパントを不活性化する。その結果、本発明の高周波半導体装置の製造方法では、半導体基板のうち少なくとも高周波素子形成部を高抵抗率化でき、製造する高周波半導体装置の高周波特性、特に高調波特性を改善することができる。すなわち、本発明の高周波半導体装置の製造方法であれば、高周波特性に優れた高周波半導体装置を製造できる。 In the method for manufacturing a high-frequency semiconductor device of the present invention, by irradiating at least the high-frequency element forming portion of the semiconductor substrate with a particle beam, point defects can be introduced into the semiconductor substrate and carriers can be trapped, thereby making it possible to trap carriers in the semiconductor substrate. Inactivates the dopants inside. As a result, in the method for manufacturing a high-frequency semiconductor device of the present invention, at least the high-frequency element forming portion of the semiconductor substrate can be made to have a high resistivity, and the high-frequency characteristics, particularly the harmonic characteristics, of the high-frequency semiconductor device to be manufactured can be improved. . That is, with the method for manufacturing a high frequency semiconductor device of the present invention, a high frequency semiconductor device with excellent high frequency characteristics can be manufactured.

前記半導体基板として、抵抗率が500Ω・cm以上のシリコン単結晶基板を含むものを用いることが好ましい。
このような半導体基板を用いることにより、より優れた高周波特性を有する半導体装置を製造できる。
The semiconductor substrate preferably includes a silicon single crystal substrate having a resistivity of 500 Ω·cm or more.
By using such a semiconductor substrate, a semiconductor device having better high frequency characteristics can be manufactured.

前記半導体基板上に前記高周波素子を形成する前に、前記半導体基板のうち少なくとも前記高周波素子を形成する前記高周波素子形成部に前記粒子線を照射することができる。
或いは、前記半導体基板上に前記高周波素子を形成した後に、前記半導体基板のうち少なくとも前記高周波素子を形成した前記高周波素子形成部に前記粒子線を照射してもよい。
Before forming the high frequency element on the semiconductor substrate, at least the high frequency element forming portion of the semiconductor substrate where the high frequency element is formed can be irradiated with the particle beam.
Alternatively, after forming the high frequency element on the semiconductor substrate, the particle beam may be irradiated to at least the high frequency element forming portion of the semiconductor substrate in which the high frequency element is formed.

本発明の高周波半導体装置の製造方法では、高周波素子形成部への粒子線の照射を、高周波素子を形成する前に行なっても、高周波素子を形成した後に行なっても、同様に、高周波特性に優れた高周波半導体装置を製造できる。 In the method for manufacturing a high-frequency semiconductor device of the present invention, whether the particle beam irradiation to the high-frequency element formation portion is performed before or after the high-frequency element is formed, the high-frequency characteristics can be similarly improved. Excellent high frequency semiconductor devices can be manufactured.

前記粒子線として電子線を照射することが好ましい。
電子線は他の粒子線と比較して、パワーデバイスのライフタイム制御に一般的に使用されており、また透過性が高く半導体基板の深さ方向に均一に照射できるなど利点が多い。
It is preferable to irradiate an electron beam as the particle beam.
Compared to other particle beams, electron beams are commonly used for lifetime control of power devices, and have many advantages such as high transparency and uniform irradiation in the depth direction of semiconductor substrates.

前記半導体基板として、SOI基板であって、
シリコン単結晶基板、
埋め込み絶縁層、
前記シリコン単結晶基板と前記埋め込み絶縁層との間に形成された中間層としての電荷捕獲層、及び
前記埋め込み絶縁層上に配置されたSOI層
を具備したSOI基板を用いることが好ましい。
The semiconductor substrate is an SOI substrate,
silicon single crystal substrate,
embedded insulating layer,
It is preferable to use an SOI substrate comprising: a charge trapping layer as an intermediate layer formed between the silicon single crystal substrate and the buried insulating layer; and an SOI layer disposed on the buried insulating layer.

このようなSOI基板を半導体基板として用いることにより、支持基板であるシリコン単結晶基板の高抵抗率と、電荷捕獲層による電荷捕獲の効果とにより、高性能な高周波半導体装置を製造できる。 By using such an SOI substrate as a semiconductor substrate, a high-performance high-frequency semiconductor device can be manufactured due to the high resistivity of the silicon single crystal substrate that is the supporting substrate and the charge trapping effect of the charge trapping layer.

また、本発明は、半導体基板と、前記半導体基板上に形成された高周波素子とを具備し、高周波領域で使用する高周波半導体装置であって、
前記半導体基板は、ドーパントを含有し、
前記半導体基板のうち少なくとも前記高周波素子が形成された高周波素子形成部の、前記半導体基板中の前記ドーパントが不活性化されたものであることを特徴とする高周波半導体装置を提供する。
The present invention also provides a high-frequency semiconductor device for use in a high-frequency region, comprising a semiconductor substrate and a high-frequency element formed on the semiconductor substrate,
The semiconductor substrate contains a dopant,
The present invention provides a high frequency semiconductor device, wherein the dopant in the semiconductor substrate is inactivated in at least a high frequency element formation portion in which the high frequency element is formed in the semiconductor substrate.

本発明の高周波半導体装置は、半導体装置のうち少なくとも高周波素子形成部の、半導体基板中のドーパントが不活性化されたものであるため、半導体基板が高い抵抗率を示すことができ、それにより、優れた高周波特性、特に優れた高調波特性を示すことができる。 In the high-frequency semiconductor device of the present invention, the dopant in the semiconductor substrate of at least the high-frequency element forming portion of the semiconductor device is inactivated, so that the semiconductor substrate can exhibit high resistivity. It can exhibit excellent high frequency characteristics, especially excellent harmonic characteristics.

前記半導体基板は、SOI基板であって、
シリコン単結晶基板、
埋め込み絶縁層、
前記シリコン単結晶基板と前記埋め込み絶縁層の間に形成された中間層としての電荷捕獲層、及び
前記埋め込み絶縁層上に配置されたSOI層
を具備したSOI基板であることが好ましい。
The semiconductor substrate is an SOI substrate,
silicon single crystal substrate,
embedded insulating layer,
The SOI substrate preferably includes: a charge trapping layer as an intermediate layer formed between the silicon single crystal substrate and the buried insulating layer; and an SOI layer disposed on the buried insulating layer.

このようなSOI基板を半導体基板として具備することにより、支持基板であるシリコン単結晶基板の高抵抗率と、電荷捕獲層による電荷捕獲の効果とにより、より優れた性能を示す高周波半導体装置とすることができる。 By providing such an SOI substrate as a semiconductor substrate, a high frequency semiconductor device can be obtained that exhibits better performance due to the high resistivity of the silicon single crystal substrate that is the supporting substrate and the charge trapping effect of the charge trapping layer. be able to.

以上のように、本発明の高周波半導体装置の製造方法によれば、半導体基板のうち少なくとも高周波素子形成部を高抵抗率化でき、製造する高周波半導体装置の高周波特性、特に高調波特性を改善することができる。その結果、本発明の高周波半導体装置の製造方法であれば、高周波特性に優れた高周波半導体装置を製造できる。 As described above, according to the method for manufacturing a high-frequency semiconductor device of the present invention, at least the high-frequency element forming portion of the semiconductor substrate can be made to have a high resistivity, and the high-frequency characteristics, particularly the harmonic characteristics, of the high-frequency semiconductor device to be manufactured can be improved. can do. As a result, with the method for manufacturing a high frequency semiconductor device of the present invention, a high frequency semiconductor device with excellent high frequency characteristics can be manufactured.

また、本発明の高周波半導体装置は、半導体装置のうち少なくとも高周波素子形成部の、半導体基板中のドーパントが不活性化されたものであるため、半導体基板が高い抵抗率を示すことができ、それにより、優れた高周波特性を示すことができる。 Further, in the high-frequency semiconductor device of the present invention, the dopant in the semiconductor substrate is inactivated at least in the high-frequency element forming portion of the semiconductor device, so that the semiconductor substrate can exhibit high resistivity. This allows it to exhibit excellent high frequency characteristics.

本発明の高周波半導体装置の製造方法で製造できる高周波半導体装置の一例を示す概略断面図である。1 is a schematic cross-sectional view showing an example of a high frequency semiconductor device that can be manufactured by the method for manufacturing a high frequency semiconductor device of the present invention. 実施例1のフロー図である。2 is a flow diagram of Example 1. FIG. 実施例2のフロー図である。3 is a flow diagram of Example 2. FIG. 比較例のフロー図である。It is a flowchart of a comparative example. 実施例1及び比較例のそれぞれで得られた半導体基板の2次高調波特性評価の結果を示すグラフである。3 is a graph showing the results of second harmonic characteristic evaluation of semiconductor substrates obtained in Example 1 and Comparative Example, respectively. 従来の一例の高周波素子を示す概略断面図である。FIG. 1 is a schematic cross-sectional view showing an example of a conventional high-frequency element. 2次高調波特性を評価するために用いる一例のCo-Planar Waveguide(CPW)の概略平面図である。FIG. 2 is a schematic plan view of an example of a Co-Planar Waveguide (CPW) used to evaluate second-order harmonic characteristics. 図7のCPWの線分X-Xに沿った断面図である。8 is a cross-sectional view taken along line XX of CPW in FIG. 7. FIG.

上述のように、高周波特性に優れた高周波半導体装置を製造できる高周波半導体装置の製造方法、及び高周波特性に優れた高周波半導体装置の開発が求められていた。 As described above, there has been a need for a method of manufacturing a high frequency semiconductor device that can manufacture a high frequency semiconductor device with excellent high frequency characteristics, and to develop a high frequency semiconductor device with excellent high frequency characteristics.

本発明者らは、上記課題について鋭意検討を重ねた結果、ドーパント制御だけでなく、半導体基板のうち少なくとも高周波素子形成部に粒子線を照射してそこに点欠陥を導入することによって、キャリアを点欠陥にトラップしてドーパントを不活性化することで、半導体基板の高抵抗率化を行い、高周波特性を改善することができることを見出し、本発明を完成させた。 As a result of intensive studies on the above-mentioned problems, the present inventors have found that, in addition to dopant control, carriers can be improved by irradiating particle beams onto at least the high-frequency element formation area of the semiconductor substrate and introducing point defects there. The present invention was completed by discovering that it is possible to increase the resistivity of a semiconductor substrate and improve high frequency characteristics by trapping dopants in point defects and inactivating them.

即ち、本発明は、半導体基板と、前記半導体基板上に形成された高周波素子とを具備し、高周波領域で使用する高周波半導体装置の製造方法であって、
ドーパントを含有する前記半導体基板を準備する工程と、
前記半導体基板のうち少なくとも高周波素子形成部に粒子線を照射することにより、前記半導体基板中の前記ドーパントを不活性化する工程と
を含むことを特徴とする高周波半導体装置の製造方法である。
That is, the present invention is a method for manufacturing a high-frequency semiconductor device used in a high-frequency region, comprising a semiconductor substrate and a high-frequency element formed on the semiconductor substrate, comprising:
preparing the semiconductor substrate containing a dopant;
A method for manufacturing a high-frequency semiconductor device, comprising the step of inactivating the dopant in the semiconductor substrate by irradiating at least a high-frequency element forming portion of the semiconductor substrate with a particle beam.

また、本発明は、半導体基板と、前記半導体基板上に形成された高周波素子とを具備し、高周波領域で使用する高周波半導体装置であって、
前記半導体基板は、ドーパントを含有し、
前記半導体基板のうち少なくとも前記高周波素子が形成された高周波素子形成部の、前記半導体基板中の前記ドーパントが不活性化されたものであることを特徴とする高周波半導体装置である。
The present invention also provides a high-frequency semiconductor device for use in a high-frequency region, comprising a semiconductor substrate and a high-frequency element formed on the semiconductor substrate,
The semiconductor substrate contains a dopant,
The high-frequency semiconductor device is characterized in that the dopant in the semiconductor substrate is inactivated in at least a high-frequency element formation portion in which the high-frequency element is formed in the semiconductor substrate.

以下、本発明について図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。 Hereinafter, the present invention will be explained in detail with reference to the drawings, but the present invention is not limited thereto.

[高周波半導体装置の製造方法]
本発明は、半導体基板と、前記半導体基板上に形成された高周波素子とを具備し、高周波領域で使用する高周波半導体装置の製造方法であって、
ドーパントを含有する前記半導体基板を準備する工程と、
前記半導体基板のうち少なくとも高周波素子形成部に粒子線を照射することにより、前記半導体基板中の前記ドーパントを不活性化する工程と
を含むことを特徴とする高周波半導体装置の製造方法である。
[Manufacturing method of high frequency semiconductor device]
The present invention is a method for manufacturing a high-frequency semiconductor device used in a high-frequency region, comprising a semiconductor substrate and a high-frequency element formed on the semiconductor substrate, comprising:
preparing the semiconductor substrate containing a dopant;
A method for manufacturing a high-frequency semiconductor device, comprising the step of inactivating the dopant in the semiconductor substrate by irradiating at least a high-frequency element forming portion of the semiconductor substrate with a particle beam.

本発明の高周波半導体装置の製造方法によると、例えば図1に概略的に示した高周波半導体装置を製造することができる。 According to the method for manufacturing a high frequency semiconductor device of the present invention, for example, a high frequency semiconductor device schematically shown in FIG. 1 can be manufactured.

図1に示す高周波半導体装置100は、半導体基板10と、半導体基板10上に形成された高周波素子20とを具備する。 A high frequency semiconductor device 100 shown in FIG. 1 includes a semiconductor substrate 10 and a high frequency element 20 formed on the semiconductor substrate 10.

高周波素子20は、能動素子20aと、受動素子20bとを含む。能動素子20aとしては、ダイオード及びトランジスタ(例えばFET及びHEMT)などの素子が挙げられる。受動素子20bは、抵抗、キャパシタ及びフィルターなどの素子20b-1と、この素子20b-1及び能動素子20aを電気的に結合した配線(伝送線路)20b-2とを含んでいる。 High frequency element 20 includes an active element 20a and a passive element 20b. Examples of the active element 20a include elements such as diodes and transistors (eg, FETs and HEMTs). The passive element 20b includes an element 20b-1 such as a resistor, a capacitor, and a filter, and a wiring (transmission line) 20b-2 that electrically couples the element 20b-1 and the active element 20a.

半導体基板10は、ドーパントを含む。また、半導体基板10は、高周波素子20を形成した高周波素子形成部12を有する。高周波素子形成部12は、能動素子20aを形成した能動素子形成部12aと、受動素子20bを形成した受動素子形成部12bとを含んでいる。 Semiconductor substrate 10 includes a dopant. Further, the semiconductor substrate 10 has a high frequency element forming portion 12 in which a high frequency element 20 is formed. The high frequency element formation section 12 includes an active element formation section 12a in which an active element 20a is formed, and a passive element formation section 12b in which a passive element 20b is formed.

なお、図1では、半導体基板10のうち高周波素子20を形成した部分を高周波素子形成部12として示しているが、本発明において、能動素子形成部12a及び受動素子形成部12bとを含む高周波素子形成部は、高周波素子を形成する前の半導体基板のうち高周波素子を形成する部分であってもよい。 Although FIG. 1 shows a portion of the semiconductor substrate 10 in which the high-frequency element 20 is formed as a high-frequency element formation section 12, in the present invention, a high-frequency element including an active element formation section 12a and a passive element formation section 12b is used. The formation portion may be a portion of the semiconductor substrate on which the high frequency element is to be formed before forming the high frequency element.

そして、本発明では、半導体基板10のうち少なくともこの高周波素子形成部12の、半導体基板10中のドーパントが不活性化されている。 In the present invention, the dopant in the semiconductor substrate 10 is inactivated at least in the high frequency element forming portion 12 of the semiconductor substrate 10.

また、本発明の高周波半導体装置の製造方法で製造できる高周波半導体装置は、図1に示す高周波半導体装置100に限定されない。例えば、高周波素子20は、受動素子を含まず、能動素子20aからなるものでもよい。 Further, the high frequency semiconductor device that can be manufactured by the high frequency semiconductor device manufacturing method of the present invention is not limited to the high frequency semiconductor device 100 shown in FIG. For example, the high frequency element 20 may be composed of an active element 20a without including a passive element.

次に、本発明の高周波半導体装置の製造方法を、詳細に説明する。 Next, a method for manufacturing a high frequency semiconductor device according to the present invention will be explained in detail.

本発明の高周波半導体装置の製造方法は、ドーパントを含む半導体基板の少なくとも高周波素子形成部に、粒子線を照射して、半導体基板中のドーパントを不活性化する工程を含むことを特徴とする。 The method for manufacturing a high-frequency semiconductor device of the present invention is characterized by including a step of irradiating at least a high-frequency element forming portion of a semiconductor substrate containing a dopant with a particle beam to inactivate the dopant in the semiconductor substrate.

ここでの不活性化では、粒子線を照射することで、半導体基板中に点欠陥が形成され、これらがキャリアトラップとして働くことで、半導体基板中のキャリアをトラップし、ドーパントが不活性化されて、基板が高抵抗率化すると考えられる。このようにキャリアを減少させる(高抵抗率化する)ことで、高周波を印加したときに、高周波に追従するキャリアがなくなることで、高調波が減少すると考えられる。このとき照射する粒子線は電子線やプロトンとすることができる。 In this inactivation, point defects are formed in the semiconductor substrate by irradiation with a particle beam, and these act as carrier traps, trapping carriers in the semiconductor substrate and inactivating the dopant. It is thought that this increases the resistivity of the substrate. By reducing the number of carriers (increasing the resistivity) in this way, it is thought that when a high frequency is applied, there are no carriers that follow the high frequency, thereby reducing harmonics. The particle beam irradiated at this time can be an electron beam or a proton beam.

本発明の高周波半導体装置の製造方法では、半導体基板のうち少なくとも高周波素子形成部に粒子線を照射する。すなわち、高周波素子形成部にのみ粒子線を照射することに限定されるわけではない。粒子線は半導体基板の表面の全面に照射してもよいが、特に例えばフィルターのような高周波素子を形成する部分又は高周波素子を形成した部分である高周波素子形成部での効果が顕著である。このように半導体基板のうち少なくとも高周波素子形成部に粒子線を照射することで半導体基板中のドーパントを不活性化し高周波特性を改善することができる。 In the method for manufacturing a high-frequency semiconductor device of the present invention, at least a high-frequency element forming portion of the semiconductor substrate is irradiated with a particle beam. That is, the present invention is not limited to irradiating the particle beam only to the high-frequency element forming portion. Although the entire surface of the semiconductor substrate may be irradiated with the particle beam, the effect is particularly noticeable on a portion where a high frequency element such as a filter is formed, or a high frequency element formation portion where a high frequency element is formed. In this way, by irradiating at least the high-frequency element forming portion of the semiconductor substrate with a particle beam, the dopants in the semiconductor substrate can be inactivated and the high-frequency characteristics can be improved.

半導体基板上に高周波素子を形成する前に、半導体基板のうち少なくとも高周波素子を形成する高周波素子形成部に粒子線を照射してもよい。或いは、半導体基板上に高周波素子を形成した後に、半導体基板のうち少なくとも高周波素子を形成した高周波素子形成部に粒子線を照射してもよい。 Before forming a high frequency element on a semiconductor substrate, a particle beam may be irradiated to at least a high frequency element forming portion of the semiconductor substrate in which a high frequency element is formed. Alternatively, after forming the high frequency element on the semiconductor substrate, the particle beam may be irradiated to at least the high frequency element forming portion of the semiconductor substrate in which the high frequency element is formed.

本発明の高周波半導体装置の製造方法では、高周波素子形成部への粒子線の照射を、高周波素子を形成する前に行なっても、高周波素子を形成した後に行なっても、同様に、高周波特性に優れた高周波半導体装置を製造できる。 In the method for manufacturing a high-frequency semiconductor device of the present invention, whether the particle beam irradiation to the high-frequency element formation portion is performed before or after the high-frequency element is formed, the high-frequency characteristics can be similarly improved. Excellent high frequency semiconductor devices can be manufactured.

すなわち、本発明の1つの態様の高周波半導体装置の製造方法は、ドーパントを含有する半導体基板を準備する工程と、半導体基板のうち少なくとも高周波素子を形成する高周波素子形成部に粒子線を照射する工程と、粒子線を照射した高周波素子形成部上に高周波素子を形成する工程とを含む。 That is, a method for manufacturing a high-frequency semiconductor device according to one aspect of the present invention includes a step of preparing a semiconductor substrate containing a dopant, and a step of irradiating a particle beam to at least a high-frequency element forming portion of the semiconductor substrate that forms a high-frequency element. and a step of forming a high frequency element on the high frequency element forming part irradiated with the particle beam.

また、本発明の他の1つの態様の高周波半導体装置の製造方法は、ドーパントを含有する半導体基板を準備する工程と、半導体基板のうち高周波素子形成部上に高周波素子を形成する工程と、半導体基板のうち少なくとも高周波素子を形成した高周波素子形成部に粒子線を照射することにより、半導体基板中のドーパントを不活性化する工程とを含む。 Further, a method for manufacturing a high-frequency semiconductor device according to another aspect of the present invention includes the steps of: preparing a semiconductor substrate containing a dopant; forming a high-frequency element on a high-frequency element forming portion of the semiconductor substrate; The method includes a step of inactivating dopants in the semiconductor substrate by irradiating a particle beam to at least a high-frequency element forming portion of the substrate in which a high-frequency element is formed.

粒子線として電子線を照射することが好ましい。電子線は他の粒子線と比較して、パワーデバイスのライフタイム制御に一般的に使用されており、また透過性が高く半導体基板の深さ方向に均一に照射できるなど利点が多い。
また、電子線は、透過性が強く基板の深さ方向にわたり均一に欠陥を形成することが可能であり、非常に有効である。
It is preferable to irradiate an electron beam as the particle beam. Compared to other particle beams, electron beams are commonly used for lifetime control of power devices, and have many advantages such as high transparency and uniform irradiation in the depth direction of semiconductor substrates.
Furthermore, electron beams have strong transparency and can form defects uniformly over the depth of the substrate, making them very effective.

また、電子線照射は素子を形成する基板表面の全面に照射してもよく、この場合は素子の形成位置を考慮せずに電子線を照射することができるので、より簡便である。 Further, the electron beam irradiation may be applied to the entire surface of the substrate on which the element is formed. In this case, the electron beam can be irradiated without considering the formation position of the element, which is simpler.

半導体基板は、ドーパントを含有するものであれば、特に限定されない。ドーパントは、半導体基板が含有できるものであれば特に限定されない。ドーパントとしては、例えば、B、Ga、P、Sb、As等を挙げることができる。 The semiconductor substrate is not particularly limited as long as it contains a dopant. The dopant is not particularly limited as long as it can be contained in the semiconductor substrate. Examples of the dopant include B, Ga, P, Sb, and As.

半導体基板として、抵抗率が500Ω・cm以上のシリコン単結晶基板を含むものを用いることが好ましい。
このような抵抗率を示すシリコン単結晶基板を含むものを用いることにより、より優れた高周波特性を有する高周波半導体装置を製造できる。
It is preferable to use a semiconductor substrate that includes a silicon single crystal substrate with a resistivity of 500 Ω·cm or more.
By using a silicon single crystal substrate exhibiting such resistivity, a high frequency semiconductor device having better high frequency characteristics can be manufactured.

シリコン単結晶基板を含む半導体基板としては、例えば、SOI基板を挙げることができる。 An example of a semiconductor substrate including a silicon single crystal substrate is an SOI substrate.

SOI基板は、例えば、支持基板としてのシリコン単結晶基板と、シリコン単結晶基板上に配置された埋め込み絶縁層と、埋め込み絶縁層上に配置されたSOI層とを具備することができる。 The SOI substrate can include, for example, a silicon single crystal substrate as a supporting substrate, a buried insulating layer disposed on the silicon single crystal substrate, and an SOI layer disposed on the buried insulating layer.

SOI基板として、支持基板であるシリコン単結晶基板と埋め込み絶縁層との間に形成された中間層として、電荷捕獲層を更に具備するものを用いることが好ましい。 It is preferable to use an SOI substrate that further includes a charge trapping layer as an intermediate layer formed between a silicon single crystal substrate serving as a supporting substrate and a buried insulating layer.

このようなSOI基板を半導体基板として使用することにより、支持基板であるシリコン単結晶基板の高抵抗率と、電荷捕獲層による電荷捕獲の効果とにより、より優れた性能を示す高周波半導体装置とすることができる。 By using such an SOI substrate as a semiconductor substrate, a high-frequency semiconductor device can be obtained that exhibits better performance due to the high resistivity of the silicon single crystal substrate that is the supporting substrate and the charge trapping effect of the charge trapping layer. be able to.

本発明の高周波半導体の製造方法によって、高抵抗率支持基板を使用すれば従来よりも高調波特性の良好な半導体装置を作製することが可能なだけでなく、比較的低抵抗率の基板であっても高抵抗率化することが可能になる。さらに、支持基板の面内の高周波特性にばらつきが存在する場合(シリコン基板の場合、結晶成長時の固液界面形状に起因した、支持基板の中心と外周部で抵抗率の違いが生じてしまう)も、粒子線、例えば電子線の照射によって面内のばらつきを低減することも可能になる。 By using the high-frequency semiconductor manufacturing method of the present invention, it is not only possible to fabricate a semiconductor device with better harmonic characteristics than before by using a high-resistivity support substrate, but also by using a substrate with relatively low resistivity. Even if there is a high resistivity, it is possible to achieve high resistivity. Furthermore, if there are variations in high-frequency characteristics within the plane of the support substrate (in the case of silicon substrates, a difference in resistivity occurs between the center and the outer periphery of the support substrate due to the shape of the solid-liquid interface during crystal growth). ), it is also possible to reduce in-plane variations by irradiation with a particle beam, such as an electron beam.

高周波素子は、例えば受動素子を含むことができる。能動素子では、信号に応じて素子を動作させて所定の性能を発揮可能なように「動作」させることが可能であるが、フィルターのような受動素子では初期に所定の特性を作り込むことしかできず、初期の時点で可能な限り所定の性能を作り込んでおく必要がある。よって、高周波素子が受動素子を含み、高周波素子形成部が受動素子形成部を含む場合、この受動素子形成部での効果がより顕著である。 The high frequency element can include, for example, a passive element. With active devices, it is possible to "operate" the device in response to a signal to achieve a predetermined performance, but with passive devices such as filters, it is only possible to create predetermined characteristics at the beginning. Therefore, it is necessary to build in the desired performance as much as possible from the initial stage. Therefore, when the high frequency element includes a passive element and the high frequency element formation section includes the passive element formation section, the effect in the passive element formation section is more significant.

ただし、高周波素子が受動素子及び能動素子の両方を含む場合、及び高周波素子が能動素子からなる場合であっても、本発明の効果を得ることができる。 However, the effects of the present invention can be obtained even when the high frequency element includes both a passive element and an active element, or even when the high frequency element is composed of an active element.

能動素子としては、例えばダイオード及びトランジスタ(例えばFET及びHEMT)などの素子が挙げられる。受動素子としては、例えば、抵抗、キャパシタ及びフィルターなどの素子、並びに各素子を電気的結合する配線(伝送線路)を挙げることができる。 Active devices include, for example, devices such as diodes and transistors (eg, FETs and HEMTs). Examples of passive elements include elements such as resistors, capacitors, and filters, and wiring (transmission lines) that electrically connects each element.

[高周波半導体装置]
また、本発明は、半導体基板と、前記半導体基板上に形成された高周波素子とを具備し、高周波領域で使用する高周波半導体装置であって、
前記半導体基板は、ドーパントを含有し、
前記半導体基板のうち少なくとも前記高周波素子が形成された高周波素子形成部の、前記半導体基板中の前記ドーパントが不活性化されたものであることを特徴とする高周波半導体装置である。
[High frequency semiconductor device]
The present invention also provides a high-frequency semiconductor device for use in a high-frequency region, comprising a semiconductor substrate and a high-frequency element formed on the semiconductor substrate,
The semiconductor substrate contains a dopant,
The high-frequency semiconductor device is characterized in that the dopant in the semiconductor substrate is inactivated in at least a high-frequency element formation portion in which the high-frequency element is formed in the semiconductor substrate.

本発明の高周波半導体装置は、半導体装置のうち少なくとも高周波素子形成部の、半導体基板中のドーパントが不活性化されたものであるため、半導体基板が高い抵抗率を示すことができ、それにより優れた高周波特性、特に優れた高調波特性を示すことができる。 In the high-frequency semiconductor device of the present invention, the dopant in the semiconductor substrate at least in the high-frequency element forming portion of the semiconductor device is inactivated, so that the semiconductor substrate can exhibit high resistivity, which makes it excellent. It can exhibit excellent high frequency characteristics, especially excellent harmonic characteristics.

本発明の高周波半導体装置は、例えば、先に説明した、本発明の高周波半導体装置の製造方法によって製造することができる。 The high frequency semiconductor device of the present invention can be manufactured, for example, by the method for manufacturing a high frequency semiconductor device of the present invention described above.

本発明の高周波半導体装置の例としては、図1を参照しながら先に説明した高周波半導体装置100を挙げることができる。 An example of the high frequency semiconductor device of the present invention is the high frequency semiconductor device 100 described above with reference to FIG.

半導体基板及び高周波素子としては、先に説明したものを用いることができる。 As the semiconductor substrate and the high frequency element, those described above can be used.

特に、半導体基板は、SOI基板であって、シリコン単結晶基板、埋め込み絶縁層、シリコン単結晶基板と埋め込み絶縁層の間に形成された中間層としての電荷捕獲層、及び埋め込み絶縁層上に配置されたSOI層を具備したSOI基板であることが好ましい。 In particular, the semiconductor substrate is an SOI substrate, which includes a silicon single crystal substrate, a buried insulating layer, a charge trapping layer as an intermediate layer formed between the silicon single crystal substrate and the buried insulating layer, and a charge trapping layer disposed on the buried insulating layer. It is preferable that the SOI substrate is provided with an SOI layer.

このようなSOI基板を半導体基板として具備することにより、支持基板であるシリコン単結晶基板の高抵抗率と、電荷捕獲層による電荷捕獲の効果とにより、より優れた性能を示す高周波半導体装置とすることができる。 By providing such an SOI substrate as a semiconductor substrate, a high frequency semiconductor device can be obtained that exhibits better performance due to the high resistivity of the silicon single crystal substrate that is the supporting substrate and the charge trapping effect of the charge trapping layer. be able to.

以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。 Hereinafter, the present invention will be specifically explained using Examples and Comparative Examples, but the present invention is not limited thereto.

(実施例1)
実施例1では、図2に示したフロー図に従って、半導体基板10を準備し、この半導体基板10を用いて評価用サンプル100Aを作製した。
(Example 1)
In Example 1, a semiconductor substrate 10 was prepared according to the flowchart shown in FIG. 2, and an evaluation sample 100A was manufactured using this semiconductor substrate 10.

FZ法で作製した直径200mmのボロンドープの高抵抗率シリコン単結晶基板(5000、8000、12500Ω・cm)の支持基板1をそれぞれ準備し、これらの支持基板1に1050℃でポリシリコン層を形成させた後、その表面を研磨して厚さ1.8μmの電荷捕獲層(ポリシリコン層)3を形成した。これにより、支持基板1と支持基板1上に配置された電荷捕獲層3とを具備した第1複合体10Aを準備した。 Support substrates 1 of boron-doped high resistivity silicon single crystal substrates (5000, 8000, 12500 Ω cm) with a diameter of 200 mm prepared by the FZ method were prepared, and a polysilicon layer was formed on these support substrates 1 at 1050°C. After that, the surface was polished to form a charge trapping layer (polysilicon layer) 3 having a thickness of 1.8 μm. In this way, a first composite body 10A including the support substrate 1 and the charge trapping layer 3 disposed on the support substrate 1 was prepared.

次に、別のシリコン単結晶基板(SOI層となる基板)2の表面に、埋め込み絶縁層(BOX層)としての400nmの熱酸化膜(シリコン酸化膜)4が形成された第2複合体10Bを準備した。 Next, a second composite 10B in which a 400 nm thermal oxide film (silicon oxide film) 4 as a buried insulating layer (BOX layer) is formed on the surface of another silicon single crystal substrate (a substrate to be an SOI layer) 2. prepared.

次に、先ほどの電荷捕獲層3を形成した支持基板1を含んだ第1複合体10Aに、埋め込み絶縁層4を含んだ第2の複合体10Bを、電荷捕獲層3と埋め込み絶縁層4とが接するように貼り合わせた。これにより、支持基板(シリコン単結晶基板)1、埋め込み絶縁層(シリコン酸化膜)4、支持基板1と埋め込み絶縁層4との間に形成された中間層(トラップリッチ層)としての電荷捕獲層(ポリシリコン層)3、及び埋め込み絶縁層4上に配置されたSOI層となる基板2を具備したSOI基板である、半導体基板10を得た。 Next, a second composite 10B containing the embedded insulating layer 4 is added to the first composite 10A containing the supporting substrate 1 on which the charge trapping layer 3 is formed, and the charge capturing layer 3 and the embedded insulating layer 4 are They were attached so that they were in contact with each other. As a result, a support substrate (silicon single crystal substrate) 1, a buried insulating layer (silicon oxide film) 4, and a charge trapping layer as an intermediate layer (trap-rich layer) formed between the support substrate 1 and the buried insulating layer 4 are formed. A semiconductor substrate 10 was obtained, which is an SOI substrate including a (polysilicon layer) 3 and a substrate 2 serving as an SOI layer disposed on a buried insulating layer 4.

その後、第2の複合体10BのSOI層となる基板2を除去して、400nmの埋め込み絶縁層4を第1複合体10Aに転写した。これにより、高抵抗率の支持基板1に中間層(トラップリッチ層)としての電荷捕獲層3、絶縁膜として埋め込み絶縁層4が形成された基板10Cを作製した。 Thereafter, the substrate 2 serving as the SOI layer of the second composite 10B was removed, and a 400 nm embedded insulating layer 4 was transferred to the first composite 10A. As a result, a substrate 10C was manufactured in which a charge trapping layer 3 as an intermediate layer (trap rich layer) and a buried insulating layer 4 as an insulating film were formed on a high resistivity support substrate 1.

この基板10C上に、アルミ電極で図7及び図8に示す構造のCPW(路線長:2200μm)5を形成した素子を作製した。その後、電子線を基板10C全面に照射(加速エネルギー:2MeV、ドーズ量:1×1014~1×1016/cm)を行って、実施例1の評価用サンプル100Aを作製した。 On this substrate 10C, an element was fabricated in which a CPW (line length: 2200 μm) 5 having the structure shown in FIGS. 7 and 8 was formed using aluminum electrodes. Thereafter, the entire surface of the substrate 10C was irradiated with an electron beam (acceleration energy: 2 MeV, dose: 1×10 14 to 1×10 16 /cm 2 ) to produce an evaluation sample 100A of Example 1.

作製した評価用サンプル100Aの2次高調波特性(2HD特性)(周波数:1GHz、入力電力:15dBm)を測定した。 The second harmonic characteristics (2HD characteristics) (frequency: 1 GHz, input power: 15 dBm) of the produced evaluation sample 100A were measured.

(実施例2)
実施例2では、図3に示したフロー図に従って、半導体基板10を準備し、この半導体基板10を用いて評価用サンプル100Bを作製した。
(Example 2)
In Example 2, a semiconductor substrate 10 was prepared according to the flowchart shown in FIG. 3, and an evaluation sample 100B was manufactured using this semiconductor substrate 10.

FZ法で作製した直径200mmのボロンドープの高抵抗率シリコン単結晶基板(5000、8000、12500Ω・cm)の支持基板1をそれぞれ準備し、これらの支持基板1に1050℃でポリシリコン層を形成させた後、その表面を研磨して厚さ1.8μmの電荷捕獲層(ポリシリコン層)3を形成した。これにより、支持基板1と支持基板1上に配置された電荷捕獲層3とを具備した第1複合体10Aを準備した。 Support substrates 1 of boron-doped high resistivity silicon single crystal substrates (5000, 8000, 12500 Ω cm) with a diameter of 200 mm prepared by the FZ method were prepared, and a polysilicon layer was formed on these support substrates 1 at 1050°C. After that, the surface was polished to form a charge trapping layer (polysilicon layer) 3 having a thickness of 1.8 μm. In this way, a first composite body 10A including the support substrate 1 and the charge trapping layer 3 disposed on the support substrate 1 was prepared.

次に、別のシリコン単結晶基板(SOI層となる基板)2の表面に、埋め込み絶縁層(BOX層)としての400nmの熱酸化膜(シリコン酸化膜)4が形成された第2複合体10Bを準備した。 Next, a second composite 10B in which a 400 nm thermal oxide film (silicon oxide film) 4 as a buried insulating layer (BOX layer) is formed on the surface of another silicon single crystal substrate (a substrate to be an SOI layer) 2. prepared.

次に、先ほどの電荷捕獲層3を形成した支持基板1を含んだ第1複合体10Aに、埋め込み絶縁層4を含んだ第2の複合体10Bを、電荷捕獲層3と埋め込み絶縁層4とが接するように貼り合わせた。これにより、支持基板(シリコン単結晶基板)1、埋め込み絶縁層(シリコン酸化膜)4、支持基板1と埋め込み絶縁層4との間に形成された中間層(トラップリッチ層)としての電荷捕獲層(ポリシリコン層)3、及び埋め込み絶縁層4上に配置されたSOI層となる基板2を具備したSOI基板である、半導体基板10を得た。 Next, a second composite 10B containing the embedded insulating layer 4 is added to the first composite 10A containing the supporting substrate 1 on which the charge trapping layer 3 is formed, and the charge capturing layer 3 and the embedded insulating layer 4 are They were attached so that they were in contact with each other. As a result, a support substrate (silicon single crystal substrate) 1, a buried insulating layer (silicon oxide film) 4, and a charge trapping layer as an intermediate layer (trap-rich layer) formed between the support substrate 1 and the buried insulating layer 4 are formed. A semiconductor substrate 10 was obtained, which is an SOI substrate including a (polysilicon layer) 3 and a substrate 2 serving as an SOI layer disposed on a buried insulating layer 4.

その後、第2の複合体10BのSOI層となる基板2を除去して、400nmの埋め込み絶縁層4を第1複合体10Aに転写した。これにより、高抵抗率の支持基板1に中間層(トラップリッチ層)としての電荷捕獲層3、絶縁膜として埋め込み絶縁層4が形成された基板10Cを作製した。 Thereafter, the substrate 2 serving as the SOI layer of the second composite 10B was removed, and a 400 nm embedded insulating layer 4 was transferred to the first composite 10A. As a result, a substrate 10C was manufactured in which a charge trapping layer 3 as an intermediate layer (trap rich layer) and a buried insulating layer 4 as an insulating film were formed on a high resistivity support substrate 1.

この基板10C上に、電子線を基板10C全面に照射(加速エネルギー:2MeV、ドーズ量:1×1014~1×1016/cm)を行った。 The entire surface of the substrate 10C was irradiated with an electron beam (acceleration energy: 2 MeV, dose: 1×10 14 to 1×10 16 /cm 2 ).

この基板10C上に、アルミ電極で図7及び図8に示す構造のCPW(路線長:2200μm)5を形成した素子を作製した。これにより、実施例2の評価用サンプル100Bを作製した。 On this substrate 10C, an element was fabricated in which a CPW (line length: 2200 μm) 5 having the structure shown in FIGS. 7 and 8 was formed using aluminum electrodes. In this way, evaluation sample 100B of Example 2 was produced.

すなわち、実施例2では、CPW5を形成する前に電子線照射を行ったこと以外は実施例1と同様の手順で評価用サンプルを作製した。 That is, in Example 2, an evaluation sample was prepared in the same manner as in Example 1 except that electron beam irradiation was performed before forming the CPW5.

作製した評価用サンプル100Bの2次高調波特性(2HD特性)(周波数:1GHz、入力電力:15dBm)を測定した。 The second harmonic characteristics (2HD characteristics) (frequency: 1 GHz, input power: 15 dBm) of the produced evaluation sample 100B were measured.

(比較例1)
比較例1では、図4に示したフロー図に従って、半導体基板10を準備し、この半導体基板10を用いて評価用サンプル100Cを作製した。
(Comparative example 1)
In Comparative Example 1, a semiconductor substrate 10 was prepared according to the flowchart shown in FIG. 4, and an evaluation sample 100C was manufactured using this semiconductor substrate 10.

FZ法で作製した直径200mmのボロンドープの高抵抗率シリコン単結晶基板(5000、8000、12500Ω・cm)の支持基板1をそれぞれ準備し、これらの支持基板1に1050℃でポリシリコン層を形成させた後、その表面を研磨して厚さ1.8μmの電荷捕獲層(ポリシリコン層)3を形成した。これにより、支持基板1と支持基板1上に配置された電荷捕獲層3とを具備した第1複合体10Aを準備した。 Support substrates 1 of boron-doped high resistivity silicon single crystal substrates (5000, 8000, 12500 Ω cm) with a diameter of 200 mm prepared by the FZ method were prepared, and a polysilicon layer was formed on these support substrates 1 at 1050°C. After that, the surface was polished to form a charge trapping layer (polysilicon layer) 3 having a thickness of 1.8 μm. In this way, a first composite body 10A including the support substrate 1 and the charge trapping layer 3 disposed on the support substrate 1 was prepared.

次に、別のシリコン単結晶基板(SOI層となる基板)2の表面に、埋め込み絶縁層(BOX層)としての400nmの熱酸化膜(シリコン酸化膜)4が形成された第2複合体10Bを準備した。 Next, a second composite 10B in which a 400 nm thermal oxide film (silicon oxide film) 4 as a buried insulating layer (BOX layer) is formed on the surface of another silicon single crystal substrate (a substrate to be an SOI layer) 2. prepared.

次に、先ほどの電荷捕獲層3を形成した支持基板1を含んだ第1複合体10Aに、埋め込み絶縁層4を含んだ第2の複合体10Bを、電荷捕獲層3と埋め込み絶縁層4とが接するように貼り合わせた。これにより、支持基板(シリコン単結晶基板)1、埋め込み絶縁層(シリコン酸化膜)4、支持基板1と埋め込み絶縁層4との間に形成された中間層(トラップリッチ層)としての電荷捕獲層(ポリシリコン層)3、及び埋め込み絶縁層4上に配置されたSOI層となる基板2を具備したSOI基板である、半導体基板10を得た。 Next, a second composite 10B containing the embedded insulating layer 4 is added to the first composite 10A containing the supporting substrate 1 on which the charge trapping layer 3 is formed, and the charge capturing layer 3 and the embedded insulating layer 4 are They were attached so that they were in contact with each other. As a result, a support substrate (silicon single crystal substrate) 1, a buried insulating layer (silicon oxide film) 4, and a charge trapping layer as an intermediate layer (trap-rich layer) formed between the support substrate 1 and the buried insulating layer 4 are formed. A semiconductor substrate 10 was obtained, which is an SOI substrate including a (polysilicon layer) 3 and a substrate 2 serving as an SOI layer disposed on a buried insulating layer 4.

その後、第2の複合体10BのSOI層となる基板2を除去して、400nmの埋め込み絶縁層4を第1複合体10Aに転写した。これにより、高抵抗率の支持基板1に中間層(トラップリッチ層)としての電荷捕獲層3、絶縁膜として埋め込み絶縁層4が形成された基板10Cを作製した。 Thereafter, the substrate 2 serving as the SOI layer of the second composite 10B was removed, and a 400 nm embedded insulating layer 4 was transferred to the first composite 10A. As a result, a substrate 10C was manufactured in which a charge trapping layer 3 as an intermediate layer (trap rich layer) and a buried insulating layer 4 as an insulating film were formed on a high resistivity support substrate 1.

この基板10C上に、アルミ電極で図7及び図8に示す構造のCPW(路線長:2200μm)5を形成した素子を作製した。これにより、比較例1の評価用サンプル100Cを作製した。 On this substrate 10C, an element was fabricated in which a CPW (line length: 2200 μm) 5 having the structure shown in FIGS. 7 and 8 was formed using aluminum electrodes. In this way, evaluation sample 100C of Comparative Example 1 was produced.

すなわち、比較例1では、電子線照射を行わなかったこと以外は実施例1と同様の手順で評価用サンプル100Cを作製した。 That is, in Comparative Example 1, evaluation sample 100C was produced in the same manner as in Example 1 except that electron beam irradiation was not performed.

その後、作製した評価用サンプル100Cの2次高調波特性(2HD特性)(周波数:1GHz、入力電力:15dBm)を測定した。 Thereafter, the second harmonic characteristics (2HD characteristics) (frequency: 1 GHz, input power: 15 dBm) of the produced evaluation sample 100C were measured.

[結果]
図5に、実施例1で作製した評価用サンプル100A、及び比較例1で作製した評価用サンプル100Cの2HD特性評価結果を示す。図5において、「EBなし」が比較例1の評価用サンプル100Cの結果であり、EB照射量が1×1014~1×1016/cmとなっているプロットが実施例1の評価用サンプル100Aの結果である。また、図5では、用いた支持基板の抵抗率ごとに結果を示している。
[result]
FIG. 5 shows the 2HD characteristic evaluation results of the evaluation sample 100A produced in Example 1 and the evaluation sample 100C produced in Comparative Example 1. In FIG. 5, "No EB" is the result of the evaluation sample 100C of Comparative Example 1, and the plot where the EB irradiation amount is 1×10 14 to 1×10 16 /cm 2 is the result for evaluation of Example 1. These are the results for sample 100A. Moreover, in FIG. 5, the results are shown for each resistivity of the supporting substrate used.

図5に示した比較例1の結果から、2HD特性は、支持基板の抵抗率に依存し、またEB照射を行った場合よりも大きくなっていることがわかる。 From the results of Comparative Example 1 shown in FIG. 5, it can be seen that the 2HD characteristics depend on the resistivity of the supporting substrate and are larger than when EB irradiation is performed.

一方、図5に示した結果から、2HD特性は、支持基板1の抵抗率と電子線照射量に依存するが、同じ抵抗率の支持基板であっても、電子線照射をすることによって比較例1よりも2HD特性を大きく改善することができたことが分かる。 On the other hand, from the results shown in FIG. 5, the 2HD characteristics depend on the resistivity of the support substrate 1 and the amount of electron beam irradiation, but even if the support substrate has the same resistivity, the comparative example It can be seen that the 2HD characteristics were significantly improved compared to 1.

この結果から、SOI基板のSOI層に高周波素子を形成してから、SOI層表面に電子線を照射すれば、形成した高周波素子の高周波特性を改善することができることがわかる。 This result shows that by forming a high-frequency element on the SOI layer of an SOI substrate and then irradiating the surface of the SOI layer with an electron beam, the high-frequency characteristics of the formed high-frequency element can be improved.

図5には示していないが、実施例2で作製した評価用サンプル100Bの2HD特性評価結果は、実施例1の評価用サンプル100Aの結果と同様であった。つまり、実施例2でも、2HD特性は支持基板1の抵抗率と電子線照射量に依存したが、同じ抵抗率の支持基板であっても、電子線照射をすることによって比較例1よりも2HD特性を大きく改善することができた。 Although not shown in FIG. 5, the 2HD characteristic evaluation results of the evaluation sample 100B produced in Example 2 were similar to the results of the evaluation sample 100A of Example 1. In other words, even in Example 2, the 2HD characteristics depended on the resistivity of the support substrate 1 and the amount of electron beam irradiation, but even with the support substrates having the same resistivity, the 2HD characteristics were lower than those in Comparative Example 1 by electron beam irradiation. We were able to greatly improve the characteristics.

そして、この結果から、SOI基板のSOI層に高周波素子を形成する前に、SOI層表面に電子線を照射しても、形成する高周波素子の高周波特性を改善することができることがわかる。 From this result, it can be seen that even if the surface of the SOI layer is irradiated with an electron beam before forming the high-frequency device on the SOI layer of the SOI substrate, the high-frequency characteristics of the high-frequency device to be formed can be improved.

なお、実施例2では、電子線照射をCPW形成前に行ったが、電子線照射によって形成された欠陥を回復させるような熱処理を行わなければ、例えば電子線照射をSOI基板作製工程の貼り合わせ熱処理工程後や、SOI層除去工程前に行っても同様の効果を得ることが可能である。 In Example 2, electron beam irradiation was performed before forming the CPW, but if heat treatment is not performed to recover defects formed by electron beam irradiation, for example, electron beam irradiation may be used for bonding in the SOI substrate manufacturing process. Similar effects can be obtained even if the process is performed after the heat treatment process or before the SOI layer removal process.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 Note that the present invention is not limited to the above embodiments. The above-mentioned embodiments are illustrative, and any embodiment that has substantially the same configuration as the technical idea stated in the claims of the present invention and has similar effects is the present invention. covered within the technical scope of.

1…シリコン単結晶基板(支持基板)、 2…SOI層(シリコン単結晶層)となる基板、 3…電荷捕獲層(ポリシリコン(Poly-Si)層)、 4…埋め込み絶縁層(BOX層;シリコン酸化膜)、 5…CPW(Al電極)、 10…半導体基板、 10A…第1複合体、 10B…第2複合体、 10C…基板、 12…高周波素子形成部、 12a…能動素子形成部、 12b…受動素子形成部、 20、20’…高周波素子、 20a…能動素子、 20b…受動素子、 20b-1…素子、 20b-2…配線、 50a…金属電極、 50b…中央金属電極、 50c…電界、 50d…磁界、 100…高周波半導体装置、 100A、100B及び100C…評価用サンプル。 1...Silicon single crystal substrate (supporting substrate), 2...Substrate to become SOI layer (silicon single crystal layer), 3...Charge trapping layer (polysilicon (Poly-Si) layer), 4...Buried insulating layer (BOX layer; 5... CPW (Al electrode), 10... Semiconductor substrate, 10A... First composite body, 10B... Second composite body, 10C... Substrate, 12... High frequency element forming part, 12a... Active element forming part, 12b...Passive element formation part, 20, 20'...High frequency element, 20a...Active element, 20b...Passive element, 20b-1...Element, 20b-2...Wiring, 50a...Metal electrode, 50b...Central metal electrode, 50c... Electric field, 50d...Magnetic field, 100...High frequency semiconductor device, 100A, 100B and 100C...Evaluation sample.

Claims (8)

半導体基板と、前記半導体基板上に形成された高周波素子とを具備し、高周波領域で使用する高周波半導体装置の製造方法であって、
ドーパントを含有する前記半導体基板を準備する工程と、
前記半導体基板のうち少なくとも高周波素子形成部に粒子線を照射することにより、前記半導体基板中の前記ドーパントを不活性化する工程と
を含むことを特徴とする高周波半導体装置の製造方法。
A method for manufacturing a high-frequency semiconductor device used in a high-frequency region, comprising a semiconductor substrate and a high-frequency element formed on the semiconductor substrate, the method comprising:
preparing the semiconductor substrate containing a dopant;
A method for manufacturing a high-frequency semiconductor device, comprising the step of inactivating the dopant in the semiconductor substrate by irradiating at least a high-frequency element forming portion of the semiconductor substrate with a particle beam.
前記半導体基板として、抵抗率が500Ω・cm以上のシリコン単結晶基板を含むものを用いることを特徴とする請求項1に記載の高周波半導体装置の製造方法。 2. The method of manufacturing a high frequency semiconductor device according to claim 1, wherein the semiconductor substrate includes a silicon single crystal substrate having a resistivity of 500 Ω·cm or more. 前記半導体基板上に前記高周波素子を形成する前に、前記半導体基板のうち少なくとも前記高周波素子を形成する前記高周波素子形成部に前記粒子線を照射することを特徴とする請求項1又は請求項2に記載の高周波半導体装置の製造方法。 3. Before forming the high-frequency element on the semiconductor substrate, at least the high-frequency element forming portion of the semiconductor substrate where the high-frequency element is formed is irradiated with the particle beam. A method for manufacturing a high frequency semiconductor device according to. 前記半導体基板上に前記高周波素子を形成した後に、前記半導体基板のうち少なくとも前記高周波素子を形成した前記高周波素子形成部に前記粒子線を照射することを特徴とする請求項1または請求項2に記載の高周波半導体装置の製造方法。 According to claim 1 or 2, after forming the high frequency element on the semiconductor substrate, the particle beam is irradiated to at least the high frequency element forming portion of the semiconductor substrate in which the high frequency element is formed. A method of manufacturing the high frequency semiconductor device described above. 前記粒子線として電子線を照射することを特徴とする請求項1ないし請求項4のいずれか一項に記載の高周波半導体装置の製造方法。 5. The method for manufacturing a high-frequency semiconductor device according to claim 4, wherein an electron beam is irradiated as the particle beam. 前記半導体基板として、SOI基板であって、
シリコン単結晶基板、
埋め込み絶縁層、
前記シリコン単結晶基板と前記埋め込み絶縁層との間に形成された中間層としての電荷捕獲層、及び
前記埋め込み絶縁層上に配置されたSOI層
を具備したSOI基板を用いることを特徴とする請求項1ないし請求項5のいずれか一項に記載の高周波半導体装置の製造方法。
The semiconductor substrate is an SOI substrate,
silicon single crystal substrate,
embedded insulating layer,
A claim characterized in that an SOI substrate is used, comprising: a charge trapping layer as an intermediate layer formed between the silicon single crystal substrate and the buried insulating layer; and an SOI layer disposed on the buried insulating layer. A method for manufacturing a high frequency semiconductor device according to any one of claims 1 to 5.
半導体基板と、前記半導体基板上に形成された高周波素子とを具備し、高周波領域で使用する高周波半導体装置であって、
前記半導体基板は、ドーパントを含有し、
前記半導体基板のうち少なくとも前記高周波素子が形成された高周波素子形成部の、前記半導体基板中の前記ドーパントが不活性化されたものであることを特徴とする高周波半導体装置。
A high frequency semiconductor device used in a high frequency region, comprising a semiconductor substrate and a high frequency element formed on the semiconductor substrate,
The semiconductor substrate contains a dopant,
A high-frequency semiconductor device, wherein the dopant in the semiconductor substrate is inactivated at least in a high-frequency element formation portion in which the high-frequency element is formed.
前記半導体基板は、SOI基板であって、
シリコン単結晶基板、
埋め込み絶縁層、
前記シリコン単結晶基板と前記埋め込み絶縁層の間に形成された中間層としての電荷捕獲層、及び
前記埋め込み絶縁層上に配置されたSOI層
を具備したSOI基板であることを特徴とする請求項7に記載の高周波半導体装置。
The semiconductor substrate is an SOI substrate,
silicon single crystal substrate,
embedded insulating layer,
Claim characterized in that the SOI substrate comprises: a charge trapping layer as an intermediate layer formed between the silicon single crystal substrate and the buried insulating layer; and an SOI layer disposed on the buried insulating layer. 7. The high frequency semiconductor device according to 7.
JP2020098121A 2020-06-05 2020-06-05 High frequency semiconductor device manufacturing method and high frequency semiconductor device Active JP7392578B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020098121A JP7392578B2 (en) 2020-06-05 2020-06-05 High frequency semiconductor device manufacturing method and high frequency semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020098121A JP7392578B2 (en) 2020-06-05 2020-06-05 High frequency semiconductor device manufacturing method and high frequency semiconductor device

Publications (2)

Publication Number Publication Date
JP2021190667A JP2021190667A (en) 2021-12-13
JP7392578B2 true JP7392578B2 (en) 2023-12-06

Family

ID=78847501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020098121A Active JP7392578B2 (en) 2020-06-05 2020-06-05 High frequency semiconductor device manufacturing method and high frequency semiconductor device

Country Status (1)

Country Link
JP (1) JP7392578B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023019611A (en) * 2021-07-29 2023-02-09 信越半導体株式会社 Substrate for semiconductor device and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200792A (en) 1998-11-05 2000-07-18 Denso Corp Manufacture of semiconductor device
JP2017011262A (en) 2015-06-17 2017-01-12 ソイテックSoitec Method of manufacturing high resistivity semiconductor on insulator substrate
JP2019514202A (en) 2016-03-31 2019-05-30 ソイテックSoitec Semiconductor on insulator substrate for RF applications
JP2019536260A (en) 2016-10-26 2019-12-12 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. High resistivity silicon-on-insulator substrate with improved charge trapping efficiency

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5818783B2 (en) * 1975-02-14 1983-04-14 イセデンシコウギヨウ カブシキガイシヤ Hand-out tie-up
JPS61198746A (en) * 1985-02-28 1986-09-03 Toshiba Corp Manufacture of semiconductor device
JPH10189405A (en) * 1996-12-26 1998-07-21 Sony Corp Manufacture of direct-bonded silicon substrate
JP4089797B2 (en) * 1998-03-20 2008-05-28 旭化成エレクトロニクス株式会社 Semiconductor substrate, method for manufacturing the same, and semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200792A (en) 1998-11-05 2000-07-18 Denso Corp Manufacture of semiconductor device
JP2017011262A (en) 2015-06-17 2017-01-12 ソイテックSoitec Method of manufacturing high resistivity semiconductor on insulator substrate
JP2019514202A (en) 2016-03-31 2019-05-30 ソイテックSoitec Semiconductor on insulator substrate for RF applications
JP2019536260A (en) 2016-10-26 2019-12-12 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. High resistivity silicon-on-insulator substrate with improved charge trapping efficiency

Also Published As

Publication number Publication date
JP2021190667A (en) 2021-12-13

Similar Documents

Publication Publication Date Title
JP5518911B2 (en) Method for producing a multilayer structure made of semiconductor material
DE102014109715A1 (en) Surface passivation of a substrate by mechanically damaging the surface layer
TWI764978B (en) Structure pour application radiofrequence
JP7392578B2 (en) High frequency semiconductor device manufacturing method and high frequency semiconductor device
JP2017510080A (en) Manufacturing method of semiconductor wafer suitable for manufacturing of SOI substrate and SOI substrate wafer obtained by the method
JPS6042626B2 (en) Manufacturing method of semiconductor device
WO2022059488A1 (en) Method for producing nitride semiconductor wafer
JP2007536759A (en) Electronic equipment
WO2022215464A1 (en) Method for producing nitride semiconductor wafer
JP7400634B2 (en) SOI substrate and SOI substrate manufacturing method
JP7322832B2 (en) Manufacturing method of semiconductor device for quantum computer
JP4151455B2 (en) Monolithic microwave integrated circuit and manufacturing method thereof
JP7351266B2 (en) Manufacturing method of semiconductor device
JP2024014599A (en) Manufacturing method for soi wafer for high frequency
JPH1012565A (en) Diamond semiconductor device and its manufacture
CN113270700B (en) Filter
CN113271078B (en) Manufacturing method of filter
JP4089797B2 (en) Semiconductor substrate, method for manufacturing the same, and semiconductor device
DE602004007035T2 (en) SEMICONDUCTOR ELEMENT WITH ENEM RESONATOR
KR101485341B1 (en) Two-Electrode Structure Based on Semiconductor Fabrication Techniques
TW498536B (en) High performance inductors on irradiated silicon wafer
JPH04234175A (en) High-frequency moscap and its formation method
TW200939454A (en) A radio frequency passive component fabricated on the semi-conductive substrate
JPH02228062A (en) Semiconductor device and its manufacture
CN108063602A (en) A kind of processing method of minimized wide-band crystal filter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231106

R150 Certificate of patent or registration of utility model

Ref document number: 7392578

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150