JP4089797B2

JP4089797B2 - Semiconductor substrate, method for manufacturing the same, and semiconductor device

Info

Publication number: JP4089797B2
Application number: JP07234898A
Authority: JP
Inventors: 通裕河野; 和宏永瀬
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei EMD Corp
Priority date: 1998-03-20
Filing date: 1998-03-20
Publication date: 2008-05-28
Anticipated expiration: 2018-03-20
Also published as: JPH11274019A

Description

【０００１】
【発明の属する技術の分野】
本発明は、基板層の表面に被着した絶縁層上に半導体層を有するＳＯＩ（Silicon On Insulator）構造を有する半導体基板およびその製造方法、並びにその基板上に形成された半導体装置に係り、特に、高周波信号の損失が少なく、回路中での高周波信号の漏洩が少ない高周波回路を安価に形成することができる半導体基板およびその製造方法、並びにその基板上に形成された半導体装置に関する。
【０００２】
【従来の技術】
携帯電話などの移動体通信では、数１００［ＭＨｚ］以上の高周波信号を取り扱う。このため、その内部の集積回路には、ガリウム砒素や高性能のシリコンバイポーラプロセスによる、高周波に適した半導体素子が使われてきた。さらに、近年では、これまで単体の素子から構成されていた高周波回路の集積化が検討されている。こうした高周波集積回路には、主としてガリウム砒素を基板層とした電界効果型トランジスタ（以下、ＭＥＳＦＥＴという。）を使ったものと、シリコンを基板層としたバイポーラトランジスタを使ったものと、がある。
【０００３】
しかし、ガリウム砒素を基板層として使った高周波集積回路は、高周波には適するものの、安定した製造プロセスの確立が困難であり、コストが高くなるという欠点があった。
【０００４】
一方、バイポーラプロセスを使った高周波集積回路では、シリコンからなる基板層を半絶縁性にできないことから、基板上に形成されるトランジスタと基板層とを、ｐｎ接合間の空乏層によって電気的に分離している。このため、トランジスタや配線の下部に寄生容量が生じ易く、１００［ＭＨｚ］以上の高周波信号を取り扱うと、低周波では問題とならないような小さな寄生容量によって、高周波信号の損失や漏洩が発生するという欠点があった。
【０００５】
そこで、上記のような問題を解決するために、基板層と、集積回路を形成するための半導体層と、を酸化シリコンからなる絶縁層で完全に絶縁したＳＯＩ基板を使用し、金属−酸化膜−半導体電界効果型トランジスタ（以下、ＭＯＳＦＥＴという。）を集積化した高周波回路が検討され始めた。その代表的なものは、基板層としてシリコンを使用したＳＯＩ基板である。
【０００６】
なお、このようなＳＯＩ基板では、基板層として高抵抗率のシリコンを使用した方が高周波信号の損失が少なく、集積回路形成に適していることは既に知られた事実であり、いくつかの研究報告がある（参考文献：Proceeding 1996 IEEE International SOI Conference 、130 頁他）。ここで、高抵抗率とは、通常のシリコンが１０［Ω・ｃｍ］程度であるのに対して十分に高い抵抗率のことであり、具体的には、１［ｋΩ・ｃｍ］程度以上のことを指す。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来のＳＯＩ基板においても、ガリウム砒素等を使ったものに比して高周波信号の損失や漏洩量を低減することができるものの、依然として高周波信号の損失や漏洩の発生がある。
【０００８】
そこで、本発明は、このような従来の問題を解決することを課題としており、高周波信号の損失が少なく、回路中での高周波信号の漏洩が少ない高周波回路を安価に形成することができる半導体基板およびその製造方法、並びにその基板上に形成された半導体装置を提供することを目的としている。
【０００９】
【課題を解決するための手段】
本発明者等は、鋭意検討を重ねた結果、上記高周波信号の損失等を招くという不具合には、ＳＯＩ基板に用いられる基板層全体の抵抗率ではなく、その基板層の表面付近の局所的な抵抗率が重要であることを見出した。すなわち、従来のＳＯＩ基板に用いられていた基板層の抵抗率は、それに絶縁層を貼り合わせる前には、そのいずれの領域においても均一であり、かつ高い値を示すものであった。このため、上記のような高抵抗率のシリコンを基板層として使用したほうが高周波信号の損失等が少ないという研究報告に従って、そのような高抵抗率の基板層を用いてＳＯＩ基板を製造していたのである。しかし、基板層上に絶縁層を貼り合わせると、その貼り合わせ工程における熱負荷の影響により、絶縁層との界面となる基板層の表面付近にキャリアが偏在するため、完成時の基板層の抵抗率は、全体としては絶縁層を貼り合わせる前と変わらないが、局所的には、その表面付近で大幅に低下（数Ω・ｃｍ）していたのである。そして、本発明者等が、その表面付近での抵抗率の低下が高周波信号の損失等を招く要因になっていることを解明したのであり、また、具体的に、基板層の表面をどの程度の抵抗率とすれば現実問題として高周波信号の損失等を少なくすることができるかについても、結論を得たのである。
【００１０】
このような結論に基づき、発明１の半導体基板は、基板層と、前記基板層上に接着された絶縁層と、さらに前記絶縁層上に形成されかつ回路素子が作り込まれる半導体層と、を有する半導体基板において、前記基板層の前記絶縁層との界面から１０［μｍ］までの表層領域は、１００［Ω・ｃｍ］以上の抵抗率を有し、前記基板層の前記表層領域よりもさらに深い領域は、１［ｋΩ・ｃｍ］以上の抵抗率を有する。
【００１１】
また、発明２の半導体基板は、発明１の半導体基板において、前記基板層は、シリコンからなり、前記絶縁層は、酸化シリコンからなり、前記半導体層は、シリコンからなる。
【００１２】
さらに、発明３の半導体基板は、発明１または２の半導体基板において、前記基板層は、ｐ型シリコンからなる。
このような構成であれば、絶縁層を貼り合わせた後は、ｎ型シリコンからなる基板層に比して、絶縁層との界面となる基板層の表面付近にｎ型のキャリアが偏在するのが低減される。
【００１３】
さらに、発明４の半導体基板は、基板層と、前記基板層上に接着された絶縁層と、さらに前記絶縁層上に形成されかつ回路素子が作り込まれる半導体層と、を有する半導体基板において、前記絶縁層の厚さが１［μｍ］以上、２［μｍ］以下である。
【００１４】
一般に、絶縁層の厚さは、１［μｍ］〜５［μｍ］であればよいが、半導体層に高周波回路を形成する場合は、高周波信号の損失を低減するために、１［μｍ］〜２［μｍ］であることが好ましい。
【００１５】
すなわち、絶縁層をはさんだ基板層と半導体層との間の寄生容量Ｃは、下式（１）のようになる。ここで、ε_oxは、絶縁層の比誘電率であり、ε₀は、真空中の誘電率であり、ｔ_oxは、絶縁層の厚さである。したがって、半導体層に高周波回路を形成する場合は、絶縁層がある程度の厚みを有する必要がある。特に、絶縁層がシリコン酸化膜の場合は、厚すぎると却って熱放散が妨げられる。
【００１６】
Ｃ＝ε_ox×ε₀／ｔ_ox …（１）
一方、発明５の半導体基板の製造方法は、基板層と、絶縁層と、回路素子が作り込まれる半導体層と、を有し、前記基板層上に前記絶縁層を接着し、さらに前記絶縁層上に前記半導体層を形成する半導体基板の製造方法において、前記絶縁層との界面となる前記基板層の表面に、前記絶縁層を貼り合わせた後に当該表面に偏在することとなるキャリアとは反対の導電型となる不純物イオンを注入する。
【００１７】
このような方法において、絶縁層との界面となる基板層の表面に、絶縁層を貼り合わせた時にその表面に偏在すると予測されるキャリアとは反対の導電型となる不純物イオンを注入すると、絶縁層を貼り合わせる工程における熱負荷の影響を受けても、注入した不純物イオンにより、絶縁層との界面となる基板層の表面付近に低抵抗層が形成されにくくなる。
【００１８】
この場合は、特に、絶縁層を貼り合わせる前に、それぞれのプロセスで基板層の表面に偏在する不純物イオンを測定しておき、その不純物イオンと反対の導電型となる不純物イオンを基板層の表面に注入するとよい。例えば、基板層の表面にｎ型のキャリアが偏在するようなプロセスでは、ｐ型の不純物イオンを基板層の表面に注入する。
【００１９】
なお、不純物イオンを注入するときは、基板層上に絶縁層を貼り合わせる前であっても、後であってもよい。絶縁層を貼り合わせた後である場合は、例えば、イオン注入法により、不純物イオンを注入する。
【００２０】
また、発明６の半導体基板の製造方法は、発明５の半導体基板の製造方法において、前記不純物イオンを、イオン注入法によって注入する。
【００２１】
さらに、発明７の半導体基板の製造方法は、発明５の半導体基板の製造方法において、前記不純物イオンを、拡散法によって注入する。
【００２２】
さらに、発明８の半導体基板の製造方法は、発明５、６、または７の半導体基板の製造方法において、前記絶縁層との界面となる前記基板層の表面のうち、前記半導体層の高周波回路が作り込まれる部分の直下に、前記不純物イオンを注入する。
【００２３】
一方、発明９の半導体装置は、基板層と、前記基板層上に接着された絶縁層と、さらに前記絶縁層上に形成されかつ回路素子が作り込まれる半導体層と、を有し、前記半導体層に集積回路が形成された半導体装置において、前記基板層の前記絶縁層との界面から１０［μｍ］までの表層領域は、１００［Ω・ｃｍ］の抵抗率を有し、前記基板層の前記表層領域よりもさらに深い領域は、１［ｋΩ・ｃｍ］以上の抵抗率を有する。
【００２４】
また、発明１０の半導体装置は、発明９の半導体装置において、前記集積回路内で取り扱う信号の最大の周波数が、少なくとも１００［ＭＨｚ］である。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明する。図１〜図５は、本発明に係る半導体基板の断面図であり、図６は、基板層の表面からの距離に対する抵抗率の変化を示す濃度プロファイルである。
【００２６】
本発明に係るＳＯＩ構造を有する半導体基板１は、図５に示すように、ｐ型シリコン（Ｓｉ）からなる基板層１０上に、酸化シリコン（ＳｉＯ₂）からなる絶縁層１２を接着し、さらに絶縁層１２上に、シリコン（Ｓｉ）からなる半導体層１４を形成して構成されており、基板層１０の抵抗率は、図６に示すように、絶縁層１２との界面付近で５００［Ω・ｃｍ］程度となっている。
【００２７】
一方、従来のＳＯＩ基板は、同様にして、シリコンからなる基板層上に、酸化シリコンからなる絶縁層を接着し、さらに絶縁層上に、シリコンからなる半導体層を形成して構成されているが、基板層の抵抗率は、図６に示すように、界面付近で５０［Ω・ｃｍ］程度となっている。従来のＳＯＩ基板においては、基板層上に絶縁層を貼り合わせると、その貼り合わせ工程における熱負荷の影響により、絶縁層との界面となる基板層の表面付近にキャリアが偏在するため、完成時の基板層の抵抗率は、全体としては絶縁層を貼り合わせる前と変わらないが、局所的には、このようにその表面付近で大幅に低下する。
【００２８】
そこで、本発明に係る半導体基板１は、従来のＳＯＩ基板に比して、界面付近に高抵抗層を有しているが、次に、その製造方法について説明する。
まず、図１に示すように、１［ｋΩ・ｃｍ］以上の抵抗率を有するｐ型シリコンを基板層１０として用い、図２（ａ）に示すように、絶縁層１２との界面となる基板層１０の表面に、イオン注入法により、あらかじめ適当な不純物イオンを注入する。すると、基板層１０の抵抗率は、図２（ｂ）に示すように、その表面付近で高くなる。つまり、基板層１０上に絶縁層１２を貼り合わせる際に、その貼り合わせ工程における熱負荷の影響を受けると、基板層１０の表面に付着した不純物イオンが活性化して基板層１０の表面付近の抵抗率が低下するので、その低下分を相殺するように表面付近をあらかじめ高抵抗としておくのである。なお、注入する不純物イオンの種類や量については、後段で詳述する。
【００２９】
次いで、基板層１０上に貼り合わせるための絶縁層１２を形成する。具体的には、図３に示すように、酸化雰囲気中において、半導体層１４の表面を加熱して絶縁層１２としての酸化膜を形成する。なお、絶縁層１２の厚さは、０．１［μｍ］〜５［μｍ］が適当であるが、半導体層１４に高周波回路を形成する場合は、高周波信号の損失を低減するために、１［μｍ］〜２［μｍ］が好ましい。
【００３０】
次いで、図４（ａ）に示すように、貼り合わせ法により、半導体層１４上に形成した絶縁層１２を基板層１０上に貼り合わせる。この貼り合わせ工程においては、絶縁層１２と基板層１０との界面の接着強度を増すために、１１８０［℃］で熱処理を行うが、このとき、酸化雰囲気中において基板層１０の表面に付着した不純物イオンが活性化することにより、表面付近にキャリアが偏在し、基板層１０の抵抗率は、図４（ｂ）に示すように、界面付近で低下する。
【００３１】
次いで、図５に示すように、薄膜化処理により、半導体層１４を０．１［μｍ］の厚さにする。具体的には、まず、機械研削および機械化学研磨により、半導体層１４の厚さを１．０［μｍ］〜５．０［μｍ］程度にし、次いで、プラズマエッチング法により、０．１［μｍ］にする。なお、半導体層１４の厚さは、ＳＯＩ基板の特性を活かすために、０．１［μｍ］〜２［μｍ］が好ましい。
【００３２】
次に、絶縁層１２を貼り合わせる前に基板層１０の表面に注入する不純物イオンの種類と量について説明する。図７は、不純物イオンを注入する場合を説明するための図であり、図８は、抵抗率と不純物イオンの濃度との関係を示す図である。
【００３３】
まず、貼り合わせ工程において基板層１０の表面付近にキャリアが偏在するのは、前述の通りであるが、このキャリアの偏在による抵抗率の低下分を相殺するには、酸化雰囲気中において基板層１０の表面に付着する不純物イオンと反対の導電型となる不純物イオンを基板層の表面に注入する。しかし、基板層１０上に絶縁層１２を貼り合わせる前では、酸化雰囲気中において付着する不純物イオンの種類は、特定できない。そこで、不純物イオンを注入せずに、数枚のサンプルを試作し、その基板層１０の表面付近の抵抗率を測定することにより、酸化雰囲気中において付着する不純物イオンの種類を特定するとともに、注入すべき不純物イオンの量を決定する。ここで、測定した抵抗率と付着している不純物イオンの濃度との関係は、図８に示すようになる。
【００３４】
例えば、酸化雰囲気中において、ｎ型の不純物イオンとしてリン（Ｐ）が基板層１０の表面に付着する場合、不純物イオンを注入せずに貼り合わせ工程を経ると、基板層１０の抵抗率は、図７（ａ）左に示すように、界面付近で急激に低下する。したがって、このような場合は、反対の導電型となるｐ型の不純物イオンとしてボロン（Ｂ）を基板層１０の表面に注入すると、貼り合わせ工程を経る前の基板層１０の抵抗率は、図７（ａ）右に示すように、界面付近で１［ｋΩ・ｃｍ］よりもやや高くなり、貼り合わせ工程を経た後では、表面に注入したボロンと表面に偏在するリンとが相殺され、図６に示すようになる。
【００３５】
具体的には、不純物イオンを注入せずに貼り合わせ工程を経た後の基板層１０の抵抗率を測定した結果、例えば、図８に示す関係から、付着した不純物イオンがｎ型であり、その濃度が２×１０¹⁴［ｃｍ^-3］であるときは、基板層１０の表面の濃度が２×１０¹⁴［ｃｍ^-3］となるように、加速電圧５０［ｋｅＶ］でボロンを表面全体に均一に注入する。
【００３６】
また例えば、酸化雰囲気中において、ｐ型の不純物イオンとしてボロンが基板層１０の表面に付着する場合、不純物イオンを注入せずに貼り合わせ工程を経ると、基板層１０の抵抗率は、図７（ｂ）左に示すように、界面付近で急激に低下する。したがって、このような場合は、反対の導電型となるｎ型の不純物イオンとしてリンを基板層１０の表面に注入すると、貼り合わせ工程を経る前の基板層１０の抵抗率は、図７（ｂ）右に示すように、界面付近で１［ｋΩ・ｃｍ］よりもやや高くなり、貼り合わせ工程を経た後では、表面に注入したリンと表面に偏在するボロンとが相殺され、図６に示すようになる。
【００３７】
具体的には、不純物イオンを注入せずに貼り合わせ工程を経た後の基板層１０の抵抗率を測定した結果、例えば、図８に示す関係から、付着した不純物イオンがｐ型であり、その濃度が４×１０¹⁴［ｃｍ^-3］であるときは、基板層１０の表面の濃度が４×１０¹⁴［ｃｍ^-3］となるように、加速電圧５０［ｋｅＶ］でリンを表面全体に均一に注入する。
【００３８】
次に、基板層１０としてｎ型シリコンを用いて半導体基板１を構成した場合において、基板層１０の表面に注入する不純物イオンの種類と量について説明する。図９は、不純物イオンを注入する場合を説明するための図である。なお、製造方法は上記同様であるので、説明を省略する。
【００３９】
例えば、酸化雰囲気中において、ｐ型の不純物イオンとしてボロンが基板層１０の表面に付着する場合、不純物イオンを注入せずに貼り合わせ工程を経ると、基板層１０の抵抗率は、図９（ａ）左に示すように、界面付近で急激に低下する。したがって、このような場合は、反対の導電型となるｎ型の不純物イオンとしてリンを基板層１０の表面に注入すると、貼り合わせ工程を経る前の基板層１０の抵抗率は、図９（ａ）右に示すように、界面付近で１［ｋΩ・ｃｍ］よりもやや高くなり、貼り合わせ工程を経た後では、表面に注入したリンと表面に偏在するボロンとが相殺され、図６に示すようになる。
【００４０】
具体的には、不純物イオンを注入せずに貼り合わせ工程を経た後の基板層１０の抵抗率を測定した結果、例えば、図８に示す関係から、付着した不純物イオンがｐ型であり、その濃度が２×１０¹⁴［ｃｍ^-3］であるときは、基板層１０の表面の濃度が２×１０¹⁴［ｃｍ^-3］となるように、加速電圧５０［ｋｅＶ］でリンを表面全体に均一に注入する。
【００４１】
また例えば、酸化雰囲気中において、ｎ型の不純物イオンとしてリンが基板層１０の表面に付着する場合、不純物イオンを注入せずに貼り合わせ工程を経ると、基板層１０の抵抗率は、図９（ｂ）左に示すように、界面付近で急激に低下する。したがって、このような場合は、反対の導電型となるｐ型の不純物イオンとしてボロンを基板層１０の表面に注入すると、貼り合わせ工程を経る前の基板層１０の抵抗率は、図９（ｂ）右に示すように、界面付近で１［ｋΩ・ｃｍ］よりもやや高くなり、貼り合わせ工程を経た後では、表面に注入したボロンと表面に偏在するリンとが相殺され、図６に示すようになる。
【００４２】
具体的には、不純物イオンを注入せずに貼り合わせ工程を経た後の基板層１０の抵抗率を測定した結果、例えば、図８に示す関係から、付着した不純物イオンがｎ型であり、その濃度が４×１０¹⁴［ｃｍ^-3］であるときは、基板層１０の表面の濃度が４×１０¹⁴［ｃｍ^-3］となるように、加速電圧５０［ｋｅＶ］でボロンを表面全体に均一に注入する。
【００４３】
なお、このように基板層１０としてｎ型シリコンおよびｐ型シリコンを用いてそれぞれ半導体基板１を製造したが、一般に、酸化雰囲気中において基板層１０の表面に付着する不純物イオンは、リンの場合が多く、表面にｎ型の不純物イオンが偏在しやすいので、基板層１０としては、ｐ型シリコンを用いたほうが好ましい。
【００４４】
次に、このように製造された半導体基板１に、高周波集積回路を形成した場合について、従来のＳＯＩ基板に同様の回路を形成した場合と比較して実施例を説明する。図１０は、高周波変調器の構成を示す図である。
【００４５】
この高周波変調器は、図１０に示すように、高周波信号を入力する移相器１００，１１０と、中間周波信号を入力する移相器１２０，１３０と、移相器１００，１２０の出力信号を入力する乗算器２００と、移相器１１０，１３０の出力信号を入力する乗算器２１０と、乗算器２００，２１０の出力信号を入力する加算器３００と、で構成されている。
【００４６】
まず、この高周波変調器を、本発明に係る半導体基板１に形成してみたところ、絶縁層１２との界面となる基板層１０の表面では、界面から５［μｍ］までの領域で抵抗率が３００［Ω・ｃｍ］となった。一方、同様にしてこの高周波変調器を、従来のＳＯＩ基板に形成してみたところ、絶縁層との界面となる基板層の表面では、抵抗率が５［Ω・ｃｍ］になっているところもあった。
【００４７】
そこで、高周波信号として、周波数１［ＧＨｚ］、強度−１０［ｄＢｍ］の信号を用いるとともに、中間周波信号として、周波数５０［ＭＨｚ］、強度−５［ｄＢｍ］の信号を用いて、高周波変調器の特性をそれぞれ測定した。
【００４８】
すると、本発明に係る半導体基板１において、基板層１０を０［Ｖ］にした状態での出力信号の強度は、設計値が０［ｄＢｍ］であるのに対して、０［ｄＢｍ］となり、設計値通りの出力を得ることができた。これに対して、従来のＳＯＩ基板において、同様にして、基板層を０［Ｖ］にした状態での出力信号の強度は、設計値が０［ｄＢｍ］であるのに対して、約４０［ｄＢｍ］も低いものとなった。
【００４９】
このようにして、基板層１０の絶縁層１２との界面から１０［μｍ］までの表層領域は、１００［Ω・ｃｍ］以上の抵抗率を有し、基板層１０のその表層領域よりもさらに深い領域は、１［ｋΩ・ｃｍ］以上の抵抗率を有しているから、半導体層１４に高周波回路を形成したときは、従来のＳＯＩ基板に比して、高周波信号の損失を低減することができるとともに、高周波回路中での信号の漏洩量を低減することができる。
【００５０】
また、ガリウム砒素を用いたものに比して、安定した製造プロセスの確立が容易であり、したがって半導体基板１を安価に製造することができる。
また、基板層１０は、シリコンからなり、絶縁層１２は、酸化シリコンからなり、半導体層１４は、シリコンからなっているので、製造コストを比較的安価にすることができるとともに、通常のシリコンプロセスで加工することができるので、従来の設備を流用することができる。
【００５１】
さらに、絶縁層１２の厚さを、１［μｍ］以上、２［μｍ］以下にしたから、高周波信号の損失をさらに低減することができるとともに、高周波回路中での信号の漏洩量をさらに低減することができる。
【００５２】
さらに、基板層１０は、ｐ型シリコンからなっているので、多くのプロセスでは、絶縁層１２との界面となる基板層１０の表面付近にｎ型のキャリアの偏在を低減することができ、高抵抗層が形成されやすくなる。
【００５３】
一方、基板層１０上に絶縁層１２を貼り合わせる前に、絶縁層１２との界面となる基板層１０の表面に不純物イオンを注入したから、絶縁層１２との界面となる基板層１０の表面付近に高抵抗層が形成されるので、半導体層１４に高周波回路を形成したときは、従来のＳＯＩ基板に比して、高周波信号の損失を低減することができるとともに、高周波回路中での信号の漏洩量を低減することができる。
【００５４】
また、イオン注入法により、絶縁層１２との界面となる基板層１０の表面に不純物イオンを注入したから、効果的に不純物イオンを注入することができる。
なお、上記実施の形態においては、基板層１０として、ｐ型シリコンおよびｎ型シリコンを用いたが、これに限らず、例えば、ゲルマニウム（Ｇｅ）やシリコンゲルマニウム（ＳｉＧｅ）を用いてもよい。
【００５５】
また、上記実施の形態においては、絶縁層１２として、酸化シリコンを用いたが、これに限らず、基板層１０上に平坦な膜を形成することが可能なものであれば、例えば、酸化アルミやサファイヤを用いてもよい。
【００５６】
さらに、上記実施の形態においては、半導体層１４として、シリコンを用いたが、これに限らず、シリコンに何らかの不純物イオンを注入したものや、シリコンとその他の半導体材料との混晶（例えば、シリコンゲルマニウム）を用いてもよい。
【００５７】
さらに、上記実施の形態においては、イオン注入法により、絶縁層１２との界面となる基板層１０の表面に不純物イオンを注入したが、これに限らず、拡散法により、不純物イオンを注入してもよい。このような方法であれば、イオン注入法と同様、効果的に不純物イオンを注入することができる。
【００５８】
さらに、上記実施の形態においては、基板層１０上に絶縁層１２を貼り合わせる前に、絶縁層１２との界面となる基板層１０の表面に不純物イオンを注入したが、これに限らず、絶縁層１２を貼り合わせた後に、絶縁層１２との界面となる基板層１０の表面に不純物イオンを注入してもよい。この場合は、注入する不純物イオンが絶縁層１２を貫通して基板層１０の表面に到達するように、加速電圧を調整する。
【００５９】
さらに、上記実施の形態においては、半導体層１４上に絶縁層１２を形成する方法として、酸化雰囲気中において、半導体層１４の表面を加熱したが、これに限らず、通常の酸化膜形成方法を用いればよく、例えば、イオン注入法により、酸素イオンを注入してもよい。
【００６０】
さらに、上記実施の形態においては、絶縁層１２との界面となる基板層１０の表面全体に均一に不純物イオンを注入したが、これに限らず、図１１に示すように、絶縁層１２との界面となる基板層１０の表面のうち、半導体層１４の高周波回路が作り込まれる部分の直下にのみ、不純物イオンを注入してもよい。具体的には、絶縁層１２との界面となる基板層１０の表面のうち、半導体層１４の高周波回路が作り込まれる部分の直下以外の部分がマスクされるように、基板層１０の表面にマスクを形成し、次いで、基板層１０の表面全体に均一に不純物イオンを注入し、その後、形成したマスクを除去する。
【００６１】
【発明の効果】
以上説明したように、発明１ないし８の半導体基板およびその製造方法によれば、半導体層に高周波回路を形成したときは、従来のＳＯＩ基板に比して、高周波信号の損失を低減することができるとともに、高周波回路中での信号の漏洩量を低減することができ、しかも安価に製造することができるという効果が得られる。
【００６２】
また、発明２の半導体基板によれば、製造コストを比較的安価にすることができるとともに、通常のシリコンプロセスで加工することができるので、従来の設備を流用することができるという効果も得られる。
【００６３】
さらに、発明３の半導体基板によれば、絶縁層との界面となる基板層の表面付近にｎ型のキャリアの偏在を低減することができ、高抵抗層が形成されやすくなるという効果も得られる。
【００６４】
さらに、発明４の半導体基板によれば、発明１、２、または３の半導体基板に比して、半導体層に高周波回路を形成したときは、高周波信号の損失をさらに低減することができるとともに、高周波回路中での信号の漏洩量をさらに低減することができるという効果も得られる。
【００６５】
一方、発明９または１０の半導体装置によれば、従来に比して、高周波信号の損失を低減することができるとともに、集積回路中での信号の漏洩量を低減することができ、しかも安価に製造することができるという効果が得られる。
【図面の簡単な説明】
【図１】半導体基板１の製造方法を説明するための半導体基板１の断面図である。
【図２】半導体基板１の製造方法を説明するための半導体基板１の断面図である。
【図３】半導体基板１の製造方法を説明するための半導体基板１の断面図である。
【図４】半導体基板１の製造方法を説明するための半導体基板１の断面図である。
【図５】半導体基板１の製造方法を説明するための半導体基板１の断面図である。
【図６】絶縁層との界面となる基板層の表面からの距離に対する抵抗率の変化を示す濃度プロファイルである。
【図７】不純物イオンを注入する場合を説明するための図である。
【図８】抵抗率と不純物イオンの濃度との関係を示す図である。
【図９】不純物イオンを注入する場合を説明するための図である。
【図１０】高周波変調器の構成を示す図である。
【図１１】選択的に不純物イオンを注入する場合を説明するための図である。
【符号の説明】
１半導体基板
１０基板層
１２絶縁層
１４半導体層
１００〜１３０移相器
２００，２１０乗算器
３００加算器[0001]
[Field of the Invention]
The present invention relates to a semiconductor substrate having an SOI (Silicon On Insulator) structure having a semiconductor layer on an insulating layer deposited on the surface of the substrate layer, a method for manufacturing the same, and a semiconductor device formed on the substrate. The present invention relates to a semiconductor substrate capable of forming a high-frequency circuit with low loss of high-frequency signals and less leakage of high-frequency signals in the circuit at low cost, a manufacturing method thereof, and a semiconductor device formed on the substrate.
[0002]
[Prior art]
In mobile communication such as a cellular phone, a high frequency signal of several hundreds [MHz] or more is handled. For this reason, semiconductor elements suitable for high frequency using gallium arsenide or a high-performance silicon bipolar process have been used for the internal integrated circuit. Furthermore, in recent years, integration of high-frequency circuits that have conventionally been composed of single elements has been studied. Such high-frequency integrated circuits include those using field effect transistors (hereinafter referred to as MESFETs) mainly using gallium arsenide as a substrate layer and those using bipolar transistors using silicon as a substrate layer.
[0003]
However, although a high-frequency integrated circuit using gallium arsenide as a substrate layer is suitable for a high frequency, it has a drawback that it is difficult to establish a stable manufacturing process and the cost is increased.
[0004]
On the other hand, in a high-frequency integrated circuit using a bipolar process, since a substrate layer made of silicon cannot be made semi-insulating, a transistor formed on the substrate and the substrate layer are electrically separated by a depletion layer between pn junctions. is doing. For this reason, parasitic capacitance tends to occur in the lower part of the transistor and wiring, and when a high-frequency signal of 100 [MHz] or more is handled, loss or leakage of the high-frequency signal occurs due to a small parasitic capacitance that does not cause a problem at low frequencies. There were drawbacks.
[0005]
Therefore, in order to solve the above problems, a metal-oxide film is used by using an SOI substrate in which a substrate layer and a semiconductor layer for forming an integrated circuit are completely insulated by an insulating layer made of silicon oxide. -High-frequency circuits in which semiconductor field effect transistors (hereinafter referred to as MOSFETs) are integrated have been studied. A typical example is an SOI substrate using silicon as a substrate layer.
[0006]
In such SOI substrates, it is already known that the use of silicon having a high resistivity as the substrate layer results in less high-frequency signal loss and is suitable for integrated circuit formation. There is a report (reference: Proceeding 1996 IEEE International SOI Conference, page 130, etc.). Here, the high resistivity is a sufficiently high resistivity compared to the normal silicon of about 10 [Ω · cm], and specifically, about 1 [kΩ · cm] or more. Refers to that.
[0007]
[Problems to be solved by the invention]
However, although the conventional SOI substrate can reduce the loss and leakage amount of the high frequency signal as compared with those using gallium arsenide or the like, the loss and leakage of the high frequency signal still occur.
[0008]
Therefore, the present invention has an object to solve such a conventional problem, and a semiconductor substrate capable of forming a high-frequency circuit with low loss of high-frequency signals and low-frequency signal leakage in the circuit at low cost. An object of the present invention is to provide a semiconductor device formed on the substrate and a manufacturing method thereof.
[0009]
[Means for Solving the Problems]
As a result of intensive studies, the present inventors have found that the problem of incurring the loss of the high-frequency signal is not the resistivity of the entire substrate layer used for the SOI substrate but the local area near the surface of the substrate layer. We found that resistivity is important. That is, the resistivity of the substrate layer used in the conventional SOI substrate is uniform and high in any region before the insulating layer is bonded thereto. For this reason, an SOI substrate was manufactured using such a high-resistivity substrate layer in accordance with a research report that the high-resistivity silicon as described above has less high-frequency signal loss or the like when used as the substrate layer. It is. However, when an insulating layer is bonded onto the substrate layer, carriers are unevenly distributed near the surface of the substrate layer, which becomes the interface with the insulating layer, due to the influence of the thermal load in the bonding process. The rate as a whole is the same as before the insulating layer was bonded, but locally, it was significantly reduced (several Ω · cm) near the surface. Then, the present inventors have clarified that the decrease in resistivity near the surface causes a loss of high-frequency signals, and specifically, how much the surface of the substrate layer is As a matter of fact, a conclusion has been reached as to whether loss of high-frequency signals can be reduced as a practical problem.
[0010]
Based on these conclusions, Of invention 1 The semiconductor substrate includes a substrate layer, an insulating layer bonded onto the substrate layer, and a semiconductor layer formed on the insulating layer and into which a circuit element is formed. The surface layer region from the interface with the insulating layer to 10 [μm] has a resistivity of 100 [Ω · cm] or more, and the region deeper than the surface layer region of the substrate layer is 1 [kΩ · cm]. It has the above resistivity.
[0011]
Also, Invention 2 The semiconductor substrate Of invention 1 In the semiconductor substrate, the substrate layer is made of silicon, the insulating layer is made of silicon oxide, and the semiconductor layer is made of silicon.
[0012]
further, Invention 3 The semiconductor substrate invention 1 or 2 In the semiconductor substrate, the substrate layer is made of p-type silicon.
With such a configuration, after bonding the insulating layer, n-type carriers are unevenly distributed near the surface of the substrate layer that is an interface with the insulating layer, compared to the substrate layer made of n-type silicon. Is reduced.
[0013]
further, Invention 4 The semiconductor substrate includes a substrate layer, an insulating layer bonded onto the substrate layer, and a semiconductor layer formed on the insulating layer and into which a circuit element is formed. Is 1 [μm] or more and 2 [μm] or less.
[0014]
In general, the thickness of the insulating layer may be 1 [μm] to 5 [μm]. However, when a high-frequency circuit is formed in the semiconductor layer, the thickness of the insulating layer is 1 [μm] 2 [μm] is preferable.
[0015]
That is, the parasitic capacitance C between the substrate layer and the semiconductor layer sandwiching the insulating layer is expressed by the following formula (1). Where ε _ox Is the dielectric constant of the insulating layer and ε ₀ Is the dielectric constant in vacuum, t _ox Is the thickness of the insulating layer. Therefore, when a high frequency circuit is formed in the semiconductor layer, the insulating layer needs to have a certain thickness. In particular, when the insulating layer is a silicon oxide film, heat dissipation is hindered if it is too thick.
[0016]
C = ε _ox × ε ₀ / T _ox ... (1)
on the other hand, Of invention 5 A method for manufacturing a semiconductor substrate includes a substrate layer, an insulating layer, and a semiconductor layer in which a circuit element is formed, and the insulating layer is bonded onto the substrate layer, and the semiconductor layer is further formed on the insulating layer. In the method of manufacturing a semiconductor substrate, the conductivity type is opposite to carriers that are unevenly distributed on the surface of the substrate layer that is an interface with the insulating layer after the insulating layer is bonded to the surface. Impurity ions are implanted.
[0017]
In such a method, when an impurity ion having a conductivity type opposite to that of a carrier that is predicted to be unevenly distributed on the surface of the substrate layer which is an interface with the insulating layer is implanted, Even under the influence of a thermal load in the step of bonding the layers, the implanted impurity ions make it difficult to form a low-resistance layer near the surface of the substrate layer serving as an interface with the insulating layer.
[0018]
In this case, in particular, before bonding the insulating layer, impurity ions unevenly distributed on the surface of the substrate layer are measured in each process, and impurity ions having a conductivity type opposite to the impurity ions are measured on the surface of the substrate layer. It is better to inject it. For example, in a process in which n-type carriers are unevenly distributed on the surface of the substrate layer, p-type impurity ions are implanted into the surface of the substrate layer.
[0019]
Note that the impurity ions may be implanted before or after the insulating layer is bonded to the substrate layer. In the case where the insulating layer is bonded, impurity ions are implanted by, for example, an ion implantation method.
[0020]
Also, Of invention 6 The manufacturing method of the semiconductor substrate is as follows: Of invention 5 In the method for manufacturing a semiconductor substrate, the impurity ions are implanted by an ion implantation method.
[0021]
further, Of invention 7 The manufacturing method of the semiconductor substrate is as follows: Of invention 5 In the method for manufacturing a semiconductor substrate, the impurity ions are implanted by a diffusion method.
[0022]
further, Invention 8 The manufacturing method of the semiconductor substrate is as follows: invention 5, 6, or 7's In the method for manufacturing a semiconductor substrate, the impurity ions are implanted immediately below a portion of the surface of the substrate layer, which is an interface with the insulating layer, where the high-frequency circuit of the semiconductor layer is formed.
[0023]
on the other hand, Of invention 9 A semiconductor device includes a substrate layer, an insulating layer bonded onto the substrate layer, and a semiconductor layer formed on the insulating layer and into which a circuit element is formed, and an integrated circuit is formed on the semiconductor layer. In the formed semiconductor device, the surface layer region from the interface of the substrate layer to the insulating layer to 10 [μm] has a resistivity of 100 [Ω · cm], and is higher than the surface layer region of the substrate layer. The deeper region has a resistivity of 1 [kΩ · cm] or more.
[0024]
Also, invention 1 Zero Semiconductor devices Of invention 9 In the semiconductor device, the maximum frequency of signals handled in the integrated circuit is at least 100 [MHz].
[0025]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. 1 to 5 are cross-sectional views of a semiconductor substrate according to the present invention, and FIG. 6 is a concentration profile showing a change in resistivity with respect to a distance from the surface of the substrate layer.
[0026]
As shown in FIG. 5, a semiconductor substrate 1 having an SOI structure according to the present invention has silicon oxide (SiO 2) on a substrate layer 10 made of p-type silicon (Si). ₂ ), And a semiconductor layer 14 made of silicon (Si) is formed on the insulating layer 12, and the resistivity of the substrate layer 10 is as shown in FIG. It is about 500 [Ω · cm] in the vicinity of the interface with the insulating layer 12.
[0027]
On the other hand, a conventional SOI substrate is similarly configured by adhering an insulating layer made of silicon oxide on a substrate layer made of silicon, and further forming a semiconductor layer made of silicon on the insulating layer. The resistivity of the substrate layer is about 50 [Ω · cm] in the vicinity of the interface as shown in FIG. In a conventional SOI substrate, when an insulating layer is bonded onto the substrate layer, carriers are unevenly distributed near the surface of the substrate layer that becomes the interface with the insulating layer due to the influence of the thermal load in the bonding process. The resistivity of the substrate layer as a whole is the same as before the insulating layer is bonded, but locally, in this way, it is greatly reduced near the surface.
[0028]
Therefore, the semiconductor substrate 1 according to the present invention has a high resistance layer near the interface as compared with the conventional SOI substrate. Next, a manufacturing method thereof will be described.
First, as shown in FIG. 1, p-type silicon having a resistivity of 1 [kΩ · cm] or more is used as the substrate layer 10, and the substrate serving as an interface with the insulating layer 12 as shown in FIG. Appropriate impurity ions are previously implanted into the surface of the layer 10 by ion implantation. Then, the resistivity of the substrate layer 10 becomes high near the surface as shown in FIG. That is, when the insulating layer 12 is bonded onto the substrate layer 10, if affected by the thermal load in the bonding process, impurity ions attached to the surface of the substrate layer 10 are activated and become near the surface of the substrate layer 10. Since the resistivity decreases, the vicinity of the surface is set to a high resistance in advance so as to offset the decrease. The type and amount of impurity ions to be implanted will be described in detail later.
[0029]
Next, an insulating layer 12 for bonding to the substrate layer 10 is formed. Specifically, as shown in FIG. 3, the surface of the semiconductor layer 14 is heated in an oxidizing atmosphere to form an oxide film as the insulating layer 12. The thickness of the insulating layer 12 is suitably 0.1 [μm] to 5 [μm], but when a high frequency circuit is formed in the semiconductor layer 14, in order to reduce the loss of the high frequency signal, 1 [Μm] to 2 [μm] are preferable.
[0030]
Next, as shown in FIG. 4A, the insulating layer 12 formed on the semiconductor layer 14 is bonded onto the substrate layer 10 by a bonding method. In this bonding step, a heat treatment is performed at 1180 [° C.] in order to increase the adhesive strength at the interface between the insulating layer 12 and the substrate layer 10, and at this time, it adheres to the surface of the substrate layer 10 in an oxidizing atmosphere. When the impurity ions are activated, carriers are unevenly distributed near the surface, and the resistivity of the substrate layer 10 decreases near the interface as shown in FIG. 4B.
[0031]
Next, as shown in FIG. 5, the semiconductor layer 14 is formed to a thickness of 0.1 [μm] by a thinning process. Specifically, first, the thickness of the semiconductor layer 14 is set to about 1.0 [μm] to 5.0 [μm] by mechanical grinding and mechanical chemical polishing, and then 0.1 [μm] by plasma etching. ]. The thickness of the semiconductor layer 14 is preferably 0.1 [μm] to 2 [μm] in order to make use of the characteristics of the SOI substrate.
[0032]
Next, the type and amount of impurity ions implanted into the surface of the substrate layer 10 before the insulating layer 12 is bonded will be described. FIG. 7 is a diagram for explaining a case where impurity ions are implanted, and FIG. 8 is a diagram showing a relationship between resistivity and impurity ion concentration.
[0033]
First, the carrier is unevenly distributed in the vicinity of the surface of the substrate layer 10 in the bonding step as described above. In order to offset the decrease in resistivity due to the uneven distribution of the carrier, the substrate layer 10 in an oxidizing atmosphere is used. Impurity ions having a conductivity type opposite to the impurity ions attached to the surface of the substrate are implanted into the surface of the substrate layer. However, before the insulating layer 12 is bonded to the substrate layer 10, the type of impurity ions that adhere in the oxidizing atmosphere cannot be specified. Therefore, several samples were made without implanting impurity ions, and the resistivity near the surface of the substrate layer 10 was measured to identify the type of impurity ions that adhere in the oxidizing atmosphere and The amount of impurity ions to be determined is determined. Here, the relationship between the measured resistivity and the concentration of adhering impurity ions is as shown in FIG.
[0034]
For example, when phosphorus (P) adheres to the surface of the substrate layer 10 as an n-type impurity ion in an oxidizing atmosphere, the resistivity of the substrate layer 10 is obtained by performing a bonding process without implanting impurity ions. As shown on the left side of FIG. 7A, it rapidly decreases near the interface. Therefore, in such a case, when boron (B) is implanted into the surface of the substrate layer 10 as p-type impurity ions having the opposite conductivity type, the resistivity of the substrate layer 10 before the bonding process is as shown in FIG. 7 (a) As shown on the right, it becomes slightly higher than 1 [kΩ · cm] in the vicinity of the interface, and after passing through the bonding process, boron injected into the surface and phosphorus unevenly distributed on the surface are offset. As shown in FIG.
[0035]
Specifically, as a result of measuring the resistivity of the substrate layer 10 after the bonding process without implanting impurity ions, for example, from the relationship shown in FIG. Concentration is 2 × 10 ¹⁴ [Cm ^-3 ], The concentration of the surface of the substrate layer 10 is 2 × 10. ¹⁴ [Cm ^-3 Then, boron is uniformly injected over the entire surface with an acceleration voltage of 50 [keV].
[0036]
Further, for example, when boron adheres to the surface of the substrate layer 10 as p-type impurity ions in an oxidizing atmosphere, the resistivity of the substrate layer 10 is as shown in FIG. (B) As shown on the left, it decreases rapidly in the vicinity of the interface. Therefore, in such a case, when phosphorus is implanted into the surface of the substrate layer 10 as n-type impurity ions having the opposite conductivity type, the resistivity of the substrate layer 10 before the bonding step is as shown in FIG. ) As shown on the right, it is slightly higher than 1 [kΩ · cm] in the vicinity of the interface, and after passing through the bonding step, phosphorus injected into the surface and boron unevenly distributed on the surface cancel each other, as shown in FIG. It becomes like this.
[0037]
Specifically, as a result of measuring the resistivity of the substrate layer 10 after the bonding process without implanting impurity ions, for example, from the relationship shown in FIG. Concentration is 4x10 ¹⁴ [Cm ^-3 ], The concentration of the surface of the substrate layer 10 is 4 × 10. ¹⁴ [Cm ^-3 Then, phosphorus is uniformly injected over the entire surface with an acceleration voltage of 50 [keV].
[0038]
Next, the type and amount of impurity ions implanted into the surface of the substrate layer 10 when the semiconductor substrate 1 is configured using n-type silicon as the substrate layer 10 will be described. FIG. 9 is a diagram for explaining a case where impurity ions are implanted. Since the manufacturing method is the same as described above, the description is omitted.
[0039]
For example, when boron as p-type impurity ions adheres to the surface of the substrate layer 10 in an oxidizing atmosphere, the resistivity of the substrate layer 10 is as shown in FIG. a) As shown on the left, it decreases rapidly near the interface. Accordingly, in such a case, when phosphorus is implanted into the surface of the substrate layer 10 as n-type impurity ions having the opposite conductivity type, the resistivity of the substrate layer 10 before the bonding step is as shown in FIG. ) As shown on the right, it is slightly higher than 1 [kΩ · cm] in the vicinity of the interface, and after passing through the bonding step, phosphorus injected into the surface and boron unevenly distributed on the surface cancel each other, as shown in FIG. It becomes like this.
[0040]
Specifically, as a result of measuring the resistivity of the substrate layer 10 after the bonding process without implanting impurity ions, for example, from the relationship shown in FIG. Concentration is 2 × 10 ¹⁴ [Cm ^-3 ], The concentration of the surface of the substrate layer 10 is 2 × 10. ¹⁴ [Cm ^-3 Then, phosphorus is uniformly injected over the entire surface with an acceleration voltage of 50 [keV].
[0041]
Further, for example, when phosphorus adheres to the surface of the substrate layer 10 as an n-type impurity ion in an oxidizing atmosphere, the resistivity of the substrate layer 10 is as shown in FIG. (B) As shown on the left, it decreases rapidly in the vicinity of the interface. Therefore, in such a case, when boron is implanted into the surface of the substrate layer 10 as p-type impurity ions having the opposite conductivity type, the resistivity of the substrate layer 10 before the bonding step is as shown in FIG. ) As shown on the right, it is slightly higher than 1 [kΩ · cm] in the vicinity of the interface, and after passing through the bonding process, boron injected into the surface and phosphorus unevenly distributed on the surface cancel each other, as shown in FIG. It becomes like this.
[0042]
Specifically, as a result of measuring the resistivity of the substrate layer 10 after the bonding process without implanting impurity ions, for example, from the relationship shown in FIG. Concentration is 4x10 ¹⁴ [Cm ^-3 ], The concentration of the surface of the substrate layer 10 is 4 × 10. ¹⁴ [Cm ^-3 Then, boron is uniformly injected over the entire surface with an acceleration voltage of 50 [keV].
[0043]
Although the semiconductor substrate 1 is manufactured using n-type silicon and p-type silicon as the substrate layer 10 as described above, generally, impurity ions attached to the surface of the substrate layer 10 in an oxidizing atmosphere may be phosphorus. In many cases, n-type impurity ions are likely to be unevenly distributed on the surface. Therefore, it is preferable to use p-type silicon as the substrate layer 10.
[0044]
Next, an embodiment will be described in the case where a high-frequency integrated circuit is formed on the semiconductor substrate 1 manufactured in this way, as compared with the case where a similar circuit is formed on a conventional SOI substrate. FIG. 10 is a diagram illustrating a configuration of a high-frequency modulator.
[0045]
As shown in FIG. 10, the high-frequency modulator includes phase shifters 100 and 110 for inputting a high-frequency signal, phase shifters 120 and 130 for inputting an intermediate frequency signal, and output signals of the phase shifters 100 and 120. It comprises a multiplier 200 for input, a multiplier 210 for input of the output signals of the phase shifters 110 and 130, and an adder 300 for input of the output signals of the multipliers 200 and 210.
[0046]
First, when this high-frequency modulator is formed on the semiconductor substrate 1 according to the present invention, the resistivity of the surface of the substrate layer 10 that is the interface with the insulating layer 12 is 5 μm from the interface. It was 300 [Ω · cm]. On the other hand, when this high-frequency modulator is formed on a conventional SOI substrate in the same manner, the resistivity of the surface of the substrate layer serving as the interface with the insulating layer is 5 [Ω · cm]. there were.
[0047]
Therefore, a high-frequency modulator using a signal with a frequency of 1 [GHz] and an intensity of −10 [dBm] as a high-frequency signal and a signal with a frequency of 50 [MHz] and an intensity of −5 [dBm] as an intermediate frequency signal. The characteristics of each were measured.
[0048]
Then, in the semiconductor substrate 1 according to the present invention, the intensity of the output signal in a state where the substrate layer 10 is set to 0 [V] is 0 [dBm] while the design value is 0 [dBm]. The output as designed was obtained. On the other hand, in the conventional SOI substrate, the intensity of the output signal in a state where the substrate layer is set to 0 [V] is about 40 [versus the design value of 0 [dBm]. dBm] was also low.
[0049]
In this manner, the surface layer region from the interface with the insulating layer 12 of the substrate layer 10 to 10 [μm] has a resistivity of 100 [Ω · cm] or more, and is more than the surface layer region of the substrate layer 10. Since the deep region has a resistivity of 1 [kΩ · cm] or more, when a high-frequency circuit is formed in the semiconductor layer 14, the loss of the high-frequency signal is reduced as compared with the conventional SOI substrate. And the amount of signal leakage in the high-frequency circuit can be reduced.
[0050]
In addition, it is easy to establish a stable manufacturing process as compared with those using gallium arsenide, and thus the semiconductor substrate 1 can be manufactured at low cost.
Further, since the substrate layer 10 is made of silicon, the insulating layer 12 is made of silicon oxide, and the semiconductor layer 14 is made of silicon, the manufacturing cost can be made relatively low, and a normal silicon process can be achieved. Therefore, conventional equipment can be diverted.
[0051]
Further, since the thickness of the insulating layer 12 is set to 1 [μm] or more and 2 [μm] or less, the loss of the high frequency signal can be further reduced, and the amount of signal leakage in the high frequency circuit is further reduced. can do.
[0052]
Furthermore, since the substrate layer 10 is made of p-type silicon, in many processes, the uneven distribution of n-type carriers can be reduced in the vicinity of the surface of the substrate layer 10 that becomes an interface with the insulating layer 12. A resistance layer is easily formed.
[0053]
On the other hand, since the impurity ions are implanted into the surface of the substrate layer 10 that becomes the interface with the insulating layer 12 before the insulating layer 12 is bonded to the substrate layer 10, the surface of the substrate layer 10 that becomes the interface with the insulating layer 12. Since a high resistance layer is formed in the vicinity, when a high frequency circuit is formed in the semiconductor layer 14, loss of a high frequency signal can be reduced as compared with a conventional SOI substrate, and a signal in the high frequency circuit can be reduced. The amount of leakage can be reduced.
[0054]
Further, since the impurity ions are implanted into the surface of the substrate layer 10 which becomes the interface with the insulating layer 12 by the ion implantation method, the impurity ions can be effectively implanted.
In the above-described embodiment, p-type silicon and n-type silicon are used as the substrate layer 10. However, the present invention is not limited to this, and for example, germanium (Ge) or silicon germanium (SiGe) may be used.
[0055]
In the above embodiment, silicon oxide is used as the insulating layer 12. However, the present invention is not limited to this. For example, aluminum oxide can be used as long as a flat film can be formed on the substrate layer 10. Or sapphire may be used.
[0056]
Further, in the above embodiment, silicon is used as the semiconductor layer 14, but the invention is not limited to this, and a mixed crystal (for example, silicon) in which some impurity ions are implanted into silicon or silicon and other semiconductor materials is used. Germanium) may be used.
[0057]
Furthermore, in the above-described embodiment, impurity ions are implanted into the surface of the substrate layer 10 that becomes an interface with the insulating layer 12 by ion implantation. However, the present invention is not limited thereto, and impurity ions are implanted by a diffusion method. Also good. With this method, impurity ions can be effectively implanted as in the ion implantation method.
[0058]
Further, in the above-described embodiment, impurity ions are implanted into the surface of the substrate layer 10 which becomes an interface with the insulating layer 12 before the insulating layer 12 is bonded to the substrate layer 10. After bonding the layer 12, impurity ions may be implanted into the surface of the substrate layer 10 that serves as an interface with the insulating layer 12. In this case, the acceleration voltage is adjusted so that the impurity ions to be implanted penetrate the insulating layer 12 and reach the surface of the substrate layer 10.
[0059]
Furthermore, in the above embodiment, as a method of forming the insulating layer 12 on the semiconductor layer 14, the surface of the semiconductor layer 14 is heated in an oxidizing atmosphere. For example, oxygen ions may be implanted by an ion implantation method.
[0060]
Further, in the above embodiment, the impurity ions are uniformly implanted into the entire surface of the substrate layer 10 which is an interface with the insulating layer 12, but not limited to this, as shown in FIG. Impurity ions may be implanted only directly below the portion of the surface of the substrate layer 10 that serves as the interface where the high-frequency circuit of the semiconductor layer 14 is formed. Specifically, the surface of the substrate layer 10 is masked so that the portion of the surface of the substrate layer 10 that becomes the interface with the insulating layer 12 is masked except for the portion immediately below the portion of the semiconductor layer 14 where the high-frequency circuit is formed. A mask is formed, and then impurity ions are uniformly implanted into the entire surface of the substrate layer 10, and then the formed mask is removed.
[0061]
【The invention's effect】
As explained above, Inventions 1 to 8 According to the semiconductor substrate and the manufacturing method thereof, when a high-frequency circuit is formed in the semiconductor layer, loss of a high-frequency signal can be reduced as compared with a conventional SOI substrate, and signal leakage in the high-frequency circuit The amount can be reduced, and the effect that it can be manufactured at low cost is obtained.
[0062]
Also, Invention 2 According to the semiconductor substrate, the manufacturing cost can be made relatively low, and since it can be processed by a normal silicon process, an effect of diverting the conventional equipment can be obtained.
[0063]
further, Invention 3 According to the semiconductor substrate, the uneven distribution of n-type carriers can be reduced in the vicinity of the surface of the substrate layer serving as an interface with the insulating layer, and an effect that a high resistance layer is easily formed can be obtained.
[0064]
further, Invention 4 According to the semiconductor substrate invention 1, 2, or Three When a high-frequency circuit is formed in a semiconductor layer compared to a semiconductor substrate, the loss of high-frequency signals can be further reduced, and the amount of signal leakage in the high-frequency circuit can be further reduced. can get.
[0065]
on the other hand, invention 9 or 1 Zero According to the semiconductor device, it is possible to reduce the loss of the high-frequency signal as compared with the conventional device, to reduce the amount of signal leakage in the integrated circuit, and to manufacture at a low cost. Is obtained.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a semiconductor substrate 1 for explaining a method for manufacturing the semiconductor substrate 1;
FIG. 2 is a cross-sectional view of the semiconductor substrate 1 for explaining a method for manufacturing the semiconductor substrate 1;
FIG. 3 is a cross-sectional view of the semiconductor substrate 1 for explaining a method for manufacturing the semiconductor substrate 1;
FIG. 4 is a cross-sectional view of the semiconductor substrate 1 for explaining a method for manufacturing the semiconductor substrate 1;
FIG. 5 is a cross-sectional view of the semiconductor substrate 1 for illustrating a method for manufacturing the semiconductor substrate 1;
FIG. 6 is a concentration profile showing a change in resistivity with respect to a distance from a surface of a substrate layer serving as an interface with an insulating layer.
FIG. 7 is a diagram for explaining a case where impurity ions are implanted.
FIG. 8 is a graph showing the relationship between resistivity and impurity ion concentration.
FIG. 9 is a diagram for explaining a case where impurity ions are implanted.
FIG. 10 is a diagram illustrating a configuration of a high frequency modulator.
FIG. 11 is a diagram for explaining a case where impurity ions are selectively implanted.
[Explanation of symbols]
1 Semiconductor substrate
10 Substrate layer
12 Insulation layer
14 Semiconductor layer
100-130 phase shifter
200,210 multiplier
300 adder

Claims

In a semiconductor substrate having a substrate layer, an insulating layer bonded onto the substrate layer, and a semiconductor layer formed on the insulating layer and into which a circuit element is formed,
The substrate layer serving as an interface with the insulating layer by determining the amount of impurity ions based on the resistivity near the surface of the substrate layer measured for a sample of the semiconductor substrate manufactured without implanting impurity ions A semiconductor substrate obtained by a method of injecting the determined amount of impurity ions having a conductivity type opposite to carriers that are unevenly distributed on the surface after the insulating layer is bonded to the surface of A semiconductor substrate characterized by the above.

The semiconductor substrate according to claim 1, wherein the substrate layer is made of silicon, the insulating layer is made of silicon oxide, and the semiconductor layer is made of silicon.

3. The semiconductor substrate according to claim 1, wherein the substrate layer is made of p-type silicon.

Manufacturing a semiconductor substrate having a substrate layer, an insulating layer, and a semiconductor layer in which a circuit element is formed, bonding the insulating layer on the substrate layer, and further forming the semiconductor layer on the insulating layer In the method
The substrate layer serving as an interface with the insulating layer by determining the amount of impurity ions based on the resistivity near the surface of the substrate layer measured for a sample of the semiconductor substrate manufactured without implanting impurity ions A method of manufacturing a semiconductor substrate comprising injecting the determined amount of impurity ions having a conductivity type opposite to carriers that are unevenly distributed on the surface after bonding the insulating layer to the surface of the semiconductor substrate .

5. The method of manufacturing a semiconductor substrate according to claim 4 , wherein the impurity ions are implanted by an ion implantation method.

5. The method of manufacturing a semiconductor substrate according to claim 4 , wherein the impurity ions are implanted by a diffusion method.

Wherein of the surface of the substrate layer to be the interface with the insulating layer, immediately below the portion where the high frequency circuits are fabricated of the semiconductor layer, according to claim 4, 5, characterized in that implanting the impurity ions, or 6 The manufacturing method of the semiconductor substrate of description.

A semiconductor device comprising: a substrate layer; an insulating layer bonded onto the substrate layer; and a semiconductor layer formed on the insulating layer and into which a circuit element is formed, wherein an integrated circuit is formed on the semiconductor layer In the device
The substrate layer serving as an interface with the insulating layer by determining the amount of impurity ions based on the resistivity near the surface of the substrate layer measured for the sample of the semiconductor device manufactured without implanting impurity ions A semiconductor device obtained by a method of injecting the determined amount of impurity ions having a conductivity type opposite to carriers that are unevenly distributed on the surface after the insulating layer is bonded to the surface of A semiconductor device characterized by the above.

9. The semiconductor device according to claim 8, wherein a maximum frequency of a signal handled in the integrated circuit is at least 100 [MHz] .