JP7383866B2 - printed circuit board - Google Patents
printed circuit board Download PDFInfo
- Publication number
- JP7383866B2 JP7383866B2 JP2017215996A JP2017215996A JP7383866B2 JP 7383866 B2 JP7383866 B2 JP 7383866B2 JP 2017215996 A JP2017215996 A JP 2017215996A JP 2017215996 A JP2017215996 A JP 2017215996A JP 7383866 B2 JP7383866 B2 JP 7383866B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- printed circuit
- circuit board
- layer
- magnetic core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 43
- 239000004020 conductor Substances 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 229910000679 solder Inorganic materials 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 238000002844 melting Methods 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims 3
- 238000004804 winding Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 237
- 238000004519 manufacturing process Methods 0.000 description 86
- 238000000034 method Methods 0.000 description 72
- 238000010586 diagram Methods 0.000 description 35
- 239000010408 film Substances 0.000 description 18
- 239000011888 foil Substances 0.000 description 17
- 230000008569 process Effects 0.000 description 17
- 229920005989 resin Polymers 0.000 description 13
- 239000011347 resin Substances 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 239000002243 precursor Substances 0.000 description 8
- 239000012790 adhesive layer Substances 0.000 description 7
- 238000005553 drilling Methods 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 6
- 238000010030 laminating Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 229910000859 α-Fe Inorganic materials 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000002313 adhesive film Substances 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 239000011256 inorganic filler Substances 0.000 description 2
- 229910003475 inorganic filler Inorganic materials 0.000 description 2
- 239000000696 magnetic material Substances 0.000 description 2
- 230000035699 permeability Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920001955 polyphenylene ether Polymers 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 229910000531 Co alloy Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910018605 Ni—Zn Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910007565 Zn—Cu Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Coils Or Transformers For Communication (AREA)
Description
本発明は、プリント回路基板（ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ ）に関する。 The present invention relates to printed circuit boards.
インダクターは、電子製品に内蔵されてノイズを除去するか、ＬＣ共振回路等を構成する電子部品の一つであって、電子回路を構成する受動素子である。
一方、電子機器の小型、薄型化の傾向により、電子機器に内蔵される回路基板の電力信号伝達特性も重要になっている。
これにより、回路基板の電力信号伝達特性を改善するために、プリント回路基板の内部にインダクターを内蔵する技術が開発されている。
An inductor is one of the electronic components that is built into an electronic product to remove noise or constitutes an LC resonant circuit or the like, and is a passive element that constitutes an electronic circuit.
On the other hand, as electronic devices tend to become smaller and thinner, the power signal transmission characteristics of circuit boards built into electronic devices are becoming more important.
Accordingly, in order to improve the power signal transmission characteristics of the circuit board, a technology has been developed in which an inductor is built into a printed circuit board.
回路基板にインダクターを内蔵する技術には、絶縁層にコイルパターンを形成し、コイルパターンをビアで接続する方式等回路基板の導体パターン形成技術を用いて形成する方法がある。 Techniques for incorporating an inductor into a circuit board include a method of forming a coil pattern on an insulating layer and connecting the coil pattern with a via, using a technique for forming a conductor pattern on a circuit board.
本発明の一側面に係るプリント回路基板は、コイルパターンにより巻線される磁性コアが支持層及び支持層の一面または両面に磁性層を含むことによりインピーダンス特性を改善することができる。 In the printed circuit board according to one aspect of the present invention, impedance characteristics can be improved by including a support layer and a magnetic layer on one or both sides of the support layer in the magnetic core wound by the coil pattern.
本出願で用いた用語は、ただ特定の実施例を説明するために用いたものであって、本発明を限定するものではない。単数の表現は、文の中で明白に表現しない限り、複数の表現を含む。 The terminology used in this application is for the purpose of describing particular embodiments only and is not intended to limit the invention. A singular expression includes a plural expression unless expressly stated otherwise in a sentence.
本願において、ある部分がある構成要素を「含む」とする場合、これは特別に言及しない限り、他の構成要素を除外することではなく、他の構成要素をさらに含むことができることを意味する。 In this application, when a part is said to "include" a certain component, unless specifically mentioned, this does not mean excluding other components, but means that it can further include other components.
また、明細書の全般にわたって、「上に」とは、対象部分の上または下に位置することを意味し、必ずしも重力方向を基準にして上側に位置することを意味するものではない。 Further, throughout the specification, "above" means to be located above or below the target part, and does not necessarily mean to be located above with respect to the direction of gravity.
また、「結合」とは、各構成要素の間の接触関係において、各構成要素の間に物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、該他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用する。 Furthermore, in the contact relationship between each component, "coupling" does not mean only the case where there is direct physical contact between each component, but also the case where another structure intervenes between each component. It is used as a concept that covers cases where each component is in contact with the other configuration.
第１、第２等の用語は、多様な構成要素を説明するために使用されるが、上記構成要素が上記用語により限定されることはない。上記用語は一つの構成要素を他の構成要素から区別するための目的にのみ使用する。
図面に示された各構成の大きさ及び厚さは、説明の便宜上任意に示したものであって、本発明が必ずしもそれらに限定されることはない。
Although the terms first, second, etc. are used to describe various components, the components are not limited to the above terms. The above terms are only used to distinguish one component from another.
The size and thickness of each component shown in the drawings are shown arbitrarily for convenience of explanation, and the present invention is not necessarily limited thereto.
以下に、本発明に係るプリント回路基板の実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これに対する重複説明を省略する。 Hereinafter, embodiments of the printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings, and in the description with reference to the accompanying drawings, the same or corresponding components will be denoted by the same drawing symbols. , redundant explanation regarding this will be omitted.
（プリント回路基板）
（第１実施例）
図１ａは、本発明の第１実施例に係るプリント回路基板の断面を概略的に示す図である。
図１ｂは、本発明の第１実施例に係るプリント回路基板の平面の一部を概略的に示す図である。
(Printed circuit board)
(First example)
FIG. 1a is a schematic cross-sectional view of a printed circuit board according to a first embodiment of the present invention.
FIG. 1b schematically shows a part of a plane of a printed circuit board according to a first embodiment of the invention.
図１ａ及び図１ｂを参照すると、本発明の第１実施例に係るプリント回路基板１００は、第１絶縁層１０と、第２絶縁層２０と、コイルパターン４０と、磁性コア５０と、を含み、磁性コア５０は、第１支持層Ｓ１、第１磁性層Ｍ１及び第２磁性層Ｍ２を含む。
Referring to FIGS. 1a and 1b, a printed
第１絶縁層１０は、第２絶縁層２０よりも剛性が高い。すなわち、第１絶縁層１０は本実施例に係るプリント回路基板１００が属する分野で通常的に使用可能なコア絶縁層であってもよく、第２絶縁層２０はコア絶縁層にＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄｕｐ Ｆｉｌｍ）等を積層して形成されるビルドアップ絶縁層であってもよい。
The first insulating
第１絶縁層１０は、ガラス繊維またはグラスクロスが絶縁樹脂に含浸されたプリプレグであってもよい。第２絶縁層２０は、絶縁樹脂で構成されてもよく、絶縁樹脂にシリカ等の無機フィラーが含有されたものであってもよい。
貫通ホールＣは、第１絶縁層１０を貫通する。貫通ホールＣには磁性コア５０が配置される。
The first insulating
The through hole C penetrates the first insulating
本実施例に係るプリント回路基板１００においては、第１絶縁層１０に貫通ホールＣを形成し、その後、貫通ホールＣに磁性コア５０が埋め込まれるように配置されることで、絶縁層上に磁性コアが配置された従来技術に比べて基板の損傷を最小化することができる。
In the printed
コイルパターンが磁性コアの周りに巻線される従来の薄膜インダクターの構造は、磁性薄膜が形成された絶縁層において磁性薄膜の一部がエッチングされて形成されるため、エッチングの過程で絶縁層がフッ化水素酸または窒酸等の強酸により損傷を受けることがある。 The structure of a conventional thin film inductor in which a coil pattern is wound around a magnetic core is formed by etching a part of the magnetic thin film in the insulating layer on which the magnetic thin film is formed, so the insulating layer is etched during the etching process. May be damaged by strong acids such as hydrofluoric acid or nitric acid.
本実施例に係るプリント回路基板１００は、基板形成工程とは別の工程を経て形成された磁性コア５０を第１絶縁層１０の貫通ホールＣ内に配置する。すなわち、本実施例に係るプリント回路基板１００は、第１絶縁層１０に磁性コア５０を直接的に形成することではない。
In the printed
したがって、本実施例に係るプリント回路基板１００は、絶縁層に磁性コアを形成することにより発生する上述の問題点が発生しない。また、本実施例に係るプリント回路基板１００は、磁性コアを形成する際に必要なスパッタリング装備のターゲットサイズ等に影響を受けず、磁性コアが内蔵されたプリント回路基板を形成することができる。
Therefore, the printed
本発明の一実施例に係る磁性コア５０は、第１支持層Ｓ１と、第１支持層Ｓ１の一面及び他面にそれぞれ形成される第１磁性層Ｍ１と第２磁性層Ｍ２とを含むことができる。
The
磁性コア５０は、厚さの厚いほど透磁率が向上され、磁束が強化してプリント回路基板の性能を向上させることができる。ただし、磁性コア５０を一定の厚さ以上形成することは、樹脂との接着力問題等の理由で好ましくない。
The thicker the
したがって、本実施例に適用する磁性コア５０は、第１支持層Ｓ１の一面には第１磁性層Ｍ１を形成し、第１支持層Ｓ１の他面には、第２磁性層Ｍ２を形成することにより、磁性コア５０に含まれる磁性層の厚さをより厚く形成することができる。
Therefore, in the
具体的に、第１支持層Ｓ１の一面に形成できる第１磁性層Ｍ１の厚さを最大限の高さに形成し、その後、同じ方式により第１支持層Ｓ１の他面に第２磁性層Ｍ２の厚さを最大の高さに形成すれば、第１支持層Ｓ１の両面に磁性層を形成することができ、これにより、磁性コア５０に形成される磁性層の厚さをより厚く形成することができる。
一方、第１支持層Ｓ１の厚さは、第１磁性層Ｍ１の厚さ及び第２磁性層Ｍ２の厚さ、第１絶縁層１０の高さ等を考慮して異ならせて形成することができる。
Specifically, the first magnetic layer M1 that can be formed on one surface of the first support layer S1 is formed to the maximum thickness, and then the second magnetic layer M1 is formed on the other surface of the first support layer S1 using the same method. By forming the thickness M2 to the maximum height, magnetic layers can be formed on both sides of the first support layer S1, and thereby the thickness of the magnetic layer formed in the
On the other hand, the thickness of the first support layer S1 may be formed to be different taking into account the thickness of the first magnetic layer M1, the thickness of the second magnetic layer M2, the height of the first insulating
第１支持層Ｓ１としては、ウェハー基板、ＣＣＬにおいてＣｕ・ｆｏｉｌのエッチングされたｕｎｃｌａｄ基板、ポリイミド基板、ＢＴレジン基板、熱硬化性ポリフェニレンエテル基板、ガラスエポキシ基板、ポリエステル基板等を用いることができる。 As the first support layer S1, a wafer substrate, a Cu foil etched unclad substrate in CCL, a polyimide substrate, a BT resin substrate, a thermosetting polyphenylene ether substrate, a glass epoxy substrate, a polyester substrate, etc. can be used.
第１磁性層Ｍ１及び第２磁性層Ｍ２を構成する物質は、Ｎｉ系フェライト、Ｎｉ－Ｚｎ系フェライト、Ｎｉ－Ｚｎ－Ｃｕ系フェライトからなる群より選択される少なくともいずれか１種の磁性材料で構成されることができる。
本実施例に係るプリント回路基板１００は、第２絶縁層２０の一面及び他面に形成され、磁性コアの周りを巻線するコイルパターン４０を含む。
The substance constituting the first magnetic layer M1 and the second magnetic layer M2 is at least one magnetic material selected from the group consisting of Ni-based ferrite, Ni-Zn-based ferrite, and Ni-Zn-Cu-based ferrite. Can be configured.
The printed
図１ａ及び図１ｂを参照すると、コイルパターン４０は、第２絶縁層２０の一面及び他面に複数個が離隔して形成される第１導体パターン４１と、第１導体パターン４１を相互接続するために第１絶縁層１０及び第２絶縁層２０を貫通するコイルビア４２とを含む。
Referring to FIGS. 1a and 1b, the
図１ｂに示すように、第１導体パターン４１は、第２絶縁層２０の一面に複数形成され、同じく第２絶縁層２０の他面に形成された後に、コイルビア４２により接続されることにより、磁性コア５０がコイルパターン４０により巻線された形態を具現することができる。
したがって、コイルパターン４０をより微細に形成し、第１導体パターン４１をより多く形成することで、透磁率を改善することができる。
As shown in FIG. 1b, a plurality of
Therefore, by forming the
さらに、本実施例に係るプリント回路基板１００は、第１導体パターン４１を保護しながら第１導体パターン４１と電子素子との電気的接続を可能とするために開口部を含むソルダーレジスト層７０をさらに含むことができる。
Further, the printed
一方、本実施例に係るプリント回路基板１００に挿入される磁性コア５０は、支持層Ｓ１の一面にのみ磁性層Ｍ１を形成することも可能であり、磁性層が両面積層される例に限定されることはない。
On the other hand, the
（第２実施例）
図２は、本発明の第２実施例に係るプリント回路基板の断面を概略的に示す図である。本発明の第 ２実施例に係るプリント回路基板を説明するに当たって、第１実施例と重複する部分の説明は省略する。
(Second example)
FIG. 2 is a diagram schematically showing a cross section of a printed circuit board according to a second embodiment of the present invention. In describing the printed circuit board according to the second embodiment of the present invention, explanations of parts that overlap with those of the first embodiment will be omitted.
図２を参照すると、本実施例に係るプリント回路基板２００に挿入された磁性コア５０は、第１磁性層Ｍ１と、第１支持層Ｓ１と、第２磁性層Ｍ２と、第２支持層Ｓ２と、第３磁性層Ｍ３とを含むことができる。
Referring to FIG. 2, the
本実施例に適用する磁性コア５０は、隣接する磁性層Ｍ１、Ｍ２、Ｍ３間に支持層Ｓ１、Ｓ２が形成される。すなわち、第１磁性層Ｍ１と第２磁性層Ｍ２との間に第１支持層Ｓ１が形成され、第２磁性層Ｍ２と第３磁性層Ｍ３との間に第２支持層Ｓ２が形成される。
In the
磁性コア５０に形成された磁性層の数を増やしながら磁性コア５０の全体の厚さを低減するために、第１支持層Ｓ１及び第２支持層Ｓ２を薄型の接着物質で形成することができる。
第１磁性層Ｍ１、第２磁性層Ｍ２及び第３磁性層Ｍ３は、マグネチックリボンで形成することができる。
In order to reduce the overall thickness of the
The first magnetic layer M1, the second magnetic layer M2, and the third magnetic layer M3 can be formed of magnetic ribbons.
マグネチックリボンは、数百ｍｍの幅と数十μｍの大きさの磁性物質である。ただし、マグネチックリボンは、上記の大きさに制限されることはない。マグネチックリボンは、加工性を考慮して合金を含むことができる。例えば、高い磁気的性質及び高い靭性を有するコバルト合金マグネチックリボンを用いることができる。 A magnetic ribbon is a magnetic material with a width of several hundred mm and a size of several tens of micrometers. However, the magnetic ribbon is not limited to the above size. The magnetic ribbon may include an alloy in consideration of processability. For example, a cobalt alloy magnetic ribbon with high magnetic properties and high toughness can be used.
磁性コア５０がマグネチックリボンを積層して形成されることにより、本実施例に係るプリント回路基板２００は、内部に複数層で形成された磁性コア５０を内蔵することができる。
Since the
（第３実施例）
図３は、本発明の第３実施例に係るプリント回路基板の断面を概略的に示す図である。
図３を参照すると、本実施例に係るプリント回路基板３００は、第１絶縁層１０の一面または他面に第２導体パターン６１を形成することができる。
(Third example)
FIG. 3 is a diagram schematically showing a cross section of a printed circuit board according to a third embodiment of the present invention.
Referring to FIG. 3, in the printed
また、図面には図示していないが、第１絶縁層１０の一面に形成される第２導体パターン６１と、第１絶縁層１０の他面に形成される第２導体パターン６１とを接続するためのビアをさらに形成することができる。
Although not shown in the drawings, the
（第４実施例）
図４は、本発明の第４実施例に係るプリント回路基板の断面を概略的に示す図である。
図４を参照すると、本実施例に係るプリント回路基板４００は、第２絶縁層２０上に第３絶縁層３０を形成でき、第３絶縁層３０には第３導体パターン６２を形成することができる。
第３導体パターン６２は、シグナルパターン、パワーパターンまたはグラウンドパターンであってもよい。
(Fourth example)
FIG. 4 is a diagram schematically showing a cross section of a printed circuit board according to a fourth embodiment of the present invention.
Referring to FIG. 4, in the printed
The
本実施例に係るプリント回路基板４００は、本発明の第１実施例から第３実施例に係るプリント回路基板１００、２００、３００と比べると、追加にビルドアップをさらに形成して、多様な機能を実現する導体パターンを形成することができる。
Compared to the printed
図４には、第３絶縁層３０及び第３導体パターン６２がそれぞれ１つであることが示されているが、これは例示に過ぎない。すなわち、第３絶縁層３０及び第３導体パターン６２の数は、図４とは異なって、２つ以上に形成することができる。
Although FIG. 4 shows that there is one third insulating
（第５実施例及び第６実施例）
図５は、本発明の第５実施例に係るプリント回路基板の断面を概略的に示す図である。
図５を参照すると、本実施例に係るプリント回路基板５００は、下部絶縁層１３と、磁性コア５０と、上部絶縁層１４と、コイルパターン４０とを含む。
(Fifth Example and Sixth Example)
FIG. 5 is a diagram schematically showing a cross section of a printed circuit board according to a fifth embodiment of the present invention.
Referring to FIG. 5, a printed
本実施例に係るプリント回路基板５００は、第１実施例に係るプリント回路基板１００と比べて、下部絶縁層１３、上部絶縁層１４及び磁性コア５０の間の結合関係が異なっており、これを中心に説明する。
The printed
下部絶縁層１３及び上部絶縁層１４は、プリプレグまたはビルドアップフィルム等を用いて形成することができる。すなわち、下部絶縁層１３及び上部絶縁層１４は、絶縁樹脂にガラス繊維または無機フィラー等が含有されたものにより形成することができる。
The lower insulating
絶縁樹脂は、エポキシ樹脂等の熱硬化性絶縁樹脂であってもよいが、これに制限されることはない。すなわち、絶縁樹脂は、光硬化性絶縁樹脂または熱可塑性絶縁樹脂であってもよい。
磁性コア５０は、下部絶縁層１３に埋め込まれ、一面が下部絶縁層の一面から露出される。
上部絶縁層１４は、下部絶縁層１３の一面及び磁性コア５０の一面をカバーするように上部絶縁層及び磁性コアに形成される。
The insulating resin may be a thermosetting insulating resin such as an epoxy resin, but is not limited thereto. That is, the insulating resin may be a photocurable insulating resin or a thermoplastic insulating resin.
The
The upper insulating
図６は、本発明の第６実施例に係るプリント回路基板の断面を概略的に示す図である。
ここで、磁性コア５０は、第１支持層Ｓ１及び第１支持層Ｓ１の一面に積層される第１磁性層Ｍ１の構造を有することができる。
FIG. 6 is a diagram schematically showing a cross section of a printed circuit board according to a sixth embodiment of the present invention.
Here, the
（第７実施例）
図７は、本発明の第７実施例に係るプリント回路基板の断面を概略的に示す図である。
図７を参照すると、本実施例に係るプリント回路基板７００は、外部絶縁層１５と、内部絶縁層１６と、磁性コア５０と、コイルパターン４０とを含む。
(Seventh Example)
FIG. 7 is a diagram schematically showing a cross section of a printed circuit board according to a seventh embodiment of the present invention.
Referring to FIG. 7, a printed
本実施例に係るプリント回路基板７００を、第１実施例から第５実施例に係るプリント回路基板と比べると、絶縁層１５、１６及びコイルパターン４０が異なっており、以下ではこれを中心に説明する。
When the printed
外部絶縁層１５は、それぞれの一面が対向して互いに積層される。すなわち、外部絶縁層１５は、内部絶縁層１６の両面にそれぞれの一面が接触する形態で形成される。これにより、外部絶縁層１５のそれぞれの一面は互いに対向する。
コイルパターン４０は、磁性コア５０を取り囲むように外部絶縁層１５及び内部絶縁層１６に形成される。
The outer insulating
The
ここで、コイルパターン４０は、外部絶縁層１５の他面にそれぞれ形成される第１導体パターン４１と、第１導体パターン４１が互いに接続されるように外部絶縁層１５及び内部絶縁層１６を貫通する接続部４５とを含む。
Here, the
接続部４５は、それぞれ外部絶縁層１５を貫通して第１導体パターン４１に接続されるコイルビア４２と、内部絶縁層１６を貫通してコイルビア４２を互いに接続させるメタルバンプ４６とを含む。
The connecting
（プリント回路基板の製造方法）
以下では、本発明の実施例に係るプリント回路基板の製造方法を図面を参照して説明する。
(Manufacturing method of printed circuit board)
Hereinafter, a method for manufacturing a printed circuit board according to an embodiment of the present invention will be described with reference to the drawings.
（第１実施例）
図８ａから図８ｍは、本発明の第１実施例に係るプリント回路基板の製造方法を示す図である。
図８ａを参照すると、本実施例に係るプリント回路基板の製造方法は、第１絶縁層１０を準備する段階を含む。
(First example)
8a to 8m are diagrams illustrating a method of manufacturing a printed circuit board according to a first embodiment of the present invention.
Referring to FIG. 8a, the method for manufacturing a printed circuit board according to the present embodiment includes preparing a first insulating
第１絶縁層１０は、ＣＣＬ基板においてＣｕ・ｆｏｉｌがエッチングされた基板またはポリイミド基板、ポリエステル基板、ＢＴレジン基板、ガラスエポキシ基板、熱硬化性ポリフェニレンエテル基板等絶縁性材質で形成された層であって、その材質に制限はない。
The first insulating
図８ｂを参照すると、本実施例に係るプリント回路基板の製造方法は、第１絶縁層１０にコイルパターン４０を形成する段階を含むことができる。
コイルパターン４０を形成する段階は、コイルビア４２を形成する段階と、第１導体パターン４１を形成する段階とを含むことができる。
Referring to FIG. 8b, the method for manufacturing a printed circuit board according to the present embodiment may include forming a
Forming the
コイルパターン４０を形成する段階は、ＳＡＰ（Ｓｅｍｉ－Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ－Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）またはサブトラックティブ法（Ｓｕｂｒａｃｔｉｖｅ）等プリント回路基板分野で使用される通常の導体パターン形成方法を用いることができる。
The step of forming the
図８ｃを参照すると、本実施例に係るプリント回路基板の製造方法は、貫通ホールＣを形成する段階を含むことができる。 Referring to FIG. 8c, the method for manufacturing a printed circuit board according to the present embodiment may include forming a through hole C. Referring to FIG.
貫通ホールＣは、第１絶縁層１０を貫通して形成することができる。第１絶縁層１０は、第１絶縁層１０上に積層される他の絶縁層よりも剛性の高いコア絶縁層が好ましい。
The through hole C can be formed to penetrate the first insulating
貫通ホールＣを形成する方法は、ＹＡＧレーザー、ＣＯ２レーザー等レーザードリリングを用いる方法、ＣＮＣドリル等の機械ドリリング工程を用いる方法等があり、形成方法に制限はない。 The method for forming the through hole C includes a method using laser drilling such as a YAG laser or a CO 2 laser, and a method using a mechanical drilling process such as a CNC drill, and there is no restriction on the method for forming it.
図８ｄを参照すると、本実施例に係るプリント回路基板の製造方法は、貫通ホールＣが形成された第１絶縁層１０の一面に接着層ｔを形成する段階を含むことができる。
接着層ｔとしては、貫通ホールＣに磁性コア５０が強固に付着するように接着性テープまたは接着性フィルムを用いることができる。
Referring to FIG. 8d, the method for manufacturing a printed circuit board according to the present embodiment may include forming an adhesive layer t on one surface of the first insulating
As the adhesive layer t, an adhesive tape or an adhesive film can be used so that the
図８ｅを参照すると、本実施例に係るプリント回路基板の製造方法は、貫通ホールＣ内に磁性コア５０を配置する段階を含むことができる。
磁性コア５０は、接着層ｔにより貫通ホールＣ内に固定されることができる。
Referring to FIG. 8e, the method for manufacturing a printed circuit board according to the present embodiment may include the step of disposing a
The
図８ｆを参照すると、本実施例に係るプリント回路基板の製造方法は、第１絶縁層１０の他面上に第２絶縁層２０を形成する段階を含むことができる。
Referring to FIG. 8F, the method for manufacturing a printed circuit board according to the present embodiment may include forming a second insulating
第２絶縁層２０は、第１絶縁層１０及び磁性コア５０上に形成され、磁性コア５０とコイルパターン４０との間の電気的絶縁を可能とする。また、第２絶縁層２０は、第１絶縁層１０に形成された貫通ホールＣと磁性コア５０との間の空間にも充填されることができる。第２絶縁層２０が貫通ホールＣと磁性コア５０との間の空間に充填されることにより、磁性コア５０は、接着層ｔが除去された後にも貫通ホールＣに固定されることができる。
The second insulating
一方、図８ｆには、第２絶縁層２０となる絶縁フィルムの一面に銅箔が形成されたＲＣＣ（Ｒｅｓｉｎ Ｃｏａｔｅｄ Ｃｏｐｐｅｒ）を用いて第２絶縁層２０を形成することが示されているが、これは例示に過ぎない。絶縁フィルムのみを第１絶縁層１０に積層した場合は、図８ｆとは異なって、第２絶縁層２０上には銅箔または金属箔が形成されないことになる。
On the other hand, FIG. 8f shows that the second insulating
図８ｇを参照すると、本実施例に係るプリント回路基板の製造方法は、接着層ｔを除去する段階を含むことができる。
接着層の除去を容易にするために、剥離が容易である接着性テープまたは接着性フィルム等を用いることができる。
Referring to FIG. 8g, the method for manufacturing a printed circuit board according to this embodiment may include removing the adhesive layer t.
In order to facilitate the removal of the adhesive layer, an easily peelable adhesive tape, adhesive film, or the like can be used.
図８ｈを参照すると、本実施例に係るプリント回路基板の製造方法は、第１絶縁層１０の他面に第２絶縁層２０を積層する段階を含むことができる。
Referring to FIG. 8h, the method for manufacturing a printed circuit board according to this embodiment may include stacking a second insulating
図８ｉを参照すると、本実施例に係るプリント回路基板の製造方法は、第２絶縁層２０にビアホールＶＨ'を形成する段階を含むことができる。
Referring to FIG. 8i, the method for manufacturing a printed circuit board according to the present embodiment may include forming a via hole VH′ in the second insulating
ビアホールＶＨ'は、ＹＡＧレーザー及び／またはＣＯ２レーザー等のレーザードリリングにより形成してもよく、またはＣＮＣドリル等の機械ドリリングにより形成してもよい。または、第２絶縁層２０が感光性絶縁層である場合は、ビアホールＶＨ'は、フォトリソグラフィ工程により形成してもよい。
The via hole VH' may be formed by laser drilling such as a YAG laser and/or CO 2 laser, or by mechanical drilling such as a CNC drill. Alternatively, when the second insulating
図８ｊを参照すると、本実施例に係るプリント回路基板の製造方法は、シード層４３を形成する段階を含むことができる。
Referring to FIG. 8j, the method for manufacturing a printed circuit board according to this embodiment may include forming a
シード層４３は、無電解銅メッキ工程により形成することができる。シード層４３を形成する前に、第２絶縁層２０との接着力の向上のために第２絶縁層２０上には粗度を形成してもよい。
The
図８ｋ及び図８ｌを参照すると、本実施例に係るプリント回路基板の製造方法は、コイルパターン４０を形成する段階を含むことができる。
Referring to FIGS. 8k and 8l, the method for manufacturing a printed circuit board according to the present embodiment may include forming a
先ず、図８ｋに示すように、パターニングされたドライフィルム等の感光性フィルムＤＦを第２絶縁層２０に形成する。パターニングされたドライフィルム４５は、ドライフィルムを第２絶縁層２０の全面に形成した後にフォトリソグラフィ工程を用いて形成することができる。ここでパターニングされたドライフィルム４５は、第２絶縁層２０においてコイルパターン４０が形成される部分を露出させる。
First, as shown in FIG. 8k, a photosensitive film DF such as a patterned dry film is formed on the second insulating
次に、図８ｌに示すように、コイルパターン４０を形成した後に、パターニングされたドライフィルムＤＦを除去する。
Next, as shown in FIG. 8l, after forming the
コイルパターン４０は、電解メッキにより形成することができる。この場合、上述のパターニングされたドライフィルムは、メッキレジストになる。電解メッキの際に、上述のシード層が給電層として機能する。
The
そして、図８ｍを参照すると、本実施例に係るプリント回路基板の製造方法は、ソルダーレジスト７０を形成する段階を含むことができる。ソルダーレジスト７０には、コイルパターン４０の一部を露出させる開口部が形成される。
Referring to FIG. 8m, the method for manufacturing a printed circuit board according to the present embodiment may include forming a solder resist 70. Referring to FIG. An opening that exposes a portion of the
このような本実施例に係るプリント回路基板の製造方法により、上述した本発明の第１実施例に係るプリント回路基板を製造することができる。 By the method of manufacturing a printed circuit board according to this embodiment, it is possible to manufacture the printed circuit board according to the first embodiment of the present invention described above.
（磁性コアの製造方法）
以下では、本実施例に係るプリント回路基板の製造方法に適用される磁性コアの製造方法を説明する。
図９ａから図９ｅは、一実施例に係る磁性コアの製造方法を示す図である。
(Method for manufacturing magnetic core)
Below, a method for manufacturing a magnetic core applied to the method for manufacturing a printed circuit board according to this embodiment will be described.
9a to 9e are diagrams illustrating a method of manufacturing a magnetic core according to one embodiment.
図９ａを参照すると、一実施例に係る磁性コア５０の製造方法は、第１支持層Ｓ１を準備する段階を含むことができる。
Referring to FIG. 9a, a method for manufacturing a
図９ｂを参照すると、一実施例に係る磁性コア５０の製造方法は、第１支持層Ｓ１の一面に第１磁性層Ｍ１を形成する段階を含むことができる。
Referring to FIG. 9b, the method for manufacturing the
図９ｃを参照すると、一実施例に係る磁性コア５０の製造方法は、第１支持層Ｓ１の他面に第２磁性層Ｍ２を形成する段階を含むことができる。
Referring to FIG. 9c, the method for manufacturing the
図９ｄ及び図９ｅを参照すると、一実施例に係る磁性コア５０の製造方法は、第１磁性層Ｍ１及び第２磁性層Ｍ２が両面に積層されている第１支持層Ｓ１を一定の大きさに切断する段階を含むことができる。
Referring to FIGS. 9d and 9e, the method for manufacturing the
図１０ａから図１０ｃは、他の実施例に係る磁性コアの製造方法を示す図である。
図１０ａを参照すると、他の実施例に係る磁性コアの製造方法は、第１磁性層Ｍ１、第１支持層Ｓ１、第２磁性層Ｍ２、第２支持層Ｓ２及び第３磁性層Ｍ３を準備する段階を含むことができる。
10a to 10c are diagrams showing a method of manufacturing a magnetic core according to another embodiment.
Referring to FIG. 10a, the method for manufacturing a magnetic core according to another embodiment includes preparing a first magnetic layer M1, a first support layer S1, a second magnetic layer M2, a second support layer S2, and a third magnetic layer M3. The process may include the steps of:
次に、図１０ｂ及び図１０ｃを参照すると、他の実施例に係る磁性コアの製造方法は、第１磁性層Ｍ１、第１支持層Ｓ１、第２磁性層Ｍ２、第２支持層Ｓ２及び第３磁性層Ｍ３を順次積層した後、所定の大きさに切断する段階を含むことができる。 Next, referring to FIGS. 10b and 10c, a method for manufacturing a magnetic core according to another embodiment includes a first magnetic layer M1, a first support layer S1, a second magnetic layer M2, a second support layer S2, and a second magnetic core. The method may include a step of sequentially stacking the three magnetic layers M3 and then cutting them into a predetermined size.
ただし、上記の磁性層及び支持層を積層するに当たって、必ずしも順次積層される必要はない。
所定の大きさに切断する段階において、所定の大きさとは、貫通ホールＣ内に挿入できる大きさであって、プリント回路基板の性能等を考慮して決定すればよい。
However, when laminating the above-mentioned magnetic layer and supporting layer, it is not necessarily necessary that they be laminated one after another.
In the step of cutting into a predetermined size, the predetermined size is a size that can be inserted into the through hole C, and may be determined by taking into consideration the performance of the printed circuit board.
したがって、本発明の一実施例に係る磁性コアは、支持層に磁性層が形成された後に、必要とする大きさに切断して使用するので、エッチングにより磁性層を除去する必要がない。 Therefore, in the magnetic core according to one embodiment of the present invention, after the magnetic layer is formed on the support layer, it is cut into a required size and used, so there is no need to remove the magnetic layer by etching.
（第２実施例及び変形例等）
図１１ａから図１１ｏは、本発明の第２実施例に係るプリント回路基板の製造方法及び変形例等を示す図である。
先ず、図１１ａに示すように、キャリア９０を準備する。
(Second embodiment and modified examples, etc.)
FIGS. 11a to 11o are diagrams illustrating a method of manufacturing a printed circuit board according to a second embodiment of the present invention, and modifications thereof.
First, as shown in FIG. 11a, a
キャリア９０は、支持部９１の両面に第１金属箔９２及び第２金属箔９３がそれぞれ形成された構造を有することができる。支持部９１は、プリプレグであってもよいが、これに制限されることはない。第１金属箔９２及び第２金属箔９３は、互いに同じ材質で形成されてもよく、互いに異なる材質で形成されてもよい。例として、第１金属箔９２及び第２金属箔９３をすべて銅で形成することができる。
キャリア９０の両面に同じ工程を行い、２つのプリント回路基板を同時に製造できるが、これに制限されることはない。
The
The same process can be performed on both sides of the
次に、図１１ｂに示すように、第２金属箔９３上に第１導体パターン４１を形成する。
本実施例の場合、第１導体パターン４１はダミーパターンＤを含む。ダミーパターンＤは、後続する工程で除去され、ダミーパターンＤがあった位置に磁性コア５０が配置されるか、形成されることができる。
Next, as shown in FIG. 11b, a
In this embodiment, the
第１導体パターン４１は、上述した第２金属箔９３を給電層にして電解メッキにより形成することができる。ただし、これは例示に過ぎず、第１導体パターン４１は、サブトラックティブ法により形成することもできる。
The
次に、図１１ｃに示すように、下部絶縁層１３を形成する。下部絶縁層１３は、ＲＣＣを用いて形成できるが、これに制限されない。絶縁フィルムのみでキャリア９０に下部絶縁層１３を形成する場合は、図１１ｃと異なって、下部絶縁層１３上に金属箔が形成されない。
Next, as shown in FIG. 11c, a lower insulating
次に、図１１ｄに示すように、下部絶縁層１３にコイルビア４２及び第１導体パターン４１を形成する。コイルビア及び第１導体パターン４１は、下部絶縁層１３にビアホールを加工し、その後、シード層の形成及び電解メッキにより形成することができる。
Next, as shown in FIG. 11d, a coil via 42 and a
次に、図１１ｅに示すように、キャリア９０から下部絶縁層１３を分離する。このとき、キャリア９０の第１金属箔９２と第２金属箔９３との間の界面で分離が起こることができる。これにより、下部絶縁層１３には第２金属箔９３が付着された状態であることになる。この場合、下部絶縁層１３に付着された第２金属箔９３は、フラッシュエッチング等により下部絶縁層１３から除去することができる。
Next, as shown in FIG. 11e, the lower insulating
次に、図１１ｆ及び図１１ｇに示すように、下部絶縁層１３の両面にレジスト８０を形成する。 レジスト８０は、ドライフィルム等の感光性フィルムを下部絶縁層１３の両面に積層して形成することができる。レジスト８０は、フォトリソグラフィ工程により下部絶縁層１３に埋め込まれたダミーパターンＤを露出させる開口が形成される。
Next, as shown in FIGS. 11f and 11g, resists 80 are formed on both sides of the lower insulating
次に、図１１ｈに示すように、ダミーパターンＤを除去する。ダミーパターンＤが銅で形成された場合は、ダミーパターンＤを、レジスト８０の開口から流入される銅エッチング液により除去することができる。本段階において、レジスト８０はエッチングレジストとして機能する。 Next, as shown in FIG. 11h, the dummy pattern D is removed. When the dummy pattern D is formed of copper, the dummy pattern D can be removed by a copper etching solution flowing from the opening of the resist 80. At this stage, the resist 80 functions as an etching resist.
次に、図１１ｉに示すように、磁性コア５０を形成する。磁性コア５０は、スパッタリング等の薄膜工程により形成することができる。レジスト８０により磁性コア５０は、下部絶縁層１３においてダミーパターンＤの除去された位置にのみ形成されることができる。
Next, as shown in FIG. 11i, a
次に、図１１ｊに示すように、レジスト８０を除去する。レジスト８０は、剥離液を用いて下部絶縁層１３から除去することができる。
Next, as shown in FIG. 11j, the resist 80 is removed. The resist 80 can be removed from the lower insulating
次に、図１１ｋに示すように、下部絶縁層１３に上部絶縁層１４を形成する。上部絶縁層１４の形成時にＲＣＣを用いることができるが、これに限定されない。
Next, as shown in FIG. 11k, an upper insulating
次に、図１１l及び１１ｍに示すように、上部絶縁層１４にコイルパターン４０を形成し、その後に上部絶縁層１４及び下部絶縁層１３にソルダーレジスト７０を形成する。
このような本実施例に係るプリント回路基板の製造方法により上述した本発明の第５実施例に係るプリント回路基板を製造することができる。
Next, as shown in FIGS. 11l and 11m, a
The printed circuit board according to the fifth embodiment of the present invention described above can be manufactured by the method for manufacturing a printed circuit board according to this embodiment.
図１１ｎ及び図１１ｏは、本実施例の変形例に関するもので、具体的には、磁性コア５０の他の形態を示すものであって、それぞれ図１１ｊに対応する。
FIGS. 11n and 11o relate to a modification of this embodiment, and specifically show other forms of the
（第３実施例）
図１２ａから図１２ｏは、本発明の第３実施例に係るプリント回路基板の製造方法を示す図である。
(Third example)
12a to 12o are diagrams illustrating a method for manufacturing a printed circuit board according to a third embodiment of the present invention.
本実施例の場合は、上述の第２実施例に係るプリント回路基板の製造方法とは異なって、キャリア９０の両面に互いに異なる単位基板を形成する。また、本実施例の場合は、上述した第１及び第２実施例に係るプリント回路基板の製造方法とは異なって、順次積層工法ではなく、一括積層工法を用いる。
In the case of this embodiment, different unit boards are formed on both sides of the
本実施例では、キャリアを用いて第１単位基板の前駆体及び第２単位基板の前駆体を形成する段階と、第１単位基板と第２単位基板とを形成する段階と、第１単位基板と第２単位基板とを一括積層する段階とで大きく分けられる。 In this embodiment, the steps include forming a precursor of a first unit substrate and a precursor of a second unit substrate using a carrier, a step of forming a first unit substrate and a second unit substrate, and a step of forming a first unit substrate and a second unit substrate. and the step of collectively laminating the second unit substrate.
（第１単位基板前駆体及び第２単位基板前駆体を形成する段階）
先ず、図１２ａに示すように、キャリア９０を準備する。
(Step of forming a first unit substrate precursor and a second unit substrate precursor)
First, as shown in FIG. 12a, a
その後、図１２ｂに示すように、キャリア９０の上面に第１単位基板の第１導体パターン４１と、キャリア９０の下面に第２単位基板の第１導体パターン４１とを形成する。ここで、キャリア９０の下面の第１導体パターン４１はダミーパターンＤを含む。
Thereafter, as shown in FIG. 12B, the
次に、図１２ｃに示すように、キャリア９０の両面にそれぞれ外部絶縁層１５を形成する。外部絶縁層１５は、図１２ｃに示すように、ＲＣＣで形成することができる。ただし、外部絶縁層１５を絶縁フィルムのみで形成する場合は、図１２ｃと異なって、外部絶縁層１５の上面には金属箔が形成されない。
Next, as shown in FIG. 12c, external insulating
次に、図１２ｄに示すように、外部絶縁層１５に第１導体パターン及びコイルビア４２を形成する。
次に、図１２ｅに示すように、キャリア９０から上部の外部絶縁層１５と下部の外部絶縁層１５とを分離する。上部の外部絶縁層１５は、第１単位基板の前駆体であり、下部の外部絶縁層１５は、第２単位基板の前駆体である。
Next, as shown in FIG. 12d, a first conductor pattern and a coil via 42 are formed on the outer insulating
Next, as shown in FIG. 12e, the upper external insulating
（第１単位基板及び第２単位基板を形成する段階）
第１単位基板の製造方法を説明する。
先ず、図１２ｆに示すように、図１２ｅの上部に位置した第１単位基板の前駆体に内部絶縁層１６を形成する。具体的に、第１単位基板の外部絶縁層１５の一面に内部絶縁層１６を形成する。
内部絶縁層１６は、感光性絶縁層であってもよいが、これに限定されない。
(Step of forming a first unit substrate and a second unit substrate)
A method for manufacturing the first unit substrate will be explained.
First, as shown in FIG. 12F, an internal insulating
The internal insulating
次に、図１２ｇに示すように、内部絶縁層１６にメタルバンプ４６を形成するための開口を形成する。開口は、レーザードリリングまたは機械式ドリリングにより形成することができる。内部絶縁層１６が感光性絶縁層である場合は、開口は、内部絶縁層１６にフォトリソグラフィ工程を適用して形成することができる。
Next, as shown in FIG. 12g, openings for forming
次に、図１２ｈに示すように、開口にメタルバンプ４６及び接続層４７を形成する。メタルバンプ４６は、電解メッキにより形成することができる。接続層４７は、メタルバンプ４６の溶融点よりも低い溶融点を有する材質で形成することができる。例として、メタルバンプ４６が銅で形成された場合は、接続層４７は、錫を含むソルダーで形成することができる。接続層は、電解メッキまたはペースト塗布方式により形成することができる。
Next, as shown in FIG. 12h, metal bumps 46 and connection layers 47 are formed in the openings. The
以下では、第２単位基板の製造方法を説明する。
先ず、図１２ｉ及び図１２ｊに示すように、図１２ｅの下部に位置した第２単位基板の前駆体の両面にレジスト８０を形成する。レジスト８０は、ドライフィルム等の感光性フィルムを外部絶縁層１５の両面に積層して形成することができる。レジスト８０には、フォトリソグラフィ工程により外部絶縁層１５に埋め込まれたダミーパターンＤを露出させる開口が形成される。
Below, a method for manufacturing the second unit substrate will be described.
First, as shown in FIGS. 12i and 12j, a resist 80 is formed on both sides of the precursor of the second unit substrate located at the bottom of FIG. 12e. The resist 80 can be formed by laminating photosensitive films such as dry films on both sides of the external insulating
次に、図１２ｋに示すように、ダミーパターンＤを除去する。ダミーパターンＤが銅で形成された場合は、ダミーパターンＤは、レジスト８０の開口から流入される銅エッチング液により除去することができる。本段階において、レジスト８０はエッチングレジストとして機能する。 Next, as shown in FIG. 12k, the dummy pattern D is removed. If the dummy pattern D is made of copper, the dummy pattern D can be removed by a copper etching solution flowing through the opening of the resist 80. At this stage, the resist 80 functions as an etching resist.
次に、図１２ｌに示すように、磁性コア５０を形成する。磁性コア５０は、スパッタリング等の薄膜工程により形成することができる。レジスト８０により磁性コア５０は、外部絶縁層１５においてダミーパターンＤの除去された位置にのみ形成されることができる。
次に、図１２ｍに示すように、レジスト８０を除去する。レジスト８０は、剥離液を用いて外部絶縁層１５から除去することができる。
Next, as shown in FIG. 12l, a
Next, as shown in FIG. 12m, the resist 80 is removed. Resist 80 can be removed from outer insulating
（第１単位基板及び第２単位基板を一括積層する段階）
図１２ｎに示すように、第１単位基板及び第２単位基板を互いに位置合わせする。このとき、第１単位基板及び第２単位基板は、それぞれに形成された基準ホール等を用いて位置合わせすることができる。
(Step of laminating the first unit substrate and the second unit substrate at once)
As shown in FIG. 12n, the first unit substrate and the second unit substrate are aligned with each other. At this time, the first unit substrate and the second unit substrate can be aligned using reference holes formed in each.
その後、第１単位基板及び第２単位基板を加圧及び加熱する。このとき、接続層４７の溶融点よりも高い温度で一括積層を行うことができる。
このように、本実施例に係るプリント回路基板の製造方法により本発明の第７実施例に係るプリント回路基板を製造することができる。
Thereafter, the first unit substrate and the second unit substrate are pressurized and heated. At this time, batch lamination can be performed at a temperature higher than the melting point of the
As described above, the printed circuit board according to the seventh embodiment of the present invention can be manufactured by the method for manufacturing a printed circuit board according to the present embodiment.
以上、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば特許請求の範囲に記載された本発明の思想から逸脱しない範囲内において、構成要素の付加、変更、削除または追加等により本発明を多様に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。 Although one embodiment of the present invention has been described above, a person having ordinary knowledge in the technical field will be able to add constituent elements without departing from the spirit of the present invention as described in the claims. The present invention can be modified and modified in various ways through changes, deletions, additions, etc., and these are also within the scope of the rights of the present invention.
１０ 第１絶縁層
１３ 下部絶縁層
１４ 上部絶縁層
１５ 外部絶縁層
１６ 内部絶縁層
２０ 第２絶縁層
３０ 第３絶縁層
４０ コイルパターン
４１ 第１導体パターン
４２ コイルビア
４３ シード層
４５ 接続部
４６ メタルバンプ
４７ 接続層
５０ 磁性コア
６１ 第２導体パターン
６２ 第３導体パターン
７０ ソルダーレジスト
８０ レジスト
９０ キャリア
９１ 支持部
９２ 第１金属箔
９３ 第２金属箔
Ｃ 貫通ホール
ｔ 接着層
Ｄ ダミーパターン
ＤＦ ドライフィルム
10
Claims (10)
前記下部絶縁層に埋め込まれ、一面が前記下部絶縁層の一面から露出する磁性コアと、
前記下部絶縁層の一面及び前記磁性コアの一面に形成される上部絶縁層と、
前記磁性コアの周りを巻線するように、前記下部絶縁層及び前記上部絶縁層に形成されるコイルパターンと、
を含み、
前記コイルパターンの一部分は、前記下部絶縁層に埋め込まれ、一面が前記下部絶縁層の一面から露出する第１導体パターンの一部分と、
前記第１導体パターンの一部分に接続されて、前記上部絶縁層及び前記下部絶縁層を貫通するコイルビアと、
を含み、
前記第１導体パターンの前記一部分の下面と、前記磁性コアの下面とが同一平面に配置される、プリント回路基板。 a lower insulating layer;
a magnetic core embedded in the lower insulating layer and having one surface exposed from one surface of the lower insulating layer;
an upper insulating layer formed on one surface of the lower insulating layer and one surface of the magnetic core;
a coil pattern formed in the lower insulating layer and the upper insulating layer so as to be wound around the magnetic core;
including;
A portion of the coil pattern is embedded in the lower insulating layer, and a portion of the first conductor pattern has one surface exposed from one surface of the lower insulating layer;
a coil via connected to a portion of the first conductor pattern and penetrating the upper insulating layer and the lower insulating layer;
including;
A printed circuit board , wherein a lower surface of the portion of the first conductive pattern and a lower surface of the magnetic core are arranged on the same plane .
前記磁性コアの周りを１回以上巻線するように、
前記上部絶縁層の一面及び前記下部絶縁層の他面に複数個が離隔して前記コイルビアに接続されるように形成される第１導体パターンの他の部分を含む請求項１に記載のプリント回路基板。 The other part of the coil pattern is
winding the wire one or more times around the magnetic core;
The printed circuit according to claim 1, further comprising a plurality of first conductor patterns formed on one side of the upper insulating layer and another side of the lower insulating layer so as to be connected to the coil vias. substrate.
第１支持層及び前記第１支持層の一面に積層される第１磁性層を含む請求項１または請求項２に記載のプリント回路基板。 The magnetic core is
The printed circuit board according to claim 1 or 2, comprising a first support layer and a first magnetic layer laminated on one surface of the first support layer.
前記第１磁性層上に形成される第２支持層及び前記第２支持層上に形成される第３磁性層をさらに含む請求項３に記載のプリント回路基板。 The magnetic core is
The printed circuit board of claim 3, further comprising a second support layer formed on the first magnetic layer and a third magnetic layer formed on the second support layer.
前記第５絶縁層上に形成される第２導体パターンと、をさらに含む請求項１から請求項４のいずれか１項に記載のプリント回路基板。 a fifth insulating layer formed on the lower insulating layer or the upper insulating layer;
The printed circuit board according to any one of claims 1 to 4, further comprising a second conductor pattern formed on the fifth insulating layer.
前記外部絶縁層間に形成される内部絶縁層と
前記内部絶縁層と前記外部絶縁層との間に形成される磁性コアと、
前記磁性コアを取り囲むように前記外部絶縁層及び前記内部絶縁層に形成されるコイルパターンと、
を含み、
前記コイルパターンの一部分は、前記外部絶縁層の一面に埋め込まれ、一面が前記外部絶縁層の一面から露出される第１導体パターンの一部分と、
前記第１導体パターンの一部分に接続されて前記外部絶縁層及び前記内部絶縁層を貫通する接続部と、を含み、
前記磁性コアは、前記外部絶縁層の一面に埋め込まれ、一面が前記外部絶縁層の一面から露出され、
前記第１導体パターンの前記一部分の下面と、前記磁性コアの下面とが同一平面に配置される、プリント回路基板。 external insulating layers stacked on each other with one side facing each other;
an inner insulating layer formed between the outer insulating layers; a magnetic core formed between the inner insulating layer and the outer insulating layer;
a coil pattern formed in the outer insulating layer and the inner insulating layer so as to surround the magnetic core;
including;
A portion of the coil pattern is embedded in one surface of the outer insulating layer, and a portion of the first conductor pattern is exposed from one surface of the outer insulating layer;
a connecting portion connected to a portion of the first conductor pattern and penetrating the outer insulating layer and the inner insulating layer;
The magnetic core is embedded in one side of the outer insulating layer, and one side is exposed from one side of the outer insulating layer ,
A printed circuit board , wherein a lower surface of the portion of the first conductive pattern and a lower surface of the magnetic core are arranged on the same plane .
それぞれ前記外部絶縁層を貫通し、前記第１導体パターンに接続するコイルビアと、
前記内部絶縁層を貫通し、前記コイルビアを互いに接続させるメタルバンプと、を含む請求項８に記載のプリント回路基板。 The connection part is
Coil vias each penetrating the external insulating layer and connecting to the first conductor pattern;
9. The printed circuit board of claim 8, further comprising a metal bump that penetrates the inner insulating layer and connects the coil vias to each other.
前記メタルバンプと前記コイルビアとの間に形成され、前記メタルバンプの溶融点よりも低い溶融点を有する材質で形成される接続層をさらに含む請求項９に記載のプリント回路基板。 The connection part is
The printed circuit board of claim 9, further comprising a connection layer formed between the metal bump and the coil via and made of a material having a melting point lower than that of the metal bump.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022076602A JP7379774B2 (en) | 2017-01-09 | 2022-05-06 | printed circuit board |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2017-0003019 | 2017-01-09 | ||
| KR20170003019 | 2017-01-09 | ||
| KR10-2017-0038668 | 2017-03-27 | ||
| KR1020170038668A KR102426202B1 (en) | 2017-01-09 | 2017-03-27 | Printed circuit board |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022076602A Division JP7379774B2 (en) | 2017-01-09 | 2022-05-06 | printed circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018113432A JP2018113432A (en) | 2018-07-19 |
| JP7383866B2 true JP7383866B2 (en) | 2023-11-21 |
Family
ID=62912418
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017215996A Active JP7383866B2 (en) | 2017-01-09 | 2017-11-08 | printed circuit board |
| JP2022076602A Active JP7379774B2 (en) | 2017-01-09 | 2022-05-06 | printed circuit board |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022076602A Active JP7379774B2 (en) | 2017-01-09 | 2022-05-06 | printed circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP7383866B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102679990B1 (en) * | 2019-07-17 | 2024-07-02 | 삼성전기주식회사 | Coil component |
| KR20210142300A (en) * | 2020-05-18 | 2021-11-25 | 삼성전기주식회사 | Coil component |
| JP7338588B2 (en) * | 2020-08-19 | 2023-09-05 | 株式会社村田製作所 | inductor components |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005184094A (en) | 2003-12-16 | 2005-07-07 | Olympus Corp | Antenna and manufacturing method of antenna |
| JP2007165810A (en) | 2005-12-16 | 2007-06-28 | Ibiden Co Ltd | Multilayer printed wiring board, and method of manufacturing same |
| JP2013258393A (en) | 2012-03-26 | 2013-12-26 | Sumitomo Electric Printed Circuit Inc | Flexible printed wiring board and manufacturing method of the same |
| JP2014165362A (en) | 2013-02-26 | 2014-09-08 | Ibiden Co Ltd | Printed wiring board |
| JP2016100599A (en) | 2014-11-17 | 2016-05-30 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Printed circuit board and method of manufacturing the same, and electronic component module |
| JP2016197624A (en) | 2015-04-02 | 2016-11-24 | イビデン株式会社 | Inductor component, manufacturing method for inductor component, printed wiring board incorporating inductor component |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0442513A (en) * | 1990-06-08 | 1992-02-13 | Matsushita Electric Ind Co Ltd | Inductance component and manufacture thereof |
| JP2004363162A (en) * | 2003-06-02 | 2004-12-24 | Nec Tokin Corp | Helical inductor and its manufacturing method, and board with built-in helical inductor |
| JP2007096337A (en) * | 2004-07-07 | 2007-04-12 | Nec Corp | Wiring substrate for mounting semiconductor, semiconductor package, and its manufacturing method |
| CN109616485B (en) * | 2012-06-22 | 2024-08-27 | 株式会社尼康 | Substrate, shooting unit and shooting device |
| KR101514539B1 (en) * | 2013-08-29 | 2015-04-22 | 삼성전기주식회사 | Substrate embedding electronic component |
| US9496213B2 (en) * | 2015-02-05 | 2016-11-15 | Qualcomm Incorporated | Integrated device package comprising a magnetic core inductor with protective ring embedded in a package substrate |
-
2017
- 2017-11-08 JP JP2017215996A patent/JP7383866B2/en active Active
-
2022
- 2022-05-06 JP JP2022076602A patent/JP7379774B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005184094A (en) | 2003-12-16 | 2005-07-07 | Olympus Corp | Antenna and manufacturing method of antenna |
| JP2007165810A (en) | 2005-12-16 | 2007-06-28 | Ibiden Co Ltd | Multilayer printed wiring board, and method of manufacturing same |
| JP2013258393A (en) | 2012-03-26 | 2013-12-26 | Sumitomo Electric Printed Circuit Inc | Flexible printed wiring board and manufacturing method of the same |
| JP2014165362A (en) | 2013-02-26 | 2014-09-08 | Ibiden Co Ltd | Printed wiring board |
| JP2016100599A (en) | 2014-11-17 | 2016-05-30 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Printed circuit board and method of manufacturing the same, and electronic component module |
| JP2016197624A (en) | 2015-04-02 | 2016-11-24 | イビデン株式会社 | Inductor component, manufacturing method for inductor component, printed wiring board incorporating inductor component |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018113432A (en) | 2018-07-19 |
| JP7379774B2 (en) | 2023-11-15 |
| JP2022093713A (en) | 2022-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7379774B2 (en) | printed circuit board | |
| US10798822B2 (en) | Method of manufacturing a component embedded package carrier | |
| JP5727521B2 (en) | Printed circuit board and manufacturing method thereof | |
| JP6312997B2 (en) | Coil substrate, manufacturing method thereof, and inductor | |
| KR101375998B1 (en) | Method of Manufacturing Multilayer Wiring Substrate, and Multilayer Wiring Substrate | |
| JP5121942B2 (en) | Flex-rigid wiring board and manufacturing method thereof | |
| JP6293998B2 (en) | Multilayer circuit board manufacturing method and multilayer circuit board manufactured by the manufacturing method | |
| US9247646B2 (en) | Electronic component built-in substrate and method of manufacturing the same | |
| KR101241544B1 (en) | The printed circuit board and the method for manufacturing the same | |
| US20100134991A1 (en) | Chip embedded printed circuit board and manufacturing method thereof | |
| EP2863721B1 (en) | Printed circuit board package structure and manufacturing method thereof | |
| US10755847B2 (en) | Coil electronic component | |
| TWI479972B (en) | Multi-layer flexible printed wiring board and manufacturing method thereof | |
| JP7014375B2 (en) | Printed circuit board with built-in magnetic core | |
| JP2009277916A (en) | Wiring board, manufacturing method thereof, and semiconductor package | |
| JP2015195305A (en) | Manufacturing method of printed wiring board with conductor post, and printed wiring board with conductor post | |
| JP6564614B2 (en) | Inductor and method of manufacturing inductor | |
| JP2015035497A (en) | Electronic component built-in wiring board | |
| US20150040389A1 (en) | Method for manufacturing wiring board with built-in electronic component | |
| US20130118009A1 (en) | Method for manufacturing printed circuit board | |
| KR102426202B1 (en) | Printed circuit board | |
| US20130256010A1 (en) | Method of manufacturing multilayer printed circuit board and multilayer printed circuit board manufactured via the same | |
| JP2010016339A (en) | Module using multilayer flexible printed circuit board and method of manufacturing the same | |
| KR101905879B1 (en) | The printed circuit board and the method for manufacturing the same | |
| KR101136396B1 (en) | PCB within cavity and Fabricaring method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200923 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210921 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211221 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220405 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220506 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20220506 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20220517 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20220524 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20220617 |
|
| C211 | Notice of termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C211 Effective date: 20220621 |
|
| C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20230207 |
|
| C302 | Record of communication |
Free format text: JAPANESE INTERMEDIATE CODE: C302 Effective date: 20230424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230629 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231017 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7383866 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |