JP2022093713A - Printed circuit board - Google Patents
Printed circuit board Download PDFInfo
- Publication number
- JP2022093713A JP2022093713A JP2022076602A JP2022076602A JP2022093713A JP 2022093713 A JP2022093713 A JP 2022093713A JP 2022076602 A JP2022076602 A JP 2022076602A JP 2022076602 A JP2022076602 A JP 2022076602A JP 2022093713 A JP2022093713 A JP 2022093713A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- circuit board
- printed circuit
- layer
- magnetic core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims description 39
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 230000035515 penetration Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 235
- 238000004519 manufacturing process Methods 0.000 description 85
- 238000000034 method Methods 0.000 description 56
- 239000000758 substrate Substances 0.000 description 45
- 239000002184 metal Substances 0.000 description 24
- 229910052751 metal Inorganic materials 0.000 description 24
- 239000010408 film Substances 0.000 description 18
- 229920005989 resin Polymers 0.000 description 13
- 239000011347 resin Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 239000011888 foil Substances 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 238000010030 laminating Methods 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000002243 precursor Substances 0.000 description 8
- 239000012790 adhesive layer Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 238000005553 drilling Methods 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 239000010409 thin film Substances 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 229910000859 α-Fe Inorganic materials 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000002313 adhesive film Substances 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 239000011256 inorganic filler Substances 0.000 description 2
- 229910003475 inorganic filler Inorganic materials 0.000 description 2
- 239000000696 magnetic material Substances 0.000 description 2
- 230000035699 permeability Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920001955 polyphenylene ether Polymers 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 229910000531 Co alloy Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910018605 Ni—Zn Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910007565 Zn—Cu Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Coils Or Transformers For Communication (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、プリント回路基板( printed circuit board )に関する。 The present invention relates to a printed circuit board (printed circuit board).
インダクターは、電子製品に内蔵されてノイズを除去するか、LC共振回路等を構成する電子部品の一つであって、電子回路を構成する受動素子である。
一方、電子機器の小型、薄型化の傾向により、電子機器に内蔵される回路基板の電力信号伝達特性も重要になっている。
これにより、回路基板の電力信号伝達特性を改善するために、プリント回路基板の内部にインダクターを内蔵する技術が開発されている。
The inductor is a passive element that is built into an electronic product to remove noise or is one of the electronic components constituting an LC resonance circuit or the like and constitutes an electronic circuit.
On the other hand, due to the tendency of electronic devices to become smaller and thinner, the power signal transmission characteristics of circuit boards built in electronic devices are also becoming important.
As a result, in order to improve the power signal transmission characteristics of the circuit board, a technique for incorporating an inductor inside the printed circuit board has been developed.
回路基板にインダクターを内蔵する技術には、絶縁層にコイルパターンを形成し、コイルパターンをビアで接続する方式等回路基板の導体パターン形成技術を用いて形成する方法がある。 As a technique for incorporating an inductor in a circuit board, there is a method of forming a coil pattern in an insulating layer and forming the coil pattern by using a conductor pattern forming technique of the circuit board such as a method of connecting the coil patterns with vias.
本発明の一側面に係るプリント回路基板は、コイルパターンにより巻線される磁性コアが支持層及び支持層の一面または両面に磁性層を含むことによりインピーダンス特性を改善することができる。 In the printed circuit board according to one aspect of the present invention, the impedance characteristics can be improved by including the magnetic core wound by the coil pattern on one or both sides of the support layer and the support layer.
本出願で用いた用語は、ただ特定の実施例を説明するために用いたものであって、本発明を限定するものではない。単数の表現は、文の中で明白に表現しない限り、複数の表現を含む。 The terms used in this application are used solely to illustrate specific embodiments and are not intended to limit the invention. A singular expression contains multiple expressions unless explicitly expressed in a sentence.
本願において、ある部分がある構成要素を「含む」とする場合、これは特別に言及しない限り、他の構成要素を除外することではなく、他の構成要素をさらに含むことができることを意味する。 In the present application, when a part "contains" a component, it means that the other component can be further included without excluding the other component unless otherwise specified.
また、明細書の全般にわたって、「上に」とは、対象部分の上または下に位置することを意味し、必ずしも重力方向を基準にして上側に位置することを意味するものではない。 Also, throughout the specification, "above" means to be located above or below the target portion, not necessarily above it with respect to the direction of gravity.
また、「結合」とは、各構成要素の間の接触関係において、各構成要素の間に物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、該他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用する。 Further, "bonding" does not mean only the case where each component is in direct physical contact with each other in the contact relationship between the components, and other components intervene between the components. It is used as a concept that includes the case where each component is in contact with the other configuration.
第1、第2等の用語は、多様な構成要素を説明するために使用されるが、上記構成要素が上記用語により限定されることはない。上記用語は一つの構成要素を他の構成要素から区別するための目的にのみ使用する。
図面に示された各構成の大きさ及び厚さは、説明の便宜上任意に示したものであって、本発明が必ずしもそれらに限定されることはない。
The terms first, second and the like are used to describe various components, but the components are not limited by the terms. The above terms are used only for the purpose of distinguishing one component from the other.
The sizes and thicknesses of the configurations shown in the drawings are arbitrary for convenience of explanation, and the present invention is not necessarily limited thereto.
以下に、本発明に係るプリント回路基板の実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これに対する重複説明を省略する。 Hereinafter, examples of the printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings, and the same or corresponding components will be designated by the same drawing reference numerals in the description with reference to the attached drawings. , The duplicate explanation for this is omitted.
(プリント回路基板)
(第1実施例)
図1aは、本発明の第1実施例に係るプリント回路基板の断面を概略的に示す図である。
図1bは、本発明の第1実施例に係るプリント回路基板の平面の一部を概略的に示す図である。
(Printed circuit board)
(First Example)
FIG. 1a is a diagram schematically showing a cross section of a printed circuit board according to a first embodiment of the present invention.
FIG. 1b is a diagram schematically showing a part of a flat surface of a printed circuit board according to a first embodiment of the present invention.
図1a及び図1bを参照すると、本発明の第1実施例に係るプリント回路基板100は、第1絶縁層10と、第2絶縁層20と、コイルパターン40と、磁性コア50と、を含み、磁性コア50は、第1支持層S1、第1磁性層M1及び第2磁性層M2を含む。
Referring to FIGS. 1a and 1b, the printed
第1絶縁層10は、第2絶縁層20よりも剛性が高い。すなわち、第1絶縁層10は本実施例に係るプリント回路基板100が属する分野で通常的に使用可能なコア絶縁層であってもよく、第2絶縁層20はコア絶縁層にABF(Ajinomoto Buildup Film)等を積層して形成されるビルドアップ絶縁層であってもよい。
The first insulating
第1絶縁層10は、ガラス繊維またはグラスクロスが絶縁樹脂に含浸されたプリプレグであってもよい。第2絶縁層20は、絶縁樹脂で構成されてもよく、絶縁樹脂にシリカ等の無機フィラーが含有されたものであってもよい。
貫通ホールCは、第1絶縁層10を貫通する。貫通ホールCには磁性コア50が配置される。
The first insulating
The through hole C penetrates the first insulating
本実施例に係るプリント回路基板100においては、第1絶縁層10に貫通ホールCを形成し、その後、貫通ホールCに磁性コア50が埋め込まれるように配置されることで、絶縁層上に磁性コアが配置された従来技術に比べて基板の損傷を最小化することができる。
In the printed
コイルパターンが磁性コアの周りに巻線される従来の薄膜インダクターの構造は、磁性薄膜が形成された絶縁層において磁性薄膜の一部がエッチングされて形成されるため、エッチングの過程で絶縁層がフッ化水素酸または窒酸等の強酸により損傷を受けることがある。 In the structure of a conventional thin film inductor in which a coil pattern is wound around a magnetic core, a part of the magnetic thin film is etched in the insulating layer on which the magnetic thin film is formed, so that the insulating layer is formed during the etching process. May be damaged by strong acids such as hydrofluoric acid or nitric acid.
本実施例に係るプリント回路基板100は、基板形成工程とは別の工程を経て形成された磁性コア50を第1絶縁層10の貫通ホールC内に配置する。すなわち、本実施例に係るプリント回路基板100は、第1絶縁層10に磁性コア50を直接的に形成することではない。
In the printed
したがって、本実施例に係るプリント回路基板100は、絶縁層に磁性コアを形成することにより発生する上述の問題点が発生しない。また、本実施例に係るプリント回路基板100は、磁性コアを形成する際に必要なスパッタリング装備のターゲットサイズ等に影響を受けず、磁性コアが内蔵されたプリント回路基板を形成することができる。
Therefore, the printed
本発明の一実施例に係る磁性コア50は、第1支持層S1と、第1支持層S1の一面及び他面にそれぞれ形成される第1磁性層M1と第2磁性層M2とを含むことができる。
The
磁性コア50は、厚さの厚いほど透磁率が向上され、磁束が強化してプリント回路基板の性能を向上させることができる。ただし、磁性コア50を一定の厚さ以上形成することは、樹脂との接着力問題等の理由で好ましくない。
The thicker the
したがって、本実施例に適用する磁性コア50は、第1支持層S1の一面には第1磁性層M1を形成し、第1支持層S1の他面には、第2磁性層M2を形成することにより、磁性コア50に含まれる磁性層の厚さをより厚く形成することができる。
Therefore, in the
具体的に、第1支持層S1の一面に形成できる第1磁性層M1の厚さを最大限の高さに形成し、その後、同じ方式により第1支持層S1の他面に第2磁性層M2の厚さを最大の高さに形成すれば、第1支持層S1の両面に磁性層を形成することができ、これにより、磁性コア50に形成される磁性層の厚さをより厚く形成することができる。
一方、第1支持層S1の厚さは、第1磁性層M1の厚さ及び第2磁性層M2の厚さ、第1絶縁層10の高さ等を考慮して異ならせて形成することができる。
Specifically, the thickness of the first magnetic layer M1 that can be formed on one surface of the first support layer S1 is formed to the maximum height, and then the second magnetic layer is formed on the other surface of the first support layer S1 by the same method. If the thickness of M2 is formed to the maximum height, magnetic layers can be formed on both sides of the first support layer S1, whereby the thickness of the magnetic layer formed on the
On the other hand, the thickness of the first support layer S1 may be different in consideration of the thickness of the first magnetic layer M1, the thickness of the second magnetic layer M2, the height of the first insulating
第1支持層S1としては、ウェハー基板、CCLにおいてCu・foilのエッチングされたunclad基板、ポリイミド基板、BTレジン基板、熱硬化性ポリフェニレンエテル基板、ガラスエポキシ基板、ポリエステル基板等を用いることができる。 As the first support layer S1, a wafer substrate, a Cu / foil-etched unclad substrate in CCL, a polyimide substrate, a BT resin substrate, a thermosetting polyphenylene ether substrate, a glass epoxy substrate, a polyester substrate and the like can be used.
第1磁性層M1及び第2磁性層M2を構成する物質は、Ni系フェライト、Ni-Zn系フェライト、Ni-Zn-Cu系フェライトからなる群より選択される少なくともいずれか1種の磁性材料で構成されることができる。
本実施例に係るプリント回路基板100は、第2絶縁層20の一面及び他面に形成され、磁性コアの周りを巻線するコイルパターン40を含む。
The material constituting the first magnetic layer M1 and the second magnetic layer M2 is at least one magnetic material selected from the group consisting of Ni-based ferrite, Ni—Zn-based ferrite, and Ni—Zn—Cu-based ferrite. Can be configured.
The printed
図1a及び図1bを参照すると、コイルパターン40は、第2絶縁層20の一面及び他面に複数個が離隔して形成される第1導体パターン41と、第1導体パターン41を相互接続するために第1絶縁層10及び第2絶縁層20を貫通するコイルビア42とを含む。
Referring to FIGS. 1a and 1b, the
図1bに示すように、第1導体パターン41は、第2絶縁層20の一面に複数形成され、同じく第2絶縁層20の他面に形成された後に、コイルビア42により接続されることにより、磁性コア50がコイルパターン40により巻線された形態を具現することができる。
したがって、コイルパターン40をより微細に形成し、第1導体パターン41をより多く形成することで、透磁率を改善することができる。
As shown in FIG. 1b, a plurality of
Therefore, the magnetic permeability can be improved by forming the
さらに、本実施例に係るプリント回路基板100は、第1導体パターン41を保護しながら第1導体パターン41と電子素子との電気的接続を可能とするために開口部を含むソルダーレジスト層70をさらに含むことができる。
Further, the printed
一方、本実施例に係るプリント回路基板100に挿入される磁性コア50は、支持層S1の一面にのみ磁性層M1を形成することも可能であり、磁性層が両面積層される例に限定されることはない。
On the other hand, the
(第2実施例)
図2は、本発明の第2実施例に係るプリント回路基板の断面を概略的に示す図である。本発明の第 2実施例に係るプリント回路基板を説明するに当たって、第1実施例と重複する部分の説明は省略する。
(Second Example)
FIG. 2 is a diagram schematically showing a cross section of a printed circuit board according to a second embodiment of the present invention. In explaining the printed circuit board according to the second embodiment of the present invention, the description of the portion overlapping with the first embodiment will be omitted.
図2を参照すると、本実施例に係るプリント回路基板200に挿入された磁性コア50は、第1磁性層M1と、第1支持層S1と、第2磁性層M2と、第2支持層S2と、第3磁性層M3とを含むことができる。
Referring to FIG. 2, the
本実施例に適用する磁性コア50は、隣接する磁性層M1、M2、M3間に支持層S1、S2が形成される。すなわち、第1磁性層M1と第2磁性層M2との間に第1支持層S1が形成され、第2磁性層M2と第3磁性層M3との間に第2支持層S2が形成される。
In the
磁性コア50に形成された磁性層の数を増やしながら磁性コア50の全体の厚さを低減するために、第1支持層S1及び第2支持層S2を薄型の接着物質で形成することができる。
第1磁性層M1、第2磁性層M2及び第3磁性層M3は、マグネチックリボンで形成することができる。
In order to reduce the overall thickness of the
The first magnetic layer M1, the second magnetic layer M2, and the third magnetic layer M3 can be formed of a magnetic ribbon.
マグネチックリボンは、数百mmの幅と数十μmの大きさの磁性物質である。ただし、マグネチックリボンは、上記の大きさに制限されることはない。マグネチックリボンは、加工性を考慮して合金を含むことができる。例えば、高い磁気的性質及び高い靭性を有するコバルト合金マグネチックリボンを用いることができる。 The magnetic ribbon is a magnetic material having a width of several hundred mm and a size of several tens of μm. However, the magnetic ribbon is not limited to the above size. The magnetic ribbon may contain an alloy in consideration of workability. For example, a cobalt alloy magnetic ribbon having high magnetic properties and high toughness can be used.
磁性コア50がマグネチックリボンを積層して形成されることにより、本実施例に係るプリント回路基板200は、内部に複数層で形成された磁性コア50を内蔵することができる。
By forming the
(第3実施例)
図3は、本発明の第3実施例に係るプリント回路基板の断面を概略的に示す図である。
図3を参照すると、本実施例に係るプリント回路基板300は、第1絶縁層10の一面または他面に第2導体パターン61を形成することができる。
(Third Example)
FIG. 3 is a diagram schematically showing a cross section of a printed circuit board according to a third embodiment of the present invention.
Referring to FIG. 3, the printed
また、図面には図示していないが、第1絶縁層10の一面に形成される第2導体パターン61と、第1絶縁層10の他面に形成される第2導体パターン61とを接続するためのビアをさらに形成することができる。
Further, although not shown in the drawing, the
(第4実施例)
図4は、本発明の第4実施例に係るプリント回路基板の断面を概略的に示す図である。
図4を参照すると、本実施例に係るプリント回路基板400は、第2絶縁層20上に第3絶縁層30を形成でき、第3絶縁層30には第3導体パターン62を形成することができる。
第3導体パターン62は、シグナルパターン、パワーパターンまたはグラウンドパターンであってもよい。
(Fourth Example)
FIG. 4 is a diagram schematically showing a cross section of a printed circuit board according to a fourth embodiment of the present invention.
Referring to FIG. 4, in the printed
The
本実施例に係るプリント回路基板400は、本発明の第1実施例から第3実施例に係るプリント回路基板100、200、300と比べると、追加にビルドアップをさらに形成して、多様な機能を実現する導体パターンを形成することができる。
Compared with the printed
図4には、第3絶縁層30及び第3導体パターン62がそれぞれ1つであることが示されているが、これは例示に過ぎない。すなわち、第3絶縁層30及び第3導体パターン62の数は、図4とは異なって、2つ以上に形成することができる。
FIG. 4 shows that the third insulating
(第5実施例及び第6実施例)
図5は、本発明の第5実施例に係るプリント回路基板の断面を概略的に示す図である。
図5を参照すると、本実施例に係るプリント回路基板500は、下部絶縁層13と、磁性コア50と、上部絶縁層14と、コイルパターン40とを含む。
(Fifth and sixth embodiments)
FIG. 5 is a diagram schematically showing a cross section of a printed circuit board according to a fifth embodiment of the present invention.
Referring to FIG. 5, the printed
本実施例に係るプリント回路基板500は、第1実施例に係るプリント回路基板100と比べて、下部絶縁層13、上部絶縁層14及び磁性コア50の間の結合関係が異なっており、これを中心に説明する。
The printed
下部絶縁層13及び上部絶縁層14は、プリプレグまたはビルドアップフィルム等を用いて形成することができる。すなわち、下部絶縁層13及び上部絶縁層14は、絶縁樹脂にガラス繊維または無機フィラー等が含有されたものにより形成することができる。
The lower insulating
絶縁樹脂は、エポキシ樹脂等の熱硬化性絶縁樹脂であってもよいが、これに制限されることはない。すなわち、絶縁樹脂は、光硬化性絶縁樹脂または熱可塑性絶縁樹脂であってもよい。
磁性コア50は、下部絶縁層13に埋め込まれ、一面が下部絶縁層の一面から露出される。
上部絶縁層14は、下部絶縁層13の一面及び磁性コア50の一面をカバーするように上部絶縁層及び磁性コアに形成される。
The insulating resin may be a thermosetting insulating resin such as an epoxy resin, but is not limited thereto. That is, the insulating resin may be a photocurable insulating resin or a thermoplastic insulating resin.
The
The upper insulating
図6は、本発明の第6実施例に係るプリント回路基板の断面を概略的に示す図である。
ここで、磁性コア50は、第1支持層S1及び第1支持層S1の一面に積層される第1磁性層M1の構造を有することができる。
FIG. 6 is a diagram schematically showing a cross section of a printed circuit board according to a sixth embodiment of the present invention.
Here, the
(第7実施例)
図7は、本発明の第7実施例に係るプリント回路基板の断面を概略的に示す図である。
図7を参照すると、本実施例に係るプリント回路基板700は、外部絶縁層15と、内部絶縁層16と、磁性コア50と、コイルパターン40とを含む。
(7th Example)
FIG. 7 is a diagram schematically showing a cross section of a printed circuit board according to a seventh embodiment of the present invention.
Referring to FIG. 7, the printed
本実施例に係るプリント回路基板700を、第1実施例から第5実施例に係るプリント回路基板と比べると、絶縁層15、16及びコイルパターン40が異なっており、以下ではこれを中心に説明する。
Comparing the printed
外部絶縁層15は、それぞれの一面が対向して互いに積層される。すなわち、外部絶縁層15は、内部絶縁層16の両面にそれぞれの一面が接触する形態で形成される。これにより、外部絶縁層15のそれぞれの一面は互いに対向する。
コイルパターン40は、磁性コア50を取り囲むように外部絶縁層15及び内部絶縁層16に形成される。
One side of each of the external insulating
The
ここで、コイルパターン40は、外部絶縁層15の他面にそれぞれ形成される第1導体パターン41と、第1導体パターン41が互いに接続されるように外部絶縁層15及び内部絶縁層16を貫通する接続部45とを含む。
Here, the
接続部45は、それぞれ外部絶縁層15を貫通して第1導体パターン41に接続されるコイルビア42と、内部絶縁層16を貫通してコイルビア42を互いに接続させるメタルバンプ46とを含む。
The connecting
(プリント回路基板の製造方法)
以下では、本発明の実施例に係るプリント回路基板の製造方法を図面を参照して説明する。
(Manufacturing method of printed circuit board)
Hereinafter, a method for manufacturing a printed circuit board according to an embodiment of the present invention will be described with reference to the drawings.
(第1実施例)
図8aから図8mは、本発明の第1実施例に係るプリント回路基板の製造方法を示す図である。
図8aを参照すると、本実施例に係るプリント回路基板の製造方法は、第1絶縁層10を準備する段階を含む。
(First Example)
8a to 8m are views showing a method of manufacturing a printed circuit board according to the first embodiment of the present invention.
Referring to FIG. 8a, the method for manufacturing a printed circuit board according to this embodiment includes a step of preparing a first insulating
第1絶縁層10は、CCL基板においてCu・foilがエッチングされた基板またはポリイミド基板、ポリエステル基板、BTレジン基板、ガラスエポキシ基板、熱硬化性ポリフェニレンエテル基板等絶縁性材質で形成された層であって、その材質に制限はない。
The first insulating
図8bを参照すると、本実施例に係るプリント回路基板の製造方法は、第1絶縁層10にコイルパターン40を形成する段階を含むことができる。
コイルパターン40を形成する段階は、コイルビア42を形成する段階と、第1導体パターン41を形成する段階とを含むことができる。
Referring to FIG. 8b, the method for manufacturing a printed circuit board according to this embodiment can include a step of forming a
The step of forming the
コイルパターン40を形成する段階は、SAP(Semi-Additive Process)、MSAP(Modified Semi-Additive Process)またはサブトラックティブ法(Subractive)等プリント回路基板分野で使用される通常の導体パターン形成方法を用いることができる。
In the step of forming the
図8cを参照すると、本実施例に係るプリント回路基板の製造方法は、貫通ホールCを形成する段階を含むことができる。 Referring to FIG. 8c, the method for manufacturing a printed circuit board according to this embodiment can include a step of forming a through hole C.
貫通ホールCは、第1絶縁層10を貫通して形成することができる。第1絶縁層10は、第1絶縁層10上に積層される他の絶縁層よりも剛性の高いコア絶縁層が好ましい。
The through hole C can be formed by penetrating the first insulating
貫通ホールCを形成する方法は、YAGレーザー、CO2レーザー等レーザードリリングを用いる方法、CNCドリル等の機械ドリリング工程を用いる方法等があり、形成方法に制限はない。 As a method for forming the through hole C, there are a method using laser drilling such as a YAG laser and a CO 2 laser, a method using a mechanical drilling process such as a CNC drill, and the like, and there is no limitation on the forming method.
図8dを参照すると、本実施例に係るプリント回路基板の製造方法は、貫通ホールCが形成された第1絶縁層10の一面に接着層tを形成する段階を含むことができる。
接着層tとしては、貫通ホールCに磁性コア50が強固に付着するように接着性テープまたは接着性フィルムを用いることができる。
Referring to FIG. 8d, the method for manufacturing a printed circuit board according to the present embodiment can include a step of forming an adhesive layer t on one surface of a first insulating
As the adhesive layer t, an adhesive tape or an adhesive film can be used so that the
図8eを参照すると、本実施例に係るプリント回路基板の製造方法は、貫通ホールC内に磁性コア50を配置する段階を含むことができる。
磁性コア50は、接着層tにより貫通ホールC内に固定されることができる。
Referring to FIG. 8e, the method for manufacturing a printed circuit board according to the present embodiment can include a step of arranging the
The
図8fを参照すると、本実施例に係るプリント回路基板の製造方法は、第1絶縁層10の他面上に第2絶縁層20を形成する段階を含むことができる。
Referring to FIG. 8f, the method for manufacturing a printed circuit board according to the present embodiment can include a step of forming a second insulating
第2絶縁層20は、第1絶縁層10及び磁性コア50上に形成され、磁性コア50とコイルパターン40との間の電気的絶縁を可能とする。また、第2絶縁層20は、第1絶縁層10に形成された貫通ホールCと磁性コア50との間の空間にも充填されることができる。第2絶縁層20が貫通ホールCと磁性コア50との間の空間に充填されることにより、磁性コア50は、接着層tが除去された後にも貫通ホールCに固定されることができる。
The second insulating
一方、図8fには、第2絶縁層20となる絶縁フィルムの一面に銅箔が形成されたRCC(Resin Coated Copper)を用いて第2絶縁層20を形成することが示されているが、これは例示に過ぎない。絶縁フィルムのみを第1絶縁層10に積層した場合は、図8fとは異なって、第2絶縁層20上には銅箔または金属箔が形成されないことになる。
On the other hand, FIG. 8f shows that the second insulating
図8gを参照すると、本実施例に係るプリント回路基板の製造方法は、接着層tを除去する段階を含むことができる。
接着層の除去を容易にするために、剥離が容易である接着性テープまたは接着性フィルム等を用いることができる。
Referring to FIG. 8g, the method for manufacturing a printed circuit board according to this embodiment can include a step of removing the adhesive layer t.
In order to facilitate the removal of the adhesive layer, an adhesive tape or an adhesive film that can be easily peeled off can be used.
図8hを参照すると、本実施例に係るプリント回路基板の製造方法は、第1絶縁層10の他面に第2絶縁層20を積層する段階を含むことができる。
Referring to FIG. 8h, the method for manufacturing a printed circuit board according to the present embodiment can include a step of laminating a second insulating
図8iを参照すると、本実施例に係るプリント回路基板の製造方法は、第2絶縁層20にビアホールVH'を形成する段階を含むことができる。
Referring to FIG. 8i, the method for manufacturing a printed circuit board according to this embodiment can include a step of forming a via hole VH'in the second insulating
ビアホールVH'は、YAGレーザー及び/またはCO2レーザー等のレーザードリリングにより形成してもよく、またはCNCドリル等の機械ドリリングにより形成してもよい。または、第2絶縁層20が感光性絶縁層である場合は、ビアホールVH'は、フォトリソグラフィ工程により形成してもよい。
The via hole VH'may be formed by laser drilling such as a YAG laser and / or a CO 2 laser, or may be formed by mechanical drilling such as a CNC drill. Alternatively, when the second insulating
図8jを参照すると、本実施例に係るプリント回路基板の製造方法は、シード層43を形成する段階を含むことができる。
Referring to FIG. 8j, the method for manufacturing a printed circuit board according to this embodiment can include a step of forming a
シード層43は、無電解銅メッキ工程により形成することができる。シード層43を形成する前に、第2絶縁層20との接着力の向上のために第2絶縁層20上には粗度を形成してもよい。
The
図8k及び図8lを参照すると、本実施例に係るプリント回路基板の製造方法は、コイルパターン40を形成する段階を含むことができる。
Referring to FIGS. 8k and 8l, the method for manufacturing a printed circuit board according to this embodiment can include a step of forming a
先ず、図8kに示すように、パターニングされたドライフィルム等の感光性フィルムDFを第2絶縁層20に形成する。パターニングされたドライフィルム45は、ドライフィルムを第2絶縁層20の全面に形成した後にフォトリソグラフィ工程を用いて形成することができる。ここでパターニングされたドライフィルム45は、第2絶縁層20においてコイルパターン40が形成される部分を露出させる。
First, as shown in FIG. 8k, a photosensitive film DF such as a patterned dry film is formed on the second insulating
次に、図8lに示すように、コイルパターン40を形成した後に、パターニングされたドライフィルムDFを除去する。
Next, as shown in FIG. 8l, after forming the
コイルパターン40は、電解メッキにより形成することができる。この場合、上述のパターニングされたドライフィルムは、メッキレジストになる。電解メッキの際に、上述のシード層が給電層として機能する。
The
そして、図8mを参照すると、本実施例に係るプリント回路基板の製造方法は、ソルダーレジスト70を形成する段階を含むことができる。ソルダーレジスト70には、コイルパターン40の一部を露出させる開口部が形成される。
Then, referring to FIG. 8 m, the method for manufacturing a printed circuit board according to this embodiment can include a step of forming a solder resist 70. The solder resist 70 is formed with an opening that exposes a part of the
このような本実施例に係るプリント回路基板の製造方法により、上述した本発明の第1実施例に係るプリント回路基板を製造することができる。 By such a method for manufacturing a printed circuit board according to the present embodiment, the printed circuit board according to the first embodiment of the present invention described above can be manufactured.
(磁性コアの製造方法)
以下では、本実施例に係るプリント回路基板の製造方法に適用される磁性コアの製造方法を説明する。
図9aから図9eは、一実施例に係る磁性コアの製造方法を示す図である。
(Manufacturing method of magnetic core)
Hereinafter, a method for manufacturing a magnetic core applied to the method for manufacturing a printed circuit board according to this embodiment will be described.
9a to 9e are diagrams showing a method of manufacturing a magnetic core according to an embodiment.
図9aを参照すると、一実施例に係る磁性コア50の製造方法は、第1支持層S1を準備する段階を含むことができる。
Referring to FIG. 9a, the method for manufacturing the
図9bを参照すると、一実施例に係る磁性コア50の製造方法は、第1支持層S1の一面に第1磁性層M1を形成する段階を含むことができる。
Referring to FIG. 9b, the method for manufacturing the
図9cを参照すると、一実施例に係る磁性コア50の製造方法は、第1支持層S1の他面に第2磁性層M2を形成する段階を含むことができる。
Referring to FIG. 9c, the method for manufacturing the
図9d及び図9eを参照すると、一実施例に係る磁性コア50の製造方法は、第1磁性層M1及び第2磁性層M2が両面に積層されている第1支持層S1を一定の大きさに切断する段階を含むことができる。
Referring to FIGS. 9d and 9e, in the method for manufacturing the
図10aから図10cは、他の実施例に係る磁性コアの製造方法を示す図である。
図10aを参照すると、他の実施例に係る磁性コアの製造方法は、第1磁性層M1、第1支持層S1、第2磁性層M2、第2支持層S2及び第3磁性層M3を準備する段階を含むことができる。
10a to 10c are diagrams showing a method for manufacturing a magnetic core according to another embodiment.
Referring to FIG. 10a, as a method for manufacturing a magnetic core according to another embodiment, a first magnetic layer M1, a first support layer S1, a second magnetic layer M2, a second support layer S2, and a third magnetic layer M3 are prepared. Can include stages of
次に、図10b及び図10cを参照すると、他の実施例に係る磁性コアの製造方法は、第1磁性層M1、第1支持層S1、第2磁性層M2、第2支持層S2及び第3磁性層M3を順次積層した後、所定の大きさに切断する段階を含むことができる。 Next, referring to FIGS. 10b and 10c, the method for manufacturing a magnetic core according to another embodiment is as follows: first magnetic layer M1, first support layer S1, second magnetic layer M2, second support layer S2, and first. The step of sequentially laminating the three magnetic layers M3 and then cutting them into a predetermined size can be included.
ただし、上記の磁性層及び支持層を積層するに当たって、必ずしも順次積層される必要はない。
所定の大きさに切断する段階において、所定の大きさとは、貫通ホールC内に挿入できる大きさであって、プリント回路基板の性能等を考慮して決定すればよい。
However, when laminating the above magnetic layer and support layer, it is not always necessary to sequentially stack them.
At the stage of cutting to a predetermined size, the predetermined size is a size that can be inserted into the through hole C, and may be determined in consideration of the performance of the printed circuit board and the like.
したがって、本発明の一実施例に係る磁性コアは、支持層に磁性層が形成された後に、必要とする大きさに切断して使用するので、エッチングにより磁性層を除去する必要がない。 Therefore, since the magnetic core according to the embodiment of the present invention is used by cutting it to a required size after the magnetic layer is formed on the support layer, it is not necessary to remove the magnetic layer by etching.
(第2実施例及び変形例等)
図11aから図11oは、本発明の第2実施例に係るプリント回路基板の製造方法及び変形例等を示す図である。
先ず、図11aに示すように、キャリア90を準備する。
(2nd example and modification)
11a to 11o are diagrams showing a manufacturing method, a modification, and the like of the printed circuit board according to the second embodiment of the present invention.
First, the
キャリア90は、支持部91の両面に第1金属箔92及び第2金属箔93がそれぞれ形成された構造を有することができる。支持部91は、プリプレグであってもよいが、これに制限されることはない。第1金属箔92及び第2金属箔93は、互いに同じ材質で形成されてもよく、互いに異なる材質で形成されてもよい。例として、第1金属箔92及び第2金属箔93をすべて銅で形成することができる。
キャリア90の両面に同じ工程を行い、2つのプリント回路基板を同時に製造できるが、これに制限されることはない。
The
The same process can be performed on both sides of the
次に、図11bに示すように、第2金属箔93上に第1導体パターン41を形成する。
本実施例の場合、第1導体パターン41はダミーパターンDを含む。ダミーパターンDは、後続する工程で除去され、ダミーパターンDがあった位置に磁性コア50が配置されるか、形成されることができる。
Next, as shown in FIG. 11b, the
In the case of this embodiment, the
第1導体パターン41は、上述した第2金属箔93を給電層にして電解メッキにより形成することができる。ただし、これは例示に過ぎず、第1導体パターン41は、サブトラックティブ法により形成することもできる。
The
次に、図11cに示すように、下部絶縁層13を形成する。下部絶縁層13は、RCCを用いて形成できるが、これに制限されない。絶縁フィルムのみでキャリア90に下部絶縁層13を形成する場合は、図11cと異なって、下部絶縁層13上に金属箔が形成されない。
Next, as shown in FIG. 11c, the lower insulating
次に、図11dに示すように、下部絶縁層13にコイルビア42及び第1導体パターン41を形成する。コイルビア及び第1導体パターン41は、下部絶縁層13にビアホールを加工し、その後、シード層の形成及び電解メッキにより形成することができる。
Next, as shown in FIG. 11d, the coil via 42 and the
次に、図11eに示すように、キャリア90から下部絶縁層13を分離する。このとき、キャリア90の第1金属箔92と第2金属箔93との間の界面で分離が起こることができる。これにより、下部絶縁層13には第2金属箔93が付着された状態であることになる。この場合、下部絶縁層13に付着された第2金属箔93は、フラッシュエッチング等により下部絶縁層13から除去することができる。
Next, as shown in FIG. 11e, the lower insulating
次に、図11f及び図11gに示すように、下部絶縁層13の両面にレジスト80を形成する。 レジスト80は、ドライフィルム等の感光性フィルムを下部絶縁層13の両面に積層して形成することができる。レジスト80は、フォトリソグラフィ工程により下部絶縁層13に埋め込まれたダミーパターンDを露出させる開口が形成される。
Next, as shown in FIGS. 11f and 11g, a resist 80 is formed on both surfaces of the lower insulating
次に、図11hに示すように、ダミーパターンDを除去する。ダミーパターンDが銅で形成された場合は、ダミーパターンDを、レジスト80の開口から流入される銅エッチング液により除去することができる。本段階において、レジスト80はエッチングレジストとして機能する。 Next, as shown in FIG. 11h, the dummy pattern D is removed. When the dummy pattern D is made of copper, the dummy pattern D can be removed by the copper etching solution flowing in from the opening of the resist 80. At this stage, the resist 80 functions as an etching resist.
次に、図11iに示すように、磁性コア50を形成する。磁性コア50は、スパッタリング等の薄膜工程により形成することができる。レジスト80により磁性コア50は、下部絶縁層13においてダミーパターンDの除去された位置にのみ形成されることができる。
Next, as shown in FIG. 11i, the
次に、図11jに示すように、レジスト80を除去する。レジスト80は、剥離液を用いて下部絶縁層13から除去することができる。
Next, as shown in FIG. 11j, the resist 80 is removed. The resist 80 can be removed from the lower insulating
次に、図11kに示すように、下部絶縁層13に上部絶縁層14を形成する。上部絶縁層14の形成時にRCCを用いることができるが、これに限定されない。
Next, as shown in FIG. 11k, the upper insulating
次に、図11l及び11mに示すように、上部絶縁層14にコイルパターン40を形成し、その後に上部絶縁層14及び下部絶縁層13にソルダーレジスト70を形成する。
このような本実施例に係るプリント回路基板の製造方法により上述した本発明の第5実施例に係るプリント回路基板を製造することができる。
Next, as shown in FIGS. 11l and 11m, the
The printed circuit board according to the fifth embodiment of the present invention can be manufactured by the method for manufacturing the printed circuit board according to the present embodiment.
図11n及び図11oは、本実施例の変形例に関するもので、具体的には、磁性コア50の他の形態を示すものであって、それぞれ図11jに対応する。
11n and 11o relate to a modification of this embodiment, and specifically, show other forms of the
(第3実施例)
図12aから図12oは、本発明の第3実施例に係るプリント回路基板の製造方法を示す図である。
(Third Example)
12a to 12o are diagrams showing a method for manufacturing a printed circuit board according to a third embodiment of the present invention.
本実施例の場合は、上述の第2実施例に係るプリント回路基板の製造方法とは異なって、キャリア90の両面に互いに異なる単位基板を形成する。また、本実施例の場合は、上述した第1及び第2実施例に係るプリント回路基板の製造方法とは異なって、順次積層工法ではなく、一括積層工法を用いる。
In the case of this embodiment, unlike the method for manufacturing a printed circuit board according to the second embodiment described above, different unit substrates are formed on both sides of the
本実施例では、キャリアを用いて第1単位基板の前駆体及び第2単位基板の前駆体を形成する段階と、第1単位基板と第2単位基板とを形成する段階と、第1単位基板と第2単位基板とを一括積層する段階とで大きく分けられる。 In this embodiment, a stage of forming a precursor of a first unit substrate and a precursor of a second unit substrate using a carrier, a stage of forming a first unit substrate and a second unit substrate, and a stage of forming a first unit substrate are used. It can be roughly divided into the stage of batch stacking the second unit substrate and the second unit substrate.
(第1単位基板前駆体及び第2単位基板前駆体を形成する段階)
先ず、図12aに示すように、キャリア90を準備する。
(Step of forming 1st unit substrate precursor and 2nd unit substrate precursor)
First, the
その後、図12bに示すように、キャリア90の上面に第1単位基板の第1導体パターン41と、キャリア90の下面に第2単位基板の第1導体パターン41とを形成する。ここで、キャリア90の下面の第1導体パターン41はダミーパターンDを含む。
After that, as shown in FIG. 12b, the
次に、図12cに示すように、キャリア90の両面にそれぞれ外部絶縁層15を形成する。外部絶縁層15は、図12cに示すように、RCCで形成することができる。ただし、外部絶縁層15を絶縁フィルムのみで形成する場合は、図12cと異なって、外部絶縁層15の上面には金属箔が形成されない。
Next, as shown in FIG. 12c, external insulating
次に、図12dに示すように、外部絶縁層15に第1導体パターン及びコイルビア42を形成する。
次に、図12eに示すように、キャリア90から上部の外部絶縁層15と下部の外部絶縁層15とを分離する。上部の外部絶縁層15は、第1単位基板の前駆体であり、下部の外部絶縁層15は、第2単位基板の前駆体である。
Next, as shown in FIG. 12d, the first conductor pattern and the coil via 42 are formed on the external insulating
Next, as shown in FIG. 12e, the upper external insulating
(第1単位基板及び第2単位基板を形成する段階)
第1単位基板の製造方法を説明する。
先ず、図12fに示すように、図12eの上部に位置した第1単位基板の前駆体に内部絶縁層16を形成する。具体的に、第1単位基板の外部絶縁層15の一面に内部絶縁層16を形成する。
内部絶縁層16は、感光性絶縁層であってもよいが、これに限定されない。
(Stage of forming the 1st unit substrate and the 2nd unit substrate)
A method for manufacturing the first unit substrate will be described.
First, as shown in FIG. 12f, the internal insulating
The internal insulating
次に、図12gに示すように、内部絶縁層16にメタルバンプ46を形成するための開口を形成する。開口は、レーザードリリングまたは機械式ドリリングにより形成することができる。内部絶縁層16が感光性絶縁層である場合は、開口は、内部絶縁層16にフォトリソグラフィ工程を適用して形成することができる。
Next, as shown in FIG. 12g, an opening for forming the
次に、図12hに示すように、開口にメタルバンプ46及び接続層47を形成する。メタルバンプ46は、電解メッキにより形成することができる。接続層47は、メタルバンプ46の溶融点よりも低い溶融点を有する材質で形成することができる。例として、メタルバンプ46が銅で形成された場合は、接続層47は、錫を含むソルダーで形成することができる。接続層は、電解メッキまたはペースト塗布方式により形成することができる。
Next, as shown in FIG. 12h, a
以下では、第2単位基板の製造方法を説明する。
先ず、図12i及び図12jに示すように、図12eの下部に位置した第2単位基板の前駆体の両面にレジスト80を形成する。レジスト80は、ドライフィルム等の感光性フィルムを外部絶縁層15の両面に積層して形成することができる。レジスト80には、フォトリソグラフィ工程により外部絶縁層15に埋め込まれたダミーパターンDを露出させる開口が形成される。
Hereinafter, a method for manufacturing the second unit substrate will be described.
First, as shown in FIGS. 12i and 12j, resist 80 is formed on both sides of the precursor of the second unit substrate located at the lower part of FIG. 12e. The resist 80 can be formed by laminating a photosensitive film such as a dry film on both surfaces of the external insulating
次に、図12kに示すように、ダミーパターンDを除去する。ダミーパターンDが銅で形成された場合は、ダミーパターンDは、レジスト80の開口から流入される銅エッチング液により除去することができる。本段階において、レジスト80はエッチングレジストとして機能する。 Next, as shown in FIG. 12k, the dummy pattern D is removed. When the dummy pattern D is made of copper, the dummy pattern D can be removed by the copper etching solution flowing in from the opening of the resist 80. At this stage, the resist 80 functions as an etching resist.
次に、図12lに示すように、磁性コア50を形成する。磁性コア50は、スパッタリング等の薄膜工程により形成することができる。レジスト80により磁性コア50は、外部絶縁層15においてダミーパターンDの除去された位置にのみ形成されることができる。
次に、図12mに示すように、レジスト80を除去する。レジスト80は、剥離液を用いて外部絶縁層15から除去することができる。
Next, as shown in FIG. 12l, the
Next, as shown in FIG. 12m, the resist 80 is removed. The resist 80 can be removed from the external insulating
(第1単位基板及び第2単位基板を一括積層する段階)
図12nに示すように、第1単位基板及び第2単位基板を互いに位置合わせする。このとき、第1単位基板及び第2単位基板は、それぞれに形成された基準ホール等を用いて位置合わせすることができる。
(Step of batch stacking the 1st unit substrate and the 2nd unit substrate)
As shown in FIG. 12n, the first unit substrate and the second unit substrate are aligned with each other. At this time, the first unit substrate and the second unit substrate can be aligned by using the reference holes or the like formed in each of them.
その後、第1単位基板及び第2単位基板を加圧及び加熱する。このとき、接続層47の溶融点よりも高い温度で一括積層を行うことができる。
このように、本実施例に係るプリント回路基板の製造方法により本発明の第7実施例に係るプリント回路基板を製造することができる。
After that, the first unit substrate and the second unit substrate are pressurized and heated. At this time, batch lamination can be performed at a temperature higher than the melting point of the
As described above, the printed circuit board according to the seventh embodiment of the present invention can be manufactured by the method for manufacturing the printed circuit board according to the present embodiment.
以上、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば特許請求の範囲に記載された本発明の思想から逸脱しない範囲内において、構成要素の付加、変更、削除または追加等により本発明を多様に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。 Although one embodiment of the present invention has been described above, if the person has ordinary knowledge in the technical field, the addition of components can be performed within the range not deviating from the idea of the present invention described in the claims. The present invention can be variously modified and changed by modification, deletion, addition, etc., and it can be said that this is also included in the scope of the rights of the present invention.
10 第1絶縁層
13 下部絶縁層
14 上部絶縁層
15 外部絶縁層
16 内部絶縁層
20 第2絶縁層
30 第3絶縁層
40 コイルパターン
41 第1導体パターン
42 コイルビア
43 シード層
45 接続部
46 メタルバンプ
47 接続層
50 磁性コア
61 第2導体パターン
62 第3導体パターン
70 ソルダーレジスト
80 レジスト
90 キャリア
91 支持部
92 第1金属箔
93 第2金属箔
C 貫通ホール
t 接着層
D ダミーパターン
DF ドライフィルム
10 1st insulating
Claims (10)
前記第1絶縁層の両面をカバーし、前記第1絶縁層よりも剛性が低い第2絶縁層と、
前記貫通ホールに配置される磁性コアと、
前記磁性コアの周りを巻線するように、前記第2絶縁層の一面及び他面に形成されるコイルパターンと、を含み、
前記磁性コアは、前記第1絶縁層が取り囲まれるように配置される第1支持層及び前記第1絶縁層が取り囲まれるように第1支持層の一面に形成される第1磁性層を含む、プリント回路基板。 The first insulating layer on which the through hole was formed and
A second insulating layer that covers both sides of the first insulating layer and has a lower rigidity than the first insulating layer.
The magnetic core arranged in the through hole and
A coil pattern formed on one surface and the other surface of the second insulating layer so as to wind around the magnetic core.
The magnetic core includes a first support layer arranged so as to surround the first insulating layer and a first magnetic layer formed on one surface of the first support layer so as to surround the first insulating layer. Printed circuit board.
前記磁性コアの周りを1回以上巻線するように、
前記第2絶縁層の一面及び他面に複数個が離隔して形成される第1導体パターンと、
前記第2絶縁層の一面に形成された第1導体パターンと前記第2絶縁層の他面に形成された第1導体パターンとを電気的に接続するために、前記第1絶縁層及び前記第2絶縁層を貫通するコイルビアと、を含む請求項1に記載のプリント回路基板。 The coil pattern is
To wind around the magnetic core at least once
A first conductor pattern formed on one surface and the other surface of the second insulating layer by separating them from each other.
In order to electrically connect the first conductor pattern formed on one surface of the second insulating layer and the first conductor pattern formed on the other surface of the second insulating layer, the first insulating layer and the first insulating layer are connected. 2. The printed circuit board according to claim 1, further comprising a coil via penetrating the insulating layer.
前記第1絶縁層が取り囲まれるように前記第1支持層の他面に積層される第2磁性層をさらに含む請求項1または請求項2に記載のプリント回路基板。 The magnetic core is
The printed circuit board according to claim 1 or 2, further comprising a second magnetic layer laminated on the other surface of the first support layer so as to surround the first insulating layer.
前記第1絶縁層が取り囲まれるように前記第2磁性層上に形成される第2支持層及び前記第1絶縁層が取り囲まれるように前記第2支持層上に形成される第3磁性層をさらに含む請求項3に記載のプリント回路基板。 The magnetic core is
A second support layer formed on the second magnetic layer so as to surround the first insulating layer, and a third magnetic layer formed on the second support layer so as to surround the first insulating layer. The printed circuit board according to claim 3, further comprising.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20170003019 | 2017-01-09 | ||
KR10-2017-0003019 | 2017-01-09 | ||
KR10-2017-0038668 | 2017-03-27 | ||
KR1020170038668A KR102426202B1 (en) | 2017-01-09 | 2017-03-27 | Printed circuit board |
JP2017215996A JP7383866B2 (en) | 2017-01-09 | 2017-11-08 | printed circuit board |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017215996A Division JP7383866B2 (en) | 2017-01-09 | 2017-11-08 | printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022093713A true JP2022093713A (en) | 2022-06-23 |
JP7379774B2 JP7379774B2 (en) | 2023-11-15 |
Family
ID=62912418
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017215996A Active JP7383866B2 (en) | 2017-01-09 | 2017-11-08 | printed circuit board |
JP2022076602A Active JP7379774B2 (en) | 2017-01-09 | 2022-05-06 | printed circuit board |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017215996A Active JP7383866B2 (en) | 2017-01-09 | 2017-11-08 | printed circuit board |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP7383866B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210009528A (en) * | 2019-07-17 | 2021-01-27 | 삼성전기주식회사 | Coil component |
KR20210142300A (en) * | 2020-05-18 | 2021-11-25 | 삼성전기주식회사 | Coil component |
JP7338588B2 (en) * | 2020-08-19 | 2023-09-05 | 株式会社村田製作所 | inductor components |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160233153A1 (en) * | 2015-02-05 | 2016-08-11 | Qualcomm Incorporated | Integrated device package comprising a magnetic core inductor with protective ring embedded in a package substrate |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0442513A (en) * | 1990-06-08 | 1992-02-13 | Matsushita Electric Ind Co Ltd | Inductance component and manufacture thereof |
JP2004363162A (en) * | 2003-06-02 | 2004-12-24 | Nec Tokin Corp | Helical inductor and its manufacturing method, and board with built-in helical inductor |
JP2005184094A (en) * | 2003-12-16 | 2005-07-07 | Olympus Corp | Antenna and manufacturing method of antenna |
JP2007096337A (en) * | 2004-07-07 | 2007-04-12 | Nec Corp | Wiring substrate for mounting semiconductor, semiconductor package, and its manufacturing method |
JP4673207B2 (en) * | 2005-12-16 | 2011-04-20 | イビデン株式会社 | Multilayer printed wiring board and manufacturing method thereof |
JP6256820B2 (en) * | 2012-03-26 | 2018-01-10 | 住友電工プリントサーキット株式会社 | Flexible printed wiring board and method for manufacturing the flexible printed wiring board |
JPWO2013190748A1 (en) * | 2012-06-22 | 2016-02-08 | 株式会社ニコン | Substrate, imaging unit, and imaging apparatus |
JP2014165362A (en) * | 2013-02-26 | 2014-09-08 | Ibiden Co Ltd | Printed wiring board |
KR101514539B1 (en) * | 2013-08-29 | 2015-04-22 | 삼성전기주식회사 | Substrate embedding electronic component |
US20160143137A1 (en) * | 2014-11-17 | 2016-05-19 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of manufacturing the same, and electronic component module |
JP2016197624A (en) * | 2015-04-02 | 2016-11-24 | イビデン株式会社 | Inductor component, manufacturing method for inductor component, printed wiring board incorporating inductor component |
-
2017
- 2017-11-08 JP JP2017215996A patent/JP7383866B2/en active Active
-
2022
- 2022-05-06 JP JP2022076602A patent/JP7379774B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160233153A1 (en) * | 2015-02-05 | 2016-08-11 | Qualcomm Incorporated | Integrated device package comprising a magnetic core inductor with protective ring embedded in a package substrate |
Also Published As
Publication number | Publication date |
---|---|
JP7379774B2 (en) | 2023-11-15 |
JP7383866B2 (en) | 2023-11-21 |
JP2018113432A (en) | 2018-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2022093713A (en) | Printed circuit board | |
JP6293998B2 (en) | Multilayer circuit board manufacturing method and multilayer circuit board manufactured by the manufacturing method | |
KR101375998B1 (en) | Method of Manufacturing Multilayer Wiring Substrate, and Multilayer Wiring Substrate | |
JP5727521B2 (en) | Printed circuit board and manufacturing method thereof | |
JP6311200B2 (en) | Printed wiring board, electronic component, and printed wiring board manufacturing method | |
US8558116B2 (en) | Multilayer rigid flexible printed circuit board and method for manufacturing the same | |
KR101241544B1 (en) | The printed circuit board and the method for manufacturing the same | |
JP7014375B2 (en) | Printed circuit board with built-in magnetic core | |
US20200214135A1 (en) | Printed circuit board and manufacturing method thereof | |
JP2015035496A (en) | Method of manufacturing electronic component built-in wiring board | |
JP2010016339A (en) | Module using multilayer flexible printed circuit board and method of manufacturing the same | |
US9661759B2 (en) | Printed circuit board and method of manufacturing the same | |
KR102426202B1 (en) | Printed circuit board | |
US20140027047A1 (en) | Carrier for manufacturing printed circuit board, method of manufacturing the same and method of manufacturing printed circuit board using the same | |
KR101136396B1 (en) | PCB within cavity and Fabricaring method of the same | |
KR101055488B1 (en) | Carrier for manufacturing printed circuit board, manufacturing method thereof and manufacturing method of printed circuit board using same | |
KR101167422B1 (en) | Carrier member and method of manufacturing PCB using the same | |
KR100704911B1 (en) | Electronic chip embedded pcb and method of the same | |
KR100733279B1 (en) | Method of fabricating printed circuit board with embedded inductor | |
JP2011222962A (en) | Print circuit board and method of manufacturing the same | |
KR101133128B1 (en) | Multi-layer printed circuit board and method of manufacturing the same | |
KR102054198B1 (en) | Method for manufacturing wiring board | |
KR101108816B1 (en) | Multilayer printed circuit substrate and method of manufacturing the same | |
KR101156924B1 (en) | Method of manufacturing printed curcuit board | |
US20130146337A1 (en) | Multi-layered printed circuit board and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220506 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231006 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7379774 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |