JP7383430B2 - 表示装置の製造方法、及び表示装置 - Google Patents

表示装置の製造方法、及び表示装置 Download PDF

Info

Publication number
JP7383430B2
JP7383430B2 JP2019164883A JP2019164883A JP7383430B2 JP 7383430 B2 JP7383430 B2 JP 7383430B2 JP 2019164883 A JP2019164883 A JP 2019164883A JP 2019164883 A JP2019164883 A JP 2019164883A JP 7383430 B2 JP7383430 B2 JP 7383430B2
Authority
JP
Japan
Prior art keywords
light emitting
emitting elements
guide member
alignment
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019164883A
Other languages
English (en)
Other versions
JP2021043316A (ja
Inventor
一幸 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2019164883A priority Critical patent/JP7383430B2/ja
Priority to CN202080062759.6A priority patent/CN114342081A/zh
Priority to PCT/JP2020/029982 priority patent/WO2021049211A1/ja
Publication of JP2021043316A publication Critical patent/JP2021043316A/ja
Priority to US17/653,685 priority patent/US20220189814A1/en
Application granted granted Critical
Publication of JP7383430B2 publication Critical patent/JP7383430B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68309—Auxiliary support including alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Description

本発明の実施形態は、表示装置の製造方法、及び表示装置に関する。
自発光素子である発光ダイオード（ＬＥＤ：Light Emitting Diode）を用いたＬＥＤ表示装置が知られている。近年では、より高精細化した表示装置として、マイクロＬＥＤと称される微小な発光ダイオード素子を用いた表示装置（以下、マイクロＬＥＤ表示装置と称する）が開発されている。
このマイクロＬＥＤ表示装置は、従来の液晶表示ディスプレイや有機ＥＬディスプレイと異なり、表示領域に、チップ状の多数のマイクロＬＥＤが実装されているため、高精細化と大型化の両立が容易であり、次世代ディスプレイとして注目されている。マイクロＬＥＤは、単結晶サファイアウェハ等の上に半導体プロセスを用いて集積形成される。
マイクロＬＥＤ表示装置の製造では、微細なマイクロＬＥＤを実装基板の上に実装する際、集積形成時のウェハの上での配列を利用して実装基板の上に転写する手法が採用されている。
特開２００２－１１８１２４号公報
しかしながら、上記実装手法では、ウェハから分離され分散された発光素子や、ウェハの上で実装基板の画素配列に適合しない配置にある発光素子を実装できない。
発光素子は肉眼では視認が困難なほど微細化され、実装基板の上には多数の発光素子が実装されている。そのため、互いに分離された発光素子を実装基板の上に効率的に実装するためには、発光素子の姿勢及び二次元配列を実装基板の画素配列に適合するように予め、精度よく整列させる技術が必要とされている。
本実施形態は、発光素子を効率的に整列させ、実装基板の上に効率的に実装させ得る、表示装置の製造方法、及びその製造方法によって製造し得る表示装置を提供することを目的とする。
一実施形態に係る表示装置の製造方法は、実装基板と、実装基板の上に二次元配列して実装される複数の発光素子とを備え、複数の発光素子は、二次元配列の平面に垂直な軸線に対して非回転対称性で、かつ二次元配列の平面に平行な軸線に対して非線対称性の平面形状を有する、表示装置の製造方法である。表示装置の製造方法は、複数の発光素子を互いに分離して用意する工程；平板状の基材と、基材に二次元配列され、発光素子の平面形状と相似形状で僅かに大きい寸法の貫通した複数の開口部を有する開口部群とを備える、配列ガイド部材を用意する工程；及び配列ガイド部材を水平に設置して、当該配列ガイド部材の開口部群に複数の発光素子を嵌め込み、複数の発光素子を開口部群の二次元配列に倣って整列させる整列工程；を含む。
一実施形態に係る表示装置は、実装基板と、実装基板の上に二次元配列して実装される複数の発光素子とを備える。複数の発光素子は、二次元配列の平面に垂直な軸線に対して非回転対称性で、かつ二次元配列の平面に平行な軸線に対して非線対称性の平面形状を有する。複数の発光素子は、第１色を呈する第１発光素子と、第２色を呈する第２発光素子と、第３色を呈する第３発光素子と含み、それらは互いに平面形状が異なる。
表示装置の構成を概略的に示す斜視図である。 図１のＩＩ－ＩＩ線に沿う模式的な部分断面図である。 図１の複数の発光素子の平面形状及び二次元配列を示す平面図である。 一実施形態に係る表示装置の製造方法を示すフローチャートである。 一実施形態に係る表示装置の製造方法に使用する、発光素子の整列装置を概略的に示す斜視図である。 整列工程を順に示す模式的な部分断面図である。 実装工程を順に示す模式的な部分断面図である。 発光素子の平面形状の他の例を示す平面図である。 他の実施形態に係る表示装置の製造方法によって製造できる表示装置が備える複数の発光素子の平面形状及び二次元配列を示す平面図である。 表示装置の他の例を示す模式的な部分断面図である。
以下、図面を参照して、実施形態について説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の趣旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
本開示の一実施形態は、表示装置の製造方法に関する。以下、当該表示装置の製造方法を使用して製造できる、表示装置について説明する。ここでは表示装置が、自発光素子であるマイクロ発光ダイオード（以下、マイクロＬＥＤと称する）を用いたマイクロＬＥＤ表示装置であるとして説明する。
図１は、表示装置ＤＳＰの構成を概略的に示す斜視図である。図２は、図１のＩＩ－ＩＩ線に沿う模式的な部分断面図である。図３は、図１の発光素子１０の平面形状及び二次元配列を示す平面図である。
図１は、第１方向Ｘと、第１方向Ｘに垂直な第２方向Ｙと、第１方向Ｘ及び第２方向Ｙに垂直な第３方向Ｚによって規定される三次元空間を示している。なお、第１方向Ｘ及び第２方向Ｙは、互いに直交しているが、９０°以外の角度で交差していてもよい。また、本実施形態においては、第３方向Ｚを上と定義し、第３方向Ｚと反対側の方向を下と定義する。なお、「第１部材の上の第２部材」及び「第１部材の下の第２部材」とした場合、第２部材は、第１部材に接していてもよく、第１部材から離れて位置していてもよい。
表示装置ＤＳＰは、実装基板ＡＲと、実装基板ＡＲの上に実装される複数の発光素子１０と、を備えている。図１では、表示装置ＤＳＰの表示面、すなわち光出射面が上方を向き、背面が下方を向くよう示している。
図１に示すように、実装基板ＡＲは、例えば矩形状を有している。実装基板ＡＲの主面は、第１方向Ｘと第２方向Ｙとにより規定されるＸ－Ｙ平面に平行である。実装基板ＡＲの厚さ方向は、第３方向Ｚに相当する。実装基板ＡＲの上には、複数の発光素子１０が、二次元配列して実装されている。
図２に示すように、実装基板ＡＲの上面には、各々の発光素子１０に応じて、一対の第１配線電極ＳＥ１及び第２配線電極ＳＥ２が形成されている。一対の第１配線電極ＳＥ１及び第２配線電極ＳＥ２は、実装基板ＡＲの上で発光素子１０と同様に二次元配列されて、配置されている。実装基板ＡＲは、他に、絶縁基板、絶縁基板の上に形成される各種配線層、各々の発光素子１０に応じて画素回路（駆動トランジスタ等の各種スイッチング素子や、各種容量等を含む）等を備えているが、これらの詳細な構成について省略する。
各発光素子１０は、第１配線電極ＳＥ１及び第２配線電極ＳＥ２の上に跨って実装されている。発光素子１０は、発光層１１と、発光層１１の下側に配置される第１電極１２及び第２電極１３とを備えている。第１電極１２は、第１配線電極ＳＥ１の上に配置され、電気的に接続されている。第２電極１３は、第２配線電極ＳＥ２の上に配置され、電気的に接続されている。一対の第１配線電極ＳＥ１及び第２配線電極ＳＥ２は、発光素子１０の実装領域として機能している。
発光素子１０は、実装基板ＡＲに接続される側の面である実装面Ｐ１、及び光が出射される側の面である主発光面Ｐ２を有している。より正確には発光素子１０は実装面Ｐ１側を含め全方位へと光が出射されるが、表示装置ＤＳＰとして用いる場合の主要な光が出射される面として、主発光面Ｐ２と表現している。本実施形態において、第１電極１２及び第２電極１３を備える面が実装面Ｐ１として機能している。
複数の発光素子１０は、二次元配列の平面に垂直な軸線に対して非回転対称性で、かつ二次元配列の平面に平行な軸線に対して非線対称性の平面形状を有している。図３に示すように、本実施形態において、発光素子１０は、幅Ｗ、長さＬ、及び厚さＴ（図示せず）の長方形状の概形寸法を有している（厚さＴ＜長さＬ，幅Ｗ）。発光素子１０は、長方形（幅Ｗ＜長さＬ）の４つの角部のうち１つの角部を非線対称の三角形に切り欠いた平面形状を有している。複数の発光素子１０は、実装基板ＡＲの上に第１方向Ｘに間隔ｄＸを置いて配列され、かつ第２方向Ｙに間隔ｄＹを置いて配列されている。各発光素子１０は、実装基板ＡＲの上において、切り欠き部１５を右上に向ける姿勢で整列されている。
上述する非回転対称性とは、二次元配列の平面（Ｘ－Ｙ平面）に垂直な軸線（第３方向Ｚと平行な軸線、例えば中心点Ｐ）で１回転させた形状は、３６０°回転させたときのみ元の形状と一致して、他の角度回転させたときは一致しないことを意味する。換言すると、発光素子１０の平面形状は、一回回転対称性のみを有している。上述する非線対称性とは、二次元配列の平面（Ｘ－Ｙ平面）に平行な線分（例えば第１方向Ｘ及び第２方向Ｙに沿う各中心線ＣＬ１，ＣＬ２）のいずれを軸線としても、その軸線に対して線対称ではないことを意味する。換言すると、発光素子１０の平面形状は、実装面Ｐ１及び主発光面Ｐ２を互いに上下反転しても元の形状と一致しない。
発光素子１０は、上述するようにマイクロＬＥＤチップであり、フリップチップ型マイクロＬＥＤとも称される。発光素子１０の幅Ｗ×長さＬで定義される面積は、例えば２５μｍ２以上１００００μｍ２以下である。幅Ｗ，長さＬは、例えば５μｍ以上３００μｍ以下である。発光層１１は、Ｐ／Ｎ接合層を備えている。発光素子１０は、第１電極１２側を正とし、第２電極１３側を負として、第１配線電極ＳＥ１及び第２配線電極ＳＥ２を介して電流を供給すると、Ｐ／Ｎ接合層が発光して、所望の表示が得られる。
（表示装置ＤＳＰの製造方法）
以下、図面を参照して一実施形態に係る表示装置ＤＳＰの製造方法について説明する。
図４は、一実施形態に係る表示装置の製造方法を示すフローチャートである。図５は、一実施形態に係る表示装置の製造方法に使用する、発光素子の整列装置を概略的に示す斜視図である。図６は、整列工程を順に示す模式的な部分断面図である。図７は、実装工程を順に示す模式的な部分断面図である。
まず、複数の発光素子１０を互いに分離して用意する（Ｓ１工程）。
以下、上述する発光素子１０を多結晶サファイア基板の上に集積形成する手順について説明する。まず、絶縁基材層となる単結晶サファイア基板（ウェハ）を用意する。単結晶サファイア基板には、例えば単結晶サファイア基板の上に低温及び高温のバッファ層を形成した後、第２導電型クラッド層、活性層、第１導電型クラッド層を常法により積層させて、発光層を形成する。当該積層によって、ダブルヘテロ構造の発光ダイオードが形成される。次に、常法により、第２導電型クラッド層に電気的に接続するようにｎ型電極（第１電極）が形成され、第１導電型クラッド層に電気的に接続するようにｐ型電極（第２電極）が形成される。次に、フォトリソグラフィー等の半導体プロセスによってサファイア基板が露出する位置まで、各発光素子１０を分離する分離溝、切り欠き部を形成する。また、フォトリソグラフィーに替えてサファイア基板が露出する位置までダイシングプロセスを用いてもよい。さらにこの分断溝や切り欠き部を形成は、上述のフォトリソグラフィーやダイシングプロセスを組み合わせたものであってもよい。以上の工程によって、発光素子１０をサファイア基板（ウェハ）の上を集積形成できる。
次に、サファイア基板の上に集積形成された複数の発光素子１０を、サファイア基板から分離させる。当該サファイア基板から発光素子１０を分離する方法としては、レーザーリフトオフ等の手法を採用できる。当該手法では、まず分離する発光素子１０に対して、エキシマレーザー等の高出力パルスレーザを、サファイア基板側から照射する。上記レーザー照射によって、サファイア基板と結晶層である第２導電型クラッド層の界面近傍で、例えば窒化ガリウム層が分解され、当該界面の結合力が弱くなって分離することができる。
本実施形態において、分離して用意する複数の発光素子１０は、サファイア基板等の絶縁基材層を含まないものが使用される。このような構成では、発光素子１０が、硬質な絶縁基材層を含まないことで、発光素子１０の上述する平面形状を半導体プロセス等の微細加工技術によって容易に形成できる。また、発光素子１０の厚さＴを薄くできるため、表示装置ＤＳＰの厚さを薄くでき好ましい。
なお、分離して用意する複数の発光素子１０としては、従来使用できず廃棄されているウェハから分離され分散されている発光素子や、集積形成されたウェハの上で実装基板ＡＲの画素配列に適合しない位置にある発光素子を使用できる。
次に、配列ガイド部材２１を用意する（Ｓ２工程）。
図５に示すように、配列ガイド部材２１は、基材と、基材に二次元配列され貫通した複数の開口部を有する開口部群ＯＰとを備えている。配列ガイド部材２１は、水平に設置して、当該配列ガイド部材２１の開口部群ＯＰに複数の発光素子１０をそれぞれ嵌め込み、複数の発光素子１０を開口部群ＯＰの二次元配列に倣って整列させることができるように構成されている。
基材は、平板状であって、例えば矩形状の外形形状を有している。基材の厚さは、好ましくは、整列させる発光素子１０の厚さＴと同等である。基材は、水平配置したとき上に位置する上面と下に位置する下面とを有している。基材が例えばシリコン、酸化シリコン等の材料である場合、微細な開口部群ＯＰはフォトリソグラフィー等の半導体プロセスによって形成することができる。
本実施形態において、開口部群ＯＰの各開口部の上面側からみる平面形状は、主発光面Ｐ２側からみる発光素子１０の平面形状と相似形状を有している。具体的には、開口部群ＯＰの各開口部は上述する発光素子１０の平面形状と同様に、長方形の４つの角部のうち、１つの角部を非線対称の三角形状に切り欠いた平面形状を有している。本実施形態において、上面側からみる開口部群ＯＰの各開口部の姿勢は、実装基板ＡＲの上の発光素子１０の姿勢と一致している。具体的には、開口部群ＯＰの各開口部は、実装基板ＡＲの上の発光素子１０の姿勢と同様に、切り欠き部１５を右上に向ける姿勢で整列されている。開口部群ＯＰの各開口部は、上述する発光素子１０の平面形状と相似形状で僅かに大きい寸法を有している。開口部群ＯＰの各開口部の平面面積は、例えば、発光素子１０の平面面積と比較して、僅かに大きく形成され、好ましくは１％～１０％大きく形成されている。
本実施形態において、開口部群ＯＰの各開口部は、その中心点が実装基板ＡＲの上の発光素子１０の二次元配列と同様に、第１方向Ｘに間隔ｄＸを置いて配列され、かつ第２方向Ｙに間隔ｄＹを置いて配列されている。すなわち、開口部群ＯＰの各開口部の二次元配列は、実装基板ＡＲの上の発光素子１０の二次元配列と一致している。
次に、用意された配列ガイド部材２１を、水平に設置する（Ｓ３工程）。
本実施形態において、配列ガイド部材２１は、水平に配置される整列板２２の上に配置されている。整列板２２は、平板状であって、配列ガイド部材２１の下面に開口部群ＯＰを覆って配置されている。整列板２２は、配列ガイド部材２１と同じ寸法の矩形状の外形形状を有している。
本実施形態において、配列ガイド部材２１及び整列板２２は、互いの位置がずれないように固定具２３で固定されている。固定具２３は、例えば配列ガイド部材２１及び整列板２２の外縁を挟持して固定する部材である。本実施形態において、配列ガイド部材２１は、当該部材を微細に振動及び揺動させ得る、振動手段及び揺動手段２４に接続されている。配列ガイド部材２１及び整列板２２は、一体として、振動手段及び揺動手段２４よって共に振動及び揺動されるように構成されている。
次に、配列ガイド部材２１の開口部群ＯＰに複数の発光素子１０をそれぞれ嵌め込み、複数の発光素子１０を開口部群ＯＰの二次元配列に倣って整列させる（Ｓ４工程）。
図６（ａ）～（ｃ）を参照して、整列工程を説明する。
まず、図６（ａ）に示すように、水平に設置した配列ガイド部材２１及び整列板２２の上であって、配列ガイド部材２１の上面に互いに分離された複数の発光素子１０を載置する。
次に、図６（ｂ）に示すように、当該配列ガイド部材２１及び整列板２２を振動手段及び揺動手段２４によって揺動及び振動させ、複数の発光素子１０を配列ガイド部材２１の上で移動及び回転させる。上記移動及び回転によって、複数の発光素子１０が、開口部群ＯＰの各開口部の二次元配列及び姿勢に合致したとき、図６（ｃ）に示すように、複数の発光素子１０が開口部群ＯＰにそれぞれ嵌め込まれる。本実施形態では、各発光素子１０は、各開口部群ＯＰ内に実装面Ｐ１側を下側に向けて嵌め込まれる。
具体的には、各発光素子１０が、平面に垂直な軸線に対して非回転対称性の平面形状を有しているため、当該平面において発光素子１０が開口部群ＯＰの開口部と一致する角度の姿勢でのみ、発光素子１０は開口部群ＯＰの開口部に嵌め込まれる。また、各発光素子１０が、平面に平行な軸線に対して非線対称性な平面形状であるため、発光素子１０の実装面Ｐ１が下側である姿勢でのみ、発光素子１０は開口部群ＯＰの開口部に嵌め込まれる。更に、配列ガイド部材２１の開口部群ＯＰの複数の開口部は、二次元配列されているため、開口部群ＯＰの複数の開口部にそれぞれ嵌め込まれる発光素子１０は、その二次元配列に倣って整列板２２の上に整列される。
次に、整列された複数の前記発光素子１０を、その整列を保持したまま、実装基板ＡＲの上に実装する（Ｓ５工程）。
図７（ｄ）～（ｇ）を参照して、実装工程を説明する。
まず、図７（ｄ）に示すように、整列板２２の上から配列ガイド部材２１を取り外して、かつ転写板３０を用意する。転写板３０は、発光素子１０をその整列を保持したまま転写するための仮基板である。転写板３０の基材３１の表面には、粘着材層３２が塗布されている。
続いて、同図７（ｄ）に示すように、転写板３０の粘着材層３２表面を、整列された発光素子１０の主発光面Ｐ２に圧着して粘着材層３２表面に各発光素子１０の主発光面Ｐ２側が粘着させ保持させる。この操作により、複数の発光素子１０がその整列を保持したまま転写板３０に対して転写される。
次に、図７（ｅ）に示すように、実装基板ＡＲを用意する。この実装基板ＡＲには、各種の配線層（図示せず）や画素回路（図示せず）、第１配線電極ＳＥ１、及び第２配線電極ＳＥ２等が予め形成されている。上述するように、実装基板ＡＲの上面に配置される、一対の第１配線電極ＳＥ１及び第２配線電極ＳＥ２が発光素子１０の実装領域として機能する。第１配線電極ＳＥ１及び第２配線電極ＳＥ２には予め接合用導電材が形成されている。次に、同図７（ｅ）に示すように、転写板３０から実装基板ＡＲの第１配線電極ＳＥ１及び第２配線電極ＳＥ２の上に、各々の第１電極１２及び第２電極１３の位置を整合させて配置する。
続いて、図７（ｆ）に示すように、転写板３０の上の発光素子１０の実装面Ｐ１を実装基板ＡＲの上の整合した位置に圧着させる。その後、同図７（ｆ）に示すように実装する発光素子１０に接着した粘着材層３２にレーザー照射し、粘着材層３２を破壊して転写板３０を各発光素子１０から取り外すことによって、複数の発光素子１０は、転写板３０の上の整列を保持したままに実装基板ＡＲの上に転写され、実装される（図７（ｇ））。
この実装工程を、全ての画素（全ての実装基板ＡＲの上の実装領域）について繰り返して行うことによって、実装基板ＡＲの上に発光素子１０が二次元配列される表示装置ＤＳＰを製造できる。
本実施形態に係る表示装置ＤＳＰの製造方法においては、複数の発光素子１０を予め所定の平面形状に形成しているため、その姿勢及び二次元配列を配列ガイド部材２１によって整列させることができる。上述する発光素子１０は、それと相似形状で僅かに大きい寸法の平面形状の複数の開口部を有する開口部群ＯＰに対して所定の姿勢及び二次元配列でのみ嵌め込まれる。そのため、微細な寸法の多数の発光素子１０を精度よく整列でき、発光素子１０の実装基板ＡＲの上への転写、実装を効率化できる。従って、本実施形態によれば、表示装置ＤＳＰを効率的に製造でき、製造コストを低下した表示装置ＤＳＰが提供できる。
更に、本実施形態に係る表示装置ＤＳＰの製造方法によれば、互いに分離した複数の発光素子１０を効率よく整列させることができる。そのため、従来使用できず廃棄されている、集積形成されたウェハから分離され分散されている発光素子や、集積形成されたウェハの上で実装基板ＡＲの画素配列に適合しない位置にある発光素子を再利用して、表示装置ＤＳＰを製造することができる。その結果、表示装置ＤＳＰの製造コストを更に低下できる。
更に、本実施形態に係る表示装置ＤＳＰの製造方法によれば、整列工程において、当該配列ガイド部材を揺動及び振動させ、複数の発光素子１０を移動及び回転させることによって、複数の発光素子１０を開口部群ＯＰに効率的に嵌め込ませることができる。その結果、複数の発光素子１０を、配列ガイド部材２１によって、効率的に整列させることができる。
更に、本実施形態に係る表示装置ＤＳＰの製造方法によれば、整列工程において、発光素子１０を第１電極１２及び第２電極１３を備える実装面Ｐ１側を下にして整列させている。そのため、整列工程に次ぐ実装工程において、転写板３０で発光素子１０の主発光面Ｐ２側を保持できるため、それと反対側の実装面Ｐ１を実装基板ＡＲの上に実装させることができる。その結果、実装工程において、発光素子１０の上下面を反転する操作なしに実装することができ、発光素子１０の実装基板ＡＲの上への実装を更に効率化できる。
なお、上記実施形態では、配列ガイド部材２１の開口部群ＯＰの複数の開口部と二次元配列が実装基板ＡＲの上の発光素子１０の二次元配列と一致している例を示して説明したが、これに限定されない。開口部群ＯＰの複数の開口部の二次元配列は、実装基板ＡＲの上の発光素子１０の二次元配列と比較して、第１方向Ｘ及び／又は第２方向Ｙに所定の倍率で拡大又は縮小されてもよい。例えば、配列ガイド部材２１の開口部群ＯＰの複数の開口部の二次元配列を上述するように縮小して密に配置することで、配列ガイド部材２１の寸法を小さくできるため好ましい。配列ガイド部材２１の開口部群ＯＰの複数の開口部を密に配置することで、上述する整列工程において、配列ガイド部材２１の上面に載置される複数の発光素子１０が開口部群ＯＰの複数の開口部にそれぞれ嵌め込まれる確率が増加して、整列工程を更に効率化できる。その場合、整列工程に次ぐ実装工程で、整列された複数の発光素子１０の二次元配列を所定の倍率に拡大して実装する操作が必要になる。
なお、上記実施形態では、図８（ａ）に示すように、発光素子１０は長方形の４つの角部のうち１つの角部を非線対称の三角形状に切り欠いた平面形状を有するものを示して説明したが、発光素子の形状はこれに限定されず、上述する非回転対称性及び非線対称性を有していればよい。例えば、発光素子１０は、三角形状以外の切り欠き部を有するものであってもよく、図８（ｂ）に示すように、長方形の４つの角部のうち１つの角部を長方形状に切り欠いた平面形状を有してもよい。また、例えば、発光素子１０は、２つ以上の切り欠き部を有するものであってもよく、図８（ｃ）に示すように、長方形の４つの角部のうち１つの角部が三角形状に切り欠かれ、他の１つの角部が長方形状に切り欠かれる平面形状を有してもよい。また、発光素子の概略形状が、長方形以外の形状であってもよく、三角形状等の他の多角形状や、円形状等であってもよい。
（他の実施形態に係る表示装置の製造方法）
他の実施形態に係る表示装置の製造方法について説明する。以下、他の実施形態に係る表示装置の製造方法によって製造できる、表示装置について説明する。
図９は、他の実施形態に係る表示装置の製造方法によって製造できる表示装置が備える複数の発光素子の平面形状及び二次元配列を模式的に示す平面図である。複数の発光素子１０が、第１色を呈する第１発光素子１０ａと、第２色を呈する第２発光素子１０ｂと、第３色を呈する第３発光素子１０ｃと含み、それらが互いに平面形状が異なっている。一例では、第１色は赤色であり、第２色は緑色であり、第３色は青色である。
当該表示装置においては、第１発光素子１０ａは上述する図８（ａ）と同様の平面形状を有し、第２発光素子１０ｂは上述する図８（ｂ）と同様の平面形状を有し、第３発光素子１０ｃは、図８（ｃ）と同様の平面形状を有している。例えば、第１，第２，第３発光素子の概略寸法である幅Ｗ，長さ，厚さＴは、それぞれ同じである。第１，第２，第３発光素子１０ａ，１０ｂ，１０ｃは、それぞれ切り欠き部１５a，１５ｂ，１５ｃを右上に向ける姿勢で整列されている。第１，第２，第３発光素子１０ａ，１０ｂ，１０ｃは、上述する発光素子１０の二次元配列に沿って、それぞれ第２方向Ｙに沿って並び、第１方向Ｘにこの順で交互に配列されている。
このような表示装置の製造方法では、上記配列ガイド部材を用意する工程では、第１発光素子１０ａと相似形状で僅かに大きい寸法の平面形状の複数の開口部を有する開口部群を備える第１配列ガイド部材と、第２発光素子１０ｂと相似形状で僅かに大きい寸法の平面形状の複数の開口部を有する開口部群を備える第２配列ガイド部材と、第３発光素子１０ｃと相似形状で僅かに大きい寸法の平面形状の複数の開口部を有する開口部群を備える第３配列ガイド部材とをそれぞれ用意することが好ましい。
第１発光素子１０ａは、第１配列ガイド部材の第１開口部群にそれぞれ嵌め込まれ、第２，第３配列ガイド部材の第２，第３開口部群にそれぞれ嵌め込まれないことが好ましい。第２発光素子１０ｂは、第２配列ガイド部材の第２開口部群にそれぞれ嵌め込まれ、第１，第３配列ガイド部材の第１，第３開口部群にそれぞれ嵌め込まれないことが好ましい。第３発光素子１０ｃは、第２配列ガイド部材の第３開口部群にそれぞれ嵌め込まれ、第１，第２配列ガイド部材の第１，第２開口部群にそれぞれ嵌め込まれないことが好ましい。
また、上記整列工程では、第１発光素子１０ａを第１配列ガイド部材によって整列させる第１整列工程と、第２発光素子１０ｂを第２配列ガイド部材によって整列させる第２整列工程と、第３発光素子１０ｃを第３配列ガイド部材によって整列させる第３整列工程とを含む、ことが好ましい。
更に、上記実装工程では、上記第１整列工程によって整列された第１発光素子１０ａを、整列を保持したまま実装基板の上に実装する第１実装工程と、上記第２整列工程によって整列された第２発光素子１０ｂを、整列を保持したまま実装基板の上に実装する第２実装工程と、上記第３整列工程によって整列された第３発光素子１０ｃを、整列を保持したまま実装基板の上に実装する第３実装工程と、を含むことが好ましい。
以下、他の実施形態に係る表示装置の製造方法について説明する。
まず、用意する互いに分離された発光素子としては、例えば、第１，第２，第３発光素子１０ａ，１０ｂ，１０ｃが混在しているものを使用できる（Ｓ１´工程）。
次に、第１配列ガイド部材を、整列板の上に水平に配置して固定する（Ｓ２´工程）。次に、上記複数の発光素子を第１配列ガイド部材の上に載置し（Ｓ３´工程）、第１配列ガイド部材によって、第１発光素子１０ａを整列板の上に整列させる（第１整列工程（Ｓ４´工程））。この際、第１，第２，第３発光素子１０ａ，１０ｂ，１０ｃは互いに平面形状が異なり、それと相似形状で僅かに大きい寸法の第１，第２，第３開口部群も互いに平面形状が異なるため、第１発光素子１０ａのみが選択的に第１配列ガイド部材によって整列させられる。次に、整列板の上の整列した第１発光素子１０ａを、整列を保持したまま転写板に転写して、実装基板の上の対応する実装領域に実装する（第１実装工程（Ｓ５´工程））。
次に、第１配列ガイド部材に代えて、第２配列ガイド部材を整列板の上に水平に配置して固定する（Ｓ２´工程）。次に、第１配列ガイド部材の上に残った複数の発光素子を第２配列ガイド部材の上に載置し（Ｓ３´工程）、第２配列ガイド部材によって第２発光素子１０ｂを選択的に整列板の上に整列させる（第２整列工程（Ｓ４´工程））。次に、整列板の上の整列した第２発光素子１０ｂを、整列を保持したまま転写板に転写して、実装基板ＡＲの上の対応する実装領域に実装する（第２実装工程（Ｓ５´工程））。
次に、第２配列ガイド部材に代えて、第３配列ガイド部材を整列板の上に水平に配置して固定する（Ｓ２´工程）。次に、第２配列ガイド部材の上に残った複数の発光素子を第３配列ガイド部材の上に載置し（Ｓ３´工程）、第３配列ガイド部材によって第３発光素子１０ｃを選択的に整列板の上に整列させる（第３整列工程（Ｓ４´工程））。次に、整列板の上の整列した第３発光素子１０ｃを、整列を保持したまま転写板に転写して、実装基板ＡＲの上の対応する実装領域に実装する（第３実装工程（Ｓ５´工程））。
他の実施形態に係る表示装置ＤＳＰの製造方法においては、上記実施形態と同様の効果を得ることができる。更に、このような構成では、実装する発光素子として、従来使用できず廃棄されている、集積形成されたウェハから分離され、第１，第２，第３発光素子１０ａ，１０ｂ，１０ｃが混在している発光素子を再利用して、表示装置ＤＳＰを製造することができる。その結果、表示装置ＤＳＰの製造コストを更に低下できる。
なお、上述する他の実施形態に係る表示装置の製造方法において、第１，第２，第３発光素子１０ａ，１０ｂ，１０ｃが混在したものを使用したが、それぞれ互いに選り分けられているものを使用してもよい。具体的には、第１，第２，第３発光素子１０ａ，１０ｂ，１０ｃは、それぞれの別の整列工程及び実装工程によって実装基板の上に実装されてもよい。また、第１，第２，第３発光素子１０ａ，１０ｂ，１０ｃとして切り欠き１５の形状が異なるもので説明したが、例えば平面形状が異なるとは、その概略形状が互いに三角形状等の他の多角形状、円形状等であって大きく異なる構成であってもよい。また、第１，第２，第３発光素子１０ａ，１０ｂ，１０ｃは、例えば互いに相似形状であって平面面積のみ異なる構成でもよく、例えば、この順で平面面積が小さくなる構成であってもよい。このような構成では、第１，第２，第３発光素子の概略形状や平面面積の違いに対応する開口部群を有する配列ガイド部材で選り分けた後、各整列工程を行うことが好ましい。
また、上記実施形態で製造される表示装置は上述する例に限定されず、一部の部材が追加又は省略されていてもよい。例えば、実装基板の上に配置される第１配線電極及び第２配線電極の上には、絶縁層が形成されていてもよい。絶縁層には第１配線電極及び第２配線電極の一部が露出するように開口部が形成され、その露出部分に対して発光素子の第１電極及び第２電極が接続されていてもよい。また、実装基板の上には、複数の発光素子及び絶縁層を覆って平坦化する平坦化膜が形成されていてもよい。
更に、上記実施形態で製造される表示装置は、発光素子１０がいわゆるフリップチップ型マイクロＬＥＤである例を示して説明したがこれに限定されない。例えば、発光素子は、いわゆるフェイスアップ型マイクロＬＥＤであってもよく、図１０に示すような発光層１１´の下側に配置される第１電極１２´、及び発光層１１´の上側に配置される第２電極１３´を備えている発光素子１０´であってもよい。
以下、図１０に示す他の例に係る表示装置ＤＳＰ´について説明する。図１０は、表示装置の他の例を模式的に示す部分断面図である。発光素子１０´は、上記発光素子１０´と同様の平面形状及び外形寸法を有している。発光素子１０´は、実装基板ＡＲ´の上で、発光素子１０と同様に二次元配列され実装されている。発光素子１０´は、第１配線電極ＳＥ１´の上に実装されている。実装基板ＡＲ´の上面には、各々の複数の発光素子１０´に応じて、第１配線電極ＳＥ１´が形成されている。第１配線電極ＳＥ１´は、実装基板ＡＲ´の上で、第１配線電極ＳＥ１及び第２配線電極ＳＥ２と同様の二次元配列に配置されている。第１電極１２´は、第１配線電極ＳＥ１´の上に配置され、電気的に接続されている。第１電極１２´及び第２電極１３´は、発光層１１´を挟んで対向して配置されている。この発光素子１０´では、第１電極１２´を備える側が実装面Ｐ１、第２電極１３´を備える側が主発光面Ｐ２として機能する。
実装基板ＡＲの上に実装される複数の発光素子１０´の間は、素子間絶縁膜ＰＳによって充填されている。素子間絶縁膜ＰＳの上面は、発光素子１０´の第２電極１３´が露出するように平坦化されている。素子間絶縁膜ＰＳ及び第２電極１３´の上には、酸化インジウム等の透明導電性膜からなる対向電極ＣＥが形成されている。対向電極ＣＥは、複数の発光素子１０´の第２電極１３´を共通に接続している。発光素子１０´は、第１電極１２´側を正とし、第２電極１３´側を負として、第１配線電極ＳＥ１及び対向電極ＣＥを介して電流を供給すると、Ｐ／Ｎ接合層が発光して、所望の表示が得られる。
このような構成の表示装置ＤＳＰ´でも、上記実施形態に係る表示装置ＤＳＰの製造方法と同様に製造できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［１］
実装基板と、前記実装基板の上に二次元配列して実装される複数の発光素子とを備え、複数の前記発光素子は、前記二次元配列の平面に垂直な軸線に対して非回転対称性で、かつ前記二次元配列の平面に平行な軸線に対して非線対称性の平面形状を有する、表示装置の製造方法であって、
複数の前記発光素子を互いに分離して用意する工程；
平板状の基材と、前記基材に二次元配列され、前記発光素子の平面形状と相似形状で僅かに大きい寸法の貫通した複数の開口部を有する開口部群とを備える、配列ガイド部材を用意する工程；及び
前記配列ガイド部材を水平に設置して、当該配列ガイド部材の前記開口部群の前記複数の開口部に複数の前記発光素子をそれぞれ嵌め込み、複数の前記発光素子を前記開口部群の二次元配列に倣って整列させる整列工程；
を含む、表示装置の製造方法。
［２］
複数の前記発光素子は、それぞれ平板状のマイクロ発光ダイオードである、［１］に記載の表示装置の製造方法。
［３］
前記整列工程は、前記配列ガイド部材の上に複数の前記発光素子を載せ、当該配列ガイド部材を揺動及び振動させ、複数の前記発光素子を移動及び回転させることによって、複数の前記発光素子を前記開口部群に嵌め込ませる、［１］又は［２］に記載の表示装置の製造方法。
［４］
前記整列工程では、前記配列ガイド部材の下面に前記開口部群を覆って配置される平板状の整列板を固定して配置し、かつ複数の前記発光素子を前記整列板の上に前記開口部群に倣って整列させる、［１］～［３］のいずれか１つに記載の表示装置の製造方法。
［５］
前記整列された複数の前記発光素子を、その整列を保持したまま、前記実装基板の上に実装する実装工程を更に含む、［１］～［４］のいずれか１つに記載の表示装置の製造方法。
［６］
前記実装工程は、前記整列された複数の前記発光素子を、転写板上にその整列を保持したまま転写後、前記転写板から前記実装基板の上に転写され実装される、［５］に記載の表示装置の製造方法。
［７］
前記整列工程では、複数の前記発光素子の主発光面側を上に向けて整列させ、
前記実装工程では、前記発光素子の前記主発光面側を前記転写板で保持して、実装基板の上に転写して実装する、
［６］に記載の表示装置の製造方法。
［８］
前記用意される複数の前記発光素子は、第１色を呈する第１発光素子と、第２色を呈する第２発光素子と、第３色を呈する第３発光素子と含み、それらは互いに平面形状が異なり、
前記用意する前記配列ガイド部材は、前記第１発光素子の平面形状と相似形状で僅かに大きい寸法の貫通した複数の開口部を有する第１開口部群を備える第１配列ガイド部材と、前記第２発光素子の平面形状と相似形状で僅かに大きい寸法の貫通した複数の開口部を有する第２開口部群を備える第２配列ガイド部材と、前記第３発光素子の平面形状と相似形状で僅かに大きい寸法の貫通した複数の開口部を有する第３開口部群を備える第３配列ガイド部材とを含み、
前記整列工程は、前記第１発光素子を前記第１配列ガイド部材によって前記第１開口部群の二次元配列に倣って整列させる第１整列工程と、前記第２発光素子を前記第２配列ガイド部材によって前記第２開口部群の二次元配列に倣って整列させる第２整列工程と、前記第３発光素子を前記第３配列ガイド部材によって前記第３開口部群の二次元配列に倣って整列させる第３整列工程とを含む、
［１］～［７］のいずれか１つに記載の表示装置の製造方法。
［９］
複数の前記発光素子は、それぞれ長方形の４つの角部のうち、１つの角部を切り欠いた平面形状を有する、［１］～［８］のいずれか１つに記載の表示装置の製造方法。
［１０］
実装基板と、前記実装基板の上に二次元配列して実装される複数の発光素子とを備え、
複数の前記発光素子は、前記二次元配列の平面に垂直な軸線に対して非回転対称性で、かつ前記二次元配列の平面に平行な軸線に対して非線対称性の平面形状を有し、
複数の前記発光素子は、第１色を呈する第１発光素子と、第２色を呈する第２発光素子と、第３色を呈する第３発光素子と含み、それらは互いに平面形状が異なる、
表示装置。
［１１］
複数の前記発光素子は、それぞれ平板状のマイクロ発光ダイオードである、［１０］に記載の表示装置。
［１２］
前記発光素子は、発光層、第１電極、及び第２電極を備え、
前記第１電極及び前記第２電極は、前記発光層の下側に配置される、
［１０］又は［１１］に記載の表示装置。
［１３］
前記発光素子は、発光層、第１電極、及び第２電極を備え、
前記第１電極及び前記第２電極は、前記発光層を挟んで対向して配置される、
［１０］～［１２］のいずれか１つに記載の表示装置。
［１４］
前記発光素子は、絶縁基材層を含まない、
［１０］～［１３］のいずれか１つに記載の表示装置。
ＤＳＰ…表示装置、ＡＲ…実装基板、ＳＥ１…第１配線電極、ＳＥ２…第２配線電極、１０…発光素子、１１…発光層、１２…第１電極、１３…第２電極、１５…切り欠き部、ＳＥ１…第１配線電極、ＳＥ２…第２配線電極、２０…発光素子の整列装置、２１…配列ガイド部材、ＯＰ…開口部群、２２…整列板、２３…固定具、２４…振動手段（揺動手段）、３０…転写板、ＣＥ…対向電極、Ｐ１…実装面、Ｐ２…主発光面

Claims (7)

  1. 実装基板と、前記実装基板の上に二次元配列して実装される複数の発光素子とを備え、複数の前記発光素子は、前記二次元配列の平面に垂直な軸線に対して非回転対称性で、かつ前記二次元配列の平面に平行な軸線に対して非線対称性の平面形状を有する、表示装置の製造方法であって、
    複数の前記発光素子を互いに分離して用意する工程；
    平板状の基材と、前記基材に二次元配列され前記発光素子の平面形状と相似形状で僅かに大きい寸法の貫通した複数の開口部を有する開口部群とを備える配列ガイド部材を用意する工程；
    前記配列ガイド部材を水平に設置される整列板の上に配置して、前記配列ガイド部材と前記整列板とを互いの位置がずれないように固定具で固定する工程；
    前記配列ガイド部材の前記開口部群の前記複数の開口部に複数の前記発光素子をそれぞれ嵌め込み、複数の前記発光素子を前記開口部群の二次元配列に倣って前記整列板の上に整列させる整列工程；
    前記整列板の上から前記配列ガイド部材を取り外す工程；
    前記整列板の上に整列された複数の前記発光素子を、転写板にその整列を保持したまま転写する工程；及び
    複数の前記発光素子を、整列を保持したまま前記転写板から前記実装基板の上に転写して実装する実装工程；
    を含む、表示装置の製造方法。
  2. 複数の前記発光素子は、それぞれ平板状のマイクロ発光ダイオードである、請求項１に記載の表示装置の製造方法。
  3. 前記整列工程は、前記配列ガイド部材の上に複数の前記発光素子を載せ、当該配列ガイド部材を揺動及び振動させ、複数の前記発光素子を移動及び回転させることによって、複数の前記発光素子を前記開口部群に嵌め込ませる、請求項１又は２に記載の表示装置の製造方法。
  4. 前記実装工程は、前記整列された複数の前記発光素子を、転写板上にその整列を保持したまま転写後、前記転写板から前記実装基板の上に転写され実装される、請求項１に記載の表示装置の製造方法。
  5. 前記整列工程では、複数の前記発光素子の主発光面側を上に向けて整列させ、
    前記実装工程では、前記発光素子の前記主発光面側を前記転写板で保持して、実装基板の上に転写して実装する、
    請求項４に記載の表示装置の製造方法。
  6. 前記用意される複数の前記発光素子は、第１色を呈する第１発光素子と、第２色を呈する第２発光素子と、第３色を呈する第３発光素子と含み、それらは互いに平面形状が異なり、
    前記用意する前記配列ガイド部材は、前記第１発光素子の平面形状と相似形状で僅かに大きい寸法の貫通した複数の開口部を有する第１開口部群を備える第１配列ガイド部材と、前記第２発光素子の平面形状と相似形状で僅かに大きい寸法の貫通した複数の開口部を有する第２開口部群を備える第２配列ガイド部材と、前記第３発光素子の平面形状と相似形状で僅かに大きい寸法の貫通した複数の開口部を有する第３開口部群を備える第３配列ガイド部材とを含み、
    前記整列工程は、前記第１発光素子を前記第１配列ガイド部材によって前記第１開口部群の二次元配列に倣って整列させる第１整列工程と、前記第２発光素子を前記第２配列ガイド部材によって前記第２開口部群の二次元配列に倣って整列させる第２整列工程と、前記第３発光素子を前記第３配列ガイド部材によって前記第３開口部群の二次元配列に倣って整列させる第３整列工程とを含む、
    請求項１～５のいずれか１項に記載の表示装置の製造方法。
  7. 複数の前記発光素子は、それぞれ長方形の４つの角部のうち、１つの角部を切り欠いた平面形状を有する、請求項１～６のいずれか１項に記載の表示装置の製造方法。
JP2019164883A 2019-09-10 2019-09-10 表示装置の製造方法、及び表示装置 Active JP7383430B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019164883A JP7383430B2 (ja) 2019-09-10 2019-09-10 表示装置の製造方法、及び表示装置
CN202080062759.6A CN114342081A (zh) 2019-09-10 2020-08-05 显示装置的制造方法及显示装置
PCT/JP2020/029982 WO2021049211A1 (ja) 2019-09-10 2020-08-05 表示装置の製造方法、及び表示装置
US17/653,685 US20220189814A1 (en) 2019-09-10 2022-03-07 Method of manufacturing display device and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019164883A JP7383430B2 (ja) 2019-09-10 2019-09-10 表示装置の製造方法、及び表示装置

Publications (2)

Publication Number Publication Date
JP2021043316A JP2021043316A (ja) 2021-03-18
JP7383430B2 true JP7383430B2 (ja) 2023-11-20

Family

ID=74862304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019164883A Active JP7383430B2 (ja) 2019-09-10 2019-09-10 表示装置の製造方法、及び表示装置

Country Status (4)

Country Link
US (1) US20220189814A1 (ja)
JP (1) JP7383430B2 (ja)
CN (1) CN114342081A (ja)
WO (1) WO2021049211A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4266385A1 (en) * 2021-06-30 2023-10-25 Samsung Electronics Co., Ltd. Inorganic light emitting diode, display module, and manufacturing method thereof
KR20230156863A (ko) * 2022-05-06 2023-11-15 삼성디스플레이 주식회사 표시 장치의 제조 장치 및 표시 장치의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019134363A1 (en) 2018-01-02 2019-07-11 Boe Technology Group Co., Ltd. Pixel arrangement structure and related apparatus
JP2020096068A (ja) 2018-12-12 2020-06-18 大日本印刷株式会社 保持体、位置決めシート、位置決め済み発光ダイオードチップ付き転写部材、位置決め済み発光ダイオードチップ付き転写部材の製造方法、発光基板の製造方法、及び、発光基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3786128B2 (ja) * 2001-03-06 2006-06-14 ソニー株式会社 表示装置の製造方法
KR102519065B1 (ko) * 2017-03-02 2023-04-07 삼성디스플레이 주식회사 유기 발광 표시 장치
CN106707606B (zh) * 2017-03-14 2019-10-22 上海天马微电子有限公司 异形显示面板及显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019134363A1 (en) 2018-01-02 2019-07-11 Boe Technology Group Co., Ltd. Pixel arrangement structure and related apparatus
JP2020096068A (ja) 2018-12-12 2020-06-18 大日本印刷株式会社 保持体、位置決めシート、位置決め済み発光ダイオードチップ付き転写部材、位置決め済み発光ダイオードチップ付き転写部材の製造方法、発光基板の製造方法、及び、発光基板

Also Published As

Publication number Publication date
US20220189814A1 (en) 2022-06-16
JP2021043316A (ja) 2021-03-18
CN114342081A (zh) 2022-04-12
WO2021049211A1 (ja) 2021-03-18

Similar Documents

Publication Publication Date Title
JP7248828B2 (ja) シリコン上のカラーｉｌｅｄディスプレイ
US10833220B2 (en) Micro light emitting diode device
CN107924964B (zh) 发光面板及制备此类发光面板的方法
JP4613489B2 (ja) 素子配列方法及び表示装置
US9373274B2 (en) Light-emitting device and display device
US20200411085A1 (en) Display apparatus and method of manufacturing the same
US20220189814A1 (en) Method of manufacturing display device and display device
TW201947737A (zh) 一種發光裝置及其製造方法
US20230047241A1 (en) Display device using semiconductor light-emitting element and manufacturing method thereof
US20230084381A1 (en) Display device using semiconductor light-emitting devices
KR20200021969A (ko) 반도체 발광소자의 자가조립 장치 및 방법
US20210043678A1 (en) Led display panel and led display apparatus having the same
TWI712844B (zh) 元件基板及其製造方法
TW201841359A (zh) 顯示裝置、發光二極體晶片及其製備方法
JP6780293B2 (ja) 発光装置の製造方法
JP2001168383A (ja) 複合発光素子の製造方法
TWI650852B (zh) 主動式驅動發光二極體陣列的製造方法
KR102544373B1 (ko) C2 대칭성 led 소자
US11742457B2 (en) Electronic device and manufacturing method thereof
WO2023228918A1 (ja) 発光装置および発光装置の製造方法
US20240072213A1 (en) Display device using semiconductor light-emitting elements
US20240079519A1 (en) C2 symmetric led element and method for manufacturing display module by using arrangement of c2 symmetric led element using wave energy
US20220045238A1 (en) Light emitting device and wafer
US20230299055A1 (en) Substrate for manufacturing display device, and method for manufacturing display device by using same
JP3965777B2 (ja) 半導体発光装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230814

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231108

R150 Certificate of patent or registration of utility model

Ref document number: 7383430

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150