JP7373802B2 - power converter - Google Patents

power converter Download PDF

Info

Publication number
JP7373802B2
JP7373802B2 JP2020155777A JP2020155777A JP7373802B2 JP 7373802 B2 JP7373802 B2 JP 7373802B2 JP 2020155777 A JP2020155777 A JP 2020155777A JP 2020155777 A JP2020155777 A JP 2020155777A JP 7373802 B2 JP7373802 B2 JP 7373802B2
Authority
JP
Japan
Prior art keywords
switching element
state
switching
pattern
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020155777A
Other languages
Japanese (ja)
Other versions
JP2022049534A (en
Inventor
翔吾 廣田
賢治 花村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2020155777A priority Critical patent/JP7373802B2/en
Priority to PCT/JP2021/024971 priority patent/WO2022059294A1/en
Publication of JP2022049534A publication Critical patent/JP2022049534A/en
Application granted granted Critical
Publication of JP7373802B2 publication Critical patent/JP7373802B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、直流電力を別の電圧の直流電力に変換する電力変換装置に関する。 The present invention relates to a power conversion device that converts DC power to DC power of a different voltage.

太陽光発電システムやV2H(Vehicle to Home)システムに使用されるパワーコンディショナは、高効率な電力変換が求められる。V2Hシステムは、EV/PHEVに搭載された蓄電池と、家庭内の電源/負荷との間で充放電することができる。例えば、家庭用の太陽光発電システムで発電した電力をEV/PHEVに充電することができる。また、EV/PHEVに搭載された蓄電池を、家庭内の負荷のピークシフトやバックアップ用途に利用することができる。V2Hシステムで使用されるDC/DCコンバータには高効率であることに加え、広範囲の電圧レンジと絶縁型であることが求められる。これらの要求を満たすDC/DCコンバータの一つに、DAB(Dual Active Bridge)コンバータがある。 Power conditioners used in solar power generation systems and V2H (vehicle to home) systems are required to have highly efficient power conversion. A V2H system can charge and discharge between a storage battery mounted on an EV/PHEV and a household power supply/load. For example, an EV/PHEV can be charged with electric power generated by a home solar power generation system. Furthermore, the storage battery installed in an EV/PHEV can be used for peak load shifting or backup purposes in the home. In addition to being highly efficient, DC/DC converters used in V2H systems are required to have a wide voltage range and be of an isolated type. One of the DC/DC converters that meets these requirements is a DAB (Dual Active Bridge) converter.

DABコンバータは一般的に、低出力時のハードスイッチングによる損失の増加、電力伝送には関係ない無効電流が流れることによる損失の増加が課題としてあげられる。当該課題の対策として、4つのスイッチング素子で構成されるブリッジ回路のどちらか一方のレグに入力されるPWM信号を全オフし、位相シフトを用いた方式が提案されている(例えば、特許文献1参照)。当該方式ではこれらの課題を解決することが可能であるが、デッドタイム中に電流が、スイッチング素子の逆並列ダイオードを流れるタイミングが存在し、効率改善の余地がある。 DAB converters generally have problems with increased losses due to hard switching at low outputs and increased losses due to the flow of reactive currents unrelated to power transmission. As a countermeasure to this problem, a method has been proposed in which the PWM signal input to either leg of a bridge circuit composed of four switching elements is completely turned off and a phase shift is used (for example, Patent Document 1 reference). Although this method can solve these problems, there is a timing when current flows through the anti-parallel diode of the switching element during the dead time, and there is room for efficiency improvement.

国際公開第16/125374号International Publication No. 16/125374

本開示はこうした状況に鑑みなされたものであり、その目的は、高効率な絶縁型のDC/DCコンバータを提供することにある。 The present disclosure has been made in view of these circumstances, and its purpose is to provide a highly efficient isolated DC/DC converter.

上記課題を解決するために、本開示のある態様の電力変換装置は、第1スイッチング素子と第2スイッチング素子が直列接続された第1レグと、第3スイッチング素子と第4スイッチング素子が直列接続された第2レグを有し、前記第1レグと前記第2レグが第1直流部に並列接続される第1ブリッジ回路と、第5スイッチング素子と第6スイッチング素子が直列接続された第3レグと、第7スイッチング素子と第8スイッチング素子が直列接続された第4レグを有し、前記第3レグと前記第4レグが第2直流部に並列接続される第2ブリッジ回路と、前記第1ブリッジ回路と前記第2ブリッジ回路の間に接続された絶縁トランスと、前記第1ブリッジ回路と前記絶縁トランスの一次巻線の間に直列に接続または形成された第1インダクタンスと、前記第2ブリッジ回路と前記絶縁トランスの二次巻線の間に直列に接続または形成された第2インダクタンスと、前記第1スイッチング素子-前記第8スイッチング素子を制御する制御回路と、を備える。前記第1スイッチング素子-前記第8スイッチング素子のそれぞれに、逆並列にダイオードが接続または形成されており、前記第1スイッチング素子-前記第8スイッチング素子のそれぞれに、並列に容量が接続または形成されており、前記第1直流部から前記第2直流部へ昇圧して電力を伝送する場合、前記第1ブリッジ回路は、デッドタイムを除き、前記第1直流部と前記絶縁トランスの一次巻線が導通し、前記第2ブリッジ回路は、前記絶縁トランスの二次巻線の両端が前記第2ブリッジ回路内で短絡する第1の期間と、前記絶縁トランスの二次巻線と前記第2直流部が導通する第2の期間を含む。前記制御回路は、前記第1直流部から前記第2直流部へ昇圧して電力を伝送する期間において、前記第5スイッチング素子-前記第8スイッチング素子の少なくとも一つをオン状態に制御する。 In order to solve the above problems, a power conversion device according to an aspect of the present disclosure includes a first leg in which a first switching element and a second switching element are connected in series, and a third switching element and a fourth switching element are connected in series. a first bridge circuit, the first leg and the second leg being connected in parallel to a first direct current section; and a third bridge circuit having a fifth switching element and a sixth switching element connected in series. a second bridge circuit having a fourth leg in which a seventh switching element and an eighth switching element are connected in series, the third leg and the fourth leg being connected in parallel to a second DC section; an isolation transformer connected between the first bridge circuit and the second bridge circuit; a first inductance connected or formed in series between the first bridge circuit and the primary winding of the isolation transformer; The present invention includes a second inductance connected or formed in series between a two-bridge circuit and a secondary winding of the isolation transformer, and a control circuit that controls the first switching element and the eighth switching element. A diode is connected or formed in antiparallel to each of the first switching element and the eighth switching element, and a capacitor is connected or formed in parallel to each of the first switching element and the eighth switching element. When transmitting power by boosting the voltage from the first DC section to the second DC section, the first bridge circuit is configured such that the first DC section and the primary winding of the isolation transformer are connected to each other, except for dead time. conduction, and the second bridge circuit has a first period in which both ends of the secondary winding of the isolation transformer are short-circuited within the second bridge circuit, and the secondary winding of the isolation transformer and the second DC section includes a second period in which the current is conductive. The control circuit controls at least one of the fifth switching element and the eighth switching element to be in an on state during a period of boosting and transmitting power from the first DC section to the second DC section.

本開示によれば、高効率な絶縁型のDC/DCコンバータを実現できる。 According to the present disclosure, a highly efficient isolated DC/DC converter can be realized.

実施の形態に係る電力変換装置の構成を説明するための図である。FIG. 1 is a diagram for explaining the configuration of a power conversion device according to an embodiment. 図2(a)-(c)は、電力変換装置の比較例に係る動作を説明するための図である。FIGS. 2(a) to 2(c) are diagrams for explaining the operation of a comparative example of the power conversion device. 実施例(降圧モード)に係る、第1スイッチング素子-第8スイッチング素子のスイッチングタイミング1を示す図である。FIG. 7 is a diagram showing switching timing 1 of the first switching element to the eighth switching element according to the embodiment (step-down mode). 図4(a)-(d)は、電力変換装置の実施例(降圧モード)に係る動作を説明するための図である(その1)。FIGS. 4(a) to 4(d) are diagrams (part 1) for explaining the operation of the embodiment (step-down mode) of the power conversion device. 図5(a)-(d)は、電力変換装置の実施例(降圧モード)に係る動作を説明するための図である(その2)。FIGS. 5(a) to 5(d) are diagrams for explaining the operation of the embodiment (step-down mode) of the power conversion device (Part 2). 図6(a)-(b)は、ダイオードのリカバリ損失発生のメカニズムを説明するための図である。FIGS. 6A and 6B are diagrams for explaining the mechanism of recovery loss generation in a diode. 実施例(降圧モード)に係る、第1スイッチング素子-第8スイッチング素子のスイッチングタイミング2を示す図である。FIG. 7 is a diagram showing switching timing 2 of the first switching element to the eighth switching element according to the embodiment (step-down mode). 変形例1に係る電力変換装置の構成を説明するための図である。FIG. 3 is a diagram for explaining the configuration of a power conversion device according to Modification 1. FIG. 変形例1(降圧モード)に係る、第1スイッチング素子-第4スイッチング素子のスイッチングタイミングを示す図である。FIG. 7 is a diagram showing the switching timing of the first switching element to the fourth switching element according to Modification 1 (step-down mode). 実施例(昇圧モード)に係る、第1スイッチング素子-第8スイッチング素子のスイッチングタイミング1を示す図である。FIG. 7 is a diagram showing switching timing 1 of the first switching element to the eighth switching element according to the embodiment (boosting mode). 図11(a)-(c)は、電力変換装置の実施例(昇圧モード)に係る動作を説明するための図である(その1)。FIGS. 11(a) to 11(c) are diagrams (part 1) for explaining the operation of the embodiment (boosting mode) of the power conversion device. 図12(a)-(c)は、電力変換装置の実施例(昇圧モード)に係る動作を説明するための図である(その2)。FIGS. 12(a) to 12(c) are diagrams for explaining the operation of the embodiment (step-up mode) of the power conversion device (Part 2). 比較例(昇圧モード)に係る、第1スイッチング素子-第8スイッチング素子のスイッチングタイミングを示す図である。FIG. 7 is a diagram showing the switching timing of the first switching element to the eighth switching element according to a comparative example (boosting mode). 図14(a)-(b)は、電力変換装置の比較例(昇圧モード)に係る、二次側デッドタイムTd’’の状態を説明するための図である。FIGS. 14A and 14B are diagrams for explaining the state of the secondary side dead time Td'' in a comparative example (step-up mode) of the power conversion device. 実施例(昇圧モード)に係る、第1スイッチング素子-第8スイッチング素子のスイッチングタイミング2を示す図である。FIG. 7 is a diagram showing switching timing 2 of the first switching element to the eighth switching element according to the embodiment (boosting mode).

図1は、実施の形態に係る電力変換装置1の構成を説明するための図である。電力変換装置1は絶縁型の双方向DC/DCコンバータ(DABコンバータ)であり、第1直流電源E1から供給される直流電力を変換して第2直流電源E2に伝送する。また電力変換装置1は、第2直流電源E2から供給される直流電力を変換して第1直流電源E1に伝送する。電力変換装置1は降圧して電力伝送することも、昇圧して電力伝送することも可能である。 FIG. 1 is a diagram for explaining the configuration of a power conversion device 1 according to an embodiment. The power conversion device 1 is an isolated bidirectional DC/DC converter (DAB converter), converts DC power supplied from a first DC power source E1, and transmits the converted DC power to a second DC power source E2. Further, the power conversion device 1 converts the DC power supplied from the second DC power source E2 and transmits the converted DC power to the first DC power source E1. The power conversion device 1 can step down and transmit power, or step up and transmit power.

第1直流電源E1は例えば、EVに搭載された蓄電池や電気二重層コンデンサ、又は定置型の蓄電池や電気二重層コンデンサが該当する。第2直流電源E2は例えば、インバータを介して商用電力系統に接続された直流バスが該当する。当該直流バスには、他のDC/DCコンバータを介して他の蓄電池、太陽電池、燃料電池等が接続されていてもよい。 The first DC power source E1 is, for example, a storage battery or an electric double layer capacitor mounted on an EV, or a stationary storage battery or an electric double layer capacitor. The second DC power source E2 is, for example, a DC bus connected to a commercial power system via an inverter. Other storage batteries, solar cells, fuel cells, etc. may be connected to the DC bus via another DC/DC converter.

電力変換装置1は、一次側コンデンサCa、第1ブリッジ回路11、第1インダクタンスL1、絶縁トランスTR1、第2インダクタンスL2、第2ブリッジ回路12、二次側コンデンサCb及び制御回路13を備える。 The power converter 1 includes a primary capacitor Ca, a first bridge circuit 11, a first inductance L1, an isolation transformer TR1, a second inductance L2, a second bridge circuit 12, a secondary capacitor Cb, and a control circuit 13.

第1直流電源E1と並列に一次側コンデンサCaが接続される。第2直流電源E2と並列に二次側コンデンサCbが接続される。一次側コンデンサCa及び二次側コンデンサCbには例えば、電解コンデンサが使用される。本明細書では、第1直流電源E1と一次側コンデンサCaを総称して第1直流部と呼び、第2直流電源E2と二次側コンデンサCbを総称して第2直流部と呼ぶ。 A primary capacitor Ca is connected in parallel with the first DC power source E1. A secondary capacitor Cb is connected in parallel with the second DC power supply E2. For example, an electrolytic capacitor is used as the primary capacitor Ca and the secondary capacitor Cb. In this specification, the first DC power supply E1 and the primary capacitor Ca are collectively referred to as a first DC section, and the second DC power supply E2 and the secondary capacitor Cb are collectively referred to as a second DC section.

第1ブリッジ回路11は、第1スイッチング素子Q1と第2スイッチング素子Q2が直列接続された第1レグと、第3スイッチング素子Q3と第4スイッチング素子Q4が直列接続された第2レグが並列接続されて構成されるフルブリッジ回路である。第1ブリッジ回路11は第1直流部と並列接続され、第1レグの中点と第2レグの中点が、絶縁トランスTR1の一次巻線n1の両端にそれぞれ接続される。第1ブリッジ回路11は、第1直流部から供給される一次側の直流電圧を交流電圧に変換して、絶縁トランスTR1の一次巻線n1に出力することができる。また第1ブリッジ回路11は、絶縁トランスTR1の一次巻線n1から供給される交流電圧を直流電圧に変換して、第1直流部に出力することができる。 The first bridge circuit 11 includes a first leg in which a first switching element Q1 and a second switching element Q2 are connected in series, and a second leg in which a third switching element Q3 and a fourth switching element Q4 are connected in series, which are connected in parallel. It is a full-bridge circuit configured with The first bridge circuit 11 is connected in parallel with the first DC section, and the midpoint of the first leg and the midpoint of the second leg are connected to both ends of the primary winding n1 of the isolation transformer TR1, respectively. The first bridge circuit 11 can convert the primary side DC voltage supplied from the first DC section into an AC voltage and output it to the primary winding n1 of the isolation transformer TR1. Further, the first bridge circuit 11 can convert the AC voltage supplied from the primary winding n1 of the isolation transformer TR1 into a DC voltage, and output the DC voltage to the first DC section.

第2ブリッジ回路12は、第5スイッチング素子Q5と第6スイッチング素子Q6が直列接続された第3レグと、第7スイッチング素子Q7と第8スイッチング素子Q8が直列接続された第4レグが並列接続されて構成されるフルブリッジ回路である。第2ブリッジ回路12は第2直流部と並列接続され、第3レグの中点と第4レグの中点が、絶縁トランスTR1の二次巻線n2の両端にそれぞれ接続される。第2ブリッジ回路12は、第2直流部から供給される二次側の直流電圧を交流電圧に変換して、絶縁トランスTR1の二次巻線n2に出力することができる。また第2ブリッジ回路12は、絶縁トランスTR1の二次巻線n2から供給される交流電圧を直流電圧に変換して、第2直流部に出力することができる。 The second bridge circuit 12 includes a third leg in which a fifth switching element Q5 and a sixth switching element Q6 are connected in series, and a fourth leg in which a seventh switching element Q7 and an eighth switching element Q8 are connected in series, which are connected in parallel. It is a full-bridge circuit configured with The second bridge circuit 12 is connected in parallel with the second DC section, and the middle point of the third leg and the middle point of the fourth leg are respectively connected to both ends of the secondary winding n2 of the isolation transformer TR1. The second bridge circuit 12 can convert the secondary side DC voltage supplied from the second DC section into an AC voltage and output it to the secondary winding n2 of the isolation transformer TR1. Further, the second bridge circuit 12 can convert the AC voltage supplied from the secondary winding n2 of the isolation transformer TR1 into a DC voltage, and output the DC voltage to the second DC section.

第1スイッチング素子Q1-第8スイッチング素子Q8にはそれぞれ、第1ダイオードD1-第8ダイオードD8が逆並列に接続または形成される。また、第1スイッチング素子Q1-第8スイッチング素子Q8にはそれぞれ、第1容量C1-第8容量C8が並列に接続または形成される。 A first diode D1 to an eighth diode D8 are connected or formed in antiparallel to the first switching element Q1 to the eighth switching element Q8, respectively. Furthermore, a first capacitor C1 to an eighth capacitor C8 are connected or formed in parallel to the first switching element Q1 to the eighth switching element Q8, respectively.

第1スイッチング素子Q1-第8スイッチング素子Q8には例えば、IGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)を使用できる。IGBTが使用される場合、第1スイッチング素子Q1-第8スイッチング素子Q8のエミッタ・コレクタ間に外付けのダイオード素子を第1ダイオードD1-第8ダイオードD8としてそれぞれ接続する。また、第1スイッチング素子Q1-第8スイッチング素子Q8のコレクタ・エミッタ間に外付けのコンデンサを第1容量C1-第8容量C8としてそれぞれ接続するか、第1スイッチング素子Q1-第8スイッチング素子Q8のコレクタ・エミッタ間にそれぞれ形成される寄生容量を第1容量C1-第8容量C8として使用する。MOSFETが使用される場合、第1スイッチング素子Q1-第8スイッチング素子Q8のソース・ドレイン間にそれぞれ形成される寄生ダイオードを第1ダイオードD1-第8ダイオードD8として使用するか、外付けのダイオード素子を第1ダイオードD1-第8ダイオードD8としてそれぞれ接続する。また、第1スイッチング素子Q1-第8スイッチング素子Q8のソース・ドレイン間にそれぞれ形成される寄生容量を第1容量C1-第8容量C8として使用するか、第1スイッチング素子Q1-第8スイッチング素子Q8のソース・ドレイン間に外付けのコンデンサを第1容量C1-第8容量C8としてそれぞれ接続する。 For example, an IGBT (Insulated Gate Bipolar Transistor) or a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) can be used for the first switching element Q1 to the eighth switching element Q8. When an IGBT is used, external diode elements are connected between the emitters and collectors of the first switching element Q1 to the eighth switching element Q8 as the first diode D1 to the eighth diode D8, respectively. Alternatively, external capacitors may be connected between the collectors and emitters of the first switching element Q1 and the eighth switching element Q8 as the first capacitor C1 and the eighth capacitor C8, respectively, or the first switching element Q1 and the eighth switching element Q8 may be Parasitic capacitances formed between the collector and emitter of are used as the first capacitor C1 to the eighth capacitor C8. When a MOSFET is used, parasitic diodes formed between the sources and drains of the first switching element Q1 and the eighth switching element Q8 are used as the first diode D1 and the eighth diode D8, or an external diode element is used. are connected as a first diode D1 to an eighth diode D8, respectively. Alternatively, the parasitic capacitances formed between the sources and drains of the first switching element Q1 and the eighth switching element Q8 may be used as the first capacitance C1 and the eighth capacitance C8, or External capacitors are connected between the source and drain of Q8 as a first capacitor C1 to an eighth capacitor C8, respectively.

第1スイッチング素子Q1-第8スイッチング素子Q8にそれぞれ並列に接続または形成される第1容量C1-第8容量C8の容量値は全て対応している。即ち、第1スイッチング素子Q1-第8スイッチング素子Q8のエミッタ・コレクタ間またはソース・ドレイン間の容量値は実質的に等しい。同様に、第1スイッチング素子Q1-第8スイッチング素子Q8にそれぞれ逆並列に接続または形成される第1ダイオードD1-第8ダイオードD8の抵抗値も全て対応している。このように、第1レグ-第4レグの構成は全て対応しており、製造コストと回路面積の低減に寄与している。また、どのようなスイッチングパターンにも柔軟に対応することができる。 The capacitance values of the first capacitor C1 to the eighth capacitor C8, which are connected or formed in parallel to the first switching element Q1 to the eighth switching element Q8, respectively, correspond to each other. That is, the emitter-collector or source-drain capacitance values of the first switching element Q1 and the eighth switching element Q8 are substantially equal. Similarly, the resistance values of the first diode D1 to the eighth diode D8, which are connected or formed in antiparallel to the first switching element Q1 to the eighth switching element Q8, respectively, also correspond to each other. In this way, the configurations of the first leg and the fourth leg are all compatible, contributing to reductions in manufacturing costs and circuit area. Furthermore, it can flexibly accommodate any switching pattern.

絶縁トランスTR1は、第1ブリッジ回路11の交流端子と第2ブリッジ回路12の交流端子との間に接続される。絶縁トランスTR1は、一次巻線n1に接続される第1ブリッジ回路11の出力電圧を、一次巻線n1と二次巻線n2の巻数比に応じて変換し、二次巻線n2に接続される第2ブリッジ回路12に出力する。また絶縁トランスTR1は、二次巻線n2に接続される第2ブリッジ回路12の出力電圧を、二次巻線n2と一次巻線n1の巻数比に応じて変換し、一次巻線n1に接続される第1ブリッジ回路11に出力する。 The isolation transformer TR1 is connected between the AC terminal of the first bridge circuit 11 and the AC terminal of the second bridge circuit 12. The isolation transformer TR1 converts the output voltage of the first bridge circuit 11 connected to the primary winding n1 according to the turns ratio of the primary winding n1 and the secondary winding n2, and converts the output voltage of the first bridge circuit 11 connected to the primary winding n1. The signal is output to the second bridge circuit 12. In addition, the isolation transformer TR1 converts the output voltage of the second bridge circuit 12 connected to the secondary winding n2 according to the turns ratio of the secondary winding n2 and the primary winding n1, and connects it to the primary winding n1. The signal is output to the first bridge circuit 11 where the signal is input.

第1インダクタンスL1は、第1ブリッジ回路11の交流端子と絶縁トランスTR1の一次巻線n1の間に、直列に接続または形成される。第2インダクタンスL2は、第2ブリッジ回路12の交流端子と絶縁トランスTR1の二次巻線n2の間に、直列に接続または形成される。図1に示す例では、第1インダクタンスL1は、第1ブリッジ回路11の第1レグの中点と絶縁トランスTR1の一次巻線n1との間に接続されたリアクトル素子で構成されている。第2インダクタンスL2は、第2ブリッジ回路12の第3レグの中点と絶縁トランスTR1の二次巻線n2との間に接続されたリアクトル素子で構成されている。 The first inductance L1 is connected or formed in series between the AC terminal of the first bridge circuit 11 and the primary winding n1 of the isolation transformer TR1. The second inductance L2 is connected or formed in series between the AC terminal of the second bridge circuit 12 and the secondary winding n2 of the isolation transformer TR1. In the example shown in FIG. 1, the first inductance L1 is constituted by a reactor element connected between the midpoint of the first leg of the first bridge circuit 11 and the primary winding n1 of the isolation transformer TR1. The second inductance L2 is composed of a reactor element connected between the midpoint of the third leg of the second bridge circuit 12 and the secondary winding n2 of the isolation transformer TR1.

なお、第1インダクタンスL1は、第1ブリッジ回路11の第1レグの中点と、絶縁トランスTR1の一次巻線n1との間に形成される一次巻線n1の漏れインダクタンスで構成されてもよい。第2インダクタンスL2は、第2ブリッジ回路12の第3レグの中点と、絶縁トランスTR1の二次巻線n2との間に形成される二次巻線n2の漏れインダクタンスで構成されてもよい。 Note that the first inductance L1 may be configured by the leakage inductance of the primary winding n1 formed between the midpoint of the first leg of the first bridge circuit 11 and the primary winding n1 of the isolation transformer TR1. . The second inductance L2 may be configured by a leakage inductance of a secondary winding n2 formed between the midpoint of the third leg of the second bridge circuit 12 and the secondary winding n2 of the isolation transformer TR1. .

図1には示していないが、第1直流部の両端電圧を検出する第1電圧センサ、第1直流部に流れる電流を検出する第1電流センサ、第2直流部の両端電圧を検出する第2電圧センサ、及び第2直流部に流れる電流を検出する第2電流センサが設けられ、それぞれの検出値が制御回路13に出力される。 Although not shown in FIG. 1, a first voltage sensor detects the voltage across the first DC section, a first current sensor detects the current flowing through the first DC section, and a first current sensor detects the voltage across the second DC section. Two voltage sensors and a second current sensor that detects the current flowing through the second DC section are provided, and respective detected values are output to the control circuit 13.

制御回路13は、第1スイッチング素子Q1-第8スイッチング素子Q8のゲート端子に駆動信号(PWM(Pulse Width Modulation)信号)を供給することにより、第1スイッチング素子Q1-第8スイッチング素子Q8を制御する。制御回路13の構成は、ハードウェア資源とソフトウェア資源の協働、又はハードウェア資源のみにより実現できる。ハードウェア資源としてアナログ素子、マイクロコンピュータ、DSP、ROM、RAM、ASIC、FPGA、その他のLSIを利用できる。ソフトウェア資源としてファームウェア等のプログラムを利用できる。 The control circuit 13 controls the first switching element Q1 to the eighth switching element Q8 by supplying a drive signal (PWM (Pulse Width Modulation) signal) to the gate terminals of the first switching element Q1 to the eighth switching element Q8. do. The configuration of the control circuit 13 can be realized by cooperation of hardware resources and software resources, or by only hardware resources. Analog elements, microcomputers, DSPs, ROMs, RAMs, ASICs, FPGAs, and other LSIs can be used as hardware resources. Programs such as firmware can be used as software resources.

制御回路13は基本制御として以下の制御を実行する。制御回路13は、第1直流部から第2直流部へ電力伝送する際(第1直流電源E1から放電する際)、第1電流センサにより検出される電流値(放電電流値)が電流指令値を維持するように、又は第1電圧センサにより検出される電圧値(放電電圧値)が電圧指令値を維持するように第1スイッチング素子Q1-第8スイッチング素子Q8を制御する。なお、第2電流センサにより検出される二次側の電流値を制御してもよいし、第2電圧センサにより検出される二次側の電圧値を制御してもよい。また制御回路13は、第2直流部から第1直流部へ電力伝送する際(第1直流電源E1に充電する際)、第1電流センサにより検出される電流値(充電電流値)が電流指令値を維持するように、又は第1電圧センサにより検出される電圧値(充電電圧値)が電圧指令値を維持するように第1スイッチング素子Q1-第8スイッチング素子Q8を制御する。なお、第2電流センサにより検出される二次側の電流値を制御してもよいし、第2電圧センサにより検出される二次側の電圧値を制御してもよい。 The control circuit 13 executes the following control as basic control. The control circuit 13 determines that when transmitting power from the first DC section to the second DC section (when discharging from the first DC power source E1), the current value (discharge current value) detected by the first current sensor is a current command value. The first switching element Q1 to the eighth switching element Q8 are controlled so that the voltage value detected by the first voltage sensor (discharge voltage value) maintains the voltage command value. Note that the secondary-side current value detected by the second current sensor may be controlled, or the secondary-side voltage value detected by the second voltage sensor may be controlled. In addition, the control circuit 13 determines that when transmitting power from the second DC section to the first DC section (when charging the first DC power source E1), the current value detected by the first current sensor (charging current value) is a current command. The first switching element Q1 to the eighth switching element Q8 are controlled so as to maintain the voltage value or so that the voltage value (charging voltage value) detected by the first voltage sensor maintains the voltage command value. Note that the secondary-side current value detected by the second current sensor may be controlled, or the secondary-side voltage value detected by the second voltage sensor may be controlled.

このようにDABコンバータは、一次側と二次側が対称な構成であり、双方向に電力伝送することができる。以下、電力変換装置1の動作を説明する。 In this way, the DAB converter has a symmetrical configuration in which the primary side and the secondary side are configured so that power can be transmitted bidirectionally. The operation of the power conversion device 1 will be described below.

(比較例)
図2(a)-(c)は、電力変換装置1の比較例に係る動作を説明するための図である。図2(a)に示す第1状態では、制御回路13は、第1スイッチング素子Q1、第4スイッチング素子Q4、第6スイッチング素子Q6及び第7スイッチング素子Q7をオン状態、第2スイッチング素子Q2、第3スイッチング素子Q3、第5スイッチング素子Q5及び第8スイッチング素子Q8をオフ状態に制御する。この状態では第1直流電源E1から第1インダクタンスL1に電力が充電され、第2直流電源E2から第2インダクタンスL2に電力が充電される。
(Comparative example)
FIGS. 2(a) to 2(c) are diagrams for explaining the operation of the power conversion device 1 according to a comparative example. In the first state shown in FIG. 2(a), the control circuit 13 turns on the first switching element Q1, the fourth switching element Q4, the sixth switching element Q6, and the seventh switching element Q7, and turns on the second switching element Q2. The third switching element Q3, the fifth switching element Q5, and the eighth switching element Q8 are controlled to be in the off state. In this state, the first DC power source E1 charges the first inductance L1 with power, and the second DC power source E2 charges the second inductance L2 with power.

図2(b)に示す第2状態では、制御回路13は、第1スイッチング素子Q1、第4スイッチング素子Q4、第5スイッチング素子Q5及び第8スイッチング素子Q8をオン状態、第2スイッチング素子Q2、第3スイッチング素子Q3、第6スイッチング素子Q6及び第7スイッチング素子Q7をオフ状態に制御する。この状態では第1直流電源E1の電力と、第1インダクタンスL1に蓄積された電力と、第2インダクタンスL2に蓄積された電力が第2直流電源E2に伝送される。 In the second state shown in FIG. 2(b), the control circuit 13 turns on the first switching element Q1, the fourth switching element Q4, the fifth switching element Q5, and the eighth switching element Q8, and turns on the second switching element Q2. The third switching element Q3, the sixth switching element Q6, and the seventh switching element Q7 are controlled to be in the off state. In this state, the power of the first DC power source E1, the power stored in the first inductance L1, and the power stored in the second inductance L2 are transmitted to the second DC power source E2.

第3状態(不図示)では、制御回路13は、第2スイッチング素子Q2、第3スイッチング素子Q3、第5スイッチング素子Q5及び第8スイッチング素子Q8をオン状態、第1スイッチング素子Q1、第4スイッチング素子Q4、第6スイッチング素子Q6及び第7スイッチング素子Q7をオフ状態に制御する。この状態では第1直流電源E1から第1インダクタンスL1に電力が充電され、第2直流電源E2から第2インダクタンスL2に電力が充電される。 In the third state (not shown), the control circuit 13 turns on the second switching element Q2, the third switching element Q3, the fifth switching element Q5, and the eighth switching element Q8, and turns on the first switching element Q1 and the fourth switching element Q8. The element Q4, the sixth switching element Q6, and the seventh switching element Q7 are controlled to be in the off state. In this state, the first DC power source E1 charges the first inductance L1 with power, and the second DC power source E2 charges the second inductance L2 with power.

第4状態(不図示)では、制御回路13は、第2スイッチング素子Q2、第3スイッチング素子Q3、第6スイッチング素子Q6及び第7スイッチング素子Q7をオン状態、第1スイッチング素子Q1、第4スイッチング素子Q4、第5スイッチング素子Q5及び第8スイッチング素子Q8をオフ状態に制御する。この状態では第1直流電源E1の電力と、第1インダクタンスL1に蓄積された電力と、第2インダクタンスL2に蓄積された電力が第2直流電源E2に伝送される。 In the fourth state (not shown), the control circuit 13 turns on the second switching element Q2, the third switching element Q3, the sixth switching element Q6, and the seventh switching element Q7, and turns on the first switching element Q1 and the fourth switching element Q3. The element Q4, the fifth switching element Q5, and the eighth switching element Q8 are controlled to be in the off state. In this state, the power of the first DC power source E1, the power stored in the first inductance L1, and the power stored in the second inductance L2 are transmitted to the second DC power source E2.

当該比較例に係る制御では、第1状態(図2(a)参照)と第3状態(不図示)で、第2直流電源E2の電力が第2インダクタンスL2に充電されている。その後の第2状態(図2(b)参照)と第4状態(不図示)で、第2インダクタンスL2に蓄積された電力が第2直流電源E2に放電されている。即ち、二次側において電力伝送に関係ない無効電流が流れている。この無効電流が流れることにより無駄な損失が発生している。 In the control according to the comparative example, the second inductance L2 is charged with the power of the second DC power supply E2 in the first state (see FIG. 2A) and the third state (not shown). In the subsequent second state (see FIG. 2(b)) and fourth state (not shown), the power accumulated in the second inductance L2 is discharged to the second DC power source E2. That is, a reactive current unrelated to power transmission flows on the secondary side. The flow of this reactive current causes unnecessary loss.

図2(c)は、図2(b)に示した第2状態において、第1直流電源E1の電圧が第2直流電源E2の電圧に対して大きく低下した場合の電流の流れを示している。第1直流電源E1の電圧が第2直流電源E2の電圧に対して大きく低下すると、電流の向きが逆になり、第2直流電源E2から第1直流電源E1に電流が逆流する。この状態において、次の状態に遷移するために第1スイッチング素子Q1及び第4スイッチング素子Q4がターンオフされ、第2スイッチング素子Q2及び第3スイッチング素子Q3がターンオンされると、第2スイッチング素子Q2及び第3スイッチング素子Q3がハードスイッチングになり、また、第1スイッチング素子Q1の第1ダイオードD1及び第4スイッチング素子Q4の第4ダイオードD4はリカバリ動作となり、損失が増加する。 FIG. 2(c) shows the current flow when the voltage of the first DC power source E1 is significantly lower than the voltage of the second DC power source E2 in the second state shown in FIG. 2(b). . When the voltage of the first DC power source E1 is significantly lower than the voltage of the second DC power source E2, the direction of the current is reversed, and the current flows backward from the second DC power source E2 to the first DC power source E1. In this state, in order to transition to the next state, the first switching element Q1 and the fourth switching element Q4 are turned off, and the second switching element Q2 and the third switching element Q3 are turned on. The third switching element Q3 becomes hard switching, and the first diode D1 of the first switching element Q1 and the fourth diode D4 of the fourth switching element Q4 enter recovery operation, resulting in increased loss.

(実施例(降圧モード))
図3は、実施例(降圧モード)に係る、第1スイッチング素子Q1-第8スイッチング素子Q8のスイッチングタイミング1を示す図である。図4(a)-(d)は、電力変換装置1の実施例(降圧モード)に係る動作を説明するための図である(その1)。図5(a)-(d)は、電力変換装置1の実施例(降圧モード)に係る動作を説明するための図である(その2)。
(Example (step-down mode))
FIG. 3 is a diagram showing switching timing 1 of the first switching element Q1 to the eighth switching element Q8 according to the embodiment (step-down mode). FIGS. 4(a) to 4(d) are diagrams (part 1) for explaining the operation of the embodiment (step-down mode) of the power conversion device 1. FIGS. 5(a) to 5(d) are diagrams for explaining the operation of the embodiment (step-down mode) of the power converter 1 (Part 2).

図4(a)に示す第1状態では、制御回路13は、第1スイッチング素子Q1及び第4スイッチング素子Q4をオン状態、残りのスイッチング素子(第2スイッチング素子Q2、第3スイッチング素子Q3、第5スイッチング素子Q5、第6スイッチング素子Q6、第7スイッチング素子Q7及び第8スイッチング素子Q8)をオフ状態に制御する(第1スイッチングパターンP1(図3参照))。 In the first state shown in FIG. 4(a), the control circuit 13 turns on the first switching element Q1 and the fourth switching element Q4, and turns on the remaining switching elements (the second switching element Q2, the third switching element Q3, and the fourth switching element Q4). 5 switching element Q5, 6th switching element Q6, 7th switching element Q7, and 8th switching element Q8) are controlled to the OFF state (first switching pattern P1 (see FIG. 3)).

第1状態では、第1直流電源E1と絶縁トランスTR1の一次巻線n1が導通している。また、二次側の第5スイッチング素子Q5-第8スイッチング素子Q8が全てオフ状態であるため、第2ブリッジ回路12はダイオードブリッジ回路になっており、第5ダイオードD5及び第8ダイオードD8を介して整流している。第1状態では、第1直流電源E1は、第1インダクタンスL1及び第2インダクタンスL2に電力を充電しながら、第5ダイオードD5及び第8ダイオードD8を介して第2直流電源E2に電力を伝送する。 In the first state, the first DC power supply E1 and the primary winding n1 of the isolation transformer TR1 are electrically connected. Further, since the fifth switching element Q5 to the eighth switching element Q8 on the secondary side are all in the off state, the second bridge circuit 12 is a diode bridge circuit, and the The current is being rectified. In the first state, the first DC power source E1 transmits power to the second DC power source E2 via the fifth diode D5 and the eighth diode D8 while charging the first inductance L1 and the second inductance L2 with power. .

図4(b)に示す第2状態では、制御回路13は、第4スイッチング素子Q4及び第8スイッチング素子Q8をオン状態、残りのスイッチング素子(第1スイッチング素子Q1、第2スイッチング素子Q2、第3スイッチング素子Q3、第5スイッチング素子Q5、第6スイッチング素子Q6及び第7スイッチング素子Q7)をオフ状態に制御する(第2スイッチングパターンP2(図3参照))。 In the second state shown in FIG. 4(b), the control circuit 13 turns on the fourth switching element Q4 and the eighth switching element Q8, and turns on the remaining switching elements (the first switching element Q1, the second switching element Q2, the The third switching element Q3, the fifth switching element Q5, the sixth switching element Q6, and the seventh switching element Q7) are controlled to be in the off state (second switching pattern P2 (see FIG. 3)).

第2状態では、絶縁トランスTR1の一次巻線n1の両端が第1ブリッジ回路11内で短絡し、第1インダクタンスL1、絶縁トランスTR1及び第2インダクタンスL2が第1直流電源E1から電気的に遮断される。また、二次側の第8スイッチング素子Q8がオン状態であり、第5ダイオードD5及び第8スイッチング素子Q8を介して整流している。第8スイッチング素子Q8はダイオード整流又は同期整流している。同期整流はダイオード整流より損失が少ないため、第8スイッチング素子Q8がオフ状態で第8ダイオードD8を電流が通過する場合と比較して、二次側の損失が低減される。また、第5スイッチング素子Q5がオフ状態で第5ダイオードD5を電流が通過することにより、二次側に流れる電流の向きが反転することを防止することができる。第2状態では、第1インダクタンスL1に蓄積された電力と、第2インダクタンスL2に蓄積された電力が、第2直流電源E2に伝送される。 In the second state, both ends of the primary winding n1 of the isolation transformer TR1 are short-circuited within the first bridge circuit 11, and the first inductance L1, isolation transformer TR1, and second inductance L2 are electrically disconnected from the first DC power source E1. be done. Further, the eighth switching element Q8 on the secondary side is in an on state, and rectification is performed via the fifth diode D5 and the eighth switching element Q8. The eighth switching element Q8 performs diode rectification or synchronous rectification. Since synchronous rectification has less loss than diode rectification, the loss on the secondary side is reduced compared to the case where current passes through the eighth diode D8 with the eighth switching element Q8 in the off state. Further, by allowing current to pass through the fifth diode D5 while the fifth switching element Q5 is in the off state, it is possible to prevent the direction of the current flowing to the secondary side from being reversed. In the second state, the power stored in the first inductance L1 and the power stored in the second inductance L2 are transmitted to the second DC power source E2.

図4(c)に示す第3状態では、制御回路13は、第1スイッチング素子Q1-第8スイッチング素子Q8を全てオフ状態に制御する(デッドタイムTd(図3参照))。デッドタイムTdにおいて、第1インダクタンスL1に電力が残留している場合、第1インダクタンスL1から、第3ダイオードD3及び第2ダイオードD2を介して第1直流電源E1に電流が流れる。同様に、第2インダクタンスL2に電力が残留している場合、第2インダクタンスL2から、第5ダイオードD5及び第8ダイオードD8を介して第2直流電源E2に電流が流れる。 In the third state shown in FIG. 4(c), the control circuit 13 controls all of the first switching element Q1 to the eighth switching element Q8 to be in the off state (dead time Td (see FIG. 3)). During the dead time Td, if power remains in the first inductance L1, current flows from the first inductance L1 to the first DC power source E1 via the third diode D3 and the second diode D2. Similarly, when power remains in the second inductance L2, current flows from the second inductance L2 to the second DC power supply E2 via the fifth diode D5 and the eighth diode D8.

図4(d)に示す第4状態は、デッドタイムTdにおいて、第1インダクタンスL1と第2インダクタンスL2の残留電力がなくなった以降の状態を示している。第1インダクタンスL1と第2インダクタンスL2の残留電力がなくなると、理想状態では電流が流れなくなるが、実際にはそれまでと反対向きに共振電流が流れる。二次側では、第2インダクタンスL2と第5容量C5-第8容量C8との間で共振が発生し、共振電流が流れる。具体的には、第2インダクタンスL2、第7容量C7、第5容量C5のハイサイド経路と、第2インダクタンスL2、第8容量C8、第6容量C6のローサイド経路の両方に共振電流が流れる。一次側でも同様に、第1インダクタンスL1と第1容量C1-第4容量C4との間で共振が発生し、共振電流が流れる。具体的には、第1インダクタンスL1、第1容量C1、第3容量C3のハイサイド経路と、第1インダクタンスL1、第2容量C2、第4容量C4のローサイド経路の両方に共振電流が流れる。 The fourth state shown in FIG. 4(d) shows a state after the residual power of the first inductance L1 and the second inductance L2 disappears at the dead time Td. When the residual power in the first inductance L1 and the second inductance L2 disappears, no current flows in an ideal state, but in reality, a resonant current flows in the opposite direction. On the secondary side, resonance occurs between the second inductance L2 and the fifth capacitor C5 to the eighth capacitor C8, and a resonant current flows. Specifically, a resonant current flows through both the high side path of the second inductance L2, the seventh capacitor C7, and the fifth capacitor C5, and the low side path of the second inductance L2, the eighth capacitor C8, and the sixth capacitor C6. Similarly, on the primary side, resonance occurs between the first inductance L1 and the first capacitor C1 to the fourth capacitor C4, and a resonant current flows. Specifically, a resonant current flows through both a high-side path of the first inductance L1, the first capacitor C1, and the third capacitor C3, and a low-side path of the first inductance L1, the second capacitor C2, and the fourth capacitor C4.

図5(a)に示す第5状態では、制御回路13は、第2スイッチング素子Q2及び第3スイッチング素子Q3をオン状態、残りのスイッチング素子(第1スイッチング素子Q1、第4スイッチング素子Q4、第5スイッチング素子Q5、第6スイッチング素子Q6、第7スイッチング素子Q7及び第8スイッチング素子Q8)をオフ状態に制御する(第3スイッチングパターンP3(図3参照))。 In the fifth state shown in FIG. 5(a), the control circuit 13 turns on the second switching element Q2 and the third switching element Q3, and turns on the remaining switching elements (the first switching element Q1, the fourth switching element Q4, and the third switching element Q3). 5 switching element Q5, 6th switching element Q6, 7th switching element Q7, and 8th switching element Q8) are controlled to the OFF state (third switching pattern P3 (see FIG. 3)).

第5状態では、第1直流電源E1と絶縁トランスTR1の一次巻線n1が導通している。また、第5状態では、第5スイッチング素子Q5-第8スイッチング素子Q8が全てオフ状態であるため、第2ブリッジ回路12はダイオードブリッジ回路になっており、第7ダイオードD7及び第6ダイオードD6を介して整流している。第5状態では、第1直流電源E1は、第1インダクタンスL1及び第2インダクタンスL2に電力を充電しながら、第7ダイオードD7及び第6ダイオードD6を介して第2直流電源E2に電力を伝送する。 In the fifth state, the first DC power supply E1 and the primary winding n1 of the isolation transformer TR1 are electrically connected. Further, in the fifth state, since the fifth switching element Q5 to the eighth switching element Q8 are all in the off state, the second bridge circuit 12 is a diode bridge circuit, and the seventh diode D7 and the sixth diode D6 are turned off. It is rectified through. In the fifth state, the first DC power source E1 transmits power to the second DC power source E2 via the seventh diode D7 and the sixth diode D6 while charging the first inductance L1 and the second inductance L2 with power. .

図5(b)に示す第6状態では、制御回路13は、第3スイッチング素子Q3及び第7スイッチング素子Q7をオン状態、残りのスイッチング素子(第1スイッチング素子Q1、第2スイッチング素子Q2、第4スイッチング素子Q4、第5スイッチング素子Q5、第6スイッチング素子Q6及び第8スイッチング素子Q8)をオフ状態に制御する(第4スイッチングパターンP4(図3参照))。 In the sixth state shown in FIG. 5(b), the control circuit 13 turns on the third switching element Q3 and the seventh switching element Q7, and turns on the remaining switching elements (the first switching element Q1, the second switching element Q2, the 4 switching element Q4, 5th switching element Q5, 6th switching element Q6, and 8th switching element Q8) are controlled to an OFF state (4th switching pattern P4 (refer to FIG. 3)).

第6状態では、絶縁トランスTR1の一次巻線n1の両端が第1ブリッジ回路11内で短絡し、第1インダクタンスL1、絶縁トランスTR1及び第2インダクタンスL2が第1直流電源E1から電気的に遮断される。また、二次側の第7スイッチング素子Q7がオン状態であり、第6ダイオードD6及び第7スイッチング素子Q7を介して整流している。第7スイッチング素子Q7はダイオード整流又は同期整流している。同期整流はダイオード整流より損失が少ないため、第7スイッチング素子Q7がオフ状態で第7ダイオードD7を電流が通過する場合と比較して、二次側の損失が低減される。また、第6スイッチング素子Q6がオフ状態で第6ダイオードD6を電流が通過することにより、二次側に流れる電流の向きが反転することを防止することができる。第6状態では、第1インダクタンスL1に蓄積された電力と、第2インダクタンスL2に蓄積された電力が、第2直流電源E2に伝送される。 In the sixth state, both ends of the primary winding n1 of the isolation transformer TR1 are short-circuited within the first bridge circuit 11, and the first inductance L1, the isolation transformer TR1, and the second inductance L2 are electrically cut off from the first DC power source E1. be done. Further, the seventh switching element Q7 on the secondary side is in an on state, and rectification is performed via the sixth diode D6 and the seventh switching element Q7. The seventh switching element Q7 performs diode rectification or synchronous rectification. Since synchronous rectification has less loss than diode rectification, the loss on the secondary side is reduced compared to the case where current passes through the seventh diode D7 with the seventh switching element Q7 in an off state. Further, by allowing current to pass through the sixth diode D6 while the sixth switching element Q6 is in the off state, it is possible to prevent the direction of the current flowing to the secondary side from being reversed. In the sixth state, the power stored in the first inductance L1 and the power stored in the second inductance L2 are transmitted to the second DC power source E2.

図5(c)に示す第7状態では、制御回路13は、第1スイッチング素子Q1-第8スイッチング素子Q8を全てオフ状態に制御する(デッドタイムTd(図3参照))。デッドタイムTdにおいて、第1インダクタンスL1に電力が残留している場合、第1インダクタンスL1から、第1ダイオードD1及び第4ダイオードD4を介して第1直流電源E1に電流が流れる。同様に、第2インダクタンスL2に電力が残留している場合、第2インダクタンスL2から、第7ダイオードD7及び第6ダイオードD6を介して第2直流電源E2に電流が流れる。 In the seventh state shown in FIG. 5(c), the control circuit 13 controls all of the first switching element Q1 to the eighth switching element Q8 to be in the off state (dead time Td (see FIG. 3)). During the dead time Td, if power remains in the first inductance L1, current flows from the first inductance L1 to the first DC power source E1 via the first diode D1 and the fourth diode D4. Similarly, when power remains in the second inductance L2, current flows from the second inductance L2 to the second DC power supply E2 via the seventh diode D7 and the sixth diode D6.

図5(d)に示す第8状態は、デッドタイムTdにおいて、第1インダクタンスL1と第2インダクタンスL2の残留電力がなくなった以降の状態を示している。第1インダクタンスL1と第2インダクタンスL2の残留電力がなくなると、理想状態では電流が流れなくなるが、実際にはそれまでと反対向きに共振電流が流れる。二次側では、第2インダクタンスL2と第5容量C5-第8容量C8との間で共振が発生し、共振電流が流れる。具体的には、第2インダクタンスL2、第5容量C5、第7容量C7のハイサイド経路と、第2インダクタンスL2、第6容量C6、第8容量C8のローサイド経路の両方に共振電流が流れる。一次側でも同様に、第1インダクタンスL1と第1容量C1-第4容量C4との間で共振が発生し、共振電流が流れる。具体的には、第1インダクタンスL1、第3容量C3、第1容量C1のハイサイド経路と、第1インダクタンスL1、第4容量C4、第2容量C2のローサイド経路の両方に共振電流が流れる。 The eighth state shown in FIG. 5(d) shows a state after the residual power of the first inductance L1 and the second inductance L2 disappears at the dead time Td. When the residual power in the first inductance L1 and the second inductance L2 disappears, no current flows in an ideal state, but in reality, a resonant current flows in the opposite direction. On the secondary side, resonance occurs between the second inductance L2 and the fifth capacitor C5 to the eighth capacitor C8, and a resonant current flows. Specifically, a resonant current flows through both a high-side path of the second inductance L2, the fifth capacitor C5, and the seventh capacitor C7, and a low-side path of the second inductance L2, the sixth capacitor C6, and the eighth capacitor C8. Similarly, on the primary side, resonance occurs between the first inductance L1 and the first capacitor C1 to the fourth capacitor C4, and a resonant current flows. Specifically, a resonant current flows through both a high-side path of the first inductance L1, the third capacitor C3, and the first capacitor C1, and a low-side path of the first inductance L1, the fourth capacitor C4, and the second capacitor C2.

ここで、第1スイッチングパターンP1と第3スイッチングパターンP3の期間を第1の期間とし、第2スイッチングパターンP2と第4スイッチングパターンP4の期間を第2の期間とする。図3、図4(a)-(d)、図5(a)-(d)に示すように本実施例(降圧モード)では、制御回路13は、第2の期間から第1の期間に切り替わる間に、第1スイッチング素子Q1-第8スイッチング素子Q8を全てオフ状態にするデッドタイムTdを挿入している。これに対して、第1スイッチング素子Q1-第8スイッチング素子Q8を全てオフ状態にするデッドタイムTdを挿入しない場合、ダイオードのリカバリ損失が発生する。 Here, the period of the first switching pattern P1 and the third switching pattern P3 is defined as a first period, and the period of the second switching pattern P2 and the fourth switching pattern P4 is defined as a second period. As shown in FIGS. 3, 4(a)-(d), and 5(a)-(d), in this embodiment (step-down mode), the control circuit 13 changes from the second period to the first period. During the switching, a dead time Td is inserted in which all of the first switching element Q1 to the eighth switching element Q8 are turned off. On the other hand, if the dead time Td for turning off all of the first switching element Q1 to the eighth switching element Q8 is not inserted, diode recovery loss occurs.

図6(a)-(b)は、ダイオードのリカバリ損失発生のメカニズムを説明するための図である。図6(a)は、第2スイッチングパターンP2と第3スイッチングパターンP3との間のデッドタイムTdの別のスイッチングパターンを示している。 FIGS. 6A and 6B are diagrams for explaining the mechanism of recovery loss generation in a diode. FIG. 6A shows another switching pattern with a dead time Td between the second switching pattern P2 and the third switching pattern P3.

この状態において、第1インダクタンスL1及び第2インダクタンスL2の残留電力がなくなると、理想状態では電流が流れなくなるが、実際にはそれまでと反対向きに共振電流が流れる。二次側では、第2インダクタンスL2と第5容量C5-第8容量C8との間で共振が発生し、共振電流が流れる。具体的には、第2インダクタンスL2、第7容量C7、第5容量C5のハイサイド経路と、第2インダクタンスL2、第8容量C8、第6容量C6のローサイド経路の両方に共振電流が流れる。二次側の共振電流に対応して一次側では、第1インダクタンスL1、第2スイッチング素子Q2、第4ダイオードD4のローサイド経路に電流が流れる。 In this state, when the residual power in the first inductance L1 and the second inductance L2 disappears, no current flows in an ideal state, but in reality, a resonant current flows in the opposite direction. On the secondary side, resonance occurs between the second inductance L2 and the fifth capacitor C5 to the eighth capacitor C8, and a resonant current flows. Specifically, a resonant current flows through both the high side path of the second inductance L2, the seventh capacitor C7, and the fifth capacitor C5, and the low side path of the second inductance L2, the eighth capacitor C8, and the sixth capacitor C6. In response to the resonant current on the secondary side, on the primary side, a current flows through the low side path of the first inductance L1, the second switching element Q2, and the fourth diode D4.

この状態から図5(a)に示した第3スイッチングパターンP3に遷移すると、一次側の第3スイッチング素子Q3がターンオンする。第3スイッチング素子Q3がターンオンすると、第4スイッチング素子Q4に接続された第4ダイオードD4に逆バイアス電圧が印加され、逆方向にリカバリ電流が流れる。これにより、第3スイッチング素子Q3と第4ダイオードD4に貫通電流が流れ、損失が増加する。 When this state transitions to the third switching pattern P3 shown in FIG. 5(a), the third switching element Q3 on the primary side is turned on. When the third switching element Q3 is turned on, a reverse bias voltage is applied to the fourth diode D4 connected to the fourth switching element Q4, and a recovery current flows in the reverse direction. As a result, a through current flows through the third switching element Q3 and the fourth diode D4, increasing loss.

図6(b)は、第4スイッチングパターンP4と第1スイッチングパターンP1との間のデッドタイムTdの別のスイッチングパターンを示している。この状態において、第1インダクタンスL1及び第2インダクタンスL2の残留電力がなくなると、理想状態では電流が流れなくなるが、実際にはそれまでと反対向きに共振電流が流れる。二次側では、第2インダクタンスL2と第5容量C5-第8容量C8との間で共振が発生し、共振電流が流れる。具体的には、第2インダクタンスL2、第5容量C5、第7容量C7のハイサイド経路と、第2インダクタンスL2、第6容量C6、第8容量C8のローサイド経路の両方に共振電流が流れる。二次側の共振電流に対応して一次側では、第1インダクタンスL1、第3ダイオードD3、第1スイッチング素子Q1のハイサイド経路に電流が流れる。 FIG. 6(b) shows another switching pattern with a dead time Td between the fourth switching pattern P4 and the first switching pattern P1. In this state, when the residual power in the first inductance L1 and the second inductance L2 disappears, no current flows in an ideal state, but in reality, a resonant current flows in the opposite direction. On the secondary side, resonance occurs between the second inductance L2 and the fifth capacitor C5 to the eighth capacitor C8, and a resonant current flows. Specifically, a resonant current flows through both a high-side path of the second inductance L2, the fifth capacitor C5, and the seventh capacitor C7, and a low-side path of the second inductance L2, the sixth capacitor C6, and the eighth capacitor C8. In response to the resonant current on the secondary side, on the primary side, a current flows through the high side path of the first inductance L1, the third diode D3, and the first switching element Q1.

この状態から図4(a)に示した第1スイッチングパターンP1に遷移すると、一次側の第4スイッチング素子Q4がターンオンする。第4スイッチング素子Q4がターンオンすると、第3ダイオードD3に逆バイアス電圧が印加され、逆方向にリカバリ電流が流れる。これにより、第3ダイオードD3と第4スイッチング素子Q4に貫通電流が流れ、損失が増加する。 When this state transitions to the first switching pattern P1 shown in FIG. 4(a), the fourth switching element Q4 on the primary side is turned on. When the fourth switching element Q4 is turned on, a reverse bias voltage is applied to the third diode D3, and a recovery current flows in the reverse direction. As a result, a through current flows through the third diode D3 and the fourth switching element Q4, increasing loss.

これに対して本実施例では、第2スイッチングパターンP2から第3スイッチングパターンP3に遷移する間と、第4スイッチングパターンP4から第1スイッチングパターンP1に遷移する間に、第1スイッチング素子Q1-第8スイッチング素子Q8が全てオフ状態になるデッドタイムTdが挿入される。これにより、第4ダイオードD4又は第3ダイオードD3に流れる電流を抑制することができ、第4ダイオードD4又は第3ダイオードD3のリカバリ損失を低減することができる。 On the other hand, in this embodiment, during the transition from the second switching pattern P2 to the third switching pattern P3 and during the transition from the fourth switching pattern P4 to the first switching pattern P1, A dead time Td is inserted in which all eight switching elements Q8 are turned off. Thereby, the current flowing through the fourth diode D4 or the third diode D3 can be suppressed, and the recovery loss of the fourth diode D4 or the third diode D3 can be reduced.

本実施例(降圧モード)では、制御回路13は、第1スイッチング素子Q1及び第2スイッチング素子Q2に供給する駆動信号のデューティ比を調整することで、第1直流部から第2直流部へ供給する電力の電圧または電流を制御する。第1スイッチング素子Q1及び第2スイッチング素子Q2に供給する駆動信号のオン時間が長くなるほど(デューティ比が大きくなるほど)、第1直流部から第2直流部へ伝送する電力量が増加する。制御回路13は、第3スイッチング素子Q3と第4スイッチング素子Q4を交互に、スイッチング周期fswの半分の時間(デッドタイムTdを除く)、オン状態に制御する。 In this embodiment (step-down mode), the control circuit 13 adjusts the duty ratio of the drive signal supplied to the first switching element Q1 and the second switching element Q2, thereby supplying the drive signal from the first DC section to the second DC section. Control the voltage or current of power. The longer the on time of the drive signal supplied to the first switching element Q1 and the second switching element Q2 (the greater the duty ratio), the more the amount of power transmitted from the first DC section to the second DC section increases. The control circuit 13 alternately controls the third switching element Q3 and the fourth switching element Q4 to be in the ON state for half the switching period fsw (excluding dead time Td).

このように本実施例(降圧モード)では、PWM方式で第1直流部から第2直流部へ電力伝送する。これに対して、位相シフト方式で電力伝送する場合、一次側の第1スイッチング素子Q1-第4スイッチング素子Q4が全てオフ状態になる期間を設けることができず、上述したダイオードのリカバリ損失の発生を防止することができない。 In this way, in this embodiment (step-down mode), power is transmitted from the first DC section to the second DC section using the PWM method. On the other hand, when transmitting power using the phase shift method, it is not possible to provide a period in which the first switching element Q1 to the fourth switching element Q4 on the primary side are all in the OFF state, resulting in the above-mentioned diode recovery loss. cannot be prevented.

制御回路13は、デッドタイムTdから第1スイッチングパターンP1に遷移する際、第1スイッチング素子Q1のターンオンに同期して、第4スイッチング素子Q4をターンオンさせる。即ち、第1スイッチング素子Q1と第4スイッチング素子Q4を実質的に同時にターンオンする。 When transitioning from the dead time Td to the first switching pattern P1, the control circuit 13 turns on the fourth switching element Q4 in synchronization with turning on the first switching element Q1. That is, the first switching element Q1 and the fourth switching element Q4 are turned on substantially simultaneously.

制御回路13は、第1スイッチングパターンP1から第2スイッチングパターンP2に遷移する際、第1スイッチング素子Q1のターンオフに同期して、第8スイッチング素子Q8をターンオンさせる。即ち、第1スイッチング素子Q1のターンオフと第8スイッチング素子Q8のターンオンを実質的に同時に行う。これにより、第8スイッチング素子Q8の同期整流期間を最大化することができ、第8スイッチング素子Q8の同期整流による損失低減効果を最大化することができる。 When transitioning from the first switching pattern P1 to the second switching pattern P2, the control circuit 13 turns on the eighth switching element Q8 in synchronization with turning off the first switching element Q1. That is, the first switching element Q1 is turned off and the eighth switching element Q8 is turned on substantially simultaneously. Thereby, the synchronous rectification period of the eighth switching element Q8 can be maximized, and the loss reduction effect due to the synchronous rectification of the eighth switching element Q8 can be maximized.

制御回路13は、第2スイッチングパターンP2からデッドタイムTdに遷移する際、第4スイッチング素子Q4のターンオフに同期して、第8スイッチング素子Q8をターンオフさせる。即ち、第4スイッチング素子Q4と第8スイッチング素子Q8を実質的に同時にターンオフする。 When transitioning from the second switching pattern P2 to the dead time Td, the control circuit 13 turns off the eighth switching element Q8 in synchronization with turning off the fourth switching element Q4. That is, the fourth switching element Q4 and the eighth switching element Q8 are turned off substantially simultaneously.

制御回路13は、第1スイッチング素子Q1のオン時間と、第8スイッチング素子Q8のオン時間と、デッドタイムTdの合計時間が、スイッチング周期fswの半分の時間になるように、第1スイッチング素子Q1と第8スイッチング素子Q8を制御する。第8スイッチング素子Q8のオン時間は、第1スイッチング素子Q1のオン時間に応じて適応的に変化する。 The control circuit 13 controls the first switching element Q1 so that the total time of the on time of the first switching element Q1, the on time of the eighth switching element Q8, and the dead time Td becomes half the switching period fsw. and controls the eighth switching element Q8. The on time of the eighth switching element Q8 adaptively changes depending on the on time of the first switching element Q1.

制御回路13は、デッドタイムTdから第3スイッチングパターンP3に遷移する際、第2スイッチング素子Q2のターンオンに同期して、第3スイッチング素子Q3をターンオンさせる。即ち、第2スイッチング素子Q2と第3スイッチング素子Q3を実質的に同時にターンオンする。 When transitioning from the dead time Td to the third switching pattern P3, the control circuit 13 turns on the third switching element Q3 in synchronization with turning on the second switching element Q2. That is, the second switching element Q2 and the third switching element Q3 are turned on substantially simultaneously.

制御回路13は、第3スイッチングパターンP3から第4スイッチングパターンP4に遷移する際、第2スイッチング素子Q2のターンオフに同期して、第7スイッチング素子Q7をターンオンさせる。即ち、第2スイッチング素子Q2のターンオフと第7スイッチング素子Q7のターンオンを実質的に同時に行う。これにより、第7スイッチング素子Q7の同期整流期間を最大化することができ、第7スイッチング素子Q7の同期整流による損失低減効果を最大化することができる。 When transitioning from the third switching pattern P3 to the fourth switching pattern P4, the control circuit 13 turns on the seventh switching element Q7 in synchronization with turning off the second switching element Q2. That is, the second switching element Q2 is turned off and the seventh switching element Q7 is turned on substantially simultaneously. Thereby, the synchronous rectification period of the seventh switching element Q7 can be maximized, and the loss reduction effect due to the synchronous rectification of the seventh switching element Q7 can be maximized.

制御回路13は、第4スイッチングパターンP4からデッドタイムTdに遷移する際、第3スイッチング素子Q3のターンオフに同期して、第7スイッチング素子Q7をターンオフさせる。即ち、第3スイッチング素子Q3と第7スイッチング素子Q7を実質的に同時にターンオフする。 When transitioning from the fourth switching pattern P4 to the dead time Td, the control circuit 13 turns off the seventh switching element Q7 in synchronization with turning off the third switching element Q3. That is, the third switching element Q3 and the seventh switching element Q7 are turned off substantially simultaneously.

制御回路13は、第2スイッチング素子Q2のオン時間と、第7スイッチング素子Q7のオン時間と、デッドタイムTdの合計時間が、スイッチング周期fswの半分の時間になるように、第2スイッチング素子Q2と第7スイッチング素子Q7を制御する。第7スイッチング素子Q7のオン時間は、第2スイッチング素子Q2のオン時間に応じて適応的に変化する。 The control circuit 13 switches the second switching element Q2 so that the total time of the on time of the second switching element Q2, the on time of the seventh switching element Q7, and the dead time Td becomes half the switching period fsw. and controls the seventh switching element Q7. The on time of the seventh switching element Q7 adaptively changes depending on the on time of the second switching element Q2.

このように、位相シフト方式ではなく、PWM方式で第1スイッチング素子Q1-第8スイッチング素子Q8を制御することにより、第1スイッチング素子Q1-第8スイッチング素子Q8が全てオフ状態になる期間を容易に生成することができる。 In this way, by controlling the first switching element Q1 to the eighth switching element Q8 using the PWM method instead of the phase shift method, it is possible to easily control the period during which the first switching element Q1 to the eighth switching element Q8 are all in the off state. can be generated.

制御回路13は、第1スイッチングパターンP1の期間と第3スイッチングパターンP3の期間を同期させる。即ち、第1スイッチングパターンP1の期間と第3スイッチングパターンP3の期間を実質的に同じ時間に制御する。また制御回路13は、第2スイッチングパターンP2の期間と第4スイッチングパターンP4の期間を同期させる。即ち、第2スイッチングパターンP2の期間と第4スイッチングパターンP4の期間を実質的に同じ時間に制御する。これにより、正負対称な動作となり、トランスに直流偏磁が発生することを抑制することができる。 The control circuit 13 synchronizes the period of the first switching pattern P1 and the period of the third switching pattern P3. That is, the period of the first switching pattern P1 and the period of the third switching pattern P3 are controlled to be substantially the same time. Further, the control circuit 13 synchronizes the period of the second switching pattern P2 and the period of the fourth switching pattern P4. That is, the period of the second switching pattern P2 and the period of the fourth switching pattern P4 are controlled to be substantially the same time. As a result, the positive and negative operations become symmetrical, and it is possible to suppress the occurrence of direct current biased magnetism in the transformer.

図3、図4(a)-(d)、図5(a)-(d)に示した降圧モードの制御例では、制御回路13は、第5スイッチング素子Q5及び第6スイッチング素子Q6を常時オフ状態に制御した。この点、制御回路13は、第7スイッチング素子Q7及び第8スイッチング素子Q8を常時オフ状態に制御してもよい。この場合、第2スイッチングパターンP2では、第8スイッチング素子Q8ではなく、第5スイッチング素子Q5で同期整流する。第4スイッチングパターンP4では、第7スイッチング素子Q7ではなく、第6スイッチング素子Q6で同期整流する。 In the step-down mode control examples shown in FIGS. 3, 4(a)-(d), and 5(a)-(d), the control circuit 13 constantly switches the fifth switching element Q5 and the sixth switching element Q6. Controlled to off state. In this regard, the control circuit 13 may control the seventh switching element Q7 and the eighth switching element Q8 to be in the off state at all times. In this case, in the second switching pattern P2, synchronous rectification is performed by the fifth switching element Q5 instead of the eighth switching element Q8. In the fourth switching pattern P4, synchronous rectification is performed by the sixth switching element Q6 instead of the seventh switching element Q7.

図7は、実施例(降圧モード)に係る、第1スイッチング素子Q1-第8スイッチング素子Q8のスイッチングタイミング2を示す図である。図3に示した第1スイッチング素子Q1-第8スイッチング素子Q8のスイッチングタイミング1では、第1直流部から第2直流部へ降圧して電力を供給する例を説明した。この点、第2直流部から第1直流部へ降圧して電力を供給することも可能である。この場合、図7に示すように、制御回路13は、第1スイッチング素子Q1-第4スイッチング素子Q4に供給する駆動信号と、第5スイッチング素子Q5-第8スイッチング素子Q8に供給する駆動信号を入れ替えればよい。 FIG. 7 is a diagram showing switching timing 2 of the first switching element Q1 to the eighth switching element Q8 according to the embodiment (step-down mode). In the switching timing 1 of the first switching element Q1 to the eighth switching element Q8 shown in FIG. 3, an example has been described in which the voltage is stepped down from the first DC section to the second DC section and power is supplied. In this respect, it is also possible to step down the voltage and supply power from the second DC section to the first DC section. In this case, as shown in FIG. 7, the control circuit 13 outputs a drive signal supplied to the first switching element Q1 to the fourth switching element Q4, and a drive signal supplied to the fifth switching element Q5 to the eighth switching element Q8. Just replace it.

以上説明したように本実施例(降圧モード)によれば、比較例(図2(a)参照)のように第2直流電源E2から第2インダクタンスL2を充電する状態が発生しないため無効電力を抑制することができる。また、デッドタイム中に共振電流が、スイッチング素子の逆並列ダイオードに流れることを抑制できるため、ダイオードのリカバリ損失を低減することができる。また、状態2及び状態5において二次側の第8スイッチング素子Q8又は第7スイッチング素子Q7で同期整流することにより、ダイオードの導通損失を低減することができる。これらにより、DABコンバータの降圧動作時の変換効率を向上させることができる。 As explained above, according to the present embodiment (step-down mode), a state in which the second inductance L2 is charged from the second DC power supply E2 does not occur as in the comparative example (see FIG. 2(a)), so that reactive power is reduced. Can be suppressed. Further, since it is possible to suppress the resonant current from flowing to the anti-parallel diode of the switching element during the dead time, recovery loss of the diode can be reduced. Furthermore, by performing synchronous rectification in the eighth switching element Q8 or the seventh switching element Q7 on the secondary side in states 2 and 5, conduction loss of the diode can be reduced. These can improve the conversion efficiency during step-down operation of the DAB converter.

また本実施例(降圧モード)によれば、第1直流電源E1と第2直流電源E2がダイオードを介さずに導通する状態が発生しないため、第1直流電源E1の電圧が第2直流電源E2の電圧に対して大きく低下しても、電流の向きが逆になることはなく、第2直流電源E2から第1直流電源E1に電流が逆流することはない。これにより、ハードスイッチングの発生を防止することができる。 Further, according to the present embodiment (step-down mode), since a state in which the first DC power supply E1 and the second DC power supply E2 are electrically connected without a diode does not occur, the voltage of the first DC power supply E1 is changed to the voltage of the second DC power supply E2. Even if the voltage decreases significantly with respect to the voltage, the direction of the current will not be reversed, and the current will not flow backward from the second DC power supply E2 to the first DC power supply E1. This makes it possible to prevent hard switching from occurring.

(変形例1(降圧モード))
図8は、変形例1に係る電力変換装置1の構成を説明するための図である。変形例1に係る電力変換装置1では第2ブリッジ回路12は、第5スイッチング素子Q5-第8スイッチング素子Q8の代わりに、ブリッジ接続された4つのダイオード素子(第5ダイオードD5-第8ダイオードD8)で構成される。変形例1に係る電力変換装置1は、第2直流部から第1直流部へ電力を伝送できない絶縁型の単方向DC/DCコンバータである。
(Modification 1 (step-down mode))
FIG. 8 is a diagram for explaining the configuration of the power conversion device 1 according to the first modification. In the power conversion device 1 according to the first modification, the second bridge circuit 12 includes four bridge-connected diode elements (fifth diode D5-eighth diode D8) instead of the fifth switching element Q5-eighth switching element Q8. ). The power conversion device 1 according to Modification 1 is an isolated unidirectional DC/DC converter that cannot transmit power from the second DC section to the first DC section.

図9は、変形例1(降圧モード)に係る、第1スイッチング素子Q1-第4スイッチング素子Q4のスイッチングタイミングを示す図である。変形例1(降圧モード)において、第1スイッチングパターンP1では、制御回路13は、第1スイッチング素子Q1及び第4スイッチング素子Q4をオン状態、第2スイッチング素子Q2及び第3スイッチング素子Q3をオフ状態に制御する。第2スイッチングパターンP2では、制御回路13は、第4スイッチング素子Q4をオン状態、第1スイッチング素子Q1、第2スイッチング素子Q2及び第3スイッチング素子Q3をオフ状態に制御する。第2スイッチングパターンP2と第3スイッチングパターンP3の間のデッドタイムTdでは、制御回路13は、第1スイッチング素子Q1-第4スイッチング素子Q4を全てオフ状態に制御する。 FIG. 9 is a diagram showing switching timings of the first switching element Q1 to the fourth switching element Q4 according to Modification 1 (step-down mode). In modification example 1 (step-down mode), in the first switching pattern P1, the control circuit 13 turns on the first switching element Q1 and the fourth switching element Q4, and turns off the second switching element Q2 and the third switching element Q3. to control. In the second switching pattern P2, the control circuit 13 controls the fourth switching element Q4 to be in the on state, and the first switching element Q1, the second switching element Q2, and the third switching element Q3 to be in the off state. During the dead time Td between the second switching pattern P2 and the third switching pattern P3, the control circuit 13 controls all of the first switching element Q1 to the fourth switching element Q4 to be in the off state.

第3スイッチングパターンP3では、制御回路13は、第2スイッチング素子Q2及び第3スイッチング素子Q3をオン状態、第1スイッチング素子Q1及び第4スイッチング素子Q4をオフ状態に制御する。第4スイッチングパターンP4では、制御回路13は、第3スイッチング素子Q3をオン状態、第1スイッチング素子Q1、第2スイッチング素子Q2及び第4スイッチング素子Q4をオフ状態に制御する。第4スイッチングパターンP4と第1スイッチングパターンP1の間のデッドタイムTdでは、制御回路13は、第1スイッチング素子Q1-第4スイッチング素子Q4を全てオフ状態に制御する。 In the third switching pattern P3, the control circuit 13 controls the second switching element Q2 and the third switching element Q3 to be in the on state, and controls the first switching element Q1 and the fourth switching element Q4 to be in the off state. In the fourth switching pattern P4, the control circuit 13 controls the third switching element Q3 to be in the on state, and controls the first switching element Q1, the second switching element Q2, and the fourth switching element Q4 to be in the off state. During the dead time Td between the fourth switching pattern P4 and the first switching pattern P1, the control circuit 13 controls all of the first switching element Q1 to the fourth switching element Q4 to be in the off state.

変形例1(降圧モード)によれば、二次側から一次側へ電力伝送できない点、及び二次側の第8スイッチング素子Q8又は第7スイッチング素子Q7を使用した同期整流ができない点を除き、上記実施例(降圧モード)と同様の効果を奏する。 According to modification 1 (step-down mode), except that power cannot be transmitted from the secondary side to the primary side and that synchronous rectification using the eighth switching element Q8 or the seventh switching element Q7 on the secondary side cannot be performed, The same effects as in the above embodiment (step-down mode) are achieved.

(変形例2(降圧モード))
変形例2では、図1に示した電力変換装置1の構成を前提として、制御回路13は、第5スイッチング素子Q5-第8スイッチング素子Q8を常時、オフ状態に制御する。
(Modification 2 (step-down mode))
In modification 2, assuming the configuration of the power conversion device 1 shown in FIG. 1, the control circuit 13 always controls the fifth switching element Q5 to the eighth switching element Q8 to be in the off state.

具体的には変形例2(降圧モード)において、第1スイッチングパターンP1では、制御回路13は、第1スイッチング素子Q1及び第4スイッチング素子Q4をオン状態、残りのスイッチング素子(第2スイッチング素子Q2、第3スイッチング素子Q3、第5スイッチング素子Q5、第6スイッチング素子Q6、第7スイッチング素子Q7及び第8スイッチング素子Q8)をオフ状態に制御する。第2スイッチングパターンP2では、制御回路13は、第4スイッチング素子Q4をオン状態、残りのスイッチング素子(第1スイッチング素子Q1、第2スイッチング素子Q2、第3スイッチング素子Q3、第5スイッチング素子Q5、第6スイッチング素子Q6、第7スイッチング素子Q7及び第8スイッチング素子Q8)をオフ状態に制御する。第2スイッチングパターンP2と第3スイッチングパターンP3の間のデッドタイムTdでは、制御回路13は、第1スイッチング素子Q1-第8スイッチング素子Q8を全てオフ状態に制御する。 Specifically, in the second modification (step-down mode), in the first switching pattern P1, the control circuit 13 turns on the first switching element Q1 and the fourth switching element Q4, and turns on the remaining switching elements (second switching element Q2). , the third switching element Q3, the fifth switching element Q5, the sixth switching element Q6, the seventh switching element Q7, and the eighth switching element Q8). In the second switching pattern P2, the control circuit 13 turns on the fourth switching element Q4, and the remaining switching elements (first switching element Q1, second switching element Q2, third switching element Q3, fifth switching element Q5, The sixth switching element Q6, the seventh switching element Q7, and the eighth switching element Q8) are controlled to be in the off state. During the dead time Td between the second switching pattern P2 and the third switching pattern P3, the control circuit 13 controls all of the first switching element Q1 to the eighth switching element Q8 to be in the off state.

第3スイッチングパターンP3では、制御回路13は、第2スイッチング素子Q2及び第3スイッチング素子Q3をオン状態、残りのスイッチング素子(第1スイッチング素子Q1、第4スイッチング素子Q4、第5スイッチング素子Q5、第6スイッチング素子Q6、第7スイッチング素子Q7及び第8スイッチング素子Q8)をオフ状態に制御する。第4スイッチングパターンP4では、制御回路13は、第3スイッチング素子Q3をオン状態、残りのスイッチング素子(第1スイッチング素子Q1、第2スイッチング素子Q2、第4スイッチング素子Q4、第5スイッチング素子Q5、第6スイッチング素子Q6、第7スイッチング素子Q7及び第8スイッチング素子Q8)をオフ状態に制御する。第4スイッチングパターンP4と第1スイッチングパターンP1の間のデッドタイムTdでは、制御回路13は、第1スイッチング素子Q1-第8スイッチング素子Q8を全てオフ状態に制御する。 In the third switching pattern P3, the control circuit 13 turns on the second switching element Q2 and the third switching element Q3, and turns on the remaining switching elements (first switching element Q1, fourth switching element Q4, fifth switching element Q5, The sixth switching element Q6, the seventh switching element Q7, and the eighth switching element Q8) are controlled to be in the off state. In the fourth switching pattern P4, the control circuit 13 turns on the third switching element Q3, and the remaining switching elements (first switching element Q1, second switching element Q2, fourth switching element Q4, fifth switching element Q5, The sixth switching element Q6, the seventh switching element Q7, and the eighth switching element Q8) are controlled to be in the off state. During the dead time Td between the fourth switching pattern P4 and the first switching pattern P1, the control circuit 13 controls all of the first switching element Q1 to the eighth switching element Q8 to be in the off state.

変形例2(降圧モード)によれば、変形例1(降圧モード)と同様の効果を奏する。なお、変形例2(降圧モード)では、第2直流部から第1直流部へ電力伝送することもできる。 According to modification 2 (pressure reduction mode), the same effects as modification 1 (pressure reduction mode) are achieved. Note that in the second modification (step-down mode), power can also be transmitted from the second DC section to the first DC section.

(実施例(昇圧モード))
図10は、実施例(昇圧モード)に係る、第1スイッチング素子Q1-第8スイッチング素子Q8のスイッチングタイミング1を示す図である。図11(a)-(c)は、電力変換装置1の実施例(昇圧モード)に係る動作を説明するための図である(その1)。図12(a)-(c)は、電力変換装置1の実施例(昇圧モード)に係る動作を説明するための図である(その2)。
(Example (boost mode))
FIG. 10 is a diagram showing switching timing 1 of the first switching element Q1 to the eighth switching element Q8 according to the embodiment (boosting mode). FIGS. 11(a) to 11(c) are diagrams (part 1) for explaining the operation of the embodiment (boosting mode) of the power conversion device 1. FIGS. 12A to 12C are diagrams for explaining the operation of the embodiment (boosting mode) of the power conversion device 1 (Part 2).

図11(a)に示す第1状態では、制御回路13は、第1スイッチング素子Q1、第4スイッチング素子Q4及び第6スイッチング素子Q6をオン状態、第2スイッチング素子Q2、第3スイッチング素子Q3、第5スイッチング素子Q5、第7スイッチング素子Q7及び第8スイッチング素子Q8をオフ状態に制御する(第5スイッチングパターンP5(図10参照))。 In the first state shown in FIG. 11(a), the control circuit 13 turns on the first switching element Q1, the fourth switching element Q4, and the sixth switching element Q6, and turns on the second switching element Q2, the third switching element Q3, The fifth switching element Q5, the seventh switching element Q7, and the eighth switching element Q8 are controlled to be in the off state (fifth switching pattern P5 (see FIG. 10)).

第1状態では、第1直流電源E1と絶縁トランスTR1の一次巻線n1が導通している。また、絶縁トランスTR1の二次巻線n2の両端が第2ブリッジ回路12内で短絡し、第1インダクタンスL1、絶縁トランスTR1及び第2インダクタンスL2が第2直流電源E2から電気的に遮断される。第1状態では、第1直流電源E1は、第1インダクタンスL1及び第2インダクタンスL2に電力を充電する。 In the first state, the first DC power supply E1 and the primary winding n1 of the isolation transformer TR1 are electrically connected. Further, both ends of the secondary winding n2 of the isolation transformer TR1 are short-circuited within the second bridge circuit 12, and the first inductance L1, the isolation transformer TR1, and the second inductance L2 are electrically cut off from the second DC power supply E2. . In the first state, the first DC power source E1 charges the first inductance L1 and the second inductance L2 with power.

図11(b)に示す第2状態では、制御回路13は、第1スイッチング素子Q1、第4スイッチング素子Q4及び第8スイッチング素子Q8をオン状態、第2スイッチング素子Q2、第3スイッチング素子Q3、第5スイッチング素子Q5、第6スイッチング素子Q6及び第7スイッチング素子Q7をオフ状態に制御する(第6スイッチングパターンP6(図10参照))。 In the second state shown in FIG. 11(b), the control circuit 13 turns on the first switching element Q1, the fourth switching element Q4, and the eighth switching element Q8, and turns on the second switching element Q2, the third switching element Q3, The fifth switching element Q5, the sixth switching element Q6, and the seventh switching element Q7 are controlled to be in the off state (sixth switching pattern P6 (see FIG. 10)).

第2状態では、第1直流電源E1と絶縁トランスTR1の一次巻線n1が導通している。また、二次側の第8スイッチング素子Q8がオン状態であり、第5ダイオードD5及び第8スイッチング素子Q8を介して整流している。第8スイッチング素子Q8はダイオード整流又は同期整流している。整流状態では絶縁トランスTR1の二次巻線n2と第2直流電源E2が導通する。同期整流はダイオード整流より損失が少ないため、第8スイッチング素子Q8がオフ状態で第8ダイオードD8を電流が通過する場合と比較して、二次側の損失が低減される。また、第5スイッチング素子Q5がオフ状態で第5ダイオードD5を電流が通過することにより、二次側に流れる電流の向きが反転することを防止することができる。第2状態では、第1直流電源E1の電力と、第1インダクタンスL1に蓄積された電力と、第2インダクタンスL2に蓄積された電力が、第2直流電源E2に伝送される。 In the second state, the first DC power supply E1 and the primary winding n1 of the isolation transformer TR1 are electrically connected. Further, the eighth switching element Q8 on the secondary side is in an on state, and rectification is performed via the fifth diode D5 and the eighth switching element Q8. The eighth switching element Q8 performs diode rectification or synchronous rectification. In the rectifying state, the secondary winding n2 of the isolation transformer TR1 and the second DC power supply E2 are electrically connected. Since synchronous rectification has less loss than diode rectification, the loss on the secondary side is reduced compared to the case where current passes through the eighth diode D8 with the eighth switching element Q8 in the off state. Further, by allowing current to pass through the fifth diode D5 while the fifth switching element Q5 is in the off state, it is possible to prevent the direction of the current flowing to the secondary side from being reversed. In the second state, the power of the first DC power source E1, the power stored in the first inductance L1, and the power stored in the second inductance L2 are transmitted to the second DC power source E2.

図11(c)に示す第3状態では、制御回路13は、第5スイッチング素子Q5をオン状態、第1スイッチング素子Q1、第2スイッチング素子Q2、第3スイッチング素子Q3、第4スイッチング素子Q4、第6スイッチング素子Q6、第7スイッチング素子Q7及び第8スイッチング素子Q8をオフ状態に制御する(第1の一次側デッドタイムTd’(図10参照))。 In the third state shown in FIG. 11(c), the control circuit 13 turns on the fifth switching element Q5, the first switching element Q1, the second switching element Q2, the third switching element Q3, the fourth switching element Q4, The sixth switching element Q6, the seventh switching element Q7, and the eighth switching element Q8 are controlled to be in the off state (first primary side dead time Td' (see FIG. 10)).

第1の一次側デッドタイムTd’において、第1インダクタンスL1に電力が残留している場合、第1インダクタンスL1から、第3ダイオードD3及び第2ダイオードD2を介して第1直流電源E1に電流が流れる。また、二次側の第5スイッチング素子Q5がオン状態であり、第5スイッチング素子Q5及び第8ダイオードD8を介して整流している。第5スイッチング素子Q5はダイオード整流又は同期整流している。同期整流はダイオード整流より損失が少ないため、第5スイッチング素子Q5がオフ状態で第5ダイオードD5を電流が通過する場合と比較して、二次側の損失が低減される。また、第2インダクタンスL2に電力が残留している場合、第5スイッチング素子Q5をオン状態にすることで、ZVS(ゼロ電圧スイッチング)動作となり、スイッチング損失を低減できる。また、第8スイッチング素子Q8がオフ状態で第8ダイオードD8を電流が通過することにより、二次側に流れる電流の向きが反転することを防止することができる。 During the first primary side dead time Td', if power remains in the first inductance L1, current flows from the first inductance L1 to the first DC power source E1 via the third diode D3 and the second diode D2. flows. Further, the fifth switching element Q5 on the secondary side is in an on state, and rectification is performed via the fifth switching element Q5 and the eighth diode D8. The fifth switching element Q5 performs diode rectification or synchronous rectification. Since synchronous rectification has less loss than diode rectification, the loss on the secondary side is reduced compared to the case where current passes through the fifth diode D5 with the fifth switching element Q5 in the off state. Further, when power remains in the second inductance L2, by turning on the fifth switching element Q5, ZVS (zero voltage switching) operation is performed, and switching loss can be reduced. Further, by allowing current to pass through the eighth diode D8 while the eighth switching element Q8 is in the off state, it is possible to prevent the direction of the current flowing to the secondary side from being reversed.

図12(a)に示す第4状態では、制御回路13は、第2スイッチング素子Q2、第3スイッチング素子Q3及び第5スイッチング素子Q5をオン状態、第1スイッチング素子Q1、第4スイッチング素子Q4、第6スイッチング素子Q6、第7スイッチング素子Q7及び第8スイッチング素子Q8をオフ状態に制御する(第7スイッチングパターンP7(図10参照))。 In the fourth state shown in FIG. 12A, the control circuit 13 turns on the second switching element Q2, the third switching element Q3, and the fifth switching element Q5, and turns on the first switching element Q1, the fourth switching element Q4, The sixth switching element Q6, the seventh switching element Q7, and the eighth switching element Q8 are controlled to be in the off state (seventh switching pattern P7 (see FIG. 10)).

第4状態では、第1直流電源E1と絶縁トランスTR1の一次巻線n1が導通している。また、絶縁トランスTR1の二次巻線n2の両端が第2ブリッジ回路12内で短絡し、第1インダクタンスL1、絶縁トランスTR1及び第2インダクタンスL2が第2直流電源E2から電気的に遮断される。第4状態では、第1直流電源E1は、第1インダクタンスL1及び第2インダクタンスL2に電力を充電する。 In the fourth state, the first DC power supply E1 and the primary winding n1 of the isolation transformer TR1 are electrically connected. Further, both ends of the secondary winding n2 of the isolation transformer TR1 are short-circuited within the second bridge circuit 12, and the first inductance L1, the isolation transformer TR1, and the second inductance L2 are electrically cut off from the second DC power supply E2. . In the fourth state, the first DC power supply E1 charges the first inductance L1 and the second inductance L2 with power.

図12(b)に示す第5状態では、制御回路13は、第2スイッチング素子Q2、第3スイッチング素子Q3及び第7スイッチング素子Q7をオン状態、第1スイッチング素子Q1、第4スイッチング素子Q4、第5スイッチング素子Q5、第6スイッチング素子Q6及び第8スイッチング素子Q8をオフ状態に制御する(第8スイッチングパターンP8(図10参照))。 In the fifth state shown in FIG. 12(b), the control circuit 13 turns on the second switching element Q2, the third switching element Q3, and the seventh switching element Q7, and turns on the first switching element Q1, the fourth switching element Q4, The fifth switching element Q5, the sixth switching element Q6, and the eighth switching element Q8 are controlled to be in the off state (eighth switching pattern P8 (see FIG. 10)).

第5状態では、第1直流電源E1と絶縁トランスTR1の一次巻線n1が導通している。また、二次側の第7スイッチング素子Q7がオン状態であり、第7スイッチング素子Q7及び第6ダイオードD6を介して整流している。整流状態では絶縁トランスTR1の二次巻線n2と第2直流電源E2が導通する。整流状態では絶縁トランスTR1の二次巻線n2と第2直流電源E2が導通する。第7スイッチング素子Q7はダイオード整流又は同期整流している。同期整流はダイオード整流より損失が少ないため、第7スイッチング素子Q7がオフ状態で第7ダイオードD7を電流が通過する場合と比較して、二次側の損失が低減される。また、第6スイッチング素子Q6がオフ状態で第6ダイオードD6を電流が通過することにより、二次側に流れる電流の向きが反転することを防止することができる。第5状態では、第1直流電源E1の電力と、第1インダクタンスL1に蓄積された電力と、第2インダクタンスL2に蓄積された電力が、第2直流電源E2に伝送される。 In the fifth state, the first DC power supply E1 and the primary winding n1 of the isolation transformer TR1 are electrically connected. Further, the seventh switching element Q7 on the secondary side is in an on state, and rectification is performed via the seventh switching element Q7 and the sixth diode D6. In the rectifying state, the secondary winding n2 of the isolation transformer TR1 and the second DC power supply E2 are electrically connected. In the rectifying state, the secondary winding n2 of the isolation transformer TR1 and the second DC power supply E2 are electrically connected. The seventh switching element Q7 performs diode rectification or synchronous rectification. Since synchronous rectification has less loss than diode rectification, the loss on the secondary side is reduced compared to the case where current passes through the seventh diode D7 with the seventh switching element Q7 in an off state. Further, by allowing current to pass through the sixth diode D6 while the sixth switching element Q6 is in the off state, it is possible to prevent the direction of the current flowing to the secondary side from being reversed. In the fifth state, the power of the first DC power source E1, the power stored in the first inductance L1, and the power stored in the second inductance L2 are transmitted to the second DC power source E2.

図12(c)に示す第6状態では、制御回路13は、第6スイッチング素子Q6をオン状態、第1スイッチング素子Q1、第2スイッチング素子Q2、第3スイッチング素子Q3、第4スイッチング素子Q4、第5スイッチング素子Q5、第7スイッチング素子Q7及び第8スイッチング素子Q8をオフ状態に制御する(第2の一次側デッドタイムTd’(図10参照))。 In the sixth state shown in FIG. 12(c), the control circuit 13 turns on the sixth switching element Q6, the first switching element Q1, the second switching element Q2, the third switching element Q3, the fourth switching element Q4, The fifth switching element Q5, the seventh switching element Q7, and the eighth switching element Q8 are controlled to be in the off state (second primary side dead time Td' (see FIG. 10)).

第2の一次側デッドタイムTd’において、第1インダクタンスL1に電力が残留している場合、第1インダクタンスL1から、第1ダイオードD1及び第4ダイオードD4を介して第1直流電源E1に電流が流れる。また、二次側の第6スイッチング素子Q6がオン状態であり、第7ダイオードD7及び第6スイッチング素子Q6を介して整流している。第6スイッチング素子Q6はダイオード整流又は同期整流している。同期整流はダイオード整流より損失が少ないため、第6スイッチング素子Q6がオフ状態で第6ダイオードD6を電流が通過する場合と比較して、二次側の損失が低減される。また、第2インダクタンスL2に電力が残留している場合、第6スイッチング素子Q6をオン状態にすることで、ZVS(ゼロ電圧スイッチング)動作となり、スイッチング損失を低減できる。また、第7スイッチング素子Q7がオフ状態で第7ダイオードD7を電流が通過することにより、二次側に流れる電流の向きが反転することを防止することができる。 During the second primary side dead time Td', if power remains in the first inductance L1, current flows from the first inductance L1 to the first DC power source E1 via the first diode D1 and the fourth diode D4. flows. Further, the sixth switching element Q6 on the secondary side is in an on state, and rectification is performed via the seventh diode D7 and the sixth switching element Q6. The sixth switching element Q6 performs diode rectification or synchronous rectification. Since synchronous rectification has less loss than diode rectification, the loss on the secondary side is reduced compared to the case where current passes through the sixth diode D6 with the sixth switching element Q6 in the off state. Furthermore, when power remains in the second inductance L2, by turning on the sixth switching element Q6, ZVS (zero voltage switching) operation is performed, and switching loss can be reduced. Further, by allowing current to pass through the seventh diode D7 while the seventh switching element Q7 is in an off state, it is possible to prevent the direction of the current flowing to the secondary side from being reversed.

ここで、第5スイッチングパターンP5と第6スイッチングパターンP6の期間を第3の期間とし、第7スイッチングパターンP7と第8スイッチングパターンP8の期間を第4の期間とする。図10、図11(a)-(c)、図12(a)-(c)に示すように本実施例(昇圧モード)では、制御回路13は、第4の期間から第3の期間に切り替わる間に、第1スイッチング素子Q1-第4スイッチング素子Q4を全てオフ状態にする一次側デッドタイムTd’を挿入している。制御回路13は、一次側デッドタイムTd’を除き、第1直流電源E1と絶縁トランスTR1の一次巻線n1が導通するように第1スイッチング素子Q1-第4スイッチング素子Q4を制御している。 Here, the period of the fifth switching pattern P5 and the sixth switching pattern P6 is defined as a third period, and the period of the seventh switching pattern P7 and the eighth switching pattern P8 is defined as a fourth period. As shown in FIGS. 10, 11(a)-(c), and 12(a)-(c), in this embodiment (step-up mode), the control circuit 13 changes from the fourth period to the third period. During the switching, a primary side dead time Td' is inserted in which all of the first switching element Q1 to the fourth switching element Q4 are turned off. The control circuit 13 controls the first switching element Q1 to the fourth switching element Q4 so that the first DC power supply E1 and the primary winding n1 of the isolation transformer TR1 are electrically connected except for the primary side dead time Td'.

これに対して、制御回路13は、第4の期間から第3の期間に切り替わる間に、第5スイッチング素子Q5-第8スイッチング素子Q8を全てオフ状態にする二次側デッドタイムを挿入していない。即ち、制御回路13は、第1直流部から第2直流部へ昇圧して電力を伝送する期間において、第5スイッチング素子Q5-第8スイッチング素子Q8の少なくとも一つをオン状態に制御している。 On the other hand, the control circuit 13 inserts a secondary side dead time in which all of the fifth switching element Q5 to the eighth switching element Q8 are turned off while switching from the fourth period to the third period. do not have. That is, the control circuit 13 controls at least one of the fifth switching element Q5 to the eighth switching element Q8 to be in the ON state during the period of boosting and transmitting power from the first DC section to the second DC section. .

(比較例(昇圧モード))
図13は、比較例(昇圧モード)に係る、第1スイッチング素子Q1-第8スイッチング素子Q8のスイッチングタイミングを示す図である。比較例(昇圧モード)では、制御回路13は二次側において、第7スイッチング素子Q7及び第8スイッチング素子Q8を常時オフ状態に制御し、第5スイッチング素子Q5と第6スイッチング素子Q6を交互にオン状態に制御する。比較例(昇圧モード)では、第5スイッチング素子Q5と第6スイッチング素子Q6を用いてダイオード整流又は同期整流を行っている。制御回路13は、第5スイッチング素子Q5と第6スイッチング素子Q6のオン/オフを切り替える際、第5スイッチング素子Q5と第6スイッチング素子Q6に貫通電流が流れることを防止するために、二次側デッドタイムTd’’を挿入している。
(Comparative example (boost mode))
FIG. 13 is a diagram showing switching timings of the first switching element Q1 to the eighth switching element Q8 according to a comparative example (boosting mode). In the comparative example (boost mode), on the secondary side, the control circuit 13 always controls the seventh switching element Q7 and the eighth switching element Q8 to the OFF state, and alternately controls the fifth switching element Q5 and the sixth switching element Q6. Control to ON state. In the comparative example (boost mode), diode rectification or synchronous rectification is performed using the fifth switching element Q5 and the sixth switching element Q6. When switching on/off of the fifth switching element Q5 and the sixth switching element Q6, the control circuit 13 controls the secondary side in order to prevent a through current from flowing through the fifth switching element Q5 and the sixth switching element Q6. A dead time Td'' is inserted.

図14(a)-(b)は、電力変換装置1の比較例(昇圧モード)に係る、二次側デッドタイムTd’’の状態を説明するための図である。図14(a)は、第5スイッチング素子Q5のターンオフと第6スイッチング素子Q6のターンオンの間に挿入される第1の二次側デッドタイムTd’’の状態を示している。この状態において二次側は、第5ダイオードD5及び第8ダイオードD8の2つのダイオードを介して整流している。ダイオード整流は同期整流より損失が多いため、第5スイッチング素子Q5がオン状態で第5スイッチング素子Q5を電流が通過する場合と比較して、二次側の損失が増加する。 FIGS. 14(a) and 14(b) are diagrams for explaining the state of the secondary side dead time Td'' in a comparative example (step-up mode) of the power converter 1. FIG. 14(a) shows the state of the first secondary side dead time Td'' inserted between the turn-off of the fifth switching element Q5 and the turn-on of the sixth switching element Q6. In this state, the secondary side is rectifying through two diodes, the fifth diode D5 and the eighth diode D8. Since diode rectification has more loss than synchronous rectification, the loss on the secondary side increases compared to the case where the current passes through the fifth switching element Q5 with the fifth switching element Q5 in the on state.

図14(b)は、第6スイッチング素子Q6のターンオフと第5スイッチング素子Q5のターンオンの間に挿入される第2の二次側デッドタイムTd’’の状態を示している。この状態において二次側は、第7ダイオードD7及び第6ダイオードD6の2つのダイオードを介して整流している。ダイオード整流は同期整流より損失が多いため、第6スイッチング素子Q6がオン状態で第6スイッチング素子Q6を電流が通過する場合と比較して、二次側の損失が増加する。 FIG. 14(b) shows the state of the second secondary side dead time Td'' inserted between the turn-off of the sixth switching element Q6 and the turn-on of the fifth switching element Q5. In this state, the secondary side is rectifying through two diodes, the seventh diode D7 and the sixth diode D6. Since diode rectification has more loss than synchronous rectification, the loss on the secondary side increases compared to the case where current passes through the sixth switching element Q6 with the sixth switching element Q6 in the on state.

これに対して、図10、図11(a)-(c)、図12(a)-(c)に示した実施例(昇圧モード)では、二次側デッドタイムが挿入されていないため、二次側において2つのダイオードを介して整流する状態が発生しない。したがって、比較例(昇圧モード)より変換効率が高い。 On the other hand, in the embodiments (boost mode) shown in FIGS. 10, 11(a)-(c), and 12(a)-(c), no secondary side dead time is inserted. A state in which rectification occurs via two diodes on the secondary side does not occur. Therefore, the conversion efficiency is higher than that of the comparative example (boost mode).

また比較例(昇圧モード)では、絶縁トランスTR1の一次巻線n1に流れる電流が小さい場合、二次側デッドタイムTd’’の期間中に、二次側に流れる電流がゼロになる可能性がある。その場合、二次側デッドタイムTd’’後の第5スイッチング素子Q5又は第6スイッチング素子Q6のターンオンがゼロ電流スイッチング(ZCS)となる。 In addition, in the comparative example (step-up mode), if the current flowing through the primary winding n1 of the isolation transformer TR1 is small, there is a possibility that the current flowing to the secondary side becomes zero during the secondary side dead time Td''. be. In that case, turning on the fifth switching element Q5 or the sixth switching element Q6 after the secondary side dead time Td'' becomes zero current switching (ZCS).

これに対して実施例(昇圧モード)では、絶縁トランスTR1の一次巻線n1に流れる電流が小さい場合でも、二次側デッドタイムTd’’が存在しないため、第7スイッチング素子Q7及び第8スイッチング素子Q8のターンオンのタイミングで、二次側に流れる電流がゼロになることはない。したがって、第7スイッチング素子Q7又は第8スイッチング素子Q8のターンオンがゼロ電流スイッチング(ZCS)になる確率は低く、概ね、ゼロ電圧スイッチング(ZVS)となる。一般的に、ゼロ電圧スイッチング(ZVS)の方がゼロ電流スイッチング(ZCS)より損失が少ないため、実施例(昇圧モード)の方がスイッチング損失を低減することができる。 On the other hand, in the embodiment (step-up mode), even if the current flowing through the primary winding n1 of the isolation transformer TR1 is small, there is no secondary side dead time Td''. At the timing of turn-on of element Q8, the current flowing to the secondary side does not become zero. Therefore, the probability that the turn-on of the seventh switching element Q7 or the eighth switching element Q8 will be zero current switching (ZCS) is low, and it will generally be zero voltage switching (ZVS). Generally, zero voltage switching (ZVS) has less loss than zero current switching (ZCS), so the embodiment (boost mode) can reduce switching loss.

本実施例(昇圧モード)では、制御回路13は、第5スイッチングパターンP5で第6スイッチング素子Q6をオン状態に制御したとき、第7スイッチングパターンP7で第5スイッチング素子Q5をオン状態に制御する。絶縁トランスTR1の二次巻線n2の両端を第2ブリッジ回路12内で短絡させる際、ハイサイドの第5スイッチング素子Q5とローサイドの第6スイッチング素子Q6を交互に使用することにより、第2ブリッジ回路12において、ハイサイド又はローサイドに熱が集中することを防止することができる。 In this embodiment (boost mode), when the control circuit 13 controls the sixth switching element Q6 to be in the on state in the fifth switching pattern P5, the control circuit 13 controls the fifth switching element Q5 to be in the on state in the seventh switching pattern P7. . When short-circuiting both ends of the secondary winding n2 of the isolation transformer TR1 within the second bridge circuit 12, the second bridge In the circuit 12, heat can be prevented from concentrating on the high side or the low side.

制御回路13は、第6スイッチングパターンP6において第8スイッチング素子Q8をオン状態に制御し、第8スイッチングパターンP8において第7スイッチング素子Q7をオン状態に制御する。二次側が整流動作する際、第7スイッチング素子Q7又は第8スイッチング素子Q8が同期整流することにより、二次側の損失を低減することができる。 The control circuit 13 controls the eighth switching element Q8 to be in the on state in the sixth switching pattern P6, and controls the seventh switching element Q7 to be in the on state in the eighth switching pattern P8. When the secondary side performs a rectifying operation, the seventh switching element Q7 or the eighth switching element Q8 performs synchronous rectification, thereby making it possible to reduce losses on the secondary side.

制御回路13は、第1レグと第2レグ間の位相差を固定する。具体的には制御回路13は、第1レグの第1スイッチング素子Q1と第2レグの第4スイッチング素子Q4の位相差と、第1レグの第2スイッチング素子Q2と第2レグの第3スイッチング素子Q3の位相差を固定する。制御回路13は、例えば、第1レグと第2レグ間の位相差を0°に設定する。この場合、第1スイッチング素子Q1と第2スイッチング素子Q2間、及び第3スイッチング素子Q3と第4スイッチング素子Q4間に貫通電流が流れることを防止しつつ、第1直流部から第2直流部への電力伝送期間を最大限に確保することができる。 The control circuit 13 fixes the phase difference between the first leg and the second leg. Specifically, the control circuit 13 controls the phase difference between the first switching element Q1 of the first leg and the fourth switching element Q4 of the second leg, and the second switching element Q2 of the first leg and the third switching element Q2 of the second leg. The phase difference of element Q3 is fixed. For example, the control circuit 13 sets the phase difference between the first leg and the second leg to 0°. In this case, while preventing a through current from flowing between the first switching element Q1 and the second switching element Q2 and between the third switching element Q3 and the fourth switching element Q4, from the first DC section to the second DC section. The maximum power transmission period can be ensured.

これに対して、図13に示した比較例(昇圧モード)に係るスイッチングタイミングでは、第1レグと第2レグ間の位相差が0°に固定されないため、第1直流部から第2直流部への電力伝送期間が、実施例(昇圧モード)より短くなっている。特に、スイッチング周波数を高周波化した場合、電力伝送効率が大きく低下する。 On the other hand, in the switching timing according to the comparative example (boost mode) shown in FIG. 13, the phase difference between the first leg and the second leg is not fixed at 0°, so The period for transmitting power to is shorter than that in the embodiment (boost mode). In particular, when the switching frequency is increased, the power transmission efficiency is significantly reduced.

制御回路13は、第5スイッチング素子Q5又は第6スイッチング素子Q6に供給する駆動信号のオン時間とオフ時間の比率で、第1直流部から第2直流部へ供給する電力の電圧または電流を制御する。このように、本実施例(昇圧モード)では、PWM方式で第1直流部から第2直流部へ電力伝送する。 The control circuit 13 controls the voltage or current of the power supplied from the first DC section to the second DC section based on the ratio of the on time and off time of the drive signal supplied to the fifth switching element Q5 or the sixth switching element Q6. do. In this way, in this embodiment (step-up mode), power is transmitted from the first DC section to the second DC section using the PWM method.

制御回路13は、第5スイッチング素子Q5のオン時間と第7スイッチング素子Q7のオン時間の合計時間(デッドタイムを含まず)が、スイッチング周期fswの半分の時間になるように、第5スイッチング素子Q5と第7スイッチング素子Q7を制御する。又は、第5スイッチング素子Q5のオン時間と第8スイッチング素子Q8のオン時間の合計時間(デッドタイムを含まず)が、スイッチング周期fswの半分の時間になるように、第5スイッチング素子Q5と第8スイッチング素子Q8を制御する。また制御回路13は、第6スイッチング素子Q6のオン時間と第8スイッチング素子Q8のオン時間の合計時間(デッドタイムを含まず)が、スイッチング周期fswの半分の時間になるように、第6スイッチング素子Q6と第8スイッチング素子Q8を制御する。又は、第6スイッチング素子Q6のオン時間と第7スイッチング素子Q7のオン時間の合計時間(デッドタイムを含まず)が、スイッチング周期fswの半分の時間になるように、第6スイッチング素子Q6と第7スイッチング素子Q7を制御する。 The control circuit 13 controls the fifth switching element Q5 so that the total time (not including dead time) of the on time of the fifth switching element Q5 and the on time of the seventh switching element Q7 becomes half the switching period fsw. Q5 and the seventh switching element Q7. Alternatively, the fifth switching element Q5 and the eighth switching element Q5 are connected so that the total time (not including dead time) of the on time of the fifth switching element Q5 and the on time of the eighth switching element Q8 is half the switching period fsw. 8 switching element Q8. Further, the control circuit 13 controls the sixth switching element Q6 so that the total time (not including dead time) of the on time of the sixth switching element Q6 and the on time of the eighth switching element Q8 becomes half the switching period fsw. Controls element Q6 and eighth switching element Q8. Alternatively, the sixth switching element Q6 and the seventh switching element Q7 may be connected so that the total time (not including dead time) of the on time of the sixth switching element Q6 and the on time of the seventh switching element Q7 is half the switching period fsw. 7 switching element Q7.

制御回路13は、第6スイッチングパターンP6から第1の一次側デッドタイムTd’に遷移する際、第1スイッチング素子Q1及び第4スイッチング素子Q4のターンオフに同期して、第5スイッチング素子Q5をターンオンさせる。即ち、第1スイッチング素子Q1及び第4スイッチング素子Q4のターンオフと第5スイッチング素子Q5のターンオンを実質的に同時に行う。第5スイッチング素子Q5のターンオンを、第2スイッチング素子Q2及び第3スイッチング素子Q3のターンオンより早めることにより、第5スイッチング素子Q5がゼロ電圧スイッチング(ZVS)になりやすくなり、効率が改善される。 When transitioning from the sixth switching pattern P6 to the first primary side dead time Td', the control circuit 13 turns on the fifth switching element Q5 in synchronization with the turn-off of the first switching element Q1 and the fourth switching element Q4. let That is, the first switching element Q1 and the fourth switching element Q4 are turned off and the fifth switching element Q5 is turned on substantially simultaneously. By turning on the fifth switching element Q5 earlier than turning on the second switching element Q2 and the third switching element Q3, the fifth switching element Q5 becomes more likely to perform zero voltage switching (ZVS), and efficiency is improved.

制御回路13は、第8スイッチングパターンP8から第2の一次側デッドタイムTd’に遷移する際、第2スイッチング素子Q2及び第3スイッチング素子Q3のターンオフに同期して、第6スイッチング素子Q6をターンオンさせる。即ち、第2スイッチング素子Q2及び第3スイッチング素子Q3のターンオフと第6スイッチング素子Q6のターンオンを実質的に同時に行う。第6スイッチング素子Q6のターンオンを、第1スイッチング素子Q1及び第4スイッチング素子Q4のターンオンより早めることにより、第6スイッチング素子Q6がゼロ電圧スイッチング(ZVS)になりやすくなり、効率が改善される。 When transitioning from the eighth switching pattern P8 to the second primary side dead time Td', the control circuit 13 turns on the sixth switching element Q6 in synchronization with the turn-off of the second switching element Q2 and the third switching element Q3. let That is, the second switching element Q2 and the third switching element Q3 are turned off and the sixth switching element Q6 is turned on substantially simultaneously. By turning on the sixth switching element Q6 earlier than turning on the first switching element Q1 and the fourth switching element Q4, the sixth switching element Q6 becomes more likely to perform zero voltage switching (ZVS), and efficiency is improved.

制御回路13は、第5スイッチングパターンP5の期間と第7スイッチングパターンP7の期間を同期させる。即ち、第5スイッチングパターンP5の期間と第7スイッチングパターンP7の期間を実質的に同じ時間に制御する。また制御回路13は、第6スイッチングパターンP6の期間と第8スイッチングパターンP8の期間を同期させる。即ち、第6スイッチングパターンP6の期間と第8スイッチングパターンP8の期間を実質的に同じ時間に制御する。これにより、正負対称な動作となり、トランスに直流偏磁が発生することを抑制することができる。 The control circuit 13 synchronizes the period of the fifth switching pattern P5 and the period of the seventh switching pattern P7. That is, the period of the fifth switching pattern P5 and the period of the seventh switching pattern P7 are controlled to be substantially the same time. Further, the control circuit 13 synchronizes the period of the sixth switching pattern P6 and the period of the eighth switching pattern P8. That is, the period of the sixth switching pattern P6 and the period of the eighth switching pattern P8 are controlled to be substantially the same time. As a result, the positive and negative operations become symmetrical, and it is possible to suppress the occurrence of direct current biased magnetism in the transformer.

図10、図11(a)-(c)、図12(a)-(c)に示した昇圧モードの制御例では、制御回路13は、第5スイッチング素子Q5及び第6スイッチング素子Q6を用いて第2ブリッジ回路12内で短絡させ、第7スイッチング素子Q7及び第8スイッチング素子Q8を用いてダイオード整流又は同期整流した。この点、第5スイッチング素子Q5及び第6スイッチング素子Q6と、第7スイッチング素子Q7及び第8スイッチング素子Q8の役割を入れ替えてもよい。その場合、第5スイッチング素子Q5と第8スイッチング素子Q8のスイッチングパターンが入れ替わり、第6スイッチング素子Q6と第7スイッチング素子Q7のスイッチングパターンが入れ替わる。 In the boost mode control examples shown in FIGS. 10, 11(a)-(c), and 12(a)-(c), the control circuit 13 uses the fifth switching element Q5 and the sixth switching element Q6. A short circuit was made in the second bridge circuit 12, and diode rectification or synchronous rectification was performed using the seventh switching element Q7 and the eighth switching element Q8. In this regard, the roles of the fifth switching element Q5 and the sixth switching element Q6, and the roles of the seventh switching element Q7 and the eighth switching element Q8 may be exchanged. In that case, the switching patterns of the fifth switching element Q5 and the eighth switching element Q8 are exchanged, and the switching patterns of the sixth switching element Q6 and the seventh switching element Q7 are exchanged.

図15は、実施例(昇圧モード)に係る、第1スイッチング素子Q1-第8スイッチング素子Q8のスイッチングタイミング2を示す図である。図10に示した第1スイッチング素子Q1-第8スイッチング素子Q8のスイッチングタイミング1では、第1直流部から第2直流部へ昇圧して電力を供給する例を説明した。この点、第2直流部から第1直流部へ昇圧して電力を供給することも可能である。この場合、図15に示すように、制御回路13は、第1スイッチング素子Q1-第4スイッチング素子Q4に供給する駆動信号と、第5スイッチング素子Q5-第8スイッチング素子Q8に供給する駆動信号を入れ替えればよい。 FIG. 15 is a diagram showing switching timing 2 of the first switching element Q1 to the eighth switching element Q8 according to the embodiment (boosting mode). In the switching timing 1 of the first switching element Q1 to the eighth switching element Q8 shown in FIG. 10, an example has been described in which power is boosted and supplied from the first DC section to the second DC section. In this respect, it is also possible to boost the voltage and supply power from the second DC section to the first DC section. In this case, as shown in FIG. 15, the control circuit 13 outputs a drive signal supplied to the first switching element Q1 to the fourth switching element Q4, and a drive signal supplied to the fifth switching element Q5 to the eighth switching element Q8. Just replace it.

以上説明したように本実施例(昇圧モード)によれば、比較例(図2(a)参照)のように第2直流電源E2から第2インダクタンスL2を充電する状態が発生しないため無効電力を抑制することができる。また、第6スイッチングパターンP6及び第8スイッチングパターンP8において二次側の第8スイッチング素子Q8又は第7スイッチング素子Q7で同期整流することにより、ダイオードの導通損失を低減することができる。また、二次側にデッドタイムを設けないことにより、第5スイッチング素子Q5-第8スイッチング素子Q8がゼロ電流スイッチング(ZCS)になることを抑制することができ、第5スイッチング素子Q5-第8スイッチング素子Q8のスイッチング損失を低減することができる。これらにより、DABコンバータの昇圧動作時の変換効率を向上させることができる。 As explained above, according to this embodiment (step-up mode), a state in which the second inductance L2 is charged from the second DC power supply E2 does not occur as in the comparative example (see FIG. 2(a)), so that reactive power is reduced. Can be suppressed. Further, in the sixth switching pattern P6 and the eighth switching pattern P8, conduction loss of the diode can be reduced by performing synchronous rectification with the eighth switching element Q8 or the seventh switching element Q7 on the secondary side. Furthermore, by not providing a dead time on the secondary side, it is possible to prevent the fifth switching element Q5 to the eighth switching element Q8 from becoming zero current switching (ZCS), and the fifth switching element Q5 to the eighth switching element Q8 to Switching loss of switching element Q8 can be reduced. These can improve the conversion efficiency during boost operation of the DAB converter.

また本実施例(昇圧モード)によれば、第1直流電源E1と第2直流電源E2がダイオードを介さずに導通する状態が発生しないため、第1直流電源E1の電圧が第2直流電源E2の電圧に対して大きく低下しても、電流の向きが逆になることはなく、第2直流電源E2から第1直流電源E1に電流が逆流することはない。これにより、ハードスイッチングの発生を防止することができる。 Further, according to this embodiment (step-up mode), since a state in which the first DC power source E1 and the second DC power source E2 are electrically connected without a diode does not occur, the voltage of the first DC power source E1 is changed to the voltage of the second DC power source E2. Even if the voltage decreases significantly with respect to the voltage, the direction of the current will not be reversed, and the current will not flow backward from the second DC power supply E2 to the first DC power supply E1. This makes it possible to prevent hard switching from occurring.

なお、第5スイッチングパターンP5-第8スイッチングパターンP8は、昇圧モードの第1スイッチングパターンP1-第4スイッチングパターンP4と読み替えてもよい。また、第3の期間及び第4の期間は、昇圧モードの第1の期間及び第2の期間と読み替えてもよい。 Note that the fifth switching pattern P5 to the eighth switching pattern P8 may be read as the first switching pattern P1 to the fourth switching pattern P4 in the boost mode. Further, the third period and the fourth period may be read as the first period and the second period of the boost mode.

以上、本開示を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本開示の範囲にあることは当業者に理解されるところである。 The present disclosure has been described above based on the embodiments. It will be understood by those skilled in the art that the embodiments are illustrative, and that various modifications are possible to the combinations of each component and each treatment process, and that such modifications are also within the scope of the present disclosure. .

上記実施の形態では、第1スイッチング素子Q1-第8スイッチング素子Q8にIGBTまたはMOSFETを使用する例を想定した。この点、第1スイッチング素子Q1-第8スイッチング素子Q8に、炭化ケイ素(SiC)、窒化ガリウム(GaN)、酸化ガリウム(Ga2O3)、ダイヤモンド(C)等を使用したワイドバンドギャップ半導体で構成されたスイッチング素子を使用してもよい。 In the above embodiment, an example is assumed in which IGBTs or MOSFETs are used for the first switching element Q1 to the eighth switching element Q8. In this respect, the first switching element Q1 to the eighth switching element Q8 are made of wide bandgap semiconductors using silicon carbide (SiC), gallium nitride (GaN), gallium oxide (Ga2O3), diamond (C), etc. Switching elements may also be used.

なお、実施の形態は、以下の項目によって特定されてもよい。 Note that the embodiment may be specified by the following items.

[項目1]
第1スイッチング素子(Q1)と第2スイッチング素子(Q2)が直列接続された第1レグと、第3スイッチング素子(Q3)と第4スイッチング素子(Q4)が直列接続された第2レグを有し、前記第1レグと前記第2レグが第1直流部(E1、Ca)に並列接続される第1ブリッジ回路(11)と、
第5スイッチング素子(Q5)と第6スイッチング素子(Q6)が直列接続された第3レグと、第7スイッチング素子(Q7)と第8スイッチング素子(Q8)が直列接続された第4レグを有し、前記第3レグと前記第4レグが第2直流部(E2、Cb)に並列接続される第2ブリッジ回路(12)と、
前記第1ブリッジ回路(11)と前記第2ブリッジ回路(12)の間に接続された絶縁トランス(TR1)と、
前記第1ブリッジ回路(11)と前記絶縁トランス(TR1)の一次巻線(n1)の間に直列に接続または形成された第1インダクタンス(L1)と、
前記第2ブリッジ回路(12)と前記絶縁トランス(TR1)の二次巻線(n2)の間に直列に接続または形成された第2インダクタンス(L2)と、
前記第1スイッチング素子(Q1)-前記第8スイッチング素子(Q8)を制御する制御回路(13)と、を備え、
前記第1スイッチング素子(Q1)-前記第8スイッチング素子(Q8)のそれぞれに、逆並列にダイオード(D1-D8)が接続または形成されており、
前記第1スイッチング素子(Q1)-前記第8スイッチング素子(Q8)のそれぞれに、並列に容量(C1-C8)が接続または形成されており、
前記第1直流部(E1、Ca)から前記第2直流部(E2、Cb)へ昇圧して電力を伝送する場合、
前記第1ブリッジ回路(11)は、デッドタイムを除き、前記第1直流部(E1、Ca)と前記絶縁トランス(TR1)の一次巻線(n1)が導通し、
前記第2ブリッジ回路(12)は、前記絶縁トランス(TR1)の二次巻線(n2)の両端が前記第2ブリッジ回路(12)内で短絡する第1の期間と、前記絶縁トランス(TR1)の二次巻線(n2)と前記第2直流部(E2、Cb)が導通する第2の期間を含み、
前記制御回路(13)は、
前記第1直流部(E1、Ca)から前記第2直流部(E2、Cb)へ昇圧して電力を伝送する期間において、前記第5スイッチング素子(Q5)-前記第8スイッチング素子(Q8)の少なくとも一つをオン状態に制御する、
ことを特徴とする電力変換装置(1)。
これによれば、同期整流を行う期間を長くすることができ、高効率化を図ることができる。
[項目2]
前記制御回路(13)は、
前記第1直流部(E1、Ca)から前記第2直流部(E2、Cb)へ昇圧して電力を伝送する場合、
前記第1スイッチング素子(Q1)と前記第4スイッチング素子(Q4)がオン状態、及び前記第2スイッチング素子(Q2)と前記第3スイッチング素子(Q3)がオフ状態で、前記絶縁トランス(TR1)の二次巻線(n2)の両端が前記第2ブリッジ回路(12)内で短絡状態の第1パターン、
前記第1スイッチング素子(Q1)と前記第4スイッチング素子(Q4)がオン状態、及び前記第2スイッチング素子(Q2)と前記第3スイッチング素子(Q3)がオフ状態で、前記第2ブリッジ回路(12)が整流状態の第2パターン、
前記第2スイッチング素子(Q2)と前記第3スイッチング素子(Q3)がオン状態、及び前記第1スイッチング素子(Q1)と前記第4スイッチング素子(Q4)がオフ状態で、前記絶縁トランス(TR1)の二次巻線(n2)の両端が前記第2ブリッジ回路(12)内で短絡状態の第3パターン、
前記第2スイッチング素子(Q2)と前記第3スイッチング素子(Q3)がオン状態、及び前記第1スイッチング素子(Q1)と前記第4スイッチング素子(Q4)がオフ状態で、前記第2ブリッジ回路(12)が整流状態の第4パターン、を含んで制御し、
前記第1パターンと前記第3パターンで動作する期間が前記第1の期間に対応し、
前記第2パターンと前記第4パターンで動作する期間が前記第2の期間に対応する、
ことを特徴とする項目1に記載の電力変換装置(1)。
これによれば、第1パターンから第2パターンに遷移する際と、第3パターンから第4パターンに遷移する際にデッドタイムを設けないことで、二次側で即座に同期整流することができ、効率向上を図ることができる。また、低出力時でも、二次側でゼロ電流スイッチングではなくゼロ電圧スイッチングで動作でき、低損失化が可能となる。
[項目3]
前記制御回路(13)は、
前記第1パターンで前記第6スイッチング素子(Q6)をオン状態に制御したとき、前記第3パターンで前記第5スイッチング素子(Q5)をオン状態に制御し、
前記第1パターンで前記第7スイッチング素子(Q7)をオン状態に制御したとき、前記第3パターンで前記第8スイッチング素子(Q8)をオン状態に制御する、
ことを特徴とする項目2に記載の電力変換装置(1)。
これによれば、二次側を短絡させる際、上側のスイッチング素子(Q5、Q7)と下側のスイッチング素子(Q6、Q8)を交互に使用することができ、上側または下側のスイッチング素子に熱が集中することを防止することができる。
[項目4]
前記制御回路(13)は、
前記第2パターンにおいて前記第8スイッチング素子(Q8)または前記第5スイッチング素子(Q5)をオン状態に制御し、
前記第4パターンにおいて前記第7スイッチング素子(Q7)または前記第6スイッチング素子(Q6)をオン状態に制御する、
ことを特徴とする項目2または3に記載の電力変換装置(1)。
これによれば、同期整流を行うことで、ダイオードの導通損失を低減することができる。
[項目5]
前記制御回路(13)は、
前記第1レグと前記第2レグ間の位相差を固定し、
前記第5スイッチング素子(Q5)または前記第7スイッチング素子(Q7)と、前記第6スイッチング素子(Q6)または前記第8スイッチング素子(Q8)に供給する駆動信号のオン時間とオフ時間の比率で、前記第1直流部(E1、Ca)から前記第2直流部(E2、Cb)へ供給する電力の電圧または電流を制御する、
ことを特徴とする項目3に記載の電力変換装置(1)。
これによれば、PWM方式で電力制御を行うことができる。
[項目6]
前記制御回路(13)は、
前記第1レグと前記第2レグ間の位相差を0°に設定する、
ことを特徴とする項目5に記載の電力変換装置(1)。
これによれば、電力伝送期間を十分に確保することができる。
[項目7]
前記制御回路(13)は、
前記第1スイッチング素子(Q1)及び第4スイッチング素子(Q4)のターンオフに同期して、前記第5スイッチング素子(Q5)または前記第8スイッチング素子(Q8)をターンオンさせ、
前記第2スイッチング素子(Q2)及び第3スイッチング素子(Q3)のターンオフに同期して、前記第6スイッチング素子(Q6)または前記第7スイッチング素子(Q7)をターンオンさせる、
ことを特徴とする項目1から6のいずれか1項に記載の電力変換装置(1)。
これによれば、第2スイッチング素子(Q2)及び第3スイッチング素子(Q3)のターンオンより、第5スイッチング素子(Q5)または第8スイッチング素子(Q8)のターンオンを早めることにより、第5スイッチング素子(Q5)または第8スイッチング素子(Q8)がゼロ電圧スイッチングになりやすくなり、高効率化を図ることができる。また、第1スイッチング素子(Q1)及び第4スイッチング素子(Q4)のターンオンより、第6スイッチング素子(Q6)または第7スイッチング素子(Q7)のターンオンを早めることにより、第6スイッチング素子(Q6)または第7スイッチング素子(Q7)がゼロ電圧スイッチングになりやすくなり、高効率化を図ることができる。
[項目8]
前記制御回路(13)は、
前記第1パターンの期間と前記第3パターンの期間を同期させ、
前記第2パターンの期間と前記第4パターンの期間を同期させる、
ことを特徴とする項目2から4のいずれか1項に記載の電力変換装置(1)。
これによれば、正負対称な動作となり、直流偏磁の発生を抑制することができる。
[項目9]
前記制御回路(13)は、
前記第2直流部(E2、Cb)から前記第1直流部(E1、Ca)へ昇圧して電力を伝送する場合、
前記第1スイッチング素子(Q1)-前記第4スイッチング素子(Q4)に供給する駆動信号と、前記第5スイッチング素子(Q5)-前記第8スイッチング素子(Q8)に供給する駆動信号を入れ替える、
ことを特徴とする項目1から8のいずれか1項に記載の電力変換装置(1)。
これによれば、双方向動作が可能となる。
[Item 1]
It has a first leg in which a first switching element (Q1) and a second switching element (Q2) are connected in series, and a second leg in which a third switching element (Q3) and a fourth switching element (Q4) are connected in series. a first bridge circuit (11) in which the first leg and the second leg are connected in parallel to a first DC section (E1, Ca);
It has a third leg in which a fifth switching element (Q5) and a sixth switching element (Q6) are connected in series, and a fourth leg in which a seventh switching element (Q7) and an eighth switching element (Q8) are connected in series. a second bridge circuit (12) in which the third leg and the fourth leg are connected in parallel to a second DC section (E2, Cb);
an isolation transformer (TR1) connected between the first bridge circuit (11) and the second bridge circuit (12);
a first inductance (L1) connected or formed in series between the first bridge circuit (11) and the primary winding (n1) of the isolation transformer (TR1);
a second inductance (L2) connected or formed in series between the second bridge circuit (12) and the secondary winding (n2) of the isolation transformer (TR1);
A control circuit (13) that controls the first switching element (Q1) and the eighth switching element (Q8),
Diodes (D1-D8) are connected or formed in antiparallel to each of the first switching element (Q1) and the eighth switching element (Q8),
Capacitors (C1-C8) are connected or formed in parallel to each of the first switching element (Q1) and the eighth switching element (Q8),
When transmitting power by boosting the voltage from the first DC section (E1, Ca) to the second DC section (E2, Cb),
In the first bridge circuit (11), the first DC section (E1, Ca) and the primary winding (n1) of the isolation transformer (TR1) are electrically connected except during dead time,
The second bridge circuit (12) has a first period in which both ends of the secondary winding (n2) of the isolation transformer (TR1) are short-circuited within the second bridge circuit (12), and ) includes a second period in which the secondary winding (n2) of the second DC part (E2, Cb) is electrically connected,
The control circuit (13) includes:
During the period of boosting and transmitting power from the first DC section (E1, Ca) to the second DC section (E2, Cb), the fifth switching element (Q5) - the eighth switching element (Q8) controlling at least one in the on state;
A power conversion device (1) characterized by:
According to this, the period during which synchronous rectification is performed can be lengthened, and high efficiency can be achieved.
[Item 2]
The control circuit (13) includes:
When transmitting power by boosting the voltage from the first DC section (E1, Ca) to the second DC section (E2, Cb),
When the first switching element (Q1) and the fourth switching element (Q4) are in the on state, and the second switching element (Q2) and the third switching element (Q3) are in the off state, the isolation transformer (TR1) a first pattern in which both ends of the secondary winding (n2) are short-circuited within the second bridge circuit (12);
The second bridge circuit ( 12) is the second pattern in the rectified state,
When the second switching element (Q2) and the third switching element (Q3) are in the on state, and the first switching element (Q1) and the fourth switching element (Q4) are in the off state, the isolation transformer (TR1) a third pattern in which both ends of the secondary winding (n2) are short-circuited within the second bridge circuit (12);
When the second switching element (Q2) and the third switching element (Q3) are in the on state, and the first switching element (Q1) and the fourth switching element (Q4) are in the off state, the second bridge circuit ( 12) includes and controls a fourth pattern in a rectified state;
A period of operation in the first pattern and the third pattern corresponds to the first period,
A period of operation in the second pattern and the fourth pattern corresponds to the second period,
The power conversion device (1) according to item 1, characterized in that:
According to this, by not providing dead time when transitioning from the first pattern to the second pattern and from the third pattern to the fourth pattern, synchronous rectification can be performed immediately on the secondary side. , efficiency can be improved. Furthermore, even at low output, the secondary side can operate with zero voltage switching instead of zero current switching, making it possible to reduce loss.
[Item 3]
The control circuit (13) includes:
When the sixth switching element (Q6) is controlled to be in the on state in the first pattern, the fifth switching element (Q5) is controlled to be in the on state in the third pattern;
When the seventh switching element (Q7) is controlled to be in the on state in the first pattern, the eighth switching element (Q8) is controlled to be in the on state in the third pattern.
The power conversion device (1) according to item 2, characterized in that:
According to this, when short-circuiting the secondary side, the upper switching elements (Q5, Q7) and the lower switching elements (Q6, Q8) can be used alternately, and the upper or lower switching elements can be used alternately. Heat concentration can be prevented.
[Item 4]
The control circuit (13) includes:
controlling the eighth switching element (Q8) or the fifth switching element (Q5) to be in an on state in the second pattern;
controlling the seventh switching element (Q7) or the sixth switching element (Q6) to be in an on state in the fourth pattern;
The power conversion device (1) according to item 2 or 3, characterized in that:
According to this, conduction loss of the diode can be reduced by performing synchronous rectification.
[Item 5]
The control circuit (13) includes:
fixing a phase difference between the first leg and the second leg;
The ratio of the on time and off time of the drive signal supplied to the fifth switching element (Q5) or the seventh switching element (Q7) and the sixth switching element (Q6) or the eighth switching element (Q8). , controlling the voltage or current of power supplied from the first DC section (E1, Ca) to the second DC section (E2, Cb);
The power conversion device (1) according to item 3, characterized in that:
According to this, power control can be performed using the PWM method.
[Item 6]
The control circuit (13) includes:
setting a phase difference between the first leg and the second leg to 0°;
The power conversion device (1) according to item 5, characterized in that:
According to this, a sufficient power transmission period can be ensured.
[Item 7]
The control circuit (13) includes:
Turning on the fifth switching element (Q5) or the eighth switching element (Q8) in synchronization with turning off the first switching element (Q1) and the fourth switching element (Q4),
Turning on the sixth switching element (Q6) or the seventh switching element (Q7) in synchronization with turning off the second switching element (Q2) and the third switching element (Q3);
The power conversion device (1) according to any one of items 1 to 6, characterized in that:
According to this, by making the turn-on of the fifth switching element (Q5) or the eighth switching element (Q8) earlier than the turn-on of the second switching element (Q2) and the third switching element (Q3), the fifth switching element (Q5) or the eighth switching element (Q8) can easily perform zero voltage switching, and high efficiency can be achieved. In addition, by making the turn-on of the sixth switching element (Q6) or the seventh switching element (Q7) earlier than the turn-on of the first switching element (Q1) and the fourth switching element (Q4), the sixth switching element (Q6) Alternatively, the seventh switching element (Q7) can easily perform zero voltage switching, and high efficiency can be achieved.
[Item 8]
The control circuit (13) includes:
synchronizing the period of the first pattern and the period of the third pattern;
synchronizing the period of the second pattern and the period of the fourth pattern;
The power conversion device (1) according to any one of items 2 to 4, characterized in that:
According to this, the operation is symmetrical in positive and negative directions, and it is possible to suppress the occurrence of DC biased magnetism.
[Item 9]
The control circuit (13) includes:
When boosting the voltage and transmitting power from the second DC section (E2, Cb) to the first DC section (E1, Ca),
exchanging the drive signal supplied to the first switching element (Q1) - the fourth switching element (Q4) and the drive signal supplied to the fifth switching element (Q5) - the eighth switching element (Q8);
The power conversion device (1) according to any one of items 1 to 8, characterized in that:
According to this, bidirectional operation is possible.

E1 第1直流電源、 E2 第2直流電源、 1 電力変換装置、 11 第1ブリッジ回路、 12 第2ブリッジ回路、 13 制御回路、 Q1-Q8 スイッチング素子、 D1-D8 ダイオード、 C1-C8 容量、 L1 第1インダクタンス、 L2 第2インダクタンス、 TR1 絶縁トランス、 n1 一次巻線、 n2 二次巻線、 Ca 一次側コンデンサ、 Cb 二次側コンデンサ。 E1 first DC power supply, E2 second DC power supply, 1 power converter, 11 first bridge circuit, 12 second bridge circuit, 13 control circuit, Q1-Q8 switching element, D1-D8 diode, C1-C8 capacitance, L1 1st inductance, L2 2nd inductance, TR1 isolation transformer, n1 primary winding, n2 secondary winding, Ca primary side capacitor, Cb secondary side capacitor.

Claims (9)

第1スイッチング素子と第2スイッチング素子が直列接続された第1レグと、第3スイッチング素子と第4スイッチング素子が直列接続された第2レグを有し、前記第1レグと前記第2レグが第1直流部に並列接続される第1ブリッジ回路と、
第5スイッチング素子と第6スイッチング素子が直列接続された第3レグと、第7スイッチング素子と第8スイッチング素子が直列接続された第4レグを有し、前記第3レグと前記第4レグが第2直流部に並列接続される第2ブリッジ回路と、
前記第1ブリッジ回路と前記第2ブリッジ回路の間に接続された絶縁トランスと、
前記第1ブリッジ回路と前記絶縁トランスの一次巻線の間に直列に接続または形成された第1インダクタンスと、
前記第2ブリッジ回路と前記絶縁トランスの二次巻線の間に直列に接続または形成された第2インダクタンスと、
前記第1スイッチング素子-前記第8スイッチング素子を制御する制御回路と、を備え、
前記第1スイッチング素子-前記第8スイッチング素子のそれぞれに、逆並列にダイオードが接続または形成されており、
前記第1スイッチング素子-前記第8スイッチング素子のそれぞれに、並列に容量が接続または形成されており、
前記第1直流部から前記第2直流部へ昇圧して電力を伝送する場合、
前記第1ブリッジ回路は、デッドタイムを除き、前記第1直流部と前記絶縁トランスの一次巻線が導通し、
前記第2ブリッジ回路は、前記絶縁トランスの二次巻線の両端が前記第2ブリッジ回路内で短絡する第1の期間と、前記絶縁トランスの二次巻線と前記第2直流部が導通する第2の期間を含み、
前記制御回路は、
前記第1直流部から前記第2直流部へ昇圧して電力を伝送する期間において、前記第5スイッチング素子-前記第8スイッチング素子の少なくとも一つをオン状態に制御する、
ことを特徴とする電力変換装置。
It has a first leg in which a first switching element and a second switching element are connected in series, and a second leg in which a third switching element and a fourth switching element are connected in series, and the first leg and the second leg are connected in series. a first bridge circuit connected in parallel to the first DC section;
It has a third leg in which a fifth switching element and a sixth switching element are connected in series, and a fourth leg in which a seventh switching element and an eighth switching element are connected in series, and the third leg and the fourth leg are connected in series. a second bridge circuit connected in parallel to the second DC section;
an isolation transformer connected between the first bridge circuit and the second bridge circuit;
a first inductance connected or formed in series between the first bridge circuit and the primary winding of the isolation transformer;
a second inductance connected or formed in series between the second bridge circuit and the secondary winding of the isolation transformer;
a control circuit that controls the first switching element and the eighth switching element;
A diode is connected or formed in antiparallel to each of the first switching element and the eighth switching element,
A capacitor is connected or formed in parallel to each of the first switching element and the eighth switching element,
When transmitting power by boosting the voltage from the first DC section to the second DC section,
The first bridge circuit is configured such that the first DC section and the primary winding of the isolation transformer are electrically connected except during a dead time;
The second bridge circuit has a first period in which both ends of the secondary winding of the isolation transformer are short-circuited within the second bridge circuit, and a second period in which the secondary winding of the isolation transformer and the second DC section are electrically connected. including a second period;
The control circuit includes:
controlling at least one of the fifth switching element and the eighth switching element to be in an on state during a period of boosting and transmitting power from the first DC section to the second DC section;
A power conversion device characterized by:
前記制御回路は、
前記第1直流部から前記第2直流部へ昇圧して電力を伝送する場合、
前記第1スイッチング素子と前記第4スイッチング素子がオン状態、及び前記第2スイッチング素子と前記第3スイッチング素子がオフ状態で、前記絶縁トランスの二次巻線の両端が前記第2ブリッジ回路内で短絡状態の第1パターン、
前記第1スイッチング素子と前記第4スイッチング素子がオン状態、及び前記第2スイッチング素子と前記第3スイッチング素子がオフ状態で、前記第2ブリッジ回路が整流状態の第2パターン、
前記第2スイッチング素子と前記第3スイッチング素子がオン状態、及び前記第1スイッチング素子と前記第4スイッチング素子がオフ状態で、前記絶縁トランスの二次巻線の両端が前記第2ブリッジ回路内で短絡状態の第3パターン、
前記第2スイッチング素子と前記第3スイッチング素子がオン状態、及び前記第1スイッチング素子と前記第4スイッチング素子がオフ状態で、前記第2ブリッジ回路が整流状態の第4パターン、を含んで制御し、
前記第1パターンと前記第3パターンで動作する期間が前記第1の期間に対応し、
前記第2パターンと前記第4パターンで動作する期間が前記第2の期間に対応する、
ことを特徴とする請求項1に記載の電力変換装置。
The control circuit includes:
When transmitting power by boosting the voltage from the first DC section to the second DC section,
The first switching element and the fourth switching element are in the on state, and the second switching element and the third switching element are in the off state, and both ends of the secondary winding of the isolation transformer are in the second bridge circuit. The first pattern in a short circuit state,
a second pattern in which the first switching element and the fourth switching element are in an on state, the second switching element and the third switching element are in an off state, and the second bridge circuit is in a rectifying state;
The second switching element and the third switching element are in the on state, and the first switching element and the fourth switching element are in the off state, and both ends of the secondary winding of the isolation transformer are in the second bridge circuit. 3rd pattern in short circuit state,
The control includes a fourth pattern in which the second switching element and the third switching element are in an on state, the first switching element and the fourth switching element are in an off state, and the second bridge circuit is in a rectifying state. ,
A period of operation in the first pattern and the third pattern corresponds to the first period,
A period of operation in the second pattern and the fourth pattern corresponds to the second period,
The power conversion device according to claim 1, characterized in that:
前記制御回路は、
前記第1パターンで前記第6スイッチング素子をオン状態に制御したとき、前記第3パターンで前記第5スイッチング素子をオン状態に制御し、
前記第1パターンで前記第7スイッチング素子をオン状態に制御したとき、前記第3パターンで前記第8スイッチング素子をオン状態に制御する、
ことを特徴とする請求項2に記載の電力変換装置。
The control circuit includes:
When the sixth switching element is controlled to be in the on state in the first pattern, the fifth switching element is controlled to be in the on state in the third pattern,
when the seventh switching element is controlled to be in the on state in the first pattern, the eighth switching element is controlled to be in the on state in the third pattern;
The power conversion device according to claim 2, characterized in that:
前記制御回路は、
前記第2パターンにおいて前記第8スイッチング素子または前記第5スイッチング素子をオン状態に制御し、
前記第4パターンにおいて前記第7スイッチング素子または前記第6スイッチング素子をオン状態に制御する、
ことを特徴とする請求項2または3に記載の電力変換装置。
The control circuit includes:
controlling the eighth switching element or the fifth switching element to be in an on state in the second pattern;
controlling the seventh switching element or the sixth switching element to be in an on state in the fourth pattern;
The power conversion device according to claim 2 or 3, characterized in that:
前記制御回路は、
前記第1レグと前記第2レグ間の位相差を固定し、
前記第5スイッチング素子または前記第7スイッチング素子と、前記第6スイッチング素子または前記第8スイッチング素子に供給する駆動信号のオン時間とオフ時間の比率で、前記第1直流部から前記第2直流部へ供給する電力の電圧または電流を制御する、
ことを特徴とする請求項3に記載の電力変換装置。
The control circuit includes:
fixing a phase difference between the first leg and the second leg;
The ratio between the on time and off time of the drive signal supplied to the fifth switching element or the seventh switching element and the sixth switching element or the eighth switching element is determined from the first DC section to the second DC section. control the voltage or current of power supplied to
The power conversion device according to claim 3, characterized in that:
前記制御回路は、
前記第1レグと前記第2レグ間の位相差を0°に設定する、
ことを特徴とする請求項5に記載の電力変換装置。
The control circuit includes:
setting a phase difference between the first leg and the second leg to 0°;
The power conversion device according to claim 5, characterized in that:
前記制御回路は、
前記第1スイッチング素子及び第4スイッチング素子のターンオフに同期して、前記第5スイッチング素子または前記第8スイッチング素子をターンオンさせ、
前記第2スイッチング素子及び第3スイッチング素子のターンオフに同期して、前記第6スイッチング素子または前記第7スイッチング素子をターンオンさせる、
ことを特徴とする請求項1から6のいずれか1項に記載の電力変換装置。
The control circuit includes:
Turning on the fifth switching element or the eighth switching element in synchronization with turning off the first switching element and the fourth switching element,
Turning on the sixth switching element or the seventh switching element in synchronization with turning off the second switching element and the third switching element;
The power conversion device according to any one of claims 1 to 6.
前記制御回路は、
前記第1パターンの期間と前記第3パターンの期間を同期させ、
前記第2パターンの期間と前記第4パターンの期間を同期させる、
ことを特徴とする請求項2から4のいずれか1項に記載の電力変換装置。
The control circuit includes:
synchronizing the period of the first pattern and the period of the third pattern;
synchronizing the period of the second pattern and the period of the fourth pattern;
The power conversion device according to any one of claims 2 to 4.
前記制御回路は、
前記第2直流部から前記第1直流部へ昇圧して電力を伝送する場合、
前記第1スイッチング素子-前記第4スイッチング素子に供給する駆動信号と、前記第5スイッチング素子-前記第8スイッチング素子に供給する駆動信号を入れ替える、
ことを特徴とする請求項1から8のいずれか1項に記載の電力変換装置。
The control circuit includes:
When transmitting power by boosting the voltage from the second DC section to the first DC section,
exchanging the drive signal supplied to the first switching element-the fourth switching element and the drive signal supplied to the fifth switching element-the eighth switching element;
The power conversion device according to any one of claims 1 to 8.
JP2020155777A 2020-09-16 2020-09-16 power converter Active JP7373802B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020155777A JP7373802B2 (en) 2020-09-16 2020-09-16 power converter
PCT/JP2021/024971 WO2022059294A1 (en) 2020-09-16 2021-07-01 Power conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020155777A JP7373802B2 (en) 2020-09-16 2020-09-16 power converter

Publications (2)

Publication Number Publication Date
JP2022049534A JP2022049534A (en) 2022-03-29
JP7373802B2 true JP7373802B2 (en) 2023-11-06

Family

ID=80776092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020155777A Active JP7373802B2 (en) 2020-09-16 2020-09-16 power converter

Country Status (2)

Country Link
JP (1) JP7373802B2 (en)
WO (1) WO2022059294A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117293939A (en) * 2022-06-20 2023-12-26 Oppo广东移动通信有限公司 Charging circuit, electronic device, charging system and charging control method
CN115589159B (en) * 2022-12-09 2023-03-14 惠州市乐亿通科技有限公司 Bidirectional conversion circuit, multi-mode control method and bidirectional resonant converter

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027264A (en) 1989-09-29 1991-06-25 Wisconsin Alumni Research Foundation Power conversion apparatus for DC/DC conversion using dual active bridges
JP2017051082A (en) 2015-08-31 2017-03-09 サンケン電気株式会社 Bidirectional dc/dc converter
JP2017121165A (en) 2015-12-24 2017-07-06 株式会社安川電機 Power conversion device and power conversion method
JP2019041433A (en) 2017-08-22 2019-03-14 ダイヤモンド電機株式会社 converter
JP2020010594A (en) 2018-07-10 2020-01-16 シャープ株式会社 Dc/dc converter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027264A (en) 1989-09-29 1991-06-25 Wisconsin Alumni Research Foundation Power conversion apparatus for DC/DC conversion using dual active bridges
JP2017051082A (en) 2015-08-31 2017-03-09 サンケン電気株式会社 Bidirectional dc/dc converter
JP2017121165A (en) 2015-12-24 2017-07-06 株式会社安川電機 Power conversion device and power conversion method
JP2019041433A (en) 2017-08-22 2019-03-14 ダイヤモンド電機株式会社 converter
JP2020010594A (en) 2018-07-10 2020-01-16 シャープ株式会社 Dc/dc converter

Also Published As

Publication number Publication date
JP2022049534A (en) 2022-03-29
WO2022059294A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
US9490709B2 (en) Hybrid DC-DC converter with LLC converter and full-bridge converter
TWI467909B (en) DC-DC converters and vehicles
CN105305829B (en) The unidirectional DC DC converters of current mode and symmetric double PWM add phase-shifting control method
CN109104108B (en) Soft switch type single-stage high-frequency isolation rectifier with active clamp
US20160105119A1 (en) Power conversion apparatus
CN110176812B (en) Hybrid control apparatus and method
JP2018166389A (en) Electric power conversion system
KR101314903B1 (en) Bidirectional dc/dc converter
JP7186381B2 (en) power converter
Jin et al. ZVS operation range analysis of three-level dual active bridge DC-DC converter with phase-shift control
US20220360182A1 (en) Power conversion device
CN114285286B (en) Single-stage zero-current switching full-bridge boost direct-current converter and control method thereof
JP7373802B2 (en) power converter
KR101350323B1 (en) Bidirectional DC/DC Converter
JP7432894B2 (en) power converter
CN113224962A (en) Active clamping three-level inverter circuit and method
WO2023105968A1 (en) Power conversion device
CN113162420A (en) Resonant DC-DC converter
Mei et al. A novel bidirectional control strategy for LLC resonant converter in high voltage application
Sun et al. New no-isolated interleaved bidirectional soft-switching dc-dc converter with a novel auxiliary ZVT cell
JP7422347B2 (en) power converter
JP7262054B2 (en) power converter
Ruan et al. Voltage oscillation elimination in output rectifier diodes in zero-voltage-switching PWM full-bridge converter: An overview
CN111262440B (en) Full-bridge direct-current converter suitable for electric direct-current operation power supply system of transformer substation
JP7450223B2 (en) power converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231016

R151 Written notification of patent or utility model registration

Ref document number: 7373802

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151