JP7372117B2 - ネットリスト生成方法 - Google Patents
ネットリスト生成方法 Download PDFInfo
- Publication number
- JP7372117B2 JP7372117B2 JP2019206605A JP2019206605A JP7372117B2 JP 7372117 B2 JP7372117 B2 JP 7372117B2 JP 2019206605 A JP2019206605 A JP 2019206605A JP 2019206605 A JP2019206605 A JP 2019206605A JP 7372117 B2 JP7372117 B2 JP 7372117B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- netlist
- short
- circuit
- vertex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 26
- 239000000428 dust Substances 0.000 claims description 27
- 230000007547 defect Effects 0.000 claims description 20
- 238000000926 separation method Methods 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000001514 detection method Methods 0.000 claims description 12
- 238000012545 processing Methods 0.000 claims description 12
- 238000004088 simulation Methods 0.000 claims description 10
- 238000012795 verification Methods 0.000 claims description 10
- 238000011179 visual inspection Methods 0.000 claims description 5
- 238000005259 measurement Methods 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 description 13
- 238000012360 testing method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 230000002950 deficient Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
Description
本発明は、半導体集積回路の欠陥検出シミュレーション用のネットリストを生成するネットリスト生成方法に関する。
半導体集積回路の製造では、欠陥品を流出させないために、ダスト混入や製造不良を検出する外観目視検査や、半導体集積回路の動作を測定して異常を判定する動作検証が行われている。外観目視検査で検出できるダストのサイズの最小値には限界があるため、外観目視検査で洩れた欠陥は動作検証で検出する必要がある。このために、検出確度の高い動作検証用のテストパターンを作り込むことが重要となる。
このような動作検証用のテストパターンは、特許文献１、２にあるように、欠陥状態を想定して入力信号と判定条件を備えるよう作成される。そして、このテストパターンを用いて当該の半導体集積回路の欠陥検出シミュレーションを行うことを繰り返して、欠陥の検出率が十分な値になるまでそのテストパターンを更新することが行われる。しかし、回路の大規模化や機能の複雑化により全ての短絡欠陥を網羅するテストパターンを用意することは困難となってきている。
動作検証用のテストパターンを作り込むために、短絡の危険性がある配線を短絡させた欠陥混入ネットリストを作成することが行われる。この方法は、例えば図７に示すように、所定回路のレイアウトパターンから抽出したノードｎ１，ｎ２の配線１，２間の寄生容量Ｃ１、ノードｎ２，ｎ３の配線２，３間の寄生容量Ｃ２、ノードｎ３，ｎ４の配線３，４間の寄生容量Ｃ３を、それぞれ配線間の離間距離に相当する値として捉えたものを利用するものである。
そして、それらの寄生容量Ｃ１，Ｃ２の容量値が所定値以上であれば、その部分を回路内に混入することのあるダスト５で短絡される短絡危険箇所と見なして、その寄生容量Ｃ１，Ｃ２を図８の抵抗Ｒ１や図９の抵抗Ｒ２ように微小抵抗値の抵抗素子に置き換えた配線短絡用素子が作成される。図示しないが寄生容量Ｃ３についても、その容量値が所定値以上であれば、同様の配線短絡用素子が作成される。
しかし、短絡の危険性のある離間距離内に２本の配線があったとしても、図１０のようにノードｎ１，ｎ３の配線１，３の間に別ノードｎ２の配線２が切れ目なく横切っている場合には、配線１，３間で抽出したい寄生容量Ｃ１３が、ノードｎ２の配線２を介して二分されてしまう。
このため、図１０のノードｎ１，ｎ３の配線１，３間をつなぐ寄生容量Ｃ１３に該当する寄生容量は抽出できず、ノードｎ１，ｎ３の組み合わせのような配線同士を短絡させることができない問題がある。
また、短絡危険箇所の探索手法として、レイアウトパターンの複数の配線の辺の相互間の離間距離を総当たりして探索する方法や、配線の離間距離が短絡危険距離内に近づいているレイアウトパターンをレイアウト検証ツール等で抽出して探索する方法も考えられるが、最終的に必要とされる短絡が必要なノード対の組み合わせを求める処理としては、探索ループの回数が膨大になり効率が悪い問題がある。
本発明の目的は、半導体集積回路の欠陥検出シミュレーション用のネットリストに使用する欠陥混入ネットリストを生成するに当たって短絡危険箇所を効率的に探索できるようにすることである。
上記目的を達成するために、請求項１にかかる発明は、処理部により実行される方法であって、前記処理部は、半導体集積回路の接続を表すノードを備えた第１ネットリストと前記半導体集積回路の配線を表す第１レイアウトパターンに基づいて、複数のノードの情報が付加された第２レイアウトパターンを生成し、前記複数のノードの内の第１ノードの各辺と第２ノードの各頂点の間の離間距離を前記第２レイアウトパターンを用いてそれぞれ測定し、前記離間距離が前記半導体集積回路内に混入するダストのうち外観検査で検出不可能なサイズ以下になっていることが探索されたとき、前記第１ノードと前記第２ノードの間に短絡危険箇所が存在すると判断して、前記第１ノードと前記第２ノードの組み合わせを要短絡箇所リストに加え、前記要短絡箇所リストから個々に第１ノードと第２ノードの間を短絡させる所定素子を前記第１ネットリストに加えて欠陥検出シミュレーション用の第２ネットリストを生成し、前記欠陥検出シミュレーションは、前記処理部により前記第２ネットリストを用いて実行され、動作検証のために前記処理部が実行する結果判定スクリプトを生成するネットリストの生成方法を特徴とする。
請求項２にかかる発明は請求項１に記載のネットリストの生成方法において、前記離間距離の測定は、前記第２ノードの各辺と前記第１ノードの各頂点の間の離間距離をそれぞれ測定することを特徴とする。
請求項３にかかる発明は、請求項１又は２に記載のネットリストの生成方法において、前記辺は、前記辺の端部を含むことを特徴とする。
請求項４にかかる発明は、請求項１、２又は３に記載のネットリストの生成方法において、前記処理部は、前記第１ノードと前記第２ノードの組み合わせを切り替えて、前記第１ノードと前記第２ノードの組み合わせの内の短絡危険箇所が存在する組み合わせごとの前記第２ネットリストを生成することを特徴とする。
請求項５にかかる発明は、請求１、２、３又は４に記載のネットリストの生成方法において、前記処理部は、前記第１ノードと前記第２ノードの離間距離が前記ダストのサイズ以下であることが探索された後は、当該の第１ノードと当該の第２ノードの間のさらなる離間距離の測定を行わないことを特徴とする。
本発明によれば、一方のノードの辺と他方のノードの頂点の離間距離を測定してそのノードの間に短絡危険箇所があるか否かを探索する。これにより辺同士の離間距離を測定する場合に比べて単純な計算で済むため、離間距離の測定箇所が少なくなり、短絡危険箇所の探索を効率化することができる。
本実施例では、配線短絡の欠陥混入ネットリスト（第２ネットリスト）を生成するために、半導体集積回路の接続を表すノードを備えたネットリスト（第１ネットリスト）と当該の半導体集積回路の配線を表すレイアウトパターン（第１レイアウトパターン）に基づいて生成した、複数のノードの情報が付加されたノード情報付きのレイアウトパターン（第２レイアウトパターン）を用いる。図１（ａ）に示すＰＭＯＳトランジスタＭ１とＮＭＯＳトランジスタＭ２からなるＣＭＯＳインバータの回路を例にして説明すると、そのＣＭＯＳインバータの第１ネットリストＤ１０は、図１（ｂ）に示すようになる。
Ｄ１０１はトランジスタＭ１のネットリスト記述、Ｄ１０２はトランジスタＭ２のネットリスト記述である。図１（ｂ）において、１桁目はトランジスタ名、２桁目はドレインノード、３桁目はゲートノード、４桁目はソースノード、５桁目はバックゲートノード、６桁目はトランジスタの極性を示している。
この図１（ｂ）のネットリストＤ１０を図１（ａ）のＣＭＯＳインバータの配線レイアウトパターンＤ２０と対応させると、図１（ｃ）の右側に示すようなノード情報付きの配線レイアウトパターンＤ２１を得ることができる。このように、図１（ｃ）の配線レイアウトパターンＤ２１は、ＣＭＯＳインバータの配線レイアウトパターンＤ２０の配線１，２，３，４にノードｎ１，ｎ２，ｎ３，ｎ４が対応付けされている。
ところで、ノードの数がＮ個あるとすると、あるノードと別のノードの組み合わせは「NＣ２」だけあり、ノードの辺（直線）の数は１つのノード当たり３以上あるので、第１ノードと第２ノードを組み合わせたとき、第１ノードの辺と第２ノードの辺について短絡危険箇所の探索を行うと、探索箇所が膨大となる。
そこで本実施例では、これを避けるため、各ノードを構成する配線のレイアウトパターンから、全てのノードごとに全ての辺を集めた辺リストと、全てのノードごとに全ての頂点を集めてＸまたはＹ座標でソートした頂点リストを作成しておく。ここでレイアウトパターンは多角形で描かれる為、探索対象となる辺または頂点は３以上となる。そして、一方のノードの各辺と他方のノードの各頂点の間の離間距離を測定するとともに、他方のノードの各辺と一方のノードの各頂点の間の離間距離を測定して、短絡危険箇所を探索する。
これにより、短絡危険箇所の探索処理は、レイアウトパターンの配線の辺同士について全てを行う必要は無く、その探索回数を削減できる。また、ある組み合わせのノードについて短絡危険箇所が１つ見つかった時点で、当該組み合わせのノードについてはそれ以降の探索をやめることで、短絡危険箇所の探索回数を削減できる。
以上のことから本実施例では、ノード間の短絡危険箇所の探索は、ノードの多角形で表現される配線レイアウトパターンの個々の辺から、別のノードの配線レイアウトパターンの個々の頂点（角部）までの離間距離をそれぞれ測定し、得られた離間距離が所定サイズのダスト５で接続される距離以下であるか否かを判定する。そして、当該距離以下であれば当該のノード間には短絡危険箇所が存在すると判断し、要短絡箇所リストに追加する。
図２（ａ）の配線レイアウトパターンＤ２１のノードｎ１，ｎ２の配線１，２の間については、配線１を構成する各辺と配線２を構成する各頂点との間のそれぞれの離間距離を計算することで、ｐ１がダスト５で接続される短絡危険箇所となる。
ノードｎ１，ｎ３の配線１，３の間については、配線１を構成する各辺と配線３を構成する各頂点との間のそれぞれの離間距離を計算することで、ｐ２がダスト５で接続される短絡危険箇所となる。
ノードｎ１，ｎ４の配線１，４の間については、配線１を構成する各辺と配線４を構成する各頂点との間のそれぞれの離間距離を計算してもダスト５の大きさより近い箇所がないため、ダスト５で接続される箇所は探索されない。
ノードｎ２，ｎ３の配線２，３の間については、配線２を構成する各辺と配線３を構成する各頂点との間のそれぞれの離間距離を計算することで、ｐ３がダスト５で接続される短絡危険箇所となる。
ノードｎ２，ｎ４の配線２，４の間については、配線２を構成する各辺と配線４を構成する各頂点との間のそれぞれの離間距離を計算することで、ｐ４がダスト５で接続される短絡危険箇所となる。
ノードｎ３の配線３とノードｎ４の配線４の間については、配線３を構成する各辺と配線４を構成する各頂点との間のそれぞれの離間距離を計算することで、ｐ５がダスト５で接続される短絡危険箇所となる。
図２（ａ）に示したように、ダスト５がどこかの位置に発生することで接続される短絡危険箇所ｐ１，ｐ２，ｐ３，ｐ４，ｐ５が探索されると、図２（ｂ）に示すように、それらの短絡危険箇所を要短絡箇所リストにリストアップし、それぞれを抵抗値が１ｍΩなどの極小値の抵抗素子Ｒｐ１，Ｒｐ２，Ｒｐ３，Ｒｐ４，Ｒｐ５により短絡させた短絡用素子のネットリスト記述Ｄ３１，Ｄ３２，Ｄ３３，Ｄ３４，Ｄ３５を生成する。
そして、これらの短絡用素子のネットリスト記述Ｄ３１～Ｄ３５を図１（ｂ）に示した回路のネットリストＤ１０に追加して、図２（ｃ）に示すような、欠陥検出シミュレーション用の欠陥混入ネットリストＤ４１，Ｄ４２，Ｄ４３，Ｄ４４，Ｄ４５を作成する。
なお、図２（ａ）では短絡危険箇所ｐ１，ｐ２，ｐ３，ｐ４，ｐ５が辺対頂点の測定で探索されているので、探索対象とする辺と点を入れ替えたノードｎ１の各頂点とノードｎ２の各辺の間、ノードｎ１の各頂点とノードｎ３の各辺の間、ノードｎ３の各頂点とノードｎ２の各辺の間、ノードｎ２の各頂点とノードｎ４の各辺の間、ノードｎ３の各頂点とノードｎ４の各辺の間の離間距離については、測定が不要となっている。
図３はレイアウトパターンの複数のノードを対象として一般化した要短絡箇所リスト生成のフローチャートである。複数のノードの内の第１ノードをＮＯＤＥ１として特定し（ステップＳ１）、第２ノードをＮＯＤＥ２として特定して（ステップＳ２）、ＮＯＤＥ１の配線の特定の辺をＬＡＹＯＵＴ１として決め（ステップＳ３）、ＮＯＤＥ２の配線の特定の頂点をＬＡＹＯＵＴ２として決める（ステップＳ４）。
そして、ＬＡＹＯＵＴ１とＬＡＹＯＵＴ２の間の離間距離を測定して、その距離がダスト５で接続される距離以下のとき（ステップＳ５－Ｙｅｓ）、要短絡箇所リストに追加する（ステップＳ１５）。
ＬＡＹＯＵＴ１の各辺とＬＡＹＯＵＴ２の各頂点間の離間距離を全て測定してその距離がダスト５で接続される距離以内であれば（ステップＳ５－Ｙｅｓ）、ステップＳ３とステップＳ４のループを抜けてＮＯＤＥ１とＮＯＤＥ２を要短絡箇所リストに追加し（ステップＳ１５）、ＮＯＤＥ２を次のノードに変えて（ステップＳ１３）探索を続け、ダスト５で接続される距離よりも大きいときであれば（ステップＳ５－Ｎｏ）、ＮＯＤＥ１とＮＯＤＥ２の組み合わせの中で、第２ノードの頂点であるＬＡＹＯＵＴ２を変更して（ステップＳ６）、第２ノードの頂点を全て探索し終えたら第１ノードの辺であるＬＡＹＯＵＴ１の組み合わせを変更して（ステップＳ７）、ステップＳ５の判断を行う。
ＮＯＤＥ１とＮＯＤＥ２の組み合わせの中で、第１ノードの辺であるＬＡＹＯＵＴ１、第２ノードの頂点であるＬＡＹＯＵＴ２のすべての組み合わせについて探索が終了しても、そのＬＡＹＯＵＴ１とＬＡＹＯＵＴ２の間の離間距離がダスト５で接続される距離内になかったときは、ＬＡＹＯＵＴ２を第２ノードの辺、ＬＡＹＯＵＴ１を第１ノードの頂点に変更して、同様に探索を行う（ステップＳ８～Ｓ１２)。そして、この場合のＬＡＹＯＵＴ１とＬＡＹＯＵＴ２の間の離間距離を測定して、その距離がダスト５で接続される距離以下のとき（ステップＳ１０－Ｙｅｓ）、要短絡箇所リストに追加する（ステップＳ１５）。
第１ノードと第２ノードの間の探索が終了すると、ＮＯＤＥ２を第３ノードに変更して（ステップＳ１３）、同様の探索を行う。第１ノードと第３ノードの探索が終了すると、第１ノードを第４ノードに変更して（ステップＳ１４）同様の探索を行う。以降は、ＮＯＤＥ１とＮＯＤＥ２の組み合わせを順次切り替えて、同様の探索を行う。
図１、図２で説明した例では、ノードはｎ１，ｎ２，ｎ３，ｎ４の４個であるので、その組み合わせの数は、ノードｎ１～ｎ４の側の辺を対象として探索するときは、図４のハッチングをかけない組み合わせとなる。すなわち、ノードｎ１の各辺とノードｎ２の各頂点、ノードｎ１の各辺とノードｎ３の各頂点、ノードｎ１の各辺とノードｎ４の各頂点、ノードｎ２の各辺とノードｎ３の各頂点、ノードｎ２の各辺とノードｎ４の各頂点、ノードｎ３の各辺とノードｎ４の各頂点となる。図２ではこの組み合わせで短絡危険箇所が探索されている。
また、段落番号００３７の説明は、図４のハッチングをかけた組み合わせとなる。すなわち、ノードｎ２の各辺とノードｎ１の各頂点、ノードｎ３の各辺とノードｎ１の各頂点、ノードｎ４の各辺とノード１の各頂点、ノードｎ３の各辺とノードｎ２の各頂点、ノードｎ４の各辺とノードｎ２の各頂点、ノードｎ４の各辺とノードｎ３の各頂点となる。図２では図４のハッチングをかけない組み合わせのうちノードｎ１の各辺とノードｎ４の各頂点を除き短絡危険箇所がすでに探索されているので、図４のハッチングをかけた組み合わせのうちノードｎ４の各辺とノードｎ１の各頂点を除き要短絡箇所の探索は必要ない。
なお、第１ノードの配線の辺から第２ノードの配線の頂点までの離間距離を調べる際には、当該の配線の辺の端部を対角とする矩形をダスト５の幅だけ拡張した範囲内において、そこに存在する第２ノードの配線の頂点に限定して離間距離を測定することで、第１ノードの辺の端部も探索対象にすることができるので、さらに処理時間を短縮できる。
これを図５を例に説明すると、第１ノードの配線６の１つの辺６ａに対して、短絡危険の確認対象として第２ノード７、第３ノード８、第４ノード９があるとき、辺６ａを対角線とする矩形領域をダスト５のサイズｄ１だけ拡張した新たな領域１０を設定する。そして、その領域１０の内にある頂点７ａ，８ａ，９ａについて離間距離Ｌ１，Ｌ２，Ｌ３を求める。それらの離間距離Ｌ１，Ｌ２，Ｌ３がダスト５のサイズｄ１より短い場合に、当該短い箇所が短絡危険箇所であると判断できる。
図６は本発明を利用したテストパターン作り込み作業のフローチャートである。ノード情報付きレイアウトパターンを取り込み短絡危険箇所を探索して要短絡箇所リストを生成し（ステップＳ２１）、要短絡箇所リストからノード間を短絡させる素子のネットリスト記述をそれぞれ当該回路のネットリストに加え、さらにテストパターン記述を加えることで要短絡箇所リストの数の欠陥検出シミュレーション用のネットリストを生成し（ステップＳ２２）、当該テストパターンでシミュレーションを実行して結果判定するスクリプトを得る。そして、スクリプトによる一括検証を行って（ステップＳ２３）、動作検証の判定結果を得て（ステップＳ２４)、不良探索率を得る。この不良探索率が目標探索率に達していればテストパターンは完成する（ステップＳ２５－Ｙｅｓ）が、そうでないとき（ステップＳ２５－Ｙｅｓ）はテストパターンと判定条件を見直して（ステップＳ２６）、同様の処理を繰り返す。
１～４：配線
５：ダスト
６～９：配線
１０：領域
Ｄ１０：回路のネットリスト（第１ネットリスト）
Ｄ２０：配線レイアウトパターン（第１レイアウトパターン）
Ｄ２１：ノード情報付き配線レイアウトパターン（第２レイアウトパターン）
Ｄ３０：要短絡箇所リスト
Ｄ３１～Ｄ３５：要短絡箇所リストから生成した配線短絡用素子のネットリスト記述
Ｄ４１～Ｄ４５：欠陥検出シミュレーション用のネットリスト（第２ネットリスト）
５：ダスト
６～９：配線
１０：領域
Ｄ１０：回路のネットリスト（第１ネットリスト）
Ｄ２０：配線レイアウトパターン（第１レイアウトパターン）
Ｄ２１：ノード情報付き配線レイアウトパターン（第２レイアウトパターン）
Ｄ３０：要短絡箇所リスト
Ｄ３１～Ｄ３５：要短絡箇所リストから生成した配線短絡用素子のネットリスト記述
Ｄ４１～Ｄ４５：欠陥検出シミュレーション用のネットリスト（第２ネットリスト）
Claims (5)
- 処理部により実行される方法であって、前記処理部は、
半導体集積回路の接続を表すノードを備えた第１ネットリストと前記半導体集積回路の配線を表す第１レイアウトパターンに基づいて、複数のノードの情報が付加された第２レイアウトパターンを生成し、
前記複数のノードの内の第１ノードの各辺と第２ノードの各頂点の間の離間距離を前記第２レイアウトパターンを用いてそれぞれ測定し、
前記離間距離が前記半導体集積回路内に混入するダストのうち外観検査で検出不可能なサイズ以下になっていることが探索されたとき、前記第１ノードと前記第２ノードの間に短絡危険箇所が存在すると判断して、前記第１ノードと前記第２ノードの組み合わせを要短絡箇所リストに加え、前記要短絡箇所リストから個々に第１ノードと第２ノードの間を短絡させる所定素子を前記第１ネットリストに加えて欠陥検出シミュレーション用の第２ネットリストを生成し、
前記欠陥検出シミュレーションは、前記処理部により前記第２ネットリストを用いて実行され、動作検証のために前記処理部が実行する結果判定スクリプトを生成することを特徴とするネットリストの生成方法。 - 請求項１に記載のネットリストの生成方法において、
前記離間距離の測定は、前記第２ノードの各辺と前記第１ノードの各頂点の間の離間距離をそれぞれ測定することを特徴とするネットリストの生成方法。 - 請求項１又は２に記載のネットリストの生成方法において、
前記辺は、前記辺の端部を含むことを特徴とするネットリストの生成方法。 - 請求項１、２又は３に記載のネットリストの生成方法において、前記処理部は、
前記第１ノードと前記第２ノードの組み合わせを切り替えて、
前記第１ノードと前記第２ノードの組み合わせの内の短絡危険箇所が存在する組み合わせごとの前記第２ネットリストを生成することを特徴とするネットリストの生成方法。 - 請求１、２、３又は４に記載のネットリストの生成方法において、前記処理部は、
前記第１ノードと前記第２ノードの離間距離が前記ダストのサイズ以下であることが探索された後は、当該の第１ノードと当該の第２ノードの間のさらなる離間距離の測定を行わないことを特徴とするネットリストの生成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019206605A JP7372117B2 (ja) | 2019-11-15 | 2019-11-15 | ネットリスト生成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019206605A JP7372117B2 (ja) | 2019-11-15 | 2019-11-15 | ネットリスト生成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021081818A JP2021081818A (ja) | 2021-05-27 |
| JP7372117B2 true JP7372117B2 (ja) | 2023-10-31 |
Family
ID=75965192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019206605A Active JP7372117B2 (ja) | 2019-11-15 | 2019-11-15 | ネットリスト生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7372117B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040153979A1 (en) | 2003-01-30 | 2004-08-05 | Numerical Technologies, Inc. | System and method for generating a two-dimensional yield map for a full layout |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07121576A (ja) * | 1993-10-20 | 1995-05-12 | Mitsubishi Denki Semiconductor Software Kk | 故障シミュレーション装置 |
| JPH0855140A (ja) * | 1994-08-08 | 1996-02-27 | Mitsubishi Electric Corp | レイアウト検証装置 |
-
2019
- 2019-11-15 JP JP2019206605A patent/JP7372117B2/ja active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040153979A1 (en) | 2003-01-30 | 2004-08-05 | Numerical Technologies, Inc. | System and method for generating a two-dimensional yield map for a full layout |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021081818A (ja) | 2021-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6127170B2 (ja) | ウェハ上で検出された欠陥をビン範囲に従って分けるように構成されたシステム | |
| JP5619210B2 (ja) | レイアウト設計データの増分分析 | |
| US8826209B2 (en) | Automated inline defect characterization | |
| US10169510B2 (en) | Dynamic fault model generation for diagnostics simulation and pattern generation | |
| US20110191725A1 (en) | Failure analysis using design rules | |
| CN108073674B (zh) | 集成电路芯片中的系统缺陷的故障标识数据库的早期开发 | |
| Huang | Diagnosis of Byzantine open-segment faults [scan testing] | |
| JP7372117B2 (ja) | ネットリスト生成方法 | |
| US8326018B2 (en) | Fast pattern matching | |
| JP2011023638A (ja) | 検査領域設定方法 | |
| US7895545B2 (en) | Methods for designing a product chip a priori for design subsetting, feature analysis, and yield learning | |
| JP4936367B2 (ja) | 回路設計プログラム及び回路設計システム | |
| Zou et al. | Bridge defect diagnosis with physical information | |
| JP5144084B2 (ja) | 素子特性測定回路及び半導体装置 | |
| Kim et al. | Defect diagnosis based on DFM guidelines | |
| Maynard et al. | Measurement and reduction of critical area using Voronoi diagrams | |
| CN112100972A (zh) | 电路校正系统与增加扫描测试涵盖率的方法 | |
| JP2010010515A (ja) | 半導体装置およびその試験方法 | |
| Zou et al. | On methods to improve location based logic diagnosis | |
| US10885243B1 (en) | Logic partition reporting for integrated circuit design | |
| Kagalwalla et al. | Design-aware mask inspection | |
| US10831953B1 (en) | Logic partition identifiers for integrated circuit design | |
| US9792392B2 (en) | Method for determining the sizing of the transistors of an analog circuit | |
| Vikram et al. | Patterning approach for detecting defect in device manufacturing | |
| Li et al. | A Parametric EDA Method for Coplanar Waveguide Channel Recognition and Air-Bridge Construction in Quantum Chip Design |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20200220 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200408 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220909 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230718 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230907 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231019 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7372117 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |