JP7372110B2 - ネットリスト生成方法及び生成装置 - Google Patents

Description

本発明は、半導体集積回路の欠陥検出シミュレーション用のネットリスト生成方法及び生成装置に関する。

半導体集積回路の製造では、欠陥品を流出させないために、製造段階でのダスト混入や製造不良を検出する外観目視検査及び半導体集積回路の動作異常を判定する動作検証を行なっている。外観目視検査で検出できるダストの大きさには限界があり、外観目視検査で洩れた欠陥は動作検証で検出する必要があるが、この検出の確度を上げることが重要となる。

動作検証を行うための欠陥検出シミュレーション用のネットリストは、一般的に入力信号と判定条件を欠陥状態を想定して作成し、そのネットリストを対象にして欠陥検出シミュレーションによる事前検証を行ない、十分な検出率に低下するまで配線のレイアウトパターンを作り込むことが行われる。しかし、全ての短絡欠陥レイアウトパターンを欠陥検出シミュレーション用のネットリストに網羅することは困難である。近年では、レイアウトパターンによる重み付けを行い、重み付き欠陥検出率が利用されるようになってきている。（例えば、特許文献１参照。）

そこで、配線のレイアウトパターンにダストデータを重ね、そのダストデータをＸ，Ｙ方向に単位移動量で複数回移動させて短絡配線ネットリストを生成し、この生成を繰り返して総当たりで短絡配線ネットリストを生成することで、欠陥検出シミュレーション用のネットリストを生成する方法がある。

特開２００６－０１０３５１号公報

しかし、この手法では、欠陥検出シミュレーション用のネットリストの生成に膨大な時間がかかる上、生成されるデータ量も膨大となる。

本発明の目的は、欠陥検出シミュレーション用のネットリストの生成を効率化することである。

上記目的を達成するために、請求項１にかかる発明のネットリスト生成方法は、第１手段と、前記第１手段からの出力が入力される第２手段と、前記第１手段及び前記第２手段のそれぞれからの出力が入力される第３手段と、を備えるネットリスト生成装置において実行される方法であって、半導体集積回路の第１ネットリストと前記半導体集積回路の第１レイアウトパターンに基づいて前記第１ネットリストのノード情報が付加された第２レイアウトパターンを前記第１手段により生成し、前記第２レイアウトパターンに対して所定の大きさのダストデータをＸ，Ｙ方向に単位移動量で複数回移動させて前記ダストデータで接続される一対のノードの組み合わせの第２ネットリストを前記第２手段により生成し、同一ノードの組み合わせの前記第２ネットリストが１つのときはその１つを、複数のときはその内から選択した１つを、前記第１ネットリストに追加して欠陥検出シミュレーション用の第３ネットリストを前記第３手段により生成することを特徴とする。

請求項２にかかる発明は、請求項１に記載のネットリスト生成方法において、前記第２ネットリストは、前記一対のノードの間を所定の値の抵抗で短絡させたネットリストであることを特徴とする。

請求項３にかかる発明は、請求項１又は２に記載のネットリスト生成方法において、同一ノードの組み合わせの前記第２ネットリストが複数生成されたときは、該複数の第２ネットリストの数に応じて故障予測率を前記第３手段により算出することを特徴とする。

請求項４にかかる発明のネットリスト生成方法は、半導体集積回路の第１ネットリストと前記半導体集積回路の第１レイアウトパターンに基づいて前記第１ネットリストのノード情報が付加された第２レイアウトパターンを生成する第１手段と、前記第２レイアウトパターンに対して所定の大きさのダストデータをＸ，Ｙ方向に単位移動量で複数回移動させ前記ダストデータで接続される一対のノードを組み合わせた短絡配線の第２ネットリストを生成する第２手段と、該第２手段で同一ノードの組み合わせの前記第２ネットリストが１つ生成されたときはその１つを、複数生成されたときはその内から選択した１つを前記第１ネットリストに追加して欠陥検出シミュレーション用の第３ネットリストを生成する第３手段を備えることを特徴とする。

請求項５にかかる発明は、請求項４に記載のネットリスト生成装置において、前記第２ネットリストは、前記一対のノードの間を所定の値の抵抗で短絡させたネットリストであることを特徴とする。

請求項６にかかる発明は、請求項４又は５に記載のネットリスト生成装置において、前記第３手段は、前記第２手段によって同一ノードの組み合わせの前記第２ネットリストが複数生成されたときは、該複数の短絡配線ネットリストの数に応じて算出した故障予測率を出力することを特徴とする。

本発明によれば、ノード情報が付加された第２レイアウトパターンのＸ，Ｙ方向にダストデータを単位移動量で移動させて、前記ダストデータで接続される一対のノードの組み合わせの第２ネットリストを生成し、同一ノードの組み合わせの前記第２ネットリストが１つのときはその１つを、複数のときはその内から選択した１つを、前記第１ネットリストに追加して欠陥検出シミュレーション用の第３ネットリストを生成するので、その生成が効率化される。

本発明の１つの実施例の欠陥検出シミュレーション用のネットリスト生成装置のブロック図である。 図１の生成装置の処理のフローチャートである （ａ）はＣＭＯＳインバータの回路図、（ｂ）は（ａ）の回路のネットリスト、（ｃ）はネットリストとレイアウトパターンからノード情報付きレイアウトパターンを生成する説明図である。 ノード情報付きレイアウトパターンにダストデータを重ねた説明図である。 図４のダストデータを抵抗で表した短絡配線の説明図である。 （ａ）はノード情報付きレイアウトパターンにダストデータを重ねてそのダストデータをＸ方向に移動している説明図、（ｂ）は移動で得られた短絡配線ネットリストの説明図である。 （ａ）は得られた短絡配線ネットリストの説明図、（ｂ）は重複する短絡配線ネットリストの集計の説明図、（ｃ）はダストデータが位置（Ｄ３０－１）にあるときの短絡配線ネットリスト、（ｄ）は重複する短絡配線ネットリストを排除して得たダストデータが位置（Ｄ３０－２）にあるときの短絡配線ネットリストの説明図である。 （ａ），（ｂ）は欠陥検出シミュレーション用のネットリストの説明図である。

図１は本発明の実施例の欠陥検出シミュレーション用のネットリスト生成装置のブロック図である。生成装置の入力データは、半導体集積回路の配線のネットリストＤ１０と、当該の半導体集積回路の配線のレイアウトパターン（第１レイアウトパターン）Ｄ２０と、当該の半導体集積回路に混入が想定されるダストのデータＤ３０である。ダストデータＤ３０は外観の目視検査で検出することが困難な大きさの内でサイズ（直径）が最大のものである。

まず、接続情報比較装置（第１の手段）１０にネットリストＤ１０とレイアウトパターンＤ２０を入力して接続情報比較を行う。これにより、半導体集積回路のネットリストＤ１０の内の今回の処理の対象となるネットリスト（合成抵抗の記述等レイアウトパターンを表現したネットリスト：第１ネットリスト）Ｄ１１と、当該ネットリストＤ１１についてのノードが付加されたノード情報付きレイアウトパターン（第２レイアウトパターン）Ｄ２１が得られる。そこで、レイアウトパターンＤ２１とダストデータＤ３０を短絡配線ネットリスト生成装置（第２の手段）２０に入力する。これにより、ダストデータＤ３０で接続される短絡配線を微小抵抗で表した短絡配線ネットリスト（第２ネットリスト）Ｄ１２と重複する短絡配線ネットリストＤ１２の集計結果Ｄ４０が得られる。３０はネットリストＤ１１と短絡配線ネットリストＤ１２と集計結果Ｄ４０を入力して欠陥検出シミュレーション用のネットリスト（第３ネットリスト）Ｄ１３を生成するとともに故障予測率Ｄ５０を演算して出力する後処理装置である。４０は記憶装置である。

図２は図１の欠陥検出シミュレーション用のネットリスト生成装置の処理のフローチャートである。まず、接続情報比較装置１０にネットリストＤ１０とレイアウトパターンＤ２０のデータを入力する（ステップＳ１）。図３（ａ）に示すＰＭＯＳトランジスタＭ１とＮＭＯＳトランジスタＭ２からなるＣＭＯＳインバータの回路を例にして説明すると、そのネットリストＤ１０は図３（ｂ）に示すＤ１０１，Ｄ１０２ようになる。図３（ｂ）において、１桁目はトランジスタ名、２桁目はドレインノード、３桁目はゲートノード、４桁目はソースノード、５桁目はバックゲートノード、６桁目はトランジスタの極性を示している。

接続情報比較装置１０では、レイアウトパターンＤ２０とネットリストＤ１０とでノードの接続情報比較を行う（ステップＳ２）。この比較により、図３（ｃ）に示すように、接続比較したネットリストＤ１１（この場合はＤ１０と同じ）及びネットリストＤ１１のノード情報付きレイアウトパターンＤ２１を出力する（ステップ３）。

次に、短絡配線ネットリスト生成装置２０にノード情報付きレイアウトパターンＤ２１を入力してレイアウトの解析を行う。ここでは、ダストデータＤ３０のダストサイズとダストデータＤ３０のレイアウトパターンの単位移動量（例えばグリッドピッチ）を入力する（ステップ４）。この短絡配線ネットリスト生成装置２０では、ノード情報付きレイアウトパターンＤ２１に、図４に示すように、ダストデータＤ３０を重ねて、そのダストデータＤ３０により接続されるノードを抽出する。抽出したノードが異なっていた場合、短絡させる必要があると判断する。図４では、ダストデータＤ３０は異なるノードｎ１とｎ２に接している。

図４に示すようにノードｎ１とｎ２がダストデータＤ３０で接続されているときは、図５に示すように、そのノードｎ１とｎ２を微少な値の抵抗Ｒｄ１１により接続させた短絡配線ネットリストＤ１２を生成し、これを記憶装置４０に保存する。抵抗Ｒｄ１１の値は例えば１ｍΩであり、記憶装置４０に予め記憶させておく。そして、ノード情報付きのレイアウトパターンＤ２１に重ねるダストデータＤ３０を、図６に示すように、Ｘ方向に単位移動量で移動すること繰り返し、同様にＹ方向にも同様に繰り返す。これにより、移動した各位置でダストデータ３０により接続された一対のノードの短絡配線ネットリストＤ１２が生成され、記憶装置４０に記憶される。

例えば、図６に示すように、ダストデータＤ３０が第１の位置（Ｄ３０－１）にあるときは、ノードｎ１とｎ２が接続されるので短絡配線ネットリストＤ１２１が生成される。この第１の位置（Ｄ３０－１）は図５の位置と同じである。また、第２の位置（Ｄ３０－２）にあるときは、ノードｎ１とｎ２が接続され、且つノードｎ２とｎ３が接続されるので、微小抵抗Ｒｄ２１，Ｒｄ２２を持つ短絡配線ネットリストＤ１２２，Ｄ１２３が生成される。第３の位置（Ｄ３０－３）にあるときも、ノードｎ１とｎ２が接続され、且つノードｎ２とｎ３が接続されるので、微小抵抗Ｒｄ３１，Ｒｄ３２を持つ短絡配線ネットリストＤ１２４，Ｄ１２５が生成される（ステップＳ５）。

このように、移動させたダストデータＤ３０が、その位置で異なる２個のノードに接していれば、そこで少なくとも１つの短絡配線ネットリストが生成される。図６の例では、ダストデータＤ３０が移動した３個所の位置で、合計５個の短絡配線ネットリストＤ１２１～Ｄ１２５が生成され、記憶装置４０に保存される。

ステップＳ６では、ダストデータＤ３０で接続されるノードの全部を抽出して短絡配線ネットリストＤ１２として記憶装置４０に記憶させた後、後処理装置３０によって、得られた短絡配線ネットリストＤ１２の全部の集計と、重複する短絡配線ネットリストの排除処理を行う。図７（ａ）に示すように５個の短絡配線ネットリストＤ１２が得られたときは、ノードｎ１とｎ２の組み合わせの短絡配線ネットリストはＤ１２１，Ｄ１２２，Ｄ１２４の３個であり、ノードｎ２とｎ３の組み合わせの短絡配線ネットリストはＤ１２３，Ｄ１２５の２個であるので、集計結果Ｄ４０は図７（ｂ）に示すようになる。また、同一のノードの組み合わせの短絡配線ネットリストを選択して１つにすると、図７（ｃ）に示すように、ダストデータＤ３０が第１の位置（Ｄ３０－１）のときの短絡配線ネットリストＤ１２１と、図７（ｄ）に示すように、ダストデータＤ３０が第２の位置（Ｄ３０－２）のときの短絡配線ネットリストＤ１２２，Ｄ１２３を抽出することができる。ダストデータＤ３０が第２の位置（Ｄ３０－２）のときの短絡配線ネットリストＤ１２２，Ｄ１２３と第３の位置（Ｄ３０－３）のときの短絡配線ネットリストＤ１２４，Ｄ１２５は実質的に同じであるので、前者を選択している。

ステップＳ７では、後処理装置３０によって、選択した図７（ｃ），（ｄ）の短絡配線ネットリストを使用して欠陥検出シミュレーション用のネットリストＤ１３を生成する。また、短絡配線ネットリストの全部の集計によって故障予測率Ｄ５０を算出する。欠陥検出シミュレーション用のネットリストＤ１３は、図８（ａ）に示すように、図７（ｃ）で説明した短絡配線ネットリストＤ１２１をネットリストＤ１１に加えることで生成されるネットリストＤ１３－１と、図８（ｂ）に示すように、図７（ｄ）で説明した選択された短絡配線ネットリストＤ１２２，Ｄ１２３をネットリストＤ１１に加えることで生成されるネットリストＤ１３－２となり、これらが記憶装置４０に格納され、最終的に後処理装置３０からネットリストＤ１３として出力される。また、故障予測率は、「同一ノードの組み合わせの短絡配線ネットリストの数／ダストデータＤ３０が移動した位置の合計（＝Ｘ方向の移動回数×Ｙの移動回数）」にて算出する。ダストデータＤ３０が移動した位置の合計をＺとすると、図６に示す操作において得られた図７（ａ）の短絡配線ネットリストＤ１２では、故障予測率Ｄ５０は、ノードｎ１とｎ２の間では「３／Ｚ」、ノードｎ２とｎ３の間では「２／Ｚ」となる。

以上のようにして生成した当該半導体集積回路の欠陥検出シミュレーション用のネットリストＤ１３を対象として、当該半導体集積回路の欠陥検出シミュレーションを実行することで、当該半導体集積回路の短絡欠陥の検出率を調べることができる。さらに、ダストデータＤ３０のサイズをより大きくすることで、外観目視検査で検出洩れのあったノードの組み合わせをより高い精度で検出することができる。

本実施例によれば、ノード情報が付加されたレイアウトパターンＤ２１のＸ，Ｙ方向にダストデータＤ３０を単位移動量で移動させて、ダストデータＤ３０で接続される一対のノードの組み合わせの第２ネットリストＤ１２を生成し、同一ノードの組み合わせの第２ネットリストＤ１２が１つのときはその１つを、複数のときはその内から選択した１つを、ネットリストＤ１１に追加して欠陥検出シミュレーション用のネットリストＤ１３を生成するので、そのネットリストＤ１３の生成が効率化される。

また、短絡の危険性があるにも拘らず検出できなかったレイアウトパターンについてはダストデータＤ３０のサイズを見直すことで、短絡危険個所の検出率を向上することができる。

また、同一ノードの組み合わせの短絡配線ネットリストの集計結果で得られた故障予測率により、ダストデータによる短絡の危険性が高い個所を予測することができるので、発生頻度の高い短絡危険個所に対する欠陥検出シミュレーションを優先的に実施することにより、従来より効率的に出荷テストが行える。

また、上記した故障予測率に応じて、レイアウト段階において、短絡の危険性の高い個所を優先して配線の移動や配線間隔を拡張することにより、限られたレイアウト面積内でのダストによる短絡故障の発生を少なくすることができる。

１０：接続情報比較装置
２０：短絡配線ネットリスト生成装置
３０：後処理装置
４０：記憶装置
Ｄ１０：ネットリスト
Ｄ１１：接続比較したネットリスト（第１ネットリスト）
Ｄ１２：短絡配線ネットリスト（第２ネットリスト）
Ｄ１３：欠陥検出シミュレーション用ネットリスト（第３ネットリスト）
Ｄ２０：レイアウトパターン（第１レイアウトパターン）
Ｄ２１：ノード情報付きレイアウトパターン（第２レイアウトパターン）
Ｄ３０：ダストデータ
Ｄ４０：重複する短絡配線ネットリストの集計結果
Ｄ５０：故障予測率

Claims (6)

1. 第１手段と、前記第１手段からの出力が入力される第２手段と、前記第１手段及び前記第２手段のそれぞれからの出力が入力される第３手段と、を備えるネットリスト生成装置において実行される方法であって、
   半導体集積回路の第１ネットリストと前記半導体集積回路の第１レイアウトパターンに基づいて前記第１ネットリストのノード情報が付加された第２レイアウトパターンを前記第１手段により生成し、前記第２レイアウトパターンに対して所定の大きさのダストデータをＸ，Ｙ方向に単位移動量で複数回移動させて前記ダストデータで接続される一対のノードの組み合わせの第２ネットリストを前記第２手段により生成し、同一ノードの組み合わせの前記第２ネットリストが１つのときはその１つを、複数のときはその内から選択した１つを、前記第１ネットリストに追加して欠陥検出シミュレーション用の第３ネットリストを前記第３手段により生成することを特徴とするネットリスト生成方法。
2. 請求項１に記載のネットリスト生成方法において、
   前記第２ネットリストは、前記一対のノードの間を所定の値の抵抗で短絡させたネットリストであることを特徴とするネットリスト生成方法。
3. 請求項１又は２に記載のネットリスト生成方法において、
   同一ノードの組み合わせの前記第２ネットリストが複数生成されたときは、該複数の第２ネットリストの数に応じて故障予測率を前記第３手段により算出することを特徴とするネットリスト生成方法。
4. 半導体集積回路の第１ネットリストと前記半導体集積回路の第１レイアウトパターンに基づいて前記第１ネットリストのノード情報が付加された第２レイアウトパターンを生成する第１手段と、前記第２レイアウトパターンに対して所定の大きさのダストデータをＸ，Ｙ方向に単位移動量で複数回移動させ前記ダストデータで接続される一対のノードを組み合わせた短絡配線の第２ネットリストを生成する第２手段と、該第２手段で同一ノードの組み合わせの前記第２ネットリストが１つ生成されたときはその１つを、複数生成されたときはその内から選択した１つを前記第１ネットリストに追加して欠陥検出シミュレーション用の第３ネットリストを生成する第３手段を備えることを特徴とするネットリスト生成装置。
5. 請求項４に記載のネットリスト生成装置において、
   前記第２ネットリストは、前記一対のノードの間を所定の値の抵抗で短絡させたネットリストであることを特徴とするネットリスト生成装置。
6. 請求項４又は５に記載のネットリスト生成装置において、
   前記第３手段は、前記第２手段によって同一ノードの組み合わせの前記第２ネットリストが複数生成されたときは、該複数の短絡配線ネットリストの数に応じて算出した故障予測率を出力することを特徴とするネットリスト生成装置。