JP7367280B2

JP7367280B2 - ８ｂ１０ｂｐａｍ４エンコーディング

Info

Publication number: JP7367280B2
Application number: JP2021522456A
Authority: JP
Inventors: グレイス、イスラエル; リダ、アイラン
Original assignee: ヴァレンスセミコンダクターリミテッド
Priority date: 2019-07-14
Filing date: 2020-07-14
Publication date: 2023-10-24
Anticipated expiration: 2040-07-14
Also published as: CN113039761A; EP3997845A1; WO2021009679A1; US20210014091A1; US11038726B2; JP2022540528A; EP3997845A4; KR20220027798A; WO2021009679A8

Description

［関連出願の相互参照］
本願は、２０１９年７月１４日に出願された米国仮特許出願第６２／８７３，９６５号に対する優先権を主張する。

８ｂ／１０ｂ（８ｂ１０ｂと称される）は、ＤＣバランス及び制限付きディスパリティを実現するように８ビットワードを１０ビットシンボルにマッピングするラインコードである。非ゼロ復帰（ＮＲＺ）ラインコードは、１が正電圧で表され、０が負電圧で表される、中立の条件を有しないバイナリコードである。８ｂ１０ｂＮＲＺは、当技術分野において既知である固有のパワースペクトル密度（ＰＳＤ）を有する。

８ｂ１０ｂＮＲＺの特性との適合性を維持しながら伝送スループットを改善するために、４レベルパルス振幅変調（ＰＡＭ４）で伝送しながら８ｂ１０ｂＮＲＺパワースペクトル密度（ＰＳＤ）を維持する必要がある。しかしながら、標準的なＰＡＭ４変調は、標準的な８ｂ１０ｂＮＲＺ変調とは異なるパワースペクトル密度を有する。

したがって、１つの実施形態において、２つの８ｂ１０ｂエンコーダが、以下のように、標準的な８ｂ１０ｂＮＲＺ変調のＰＳＤと本質的に同じＰＳＤを有するＰＡＭ４変調をもたらすように線型結合される。送信器は、オリジナルバイトストリームから分割された第１のストリーム及び第２のストリームを受信するように構成されている第１の８ｂ１０ｂエンコーダ及び第２の８ｂ１０ｂエンコーダを備える。第１の８ｂ１０ｂエンコーダ及び第２の８ｂ１０ｂエンコーダは、それぞれ第１の８ｂ１０ｂストリーム及び第２の８ｂ１０ｂストリームを出力するように構成されている。２ビット結合器は、第１の８ｂ１０ｂストリーム及び第２の８ｂ１０ｂストリームの線形結合を実行するように構成されている。そして、４レベルパルス振幅変調エンコーダ（ＰＡＭ４エンコーダ）は、結合器から受信される各２ビットの線形結合をＰＡＭ４シンボルに変換するように構成されている。

任意で、第１の８ｂ１０ｂエンコーダ及び第２の８ｂ１０ｂエンコーダは、それぞれオリジナルバイトストリームの半分のレートを有するビットストリームを出力する、標準的な８ｂ１０ｂエンコーダである。任意で、ＰＡＭ４シンボルは、標準的な８ｂ１０ｂで約２５％である、本質的に同じオーバヘッドを伴って、８ｂ１０ｂ非ゼロ復帰ラインコード伝送パワースペクトル密度を維持する。１つの例において、実施は、標準的な８ｂ１０ｂＮＲＺと近いが同一ではなくてよく、その場合、オーバヘッドは、最大３５％オーバヘッド等のように、いくらかより高くてもよい。任意で、ＰＡＭ４シンボルの結果として得られるストリームは、標準的な８ｂ１０ｂ非ゼロ復帰ストリームのパワースペクトル密度（ＰＳＤ）を維持し、これにより、送信器を含むトランシーバのダウンリンクチャネルとアップリンクチャネルとの間の帯域分離が可能になる。任意で、帯域分離は、アップリンク受信器及びダウンリンク受信器の両方においてエコーキャンセルを実施する必要なく、トランシーバがアップリンクチャネル上で伝送することを可能にする。任意で、オリジナルバイトストリームからの分割は、オリジナルバイトストリームの奇数ビットが第１の８ｂ１０ｂエンコーダに送られ、オリジナルバイトストリームの偶数ビットが第２の８ｂ１０ｂエンコーダに送られるように実行される。任意で、オリジナルバイトストリームからの分割は、オリジナルバイトストリームの連続する２ビットが第１の８ｂ１０ｂエンコーダに送られ、オリジナルバイトストリームの次の連続する２ビットが第２の８ｂ１０ｂエンコーダに送られ、このようにして続けてオリジナルバイトストリームを第１の８ｂ１０ｂエンコーダと第２の８ｂ１０ｂエンコーダとの間でトグルさせるように実行される。任意で、オリジナルバイトストリームの連続する４ビットを第１の８ｂ１０ｂエンコーダに送り、オリジナルバイトストリームの次の連続する４ビットを第２の８ｂ１０ｂエンコーダに送り、このようにして続けてオリジナルバイトストリームを第１の８ｂ１０ｂエンコーダと第２の８ｂ１０ｂエンコーダとの間でトグルさせる。そして、任意で、各２ビットの線形結合の変換は、対（０，０）を１に変換し、対（０，１）を１／３に変換し、対（１，０）を－１／３に変換し、対（１，１）を－１に変換することを含む。

別の実施形態において、方法は、第１の８ｂ１０ｂエンコーダ及び第２の８ｂ１０ｂエンコーダによってそれぞれ、オリジナルバイトストリームから分割された第１のストリーム及び第２のストリームを受信するとともに第１の８ｂ１０ｂストリーム及び第２の８ｂ１０ｂストリームを出力する段階と、２ビット結合器によって、第１の８ｂ１０ｂストリーム及び第２の８ｂ１０ｂストリームの線形結合を実行する段階と、結合器から受信される各２ビットの線形結合をＰＡＭ４シンボルに変換する段階と、を含む。

任意で、ＰＡＭ４シンボルの結果として得られるストリームは、標準的な８ｂ１０ｂ非ゼロ復帰ストリームのパワースペクトル密度（ＰＳＤ）を維持し、これにより、方法を実施するトランシーバのダウンリンクチャネルとアップリンクチャネルとの間の帯域分離が可能になる。任意で、オリジナルバイトストリームからの分割は、オリジナルバイトストリームの奇数ビットが第１の８ｂ１０ｂエンコーダに送られ、オリジナルバイトストリームの偶数ビットが第２の８ｂ１０ｂエンコーダに送られるように実行される。任意で、オリジナルバイトストリームからの分割は、オリジナルバイトストリームの連続する２ビットが第１の８ｂ１０ｂエンコーダに送られ、オリジナルバイトストリームの次の連続する２ビットが第２の８ｂ１０ｂエンコーダに送られ、このようにして続けてオリジナルバイトストリームを第１の８ｂ１０ｂエンコーダと第２の８ｂ１０ｂエンコーダとの間でトグルさせるように実行される。任意で、オリジナルバイトストリームの連続する４ビットを第１の８ｂ１０ｂエンコーダに送り、オリジナルバイトストリームの次の連続する４ビットを第２の８ｂ１０ｂエンコーダに送り、このようにして続けてオリジナルバイトストリームを第１の８ｂ１０ｂエンコーダと第２の８ｂ１０ｂエンコーダとの間でトグルさせる。

また別の実施形態において、送信器は、オリジナルバイトストリームから分割された第１のストリーム、第２のストリーム、及び第３のストリームを受信するように構成されている第１の８ｂ１０ｂエンコーダ、第２の８ｂ１０ｂエンコーダ、及び第３の８ｂ１０ｂエンコーダを備える。第１の８ｂ１０ｂエンコーダ、第２の８ｂ１０ｂエンコーダ、及び第３の８ｂ１０ｂエンコーダは、それぞれ第１の８ｂ１０ｂストリーム、第２の８ｂ１０ｂストリーム、及び第３の８ｂ１０ｂストリームを出力するように構成されている。３ビット結合器は、第１の８ｂ１０ｂストリーム、第２の８ｂ１０ｂストリーム、及び第３の８ｂ１０ｂストリームの線形結合を実行するように構成されている。そして、ＰＡＭ８エンコーダは、３ビット結合器から受信される各３ビットの線形結合をＰＡＭ８シンボルに変換するように構成されている。

本明細書では、添付の図面を参照しながら、単に例として実施形態が記載される。実施形態の基本的な理解のために必要であるよりも詳細に実施形態の構造的詳細を示すことは試みられていない。

８ｂ１０ｂＮＲＺラインコード伝送ＰＳＤを維持するＰＡＭ４シンボルを出力するシステム５０の１つの実施形態を示す図である。

様々な変調スキームの伝送パワースペクトル密度を比較するグラフを示す図である。

８ｂ１０ｂＮＲＺラインコード伝送ＰＳＤを維持するＰＡＭ４シンボルを出力する方法の１つの実施形態を示す図である。

コンピュータの可能な実施形態の模式図である。コンピュータの可能な実施形態の模式図である。

図１は、８ｂ１０ｂ非ゼロ復帰（ＮＲＺ）ラインコード伝送パワースペクトル密度（ＰＳＤ）を、同様（例えば、２５％）のオーバヘッドを伴って維持する４レベルパルス振幅変調（ＰＡＭ４）シンボルを出力するシステム５０の１つの実施形態を示している。システム５０は、オリジナルバイトストリーム２０から分割された第１のビットストリーム及び第２のビットストリームを受信する、第１の８ｂ１０ｂエンコーダ（２２）及び第２の８ｂ１０ｂエンコーダ（２４）を備える。オリジナルバイトストリームの第１のビットストリーム及び第２のビットストリームへの分割は、下記で論じるように、様々な形式を取り得る。第１の８ｂ１０ｂエンコーダ及び第２の８ｂ１０ｂエンコーダは、それぞれ第１の８ｂ１０ｂストリーム及び第２の８ｂ１０ｂストリームを出力する。第１の８ｂ１０ｂストリーム及び第２の８ｂ１０ｂストリームは、第１の８ｂ１０ｂストリーム及び第２の８ｂ１０ｂストリームの線形結合を実行する２ビット結合器２６に送られる。対応する各２ビットの線形結合は、ＰＡＭ４エンコーダ２８によってＰＡＭ４シンボルに変換される。結合器２６による第１の８ｂ１０ｂストリーム及び第２の８ｂ１０ｂストリームの線形結合に起因して、ＰＡＭ４シンボル３０の結果として得られるストリームは、標準的な８ｂ１０ｂＮＲＺストリームのＰＳＤと同様のＰＳＤを有する。

オリジナルバイトストリームの第１のストリーム及び第２のストリームへの分割は、（ｉ）オリジナルバイトストリームの奇数ビットを第１の８ｂ１０ｂエンコーダに送り、オリジナルバイトストリームの偶数ビットを第２の８ｂ１０ｂエンコーダに送る、（ｉｉ）オリジナルバイトストリームの連続する２ビットを第１の８ｂ１０ｂエンコーダに送り、オリジナルバイトストリームの次の連続する２ビットを第２の８ｂ１０ｂエンコーダに送り、このようにして続けてオリジナルバイトストリームを第１の８ｂ１０ｂエンコーダと第２の８ｂ１０ｂエンコーダとの間でトグルさせる、又は、（ｉｉｉ）オリジナルバイトストリームの連続する４ビットを第１の８ｂ１０ｂエンコーダに送り、オリジナルバイトストリームの次の連続する４ビットを第２の８ｂ１０ｂエンコーダに送り、このようにして続けてオリジナルバイトストリームを第１の８ｂ１０ｂエンコーダと第２の８ｂ１０ｂエンコーダとの間でトグルさせる等、様々な形式を取り得る。

１つの実施形態において、第１の８ｂ１０ｂエンコーダ（２２）及び第２の８ｂ１０ｂエンコーダ（２４）は、それぞれオリジナルバイトストリーム２０の半分のレートを有するビットストリームを出力する、標準的な８ｂ１０ｂエンコーダである。

１つの実施形態において、２ビット結合器２６は、第１の８ｂ１０ｂストリーム及び第２の８ｂ１０ｂストリームからの対応するビットからビット対を生成することによって、第１の８ｂ１０ｂストリーム及び第２の８ｂ１０ｂストリームの線形結合を実行する。線形結合は、第１の８ｂ１０ｂストリームからのビットを上位ビットとして配し、第２の８ｂ１０ｂストリームからのビットを下位ビットとして配置するか、又は、第１の８ｂ１０ｂストリームからのビットを下位ビットとして配し、第２の８ｂ１０ｂストリームからのビットを上位ビットとして配し得る。

ＰＡＭ４エンコーダ２８は、例えば、対（０，０）を１に変換し、対（０，１）を１／３に変換し、対（１，０）を－１／３に変換し、対（１，１）を－１に変換することによって、各ビット対をＰＡＭ４シンボルにマッピングする。ＰＡＭ４シンボル３０の結果として得られるストリームは、おそらくは結合器２６によって実行される８ｂ１０ｂストリームの線形結合に起因して、標準的な８ｂ１０ｂＮＲＺストリームのＰＳＤと同様のＰＳＤを有する。１つの例において、ＰＡＭ４シンボルの結果として得られるストリームは、２５％のオーバヘッド（標準的な８ｂ１０ｂＮＲＺストリームのオーバヘッドと同様である）を伴うＰＳＤを有する。

１つの実施形態において、システム５０は、グレイコード（交番２進コードとしても知られている）を使用しない。グレイコードは線型操作ではないので、（任意にＰＡＭ４エンコーダの後で）グレイコードを適用する同様のシステムによって生成されるＰＡＭ４シンボルのＰＳＤは、グレイコードを使用しないシステム５０によって生成されるＰＡＭ４シンボル３０に比較して、次善の低周波数抑制を示すはずである。

図２は、８ｂ１０ｂＮＲＺの伝送ＰＳＤ（８ｂ１０ｂＮＲＺ５００ｍＶｐｐ－３ｄＢ；６０と称される）を、システム５０によって生成されるＰＡＭ４シンボル３０の伝送ＰＳＤ（「８ｂ１０ｂＰＡＭ４」５００ｍＶｐｐ；６１と称される）と比較し、グレイコードを用いた８ｂ１０ｂＰＡＭ４５００ｍＶｐｐの伝送ＰＳＤ６２を標準的なＰＡＭ４５００ｍＶｐｐの伝送ＰＳＤ６３と比較するグラフを示している。

図２に示すように、４ＧＢａｕｄ（８Ｇｂｐｓ）で５００ｍＶｐｐの「８ｂ１０ｂＰＡＭ４」のＰＳＤ６１は、同様の最大ＰＳＤを伴って４ＧＢａｕｄ（４Ｇｂｐｓ）でシステム５０によって生成されるＰＡＭ４シンボル３０の低周波数抑制（８ｂ１０ｂＮＲＺ；６０）に非常によく近似する。ＰＡＭ４は、ＮＲＺよりも２．５５ｄＢ低いＲＭＳを有するので、フルＡＭＰでのハーフレートＰＡＭ４は、フルＡＭＰ－３ｄＢでのハーフレートＮＲＺと同様の伝送ＰＳＤを生成する。

依然として図２を参照すると、４ＧＢａｕｄでのグレイコードを用いた８ｂ１０ｂＰＡＭ４５００ｍＶｐｐのＰＳＤ６２は、８ｂ１０ｂＮＲＺのＰＳＤ６０に対して次善の抑制（帯域分離）を示す。プレーンＰＡＭ４５００ｍＶｐｐのＰＳＤ６３は、８ｂ１０ｂＮＲＺのＰＳＤ６０に比較した場合、グレイコードを用いた８ｂ１０ｂＰＡＭ４のＰＳＤ６２よりもさらに悪い。

１つの実施形態において、ＰＡＭ４伝送において８ｂ１０ｂＮＲＺＰＳＤを維持すると、低周波数エネルギーが抑制された状態に維持され、これにより、ダウンリンクチャネルとアップリンクチャネルとの間の帯域分離が可能になる。この帯域分離によって、アップリンク受信器及びダウンリンク受信器の両方においてエコーキャンセルを実施する必要なく、低ビットレートでこれらの低周波数でトランシーバがアップリンクチャネル上で伝送することが可能になる。

別の実施形態において、８ｂ１０ｂコーディングは、そのエネルギーをナイキスト周波数とナイキスト／１０周波数との間に集中させ、したがって、受信器において低パワー低複雑性アナログイコライザを用いてそのような信号を等化することが容易である。結果として、８ｂ１０ｂは、多くのＰＡＭ２ソリューションにおいて非常にポピュラーである。システムの１つの実施形態は、ＰＡＭ４において８ｂ１０ｂＮＲＺＰＳＤを維持することによって、８ｂ１０ｂＮＲＺの利益を全て維持し、結果として、既存のＰＡＭ２ソリューション上により高ビットレートのモードの追加を所望する既存の８ｂ１０ｂＰＡＭ２ソリューションへの容易なアップグレードパスを可能にする。例えば、最大４Ｇｂｐｓで伝送するＰＡＭ２実施形態を、本質的に同じ受信器を用いて、ＰＡＭ４においてではあるが同じシンボルレートで最大８Ｇｂｐｓを伝送するようにアップグレードできる。

図３は、８ｂ１０ｂＮＲＺラインコード伝送ＰＳＤを維持するＰＡＭ４シンボルを出力する方法の１つの実施形態を示している。方法は、以下のステップを含む。ステップ７０にて、第１の８ｂ１０ｂエンコーダ及び第２の８ｂ１０ｂエンコーダによって、オリジナルバイトストリームから分割された第１のストリーム及び第２のストリームを受信し、それぞれ第１の８ｂ１０ｂストリーム及び第２の８ｂ１０ｂストリームを出力する。ステップ７１にて、２ビット結合器によって、第１の８ｂ１０ｂストリーム及び第２の８ｂ１０ｂストリームの線形結合を実行する。そして、ステップ７２にて、結合器から受信される各２ビットの線形結合をＰＡＭ４シンボルに変換する。

依然として方法を参照すると、任意で、ＰＡＭ４シンボルの結果として得られるストリームは、標準的な８ｂ１０ｂ非ゼロ復帰ストリームのＰＳＤを維持し、これにより、方法を実施するトランシーバのダウンリンクチャネルとアップリンクチャネルとの間の帯域分離が可能になる。任意で、オリジナルバイトストリームからの分割は、オリジナルバイトストリームの奇数ビットが第１の８ｂ１０ｂエンコーダに送られ、オリジナルバイトストリームの偶数ビットが第２の８ｂ１０ｂエンコーダに送られるように実行される。任意で、オリジナルバイトストリームからの分割は、オリジナルバイトストリームの連続する２ビットが第１の８ｂ１０ｂエンコーダに送られ、オリジナルバイトストリームの次の連続する２ビットが第２の８ｂ１０ｂエンコーダに送られ、このようにして続けてオリジナルバイトストリームを第１の８ｂ１０ｂエンコーダと第２の８ｂ１０ｂエンコーダとの間でトグルさせるように実行される。そして、任意で、オリジナルバイトストリームの連続する４ビットを第１の８ｂ１０ｂエンコーダに送り、オリジナルバイトストリームの次の連続する４ビットを第２の８ｂ１０ｂエンコーダに送り、このようにして続けてオリジナルバイトストリームを第１の８ｂ１０ｂエンコーダと第２の８ｂ１０ｂエンコーダとの間でトグルさせる。

別の実施形態において、システムは、同様のオーバヘッドを伴って８ｂ１０ｂＮＲＺラインコード伝送パワースペクトル密度（ＰＳＤ）を維持する８レベルパルス振幅変調（ＰＡＭ８）シンボルを出力する。システムは、オリジナルバイトストリームから分割された３つのストリームを受信する３つの８ｂ１０ｂエンコーダを備える。オリジナルバイトストリームの３つのビットストリームへの分割は、上記で提供された説明と同様に、様々な形式を取り得る。３つの８ｂ１０ｂエンコーダは、それぞれ３つの８ｂ１０ｂストリームを出力する。３つの８ｂ１０ｂストリームは、３つの８ｂ１０ｂストリームの線形結合を実行する３ビット結合器に送られる。対応する各３ビットの線形結合は、ＰＡＭ８エンコーダによってＰＡＭ８シンボルに変換される。結合器による３つの８ｂ１０ｂストリームの線形結合に起因して、ＰＡＭ８シンボルの結果として得られるストリームは、標準的な８ｂ１０ｂＮＲＺストリームのＰＳＤと同様のＰＳＤを有する。同様に、更なる８ｂ１０ｂエンコーダを追加するとともに好適なＰＡＭエンコーダを使用することによって、より高次のＰＡＭ変調（ＰＡＭ１６等）をもたらすことが可能である。

実施形態によって使用される要素は、プロセッサを使用する等、様々なやり方で実施され得る。「プロセッサ」は、以下の構成要素：汎用処理装置、マイクロプロセッサ、中央処理装置、複合命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、及び／又はネットワークプロセッサの１つ又は複数を指し得る。

本明細書に記載されるシステムによって利用されるモジュール等の要素は、以下のハードウェア、ファームウェア、及びソフトウェア要素：ＡＳＩＣ、ＦＰＧＡ、プロセッサ、メモリブロック、ディスクリート回路、集積回路、少なくとも１つのメモリブロックに格納されたコマンドを実行する少なくとも１つのプロセッサ、コンピューティング装置上で実行されると特定の動作をコンピューティング装置に実行させるコンピュータ実行可能命令を含む非一時的コンピュータ可読媒体、命令が実行されるとプロセッサが特定の動作を実行する、プロセッサによって実行可能な命令のプログラムを含むプロセッサ及びコンピュータ可読記憶媒体、１つ又は複数の処理装置と、当該１つ又は複数の処理装置によって実行されるように構成されている、特定の動作の命令を含む１つ又は複数のプログラムを格納するメモリとを含むコンピュータシステム、データ処理装置と、データ処理装置によって実行可能な命令を格納し、そのような実行時、データ処理装置に特定の動作を実行させる非一時的コンピュータ可読媒体とを含むシステムの１つ又は複数を含む組み合わせを利用して実施され得る。バッファは、データを格納するのにメモリを用いて、また、パラレルバス又はシリアルバス等の通信チャネル上でデータにアクセスするためにプロセッサを用いて実施され得る。

図４及び図５は、「コンピュータ」を含む、本明細書で論じられる実施形態の１つ又は複数を実現可能なコンピュータ（４００、４１０）の可能な更なる又は代替的な実施形態の模式図である。コンピュータ（４００、４１０）は、限定されないが、マイクロコントローラ、チップ上のコンピュータ、システムオンチップ（ＳｏＣ）、システムオンモジュール（ＳｏＭ）、必要な周辺機器を伴ったプロセッサ、サーバコンピュータ、クライアントコンピュータ、パーソナルコンピュータ、クラウドコンピュータ、ネットワークデバイス、通信デバイス、ハンドヘルドデバイス、ウェアラブルデバイス、及び／又はコンピュータ命令のセットを実行可能な任意の他のコンピュータ形式等の様々な方式で実施され得る。さらに、コンピュータ又はプロセッサへの言及は、コンピュータ命令の１つ又は複数のセットを個々に又は一緒に実行する（異なるロケーションにあり得る）１つ又は複数のコンピュータ及び／又はプロセッサの任意の集合を含む。これは、単数形の「コンピュータ」という用語が、「コンピュータ」に属する機能を一緒に実行する１つ又は複数のコンピュータを暗示することを意図していることを意味している。

コンピュータ４００は、以下の構成要素：プロセッサ４０１、メモリ４０２、コンピュータ可読媒体４０３、ユーザインタフェース４０４、通信インタフェース４０５、及びバス４０６の１つ又は複数を備える。コンピュータ４１０は、以下の構成要素：プロセッサ４１１、メモリ４１２、及び通信インタフェース４１３の１つ又は複数を備える。

様々な実施形態の機能は、ハードウェア、ソフトウェア、ファームウェア、又はそれらの任意の組み合わせで実施され得る。少なくとも部分的にソフトウェアで実施される場合、機能の実施は、コンピュータ可読媒体上に格納又は伝送され、１つ又は複数のプロセッサによって実行される１つ又は複数の命令又はコードを含む、コンピュータプログラムを伴い得る。コンピュータ可読媒体は、データ記憶媒体等の有形媒体に対応するコンピュータ可読記憶媒体、又は、或る場所から別の場所へのコンピュータプログラムの移動を容易にする任意の媒体を含む通信媒体を含んでよい。コンピュータ可読媒体は、記載の実施形態の実施に向けて命令、コード、データ、及び／又はデータ構造を取得するために１つ又は複数のコンピュータによってアクセスできる任意の媒体であってよい。コンピュータプログラム製品は、コンピュータ可読媒体を含んでよい。１つの例において、コンピュータ可読媒体４０３は、以下：ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、光学記憶装置、磁気記憶装置、生物学的記憶装置、フラッシュメモリ、又はコンピュータ可読データを格納できる任意の他の媒体の１つ又は複数を含んでよい。

コンピュータプログラム（プログラム、ソフトウェア、ソフトウェアアプリケーション、スクリプト、プログラムコード、又はコードとしても知られている）は、コンパイル型又はインタプリタ型言語、宣言型又は手続き型言語を含む、任意の形式のプログラミング言語で記述することができる。プログラムは、スタンドアロンプログラムとして、又は、モジュール、構成要素、サブルーチン、オブジェクト、又はコンピューティング環境において使用されるのに好適な別のユニットとしてのものを含む、任意の形態で展開することができる。コンピュータプログラムは、ファイルシステム内のファイルに対応してよく、他のプログラム又はデータを保持するファイルの一部分に格納されてよく、及び／又は、プログラムに専用であり得る１つ又は複数のファイルに格納してよい。コンピュータプログラムは、通信ネットワークによって相互接続され得る１つ又は複数のサイトに配置されている１つ又は複数のコンピュータ上で実行されるように展開されてよい。

コンピュータ可読媒体は、１つ又は複数の命令のセットを格納する単一の媒体及び／又は複数の媒体を含んでよい。様々な実施形態において、コンピュータプログラム及び／又はコンピュータプログラムの部分は、非一時的コンピュータ可読媒体上に格納されてよく、インターネット等の通信ネットワークを介してアップデート及び／又はダウンロードされてよい。本明細書に記載の方法の少なくとも一部は、プロセッサ（４０１、４１１）上で命令を実行することによってコンピュータ（４００、４１０）等のコンピュータ上で実施される「コンピュータ実施方法」である。さらに、これらの命令の少なくともいくつかは、非一時的コンピュータ可読媒体上に格納され得る。

本明細書に開示される方法が特定の順序で実行される特定のステップを参照しながら記載及び図示されているが、これらのステップは、実施形態の教示から逸脱することなく、等価な方法を形成するように組み合わせ、細分化、及び／又は順序変更されてよいことが理解される。したがって、本明細書において別途示されていない限り、ステップの順序及びグループ化は、実施形態の限定ではない。さらに、実施形態の方法及びメカニズムは、明瞭性のために単数形で表現される場合がある。しかしながら、いくつかの実施形態は、別途注記されない限り、方法の複数回の反復又はメカニズムの複数のインスタンス化を含み得る。例えば、１つの実施形態においてプロセッサが開示される場合、実施形態の範囲は、複数のプロセッサの使用も包含することを意図している。明瞭性のために別個の実施形態の文脈で記載された場合のある実施形態の特定の特徴は、単一の実施形態において様々な組み合わせでも提供され得る。逆に、簡潔さのために単一の実施形態の文脈で記載された場合のある実施形態の様々な特徴は、別個に又は任意の好適な部分的組み合わせでも提供され得る。特定の例に関して記載された実施形態は、限定ではなく例として提示されている。

本明細書において、「１つの実施形態」への言及は、言及されている特徴が本発明の少なくとも１つの実施形態に含まれ得ることを意味している。また、本明細書における「１つの実施形態」又は「いくつかの実施形態」への別個の言及は、必ずしも同じ実施形態を指さない。さらに、「１つの実施形態」及び「別の実施形態」への言及は、必ずしも異なる実施形態を指さなくてもよく、時には一実施形態の異なる態様を示すのに使用される用語であり得る。

実施形態は、本明細書に記載される実施形態の特徴の任意の多様な組み合わせ及び／又は統合を含み得る。いくつかの実施形態は、連番の動作を示している場合があるが、これらの実施形態は、並行に及び／又は示されているものとは異なる順序で特定の動作を実行してよい。また、本文書及び／又は図面において繰り返される参照符号及び／又は文字の使用は、簡潔さ及び明瞭性のためのものであり、論じられる様々な実施形態及び／又は構成間の関係を本質的に示すものではない。実施形態は、それらの用途が、明細書、図面又は実施例で設定された方法の動作のステップの順序又はシーケンスの詳細にも装置の実施の詳細にも限定されない。また、図に示されている個々のブロックは、機能的な性質のものであり得、したがって、必ずしも個別のハードウェア要素に対応しなくてよい。

多数の代替形態、変更形態、及び変形形態が当業者には明らかであることは明白である。他の実施形態を利用することができ、実施形態の範囲から逸脱することなく構造の変更を行うことができることが理解される。

Claims

元のバイトストリームから分割された第１のストリーム及び第２のストリームを受信するように構成されている第１の８ｂ１０ｂエンコーダ及び第２の８ｂ１０ｂエンコーダであって、それぞれ第１の８ｂ１０ｂストリーム及び第２の８ｂ１０ｂストリームを出力するように構成されている、第１の８ｂ１０ｂエンコーダ及び第２の８ｂ１０ｂエンコーダと、
前記第１の８ｂ１０ｂストリーム及び前記第２の８ｂ１０ｂストリームの線形結合を実行するように構成されている２ビット結合器と、
前記２ビット結合器から受信される各２ビットの前記線形結合をＰＡＭ４シンボルに変換するように構成されている４レベルパルス振幅変調エンコーダ（ＰＡＭ４エンコーダ）であって、変換されたストリームの前記ＰＡＭ４シンボルは、標準的な８ｂ１０ｂ非ゼロ復帰ストリームのパワースペクトル密度（ＰＳＤ）を維持する、ＰＡＭ４エンコーダと、
を備える、送信器。
前記第１の８ｂ１０ｂエンコーダ及び前記第２の８ｂ１０ｂエンコーダは、それぞれ前記元のバイトストリームの半分のレートを有するビットストリームを出力する、標準的な８ｂ１０ｂエンコーダである、請求項１に記載の送信器。
前記ＰＡＭ４シンボルは、約２５％のエンコーディングオーバヘッドを有する、請求項１又は２に記載の送信器。
前記送信器は、トランシーバに含まれ、前記ＰＡＭ４シンボルの結果として得られるストリームは、前記トランシーバのダウンリンクチャネルとアップリンクチャネルとの間の帯域分離を可能にする、請求項１～３のいずれか一項に記載の送信器。
前記帯域分離は、アップリンク受信器及びダウンリンク受信器の両方においてエコーキャンセルを実施する必要なく、前記トランシーバが前記アップリンクチャネル上で伝送することを可能にする、請求項４に記載の送信器。
前記元のバイトストリームからの前記分割は、前記元のバイトストリームの奇数ビットが前記第１の８ｂ１０ｂエンコーダに送られ、前記元のバイトストリームの偶数ビットが前記第２の８ｂ１０ｂエンコーダに送られるように実行される、請求項１～５のいずれか一項に記載の送信器。
前記元のバイトストリームからの前記分割は、前記元のバイトストリームの連続する２ビットが前記第１の８ｂ１０ｂエンコーダに送られ、前記元のバイトストリームの次の連続する２ビットが前記第２の８ｂ１０ｂエンコーダに送られ、このようにして続けて前記元のバイトストリームを前記第１の８ｂ１０ｂエンコーダと前記第２の８ｂ１０ｂエンコーダとの間でトグルさせるように実行される、請求項１～５のいずれか一項に記載の送信器。
前記元のバイトストリームの連続する４ビットを前記第１の８ｂ１０ｂエンコーダに送り、前記元のバイトストリームの次の連続する４ビットを前記第２の８ｂ１０ｂエンコーダに送り、このようにして続けて前記元のバイトストリームを前記第１の８ｂ１０ｂエンコーダと第２の８ｂ１０ｂエンコーダとの間でトグルさせる、請求項１～５のいずれか一項に記載の送信器。
各２ビットの前記線形結合の前記変換は、対（０，０）を１に変換し、対（０，１）を１／３に変換し、対（１，０）を－１／３に変換し、対（１，１）を－１に変換することを含む、請求項１～８のいずれか一項に記載の送信器。
第１の８ｂ１０ｂエンコーダ及び第２の８ｂ１０ｂエンコーダによってそれぞれ、元のバイトストリームから分割された第１のストリーム及び第２のストリームを受信するとともに第１の８ｂ１０ｂストリーム及び第２の８ｂ１０ｂストリームを出力する段階と、
２ビット結合器によって、前記第１の８ｂ１０ｂストリーム及び前記第２の８ｂ１０ｂストリームの線形結合を実行する段階と、
前記２ビット結合器から受信される各２ビットの前記線形結合をＰＡＭ４シンボルに変換する段階であって、変換されたストリームの前記ＰＡＭ４シンボルは、標準的な８ｂ１０ｂ非ゼロ復帰ストリームのパワースペクトル密度（ＰＳＤ）を維持する、段階と、
を含む、方法。
前記ＰＡＭ４シンボルの結果として得られるストリームは、前記方法を実施するトランシーバのダウンリンクチャネルとアップリンクチャネルとの間の帯域分離を可能にする、請求項１０に記載の方法。
前記元のバイトストリームからの前記分割は、前記元のバイトストリームの奇数ビットが前記第１の８ｂ１０ｂエンコーダに送られ、前記元のバイトストリームの偶数ビットが前記第２の８ｂ１０ｂエンコーダに送られるように実行される、請求項１０又は１１に記載の方法。
前記元のバイトストリームからの前記分割は、前記元のバイトストリームの連続する２ビットが前記第１の８ｂ１０ｂエンコーダに送られ、前記元のバイトストリームの次の連続する２ビットが前記第２の８ｂ１０ｂエンコーダに送られ、このようにして続けて前記元のバイトストリームを前記第１の８ｂ１０ｂエンコーダと前記第２の８ｂ１０ｂエンコーダとの間でトグルさせるように実行される、請求項１０又は１１に記載の方法。
前記元のバイトストリームの連続する４ビットを前記第１の８ｂ１０ｂエンコーダに送り、前記元のバイトストリームの次の連続する４ビットを前記第２の８ｂ１０ｂエンコーダに送り、このようにして続けて前記元のバイトストリームを前記第１の８ｂ１０ｂエンコーダと前記第２の８ｂ１０ｂエンコーダとの間でトグルさせる、請求項１０又は１１に記載の方法。
元のバイトストリームから分割された第１のストリーム、第２のストリーム、及び第３のストリームを受信するように構成されている第１の８ｂ１０ｂエンコーダ、第２の８ｂ１０ｂエンコーダ、及び第３の８ｂ１０ｂエンコーダであって、それぞれ第１の８ｂ１０ｂストリーム、第２の８ｂ１０ｂストリーム、及び第３の８ｂ１０ｂストリームを出力するように構成されている、第１の８ｂ１０ｂエンコーダ、第２の８ｂ１０ｂエンコーダ、及び第３の８ｂ１０ｂエンコーダと、
前記第１の８ｂ１０ｂストリーム、前記第２の８ｂ１０ｂストリーム、及び前記第３の８ｂ１０ｂストリームの線形結合を実行するように構成されている３ビット結合器と、
前記３ビット結合器から受信される各３ビットの前記線形結合をＰＡＭ８シンボルに変換するように構成されている８レベルパルス振幅変調エンコーダ（ＰＡＭ８エンコーダ）と、
を備える、送信器。
変換されたストリームの前記ＰＡＭ８シンボルは、標準的な８ｂ１０ｂ非ゼロ復帰ストリームのパワースペクトル密度（ＰＳＤ）を維持する、請求項１５に記載の送信器。
第１の８ｂ１０ｂエンコーダ、第２の８ｂ１０ｂエンコーダ、及び第３の８ｂ１０ｂエンコーダによって、元のバイトストリームから分割された第１のストリーム、第２のストリーム、及び第３のストリームを受信するとともに、それぞれ第１の８ｂ１０ｂストリーム、第２の８ｂ１０ｂストリーム、及び第３の８ｂ１０ｂストリームを出力する段階と、
３ビット結合器によって、前記第１の８ｂ１０ｂストリーム、前記第２の８ｂ１０ｂストリーム、及び前記第３の８ｂ１０ｂストリームの線形結合を実行する段階と、
８レベルパルス振幅変調エンコーダ（ＰＡＭ８エンコーダ）によって、前記３ビット結合器から受信される各３ビットの前記線形結合をＰＡＭ８シンボルに変換する段階と、
を備える、方法。
変換されたストリームの前記ＰＡＭ８シンボルは、標準的な８ｂ１０ｂ非ゼロ復帰ストリームのパワースペクトル密度（ＰＳＤ）を維持する、請求項１７に記載の方法。