JP7364516B2 - Circuit board and imaging module - Google Patents
Circuit board and imaging module Download PDFInfo
- Publication number
- JP7364516B2 JP7364516B2 JP2020056973A JP2020056973A JP7364516B2 JP 7364516 B2 JP7364516 B2 JP 7364516B2 JP 2020056973 A JP2020056973 A JP 2020056973A JP 2020056973 A JP2020056973 A JP 2020056973A JP 7364516 B2 JP7364516 B2 JP 7364516B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- film
- circuit board
- conductor film
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Studio Devices (AREA)
- Structure Of Printed Boards (AREA)
- Camera Bodies And Camera Details Or Accessories (AREA)
Description
本開示は、回路基板及び撮像モジュールに関する。 The present disclosure relates to a circuit board and an imaging module.
特許文献1には、実装基板と、実装基板に搭載された撮像素子と、実装基板の裏面又は表面側の撮像素子との間に位置するシールド板とを有する撮像素子ユニットが示されている。シールド板により、撮像素子ユニットの近傍にステッピングモータ等の電磁ノイズの発生源が配置されても、電磁ノイズが撮像素子へ伝搬することを軽減できる。
撮像素子は、取付け角度に高い精度が要求される。シールド板を挟んでこのような撮像素子を回路基板に搭載する場合、シールド板の取付け角度にも高い精度が要求される。接着剤等を用いて高い取付け精度でシールド板を回路基板に接合するには、煩雑な工程を要し、製造コストが高騰する。 Image sensors require high precision in mounting angle. When mounting such an image sensor on a circuit board with a shield plate in between, high precision is also required in the mounting angle of the shield plate. Bonding the shield plate to the circuit board using an adhesive or the like with high mounting accuracy requires a complicated process, which increases manufacturing costs.
本開示は、シールド機能を有しかつ低いコストで製造できる回路基板、並びに、このような回路基板を有する撮像モジュールを提供することを目的とする。 The present disclosure aims to provide a circuit board that has a shielding function and can be manufactured at low cost, and an imaging module that includes such a circuit board.
本開示に係る回路基板は、
膜状の配線導体を含むセラミック基板と、
該セラミック基板上に位置する厚膜の導体膜と、を備え、
該導体膜上に撮像素子の搭載される搭載領域を有し、
前記導体膜は、前記配線導体よりも導電率が高く、かつ、前記配線導体よりも厚い。
The circuit board according to the present disclosure includes:
a ceramic substrate including a film-like wiring conductor;
a thick conductor film located on the ceramic substrate;
having a mounting area on the conductor film in which an image sensor is mounted;
The conductor film has higher conductivity than the wiring conductor and is thicker than the wiring conductor.
本開示に係る撮像モジュールは、
上記の回路基板と、
前記搭載部に搭載された撮像素子と、
を備える。
The imaging module according to the present disclosure includes:
The above circuit board,
an image sensor mounted on the mounting section;
Equipped with
本開示によれば、シールド機能を有しかつ低いコストで製造できる回路基板、並びに、このような回路基板を有する撮像モジュールを提供できる。 According to the present disclosure, it is possible to provide a circuit board that has a shielding function and can be manufactured at low cost, and an imaging module that includes such a circuit board.
以下、本開示の実施形態について図面を参照して詳細に説明する。 Embodiments of the present disclosure will be described in detail below with reference to the drawings.
図1は、本開示の実施形態に係る撮像モジュールを示す平面図(A)とB-B線における断面図(B)である。本実施形態の撮像モジュール1は、回路基板100と、回路基板100に搭載された撮像素子200とを備える。撮像素子200は、例えばCCD(Charge Coupled Device)撮像素子、CMOS(Complementary Metal Oxide Semiconductor)撮像素子など、その種類は限定されない。
FIG. 1 is a plan view (A) and a cross-sectional view (B) taken along the line BB, showing an imaging module according to an embodiment of the present disclosure. The
回路基板100は、セラミック基板110と、セラミック基板110上の導体膜150と、導体膜150と撮像素子200との間に介在する樹脂膜160とを含む。回路基板100は、モータモジュール等の高周波の電磁ノイズの発生源の近くに配置されることが想定される。モータモジュールは、電力変換回路から例えばPWM(Pulse Width Modulation)周波数(例えば200kHz以上)の電磁ノイズを発生する。導体膜150は、モータモジュール等から電磁ノイズが伝搬してきたときに、電磁ノイズが撮像素子200に伝わることを抑制する。以下、第1面111に垂直な方向から見て、導体膜150上の撮像素子200と重なる領域を、搭載領域R1と呼ぶ。搭載領域R1は、第1面111に垂直な方向から見たときの撮像素子200と同じ大きさを有する。
セラミック基板110は、絶縁性を有する複数のセラミック層110aが積層された積層体である。セラミック基板110は、導体膜150が位置する第1面111と、第1面111とは反対側の第2面112とを有する。
The
セラミック基板110は、更に、配線導体(ビア導体121、配線導体122、配線電極131、外部電極132)を備える。配線導体は、第1面111に位置し、撮像素子200の端子と電気的に接続される複数の配線電極131と、第2面112に位置し、外部構成と電気的に接続される外部電極132と、セラミック基板110内に位置するビア導体121及び膜状の配線導体122とを含む。配線電極131は、第1面111において撮像素子200の搭載領域R1を投影した領域(第1面111に垂直な方向に投影した領域)から外れた領域に位置する。配線電極131は、例えばボンディングワイヤーwを介して撮像素子200の電極と電気的に接続される。ビア導体121は第1面111に垂直な方向に延在し、配線導体122は第1面111に沿った方向に延在する。ビア導体121及び配線導体122は、第1面111上の配線電極131と第2面112に位置する外部電極132とを電気的に接続する。
The
ビア導体121及び配線導体122は、タングステン、モリブデンなどの金属材料、もしくは、これらの金属の合金材料を導体成分として含み、複数のセラミック層110aと一体的に焼成される。配線電極131及び外部電極132は、タングステン、モリブデンなどの金属材料、もしくは、これらの金属の合金材料を導体成分として含み、複数のセラミック層110aと一体的に焼成されてもよいし、複数のセラミック層110aが焼成された後に、金属ペーストをスクリーン印刷及び焼成した後付けのメタライズ導体により構成されてもよい。
The
導体膜150は、セラミック基板110の第1面111上に位置し、高周波の電磁ノイズを遮蔽する。導体膜150は、第1面111上に位置する。導体膜150上には、搭載領域R1が位置する。導体膜150は、搭載領域R1の全域にかけて位置してもよいし、搭載領域R1の一部を除く領域に位置してもよい。第1面111に垂直な方向から見て、導体膜150は搭載領域R1より大きく、搭載領域R1を内包していてもよく、このような構成により、撮像素子200に裏側斜め(第1面111に対して斜め)から伝搬する電磁ノイズをより抑制できる。さらに、表側から伝搬する電磁ノイズを周囲に離散させやすい。ここでは、撮像素子200の搭載領域R1側(セラミック基板110とは反対側)を表として、導体膜150の表裏を表わしている。
The
導体膜150は、膜状の配線導体122よりも厚く、膜状の配線導体122よりも導電率が高い。導体膜150は、配線電極131及び外部電極132よりも厚く、配線電極131及び外部電極132よりも導電率が高くてもよい。一例として、配線導体122の厚みが5~10μmであるのに対して、導体膜150の厚みは100μm以上である。導体膜150の厚みは300μm以下としてもよい。配線導体122の導電率(室温)はタングステン又はモリブデンの導電率17.5~18.5[×106S/m]とほぼ一致し、導体膜150の導電率(室温)は銅又は銀の導電率59~61.4[×106S/m]とほぼ一致する。このような厚み及び誘電率を有する導体膜150により、周波数が例えば100kHz以上の電磁ノイズを遮蔽できる。
The
導体膜150は、金属ペーストを焼成した厚膜導体である。導体膜150は、金属ペーストを焼成したメタライズ導体あるいは焼成金属と呼んでもよい。導体膜150の材料である金属ペーストは、銅、銀又はこれら両方を導体成分として含み、焼成後の導体膜150は、銅、銀又はこれら両方を主成分として含む。導体膜150が厚膜導体、メタライズ導体及び焼成金属であることは、断面に多くの粒界が含まれることで確認できる。
The
導体膜150は、セラミック基板110の焼成後に、後付けで形成される。導体膜150の成形は、スクリーン印刷により複数回の金属ペーストの印刷を重ねることで所定形状とし、金属ペーストの形状を保ったまま焼成することで実現される。導体膜150の成形は、型を用いた金属ペーストの塗布により実現してもよい。
The
導体膜150の導電率として、上記の高い値を採用するには、銅又は銀などの低融点金属を使用する必要があり、焼成温度の高いセラミック基板110との同時焼成が困難となる。しかし、セラミック基板110の焼成後に、後付けで焼成することで、金属板を接着剤やろう材により接合するよりも、低コストにかつ高い精度でセラミック基板110上に導体膜150を形成できる。さらに、金属板を接着剤により接合するよりも、導体膜150の接合部に高い強度及び高い耐久性(耐熱性)が得られる。
In order to adopt the above-mentioned high value as the electrical conductivity of the
導体膜150は、セラミック基板110と接触するベース層と、ベース層上に位置するメイン層など、複数の層を有する構成であってもよい。ベース層はセラミック基板110に対して高い接合強度が得られる成分(ガラス又は活性金属)を含み、メイン層は金属成分をより多く含んでいてもよい。導体膜150は、全域がセラミック基板110に対して接合強度が得られる成分(ガラス又は活性金属)を含んだ同一の成分から構成されてもよい。
The
樹脂膜160は、導体膜150上に位置する。樹脂膜160は搭載領域R1を投影した領域(第1面111に垂直な方向に投影した領域)の全域にかけて位置してもよいし、上記投影した領域の一部を除く領域に位置してもよい。樹脂膜160は、導体膜150の表面の平行度及び平坦度に生じる誤差を補い、撮像素子200を搭載する搭載面の平行度及び平坦度をより向上させる。樹脂膜160の材料としては、エポキシ系の熱硬化型樹脂を適用できる。樹脂膜160の材料には、磁性体材料(Fe(鉄)、Fe-Si(フェロシリコン)等の粒子)が含まれていてもよい。樹脂膜160は、導体膜150の焼成後に、硬化前の樹脂材料をスクリーン印刷しかつ硬化させることで形成できる。硬化前の樹脂材料は、導体膜150を構成する硬化前の金属ペーストよりも粘性が低くてもよい。樹脂膜160としては、その他、様々な硬化型、並びに、様々な材質の樹脂が採用されてもよい。
The
樹脂膜160は、図1に示すように、導体膜150の外面(撮像素子200が位置する側の上面及び側面)の全域を覆っていてもよい。このような構成により、導体膜150の耐腐蝕性を向上できる。撮像素子200は、樹脂膜160上に搭載される。
As shown in FIG. 1, the
<製造方法>
続いて、回路基板100の製造方法の一例を説明する。セラミック基板110は、例えば酸化アルミニウム質焼結体、又は、窒化アルミニウム質焼結体のセラミック焼結体からなる。セラミック材料として、炭化珪素質焼結体又はムライト質焼結体等が用いられてもよい。セラミック基板110は、酸化アルミニウム質焼結体からなる場合であれば、次のようにして製作することができる。まず、酸化アルミニウム粉末及び焼結助剤成分となる酸化ケイ素等の粉末を主成分とする原料粉末を、有機溶剤、バインダと混練してスラリーとするとともに、このスラリーをドクターブレード法又はリップコータ法等の成形方法でシート状に成形してセラミック層110aとなるセラミックグリーンシート(以下、グリーンシートともいう)を作製する。次に、複数のグリーンシートを積層して積層体を作製する。その後、この積層体を約1300℃~1600℃程度の温度で焼成することによってセラミック基板110を製作することができる。
<Manufacturing method>
Next, an example of a method for manufacturing the
セラミック基板110の配線導体(ビア導体121、配線導体122、配線電極131、外部電極132)は、例えば、タングステン又はモリブデン等の金属材料、もしくは、これらの金属材料の合金材料を、セラミックグリーンシートの焼成と同時に焼結させて、セラミック基板110の表面及び内部にメタライズ導体として形成されている。例えば、焼結性を高めるためあるいはセラミックとの接合強度を高めるために、ガラスやセラミックス等の無機成分を含むものとすることもできる。上記の金属材料又は合金材料として、マンガン等の金属材料、マンガン又は銅等をさらに含む複合材料、もしくは、これらの金属の合金材料が適用されてもよい。
The wiring conductors (via
膜状の配線導体122、配線電極131及び外部電極132は、例えば、タングステンのメタライズ層である場合には、以下のようにして形成することができる。例えば、タングステンの粉末を有機溶剤及び有機バインダと混合して作製した金属ペーストをセラミック層110aとなる上記グリーンシートの所定位置にスクリーン印刷法等の方法で印刷してグリーンシートとともに焼成する方法で形成することができる。また、ビア導体121は、上記の金属ペーストの印刷に先駆けてグリーンシートの所定の位置に貫通孔を設け、上記と同様の金属ペーストをこの貫通孔に充填しておき、グリーンシートとともに焼成する方法で形成することができる。
For example, when the film-
配線電極131及び外部電極132のように露出する導体層の表面には、1~10μm程度のニッケル膜及び0.1~3μm程度の金膜を順に形成して、その表面を保護するとともに、ろう材やはんだ等の接合性を高めることができる。ニッケル膜及び金膜は、電解めっきによるめっき膜あるいは薄膜で形成することができる。
A nickel film of approximately 1 to 10 μm and a gold film of approximately 0.1 to 3 μm are sequentially formed on the surfaces of exposed conductor layers such as the
導体膜150は、銅等の金属材料、もしくは、このような金属材料の合金材料を、セラミックグリーンシートの焼成後に、後付けで焼結したメタライズ導体である。導体膜150は、例えば、銅等の金属粉末を有機溶剤及び有機バインダと混合して作製した金属ペーストをセラミック基板110の第1面111の所定位置にスクリーン印刷法等の方法で複数回印刷して所定の厚み及び所定の形状に成形し、セラミック基板110の焼成温度よりも低い温度で焼成する方法で形成できる。
The
樹脂膜160は、導体膜150の焼成後に、例えばエポキシ系の熱硬化型樹脂をスクリーン印刷法等の方法で所定位置に印刷し、硬化させることで形成できる。硬化前の樹脂は、導体膜150の材料である上記金属ペーストよりも粘性が低く、十分な厚みを設け、水平度を維持して硬化させることで、導体膜150の表面の高い平行度(第1面111に対する平行度)及び高い平坦度を達成できる。例えば、搭載領域R1と重なる範囲における樹脂膜160の厚みは100μm~250μmであってもよく、第1面111を水平にしたときに搭載領域R1と重なる範囲における導体膜150の表面の一番低い点と高い点との差が30μm以下の平坦度を実現できる。上記の搭載領域R1と重なる範囲とは、第1面111に垂直な方向に重なる範囲を意味し、搭載領域R1を投影した領域(第1面111に垂直な方向に投影した領域)と同義である。
The
以上のように、本実施形態の回路基板100及び撮像モジュール1によれば、膜状の配線導体122を有するセラミック基板110と、セラミック基板110上に位置する導体膜150とを有する。そして、導体膜150上に撮像素子200の搭載領域R1が位置する。さらに、導体膜150は、配線導体122よりも厚く、配線導体122よりも導電率が高い。したがって、回路基板100の第2面112側から電磁ノイズが伝搬しても、導体膜150により、電磁ノイズを遮蔽して電子ノイズが撮像素子200に伝搬することを抑制できる。導体膜150の厚みが配線導体122の厚みの3倍以上であることで、電磁ノイズの遮蔽作用をより向上できる。さらに、導体膜150は、厚膜の導体で焼成された金属なので、接着剤やろう材による接合等と比較して、取付け角度の精度を低下させずに低いコストで製造できる。さらに、接着剤による接合等と比較して、導体膜150とセラミック基板110との接合部に高い強度及び高い耐久性(耐熱性)を付与できる。
As described above, the
さらに、本実施形態の回路基板100は、撮像素子である撮像素子200を搭載する基板として適用されている。撮像素子の近傍には、光学部品又は撮像モジュール1を変位させるモータモジュール等の電磁ノイズの発生源が配置されることがあり、電磁ノイズが撮像信号に載ると画質が劣化することがある。そこで、上記の電磁ノイズの遮蔽作用により、撮像信号にノイズが載ること、並びに、ノイズに起因する撮像画像の劣化を抑制できる。
Furthermore, the
さらに、本実施形態の回路基板100及び撮像モジュール1によれば、導体膜150上に位置する樹脂膜160を更に備える。樹脂膜160を有することで、仮に、導体膜150の表面の平行度及び平坦度に誤差が生じても、樹脂膜160により誤差を補って、撮像素子200を搭載する搭載面の平行度及び平坦度をより向上できる。導体膜150の厚みを増すと、導体膜150の表面の平行度及び平坦度に誤差が生じやすくなるが、樹脂膜160により上記誤差を補填できることで、搭載面の平行度及び平坦度を低下させずに、導体膜150を厚く設計できる。さらに、樹脂膜160が磁性体材料を含んでいることで、樹脂膜160においても電磁ノイズの遮蔽作用を得ることができる。
Furthermore, according to the
さらに、本実施形態では、導体膜150がセラミック基板110内の配線導体122と異なる金属材料から構成される。したがって、配線導体122に要求される特性(例えばセラミック基板110との同時焼成可能な特性など)と、導体膜150に要求される特性(高い導電率、厚膜の成形性など)とが異なっても、両方の要求に応じることができる。
Furthermore, in this embodiment, the
本実施形態の撮像モジュール1によれば、上記の作用が奏される回路基板100により、耐ノイズ性能を向上できる。
According to the
(変形例)
図2は、変形例1の回路基板を示す断面図である。図2では撮像素子200を仮想線で示す。変形例1の回路基板100Aは、樹脂膜160Aの形成領域が異なる他は、構造、材質、用途及び製造方法を含め、前述した回路基板100と同様である。変形例1の回路基板100Aは、樹脂膜160Aを導体膜150上に配置し、導体膜150の側面まで覆っていない。このような構成により、樹脂膜160Aの成形がより容易となる。
(Modified example)
FIG. 2 is a sectional view showing a circuit board of
図3は、変形例2の回路基板を示す断面図である。図4は、変形例3の回路基板を示す断面図である。図3及び図4では撮像素子200を仮想線で示す。変形例2と変形例3の回路基板100B、100Cは、導体膜150B、150C及び樹脂膜160B、160Cの形状が異なる他は、構造、材質、用途及び製造方法を含め、前述した回路基板100と同様である。
FIG. 3 is a sectional view showing a circuit board of Modification 2. FIG. FIG. 4 is a sectional view showing a circuit board of Modification 3. In FIGS. 3 and 4, the
図3に示すように、変形例2の導体膜150Bは、第1面111に垂直な方向から見たときの導体膜150Bの縁部よりも中央部の方が、薄い。例えば、導体膜150Bの縁部よりも中央部の方が30μm~70μm薄くてもよい。このような形状は、焼成前の金属ペーストを複数重ねてスクリーン印刷する際の印刷パターンにより形成できる。また、型成形により上記形状の導体膜150Bを形成することもできる。一方、樹脂膜160Bは、導体膜150Bの表面の凹みを相殺するように、第1面111に垂直な方向からみたときの搭載領域R1の縁部よりも中央部の方が厚く、撮像素子200の搭載面は平坦である。
As shown in FIG. 3, the
導体膜150Bの厚さを縁部と中央部とで異ならせることで、導体膜150Bの側面を介して撮像素子200に向かって斜めに伝搬してくる電磁ノイズに対して、導体膜150Bのこの部分の厚みが増すことで、遮蔽作用を向上できる。さらに、導体膜150Bの厚さを縁部と中央部とで異ならせることで、使用する銅の量を必要最小限に抑えることができ、さらに、樹脂膜160Bの形成工程において、硬化前の樹脂材料を導体膜150Bの凹状部に溜めやすく、硬化後の樹脂膜160Bの表面を平坦にしやすいという効果が奏される。
By making the thickness of the
図4に示すように、変形例3の導体膜150Cは、撮像素子200側の面に複数の凹凸Dを有する。凹凸Dは、筋状の凹凸であってもよいし、ドット状の凹凸であってもよい。第1面111に垂直な方向を高さ方向としたとき、凹凸Dの底から上端までの高さは15μm~50μmであってもよい。樹脂膜160Cは、導体膜150Cの凹凸Dを覆って、平坦な撮像素子200の搭載面を有する。導体膜150Cの凹凸Dは、焼成前の金属ペーストをメッシュ状にスクリーン印刷することで形成できる。
As shown in FIG. 4, the
導体膜150Cの表面に複数の凹凸Dを有することで、平板状の導体では遮蔽できない電磁ノイズに対して遮蔽作用を得ることができる。さらに、複数の凹凸Dにより、樹脂膜160Cの形成時に硬化前の樹脂が横方向(第1面111に沿った方向)に流れることを抑制し、樹脂膜160Cの成形が容易になる。また、複数の凹凸Dにより、導体膜150Cと樹脂膜160Cの接合強度が上がるという効果が奏される。
By having a plurality of irregularities D on the surface of the
図5は、変形例4の回路基板を示す断面図である。図5では撮像素子200及びボンディングワイヤーwを仮想線で示す。変形例5の回路基板100Dは、セラミック基板110が第1面111に凹部Fを有し、凹部F内に導体膜150と樹脂膜160とが位置する。その他の、構造、材質、用途及び製造方法は、前述した回路基板100と同様である。配線電極131は、凹部Fの開口よりも外に位置してもよい。このような構成によれば、凹部Fにより導体膜150及び樹脂膜160による厚みの増加分を吸収し、撮像モジュール1の厚みを削減できる。また、配線電極131と撮像素子200との高低差が縮小され、ワイヤーボンディング作業が容易となる。なお、凹部Fの無い前述の回路基板100、100A~100Cは、導体膜150及び樹脂膜160を形成する際にスクリーン印刷しやすいという利点を有する。
FIG. 5 is a cross-sectional view showing a circuit board of modification 4. In FIG. 5, the
以上、本開示の実施形態について説明した。しかし、本発明は上記実施形態に限られるものでない。例えば、上記実施形態では、樹脂膜160を有する回路基板を示したが、樹脂膜160は省略されてもよい。その他、実施形態で示した細部は、発明の趣旨を逸脱しない範囲で適宜変更可能である。
The embodiments of the present disclosure have been described above. However, the present invention is not limited to the above embodiments. For example, in the above embodiment, a circuit board having the
1 撮像モジュール
100、100A~100D 回路基板
110 セラミック基板
110a セラミック層
111 第1面
112 第2面
121 ビア導体
122 配線導体
131 配線電極
132 外部電極
150、150B、150C 導体膜
160、160A、160B、160C 樹脂膜
200 撮像素子
D 凹凸
F 凹部
R1 搭載領域
w ボンディングワイヤー
1
Claims (8)
該セラミック基板上に位置する厚膜の導体膜と、を備え、
該導体膜上に撮像素子の搭載される搭載領域を有し、
前記導体膜は、前記配線導体よりも導電率が高く、かつ、前記配線導体よりも厚い、回路基板。 a ceramic substrate including a film-like wiring conductor;
a thick conductor film located on the ceramic substrate;
having a mounting area on the conductor film in which an image sensor is mounted;
The circuit board, wherein the conductor film has higher conductivity than the wiring conductor and is thicker than the wiring conductor.
更に備える、
請求項1記載の回路基板。 A resin film located on the mounting area of the conductor film,
Further prepare,
The circuit board according to claim 1.
請求項2記載の回路基板。 The resin film contains a magnetic material.
The circuit board according to claim 2.
請求項1から請求項3のいずれか一項に記載の回路基板。 The thickness of the conductor film is three times or more the thickness of the wiring conductor,
The circuit board according to any one of claims 1 to 3.
請求項1から請求項4のいずれか一項に記載の回路基板。 The conductor film has a thickness smaller at the center than at the edges.
The circuit board according to any one of claims 1 to 4.
請求項1から請求項5のいずれか一項に記載の回路基板。 The conductor film has a plurality of unevenness in the thickness direction,
The circuit board according to any one of claims 1 to 5.
請求項1から請求項6のいずれか一項に記載の回路基板。 The conductor film is made of a metal material different from the wiring conductor,
The circuit board according to any one of claims 1 to 6.
前記搭載領域に搭載された撮像素子と、
を備える撮像モジュール。 The circuit board according to any one of claims 1 to 7,
an image sensor mounted in the mounting area;
An imaging module comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020056973A JP7364516B2 (en) | 2020-03-27 | 2020-03-27 | Circuit board and imaging module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020056973A JP7364516B2 (en) | 2020-03-27 | 2020-03-27 | Circuit board and imaging module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021158531A JP2021158531A (en) | 2021-10-07 |
JP7364516B2 true JP7364516B2 (en) | 2023-10-18 |
Family
ID=77918840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020056973A Active JP7364516B2 (en) | 2020-03-27 | 2020-03-27 | Circuit board and imaging module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7364516B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008235551A (en) | 2007-03-20 | 2008-10-02 | Kyocera Corp | Circuit board and electronic device using the same |
CN205792909U (en) | 2016-05-27 | 2016-12-07 | 鸿富锦精密工业(深圳)有限公司 | Camera module |
-
2020
- 2020-03-27 JP JP2020056973A patent/JP7364516B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008235551A (en) | 2007-03-20 | 2008-10-02 | Kyocera Corp | Circuit board and electronic device using the same |
CN205792909U (en) | 2016-05-27 | 2016-12-07 | 鸿富锦精密工业(深圳)有限公司 | Camera module |
Also Published As
Publication number | Publication date |
---|---|
JP2021158531A (en) | 2021-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9276023B2 (en) | Image pickup element housing package, and image pickup device | |
US20060043562A1 (en) | Circuit device and manufacture method for circuit device | |
KR101943895B1 (en) | Packages for electronic component storage, electronic devices and electronic modules | |
JP6732932B2 (en) | Base for mounting image pickup element, image pickup device, and image pickup module | |
KR101814546B1 (en) | Substrate for mounting electronic element, and electronic device | |
US10573591B2 (en) | Electronic component mounting board, electronic device, and electronic module | |
JP2018073905A (en) | Electronic component mounting board, electronic device and electronic module | |
JP2023091083A (en) | Substrate for mounting electronic element, electronic device, and electronic module | |
US20150123515A1 (en) | Crystal unit | |
JP7364516B2 (en) | Circuit board and imaging module | |
JP6046421B2 (en) | Wiring board and electronic device | |
JP6652367B2 (en) | Electronic component storage package, electronic device and electronic module | |
JP6193753B2 (en) | Imaging device mounting substrate and imaging device | |
US10681831B2 (en) | Electronic component mounting board, electronic device, and electronic module | |
JP2007150034A (en) | Insulating base and electronic device equipped therewith | |
JP6483526B2 (en) | Electronic device substrate | |
JP2004254037A (en) | Imaging apparatus | |
JP6166094B2 (en) | Wiring board and electronic device | |
JPWO2019017441A1 (en) | Electronic component storage package, electronic device and electronic module | |
JP4328197B2 (en) | Electronic component storage package and electronic device | |
JP4986500B2 (en) | Laminated substrate, electronic device and manufacturing method thereof. | |
US20220270958A1 (en) | Electronic element mounting substrate, electronic device, electronic module, and method for manufacturing electronic element mounting substrate | |
WO2020158808A1 (en) | Substrate for mounting electronic component, and electronic device | |
JP6693754B2 (en) | Imaging element mounting substrate and imaging device | |
CN116745901A (en) | Substrate for mounting electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221024 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231005 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7364516 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |