JP7361089B2 - コンピューティングシステムにおけるアンチエイリアシング動作の実行 - Google Patents

コンピューティングシステムにおけるアンチエイリアシング動作の実行 Download PDF

Info

Publication number
JP7361089B2
JP7361089B2 JP2021199106A JP2021199106A JP7361089B2 JP 7361089 B2 JP7361089 B2 JP 7361089B2 JP 2021199106 A JP2021199106 A JP 2021199106A JP 2021199106 A JP2021199106 A JP 2021199106A JP 7361089 B2 JP7361089 B2 JP 7361089B2
Authority
JP
Japan
Prior art keywords
pixel
image
sub
sampling
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021199106A
Other languages
English (en)
Other versions
JP2022031880A (ja
Inventor
ファインスタイン エフゲニー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2022031880A publication Critical patent/JP2022031880A/ja
Application granted granted Critical
Publication of JP7361089B2 publication Critical patent/JP7361089B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G06T5/70
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/003D [Three Dimensional] image rendering
    • G06T15/50Lighting effects
    • G06T15/503Blending, e.g. for anti-aliasing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/60Memory management
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T11/002D [Two Dimensional] image generation
    • G06T11/40Filling a planar surface by adding surface attributes, e.g. colour or texture
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/003D [Three Dimensional] image rendering
    • G06T15/005General purpose rendering architectures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T19/00Manipulating 3D models or images for computer graphics
    • G06T19/20Editing of 3D images, e.g. changing shapes or colours, aligning objects or positioning parts
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2200/00Indexing scheme for image data processing or generation, in general
    • G06T2200/12Indexing scheme for image data processing or generation, in general involving antialiasing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2219/00Indexing scheme for manipulating 3D models or images for computer graphics
    • G06T2219/20Indexing scheme for editing of 3D models
    • G06T2219/2004Aligning objects, relative positioning of parts
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2219/00Indexing scheme for manipulating 3D models or images for computer graphics
    • G06T2219/20Indexing scheme for editing of 3D models
    • G06T2219/2016Rotation, translation, scaling

Description

(関連出願の相互参照)
本願は、2016年1月18日に出願された、発明者がEvgene Fainstainである「Advanced Multisampling Techniques For Realtime 3D Graphics」と題する米国仮特許出願第62/279,889号の優先権の利益を主張するものであり、本明細書に十分且つ完全に記載されているかのように、その全体が参照により本明細書に援用される。
3次元(3D)レンダリングは、計算集約型プロセスであり、現実的(すなわち、映画的)な高品質のリアルタイムレンダリングを生成するために、相当量の計算能力を必要とする。3Dハードウェア製造業者は、レンダリングタスクを実行するために、処理能力がより高いデバイス(例えば、グラフィックス処理ユニット(GPU))を継続的に製造する。GPUは、グラフィックス処理タスクを実行するように構成された複雑な集積回路である。例えば、GPUは、ビデオゲームアプリケーション等のエンドユーザアプリケーションに必要なグラフィックス処理タスクを実行することができる。GPUは、ディスクリートデバイスであってもよく、中央処理装置(CPU)等の別のプロセッサと同じデバイス内に含まれてもよい。
残念なことに、現代のリアルタイム3Dレンダリングハードウェアは、物理世界をリアルタイムに適切にシミュレーションするほど処理能力が高くない。例えば、レイトレーシング等のアルゴリズムは計算コストが高すぎて、リアルタイムで実装することが困難である。したがって、画像が全体的に物理的に正確ではないが実際に十分に見える画像を生成するために、様々な効率改善技術が用いられる。3D生成画像の共通の問題は、固有の「ジッパー」効果(すなわち、「ジャギー」又は「エイリアシング」)である。これまで、レンダリングされた画像に対するこれらのエイリアシング効果を最小にするために開発された技術は、効果が無く、及び/又は、計算コストが高すぎる。
アンチエイリアシングに関連する動作を実行するシステム及び方法の様々な実施形態が考えられる。一実施形態では、少なくとも1つのメモリとプロセッサとを備えるシステムが考えられる。プロセッサは、メモリに記憶された第1画像に対してアンチエイリアシング解像動作(resolve operation)を実行する要求を検出するように構成されている。第1画像は、ピクセル当たり複数のサブピクセルサンプルを含み、第1寸法セットを有する。プロセッサは、要求を検出したことに応じて、第1画像の寸法を拡張して、ピクセル当たり単一のサンプルを含む第2画像であって、第1寸法セットより大きい第2寸法セットを有する第2画像を生成し、第2画像に対して後処理アンチエイリアシングを実行して、第2寸法セットを有する第3画像を生成し、第3画像の寸法を縮小して第4画像を生成するように構成されている。ここで、第4画像は、アンチエイリアシング解像動作の結果である。様々な実施形態では、後処理アンチエイリアシングを実行することは、平均化の前に実行され、周囲のピクセルの値に基づいてピクセルをフィルタリングすることを含む。様々な実施形態において、第1画像の寸法を拡張することは、第1画像のサブピクセルを第2画像の通常の(regular)ピクセルに変換することを含む。さらに、いくつかの実施形態では、第2画像は、第1画像を拡張して回転させることによって生成される。いくつかの実施形態では、プロセッサは、第1画像を回転させて、サブピクセルを第2画像内の垂直及び水平グリッドパターンに整列させるように構成されている。さらなる実施形態では、複数の三角形部分を第1画像から第2画像内の新たな位置に再配置し、第1画像の残りの部分を、再配置された複数の三角形部分の間の第2画像内の新たな位置に再配置するプロセッサを含む。また、上記の機能を実行する方法も考えられる。
また、メモリと複数の実行ユニットとを備えるプロセッサが考えられる。かかる実施形態では、プロセッサは、回転グリッドに基づいて、レンダリングされる画像のピクセル毎に複数のサブピクセルサンプリング座標を生成することであって、回転量は回転グリッドに対して指定される、ことと、複数の実行ユニットによってレンダリングされる画像の各ピクセル内の複数のサブピクセルサンプリング座標によって示されるサブピクセル位置をサンプリングすることと、サブピクセル位置の値をメモリに記憶することと、を行うように構成されている。いくつかの実施形態では、複数のサブピクセルサンプリング座標を生成する場合に、プロセッサは、画像の所定の位置を斜めに通過する第1セットの平行線に対応する位置を計算することと、第1セットの平行線に垂直な第2セットの平行線に対応する位置を計算することと、を行うように構成されている。ここで、第1セット及び第2セットの平行線は、回転グリッドを形成する。また、様々な実施形態では、プロセッサは、回転グリッドをシフトして、第1セット及び第2セットの平行線の頂点が、対応する各ピクセルの中心にある重心を有するようにすることと、複数のサブピクセルサンプリング座標を、画像のピクセル内の第1セット及び第2セットの平行線の頂点の位置と一致するように指定することと、を行うように構成されている。様々な実施形態では、所定の位置は、ピクセルの角部又はピクセルの中心の何れかである。さらに、様々な実施形態では、上記の1つ以上を実行することによって、以下の条件、すなわち、サブピクセルサンプリング座標が水平方向及び垂直方向に間隔をおいて規則的に配置されること、ピクセル当たり1つのサブピクセルサンプリング位置のみが、画像を横断する所定の水平線又は垂直線上に存在することと、第1セットの平行線の各線の傾きが、2つの互いに素な数の比に等しいことと、のうち1つ以上を満たすことが保証される実施形態が考えられる。また、上記の機能を実行する方法も考えられる。
本明細書に記載された方法及びメカニズムの利点は、添付の図面と併せて以下の説明を参照することによって、より良く理解されるであろう。
コンピューティングシステムの一実施形態のブロック図である。 グラフィックス処理パイプラインの一実施形態のブロック図である。 一実施形態によるサブピクセルサンプリングパターンを示す図である。 一実施形態による5×MSAAサンプリングパターンを示す図である。 一実施形態による10×MSAAサブピクセルサンプリングパターンを示す図である。 一実施形態による13×MSAAサブピクセルサンプリングパターンを示す図である。 一実施形態による17×MSAAサブピクセルサンプリングパターンを示す図である。 一実施形態による、元のピクセル当たり8つのサブピクセルサンプリングポイントを有するサンプリングパターンを示す図である。 様々な実施形態によるピクセル共有パターンを示す図である。 ハイブリッドアンチエイリアシングスキームの一実施形態を示す図である。 ハイブリッドアンチエイリアシングスキームの別の実施形態を示す図である。 拡張された画像のサイズを縮小する技術を示す図である。 ハイブリッドアンチエイリアシング解像動作を実行する方法の一実施形態を示す一般化されたフロー図である。 画像を拡張して回転させる場合に画像部分を再配置する方法の一実施形態を示す一般化されたフロー図である。 画像を拡張して回転させる場合に画像部分を再配置する方法の別の実施形態を示す一般化されたフロー図である。 画像のサブピクセル位置をサンプリングする方法の一実施形態を示す一般化されたフロー図である。 レンダリングされる画像のピクセル毎に複数のサブピクセルサンプリング座標を生成する方法の一実施形態を示す一般化されたフロー図である。 サブピクセルサンプリング座標を生成する方法の一実施形態を示す一般化されたフロー図である。 アンチエイリアシング動作を実行する方法の一実施形態を示す一般化されたフロー図である。 サンプリンググリッドを生成する方法の一実施形態を示す一般化されたフロー図である。
以下の説明では、本明細書で示される方法及びメカニズムの完全な理解を提供するために、多くの特定の詳細が示されている。しかしながら、当業者であれば、これらの具体的な詳細無しに様々な実施形態を実施可能であることを認識するであろう。いくつかの実施例では、周知の構造、コンポーネント、信号、コンピュータプログラム命令及び技術は、本明細書に記載のアプローチを不明瞭にすることを避けるために、詳細に示されていない。説明を簡単且つ明瞭にするために、図面に示される要素が必ずしも原寸大で描写されていないことを理解されたい。例えば、いくつかの要素の寸法は、他の要素と比較して誇張されていてもよい。
ハイブリッドアンチエイリアシング動作をプロセッサ上で実行するための様々なシステム、装置、方法及びコンピュータ可読媒体が開示される。一実施形態では、プロセッサは、少なくとも1つのメモリと、複数の実行ユニットと、を含む。一実施形態では、プロセッサはGPUである。他の実施形態では、プロセッサは、様々な他のタイプのプロセッサ(例えば、デジタル信号プロセッサ(DSP)、フィールドプログラマブルゲートアレイ(FPGA)、特定用途向け集積回路(ASIC)、マルチコアプロセッサ等)の何れかである。プロセッサは、メモリに記憶された第1画像に対してアンチエイリアシング解像動作を実行する要求を検出する。プロセッサは、この要求を検出したことに応じて、第1画像の寸法を拡張して第2画像を生成し、第2画像を後処理アンチエイリアシングフィルタでフィルタリングして第3画像を生成し、第3画像の平均化を実行して第4画像を生成する。ここで、第4画像は、アンチエイリアシング動作の結果である。第1画像の寸法を拡張することは、第1画像のサブピクセルを、第2画像の通常のピクセルに変換することを含む。また、プロセッサは、第1画像を回転させて、サブピクセルを、第2画像内の垂直及び水平グリッドパターンに整列させることができる。
一実施形態では、プロセッサは、第2画像の未使用領域を記憶及び/又は処理するメモリオーバヘッドを低減するように、複数の三角形部分を第1画像から第2画像内の新たな位置に再配置する。ここで、未使用領域は、第1画像を回転させた結果として生成される。また、プロセッサは、第1画像の残りの部分を、再配置された複数の三角形部分の間の第2画像内の新たな位置に再配置する。一実施形態では、プロセッサは、第1画像の第1三角形部分を第2画像の右側に移動させる。また、プロセッサは、第1画像の第2三角形部分を第2画像の左側に移動させる。さらに、プロセッサは、第1画像の第3部分を、第2画像内の第1三角形部分と第2三角形部分との間に移動させる。
図1を参照すると、コンピューティングシステム100の一実施形態のブロック図が示されている。一実施形態では、コンピューティングシステム100は、メモリ150に接続されたシステムオンチップ(SoC)105を含む。SoC105は、集積回路(IC)と呼ぶこともできる。一実施形態では、SoC105は、処理ユニット115A~Nと、入出力(I/O)インタフェース110と、共有キャッシュ120A~Bと、ファブリック125と、グラフィックス処理ユニット(GPU)130と、メモリコントローラ140と、を含む。また、SoC105は、図を不明瞭にするのを避けるために、図1に示されていない他のコンポーネントを含むこともできる。処理ユニット115A~Nは、任意の数及びタイプの処理ユニットを表している。一実施形態では、処理ユニット115A~Nは、中央処理装置(CPU)コアである。別の実施形態では、1つ以上の処理ユニット115A~Nは、他のタイプの処理ユニット(例えば、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)、デジタル信号プロセッサ(DSP)等)である。処理ユニット115A~Nは、共有キャッシュ120A~Bと、ファブリック125と、に接続されている。
一実施形態では、処理ユニット115A~Nは、特定の命令セットアーキテクチャ(ISA)の命令を実行するように構成されている。各処理ユニット115A~Nは、1つ以上の実行ユニットと、キャッシュメモリと、スケジューラと、分岐予測回路と、等を含む。一実施形態では、処理ユニット115A~Nは、オペレーティングシステム等のシステム100の主制御ソフトウェアを実行するように構成されている。一般に、使用中に処理ユニット115A~Nによって実行されるソフトウェアは、システム100の所望の機能を実現するために、システム100の他のコンポーネントを制御することができる。また、処理ユニット115A~Nは、アプリケーションプログラム等の他のソフトウェアを実行することができる。
GPU130は、少なくともサブピクセル座標テーブル135と、グラフィックス又は汎用処理に使用される任意の数及びタイプのコンピュートユニットを表すコンピュートユニット145A~Nと、を含む。サブピクセル座標テーブル135は、GPU130によってレンダリングされる画像のピクセル内のサブピクセルサンプリング位置の座標を記憶するプログラム可能なテーブルである。「サブピクセルサンプリング位置」という用語は、レンダリングされる画像の所定のピクセル内のパラメータ(例えば、色、深度、ステンシル、透明度等)の値をサンプリングするための複数の位置として定義されていることに留意されたい。「サブピクセルサンプリング位置」という用語は、レンダリングされる画像の各ピクセル内に複数のサンプリング位置が存在することを示している。様々な異なるタイプのサブピクセルサンプリングパターンの何れかを、異なる実施形態で利用することができる。サブピクセルサンプリングパターンは、所定の画像を処理する場合にピクセル内の何れの位置がサンプリングされるのかを指定するために、サブピクセル座標テーブル135内に生成され、プログラミングされる。
コンピュートユニット145A~Nは、「シェーダアレイ」、「シェーダエンジン」、「シェーダユニット」、「単一命令多重データ(SIMD)ユニット」又は「SIMDコア」と呼ぶこともできる。各コンピュートユニット145A~Nは、複数の実行ユニットを含む。GPU130は、共有キャッシュ120A~Bと、ファブリック125と、に接続されている。一実施形態では、GPU130は、グラフィックスパイプライン操作(例えば、描画コマンド、ピクセル操作、幾何学的計算、及び、画像をディスプレイにレンダリングするための他の操作等)を実行するように構成されている。別の実施形態では、GPU130は、グラフィックスに無関係な操作を実行するように構成されている。さらなる実施形態では、GPU130は、グラフィックス操作及び非グラフィックス関連操作の両方を実行するように構成されている。
一実施形態では、GPU130は、第1画像に対してアンチエイリアシング解像動作を実行する要求を検出するように構成されている。一実施形態では、「解像動作」という用語は、サブピクセルがサンプリングされた表面を、ピクセル当たり1つのサンプルを有する表面に変換すること、として定義されている。GPU130は、この要求を検出したことに応じて、第1画像の寸法を拡張して第2画像を生成し、第2画像を後処理アンチエイリアシングフィルタでフィルタリングして第3画像を生成し、第3画像の平均化を実行して第4画像を生成する。ここで、第4画像は、アンチエイリアシング動作の結果である。第1画像の寸法を拡張することは、第1画像のサブピクセルを、第2画像の通常のピクセルに変換することを含む。また、GPU130は、第1画像を回転させて、サブピクセルを、第2画像内の垂直及び水平グリッドパターンに整列させることもできる。
I/Oインタフェース110は、ファブリック125に接続されており、任意の数及びタイプのインタフェース(例えば、ペリフェラルコンポーネントインターコネクト(PCI)バス、PCI拡張(PCI‐X)、PCIE(PCIエクスプレス)バス、ギガビットイーサネット(登録商標)(GBE)バス、ユニバーサルシリアルバス(USB)等)を表している。様々なタイプの周辺機器を、I/Oインタフェース110に接続することができる。かかる周辺機器には、ディスプレイ、キーボード、マウス、プリンタ、スキャナ、ジョイスティック若しくは他のタイプのゲームコントローラ、メディア記録デバイス、外部ストレージデバイス、ネットワークインタフェースカード等が含まれるが、これらに限定されない。
SoC105は、1つ以上のメモリモジュールを含むメモリ150に接続されている。各メモリモジュールは、メモリモジュールに搭載された1つ以上のメモリデバイスを含む。いくつかの実施形態では、メモリ150は、マザーボードに搭載された1つ以上のメモリデバイス、又は、SoC105が搭載された他のキャリアに搭載された1つ以上のメモリデバイスを含む。一実施形態では、メモリ150は、動作中にSoC105と共に用いられるランダムアクセスメモリ(RAM)を実装するために使用される。実装されるRAMは、スタティックRAM(SRAM)、ダイナミックRAM(DRAM)、抵抗変化メモリ(ReRAM)、相変化RAM(PCRAM)、又は、任意の他の揮発性若しくは不揮発性RAMであってもよい。メモリ150を実装するために使用されるDRAMのタイプは、ダブルデータレート(DDR)DRAM、DDR2 DRAM、DDR3 DRAM等を含むが、これらに限定されない。図1には明示されていないが、SoC105は、処理ユニット115A~N及び/又はコンピュートユニット145A~Nの内部にある1つ以上のキャッシュメモリを含むこともできる。いくつかの実施形態では、SoC105は、処理ユニット115A~N及びコンピュートユニット145A~Nによって利用される共有キャッシュ120A~Bを含む。一実施形態では、キャッシュ120A~Bは、キャッシュコントローラを含むキャッシュサブシステムの一部である。
ここで、様々な構造の次に表示された「N」という文字は、その構造(例えば、任意の数の処理ユニット115A~N)の要素を含む任意の数の要素を包括的に示すのを意味することに留意されたい。また、「N」という文字(例えば、処理ユニット115A~N及びコンピュートユニット145A~N)を使用する図1内の異なる符号は、異なる要素が等しい数で提供されるのを示すことを意図していない(例えば、処理ユニット115A~Nの数は、コンピュートユニット145A~Nの数と異なっていてもよい)。
様々な実施形態では、コンピューティングシステム100は、コンピュータ、ラップトップ、モバイルデバイス、サーバ、又は、様々な他のタイプのコンピューティングシステム若しくはデバイスであってもよい。コンピューティングシステム100及び/又はSoC105のコンポーネントの数は、実施形態毎に異なり得ることに留意されたい。図1に示された数より多い又は少ない各コンポーネント/サブコンポーネントが存在し得る。例えば、別の実施形態では、SoC105は、複数のメモリに接続された複数のメモリコントローラを含むことができる。コンピューティングシステム100及び/又はSoC105は、図1に示されていない他のコンポーネントを含むことができることにも留意されたい。さらに、他の実施形態では、コンピューティングシステム100及びSoC105を、図1に示されている以外の方法で構成することができる。
図2を参照すると、グラフィックス処理パイプライン200の一実施形態のブロック図が示されている。一実施形態では、グラフィックス処理パイプライン200は、GPU130(図1)によって実装されている。他の実施形態では、グラフィックス処理パイプライン200を、他のタイプの処理ハードウェア(例えば、FPGA、ASIC、DSP、マルチコアプロセッサ等)を使用して実装することができる。一般に、グラフィック処理パイプライン200は、ソフトウェア及び/又はハードウェアの任意の適切な組み合わせを使用して実装され得る。パイプラインアーキテクチャは、動作を複数のステージに分割し、各ステージの出力が後続のパイプラインステージの入力として供給されることによって、長いレイテンシの動作をより効率的に実行することができる。パイプライン200内のシェーダユニット205A~Nは、頂点シェーダ、ジオメトリシェーダ、フラグメントシェーダ、ピクセルシェーダ、及び/又は、キャッシュ/メモリ210に接続された1つ以上の他のシェーダを含むことができる。キャッシュ/メモリ210は、任意のタイプ及び数のキャッシュ又はメモリデバイスを表している。パイプライン200に示されているシェーダユニット205A~Nのうち1つ以上のシェーダユニットは、以下に詳細に説明するハイブリッドアンチエイリアシング解像動作を実行するように構成されている。このシェーダユニットは、画像、テクスチャ又は他の入力ピクセルデータを受信し、画像に対してハイブリッドアンチエイリアシング解像動作を実行し、アンチエイリアシングされた画像を出力として生成する。実施形態に応じて、アンチエイリアシングされた画像は、ディスプレイに送られてもよいし、メモリに書き戻されてもよいし、1つ以上の追加のシェーダユニットによって処理されてもよい。
図3を参照すると、サブピクセルサンプリングパターンの一実施形態の図が示されている。ダイアグラム305は、図3の最上部に示されており、ピクセルの境界を示す水平線及び垂直線を含む4×4ピクセルの正方形のグリッドを有している。グリッド内の各正方形は、ソース画像のピクセルを表している。一実施形態では、サブピクセルサンプリングパターンは、ピクセルの角部を通過して2×1の傾きを有する第1セットの線を描画することによって生成される。2×1の傾きを有する第1セットの線は、幅が2ピクセルで高さが1ピクセルの矩形の対角線に平行であることに留意されたい。本明細書で使用される場合、「2×1の傾き」という用語は、従来の数学的定義による-1/2の傾きに対応する。概して、第1セットの線がN×Mの傾きを有すると記載された場合には、これらの線の傾きの従来的な定義は、-M/Nとなる。次に、第2セットの線が第1セットの線に対して垂直に描画され、第1セット及び第2セットの線は、4×4ピクセルの正方形のグリッドの上方に回転グリッドを形成する。サブピクセルサンプリング位置は、回転グリッドの第1セット及び第2セットの線の頂点(すなわち、交点)と一致するように選択される。ここでは、サンプリングパターンを生成するために線を「描画」することについて説明しているが、サブピクセルサンプリングパターンを生成するために、回転グリッドの第1セット及び第2セットの平行線を実際に描画する必要がないことに留意されたい。むしろ、サブピクセルサンプリングパターンを生成するために、これらの線を数学的に決定する(例えば、これらの線の方程式を計算する)ことができる。
次に、一実施形態では、ダイアグラム310に示すように、元のピクセル毎のサブピクセルサンプリング位置の重心が元のピクセルの中心となるように、回転グリッドをシフトする。例えば、一実施形態では、(X+X+…X)/N(Nは、サブピクセルのサンプル数)の値がx座標についての元のピクセルの中心に等しくなるように、及び、サブピクセルのY座標についても同様の式を使用して、グリッドをシフトさせる。元のピクセル毎のサブピクセルサンプリング位置の重心が元のピクセルの中心となるように回転グリッドをシフトするステップは、他の実施形態では省略可能であることに留意されたい。サブピクセルサンプリング位置は、第1セット及び第2セットの線の交点における円によってダイアグラム310内に示されている。別の実施形態では、サブピクセルサンプリングパターンは、元のピクセルの中心を通る回転した通常のサンプリンググリッドを描画し、次に任意にシフトすることによって生成される。グリッドがピクセルの中心を通って描画される場合、1つのサブピクセルサンプルがピクセルの中心に存在し、サブピクセルサンプルの重心がピクセルの中心に存在し、サブピクセルサンプリングパターンは、ピクセルの中心の周りで対称である。例えば、ピクセルの中心が座標(0,0)を有する場合、座標(a,b)のサブピクセルサンプルについては、座標(-a,-b)に別のサブピクセルサンプルが存在する。単一のピクセルについてのサブピクセルサンプリング位置を、ダイアグラム315に示す。
一実施形態では、ダイアグラム310に示すサブピクセルサンプリングパターンを使用して、下方に存在する画像のサブピクセルサンプリング座標を生成する。次に、これらの座標を使用して、プロセッサ(例えば、GPU)によってレンダリングされる画像内の何れのサブピクセル位置をサンプリングするかを決定する。一実施形態では、座標は、デカルト座標系に従って生成され、各サンプリング点は、一対の数値座標によって特定される。一実施形態では、数値座標は、浮動小数点(例えば、単精度浮動小数点、倍精度浮動小数点)値として記憶される。他の実施形態では、数値座標は、他のタイプの表現(例えば、固定小数点、整数)を使用して記憶される。
単一のピクセル内の複数の別個の位置をサンプリングする技術は、「サブピクセルサンプリング」又は「マルチサンプリングアンチエイリアシング」(MSAA)と呼ぶことができる。場合によっては、単一のピクセル内の複数の別個の位置をサンプリングすることを「サブサンプリング」と呼ぶことができる。この文脈における「サブサンプリング」は、信号処理技術を説明するために「サブサンプリング」という用語が使用される場合とは異なる意味を有することを理解されたい。信号処理の分野では、「サブサンプリング」という用語は、信号のサンプリングレートを低減することとして定義されている。本開示における「サブピクセルサンプリング」という用語は、混乱を避けるために、単一のピクセル内の複数の別個の位置をサンプリングすることを説明するために使用される。
例えば、ダイアグラム315に示すパターンは、5×MSAAサンプリングパターンと呼ぶことができる。このパターンは、元のピクセルの正方形のグリッドを通って描画された第1セットの線の各線が垂直ピクセル毎に2つの水平ピクセルを横断するように、2×1の傾きを有する第1セットの線を描画することによって構成されている。次に、線の交点がサブピクセルサンプリング位置を決定するように、第2セットの線が第1セットの線に対して垂直に描画され、結果として、ピクセル当たり2^2+1^2=5のサブピクセルサンプルが得られる。このサンプリングパターンは、シフトされ、90度回転され、ミラーリングされてもよい。このサンプリングパターン及び任意の調整は、時間的な(temporal)アンチエイリアシングにおける様々な用途に利用することができる。
図4を参照すると、5×MSAAサンプリングパターンのダイアグラム400が示されている。図4の説明は、図3の説明の続きである。図4のダイアグラム400に示すドットは、画像の様々なパラメータ(例えば、色、深度、ステンシル、透明度等)のうち何れかの値を計算する位置を決定するためのサブピクセルサンプリング位置を表している。ダイアグラム400に示すように、これらのサブピクセルサンプリング位置と交差するように描画された垂直線及び水平線は、サンプルが水平方向及び垂直方向の両方に規則的な間隔で配置されているため、5×MSAAサンプリングパターンが通常の矩形グリッド条件を満たすことを示している。また、5×MSAAサンプリングパターンは、画像を横断する所定の水平線又は垂直線上でピクセル当たり1つのサブピクセル位置のみがサンプリングされるため、水平線/垂直線当たり1つのサンプルの条件を満たす。水平線/垂直線当たり1つのサンプルの条件を満たすことは、画像内のサブピクセルレベルでの垂直線及び水平線の表現の改善を可能にすることによって、パターンのアンチエイリアシング特性を向上させることができる。
5×MSAAサンプリングパターンは、標準的な2×2回転グリッドスーパーサンプリング(RGSS)パターンよりも複数の点で優れている。例えば、5×MSAAパターンは、水平線及び垂直線について、3つではなく4つの中間色を生成する。また、5×MSAAサンプリングパターンは、画像全体に亘って均一なサブピクセルサンプリングを保証する。5×MSAAサンプリングパターンは、ピクセル境界を越えてシフトされたものを含めてシフトすることができ、通常のグリッド品質と、水平線/垂直線毎の1サンプルの品質との両方を維持しながらミラーリングすることができる。5×MSAAサンプリングパターンは、様々な時間的なアンチエイリアシング技術を実装する場合に有利になり得る。
図5を参照すると、10×MSAAサブピクセルサンプリングパターンの図が示されている。ダイアグラム505,510,515は、図3に示すダイアグラム305,310,315と同様に生成される。ダイアグラム505,510,515に示された10×MSAAサンプリングパターンは、3×1の傾きを有する第1セットの線と、第1セットの線に対して垂直な第2セットの線と、から構成されており、結果として、画像のピクセル毎に3^2+1^2=10のサンプルが得られる。
ダイアグラム505を生成するために、先ず、画像の元のピクセルの正方形のピクセルグリッドが生成される。グリッドは、ソース画像のピクセルの境界において垂直線及び水平線を含む。次に、第1セットの線が-1/3の傾きでピクセルグリッドの角部を通過するように描画され、各線は垂直ピクセル毎に3つの水平ピクセルを通過する。次いで、第1セットの線に垂直な第2セットの線が、ピクセルグリッドの角部を通過するように描画される。第2セットの線は3の傾きを有し、各線が水平ピクセル毎に3つの垂直ピクセルを通過する。第1セット及び第2セットの線は、回転グリッドと呼ぶことができる。
次に、ダイアグラム510に示すように、元のピクセル内の第1セット及び第2セットの線の頂点(すなわち、交点)が元のピクセルの中心において重心を有するように、回転グリッドをシフトさせる。次いで、頂点の座標は、グラフィックスハードウェア(例えば、GPU)内にプログラミングされ、画像のサブピクセルサンプリング座標として利用される。ダイアグラム515は、単一のピクセルのサブピクセルサンプリング位置を示している。別の実施形態では、第1セット及び第2セットの線は、ピクセルグリッドの角部を通過するのではなく、グリッドのピクセルの中心を通過するように描画される。
図6を参照すると、13×MSAAサブピクセルサンプリングパターンの図が示されている。ダイアグラム605,610,615は、図3に示すダイアグラム305,310,315及び図5に示すダイアグラム505,510,515と同様に生成される。ダイアグラム605,610に示す13×MSAAサンプリングパターンは、3×2の傾きを有する線に基づいて構成され、画像の各ピクセル内で3^2+2^2=13のサンプルが得られる。ダイアグラム615は、単一のピクセルの13個のサブピクセルサンプル位置を示している。
図7を参照すると、17×MSAAサブピクセルサンプリングパターンの図が示されている。ダイアグラム705,710,715は、前の図と同様に生成される。ダイアグラム705,710に示す17×MSAAサンプリングパターンは、4×1の傾きを有する線に基づいて構成され、画像の各ピクセル内で4^2+1^2=17のサンプルが得られる。ダイアグラム715は、単一のピクセルの17個のサブピクセルサンプル位置を示している。
追加のパターンは、図3及び図5~7に示すパターンと同様に生成することができる。一実施形態では、追加のパターンを生成する場合に、パターンが水平線/垂直線当たり1つのサンプルの条件を満たすように、傾きを生成する数値(例えば、3×1)が互いに素(co-prime)である。換言すれば、傾きを生成する数値間の最大公約数は1でなければならない。例えば、この条件を満たす追加のパターンのオプションは、ピクセル当たり25個のサブピクセルサンプル(sspp:sub-pixel samples per pixel)を有する4×3、26ssppを有する5×1、29ssppを有する5×2、34ssppを有する5×3、41ssppを有する5×4、65ssppを有する6×1等を含む。
図8を参照すると、元のピクセル当たり8個のサブピクセルサンプリングポイントを有するサンプリングパターンの図が示されている。ダイアグラム805,810は、互いに素ではない傾きを生成する数値2×2を有するサブピクセルサンプリングパターンを示している。したがって、ダイアグラム805,810に示す8×MSAAサンプリングパターンは、2×2の傾きを有する線に基づいて構成される。得られたパターンは、ダイアグラム815に示すように、ピクセル当たり8個のサブピクセルサンプルを含む。この8個のサブピクセルサンプリングパターンの場合、垂直線及び水平線毎にピクセル当たり2個のサンプルが存在する。この結果、ソース画像内に表される水平線及び垂直線をアンチエイリアシングする場合、図3に示す5×MSAAパターンによって生成される4つの中間トーンよりも少ない3つの中間トーンのみが生成される。しかしながら、8×MSAAパターンは、以下により詳細に説明するように、ハイブリッドアンチエイリアシング解像動作のために効率的に実施することができる。別のバージョンの8×MSAAパターンは、非回転矩形グリッド4×2から生成することができ、この別のバージョンもハイブリッドアンチエイリアシング解像動作のために効率的に実施することができる。
図9を参照して、ピクセル共有パターンの図が示されている。図3及び図5~8に示す前述のパターンは、1つのサブピクセルサンプリング位置がソースピクセルの角部又は中心に位置するようにシフトすることができる。例えば、ダイアグラム905は、2×1の傾きに基づく5×サブピクセルサンプリングパターンを示しており、サブピクセルサンプリング位置がシフトされ、これらの位置のうち1つがソースピクセルの右下角部と一致するようになっている。このパターンのシフトは、ピクセルの右下角部のサブピクセル位置が4つの隣接ピクセル間で共有されるのを可能にする。ダイアグラム910は、5×サブピクセルサンプリングパターンの代替の構成を示している。ダイアグラム910は、1つのサブピクセルがピクセルの中心に位置合わせされるようにシフトされた5×サブピクセルサンプリングパターンを示している。
ダイアグラム915は、3×1の傾きを有する10×サブピクセルサンプリングパターンを示しており、1つのサブピクセルサンプリング位置がピクセルの右下角部に位置するように、サブピクセルサンプリングパターンがシフトされている。ダイアグラム920は、3×2の傾きを有する13×サブピクセルサンプリングパターンを示しており、1つのサブピクセルサンプリング位置がピクセルの右下角部に位置するように、サブピクセルサンプリングパターンがシフトされている。ダイアグラム925は、4×1の傾きを有する17×サブピクセルサンプリングパターンを示しており、1つのサブピクセルサンプリング位置がピクセルの右下角部に位置するように、サブピクセルサンプリングパターンがシフトされている。これらのサンプリングパターンの各々は、1つのサブピクセルサンプリング位置を、4つの隣接ピクセル間で共有されるのを可能にする。したがって、解像動作中に、1つのフラグメントではなく4つのフラグメントがアクセスされる。
いくつかの実施形態では、フラグメント当たり5、10、13又は17個のサンプルを含む表面を生成することは、実際のハードウェア実装の観点から最適ではない可能性がある。しかしながら、異なるタイプの回避策を実装することによって、フラグメント当たり5、10、13又は17個のサンプルのパターンを、既存又は将来のハードウェアに効率的に実装することができる。例えば、8×カバレッジサンプリングアンチエイリアシング(CSAA)パターン、又は、4×高品質アンチエイリアシング(EQAA)パターンの各々は、8つのカバレッジサンプルを含む。一実施形態では、8×CSAAパターン又は4×EQAAパターンを実装して、図3のダイアグラム310,315に示す5×サブピクセルサンプリングパターンを生成することができる。8×CSAAパターン又は4×EQAAパターンの場合、追加の3つのカバレッジサンプルは、5×パターンの最初の5つの位置のうち3つの位置と一致するように配置される。次に、これらの追加のサブピクセルサンプルは、レンダリングパイプラインの初期ステージにおいてデプスカリング(depth-culled)されるので、レンダリング時間を無駄にしない。或いは、ハードウェアは、不要なサブピクセルサンプルを計算しないように構成されている。この同じアプローチは、10×又は13×サブピクセルサンプリングパターンをサポートするために、既存の16×サブピクセルサンプリングモード(例えば、16×CSAA、16×QCSAA(Quincunx CSAA)、16×EQAA)を使用することによって実施することができる。
別の実施形態では、5×サブピクセルサンプリングパターンを実装する場合に2つの表面がストレージのために利用され、一方の表面が4×サブピクセルサンプリングパターンを実装し、他方の表面が1×サブピクセルサンプリングパターンを実装する。同様に、10×サブピクセルサンプリングパターンは、8×サブピクセルサンプリングパターンの表面、及び、2×サブピクセルサンプリングパターンの表面を実装することによって利用することができる。また、13×サブピクセルサンプリングパターンは、12×サブピクセルサンプリングパターンの表面、及び、1×サブピクセルサンプリングパターンの表面から構成することができ、13×サブピクセルサンプリングパターンは、8×サブピクセルサンプリングパターンの表面と、4×サブピクセルサンプリングパターンの表面と、1×サブピクセルサンプリングパターンの表面と、から構成することができる。さらに、17×サブピクセルサンプリングパターンは、16×サブピクセルサンプリングパターンの表面、及び、1×サブピクセルサンプリングパターンの表面を使用して実装することができる。
さらなる実施形態では、サブピクセルサンプリングパターン内の1つのサンプルを、このパターンから省略することができる。例えば、17×サブピクセルサンプリングパターンの場合、16個のサブピクセルサンプル位置のみを計算することができる。サンプリング位置を省略すると、通常のグリッドパターンに穴ができるが、この穴を解像動作中にプログラムによって補間することができる。一実施形態では、GPUは、サブピクセルサンプリングパターンをプログラム的に変更することができるが、サンプル位置に特定の粒度が存在する場合がある。例えば、一実施形態では、ピクセルの内部に16×16の可能な位置のグリッドを利用することができる。したがって、本明細書で説明するパターンのいくつかは、絶対的な処理では実施不可能な可能性があるが、サンプル位置が最も近いグリッドポイントに調整された近似パターンを実施して、適切な結果をもたらすことができる。
図10を参照すると、ハイブリッドアンチエイリアシングスキームの一実施形態の図が示されている。一般に、アンチエイリアシングアルゴリズムには、マルチサンプリングアンチエイリアシング及び後処理アンチエイリアシングの2つのファミリが存在する。これらの2つの方法は、通常、互いに排他的である。後処理アンチエイリアシングのパスは、マルチサンプリングされた画像から解像された画像に適用することができる。一般に、得られた画像は不鮮明になり、おそらく以前よりも悪化する。しかしながら、ハイブリッドアンチエイリアシングスキームを実装するために本明細書に記載された技術は、従来技術に対する改良である。
一実施形態では、ハイブリッドアンチエイリアシングスキームは、サブピクセルサンプリングパターンが画像内に通常のグリッド(regular grid)を生成するマルチサンプリング画像から開始する。上述したサブピクセルサンプリングパターン(例えば、5×、10×、13×、17×)の何れかを利用することができる。次に、マルチサンプリング画像は、サブピクセルサンプリング解像度の画像に拡張される。次いで、後処理アンチエイリアシングアルゴリズムを使用して、拡張画像をフィルタリングする。最後に、フィルタリングされた拡張画像を平均化し、元の解像度の画像に戻す。このアプローチは、現在のグラフィックス処理ハードウェア(例えば、GPU)上で実施することができる。例えば、サブピクセルサンプリング位置をGPUにプログラミングして、新たなサブピクセルサンプリングパターンをサポートすることができる。このアプローチは、回転したグリッドパターン及び回転していないグリッドパターンで動作する。いくつかの実施形態では、このアプローチは、再投影技術と同様に、時間的な(temporal)フィルタ技術と組み合わせることができる。一実施形態では、既存のゲームは、グラフィックスドライバソフトウェアを更新することによって、ハイブリッドアンチエイリアシングスキームを利用することができる。
一実施形態では、ハイブリッドアンチエイリアシングスキームを、図10のブロック図に示すシナリオのために実装することができる。この実施形態では、幅(W)×高さ(H)の寸法を有する画像1005は、ダイアグラム1010に示すように、2×2順序付きグリッド(OG)に基づくマルチサンプリング(すなわち、サブピクセルサンプリング)を利用する。画像1005は、サブピクセルを通常のピクセルであるかのように扱うことによって拡張される。得られた画像1015は、2W×2Hの寸法を有する。一実施形態では、ハイダイナミックレンジ(HDR)テクスチャのトーンマッピングが拡張ステップに統合される。
次に、画像1015は、画像1020を生成するために、後処理アンチエイリアシングフィルタによって処理される。また、いくつかの実施形態では、シャープネス等の追加の後処理が、拡張画像1015に適用される。次いで、平均化フィルタを利用して、画像1020から画像1025が生成される。画像1005,1015,1020,1025はテクスチャとも呼ばれることに留意されたい。一実施形態では、平均化フィルタは、ボックス平均化フィルタ(例えば、2×2ボックス平均化フィルタ)である。他の実施形態では、他のタイプの平均化フィルタ(例えば、テントフィルタ)を利用することができる。さらに、平均化フィルタは、ハイダイナミックレンジ(HDR)テクスチャ、シャープ化及び/又はその他のための逆トーンマッピングを含むことができる。画像1025は、元の画像1005と同じ寸法W×Hを有することに留意されたい。他の実施形態では、平均化フィルタは、画像1025の解像度を、元の画像1005と異なる解像度に変更することができる。或いは、平均化フィルタを使用するダウンスケーリングステップを省略することができ、得られた画像は、開始画像よりも高い解像度を有する。
次に、図11を参照すると、ハイブリッドアンチエイリアシングスキームの別の実施形態の図が示されている。一実施形態では、ハイブリッド後処理、アンチエイリアシングスキームが、何れかのタイプの画像、テクスチャ、表面又は他のピクセルデータを表す画像1105に適用される。画像1105は、W×Hの寸法を有しており、ダイアグラム1110に示すように、2×1の傾きに基づく×5MSAAサブピクセルサンプリングパターンを利用する。画像1105のサブピクセルサンプルは、拡張された後に、位置合わせのために回転されて、マルチサンプリングされない自然な解像度の画像である画像1115を生成する。換言すれば、画像1105のサブピクセルは、画像1115のピクセルとして扱われる。また、画像1115のピクセルが通常の矩形グリッドを形成するように、ピクセルが回転される。
次いで、画像1120を生成するために、画像1115に対して後処理アンチエイリアシングフィルタリングステップが実行される。次に、画像1120に対して平均化フィルタステップが実行され、元の画像1105と同じ寸法W×Hを有する画像1125が生成される。別の実施形態では、平均化フィルタステップを省略することができ、画像1120を、ハイブリッドアンチエイリアシング解像動作の結果とすることができる。或いは、さらなる実施形態では、平均化フィルタは、画像1125の解像度が画像1105の元の解像度W×Hより大きくなるように、画像1120を平均化することができる。
図12を参照すると、拡張画像のサイズを縮小する技術の図が示されている。画像1205は、図11の画像1115と同様に拡張された画像の一例である。画像1205は、サブピクセルサンプリングされた画像(図示省略)から生成された、拡張され回転された画像を含む。しかしながら、画像1205内の「X」を含む領域の各々は、追加のメモリを消費する未使用空間に対応する。
したがって、一実施形態では、現在の状態の画像1205を処理する代わりに、画像1205の一部が、空間のより効率的な使用をもたらす画像1210を生成するために再配置される。一部を空間効率のよい画像1210に再配置するために、三角形部分1215が、画像1205の右側から画像1210の左側に移動される。また、三角形部分1220が、画像1205の最上部から画像1210の右下部に移動される。画像1210の右上部には、「X」でマークされた未使用空間の小さな部分がまだ存在している。しかしながら、これは、画像1205内の未使用スペースの量よりもはるかに小さい。画像1210において、部分1215,1220,1225は、無駄なスペースがより少なく、さらに効率的な配置で組み合わされる。これにより、次の後処理アンチエイリアシングステップを、画像1205に対して実行するよりもさらに効率的に画像1210に対して実行することができる。
周囲の部分を移動させることによって画像を再配置する場合に、後処理アルゴリズムを実行できるように、各部分においてある程度のオーバーラップが含まれ得ることに留意されたい。例えば、後処理アルゴリズムが中心ピクセルの周囲の5ピクセルをサンプリングする場合に、部分1215,1220,1225が組み合わされるときに、5ピクセルのオーバーラップがこれらの部分に加えられて、画像1210が形成される。部分1215,1220,1225の再配置を、サブピクセルステージの拡張中に実行可能であることにも留意されたい。したがって、部分1215,1220,1225の再配置は、追加のレンダリングパスを必要としない。代替の三角形分割、及び/又は、代替の再配置パターンの使用が可能であり、意図されていることにさらに留意されたい。
図13を参照すると、ハイブリッドアンチエイリアシング解像動作を実行する方法1300の一実施形態が示されている。説明のために、この実施形態のステップ及び図14~17のステップは、順番に示されている。しかしながら、記載された方法の様々な実施形態において、記載された要素のうち1つ以上は、同時に実行されてもよいし、図示された順序と異なる順序で実行されてもよいし、完全に省略されてもよいことに留意されたい。他の追加の要素も所望に応じて実行される。本明細書で説明される様々なシステム、装置又はコンピューティングデバイスの何れかは、方法1300を実行するように構成されている。
プロセッサは、ピクセル当たり複数のサブピクセルサンプル及び第1セットの寸法を有する第1画像に対してアンチエイリアシング解像動作を実行する要求を検出する(ブロック1305)。一実施形態では、プロセッサはGPUである。他の実施形態では、プロセッサは、他の様々なタイプのプロセッサ(例えば、DSP、FPGA、ASIC、マルチコアプロセッサ等)の何れかである。実施形態に応じて、第1画像は、プロセッサによって処理されるテクスチャ、表面又は他のタイプのピクセルデータであってもよい。
プロセッサは、要求を検出したことに応じて、第1画像の寸法を拡張して、ピクセル当たり単一のサンプルを含み、第1セットの寸法より大きな第2セットの寸法を有する第2画像を生成する(ブロック1310)。一実施形態では、第1画像の寸法を拡張することは、第1画像のサブピクセルを第2画像の通常のピクセルに変換することを含む。換言すれば、第1画像のサブピクセルは、それらが第2画像の実際のピクセルであるかのように扱われる。第1画像の寸法の拡張は、第1画像のピクセル当たりのサブピクセルサンプリング位置の数に応じて変化する。第1画像の寸法を拡張して第2画像を生成することは、拡張を実際に行わず、第2画像を生成せずに第1画像を拡張するかのように後続の計算を実行することによって仮想的に実行可能であることに留意されたい。いくつかの実施形態では、第1画像の寸法を拡張することに加えて、第1画像が回転される。これらの実施形態では、この回転は、第1画像のサブピクセルを、第2画像内の垂直及び水平グリッドパターンに整列するために実行される。
次に、プロセッサは、第2画像に対して後処理アンチエイリアシングを実行して、第2セットの寸法を有する第3画像を生成する(ブロック1315)。いくつかの実施形態では、ブロック1315は、第3画像を実際に生成することなく仮想的に実行することが可能である。プロセッサは、アンチエイリアシングフィルタを利用してアンチエイリアシング処理を実行する。また、アンチエイリアシングフィルタは、後処理アンチエイリアシングフィルタと呼ぶことができる。一実施形態では、アンチエイリアシングフィルタは、高速近似アンチエイリアシング(FXAA)アルゴリズムに基づいている。他の実施形態では、アンチエイリアシングフィルタは、第2画像をフィルタリングして第3画像を生成するための他のアルゴリズムを利用することができる。概して、アンチエイリアシングフィルタは、中央のピクセル、次いで周囲のピクセルを分析して、中央のピクセルの近傍に表示される不要なエイリアシング効果(すなわち、ジャギー)が存在するか否かを判別する。アンチエイリアシングフィルタが中央のピクセルについてアーティファクトの存在を検出した場合に、中央のピクセル値を、隣接するピクセルと平均化することができる。
次に、プロセッサは、第3画像の寸法を縮小して、所望の解像度で第4画像を生成する(ブロック1320)。一実施形態では、寸法を縮小することは、第3画像の平均化を実行して第4画像を生成することを含む。一実施形態では、第3画像の平均化を、第4画像を生成せずにインプレースで実行することができる。実施形態に応じて、ブロック1320に続いて、第4画像をメモリへ書き戻し、第4画像に対して追加の処理を行い、及び/又は、第4画像をディスプレイに送ることができることに留意されたい。一実施形態では、第4画像は、第1画像と同じ解像度を有する。別の実施形態では、第4画像は、第1画像よりも高い解像度を有する。いくつかの実施形態では、ブロック1320を方法1300から省略して、第3画像をアンチエイリアシング解像動作の結果とすることができる。例えば、いくつかのアプリケーション(例えば、仮想現実(VR)アプリケーション)において、より高い解像度の画像にアクセスすることは、レンダリング後に発生したヘッドの動きを補正するために、レンダリングされた画像を、ディスプレイに送信する前にワーピングする(すなわち、再投影する)場合に有用となり得る。ブロック1320の後に方法1300は終了する。
方法1300を説明するのに利用される第1画像、第2画像、第3画像及び第4画像の用語は、方法1300の異なるステップを区別するのを意図していることを理解されたい。かかる各用語は、ある種の処理がソース画像に適用され、修正されたソース画像を生成することを示すことを意味する。例えば、プロセッサは、第1画像の寸法を拡張して第2画像を生成する場合に、第2画像を実際に生成することなく第1画像を拡張するかのように、後続の計算を実行することによって仮想的に寸法を拡張することができる。さらに、プロセッサは、第3画像の平均化を実行する場合に、第3画像の平均化されたバージョンによって第3画像を上書きすることができる。この観点から、第3画像を平均化することができ、平均化の出力を第3画像と呼ぶことができる。しかしながら、明確さのために、第3画像の平均化の出力を、方法1300では第4画像と呼ぶこととし、平均化ステップの入力と出力とを明確に区別する。同様に、方法1300の他のステップでは、実際には、新たな画像を生成するのではなく、ソース画像を上書き又は修正することができる。
図14を参照すると、画像を拡張して回転させる場合に画像部分を再配置する方法1400の一実施形態が示されている。プロセッサは、複数の三角形部分を、第1画像から第2画像内の新たな位置に再配置する(ブロック1405)。一実施形態では、プロセッサは、ハイブリッドアンチエイリアシング解像動作の一部として、複数の三角形部分を第1画像から第2画像内の新たな位置に再配置する。プロセッサは、ハイブリッドアンチエイリアシング解像動作の一部として、第1画像を第2画像に拡張して回転させる場合に、複数の三角形部分を第1画像から第2画像内の新たな位置に再配置する。また、プロセッサは、第1画像の残りの部分を、複数の三角形部分の間の第2画像内の新たな位置に再配置する(ブロック1410)。ブロック1410の後に、方法1400は終了する。第1画像の画像部分を第2画像内の新たな位置に再配置することによって、第2画像に対する後続の処理動作を、グラフィックスハードウェアによってさらに効率的に実行することができる。
図15を参照すると、画像を拡張して回転させる場合に画像部分を再配置する方法1500の別の実施形態が示されている。プロセッサは、第1三角形部分を、ソース画像の左側から、ソース画像の拡張されたバージョンの右側に移動する(ブロック1505)。また、プロセッサは、第2三角形部分を、ソース画像の右側から、ソース画像の拡張されたバージョンの左側に移動する(ブロック1510)。さらに、プロセッサは、ソース画像の第3部分を、ソース画像の拡張されたバージョン内の第1三角形部分と第2三角形部分との間に適合するように移動する(ブロック1515)。一実施形態では、プロセッサは、第1部分、第2部分及び第3部分を、ソース画像の拡張されたバージョン内の新たな位置に移動する場合に、第1部分、第2部分及び第3部分のエッジにおいてサブピクセルのオーバーラップを有することに留意されたい。ブロック1515の後に、方法1500は終了する。
図16を参照すると、画像のサブピクセル位置をサンプリングする方法1600の一実施形態が示されている。プロセッサは、回転グリッドに基づいて、レンダリングされる画像のピクセル毎に複数のサブピクセルサンプリング座標を生成し、回転角が回転グリッドに対して指定される(ブロック1605)。回転角は、より一般的には回転量と呼ぶことができる。次に、プロセッサは、レンダリングされる画像のピクセル毎の複数のサブピクセルサンプリング座標によって示されるサブピクセル位置をサンプリングする(ブロック1610)。次いで、プロセッサは、サブピクセル位置の値をメモリに記憶する(ブロック1615)。メモリは、キャッシュ、ローカルデータ共有、グローバルデータ共有、メモリデバイス、又は、ストレージ素子の任意の他の適切な集合を表すことに留意されたい。ブロック1615の後に、方法1600は終了する。
図17を参照すると、レンダリングされる画像のピクセル毎に複数のサブピクセルサンプリング座標を生成する方法1700の一実施形態が示されている。プロセッサは、画像の所定の位置を斜めに通過する第1セットの平行線に対応する位置を計算する(ブロック1705)。「斜めに通過する」とは、90度又は180度以外の角度で画像を横断することとして定義されることに留意されたい。換言すれば、第1セットの平行線は、画像のピクセルの境界を示す正方形グリッドの水平線又は垂直線の何れかと平行ではない。一実施形態では、所定の位置は、ピクセルの角部である。別の実施形態では、所定の位置は、ピクセルの中心である。様々な実施形態では、第1セットの平行線の各線の傾きは、2つの互いに素な数の比から生成される。例えば、一実施形態では、第1セットの平行線の各線の傾きは、2ピクセル×1ピクセルである。他の実施形態では、傾きは、他の適切な比であってもよい。一実施形態では、隣接する線間の距離は、第1セットの平行線の隣接する線の各ペアに対して一定である。
次に、プロセッサは、第1セットの平行線に垂直な第2セットの平行線に対応する位置を計算し、第1セット及び第2セットの平行線は、回転グリッドを形成する(ブロック1710)。一実施形態では、隣接する線間の距離は、第2セットの平行線の隣接する線の各ペアに対して一定である。一実施形態では、第1セットの平行線の隣接する線間の距離は、第2セットの平行線の隣接する線間の距離に等しい。次に、プロセッサは、回転グリッドをシフトさせて、第1セット及び第2セットの平行線の頂点が、対応する各ピクセルの中心にある重心を有するようにする(ブロック1715)。次いで、プロセッサは、第1セット及び第2セットの平行線の頂点の位置を利用して、画像のピクセル内の複数のサブピクセルサンプリング座標を特定する(ブロック1720)。ブロック1720の後に、方法1700は終了する。実施する方法1700は、サブピクセルサンプリング座標を、水平方向及び垂直方向の両方において規則的な間隔で配置する。さらに、方法1700を実行することによって、画像を横断する所定の水平線又は垂直線上にピクセル当たり1つのサブピクセルサンプリング位置のみが存在することがもたらされる。他の実施形態では、方法1700によって生成されるサブピクセルサンプリングパターンと同様のサブピクセルサンプリングパターンを達成するために、他の方法を実装することができることに留意されたい。一般に、ピクセル当たり「a^2+b^2」のサブサンプルの密度を有する(a及びbは整数である)正方形グリッドの場合に、当該グリッドが「atan(a/b)+90*n」(nは整数である)の角度で回転又はミラーリングされている場合には、各ピクセル内のサンプリングパターンは同一になる。
図18を参照すると、サブピクセルサンプリング座標を生成する方法の一実施形態が示されている。プロセッサは、回転グリッドの角度を指定する(ブロック1805)。例えば、プロセッサは、回転グリッドの第1セットの線が2×1の傾きを有するように指定することができる。この傾きは、幅が2ピクセル及び高さが1ピクセルの矩形の対角線に平行な線であることを示している。回転グリッドの第2セットの線は、第1セットの線に垂直である。次に、プロセッサは、回転グリッドを、レンダリングされる画像上に重ね合わせる(ブロック1810)。次いで、プロセッサは、回転グリッドに基づいて、レンダリングされる画像のピクセル毎に複数のサブピクセルサンプリング座標を生成する(ブロック1815)。ブロック1815の後に、方法1800は終了する。
図19を参照すると、アンチエイリアシング動作を実行する方法の一実施形態が示されている。プロセッサは、画像に対してアンチエイリアシング動作を実行する要求を検出する(ブロック1905)。アンチエイリアシング動作は、アンチエイリアシング解像動作と呼ぶこともできることに留意されたい。プロセッサは、要求を検出したことに応じて、画像の寸法を拡張する(ブロック1910)。一実施形態では、プロセッサは、ブロック1910において画像の仮想拡張を実行する。仮想拡張は、より大きな新たな画像を生成することによって、又は、元の画像をより大きな画像として扱うことによって、実行され得る。一実施形態では、プロセッサは、元の画像を、回転されたより大きな画像として扱う。一実施形態では、画像の寸法を拡張することは、サブピクセルを通常のピクセルに変換することとして定義される。いくつかの実施形態では、画像を回転させて、通常のピクセルを矩形グリッド内に整列させる。次に、プロセッサは、画像に対してアンチエイリアシング処理を実行する(ブロック1915)。そして、プロセッサは、画像の平均化を実行して、所望の解像度でアンチエイリアシング動作の最終結果を生成する(ブロック1920)。ブロック1920の後に、方法1900は終了する。
図20を参照すると、サンプリンググリッドを生成する方法の一実施形態が示されている。サンプリンググリッドに対して傾き(例えば、2×1)が選択される(ブロック2005)。次に、選択された傾きの線が、ピクセルグリッドの全てのグリッド交点を通過するように描画される(ブロック2010)。別の実施形態では、選択された傾きの線が、ブロック2010において、ピクセルグリッドの全てのピクセルの中心を通過するように描画される。次いで、ピクセルグリッドの全てのグリッド交点を通過する垂線が描画される(ブロック2015)。或いは、別の実施形態では、ブロック2015において、ピクセルグリッドの全てのピクセルの中心を通過する垂線が描画される。ブロック2010,2015において描画される線は、回転した通常のグリッドを生成する。この回転した通常のグリッドは、サンプリンググリッドと呼ぶこともできる。
次に、任意のステップにおいて、サンプリンググリッドがシフトされ、90度の倍数だけ回転され、及び/又は、ミラーリングされる(ブロック2020)。単一のピクセル内のサンプリンググリッドのグリッド交点によって生成されたパターンは、画像のサンプリングパターンとして利用される(ブロック2025)。単一のピクセル内のサンプリングパターンは、方法2000によって生成されたサンプリングパターンの画像内の全てのピクセルについて同一である。ブロック2025の後に、方法2000は終了する。本明細書で説明するシステム及び/又は装置の何れかが方法2000を実行するように構成され得ることに留意されたい。
様々な実施形態では、ソフトウェアアプリケーションのプログラム命令を使用して、前述の方法及び/又はメカニズムを実装する。プログラム命令は、C等の高水準プログラミング言語におけるハードウェアの動作を記述する。または、Verilog等のハードウェア設計言語(HDL)が使用される。プログラム命令は、非一時的なコンピュータ可読記憶媒体に記憶される。複数のタイプの記憶媒体が利用可能である。記憶媒体は、プログラム命令及び付随するデータをプログラム実行用のコンピューティングシステムに提供するために、使用中にコンピューティングシステムによってアクセス可能である。コンピューティングシステムは、少なくとも1つ以上のメモリと、プログラム命令を実行するように構成された1つ以上のプロセッサと、を含む。
上述した実施形態は、実装の非限定的な例に過ぎないことを強調したい。上記の開示が完全に理解されると、当業者には数多くの変形及び修正が明らかになるであろう。以下の特許請求の範囲は、かかる変形及び修正の全てを包含するものと解釈されることが意図される。

Claims (20)

  1. メモリと、
    複数の実行ユニットと、を備えるプロセッサであって、
    前記プロセッサは、
    回転グリッドに基づいて、レンダリングされる画像のピクセル毎に複数のサブピクセルサンプリング座標を生成することであって、回転量は前記回転グリッドに対して指定され、前記回転グリッドの傾きは2つの互いに素な数の比に等しくなるように選択される、ことと、
    前記複数の実行ユニットによってレンダリングされる前記画像の各ピクセル内の前記複数のサブピクセルサンプリング座標によって示されるサブピクセル位置をサンプリングすることと、
    前記サブピクセル位置の値をメモリに記憶することと、
    を行うように構成されている、
    プロセッサ。
  2. 前記回転グリッドに基づいて、前記複数のサブピクセルサンプリング座標を生成することは、
    前記画像の所定の位置を斜めに通過する第1セットの平行線に対応する位置を計算することと、
    前記第1セットの平行線に垂直な第2セットの平行線に対応する位置を計算することであって、前記第1セット及び第2セットの平行線が前記回転グリッドを形成する、ことと、
    記第1セット及び第2セットの平行線の頂点の重心が対応する各ピクセルの中心となるように、前記回転グリッドをシフトすることと、
    前記画像のピクセル内の前記第1セット及び第2セットの平行線の頂点の位置と一致するように、前記複数のサブピクセルサンプリング座標を指定することと、を含む、
    請求項1のプロセッサ。
  3. 前記所定の位置は、前記ピクセルの角部である、請求項2のプロセッサ。
  4. 前記所定の位置は、前記ピクセルの中心である、請求項2のプロセッサ。
  5. 前記サブピクセルサンプリング座標は、水平方向及び垂直方向の両方に規則的な間隔で配置されている、請求項1のプロセッサ。
  6. 前記画像を横断する所定の水平線又は垂直線上にピクセル当たり1つのサブピクセルサンプリング位置のみが存在している、請求項1のプロセッサ。
  7. 各ピクセルのサンプリングポイントの数は、2よりも大きい、請求項1のプロセッサ。
  8. コンピューティングデバイスにおける使用のための方法であって、
    回転グリッドに基づいて、レンダリングされる画像のピクセル毎に複数のサブピクセルサンプリング座標を生成することであって、回転量は前記回転グリッドについて指定され、前記回転グリッドの傾きは2つの互いに素な数の比に等しくなるように選択される、ことと、
    レンダリングされる前記画像の各ピクセル内の前記複数のサブピクセルサンプリング座標によって示されるサブピクセル位置をサンプリングすることと、
    前記サブピクセル位置の値をメモリに記憶することと、を含む、
    方法。
  9. 前記回転グリッドに基づいて、前記複数のサブピクセルサンプリング座標を生成することは、
    前記画像の所定の位置を斜めに通過する第1セットの平行線に対応する位置を計算することと、
    前記第1セットの平行線に垂直な第2セットの平行線に対応する位置を計算することであって、前記第1セット及び第2セットの平行線が前記回転グリッドを形成する、ことと、
    記第1セット及び第2セットの平行線の頂点の重心が対応する各ピクセルの中心となるように、前記回転グリッドをシフトすること
    前記画像のピクセル内の前記第1セット及び第2セットの平行線の頂点の位置と一致するように、前記複数のサブピクセルサンプリング座標を指定することと、を含む、
    請求項8の方法。
  10. 前記所定の位置は、前記ピクセルの角部である、請求項9の方法。
  11. 前記所定の位置は、前記ピクセルの中心である、請求項9の方法。
  12. 前記サブピクセルサンプリング座標は、水平方向及び垂直方向の両方に規則的な間隔で配置されている、請求項8の方法。
  13. 前記画像を横断する所定の水平線又は垂直線上にピクセル当たり1つのサブピクセルサンプリング位置のみが存在している、請求項8の方法。
  14. 各ピクセルのサンプリングポイントの数は、2よりも大きい、請求項8の方法。
  15. メモリと、
    プロセッサと、を備えるシステムであって、
    前記プロセッサは、
    回転グリッドに基づいて、レンダリングされる画像のピクセル毎に複数のサブピクセルサンプリング座標を生成することであって、回転量は前記回転グリッドに対して指定され、前記回転グリッドの傾きは2つの互いに素な数の比に等しくなるように選択される、ことと、
    レンダリングされる前記画像の各ピクセル内の前記複数のサブピクセルサンプリング座標によって示されるサブピクセル位置をサンプリングすることと、
    前記サブピクセル位置の値をメモリに記憶することと、
    を行うように構成されている、
    システム。
  16. 前記回転グリッドに基づいて、前記複数のサブピクセルサンプリング座標を生成することは、
    前記画像の所定の位置を斜めに通過する第1セットの平行線に対応する位置を計算することと、
    前記第1セットの平行線に垂直な第2セットの平行線に対応する位置を計算することであって、前記第1セット及び第2セットの平行線が前記回転グリッドを形成する、ことと、
    記第1セット及び第2セットの平行線の頂点の重心が対応する各ピクセルの中心となるように、前記回転グリッドをシフトすることと、
    前記画像のピクセル内の前記第1セット及び第2セットの平行線の頂点の位置と一致するように、前記複数のサブピクセルサンプリング座標を指定することと、を含む、
    請求項15のシステム。
  17. 前記所定の位置は、前記ピクセルの角部である、請求項16のシステム。
  18. 前記所定の位置は、前記ピクセルの中心である、請求項16のシステム。
  19. 前記サブピクセルサンプリング座標は、水平方向及び垂直方向の両方に規則的な間隔で配置されている、請求項15のシステム。
  20. 各ピクセルのサンプリングポイントの数は、2よりも大きい、請求項15のシステム。
JP2021199106A 2016-01-18 2021-12-08 コンピューティングシステムにおけるアンチエイリアシング動作の実行 Active JP7361089B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662279889P 2016-01-18 2016-01-18
US62/279,889 2016-01-18
JP2018555849A JP6992005B2 (ja) 2016-01-18 2017-01-17 コンピューティングシステムにおけるアンチエイリアシング動作の実行
PCT/US2017/013786 WO2017127363A1 (en) 2016-01-18 2017-01-17 Performing anti-aliasing operations in a computing system

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018555849A Division JP6992005B2 (ja) 2016-01-18 2017-01-17 コンピューティングシステムにおけるアンチエイリアシング動作の実行

Publications (2)

Publication Number Publication Date
JP2022031880A JP2022031880A (ja) 2022-02-22
JP7361089B2 true JP7361089B2 (ja) 2023-10-13

Family

ID=59313891

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018555849A Active JP6992005B2 (ja) 2016-01-18 2017-01-17 コンピューティングシステムにおけるアンチエイリアシング動作の実行
JP2021199106A Active JP7361089B2 (ja) 2016-01-18 2021-12-08 コンピューティングシステムにおけるアンチエイリアシング動作の実行

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018555849A Active JP6992005B2 (ja) 2016-01-18 2017-01-17 コンピューティングシステムにおけるアンチエイリアシング動作の実行

Country Status (6)

Country Link
US (2) US10354365B2 (ja)
EP (2) EP4040395A1 (ja)
JP (2) JP6992005B2 (ja)
KR (1) KR102635452B1 (ja)
CN (1) CN108701235B (ja)
WO (1) WO2017127363A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354365B2 (en) 2016-01-18 2019-07-16 Adavanced Micro Devices, Inc. Hybrid anti-aliasing
CA2949383C (en) * 2016-11-22 2023-09-05 Square Enix, Ltd. Image processing method and computer-readable medium
US10628907B2 (en) * 2017-04-01 2020-04-21 Intel Corporation Multi-resolution smoothing
CN109710122B (zh) * 2017-10-26 2021-05-25 北京京东尚科信息技术有限公司 用于展示信息的方法和装置
US11113790B2 (en) * 2018-04-12 2021-09-07 Nvidia Corporation Adding greater realism to a computer-generated image by smoothing jagged edges
CN111192351B (zh) * 2018-11-14 2023-06-02 芯原微电子(上海)股份有限公司 边缘抗锯齿的图形处理方法、系统、存储介质及装置
KR102374945B1 (ko) * 2019-02-22 2022-03-16 지멘스 메디컬 솔루션즈 유에스에이, 인크. 영상 처리 방법 및 영상 처리 시스템
US11100889B2 (en) 2019-02-28 2021-08-24 Ati Technologies Ulc Reducing 3D lookup table interpolation error while minimizing on-chip storage
US11076151B2 (en) 2019-09-30 2021-07-27 Ati Technologies Ulc Hierarchical histogram calculation with application to palette table derivation
KR20210043068A (ko) 2019-10-11 2021-04-21 장혜경 커넥터블 연무 재배장치
US11915337B2 (en) 2020-03-13 2024-02-27 Advanced Micro Devices, Inc. Single pass downsampler
CN115440153A (zh) * 2021-06-01 2022-12-06 力领科技股份有限公司 显示面板的子像素渲染方法
CN114331844A (zh) * 2021-12-28 2022-04-12 Tcl华星光电技术有限公司 图像处理方法、装置、服务器及存储介质
US20230298133A1 (en) * 2022-03-17 2023-09-21 Advanced Micro Devices, Inc. Super resolution upscaling

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013137756A (ja) 2011-12-05 2013-07-11 Arm Ltd コンピュータグラフィックスを処理する方法およびコンピュータグラフィックスを処理するための装置

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274754A (en) 1986-04-14 1993-12-28 Advanced Micro Devices, Inc. Method and apparatus for generating anti-aliased vectors, arcs and circles on a video display
US4831447A (en) * 1987-11-16 1989-05-16 The Grass Valley Group, Inc. Method and apparatus for anti-aliasing an image boundary during video special effects
US5251218A (en) * 1989-01-05 1993-10-05 Hughes Aircraft Company Efficient digital frequency division multiplexed signal receiver
US5818456A (en) * 1996-04-30 1998-10-06 Evans & Sutherland Computer Corporation Computer graphics system with adaptive pixel multisampler
US6577312B2 (en) * 1998-02-17 2003-06-10 Sun Microsystems, Inc. Graphics system configured to filter samples using a variable support filter
US6525723B1 (en) * 1998-02-17 2003-02-25 Sun Microsystems, Inc. Graphics system which renders samples into a sample buffer and generates pixels in response to stored samples at different rates
US6339426B1 (en) * 1999-04-29 2002-01-15 Microsoft Corporation Methods, apparatus and data structures for overscaling or oversampling character feature information in a system for rendering text on horizontally striped displays
US6924816B2 (en) * 2000-03-17 2005-08-02 Sun Microsystems, Inc. Compensating for the chromatic distortion of displayed images
US6781600B2 (en) * 2000-04-14 2004-08-24 Picsel Technologies Limited Shape processor
US6775420B2 (en) 2000-06-12 2004-08-10 Sharp Laboratories Of America, Inc. Methods and systems for improving display resolution using sub-pixel sampling and visual error compensation
US7061507B1 (en) 2000-11-12 2006-06-13 Bitboys, Inc. Antialiasing method and apparatus for video applications
US6636232B2 (en) * 2001-01-12 2003-10-21 Hewlett-Packard Development Company, L.P. Polygon anti-aliasing with any number of samples on an irregular sample grid using a hierarchical tiler
US7123277B2 (en) 2001-05-09 2006-10-17 Clairvoyante, Inc. Conversion of a sub-pixel format data to another sub-pixel data format
US7145577B2 (en) * 2001-08-31 2006-12-05 Micron Technology, Inc. System and method for multi-sampling primitives to reduce aliasing
JP3882585B2 (ja) * 2001-11-07 2007-02-21 富士ゼロックス株式会社 画像処理装置およびプログラム
US6985159B2 (en) * 2002-05-08 2006-01-10 Intel Corporation Arrangements for antialiasing coverage computation
JP3910120B2 (ja) 2002-08-23 2007-04-25 株式会社リコー 画像処理装置、方法、該方法を実行するプログラム及び記録媒体
US6967663B1 (en) * 2003-09-08 2005-11-22 Nvidia Corporation Antialiasing using hybrid supersampling-multisampling
KR100580624B1 (ko) 2003-09-19 2006-05-16 삼성전자주식회사 영상 표시 방법과 장치 및 컴퓨터 프로그램을 저장하는컴퓨터로 읽을 수 있는 기록 매체
JP2005100176A (ja) * 2003-09-25 2005-04-14 Sony Corp 画像処理装置およびその方法
US7348996B2 (en) * 2004-09-20 2008-03-25 Telefonaktiebolaget Lm Ericsson (Publ) Method of and system for pixel sampling
US8744184B2 (en) 2004-10-22 2014-06-03 Autodesk, Inc. Graphics processing method and system
GB0426170D0 (en) * 2004-11-29 2004-12-29 Falanx Microsystems As Processing of computer graphics
US8577184B2 (en) * 2005-01-19 2013-11-05 The United States Of America As Represented By The Secretary Of The Army System and method for super-resolution imaging from a sequence of color filter array (CFA) low-resolution images
US8666196B2 (en) 2005-01-19 2014-03-04 The United States Of America As Represented By The Secretary Of The Army System and method for super-resolution imaging from a sequence of color filter array (CFA) low-resolution images
US7456846B1 (en) * 2005-06-03 2008-11-25 Nvidia Corporation Graphical processing system, graphical pipeline and method for implementing subpixel shifting to anti-alias texture
US8269788B2 (en) 2005-11-15 2012-09-18 Advanced Micro Devices Inc. Vector graphics anti-aliasing
US7684641B1 (en) 2005-12-13 2010-03-23 Nvidia Corporation Inside testing for paths using a derivative mask
US7612783B2 (en) 2006-05-08 2009-11-03 Ati Technologies Inc. Advanced anti-aliasing with multiple graphics processing units
EP2028621A1 (en) * 2007-08-20 2009-02-25 Agfa HealthCare NV System and method for information embedding and extraction in phantom targets for digital radiography systems
US7916155B1 (en) * 2007-11-02 2011-03-29 Nvidia Corporation Complementary anti-aliasing sample patterns
JP5305641B2 (ja) 2007-11-21 2013-10-02 株式会社ニューフレアテクノロジー パターン検査装置及びパターン検査方法
US8396129B2 (en) 2007-12-28 2013-03-12 Ati Technologies Ulc Apparatus and method for single-pass, gradient-based motion compensated image rate conversion
GB0801812D0 (en) * 2008-01-31 2008-03-05 Arm Noway As Methods of and apparatus for processing computer graphics
US8044971B2 (en) * 2008-01-31 2011-10-25 Arm Norway As Methods of and apparatus for processing computer graphics
KR101574279B1 (ko) 2008-04-04 2015-12-04 어드밴스드 마이크로 디바이시즈, 인코포레이티드 앤티 엘리어싱을 위한 필터링 방법 및 장치
JP2009303164A (ja) * 2008-06-17 2009-12-24 Canon Inc 画像読取装置及び画像読取装置の制御方法
US8605087B2 (en) * 2008-07-03 2013-12-10 Nvidia Corporation Hybrid multisample/supersample antialiasing
GB0819570D0 (en) * 2008-10-24 2008-12-03 Advanced Risc Mach Ltd Methods of and apparatus for processing computer graphics
WO2010063881A1 (en) * 2008-12-03 2010-06-10 Nokia Corporation Flexible interpolation filter structures for video coding
JP4883223B2 (ja) 2009-01-09 2012-02-22 コニカミノルタホールディングス株式会社 動きベクトル生成装置および動きベクトル生成方法
US8773448B2 (en) * 2010-04-09 2014-07-08 Intel Corporation List texture
US8368774B2 (en) 2010-11-22 2013-02-05 The Aerospace Corporation Imaging geometries for scanning optical detectors with overlapping fields of regard and methods for providing and utilizing same
CN102571657B (zh) * 2010-12-10 2015-10-21 中兴通讯股份有限公司 一种变换采样率的数字预失真处理系统和方法
US9165526B2 (en) * 2012-02-28 2015-10-20 Shenzhen Yunyinggu Technology Co., Ltd. Subpixel arrangements of displays and method for rendering the same
US8928690B2 (en) 2012-03-20 2015-01-06 Advanced Micro Devices, Inc. Methods and systems for enhanced quality anti-aliasing
KR20140024977A (ko) * 2012-08-17 2014-03-04 삼성디스플레이 주식회사 유기 발광 표시장치 및 그 제조방법
US8941676B2 (en) 2012-10-26 2015-01-27 Nvidia Corporation On-chip anti-alias resolve in a cache tiling architecture
US9235926B2 (en) * 2012-12-24 2016-01-12 Intel Corporation Techniques for improving MSAA rendering efficiency
US9478066B2 (en) 2013-03-14 2016-10-25 Nvidia Corporation Consistent vertex snapping for variable resolution rendering
US9299125B2 (en) * 2013-05-03 2016-03-29 Advanced Micro Devices Inc. Variable acuity rendering using multisample anti-aliasing
US9230363B2 (en) 2013-09-11 2016-01-05 Nvidia Corporation System, method, and computer program product for using compression with programmable sample locations
US9501860B2 (en) * 2014-01-03 2016-11-22 Intel Corporation Sparse rasterization
KR102238651B1 (ko) * 2014-04-23 2021-04-09 삼성전자주식회사 경로 렌더링을 수행하는 방법 및 장치.
JP6369799B2 (ja) 2014-04-23 2018-08-08 Tianma Japan株式会社 画素アレイ及び電気光学装置並びに電気機器
US9978171B2 (en) * 2014-07-29 2018-05-22 Nvidia Corporation Control of a sample mask from a fragment shader program
US10412387B2 (en) * 2014-08-22 2019-09-10 Qualcomm Incorporated Unified intra-block copy and inter-prediction
US9536282B2 (en) * 2015-01-14 2017-01-03 Lucidlogix Technologies Ltd. Method and apparatus for controlling spatial resolution in a computer system
US9426362B2 (en) 2015-01-16 2016-08-23 Mems Drive, Inc. Three-axis OIS for super-resolution imaging
US9842381B2 (en) * 2015-06-12 2017-12-12 Gopro, Inc. Global tone mapping
US9659402B2 (en) 2015-06-26 2017-05-23 Intel Corporation Filtering multi-sample surfaces
CN105160355B (zh) * 2015-08-28 2018-05-15 北京理工大学 一种基于区域相关和视觉单词的遥感图像变化检测方法
US20170132833A1 (en) * 2015-11-10 2017-05-11 Intel Corporation Programmable per pixel sample placement using conservative rasterization
US10354365B2 (en) 2016-01-18 2019-07-16 Adavanced Micro Devices, Inc. Hybrid anti-aliasing

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013137756A (ja) 2011-12-05 2013-07-11 Arm Ltd コンピュータグラフィックスを処理する方法およびコンピュータグラフィックスを処理するための装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BEETS, Kristof et al.,Super-sampling Anti-aliasing Analyzed,3Dfx Interactive Whitepaper,2000年,<URL:http://www.x86-secret.com/articles/divers/v5-6000/datasheets/FSAA.pdf>,[検索日:2022年12月20日]
MALUE Marilena et al.,Transparency and Anti-Aliasing Techniques for Real-Time Rendering,2012 25TH SIBGRAPI CONFERENCE ON GRAPHICS, PATTERNS AND IMAGES TUTORIALS,IEEE,2012年12月20日

Also Published As

Publication number Publication date
CN108701235B (zh) 2022-04-12
JP2022031880A (ja) 2022-02-22
KR102635452B1 (ko) 2024-02-13
EP4040395A1 (en) 2022-08-10
EP3405907A4 (en) 2020-01-01
US10152772B2 (en) 2018-12-11
EP3405907B1 (en) 2022-05-04
KR20180102617A (ko) 2018-09-17
US20170206638A1 (en) 2017-07-20
US20170206626A1 (en) 2017-07-20
JP2019505939A (ja) 2019-02-28
WO2017127363A1 (en) 2017-07-27
US10354365B2 (en) 2019-07-16
CN108701235A (zh) 2018-10-23
JP6992005B2 (ja) 2022-01-13
EP3405907A1 (en) 2018-11-28

Similar Documents

Publication Publication Date Title
JP7361089B2 (ja) コンピューティングシステムにおけるアンチエイリアシング動作の実行
KR102046616B1 (ko) 오브젝트 및/또는 프리미티브 식별자들을 추적하는 것에 의한 그래픽스 프로세싱 강화
KR101952633B1 (ko) 고 분해능 디스플레이 버퍼들의 효율적인 구성을 위한 방법
US8120607B1 (en) Boundary transition region stitching for tessellation
DE102013222685B4 (de) System, Verfahren und Computer-Programm-Produkt zum Abtasten einer hierarchischen Tiefe-Karte
US8599202B1 (en) Computing tessellation coordinates using dedicated hardware
KR102598915B1 (ko) 그래픽 처리
KR101824665B1 (ko) 안티-앨리어싱된 샘플들의 분할 저장
US10019802B2 (en) Graphics processing unit
US10074159B2 (en) System and methodologies for super sampling to enhance anti-aliasing in high resolution meshes
DE102015113927A1 (de) Graphikverarbeitungseinheit zum Einstellen eines Detailierungsgrads, Verfahren zum Betreiben derselben und Vorrichtungen mit derselben
CN115330986B (zh) 一种分块渲染模式图形处理方法及系统
US10055875B2 (en) Real-time eulerian water simulation using a restricted tall cell grid
DE102015117768A1 (de) Graphikverarbeitungseinheit und Vorrichtung mit derselben
GB2604232A (en) Graphics texture mapping
US8605085B1 (en) System and method for perspective corrected tessellation using parameter space warping
WO1999064990A2 (en) System for reducing aliasing on a display device
US7724254B1 (en) ISO-surface tesselation of a volumetric description
JP2018032301A (ja) 画像処理プロセッサにおける画像データ処理方法及びそのプログラム
JP2004013510A (ja) 描画処理プログラム,描画処理プログラムを記憶させた記憶媒体,描画処理装置、及び描画処理方法
CN115660935B (zh) 一种分块渲染模式图形处理方法及系统

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231002

R150 Certificate of patent or registration of utility model

Ref document number: 7361089

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150