JP6992005B2 - コンピューティングシステムにおけるアンチエイリアシング動作の実行 - Google Patents

コンピューティングシステムにおけるアンチエイリアシング動作の実行 Download PDF

Info

Publication number
JP6992005B2
JP6992005B2 JP2018555849A JP2018555849A JP6992005B2 JP 6992005 B2 JP6992005 B2 JP 6992005B2 JP 2018555849 A JP2018555849 A JP 2018555849A JP 2018555849 A JP2018555849 A JP 2018555849A JP 6992005 B2 JP6992005 B2 JP 6992005B2
Authority
JP
Japan
Prior art keywords
image
dimensions
processor
pixel
subpixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018555849A
Other languages
English (en)
Other versions
JP2019505939A (ja
Inventor
ファインスタイン エフゲニー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2019505939A publication Critical patent/JP2019505939A/ja
Priority to JP2021199106A priority Critical patent/JP7361089B2/ja
Application granted granted Critical
Publication of JP6992005B2 publication Critical patent/JP6992005B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00—Image enhancement or restoration
    • G06T5/70—Denoising; Smoothing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/50—Lighting effects
    • G06T15/503—Blending, e.g. for anti-aliasing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T11/00—2D [Two Dimensional] image generation
    • G06T11/40—Filling a planar surface by adding surface attributes, e.g. colour or texture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/005—General purpose rendering architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T19/00—Manipulating 3D models or images for computer graphics
    • G06T19/20—Editing of 3D images, e.g. changing shapes or colours, aligning objects or positioning parts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2200/00—Indexing scheme for image data processing or generation, in general
    • G06T2200/12—Indexing scheme for image data processing or generation, in general involving antialiasing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2219/00—Indexing scheme for manipulating 3D models or images for computer graphics
    • G06T2219/20—Indexing scheme for editing of 3D models
    • G06T2219/2004—Aligning objects, relative positioning of parts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2219/00—Indexing scheme for manipulating 3D models or images for computer graphics
    • G06T2219/20—Indexing scheme for editing of 3D models
    • G06T2219/2016—Rotation, translation, scaling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Architecture (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Image Processing (AREA)
  • Image Generation (AREA)

Description

（関連出願の相互参照）
本願は、２０１６年１月１８日に出願された、発明者がEvgene Fainstainである「Advanced Multisampling Techniques For Realtime 3D Graphics」と題する米国仮特許出願第６２／２７９，８８９号の優先権の利益を主張するものであり、本明細書に十分且つ完全に記載されているかのように、その全体が参照により本明細書に援用される。
３次元（３Ｄ）レンダリングは、計算集約型プロセスであり、現実的（すなわち、映画的）な高品質のリアルタイムレンダリングを生成するために、相当量の計算能力を必要とする。３Ｄハードウェア製造業者は、レンダリングタスクを実行するために、処理能力がより高いデバイス（例えば、グラフィックス処理ユニット（ＧＰＵ））を継続的に製造する。ＧＰＵは、グラフィックス処理タスクを実行するように構成された複雑な集積回路である。例えば、ＧＰＵは、ビデオゲームアプリケーション等のエンドユーザアプリケーションに必要なグラフィックス処理タスクを実行することができる。ＧＰＵは、ディスクリートデバイスであってもよく、中央処理装置（ＣＰＵ）等の別のプロセッサと同じデバイス内に含まれてもよい。
残念なことに、現代のリアルタイム３Ｄレンダリングハードウェアは、物理世界をリアルタイムに適切にシミュレーションするほど処理能力が高くない。例えば、レイトレーシング等のアルゴリズムは計算コストが高すぎて、リアルタイムで実装することが困難である。したがって、画像が全体的に物理的に正確ではないが実際に十分に見える画像を生成するために、様々な効率改善技術が用いられる。３Ｄ生成画像の共通の問題は、固有の「ジッパー」効果（すなわち、「ジャギー」又は「エイリアシング」）である。これまで、レンダリングされた画像に対するこれらのエイリアシング効果を最小にするために開発された技術は、効果が無く、及び／又は、計算コストが高すぎる。
アンチエイリアシングに関連する動作を実行するシステム及び方法の様々な実施形態が考えられる。一実施形態では、少なくとも１つのメモリとプロセッサとを備えるシステムが考えられる。プロセッサは、メモリに記憶された第１画像に対してアンチエイリアシング解像動作（resolve operation）を実行する要求を検出するように構成されている。第１画像は、ピクセル当たり複数のサブピクセルサンプルを含み、第１寸法セットを有する。プロセッサは、要求を検出したことに応じて、第１画像の寸法を拡張して、ピクセル当たり単一のサンプルを含む第２画像であって、第１寸法セットより大きい第２寸法セットを有する第２画像を生成し、第２画像に対して後処理アンチエイリアシングを実行して、第２寸法セットを有する第３画像を生成し、第３画像の寸法を縮小して第４画像を生成するように構成されている。ここで、第４画像は、アンチエイリアシング解像動作の結果である。様々な実施形態では、後処理アンチエイリアシングを実行することは、平均化の前に実行され、周囲のピクセルの値に基づいてピクセルをフィルタリングすることを含む。様々な実施形態において、第１画像の寸法を拡張することは、第１画像のサブピクセルを第２画像の通常の（regular）ピクセルに変換することを含む。さらに、いくつかの実施形態では、第２画像は、第１画像を拡張して回転させることによって生成される。いくつかの実施形態では、プロセッサは、第１画像を回転させて、サブピクセルを第２画像内の垂直及び水平グリッドパターンに整列させるように構成されている。さらなる実施形態では、複数の三角形部分を第１画像から第２画像内の新たな位置に再配置し、第１画像の残りの部分を、再配置された複数の三角形部分の間の第２画像内の新たな位置に再配置するプロセッサを含む。また、上記の機能を実行する方法も考えられる。
また、メモリと複数の実行ユニットとを備えるプロセッサが考えられる。かかる実施形態では、プロセッサは、回転グリッドに基づいて、レンダリングされる画像のピクセル毎に複数のサブピクセルサンプリング座標を生成することであって、回転量は回転グリッドに対して指定される、ことと、複数の実行ユニットによってレンダリングされる画像の各ピクセル内の複数のサブピクセルサンプリング座標によって示されるサブピクセル位置をサンプリングすることと、サブピクセル位置の値をメモリに記憶することと、を行うように構成されている。いくつかの実施形態では、複数のサブピクセルサンプリング座標を生成する場合に、プロセッサは、画像の所定の位置を斜めに通過する第１セットの平行線に対応する位置を計算することと、第１セットの平行線に垂直な第２セットの平行線に対応する位置を計算することと、を行うように構成されている。ここで、第１セット及び第２セットの平行線は、回転グリッドを形成する。また、様々な実施形態では、プロセッサは、回転グリッドをシフトして、第１セット及び第２セットの平行線の頂点が、対応する各ピクセルの中心にある重心を有するようにすることと、複数のサブピクセルサンプリング座標を、画像のピクセル内の第１セット及び第２セットの平行線の頂点の位置と一致するように指定することと、を行うように構成されている。様々な実施形態では、所定の位置は、ピクセルの角部又はピクセルの中心の何れかである。さらに、様々な実施形態では、上記の１つ以上を実行することによって、以下の条件、すなわち、サブピクセルサンプリング座標が水平方向及び垂直方向に間隔をおいて規則的に配置されること、ピクセル当たり１つのサブピクセルサンプリング位置のみが、画像を横断する所定の水平線又は垂直線上に存在することと、第１セットの平行線の各線の傾きが、２つの互いに素な数の比に等しいことと、のうち１つ以上を満たすことが保証される実施形態が考えられる。また、上記の機能を実行する方法も考えられる。
本明細書に記載された方法及びメカニズムの利点は、添付の図面と併せて以下の説明を参照することによって、より良く理解されるであろう。
コンピューティングシステムの一実施形態のブロック図である。 グラフィックス処理パイプラインの一実施形態のブロック図である。 一実施形態によるサブピクセルサンプリングパターンを示す図である。 一実施形態による５×ＭＳＡＡサンプリングパターンを示す図である。 一実施形態による１０×ＭＳＡＡサブピクセルサンプリングパターンを示す図である。 一実施形態による１３×ＭＳＡＡサブピクセルサンプリングパターンを示す図である。 一実施形態による１７×ＭＳＡＡサブピクセルサンプリングパターンを示す図である。 一実施形態による、元のピクセル当たり８つのサブピクセルサンプリングポイントを有するサンプリングパターンを示す図である。 様々な実施形態によるピクセル共有パターンを示す図である。 ハイブリッドアンチエイリアシングスキームの一実施形態を示す図である。 ハイブリッドアンチエイリアシングスキームの別の実施形態を示す図である。 拡張された画像のサイズを縮小する技術を示す図である。 ハイブリッドアンチエイリアシング解像動作を実行する方法の一実施形態を示す一般化されたフロー図である。 画像を拡張して回転させる場合に画像部分を再配置する方法の一実施形態を示す一般化されたフロー図である。 画像を拡張して回転させる場合に画像部分を再配置する方法の別の実施形態を示す一般化されたフロー図である。 画像のサブピクセル位置をサンプリングする方法の一実施形態を示す一般化されたフロー図である。 レンダリングされる画像のピクセル毎に複数のサブピクセルサンプリング座標を生成する方法の一実施形態を示す一般化されたフロー図である。 サブピクセルサンプリング座標を生成する方法の一実施形態を示す一般化されたフロー図である。 アンチエイリアシング動作を実行する方法の一実施形態を示す一般化されたフロー図である。 サンプリンググリッドを生成する方法の一実施形態を示す一般化されたフロー図である。
以下の説明では、本明細書で示される方法及びメカニズムの完全な理解を提供するために、多くの特定の詳細が示されている。しかしながら、当業者であれば、これらの具体的な詳細無しに様々な実施形態を実施可能であることを認識するであろう。いくつかの実施例では、周知の構造、コンポーネント、信号、コンピュータプログラム命令及び技術は、本明細書に記載のアプローチを不明瞭にすることを避けるために、詳細に示されていない。説明を簡単且つ明瞭にするために、図面に示される要素が必ずしも原寸大で描写されていないことを理解されたい。例えば、いくつかの要素の寸法は、他の要素と比較して誇張されていてもよい。
ハイブリッドアンチエイリアシング動作をプロセッサ上で実行するための様々なシステム、装置、方法及びコンピュータ可読媒体が開示される。一実施形態では、プロセッサは、少なくとも１つのメモリと、複数の実行ユニットと、を含む。一実施形態では、プロセッサはＧＰＵである。他の実施形態では、プロセッサは、様々な他のタイプのプロセッサ（例えば、デジタル信号プロセッサ（ＤＳＰ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）、マルチコアプロセッサ等）の何れかである。プロセッサは、メモリに記憶された第１画像に対してアンチエイリアシング解像動作を実行する要求を検出する。プロセッサは、この要求を検出したことに応じて、第１画像の寸法を拡張して第２画像を生成し、第２画像を後処理アンチエイリアシングフィルタでフィルタリングして第３画像を生成し、第３画像の平均化を実行して第４画像を生成する。ここで、第４画像は、アンチエイリアシング動作の結果である。第１画像の寸法を拡張することは、第１画像のサブピクセルを、第２画像の通常のピクセルに変換することを含む。また、プロセッサは、第１画像を回転させて、サブピクセルを、第２画像内の垂直及び水平グリッドパターンに整列させることができる。
一実施形態では、プロセッサは、第２画像の未使用領域を記憶及び／又は処理するメモリオーバヘッドを低減するように、複数の三角形部分を第１画像から第２画像内の新たな位置に再配置する。ここで、未使用領域は、第１画像を回転させた結果として生成される。また、プロセッサは、第１画像の残りの部分を、再配置された複数の三角形部分の間の第２画像内の新たな位置に再配置する。一実施形態では、プロセッサは、第１画像の第１三角形部分を第２画像の右側に移動させる。また、プロセッサは、第１画像の第２三角形部分を第２画像の左側に移動させる。さらに、プロセッサは、第１画像の第３部分を、第２画像内の第１三角形部分と第２三角形部分との間に移動させる。
図１を参照すると、コンピューティングシステム１００の一実施形態のブロック図が示されている。一実施形態では、コンピューティングシステム１００は、メモリ１５０に接続されたシステムオンチップ（ＳｏＣ）１０５を含む。ＳｏＣ１０５は、集積回路（ＩＣ）と呼ぶこともできる。一実施形態では、ＳｏＣ１０５は、処理ユニット１１５Ａ～Ｎと、入出力（Ｉ／Ｏ）インタフェース１１０と、共有キャッシュ１２０Ａ～Ｂと、ファブリック１２５と、グラフィックス処理ユニット（ＧＰＵ）１３０と、メモリコントローラ１４０と、を含む。また、ＳｏＣ１０５は、図を不明瞭にするのを避けるために、図１に示されていない他のコンポーネントを含むこともできる。処理ユニット１１５Ａ～Ｎは、任意の数及びタイプの処理ユニットを表している。一実施形態では、処理ユニット１１５Ａ～Ｎは、中央処理装置（ＣＰＵ）コアである。別の実施形態では、１つ以上の処理ユニット１１５Ａ～Ｎは、他のタイプの処理ユニット（例えば、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）等）である。処理ユニット１１５Ａ～Ｎは、共有キャッシュ１２０Ａ～Ｂと、ファブリック１２５と、に接続されている。
一実施形態では、処理ユニット１１５Ａ～Ｎは、特定の命令セットアーキテクチャ（ＩＳＡ）の命令を実行するように構成されている。各処理ユニット１１５Ａ～Ｎは、１つ以上の実行ユニットと、キャッシュメモリと、スケジューラと、分岐予測回路と、等を含む。一実施形態では、処理ユニット１１５Ａ～Ｎは、オペレーティングシステム等のシステム１００の主制御ソフトウェアを実行するように構成されている。一般に、使用中に処理ユニット１１５Ａ～Ｎによって実行されるソフトウェアは、システム１００の所望の機能を実現するために、システム１００の他のコンポーネントを制御することができる。また、処理ユニット１１５Ａ～Ｎは、アプリケーションプログラム等の他のソフトウェアを実行することができる。
ＧＰＵ１３０は、少なくともサブピクセル座標テーブル１３５と、グラフィックス又は汎用処理に使用される任意の数及びタイプのコンピュートユニットを表すコンピュートユニット１４５Ａ～Ｎと、を含む。サブピクセル座標テーブル１３５は、ＧＰＵ１３０によってレンダリングされる画像のピクセル内のサブピクセルサンプリング位置の座標を記憶するプログラム可能なテーブルである。「サブピクセルサンプリング位置」という用語は、レンダリングされる画像の所定のピクセル内のパラメータ（例えば、色、深度、ステンシル、透明度等）の値をサンプリングするための複数の位置として定義されていることに留意されたい。「サブピクセルサンプリング位置」という用語は、レンダリングされる画像の各ピクセル内に複数のサンプリング位置が存在することを示している。様々な異なるタイプのサブピクセルサンプリングパターンの何れかを、異なる実施形態で利用することができる。サブピクセルサンプリングパターンは、所定の画像を処理する場合にピクセル内の何れの位置がサンプリングされるのかを指定するために、サブピクセル座標テーブル１３５内に生成され、プログラミングされる。
コンピュートユニット１４５Ａ～Ｎは、「シェーダアレイ」、「シェーダエンジン」、「シェーダユニット」、「単一命令多重データ（ＳＩＭＤ）ユニット」又は「ＳＩＭＤコア」と呼ぶこともできる。各コンピュートユニット１４５Ａ～Ｎは、複数の実行ユニットを含む。ＧＰＵ１３０は、共有キャッシュ１２０Ａ～Ｂと、ファブリック１２５と、に接続されている。一実施形態では、ＧＰＵ１３０は、グラフィックスパイプライン操作（例えば、描画コマンド、ピクセル操作、幾何学的計算、及び、画像をディスプレイにレンダリングするための他の操作等）を実行するように構成されている。別の実施形態では、ＧＰＵ１３０は、グラフィックスに無関係な操作を実行するように構成されている。さらなる実施形態では、ＧＰＵ１３０は、グラフィックス操作及び非グラフィックス関連操作の両方を実行するように構成されている。
一実施形態では、ＧＰＵ１３０は、第１画像に対してアンチエイリアシング解像動作を実行する要求を検出するように構成されている。一実施形態では、「解像動作」という用語は、サブピクセルがサンプリングされた表面を、ピクセル当たり１つのサンプルを有する表面に変換すること、として定義されている。ＧＰＵ１３０は、この要求を検出したことに応じて、第１画像の寸法を拡張して第２画像を生成し、第２画像を後処理アンチエイリアシングフィルタでフィルタリングして第３画像を生成し、第３画像の平均化を実行して第４画像を生成する。ここで、第４画像は、アンチエイリアシング動作の結果である。第１画像の寸法を拡張することは、第１画像のサブピクセルを、第２画像の通常のピクセルに変換することを含む。また、ＧＰＵ１３０は、第１画像を回転させて、サブピクセルを、第２画像内の垂直及び水平グリッドパターンに整列させることもできる。
Ｉ／Ｏインタフェース１１０は、ファブリック１２５に接続されており、任意の数及びタイプのインタフェース（例えば、ペリフェラルコンポーネントインターコネクト（ＰＣＩ）バス、ＰＣＩ拡張（ＰＣＩ‐Ｘ）、ＰＣＩＥ（ＰＣＩエクスプレス）バス、ギガビットイーサネット（登録商標）（ＧＢＥ）バス、ユニバーサルシリアルバス（ＵＳＢ）等）を表している。様々なタイプの周辺機器を、Ｉ／Ｏインタフェース１１０に接続することができる。かかる周辺機器には、ディスプレイ、キーボード、マウス、プリンタ、スキャナ、ジョイスティック若しくは他のタイプのゲームコントローラ、メディア記録デバイス、外部ストレージデバイス、ネットワークインタフェースカード等が含まれるが、これらに限定されない。
ＳｏＣ１０５は、１つ以上のメモリモジュールを含むメモリ１５０に接続されている。各メモリモジュールは、メモリモジュールに搭載された１つ以上のメモリデバイスを含む。いくつかの実施形態では、メモリ１５０は、マザーボードに搭載された１つ以上のメモリデバイス、又は、ＳｏＣ１０５が搭載された他のキャリアに搭載された１つ以上のメモリデバイスを含む。一実施形態では、メモリ１５０は、動作中にＳｏＣ１０５と共に用いられるランダムアクセスメモリ（ＲＡＭ）を実装するために使用される。実装されるＲＡＭは、スタティックＲＡＭ（ＳＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、抵抗変化メモリ（ＲｅＲＡＭ）、相変化ＲＡＭ（ＰＣＲＡＭ）、又は、任意の他の揮発性若しくは不揮発性ＲＡＭであってもよい。メモリ１５０を実装するために使用されるＤＲＡＭのタイプは、ダブルデータレート（ＤＤＲ）ＤＲＡＭ、ＤＤＲ２ ＤＲＡＭ、ＤＤＲ３ ＤＲＡＭ等を含むが、これらに限定されない。図１には明示されていないが、ＳｏＣ１０５は、処理ユニット１１５Ａ～Ｎ及び／又はコンピュートユニット１４５Ａ～Ｎの内部にある１つ以上のキャッシュメモリを含むこともできる。いくつかの実施形態では、ＳｏＣ１０５は、処理ユニット１１５Ａ～Ｎ及びコンピュートユニット１４５Ａ～Ｎによって利用される共有キャッシュ１２０Ａ～Ｂを含む。一実施形態では、キャッシュ１２０Ａ～Ｂは、キャッシュコントローラを含むキャッシュサブシステムの一部である。
ここで、様々な構造の次に表示された「Ｎ」という文字は、その構造（例えば、任意の数の処理ユニット１１５Ａ～Ｎ）の要素を含む任意の数の要素を包括的に示すのを意味することに留意されたい。また、「Ｎ」という文字（例えば、処理ユニット１１５Ａ～Ｎ及びコンピュートユニット１４５Ａ～Ｎ）を使用する図１内の異なる符号は、異なる要素が等しい数で提供されるのを示すことを意図していない（例えば、処理ユニット１１５Ａ～Ｎの数は、コンピュートユニット１４５Ａ～Ｎの数と異なっていてもよい）。
様々な実施形態では、コンピューティングシステム１００は、コンピュータ、ラップトップ、モバイルデバイス、サーバ、又は、様々な他のタイプのコンピューティングシステム若しくはデバイスであってもよい。コンピューティングシステム１００及び／又はＳｏＣ１０５のコンポーネントの数は、実施形態毎に異なり得ることに留意されたい。図１に示された数より多い又は少ない各コンポーネント／サブコンポーネントが存在し得る。例えば、別の実施形態では、ＳｏＣ１０５は、複数のメモリに接続された複数のメモリコントローラを含むことができる。コンピューティングシステム１００及び／又はＳｏＣ１０５は、図１に示されていない他のコンポーネントを含むことができることにも留意されたい。さらに、他の実施形態では、コンピューティングシステム１００及びＳｏＣ１０５を、図１に示されている以外の方法で構成することができる。
図２を参照すると、グラフィックス処理パイプライン２００の一実施形態のブロック図が示されている。一実施形態では、グラフィックス処理パイプライン２００は、ＧＰＵ１３０（図１）によって実装されている。他の実施形態では、グラフィックス処理パイプライン２００を、他のタイプの処理ハードウェア（例えば、ＦＰＧＡ、ＡＳＩＣ、ＤＳＰ、マルチコアプロセッサ等）を使用して実装することができる。一般に、グラフィック処理パイプライン２００は、ソフトウェア及び／又はハードウェアの任意の適切な組み合わせを使用して実装され得る。パイプラインアーキテクチャは、動作を複数のステージに分割し、各ステージの出力が後続のパイプラインステージの入力として供給されることによって、長いレイテンシの動作をより効率的に実行することができる。パイプライン２００内のシェーダユニット２０５Ａ～Ｎは、頂点シェーダ、ジオメトリシェーダ、フラグメントシェーダ、ピクセルシェーダ、及び／又は、キャッシュ／メモリ２１０に接続された１つ以上の他のシェーダを含むことができる。キャッシュ／メモリ２１０は、任意のタイプ及び数のキャッシュ又はメモリデバイスを表している。パイプライン２００に示されているシェーダユニット２０５Ａ～Ｎのうち１つ以上のシェーダユニットは、以下に詳細に説明するハイブリッドアンチエイリアシング解像動作を実行するように構成されている。このシェーダユニットは、画像、テクスチャ又は他の入力ピクセルデータを受信し、画像に対してハイブリッドアンチエイリアシング解像動作を実行し、アンチエイリアシングされた画像を出力として生成する。実施形態に応じて、アンチエイリアシングされた画像は、ディスプレイに送られてもよいし、メモリに書き戻されてもよいし、１つ以上の追加のシェーダユニットによって処理されてもよい。
図３を参照すると、サブピクセルサンプリングパターンの一実施形態の図が示されている。ダイアグラム３０５は、図３の最上部に示されており、ピクセルの境界を示す水平線及び垂直線を含む４×４ピクセルの正方形のグリッドを有している。グリッド内の各正方形は、ソース画像のピクセルを表している。一実施形態では、サブピクセルサンプリングパターンは、ピクセルの角部を通過して２×１の傾きを有する第１セットの線を描画することによって生成される。２×１の傾きを有する第１セットの線は、幅が２ピクセルで高さが１ピクセルの矩形の対角線に平行であることに留意されたい。本明細書で使用される場合、「２×１の傾き」という用語は、従来の数学的定義による－１／２の傾きに対応する。概して、第１セットの線がＮ×Ｍの傾きを有すると記載された場合には、これらの線の傾きの従来的な定義は、－Ｍ／Ｎとなる。次に、第２セットの線が第１セットの線に対して垂直に描画され、第１セット及び第２セットの線は、４×４ピクセルの正方形のグリッドの上方に回転グリッドを形成する。サブピクセルサンプリング位置は、回転グリッドの第１セット及び第２セットの線の頂点（すなわち、交点）と一致するように選択される。ここでは、サンプリングパターンを生成するために線を「描画」することについて説明しているが、サブピクセルサンプリングパターンを生成するために、回転グリッドの第１セット及び第２セットの平行線を実際に描画する必要がないことに留意されたい。むしろ、サブピクセルサンプリングパターンを生成するために、これらの線を数学的に決定する（例えば、これらの線の方程式を計算する）ことができる。
次に、一実施形態では、ダイアグラム３１０に示すように、元のピクセル毎のサブピクセルサンプリング位置の重心が元のピクセルの中心となるように、回転グリッドをシフトする。例えば、一実施形態では、（Ｘ１＋Ｘ２＋…ＸＮ）／Ｎ（Ｎは、サブピクセルのサンプル数）の値がｘ座標についての元のピクセルの中心に等しくなるように、及び、サブピクセルのＹ座標についても同様の式を使用して、グリッドをシフトさせる。元のピクセル毎のサブピクセルサンプリング位置の重心が元のピクセルの中心となるように回転グリッドをシフトするステップは、他の実施形態では省略可能であることに留意されたい。サブピクセルサンプリング位置は、第１セット及び第２セットの線の交点における円によってダイアグラム３１０内に示されている。別の実施形態では、サブピクセルサンプリングパターンは、元のピクセルの中心を通る回転した通常のサンプリンググリッドを描画し、次に任意にシフトすることによって生成される。グリッドがピクセルの中心を通って描画される場合、１つのサブピクセルサンプルがピクセルの中心に存在し、サブピクセルサンプルの重心がピクセルの中心に存在し、サブピクセルサンプリングパターンは、ピクセルの中心の周りで対称である。例えば、ピクセルの中心が座標（０，０）を有する場合、座標（ａ，ｂ）のサブピクセルサンプルについては、座標（－ａ，－ｂ）に別のサブピクセルサンプルが存在する。単一のピクセルについてのサブピクセルサンプリング位置を、ダイアグラム３１５に示す。
一実施形態では、ダイアグラム３１０に示すサブピクセルサンプリングパターンを使用して、下方に存在する画像のサブピクセルサンプリング座標を生成する。次に、これらの座標を使用して、プロセッサ（例えば、ＧＰＵ）によってレンダリングされる画像内の何れのサブピクセル位置をサンプリングするかを決定する。一実施形態では、座標は、デカルト座標系に従って生成され、各サンプリング点は、一対の数値座標によって特定される。一実施形態では、数値座標は、浮動小数点（例えば、単精度浮動小数点、倍精度浮動小数点）値として記憶される。他の実施形態では、数値座標は、他のタイプの表現（例えば、固定小数点、整数）を使用して記憶される。
単一のピクセル内の複数の別個の位置をサンプリングする技術は、「サブピクセルサンプリング」又は「マルチサンプリングアンチエイリアシング」（ＭＳＡＡ）と呼ぶことができる。場合によっては、単一のピクセル内の複数の別個の位置をサンプリングすることを「サブサンプリング」と呼ぶことができる。この文脈における「サブサンプリング」は、信号処理技術を説明するために「サブサンプリング」という用語が使用される場合とは異なる意味を有することを理解されたい。信号処理の分野では、「サブサンプリング」という用語は、信号のサンプリングレートを低減することとして定義されている。本開示における「サブピクセルサンプリング」という用語は、混乱を避けるために、単一のピクセル内の複数の別個の位置をサンプリングすることを説明するために使用される。
例えば、ダイアグラム３１５に示すパターンは、５×ＭＳＡＡサンプリングパターンと呼ぶことができる。このパターンは、元のピクセルの正方形のグリッドを通って描画された第１セットの線の各線が垂直ピクセル毎に２つの水平ピクセルを横断するように、２×１の傾きを有する第１セットの線を描画することによって構成されている。次に、線の交点がサブピクセルサンプリング位置を決定するように、第２セットの線が第１セットの線に対して垂直に描画され、結果として、ピクセル当たり２＾２＋１＾２＝５のサブピクセルサンプルが得られる。このサンプリングパターンは、シフトされ、９０度回転され、ミラーリングされてもよい。このサンプリングパターン及び任意の調整は、時間的な（temporal）アンチエイリアシングにおける様々な用途に利用することができる。
図４を参照すると、５×ＭＳＡＡサンプリングパターンのダイアグラム４００が示されている。図４の説明は、図３の説明の続きである。図４のダイアグラム４００に示すドットは、画像の様々なパラメータ（例えば、色、深度、ステンシル、透明度等）のうち何れかの値を計算する位置を決定するためのサブピクセルサンプリング位置を表している。ダイアグラム４００に示すように、これらのサブピクセルサンプリング位置と交差するように描画された垂直線及び水平線は、サンプルが水平方向及び垂直方向の両方に規則的な間隔で配置されているため、５×ＭＳＡＡサンプリングパターンが通常の矩形グリッド条件を満たすことを示している。また、５×ＭＳＡＡサンプリングパターンは、画像を横断する所定の水平線又は垂直線上でピクセル当たり１つのサブピクセル位置のみがサンプリングされるため、水平線／垂直線当たり１つのサンプルの条件を満たす。水平線／垂直線当たり１つのサンプルの条件を満たすことは、画像内のサブピクセルレベルでの垂直線及び水平線の表現の改善を可能にすることによって、パターンのアンチエイリアシング特性を向上させることができる。
５×ＭＳＡＡサンプリングパターンは、標準的な２×２回転グリッドスーパーサンプリング（ＲＧＳＳ）パターンよりも複数の点で優れている。例えば、５×ＭＳＡＡパターンは、水平線及び垂直線について、３つではなく４つの中間色を生成する。また、５×ＭＳＡＡサンプリングパターンは、画像全体に亘って均一なサブピクセルサンプリングを保証する。５×ＭＳＡＡサンプリングパターンは、ピクセル境界を越えてシフトされたものを含めてシフトすることができ、通常のグリッド品質と、水平線／垂直線毎の１サンプルの品質との両方を維持しながらミラーリングすることができる。５×ＭＳＡＡサンプリングパターンは、様々な時間的なアンチエイリアシング技術を実装する場合に有利になり得る。
図５を参照すると、１０×ＭＳＡＡサブピクセルサンプリングパターンの図が示されている。ダイアグラム５０５，５１０，５１５は、図３に示すダイアグラム３０５，３１０，３１５と同様に生成される。ダイアグラム５０５，５１０，５１５に示された１０×ＭＳＡＡサンプリングパターンは、３×１の傾きを有する第１セットの線と、第１セットの線に対して垂直な第２セットの線と、から構成されており、結果として、画像のピクセル毎に３＾２＋１＾２＝１０のサンプルが得られる。
ダイアグラム５０５を生成するために、先ず、画像の元のピクセルの正方形のピクセルグリッドが生成される。グリッドは、ソース画像のピクセルの境界において垂直線及び水平線を含む。次に、第１セットの線が－１／３の傾きでピクセルグリッドの角部を通過するように描画され、各線は垂直ピクセル毎に３つの水平ピクセルを通過する。次いで、第１セットの線に垂直な第２セットの線が、ピクセルグリッドの角部を通過するように描画される。第２セットの線は３の傾きを有し、各線が水平ピクセル毎に３つの垂直ピクセルを通過する。第１セット及び第２セットの線は、回転グリッドと呼ぶことができる。
次に、ダイアグラム５１０に示すように、元のピクセル内の第１セット及び第２セットの線の頂点（すなわち、交点）が元のピクセルの中心において重心を有するように、回転グリッドをシフトさせる。次いで、頂点の座標は、グラフィックスハードウェア（例えば、ＧＰＵ）内にプログラミングされ、画像のサブピクセルサンプリング座標として利用される。ダイアグラム５１５は、単一のピクセルのサブピクセルサンプリング位置を示している。別の実施形態では、第１セット及び第２セットの線は、ピクセルグリッドの角部を通過するのではなく、グリッドのピクセルの中心を通過するように描画される。
図６を参照すると、１３×ＭＳＡＡサブピクセルサンプリングパターンの図が示されている。ダイアグラム６０５，６１０，６１５は、図３に示すダイアグラム３０５，３１０，３１５及び図５に示すダイアグラム５０５，５１０，５１５と同様に生成される。ダイアグラム６０５，６１０に示す１３×ＭＳＡＡサンプリングパターンは、３×２の傾きを有する線に基づいて構成され、画像の各ピクセル内で３＾２＋２＾２＝１３のサンプルが得られる。ダイアグラム６１５は、単一のピクセルの１３個のサブピクセルサンプル位置を示している。
図７を参照すると、１７×ＭＳＡＡサブピクセルサンプリングパターンの図が示されている。ダイアグラム７０５，７１０，７１５は、前の図と同様に生成される。ダイアグラム７０５，７１０に示す１７×ＭＳＡＡサンプリングパターンは、４×１の傾きを有する線に基づいて構成され、画像の各ピクセル内で４＾２＋１＾２＝１７のサンプルが得られる。ダイアグラム７１５は、単一のピクセルの１７個のサブピクセルサンプル位置を示している。
追加のパターンは、図３及び図５～７に示すパターンと同様に生成することができる。一実施形態では、追加のパターンを生成する場合に、パターンが水平線／垂直線当たり１つのサンプルの条件を満たすように、傾きを生成する数値（例えば、３×１）が互いに素（co-prime）である。換言すれば、傾きを生成する数値間の最大公約数は１でなければならない。例えば、この条件を満たす追加のパターンのオプションは、ピクセル当たり２５個のサブピクセルサンプル（ｓｓｐｐ：sub-pixel samples per pixel）を有する４×３、２６ｓｓｐｐを有する５×１、２９ｓｓｐｐを有する５×２、３４ｓｓｐｐを有する５×３、４１ｓｓｐｐを有する５×４、６５ｓｓｐｐを有する６×１等を含む。
図８を参照すると、元のピクセル当たり８個のサブピクセルサンプリングポイントを有するサンプリングパターンの図が示されている。ダイアグラム８０５，８１０は、互いに素ではない傾きを生成する数値２×２を有するサブピクセルサンプリングパターンを示している。したがって、ダイアグラム８０５，８１０に示す８×ＭＳＡＡサンプリングパターンは、２×２の傾きを有する線に基づいて構成される。得られたパターンは、ダイアグラム８１５に示すように、ピクセル当たり８個のサブピクセルサンプルを含む。この８個のサブピクセルサンプリングパターンの場合、垂直線及び水平線毎にピクセル当たり２個のサンプルが存在する。この結果、ソース画像内に表される水平線及び垂直線をアンチエイリアシングする場合、図３に示す５×ＭＳＡＡパターンによって生成される４つの中間トーンよりも少ない３つの中間トーンのみが生成される。しかしながら、８×ＭＳＡＡパターンは、以下により詳細に説明するように、ハイブリッドアンチエイリアシング解像動作のために効率的に実施することができる。別のバージョンの８×ＭＳＡＡパターンは、非回転矩形グリッド４×２から生成することができ、この別のバージョンもハイブリッドアンチエイリアシング解像動作のために効率的に実施することができる。
図９を参照して、ピクセル共有パターンの図が示されている。図３及び図５～８に示す前述のパターンは、１つのサブピクセルサンプリング位置がソースピクセルの角部又は中心に位置するようにシフトすることができる。例えば、ダイアグラム９０５は、２×１の傾きに基づく５×サブピクセルサンプリングパターンを示しており、サブピクセルサンプリング位置がシフトされ、これらの位置のうち１つがソースピクセルの右下角部と一致するようになっている。このパターンのシフトは、ピクセルの右下角部のサブピクセル位置が４つの隣接ピクセル間で共有されるのを可能にする。ダイアグラム９１０は、５×サブピクセルサンプリングパターンの代替の構成を示している。ダイアグラム９１０は、１つのサブピクセルがピクセルの中心に位置合わせされるようにシフトされた５×サブピクセルサンプリングパターンを示している。
ダイアグラム９１５は、３×１の傾きを有する１０×サブピクセルサンプリングパターンを示しており、１つのサブピクセルサンプリング位置がピクセルの右下角部に位置するように、サブピクセルサンプリングパターンがシフトされている。ダイアグラム９２０は、３×２の傾きを有する１３×サブピクセルサンプリングパターンを示しており、１つのサブピクセルサンプリング位置がピクセルの右下角部に位置するように、サブピクセルサンプリングパターンがシフトされている。ダイアグラム９２５は、４×１の傾きを有する１７×サブピクセルサンプリングパターンを示しており、１つのサブピクセルサンプリング位置がピクセルの右下角部に位置するように、サブピクセルサンプリングパターンがシフトされている。これらのサンプリングパターンの各々は、１つのサブピクセルサンプリング位置を、４つの隣接ピクセル間で共有されるのを可能にする。したがって、解像動作中に、１つのフラグメントではなく４つのフラグメントがアクセスされる。
いくつかの実施形態では、フラグメント当たり５、１０、１３又は１７個のサンプルを含む表面を生成することは、実際のハードウェア実装の観点から最適ではない可能性がある。しかしながら、異なるタイプの回避策を実装することによって、フラグメント当たり５、１０、１３又は１７個のサンプルのパターンを、既存又は将来のハードウェアに効率的に実装することができる。例えば、８×カバレッジサンプリングアンチエイリアシング（ＣＳＡＡ）パターン、又は、４×高品質アンチエイリアシング（ＥＱＡＡ）パターンの各々は、８つのカバレッジサンプルを含む。一実施形態では、８×ＣＳＡＡパターン又は４×ＥＱＡＡパターンを実装して、図３のダイアグラム３１０，３１５に示す５×サブピクセルサンプリングパターンを生成することができる。８×ＣＳＡＡパターン又は４×ＥＱＡＡパターンの場合、追加の３つのカバレッジサンプルは、５×パターンの最初の５つの位置のうち３つの位置と一致するように配置される。次に、これらの追加のサブピクセルサンプルは、レンダリングパイプラインの初期ステージにおいてデプスカリング（depth-culled）されるので、レンダリング時間を無駄にしない。或いは、ハードウェアは、不要なサブピクセルサンプルを計算しないように構成されている。この同じアプローチは、１０×又は１３×サブピクセルサンプリングパターンをサポートするために、既存の１６×サブピクセルサンプリングモード（例えば、１６×ＣＳＡＡ、１６×ＱＣＳＡＡ（Quincunx CSAA）、１６×ＥＱＡＡ）を使用することによって実施することができる。
別の実施形態では、５×サブピクセルサンプリングパターンを実装する場合に２つの表面がストレージのために利用され、一方の表面が４×サブピクセルサンプリングパターンを実装し、他方の表面が１×サブピクセルサンプリングパターンを実装する。同様に、１０×サブピクセルサンプリングパターンは、８×サブピクセルサンプリングパターンの表面、及び、２×サブピクセルサンプリングパターンの表面を実装することによって利用することができる。また、１３×サブピクセルサンプリングパターンは、１２×サブピクセルサンプリングパターンの表面、及び、１×サブピクセルサンプリングパターンの表面から構成することができ、１３×サブピクセルサンプリングパターンは、８×サブピクセルサンプリングパターンの表面と、４×サブピクセルサンプリングパターンの表面と、１×サブピクセルサンプリングパターンの表面と、から構成することができる。さらに、１７×サブピクセルサンプリングパターンは、１６×サブピクセルサンプリングパターンの表面、及び、１×サブピクセルサンプリングパターンの表面を使用して実装することができる。
さらなる実施形態では、サブピクセルサンプリングパターン内の１つのサンプルを、このパターンから省略することができる。例えば、１７×サブピクセルサンプリングパターンの場合、１６個のサブピクセルサンプル位置のみを計算することができる。サンプリング位置を省略すると、通常のグリッドパターンに穴ができるが、この穴を解像動作中にプログラムによって補間することができる。一実施形態では、ＧＰＵは、サブピクセルサンプリングパターンをプログラム的に変更することができるが、サンプル位置に特定の粒度が存在する場合がある。例えば、一実施形態では、ピクセルの内部に１６×１６の可能な位置のグリッドを利用することができる。したがって、本明細書で説明するパターンのいくつかは、絶対的な処理では実施不可能な可能性があるが、サンプル位置が最も近いグリッドポイントに調整された近似パターンを実施して、適切な結果をもたらすことができる。
図１０を参照すると、ハイブリッドアンチエイリアシングスキームの一実施形態の図が示されている。一般に、アンチエイリアシングアルゴリズムには、マルチサンプリングアンチエイリアシング及び後処理アンチエイリアシングの２つのファミリが存在する。これらの２つの方法は、通常、互いに排他的である。後処理アンチエイリアシングのパスは、マルチサンプリングされた画像から解像された画像に適用することができる。一般に、得られた画像は不鮮明になり、おそらく以前よりも悪化する。しかしながら、ハイブリッドアンチエイリアシングスキームを実装するために本明細書に記載された技術は、従来技術に対する改良である。
一実施形態では、ハイブリッドアンチエイリアシングスキームは、サブピクセルサンプリングパターンが画像内に通常のグリッド（regular grid）を生成するマルチサンプリング画像から開始する。上述したサブピクセルサンプリングパターン（例えば、５×、１０×、１３×、１７×）の何れかを利用することができる。次に、マルチサンプリング画像は、サブピクセルサンプリング解像度の画像に拡張される。次いで、後処理アンチエイリアシングアルゴリズムを使用して、拡張画像をフィルタリングする。最後に、フィルタリングされた拡張画像を平均化し、元の解像度の画像に戻す。このアプローチは、現在のグラフィックス処理ハードウェア（例えば、ＧＰＵ）上で実施することができる。例えば、サブピクセルサンプリング位置をＧＰＵにプログラミングして、新たなサブピクセルサンプリングパターンをサポートすることができる。このアプローチは、回転したグリッドパターン及び回転していないグリッドパターンで動作する。いくつかの実施形態では、このアプローチは、再投影技術と同様に、時間的な（temporal）フィルタ技術と組み合わせることができる。一実施形態では、既存のゲームは、グラフィックスドライバソフトウェアを更新することによって、ハイブリッドアンチエイリアシングスキームを利用することができる。
一実施形態では、ハイブリッドアンチエイリアシングスキームを、図１０のブロック図に示すシナリオのために実装することができる。この実施形態では、幅（Ｗ）×高さ（Ｈ）の寸法を有する画像１００５は、ダイアグラム１０１０に示すように、２×２順序付きグリッド（ＯＧ）に基づくマルチサンプリング（すなわち、サブピクセルサンプリング）を利用する。画像１００５は、サブピクセルを通常のピクセルであるかのように扱うことによって拡張される。得られた画像１０１５は、２Ｗ×２Ｈの寸法を有する。一実施形態では、ハイダイナミックレンジ（ＨＤＲ）テクスチャのトーンマッピングが拡張ステップに統合される。
次に、画像１０１５は、画像１０２０を生成するために、後処理アンチエイリアシングフィルタによって処理される。また、いくつかの実施形態では、シャープネス等の追加の後処理が、拡張画像１０１５に適用される。次いで、平均化フィルタを利用して、画像１０２０から画像１０２５が生成される。画像１００５，１０１５，１０２０，１０２５はテクスチャとも呼ばれることに留意されたい。一実施形態では、平均化フィルタは、ボックス平均化フィルタ（例えば、２×２ボックス平均化フィルタ）である。他の実施形態では、他のタイプの平均化フィルタ（例えば、テントフィルタ）を利用することができる。さらに、平均化フィルタは、ハイダイナミックレンジ（ＨＤＲ）テクスチャ、シャープ化及び／又はその他のための逆トーンマッピングを含むことができる。画像１０２５は、元の画像１００５と同じ寸法Ｗ×Ｈを有することに留意されたい。他の実施形態では、平均化フィルタは、画像１０２５の解像度を、元の画像１００５と異なる解像度に変更することができる。或いは、平均化フィルタを使用するダウンスケーリングステップを省略することができ、得られた画像は、開始画像よりも高い解像度を有する。
次に、図１１を参照すると、ハイブリッドアンチエイリアシングスキームの別の実施形態の図が示されている。一実施形態では、ハイブリッド後処理、アンチエイリアシングスキームが、何れかのタイプの画像、テクスチャ、表面又は他のピクセルデータを表す画像１１０５に適用される。画像１１０５は、Ｗ×Ｈの寸法を有しており、ダイアグラム１１１０に示すように、２×１の傾きに基づく×５ＭＳＡＡサブピクセルサンプリングパターンを利用する。画像１１０５のサブピクセルサンプルは、拡張された後に、位置合わせのために回転されて、マルチサンプリングされない自然な解像度の画像である画像１１１５を生成する。換言すれば、画像１１０５のサブピクセルは、画像１１１５のピクセルとして扱われる。また、画像１１１５のピクセルが通常の矩形グリッドを形成するように、ピクセルが回転される。
次いで、画像１１２０を生成するために、画像１１１５に対して後処理アンチエイリアシングフィルタリングステップが実行される。次に、画像１１２０に対して平均化フィルタステップが実行され、元の画像１１０５と同じ寸法Ｗ×Ｈを有する画像１１２５が生成される。別の実施形態では、平均化フィルタステップを省略することができ、画像１１２０を、ハイブリッドアンチエイリアシング解像動作の結果とすることができる。或いは、さらなる実施形態では、平均化フィルタは、画像１１２５の解像度が画像１１０５の元の解像度Ｗ×Ｈより大きくなるように、画像１１２０を平均化することができる。
図１２を参照すると、拡張画像のサイズを縮小する技術の図が示されている。画像１２０５は、図１１の画像１１１５と同様に拡張された画像の一例である。画像１２０５は、サブピクセルサンプリングされた画像（図示省略）から生成された、拡張され回転された画像を含む。しかしながら、画像１２０５内の「Ｘ」を含む領域の各々は、追加のメモリを消費する未使用空間に対応する。
したがって、一実施形態では、現在の状態の画像１２０５を処理する代わりに、画像１２０５の一部が、空間のより効率的な使用をもたらす画像１２１０を生成するために再配置される。一部を空間効率のよい画像１２１０に再配置するために、三角形部分１２１５が、画像１２０５の右側から画像１２１０の左側に移動される。また、三角形部分１２２０が、画像１２０５の最上部から画像１２１０の右下部に移動される。画像１２１０の右上部には、「Ｘ」でマークされた未使用空間の小さな部分がまだ存在している。しかしながら、これは、画像１２０５内の未使用スペースの量よりもはるかに小さい。画像１２１０において、部分１２１５，１２２０，１２２５は、無駄なスペースがより少なく、さらに効率的な配置で組み合わされる。これにより、次の後処理アンチエイリアシングステップを、画像１２０５に対して実行するよりもさらに効率的に画像１２１０に対して実行することができる。
周囲の部分を移動させることによって画像を再配置する場合に、後処理アルゴリズムを実行できるように、各部分においてある程度のオーバーラップが含まれ得ることに留意されたい。例えば、後処理アルゴリズムが中心ピクセルの周囲の５ピクセルをサンプリングする場合に、部分１２１５，１２２０，１２２５が組み合わされるときに、５ピクセルのオーバーラップがこれらの部分に加えられて、画像１２１０が形成される。部分１２１５，１２２０，１２２５の再配置を、サブピクセルステージの拡張中に実行可能であることにも留意されたい。したがって、部分１２１５，１２２０，１２２５の再配置は、追加のレンダリングパスを必要としない。代替の三角形分割、及び／又は、代替の再配置パターンの使用が可能であり、意図されていることにさらに留意されたい。
図１３を参照すると、ハイブリッドアンチエイリアシング解像動作を実行する方法１３００の一実施形態が示されている。説明のために、この実施形態のステップ及び図１４～１７のステップは、順番に示されている。しかしながら、記載された方法の様々な実施形態において、記載された要素のうち１つ以上は、同時に実行されてもよいし、図示された順序と異なる順序で実行されてもよいし、完全に省略されてもよいことに留意されたい。他の追加の要素も所望に応じて実行される。本明細書で説明される様々なシステム、装置又はコンピューティングデバイスの何れかは、方法１３００を実行するように構成されている。
プロセッサは、ピクセル当たり複数のサブピクセルサンプル及び第１セットの寸法を有する第１画像に対してアンチエイリアシング解像動作を実行する要求を検出する（ブロック１３０５）。一実施形態では、プロセッサはＧＰＵである。他の実施形態では、プロセッサは、他の様々なタイプのプロセッサ（例えば、ＤＳＰ、ＦＰＧＡ、ＡＳＩＣ、マルチコアプロセッサ等）の何れかである。実施形態に応じて、第１画像は、プロセッサによって処理されるテクスチャ、表面又は他のタイプのピクセルデータであってもよい。
プロセッサは、要求を検出したことに応じて、第１画像の寸法を拡張して、ピクセル当たり単一のサンプルを含み、第１セットの寸法より大きな第２セットの寸法を有する第２画像を生成する（ブロック１３１０）。一実施形態では、第１画像の寸法を拡張することは、第１画像のサブピクセルを第２画像の通常のピクセルに変換することを含む。換言すれば、第１画像のサブピクセルは、それらが第２画像の実際のピクセルであるかのように扱われる。第１画像の寸法の拡張は、第１画像のピクセル当たりのサブピクセルサンプリング位置の数に応じて変化する。第１画像の寸法を拡張して第２画像を生成することは、拡張を実際に行わず、第２画像を生成せずに第１画像を拡張するかのように後続の計算を実行することによって仮想的に実行可能であることに留意されたい。いくつかの実施形態では、第１画像の寸法を拡張することに加えて、第１画像が回転される。これらの実施形態では、この回転は、第１画像のサブピクセルを、第２画像内の垂直及び水平グリッドパターンに整列するために実行される。
次に、プロセッサは、第２画像に対して後処理アンチエイリアシングを実行して、第２セットの寸法を有する第３画像を生成する（ブロック１３１５）。いくつかの実施形態では、ブロック１３１５は、第３画像を実際に生成することなく仮想的に実行することが可能である。プロセッサは、アンチエイリアシングフィルタを利用してアンチエイリアシング処理を実行する。また、アンチエイリアシングフィルタは、後処理アンチエイリアシングフィルタと呼ぶことができる。一実施形態では、アンチエイリアシングフィルタは、高速近似アンチエイリアシング（ＦＸＡＡ）アルゴリズムに基づいている。他の実施形態では、アンチエイリアシングフィルタは、第２画像をフィルタリングして第３画像を生成するための他のアルゴリズムを利用することができる。概して、アンチエイリアシングフィルタは、中央のピクセル、次いで周囲のピクセルを分析して、中央のピクセルの近傍に表示される不要なエイリアシング効果（すなわち、ジャギー）が存在するか否かを判別する。アンチエイリアシングフィルタが中央のピクセルについてアーティファクトの存在を検出した場合に、中央のピクセル値を、隣接するピクセルと平均化することができる。
次に、プロセッサは、第３画像の寸法を縮小して、所望の解像度で第４画像を生成する（ブロック１３２０）。一実施形態では、寸法を縮小することは、第３画像の平均化を実行して第４画像を生成することを含む。一実施形態では、第３画像の平均化を、第４画像を生成せずにインプレースで実行することができる。実施形態に応じて、ブロック１３２０に続いて、第４画像をメモリへ書き戻し、第４画像に対して追加の処理を行い、及び／又は、第４画像をディスプレイに送ることができることに留意されたい。一実施形態では、第４画像は、第１画像と同じ解像度を有する。別の実施形態では、第４画像は、第１画像よりも高い解像度を有する。いくつかの実施形態では、ブロック１３２０を方法１３００から省略して、第３画像をアンチエイリアシング解像動作の結果とすることができる。例えば、いくつかのアプリケーション（例えば、仮想現実（ＶＲ）アプリケーション）において、より高い解像度の画像にアクセスすることは、レンダリング後に発生したヘッドの動きを補正するために、レンダリングされた画像を、ディスプレイに送信する前にワーピングする（すなわち、再投影する）場合に有用となり得る。ブロック１３２０の後に方法１３００は終了する。
方法１３００を説明するのに利用される第１画像、第２画像、第３画像及び第４画像の用語は、方法１３００の異なるステップを区別するのを意図していることを理解されたい。かかる各用語は、ある種の処理がソース画像に適用され、修正されたソース画像を生成することを示すことを意味する。例えば、プロセッサは、第１画像の寸法を拡張して第２画像を生成する場合に、第２画像を実際に生成することなく第１画像を拡張するかのように、後続の計算を実行することによって仮想的に寸法を拡張することができる。さらに、プロセッサは、第３画像の平均化を実行する場合に、第３画像の平均化されたバージョンによって第３画像を上書きすることができる。この観点から、第３画像を平均化することができ、平均化の出力を第３画像と呼ぶことができる。しかしながら、明確さのために、第３画像の平均化の出力を、方法１３００では第４画像と呼ぶこととし、平均化ステップの入力と出力とを明確に区別する。同様に、方法１３００の他のステップでは、実際には、新たな画像を生成するのではなく、ソース画像を上書き又は修正することができる。
図１４を参照すると、画像を拡張して回転させる場合に画像部分を再配置する方法１４００の一実施形態が示されている。プロセッサは、複数の三角形部分を、第１画像から第２画像内の新たな位置に再配置する（ブロック１４０５）。一実施形態では、プロセッサは、ハイブリッドアンチエイリアシング解像動作の一部として、複数の三角形部分を第１画像から第２画像内の新たな位置に再配置する。プロセッサは、ハイブリッドアンチエイリアシング解像動作の一部として、第１画像を第２画像に拡張して回転させる場合に、複数の三角形部分を第１画像から第２画像内の新たな位置に再配置する。また、プロセッサは、第１画像の残りの部分を、複数の三角形部分の間の第２画像内の新たな位置に再配置する（ブロック１４１０）。ブロック１４１０の後に、方法１４００は終了する。第１画像の画像部分を第２画像内の新たな位置に再配置することによって、第２画像に対する後続の処理動作を、グラフィックスハードウェアによってさらに効率的に実行することができる。
図１５を参照すると、画像を拡張して回転させる場合に画像部分を再配置する方法１５００の別の実施形態が示されている。プロセッサは、第１三角形部分を、ソース画像の左側から、ソース画像の拡張されたバージョンの右側に移動する（ブロック１５０５）。また、プロセッサは、第２三角形部分を、ソース画像の右側から、ソース画像の拡張されたバージョンの左側に移動する（ブロック１５１０）。さらに、プロセッサは、ソース画像の第３部分を、ソース画像の拡張されたバージョン内の第１三角形部分と第２三角形部分との間に適合するように移動する（ブロック１５１５）。一実施形態では、プロセッサは、第１部分、第２部分及び第３部分を、ソース画像の拡張されたバージョン内の新たな位置に移動する場合に、第１部分、第２部分及び第３部分のエッジにおいてサブピクセルのオーバーラップを有することに留意されたい。ブロック１５１５の後に、方法１５００は終了する。
図１６を参照すると、画像のサブピクセル位置をサンプリングする方法１６００の一実施形態が示されている。プロセッサは、回転グリッドに基づいて、レンダリングされる画像のピクセル毎に複数のサブピクセルサンプリング座標を生成し、回転角が回転グリッドに対して指定される（ブロック１６０５）。回転角は、より一般的には回転量と呼ぶことができる。次に、プロセッサは、レンダリングされる画像のピクセル毎の複数のサブピクセルサンプリング座標によって示されるサブピクセル位置をサンプリングする（ブロック１６１０）。次いで、プロセッサは、サブピクセル位置の値をメモリに記憶する（ブロック１６１５）。メモリは、キャッシュ、ローカルデータ共有、グローバルデータ共有、メモリデバイス、又は、ストレージ素子の任意の他の適切な集合を表すことに留意されたい。ブロック１６１５の後に、方法１６００は終了する。
図１７を参照すると、レンダリングされる画像のピクセル毎に複数のサブピクセルサンプリング座標を生成する方法１７００の一実施形態が示されている。プロセッサは、画像の所定の位置を斜めに通過する第１セットの平行線に対応する位置を計算する（ブロック１７０５）。「斜めに通過する」とは、９０度又は１８０度以外の角度で画像を横断することとして定義されることに留意されたい。換言すれば、第１セットの平行線は、画像のピクセルの境界を示す正方形グリッドの水平線又は垂直線の何れかと平行ではない。一実施形態では、所定の位置は、ピクセルの角部である。別の実施形態では、所定の位置は、ピクセルの中心である。様々な実施形態では、第１セットの平行線の各線の傾きは、２つの互いに素な数の比から生成される。例えば、一実施形態では、第１セットの平行線の各線の傾きは、２ピクセル×１ピクセルである。他の実施形態では、傾きは、他の適切な比であってもよい。一実施形態では、隣接する線間の距離は、第１セットの平行線の隣接する線の各ペアに対して一定である。
次に、プロセッサは、第１セットの平行線に垂直な第２セットの平行線に対応する位置を計算し、第１セット及び第２セットの平行線は、回転グリッドを形成する（ブロック１７１０）。一実施形態では、隣接する線間の距離は、第２セットの平行線の隣接する線の各ペアに対して一定である。一実施形態では、第１セットの平行線の隣接する線間の距離は、第２セットの平行線の隣接する線間の距離に等しい。次に、プロセッサは、回転グリッドをシフトさせて、第１セット及び第２セットの平行線の頂点が、対応する各ピクセルの中心にある重心を有するようにする（ブロック１７１５）。次いで、プロセッサは、第１セット及び第２セットの平行線の頂点の位置を利用して、画像のピクセル内の複数のサブピクセルサンプリング座標を特定する（ブロック１７２０）。ブロック１７２０の後に、方法１７００は終了する。実施する方法１７００は、サブピクセルサンプリング座標を、水平方向及び垂直方向の両方において規則的な間隔で配置する。さらに、方法１７００を実行することによって、画像を横断する所定の水平線又は垂直線上にピクセル当たり１つのサブピクセルサンプリング位置のみが存在することがもたらされる。他の実施形態では、方法１７００によって生成されるサブピクセルサンプリングパターンと同様のサブピクセルサンプリングパターンを達成するために、他の方法を実装することができることに留意されたい。一般に、ピクセル当たり「ａ＾２＋ｂ＾２」のサブサンプルの密度を有する（ａ及びｂは整数である）正方形グリッドの場合に、当該グリッドが「ａｔａｎ（ａ／ｂ）＋９０＊ｎ」（ｎは整数である）の角度で回転又はミラーリングされている場合には、各ピクセル内のサンプリングパターンは同一になる。
図１８を参照すると、サブピクセルサンプリング座標を生成する方法の一実施形態が示されている。プロセッサは、回転グリッドの角度を指定する（ブロック１８０５）。例えば、プロセッサは、回転グリッドの第１セットの線が２×１の傾きを有するように指定することができる。この傾きは、幅が２ピクセル及び高さが１ピクセルの矩形の対角線に平行な線であることを示している。回転グリッドの第２セットの線は、第１セットの線に垂直である。次に、プロセッサは、回転グリッドを、レンダリングされる画像上に重ね合わせる（ブロック１８１０）。次いで、プロセッサは、回転グリッドに基づいて、レンダリングされる画像のピクセル毎に複数のサブピクセルサンプリング座標を生成する（ブロック１８１５）。ブロック１８１５の後に、方法１８００は終了する。
図１９を参照すると、アンチエイリアシング動作を実行する方法の一実施形態が示されている。プロセッサは、画像に対してアンチエイリアシング動作を実行する要求を検出する（ブロック１９０５）。アンチエイリアシング動作は、アンチエイリアシング解像動作と呼ぶこともできることに留意されたい。プロセッサは、要求を検出したことに応じて、画像の寸法を拡張する（ブロック１９１０）。一実施形態では、プロセッサは、ブロック１９１０において画像の仮想拡張を実行する。仮想拡張は、より大きな新たな画像を生成することによって、又は、元の画像をより大きな画像として扱うことによって、実行され得る。一実施形態では、プロセッサは、元の画像を、回転されたより大きな画像として扱う。一実施形態では、画像の寸法を拡張することは、サブピクセルを通常のピクセルに変換することとして定義される。いくつかの実施形態では、画像を回転させて、通常のピクセルを矩形グリッド内に整列させる。次に、プロセッサは、画像に対してアンチエイリアシング処理を実行する（ブロック１９１５）。そして、プロセッサは、画像の平均化を実行して、所望の解像度でアンチエイリアシング動作の最終結果を生成する（ブロック１９２０）。ブロック１９２０の後に、方法１９００は終了する。
図２０を参照すると、サンプリンググリッドを生成する方法の一実施形態が示されている。サンプリンググリッドに対して傾き（例えば、２×１）が選択される（ブロック２００５）。次に、選択された傾きの線が、ピクセルグリッドの全てのグリッド交点を通過するように描画される（ブロック２０１０）。別の実施形態では、選択された傾きの線が、ブロック２０１０において、ピクセルグリッドの全てのピクセルの中心を通過するように描画される。次いで、ピクセルグリッドの全てのグリッド交点を通過する垂線が描画される（ブロック２０１５）。或いは、別の実施形態では、ブロック２０１５において、ピクセルグリッドの全てのピクセルの中心を通過する垂線が描画される。ブロック２０１０，２０１５において描画される線は、回転した通常のグリッドを生成する。この回転した通常のグリッドは、サンプリンググリッドと呼ぶこともできる。
次に、任意のステップにおいて、サンプリンググリッドがシフトされ、９０度の倍数だけ回転され、及び／又は、ミラーリングされる（ブロック２０２０）。単一のピクセル内のサンプリンググリッドのグリッド交点によって生成されたパターンは、画像のサンプリングパターンとして利用される（ブロック２０２５）。単一のピクセル内のサンプリングパターンは、方法２０００によって生成されたサンプリングパターンの画像内の全てのピクセルについて同一である。ブロック２０２５の後に、方法２０００は終了する。本明細書で説明するシステム及び／又は装置の何れかが方法２０００を実行するように構成され得ることに留意されたい。
様々な実施形態では、ソフトウェアアプリケーションのプログラム命令を使用して、前述の方法及び／又はメカニズムを実装する。プログラム命令は、Ｃ等の高水準プログラミング言語におけるハードウェアの動作を記述する。または、Ｖｅｒｉｌｏｇ等のハードウェア設計言語（ＨＤＬ）が使用される。プログラム命令は、非一時的なコンピュータ可読記憶媒体に記憶される。複数のタイプの記憶媒体が利用可能である。記憶媒体は、プログラム命令及び付随するデータをプログラム実行用のコンピューティングシステムに提供するために、使用中にコンピューティングシステムによってアクセス可能である。コンピューティングシステムは、少なくとも１つ以上のメモリと、プログラム命令を実行するように構成された１つ以上のプロセッサと、を含む。
上述した実施形態は、実装の非限定的な例に過ぎないことを強調したい。上記の開示が完全に理解されると、当業者には数多くの変形及び修正が明らかになるであろう。以下の特許請求の範囲は、かかる変形及び修正の全てを包含するものと解釈されることが意図される。

Claims (20)

  1. メモリと、
    プロセッサと、を備え、
    前記プロセッサは、
    前記メモリに記憶された第１画像に対してアンチエイリアシング解像動作を実行する要求を検出することであって、前記第１画像は、ピクセル当たり複数のサブピクセルサンプルを含み、第１セットの寸法を有する、ことと、
    前記要求を検出したことに応じて、
    第２画像の各ピクセルが、前記第１画像の１つのサブピクセルサンプルによって表される単一のサンプルを有し、前記第１セットの寸法よりも大きい第２セットの寸法を有するように、前記第１画像の寸法を拡張して前記第２画像を生成することと、
    前記第２画像に対して後処理アンチエイリアシングを実行して、前記第２セットの寸法を有する第３画像を生成することと、
    前記第３画像の寸法を縮小して第４画像を生成することであって、前記第４画像は前記アンチエイリアシング解像動作の結果である、ことと、
    を行うように構成されている、
    システム。
  2. 後処理アンチエイリアシングを実行することは、周囲のピクセルの値に基づいてピクセルをフィルタリングすることを含み、前記後処理アンチエイリアシングは、平均化の前に実行される、請求項１のシステム。
  3. 前記第１画像の寸法を拡張することは、前記第１画像のサブピクセルを、前記第２画像の通常のピクセルに変換することを含む、請求項１のシステム。
  4. 前記第２画像は、前記第１画像を拡張して回転させることによって生成される、請求項１のシステム。
  5. 前記プロセッサは、前記第１画像を回転して、前記サブピクセルを、前記第２画像内の垂直及び水平グリッドパターン内に整列するように構成されている、請求項４のシステム。
  6. 前記プロセッサは、
    複数の三角形部分を、前記第１画像から前記第２画像内の新たな位置に再配置することと、
    前記第１画像の残りの部分を、再配置された前記複数の三角形部分の間の前記第２画像内の新たな位置に再配置することと、
    を行うように構成されている、
    請求項５のシステム。
  7. 前記プロセッサは、
    第１三角形部分を、前記第１画像の左側から前記第２画像の右側に移動することと、
    第２三角形部分を、前記第１画像の右側から前記第２画像の左側に移動することと、
    前記第１画像の第３部分を、前記第２画像内の前記第１三角形部分と前記第２三角形部分との間に適合するように移動することと、
    を行うように構成されている、
    請求項６のシステム。
  8. コンピューティングデバイスにおける使用のための方法であって、
    ピクセル当たり複数のサブピクセルサンプルを含む第１画像であって、第１セットの寸法を有する第１画像に対してアンチエイリアシング解像動作を実行する要求を検出することと、
    前記要求を検出したことに応じて、
    第２画像の各ピクセルが、前記第１画像の１つのサブピクセルサンプルによって表される単一のサンプルを有し、前記第１セットの寸法よりも大きい第２セットの寸法を有するように、前記第１画像の寸法を拡張して前記第２画像を生成することと、
    前記第２画像に対して後処理アンチエイリアシングを実行して、前記第２セットの寸法を有する第３画像を生成することと、
    前記第３画像の寸法を縮小して第４画像を生成することであって、前記第４画像は前記アンチエイリアシング解像動作の結果である、ことと、を含む、
    方法。
  9. 後処理アンチエイリアシングを実行することは、周囲のピクセルの値に基づいてピクセルをフィルタリングすることを含み、前記後処理アンチエイリアシングは、平均化の前に実行される、請求項８の方法。
  10. 前記第１画像の寸法を拡張することは、前記第１画像のサブピクセルを、前記第２画像の通常のピクセルに変換することを含む、請求項８の方法。
  11. 前記第２画像は、前記第１画像を拡張して回転させることによって生成される、請求項８の方法。
  12. 前記第１画像を回転して、前記サブピクセルを、前記第２画像内の垂直及び水平グリッドパターン内に整列することを含む、請求項１１の方法。
  13. 複数の三角形部分を、前記第１画像から前記第２画像内の新たな位置に再配置することと、
    前記第１画像の残りの部分を、再配置された前記複数の三角形部分の間の前記第２画像内の新たな位置に再配置することと、を含む、
    請求項１２の方法。
  14. 第１三角形部分を、前記第１画像の左側から前記第２画像の右側に移動することと、
    第２三角形部分を、前記第１画像の右側から前記第２画像の左側に移動することと、
    前記第１画像の第３部分を、前記第２画像内の前記第１三角形部分と前記第２三角形部分との間に適合するように移動することと、を含む、
    請求項１３の方法。
  15. メモリと、
    複数の実行ユニットと、を備え、
    前記複数の実行ユニットは、
    前記メモリに記憶された第１画像に対してアンチエイリアシング解像動作を実行する要求を検出することであって、前記第１画像は、ピクセル当たり複数のサブピクセルサンプルを含み、第１セットの寸法を有する、ことと、
    前記要求を検出したことに応じて、
    第２画像の各ピクセルが、前記第１画像の１つのサブピクセルサンプルによって表される単一のサンプルを有し、前記第１セットの寸法よりも大きい第２セットの寸法を有するように、前記第１画像の寸法を拡張して前記第２画像を生成することと、
    前記第２画像に対して後処理アンチエイリアシングを実行して、前記第２セットの寸法を有する第３画像を生成することと、
    前記第３画像の寸法を縮小して第４画像を生成することであって、前記第４画像は前記アンチエイリアシング解像動作の結果である、ことと、
    を行うように構成されている、
    プロセッサ。
  16. 後処理アンチエイリアシングを実行することは、周囲のピクセルの値に基づいてピクセルをフィルタリングすることを含み、前記後処理アンチエイリアシングは、平均化の前に実行される、請求項１５のプロセッサ。
  17. 前記第１画像の寸法を拡張することは、前記第１画像のサブピクセルを、前記第２画像の通常のピクセルに変換することを含む、請求項１５のプロセッサ。
  18. 前記第２画像は、前記第１画像を拡張して回転させることによって生成される、請求項１５のプロセッサ。
  19. 前記プロセッサは、前記第１画像を回転して、前記サブピクセルを、前記第２画像内の垂直及び水平グリッドパターン内に整列するように構成されている、請求項１８のプロセッサ。
  20. 前記プロセッサは、
    複数の三角形部分を、前記第１画像から前記第２画像内の新たな位置に再配置することと、
    前記第１画像の残りの部分を、再配置された前記複数の三角形部分の間の前記第２画像内の新たな位置に再配置することと、
    を行うように構成されている、
    請求項１９のプロセッサ。
JP2018555849A 2016-01-18 2017-01-17 コンピューティングシステムにおけるアンチエイリアシング動作の実行 Active JP6992005B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021199106A JP7361089B2 (ja) 2016-01-18 2021-12-08 コンピューティングシステムにおけるアンチエイリアシング動作の実行

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662279889P 2016-01-18 2016-01-18
US62/279,889 2016-01-18
PCT/US2017/013786 WO2017127363A1 (en) 2016-01-18 2017-01-17 Performing anti-aliasing operations in a computing system

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021199106A Division JP7361089B2 (ja) 2016-01-18 2021-12-08 コンピューティングシステムにおけるアンチエイリアシング動作の実行

Publications (2)

Publication Number Publication Date
JP2019505939A JP2019505939A (ja) 2019-02-28
JP6992005B2 true JP6992005B2 (ja) 2022-01-13

Family

ID=59313891

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018555849A Active JP6992005B2 (ja) 2016-01-18 2017-01-17 コンピューティングシステムにおけるアンチエイリアシング動作の実行
JP2021199106A Active JP7361089B2 (ja) 2016-01-18 2021-12-08 コンピューティングシステムにおけるアンチエイリアシング動作の実行

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021199106A Active JP7361089B2 (ja) 2016-01-18 2021-12-08 コンピューティングシステムにおけるアンチエイリアシング動作の実行

Country Status (6)

Country Link
US (2) US10354365B2 (ja)
EP (2) EP4040395A1 (ja)
JP (2) JP6992005B2 (ja)
KR (1) KR102635452B1 (ja)
CN (1) CN108701235B (ja)
WO (1) WO2017127363A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4040395A1 (en) 2016-01-18 2022-08-10 Advanced Micro Devices, Inc. Performing anti-aliasing operations in a computing system
CA2949383C (en) * 2016-11-22 2023-09-05 Square Enix, Ltd. Image processing method and computer-readable medium
US10628907B2 (en) 2017-04-01 2020-04-21 Intel Corporation Multi-resolution smoothing
CN109710122B (zh) * 2017-10-26 2021-05-25 北京京东尚科信息技术有限公司 用于展示信息的方法和装置
US20190318455A1 (en) * 2018-04-12 2019-10-17 Nvidia Corporation Adding greater realism to a computer-generated image by smoothing jagged edges within the image in an efficient manner
CN111192351B (zh) * 2018-11-14 2023-06-02 芯原微电子(上海)股份有限公司 边缘抗锯齿的图形处理方法、系统、存储介质及装置
KR102374945B1 (ko) * 2019-02-22 2022-03-16 지멘스 메디컬 솔루션즈 유에스에이, 인크. 영상 처리 방법 및 영상 처리 시스템
US11100889B2 (en) 2019-02-28 2021-08-24 Ati Technologies Ulc Reducing 3D lookup table interpolation error while minimizing on-chip storage
US11076151B2 (en) 2019-09-30 2021-07-27 Ati Technologies Ulc Hierarchical histogram calculation with application to palette table derivation
KR20210043068A (ko) 2019-10-11 2021-04-21 장혜경 커넥터블 연무 재배장치
US11915337B2 (en) 2020-03-13 2024-02-27 Advanced Micro Devices, Inc. Single pass downsampler
US20230117350A1 (en) * 2021-06-01 2023-04-20 Forcelead Technology Corp. Driving circuit for display panel
CN114331844A (zh) * 2021-12-28 2022-04-12 Tcl华星光电技术有限公司 图像处理方法、装置、服务器及存储介质
US20230298133A1 (en) * 2022-03-17 2023-09-21 Advanced Micro Devices, Inc. Super resolution upscaling

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009181582A (ja) 2008-01-31 2009-08-13 Arm Norway As コンピュータグラフィックスを処理する方法および装置
JP2010102713A (ja) 2008-10-24 2010-05-06 Arm Ltd コンピュータグラフィックスを処理する方法および機器
US20140327696A1 (en) 2013-05-03 2014-11-06 Advanced Micro Devices Inc. Variable acuity rendering using multisample anti-aliasing

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274754A (en) 1986-04-14 1993-12-28 Advanced Micro Devices, Inc. Method and apparatus for generating anti-aliased vectors, arcs and circles on a video display
US4831447A (en) * 1987-11-16 1989-05-16 The Grass Valley Group, Inc. Method and apparatus for anti-aliasing an image boundary during video special effects
US5251218A (en) * 1989-01-05 1993-10-05 Hughes Aircraft Company Efficient digital frequency division multiplexed signal receiver
US5818456A (en) * 1996-04-30 1998-10-06 Evans & Sutherland Computer Corporation Computer graphics system with adaptive pixel multisampler
US6525723B1 (en) * 1998-02-17 2003-02-25 Sun Microsystems, Inc. Graphics system which renders samples into a sample buffer and generates pixels in response to stored samples at different rates
US6577312B2 (en) * 1998-02-17 2003-06-10 Sun Microsystems, Inc. Graphics system configured to filter samples using a variable support filter
US6339426B1 (en) * 1999-04-29 2002-01-15 Microsoft Corporation Methods, apparatus and data structures for overscaling or oversampling character feature information in a system for rendering text on horizontally striped displays
US6924816B2 (en) * 2000-03-17 2005-08-02 Sun Microsystems, Inc. Compensating for the chromatic distortion of displayed images
US6781600B2 (en) * 2000-04-14 2004-08-24 Picsel Technologies Limited Shape processor
US6775420B2 (en) 2000-06-12 2004-08-10 Sharp Laboratories Of America, Inc. Methods and systems for improving display resolution using sub-pixel sampling and visual error compensation
US7061507B1 (en) 2000-11-12 2006-06-13 Bitboys, Inc. Antialiasing method and apparatus for video applications
US6636232B2 (en) 2001-01-12 2003-10-21 Hewlett-Packard Development Company, L.P. Polygon anti-aliasing with any number of samples on an irregular sample grid using a hierarchical tiler
US7123277B2 (en) 2001-05-09 2006-10-17 Clairvoyante, Inc. Conversion of a sub-pixel format data to another sub-pixel data format
US7145577B2 (en) 2001-08-31 2006-12-05 Micron Technology, Inc. System and method for multi-sampling primitives to reduce aliasing
JP3882585B2 (ja) * 2001-11-07 2007-02-21 富士ゼロックス株式会社 画像処理装置およびプログラム
US6985159B2 (en) * 2002-05-08 2006-01-10 Intel Corporation Arrangements for antialiasing coverage computation
JP3910120B2 (ja) * 2002-08-23 2007-04-25 株式会社リコー 画像処理装置、方法、該方法を実行するプログラム及び記録媒体
US6967663B1 (en) * 2003-09-08 2005-11-22 Nvidia Corporation Antialiasing using hybrid supersampling-multisampling
KR100580624B1 (ko) 2003-09-19 2006-05-16 삼성전자주식회사 영상 표시 방법과 장치 및 컴퓨터 프로그램을 저장하는컴퓨터로 읽을 수 있는 기록 매체
JP2005100176A (ja) * 2003-09-25 2005-04-14 Sony Corp 画像処理装置およびその方法
US7348996B2 (en) * 2004-09-20 2008-03-25 Telefonaktiebolaget Lm Ericsson (Publ) Method of and system for pixel sampling
US8744184B2 (en) * 2004-10-22 2014-06-03 Autodesk, Inc. Graphics processing method and system
GB0426170D0 (en) 2004-11-29 2004-12-29 Falanx Microsystems As Processing of computer graphics
US8666196B2 (en) 2005-01-19 2014-03-04 The United States Of America As Represented By The Secretary Of The Army System and method for super-resolution imaging from a sequence of color filter array (CFA) low-resolution images
US8577184B2 (en) * 2005-01-19 2013-11-05 The United States Of America As Represented By The Secretary Of The Army System and method for super-resolution imaging from a sequence of color filter array (CFA) low-resolution images
US7456846B1 (en) * 2005-06-03 2008-11-25 Nvidia Corporation Graphical processing system, graphical pipeline and method for implementing subpixel shifting to anti-alias texture
US8269788B2 (en) 2005-11-15 2012-09-18 Advanced Micro Devices Inc. Vector graphics anti-aliasing
US7684641B1 (en) 2005-12-13 2010-03-23 Nvidia Corporation Inside testing for paths using a derivative mask
US7612783B2 (en) * 2006-05-08 2009-11-03 Ati Technologies Inc. Advanced anti-aliasing with multiple graphics processing units
EP2028621A1 (en) * 2007-08-20 2009-02-25 Agfa HealthCare NV System and method for information embedding and extraction in phantom targets for digital radiography systems
US7916155B1 (en) * 2007-11-02 2011-03-29 Nvidia Corporation Complementary anti-aliasing sample patterns
JP5305641B2 (ja) 2007-11-21 2013-10-02 株式会社ニューフレアテクノロジー パターン検査装置及びパターン検査方法
US8396129B2 (en) 2007-12-28 2013-03-12 Ati Technologies Ulc Apparatus and method for single-pass, gradient-based motion compensated image rate conversion
US8044971B2 (en) 2008-01-31 2011-10-25 Arm Norway As Methods of and apparatus for processing computer graphics
WO2009124248A1 (en) 2008-04-04 2009-10-08 Advanced Micro Devices, Inc. Filtering method and apparatus for anti-aliasing
JP2009303164A (ja) * 2008-06-17 2009-12-24 Canon Inc 画像読取装置及び画像読取装置の制御方法
US8605087B2 (en) 2008-07-03 2013-12-10 Nvidia Corporation Hybrid multisample/supersample antialiasing
WO2010063881A1 (en) * 2008-12-03 2010-06-10 Nokia Corporation Flexible interpolation filter structures for video coding
US9177389B2 (en) * 2009-01-09 2015-11-03 Konica Minolta Holdings, Inc. Motion vector generation apparatus and motion vector generation method
US8773448B2 (en) 2010-04-09 2014-07-08 Intel Corporation List texture
US8368774B2 (en) * 2010-11-22 2013-02-05 The Aerospace Corporation Imaging geometries for scanning optical detectors with overlapping fields of regard and methods for providing and utilizing same
CN102571657B (zh) * 2010-12-10 2015-10-21 中兴通讯股份有限公司 一种变换采样率的数字预失真处理系统和方法
GB2497302B (en) * 2011-12-05 2017-04-12 Advanced Risc Mach Ltd Methods of and apparatus for processing computer graphics
US9165526B2 (en) * 2012-02-28 2015-10-20 Shenzhen Yunyinggu Technology Co., Ltd. Subpixel arrangements of displays and method for rendering the same
US8928690B2 (en) * 2012-03-20 2015-01-06 Advanced Micro Devices, Inc. Methods and systems for enhanced quality anti-aliasing
KR20140024977A (ko) * 2012-08-17 2014-03-04 삼성디스플레이 주식회사 유기 발광 표시장치 및 그 제조방법
US8941676B2 (en) 2012-10-26 2015-01-27 Nvidia Corporation On-chip anti-alias resolve in a cache tiling architecture
US9235926B2 (en) * 2012-12-24 2016-01-12 Intel Corporation Techniques for improving MSAA rendering efficiency
US9478066B2 (en) * 2013-03-14 2016-10-25 Nvidia Corporation Consistent vertex snapping for variable resolution rendering
US9230363B2 (en) 2013-09-11 2016-01-05 Nvidia Corporation System, method, and computer program product for using compression with programmable sample locations
US9501860B2 (en) 2014-01-03 2016-11-22 Intel Corporation Sparse rasterization
JP6369799B2 (ja) 2014-04-23 2018-08-08 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 画素アレイ及び電気光学装置並びに電気機器
KR102238651B1 (ko) * 2014-04-23 2021-04-09 삼성전자주식회사 경로 렌더링을 수행하는 방법 및 장치.
US9978171B2 (en) * 2014-07-29 2018-05-22 Nvidia Corporation Control of a sample mask from a fragment shader program
US10412387B2 (en) * 2014-08-22 2019-09-10 Qualcomm Incorporated Unified intra-block copy and inter-prediction
US9536282B2 (en) * 2015-01-14 2017-01-03 Lucidlogix Technologies Ltd. Method and apparatus for controlling spatial resolution in a computer system
US9426362B2 (en) * 2015-01-16 2016-08-23 Mems Drive, Inc. Three-axis OIS for super-resolution imaging
US9842381B2 (en) 2015-06-12 2017-12-12 Gopro, Inc. Global tone mapping
US9659402B2 (en) * 2015-06-26 2017-05-23 Intel Corporation Filtering multi-sample surfaces
CN105160355B (zh) * 2015-08-28 2018-05-15 北京理工大学 一种基于区域相关和视觉单词的遥感图像变化检测方法
US20170132833A1 (en) 2015-11-10 2017-05-11 Intel Corporation Programmable per pixel sample placement using conservative rasterization
EP4040395A1 (en) 2016-01-18 2022-08-10 Advanced Micro Devices, Inc. Performing anti-aliasing operations in a computing system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009181582A (ja) 2008-01-31 2009-08-13 Arm Norway As コンピュータグラフィックスを処理する方法および装置
JP2010102713A (ja) 2008-10-24 2010-05-06 Arm Ltd コンピュータグラフィックスを処理する方法および機器
US20140327696A1 (en) 2013-05-03 2014-11-06 Advanced Micro Devices Inc. Variable acuity rendering using multisample anti-aliasing

Also Published As

Publication number Publication date
KR20180102617A (ko) 2018-09-17
US10354365B2 (en) 2019-07-16
US10152772B2 (en) 2018-12-11
JP7361089B2 (ja) 2023-10-13
WO2017127363A1 (en) 2017-07-27
JP2019505939A (ja) 2019-02-28
EP3405907A1 (en) 2018-11-28
JP2022031880A (ja) 2022-02-22
CN108701235B (zh) 2022-04-12
CN108701235A (zh) 2018-10-23
US20170206626A1 (en) 2017-07-20
EP3405907A4 (en) 2020-01-01
US20170206638A1 (en) 2017-07-20
EP3405907B1 (en) 2022-05-04
EP4040395A1 (en) 2022-08-10
KR102635452B1 (ko) 2024-02-13

Similar Documents

Publication Publication Date Title
JP6992005B2 (ja) コンピューティングシステムにおけるアンチエイリアシング動作の実行
KR101952633B1 (ko) 고 분해능 디스플레이 버퍼들의 효율적인 구성을 위한 방법
KR102046616B1 (ko) 오브젝트 및/또는 프리미티브 식별자들을 추적하는 것에 의한 그래픽스 프로세싱 강화
US9589386B2 (en) System and method for display of a repeating texture stored in a texture atlas
KR101824665B1 (ko) 안티-앨리어싱된 샘플들의 분할 저장
US10019802B2 (en) Graphics processing unit
US8599202B1 (en) Computing tessellation coordinates using dedicated hardware
DE102015113927B4 (de) Graphikverarbeitungseinheit zum Einstellen eines Detailierungsgrads, Verfahren zum Betreiben derselben und Vorrichtungen mit derselben
US9239795B2 (en) Efficient cache management in a tiled architecture
DE102013222685A1 (de) System, Verfahren und Computer-Programm-Produkt zum Abtasten einer hierarchischen Tiefe-Karte
US10055875B2 (en) Real-time eulerian water simulation using a restricted tall cell grid
JP2002042159A (ja) コンピュータ・グラフィック・システムにおけるアンチエイリアシング方法
US20150199825A1 (en) Method and system for expediting bilinear filtering
US8605085B1 (en) System and method for perspective corrected tessellation using parameter space warping
US9235872B2 (en) Image processing device, image processing method, program, and integrated circuit
CN115330986A (zh) 一种分块渲染模式图形处理方法及系统
US7724254B1 (en) ISO-surface tesselation of a volumetric description
US20210158599A1 (en) Data flow in a distributed graphics processing unit architecture

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211208

R150 Certificate of patent or registration of utility model

Ref document number: 6992005

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150