JP7356266B2 - 撮像装置、撮像システム、および撮像装置の駆動方法 - Google Patents
撮像装置、撮像システム、および撮像装置の駆動方法 Download PDFInfo
- Publication number
- JP7356266B2 JP7356266B2 JP2019108210A JP2019108210A JP7356266B2 JP 7356266 B2 JP7356266 B2 JP 7356266B2 JP 2019108210 A JP2019108210 A JP 2019108210A JP 2019108210 A JP2019108210 A JP 2019108210A JP 7356266 B2 JP7356266 B2 JP 7356266B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- pixel block
- imaging device
- pixels
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
- H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
- H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
- H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/74—Circuitry for scanning or addressing the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
図1は本実施形態における撮像システムのブロック図である。撮像システムは、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、監視用カメラ、複写機、ファックス、携帯端末、スマートフォン、車載カメラ、観測衛星、人口知能ロボットなどであり得る。
図8は本実施形態における撮像装置の駆動方法を表すフローチャートであって、動き検出期間(動き検出モード)における信号の読み出し方法を表している。以下、第1実施形態と異なる構成を中心に説明する。それ以外の構成は第1実施形態と同じ構成である。第1実施形態と同じ構成の部分については、第1実施形態についての説明がすべて援用される。
図9、図10は本実施形態における画素ブロックを説明するための図である。本実施形態においては、画素数、形状が互いに異なる複数種類の画素ブロックが1フレーム内に配置される。以下、第1実施形態と異なる構成を中心に説明する。
図11は本実施形態における撮像装置のブロック図である。以下、第1実施形態と異なる構成を中心に説明する。本実施形態においては、撮像装置100を構成する回路要素は1枚の半導体基板1上に形成されている。すなわち、半導体基板1には、画素部2、垂直走査回路3、ADC回路4、水平走査回路5、信号処理回路6、制御回路7が形成されている。半導体基板1が十分な面積を有する場合には、半導体基板が積層された第1実施形態と比較して、製造コストを抑えることが可能となる。本実施形態においても、第1実施形態と同様に、消費電流を低減しながら動き検出精度を高めることが可能である。
図12は本実施形態における撮像装置のブロック図である。以下、第1実施形態と異なる構成を中心に説明する。本実施形態においては、撮像装置100は積層された3枚の半導体基板1A、1B、1Cに形成されている。半導体基板1Aには画素部2が形成され、半導体基板1Bには、垂直走査回路3、ADC回路4、水平走査回路5、信号処理回路6、制御回路7が形成されている。半導体基板(第3の基板)1CにはDRAM(Dynamic Random Access Memory)などのメモリ回路が形成されている。DRAMはデジタル変換された画像データを一時的に保存する。撮像装置100から信号処理部104への信号経路に速度制約がある場合、画像データをDRAMに保存することで、画素部2から信号を高速に読み出すことができる。このため、高フレームレートでの撮影が可能となり、動きの速い被写体の動きを高精度に検出することが可能となる。
図13は本実施形態における撮像装置のブロック図である。以下、第1実施形態と異なる構成を中心に説明する。本実施形態においては、ADC回路4は画素10毎に設けられている。第1実施形態と比較して、回路規模は大きくなるが、信号を高速に読み出すことが可能となる。このため、高フレームレートでの撮影が可能となり、動きの速い被写体を高精度に検出することが可能となる。
図14は本実施形態における撮像装置の駆動方法を表すフローチャートである。本実施形態における撮像装置100は、全画素読み出しモードの後に動き検出を行う場合、動き検出がなされた読み出しモードと同じ読み出しモードに移行する。以下、第1実施形態と異なる構成を中心に説明する。
図15は本実施形態における撮像装置の駆動方法を表すフローチャートである。本実施形態における撮像システムは、全画素読み出しモードから動き検出モードに復帰する際に、前回の動き検出の結果に基づいて、動き判定のフレーム数および画素ブロックのパターンを変更することが可能である。以下、第1、第6実施形態と異なる構成を中心に説明する。
本実施形態においては、第8実施形態をさらに発展させた例について、第8実施形態と異なる構成を中心に説明する。本実施形態における駆動方法は第8実施形態で説明した図15のフローチャートに示された駆動方法と略同様であるが、画素ブロックの分割パターンにおいて異なっている。以下、モード1~3に簡略化した分割パターンを説明する。制御部110がステップS301~S309の動き検出を初めて行う場合、モード1、モード2、モード3の順で動き検出を行う。
図19は本実施形態における画素部のブロック図である。第1実施形態においては、隣接する列信号線L1間に設けられたスイッチによって複数列の信号を加算していたが、本実施形態においては、複数列の浮遊拡散領域を互いに導通または非導通とするスイッチを用いて、複数列の画素の信号を加算している。以下、第1実施形態と異なる構成を中心に説明する。
図20は本実施形態における画素部のブロック図であって、第8実施形態における画素部の変形例を表している。以下、第8実施形態と異なる構成を中心に説明する。
図21(a)、図21(b)は、第1~第11実施形態における撮像装置を車戴カメラに関する撮像システムに適用した例を示している。本実施形態において、撮像装置100を構成する画素10は第1の光電変換部と、第2の光電変換部とを含み得る。信号処理部104は、第1の光電変換部で生じた電荷に基づく信号と、第2の光電変換部で生じた電荷に基づく信号とを処理し、撮像装置100から被写体までの距離情報を取得するように構成されてもよい。
上述の実施形態において、動き検出処理および読み出しブロックのモードの決定処理を行う信号処理部104および制御部110は撮像装置の外部に設けられているが、信号処理部104および制御部110は撮像装置100の内部に設けられてもよい。例えば、図12に示す半導体基板(第3の基板)1Cに信号処理部104および制御部110が搭載されてもよい。撮像装置100から信号処理部104への信号経路に速度制約がある場合、信号処理部104および制御部110を撮像装置100の内部に設けることで、信号処理部104および制御部110への信号伝達経路を短くすることができる。これにより、信号処理部104は信号を高速に読み出し、高フレームレートでの撮影が可能となり、制御部110は高速の被写体の動きを高精度に検出することが可能となる。
信号処理部104および制御部110は、図13に示す半導体基板(第2の基板)1Bに搭載されてもよい。本実施形態においても、撮像装置100から信号処理部104への信号経路に速度制約がある場合、信号処理部104および制御部110を撮像装置100の内部に設けることで、信号処理部104および制御部110への信号伝達経路を短くすることができる。これにより、高フレームレートでの撮影が可能となり、高速の被写体の動きを高精度に検出することが可能となる。
本発明は、上述の実施形態に限らず本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例、または他の実施形態の一部の構成と置換した例も、本発明の実施形態である。
2 画素部
3 垂直走査回路
4 ADC回路
5 信号処理回路
6 水平走査回路
7 制御回路
10 画素
100 撮像装置
110 制御部
PD1、PD2 光電変換部
M1 転送トランジスタ
M2 リセットトランジスタ
M3 増幅トランジスタ
M4 選択トランジスタ
FD 浮遊拡散領域
M5、M6、M10、M50,M60スイッチ
L1 列信号線
Claims (32)
- 複数行および複数列にわたって配された複数の画素を有する画素部と、
それぞれが複数の前記画素を含む複数の画素ブロックに前記画素部を所定の分割パターンで分割し、各画素ブロックにおいて当該画素ブロックに含まれる複数の前記画素からの信号を合成して1つの信号を生成する読み出し部と、
1つの画素ブロックから順に出力される複数の信号の間で信号値が変化したことを検知する検知部と、
前記検知部が前記信号値の変化を検知したことに応じて、少なくとも前記1つの画素ブロックに含まれる複数の前記画素から個別に信号を出力するように、前記読み出し部を制御する制御部と、を備え、
前記制御部は、少なくとも2つのフレームにおいて前記分割パターンが異なるように、前記読み出し部を制御する、
ことを特徴とする撮像装置。 - 前記分割パターンにおける複数の前記画素ブロックは所定の画素数をそれぞれ含む第1の画素ブロックおよび第2の画素ブロックを有し、
前記制御部は、前記第1の画素ブロックまたは前記第2の画素ブロックに含まれる画素数を変化させることを特徴とする請求項1に記載の撮像装置。 - 複数行および複数列にわたって配された複数の画素を有する画素部と、
それぞれが複数の前記画素を含む複数の画素ブロックに前記画素部を所定の分割パターンで分割し、各画素ブロックにおいて当該画素ブロックに含まれる複数の前記画素からの信号を合成して1つの信号を生成する読み出し部と、
1つの画素ブロックから順に出力される複数の信号の間で信号値が変化したことを検知する検知部と、
前記検知部が前記信号値の変化を検知したことに応じて、少なくとも1つの前記画素ブロックに含まれる複数の前記画素から個別に信号を出力するように、前記読み出し部を制御する制御部と、を備え、
前記制御部は、第1の画素ブロックと第2の画素ブロックが配置されているフレームにおいて、前記第1の画素ブロックを構成する画素数と前記第2の画素ブロックを構成する画素数が異なるように、前記読み出し部を制御する、
ことを特徴とする撮像装置。 - 前記第1の画素ブロックを構成する画素数は前記第2の画素ブロックを構成する画素数よりも少なく、
前記制御部は、前記第1の画素ブロックおよび前記第2の画素ブロックのそれぞれの数または配置をフレーム単位で変化させることを特徴とする請求項2または3に記載の撮像装置。 - 前記第1の画素ブロックおよび前記第2の画素ブロックは隣接していることを特徴とする請求項4に記載の撮像装置。
- 前記第2の画素ブロックは前記第1の画素ブロックよりも前記画素部の周辺側に配置されることを特徴とする請求項4または5に記載の撮像装置。
- 前記第2の画素ブロックは前記第1の画素ブロックよりも前記画素部の中心側に配置されることを特徴とする請求項4または5に記載の撮像装置。
- 前記第1の画素ブロックは複数の前記第2の画素ブロックの間に配置されることを特徴とする請求項4または5に記載の撮像装置。
- 前記信号値の変化が所定期間、検出されない場合、前記制御部は、前記画素ブロックに含まれる前記画素数を減少させることを特徴とする請求項2乃至8のいずれか1項に記載の撮像装置。
- 前記信号値の変化が所定期間、検出されない場合、前記制御部は、前記第1の画素ブロックおよび前記第2の画素ブロックのそれぞれの数または配置をフレーム単位で変化させることを特徴とする請求項4乃至8のいずれか1項に記載の撮像装置。
- 前記信号値の変化が検出された場合、前記読み出し部は画素単位の信号を読み出すことを特徴とする請求項1乃至10のいずれか1項に記載の撮像装置。
- 前記読み出し部は、
第1の分割パターンで分割された複数の前記画素ブロックのそれぞれから前記信号を読み出す第1のモードと、
前記第1の分割パターンと異なる第2の分割パターンで分割された複数の前記画素ブロックのそれぞれから前記信号を読み出す第2のモードとを順に実行可能であって、
前記第1のモードおよび前記第2のモードにおいて、前記信号値の変化が検出された場合、画素単位の信号を読み出す第3のモードを実行することを特徴とする請求項1乃至10のいずれか1項に記載の撮像装置。 - 前記第1のモードにおいて前記信号値の変化が検出された場合、前記第3のモードに移行した後、前記第1のモードに移行し、
前記第2のモードにおいて前記信号値の変化が検出された場合、前記第3のモードに移行した後、前記第2のモードに移行することを特徴とする請求項12に記載の撮像装置。 - 前記第3のモードに移行した後、前記第1のモードおよび前記第2のモードのうち、前記信号値の変化が検出される頻度が最も高いモードに移行することを特徴とする請求項12に記載の撮像装置。
- 前記第1のモードにおいて、前記信号値の変化が所定期間、検出されなかった場合に、前記第2のモードに移行し、
前記第2のモードにおいて、前記信号値の変化が所定期間、検出されなかった場合に、前記第3のモードに移行し、
前記第1のモードおよび前記第2のモードのうち、前記信号値の変化が検出される頻度が最も高いモードの前記所定期間を他のモードの前記所定期間よりも長くすることを特徴とすることを特徴とする請求項12に記載の撮像装置。 - 前記画素ブロックの前記信号は、前記画素ブロックに含まれる複数の前記画素の信号の加算値であることを特徴とする請求項1乃至15のいずれか1項に記載の撮像装置。
- 前記画素ブロックの前記信号は、前記画素ブロックに含まれる複数の前記画素の信号の平均値であることを特徴とする請求項1乃至15のいずれか1項に記載の撮像装置。
- 前記画素ブロックの前記信号は、前記画素ブロックに含まれる複数の前記画素の信号のうちの最大値であることを特徴とする請求項1乃至15のいずれか1項に記載の撮像装置。
- 前記画素は、入射光に基づく電荷を蓄積する光電変換部、前記電荷を浮遊拡散領域に転送する転送トランジスタ、前記浮遊拡散領域における前記電荷に基づく信号を列信号線に出力する増幅トランジスタ、前記浮遊拡散領域をリセットするリセットトランジスタを備え、
前記画素部は、複数行の前記浮遊拡散領域を互いに導通または非導通とする第1のスイッチを備え、
前記読み出し部は、前記第1のスイッチを導通させることにより、前記画素ブロックの複数行の前記画素の信号をビニングすることを特徴とする請求項1乃至18のいずれか1項に記載の撮像装置。 - 前記画素部は、複数列の前記列信号線を互いに導通または非導通とする第2のスイッチを備え、
前記読み出し部は、前記第2のスイッチをオンさせることにより、前記画素ブロックの複数列の前記画素の信号をビニングすることを特徴とする請求項19に記載の撮像装置。 - 前記画素部は、複数列の前記浮遊拡散領域を互いに導通または非導通とする第3のスイッチを備え、
前記読み出し部は、前記第3のスイッチを導通させることにより、前記画素ブロックの複数列の前記画素の信号をビニングすることを特徴とする請求項19に記載の撮像装置。 - 前記画素部は、前記第1のスイッチおよび前記第3のスイッチと前記浮遊拡散領域とを導通または非導通とする第4のスイッチを備え、
前記読み出し部は、画素単位の信号を読み出す場合には、前記第3のスイッチを非導通とすることを特徴とする請求項21に記載の撮像装置。 - 前記画素は、互いに異なる色のカラーフィルタが形成された複数の前記光電変換部を備え、
前記読み出し部は、画素単位の信号を読み出す場合には、各行において同じ色の前記カラーフィルタが設けられた前記光電変換部の信号を読み出すことを特徴とする請求項21に記載の撮像装置。 - 複数の前記画素は複数の色のカラーフィルタを備え、
前記読み出し部は、前記画素ブロックに含まれる複数の前記画素のうち、同じ色の前記カラーフィルタを備える複数の前記画素の信号をビニングすることを特徴とする請求項1乃至22のいずれか1項に記載の撮像装置。 - 複数の前記画素は複数の色のカラーフィルタを備え、
前記読み出し部は、前記画素ブロックに含まれる複数の前記画素のうち、異なる色の前記カラーフィルタを備える複数の前記画素の信号をビニングすることを特徴とする請求項1乃至22のいずれか1項に記載の撮像装置。 - 前記画素部が形成された第1の基板と、
前記第1の基板に積層されるとともに、前記読み出し部が形成された第2の基板とを備えることを特徴とする請求項1乃至25のいずれか1項に記載の撮像装置。 - 前記第1の基板および前記第2の基板に積層されるとともに、前記読み出し部によって読み出された前記信号を保持するメモリが形成された第3の基板をさらに備えることを特徴とする請求項26に記載の撮像装置。
- 前記制御部は、複数の前記画素からの信号または前記画素ブロックからの信号と前記画素ブロックを構成する画素数または前記画素ブロックの配置との関係を予め学習した学習モデルに基づいて前記画素ブロックを構成する画素数または前記画素ブロックの配置を設定することを特徴とする請求項1乃至27のいずれか1項に記載の撮像装置。
- 前記制御部は、複数の前記画素からの信号または前記画素ブロックからの信号を入力し、前記画素ブロックを構成する画素数または前記画素ブロックの配置を出力するニューラルネットワークにおいて、前記ニューラルネットワークのノード間の重み付けを更新することより、前記学習モデルを学習することを特徴とする請求項28に記載の撮像装置。
- 複数行および複数列にわたって配された複数の画素を有する画素部と、
それぞれが複数の前記画素を含む複数の画素ブロックに前記画素部を所定の分割パターンで分割し、各画素ブロックにおいて当該画素ブロックに含まれる複数の前記画素からの信号を合成して1つの信号を生成する読み出し部と、
1つの画素ブロックから順に出力される複数の信号の間で信号値が変化したことを検知する検知部と、
前記検知部が前記信号値の変化を検知したことに応じて、少なくとも前記1つの画素ブロックに含まれる複数の前記画素から個別に信号を出力するように、前記読み出し部を制御する制御部と、を備え、
前記制御部は、前記検知部が所定の数のフレームに亘って前記信号値の変化を検知しない場合に、少なくとも前記1つの画素ブロックに含まれる複数の前記画素から個別に信号を出力するように、前記読み出し部を制御する、
ことを特徴とする撮像装置。 - 請求項1乃至29のいずれか1項に記載の撮像装置と、
前記撮像装置から出力された信号を処理する信号処理部と
を有することを特徴とする撮像システム。 - 前記画素は複数の光電変換部を備え、
前記信号処理部は、複数の前記光電変換部にて生成された前記信号をそれぞれ処理し、前記撮像装置から被写体までの距離情報を取得することを特徴とする請求項31に記載の撮像システム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201980056748.4A CN112655197B (zh) | 2018-08-31 | 2019-08-23 | 摄像装置、摄像系统和摄像装置的驱动方法 |
PCT/JP2019/033026 WO2020045278A1 (en) | 2018-08-31 | 2019-08-23 | Imaging device with motion dependent pixel binning |
EP19765335.5A EP3834407A1 (en) | 2018-08-31 | 2019-08-23 | Imaging device with motion dependent pixel binning |
US17/272,040 US11463644B2 (en) | 2018-08-31 | 2019-08-23 | Imaging device, imaging system, and drive method of imaging device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018163852 | 2018-08-31 | ||
JP2018163852 | 2018-08-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020039113A JP2020039113A (ja) | 2020-03-12 |
JP7356266B2 true JP7356266B2 (ja) | 2023-10-04 |
Family
ID=69738364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019108210A Active JP7356266B2 (ja) | 2018-08-31 | 2019-06-10 | 撮像装置、撮像システム、および撮像装置の駆動方法 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP3834407A1 (ja) |
JP (1) | JP7356266B2 (ja) |
CN (1) | CN112655197B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113487645B (zh) * | 2021-06-10 | 2022-04-26 | 中国科学院国家空间科学中心 | 一种基于时域事件触发的暗弱运动目标检测方法及其系统 |
JP2023013368A (ja) * | 2021-07-16 | 2023-01-26 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007151169A (ja) * | 1996-12-26 | 2007-06-14 | United Module Corp | 動ベクトル検出装置および記録媒体 |
EP1102323B1 (en) * | 1999-11-19 | 2012-08-15 | CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement | Method for detecting electromagnetic radiation using an optoelectronic sensor |
US7582876B2 (en) * | 2004-05-05 | 2009-09-01 | Koninklijke Philips Electronics N.V. | Electronic device with an array of processing units |
JP4752407B2 (ja) * | 2005-09-09 | 2011-08-17 | ソニー株式会社 | 画像処理装置および方法、プログラム、並びに記録媒体 |
JPWO2008053791A1 (ja) * | 2006-10-31 | 2010-02-25 | 三洋電機株式会社 | 撮像装置および撮像装置における映像信号生成方法 |
JP4682990B2 (ja) * | 2007-02-06 | 2011-05-11 | 日本ビクター株式会社 | カメラ画像圧縮処理装置及び圧縮処理方法 |
JP5035987B2 (ja) * | 2008-01-28 | 2012-09-26 | 富士フイルム株式会社 | カプセル内視鏡、およびカプセル内視鏡の動作制御方法 |
JP5207853B2 (ja) * | 2008-07-02 | 2013-06-12 | パナソニック株式会社 | 静止画像及び動画像撮像装置 |
US8970721B2 (en) * | 2009-10-07 | 2015-03-03 | Panasonic Intellectual Property Corporation Of America | Imaging device, solid-state imaging element, image generation method, and program |
JP5539840B2 (ja) * | 2010-10-21 | 2014-07-02 | 富士フイルム株式会社 | 電子内視鏡システム、電子内視鏡システムのプロセッサ装置、及び電子内視鏡システムの作動方法 |
FR2977371B1 (fr) * | 2011-06-30 | 2013-08-02 | Trixell | Matrice de pixels a groupements programmables |
JP6314477B2 (ja) * | 2013-12-26 | 2018-04-25 | ソニー株式会社 | 電子デバイス |
US9686485B2 (en) * | 2014-05-30 | 2017-06-20 | Apple Inc. | Pixel binning in an image sensor |
US9749556B2 (en) * | 2015-03-24 | 2017-08-29 | Semiconductor Components Industries, Llc | Imaging systems having image sensor pixel arrays with phase detection capabilities |
US9571765B2 (en) * | 2015-06-25 | 2017-02-14 | General Electric Company | Universal four-side buttable digital CMOS imager |
US10313610B2 (en) * | 2016-04-14 | 2019-06-04 | Qualcomm Incorporated | Image sensors with dynamic pixel binning |
CN107368784A (zh) * | 2017-06-15 | 2017-11-21 | 西安理工大学 | 一种基于小波分块的新颖的背景差分法运动目标检测方法 |
-
2019
- 2019-06-10 JP JP2019108210A patent/JP7356266B2/ja active Active
- 2019-08-23 CN CN201980056748.4A patent/CN112655197B/zh active Active
- 2019-08-23 EP EP19765335.5A patent/EP3834407A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
EP3834407A1 (en) | 2021-06-16 |
CN112655197B (zh) | 2024-05-21 |
JP2020039113A (ja) | 2020-03-12 |
CN112655197A (zh) | 2021-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7424034B2 (ja) | 固体撮像素子、撮像装置および認識処理方法 | |
JP6806494B2 (ja) | 撮像装置、撮像システム、移動体及び撮像装置の駆動方法 | |
JP4630901B2 (ja) | 杆体および錐体応答センサ | |
JP7393152B2 (ja) | 光電変換装置、撮像システム、移動体及び露光制御装置 | |
CN103248834B (zh) | 固态成像设备、驱动方法及电子设备 | |
JP6953263B2 (ja) | 固体撮像装置および撮像システム | |
US11265501B2 (en) | Photoelectric conversion device and photoelectric conversion system | |
JP7356266B2 (ja) | 撮像装置、撮像システム、および撮像装置の駆動方法 | |
JP2018120884A (ja) | 固体撮像装置 | |
US11412163B2 (en) | Imaging device, imaging system, and mobile apparatus having control signal lines supplying control signals to respective pixels | |
US11463644B2 (en) | Imaging device, imaging system, and drive method of imaging device | |
JP2018019296A (ja) | 撮像装置およびその制御方法 | |
US11490041B2 (en) | Photoelectric converter and imaging system | |
JP7250454B2 (ja) | 撮像装置、撮像システム、移動体 | |
US11140348B2 (en) | AD conversion device, imaging device, imaging system, and mobile apparatus | |
JP7297546B2 (ja) | 光電変換装置、撮像システム、移動体、および積層用の半導体基板 | |
US11575868B2 (en) | Photoelectric conversion apparatus, method of driving photoelectric conversion apparatus, photoelectric conversion system, and moving body | |
JP6929266B2 (ja) | 光電変換装置、光電変換システム、移動体 | |
JP2022158017A (ja) | 信号処理装置 | |
US11258967B2 (en) | Imaging device and method of driving imaging device | |
US11778347B2 (en) | Photoelectric conversion device | |
JP7379119B2 (ja) | 光電変換装置、光電変換システム、移動体、光電変換装置の検査方法 | |
WO2023181981A1 (ja) | 撮像装置、撮像方法および撮像プログラム | |
JP2022158045A (ja) | 基板、光電変換装置および機器 | |
JP2022065489A (ja) | 撮像装置及び撮像システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220607 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20220630 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230824 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230922 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7356266 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |