JP7354432B2 - 静電容量検出装置及び入力装置 - Google Patents

Description

本発明は、静電容量検出装置及び入力装置に関するものである。

指などの対象物と検出電極との間の静電容量を検出する自己容量方式の静電容量センサでは、対象物以外の物体と検出電極との間の寄生容量が検出結果の誤差になる。このような誤差を低減する方法として、検出電極と同じ電位を持つシールド電極（アクティブシールドとも呼ばれる）を検出電極の周囲に配置させる方法が知られている。下記の特許文献１には、シールド電極を備えた静電容量検出装置において上述した寄生容量の影響を更に低減する技術が記載されている。

国際公開第２０１８/１１６７０６号 国際公開第２０１６/０５９９６７号 国際公開第２０１８/１５９４６０号 国際公開第２０１９/０６９６５０号 特開２００１－０２１５１９号公報

ところで、上述したシールド電極と検出電極は互いに近接して配置されるため、製造不良や使用による劣化などに起因して、シールド電極と検出電極とが短絡した状態になることがある。また、対象物に接触されるセンサ部（検出電極、シールド電極）と静電容量の検出用の電子回路とがケーブルで接続される場合、ケーブルの断線によってセンサ部と電子回路とが電気的に切り離された開放状態になることがある。このような短絡状態や開放状態が生じた場合、静電容量の検出結果は異常な値を示すことになるが、静電容量の検出結果のみでは、短絡状態及び開放状態を正確に判定することが難しい。短絡状態及び開放状態を判定するために専用の回路を設けることも可能であるが、部品数が多くなり、構成が複雑化する。

本発明はかかる事情に鑑みてなされたものであり、その目的は、簡易な構成で短絡状態及び開放状態を判定することが可能な静電容量検出装置と、そのような静電容量検出装置を備えた入力装置を提供することにある。

本発明の第１の観点は、対象物と検出電極との間の静電容量を検出する静電容量検出装置であって、前記検出電極に接続される第１ノードと第２ノードとの間の経路に設けられた第１キャパシタと、前記第１ノードとグランドとの間の経路に設けられた第２キャパシタと、前記検出電極に近接して配置されたシールド電極に接続される第３ノードと前記第１ノードとの間の経路に設けられた第３キャパシタと、前記第３ノードに第１交流電圧を出力する交流電圧出力回路と、前記第１交流電圧の振幅を減衰させた第２交流電圧を出力する第１減衰回路と、前記第２ノードを介して前記第１キャパシタに電荷を供給するとともに、供給した前記電荷に応じた検出信号を出力するチャージアンプとを有し、前記チャージアンプは、前記第２ノードに生じる電圧が前記第２交流電圧に近づくように前記第１キャパシタへ前記電荷を供給する、静電容量検出装置である。

この構成によれば、前記検出電極と前記第１ノードとの間の経路及び前記シールド電極と前記第３ノードとの間の経路の少なくとも一方が電気的に切断された開放状態になったとき、前記検出電極と前記シールド電極との間の寄生容量が前記第３キャパシタに対して並列に接続されなくなる。そのため、前記第１ノードと前記第３ノードとの間の静電容量が減少し、前記第１ノードと前記第３ノードとの間の交流電圧の振幅が増大し、前記第１ノードにおける交流電圧の振幅が減少する。他方、前記検出電極と前記シールド電極とが短絡した短絡状態になったとき、前記第１ノードが前記第３ノードと導通するため、前記第１ノードにおける交流電圧の振幅が前記第１交流電圧と略等しい振幅まで増大する。すなわち、前記第１ノードにおける交流電圧の振幅は、前記開放状態になると減少し、前記短絡状態になると増大する。このことから、前記第１ノードにおける交流電圧の振幅の変化に伴って前記第１キャパシタの電圧振幅が変化したときの前記第１キャパシタにおける蓄積電荷の変化は、前記開放状態になったときと前記短絡状態になったときとで正負の符号が逆になる。前記検出信号は、前記チャージアンプから前記第１キャパシタへ供給される前記電荷に応じた信号であるため、前記第１キャパシタにおける前記蓄積電荷の変化の符号が逆である場合、前記検出信号も逆向きに変化する。従って、前記開放状態になったときと前記短絡状態になったときとで前記検出信号が逆向きに変化することに基づいて、前記開放状態及び前記短絡状態を判定することが可能となる。

好適に、前記チャージアンプは、前記検出信号が出力される第４ノードと前記第２ノードとの間の経路に設けられた帰還キャパシタを含み、前記帰還キャパシタから前記第２ノードを介して前記第１キャパシタに前記電荷が供給され、前記第１減衰回路は、前記第１交流電圧の振幅に対する前記第２交流電圧の振幅の比である減衰比を、前記対象物が存在しない非検出状態において前記検出信号の電圧の振幅がゼロ付近となる比に保持する。

この構成によれば、前記対象物が存在しない前記非検出状態において、前記検出信号の電圧の振幅がゼロ付近となる。また、前記対象物と前記検出電極との間の静電容量（以下、「検出対象容量」と記す場合がある。）が大きくなるほど、前記検出信号の電圧の振幅が大きくなる。そのため、前記検出対象容量の変化に応じて前記検出信号の電圧が変化する範囲が広くなり、前記検出対象容量の検出感度を高め易くなる。

また、前記非検出状態において前記検出信号の電圧の振幅がゼロ付近になると、前記帰還キャパシタに生じる電圧の振幅は、前記第２交流電圧の振幅と概ね等しくなる。このとき、前記第１キャパシタに生じる電圧の振幅は、前記第２交流電圧の振幅に一定の係数（前記第１キャパシタと前記帰還キャパシタとの静電容量比）を乗じた振幅に概ね等しくなる。この前記非検出状態で、仮に、前記第２キャパシタの静電容量をゼロにしたとすると、前記第２キャパシタに電荷が蓄積されなくなることから、前記第１ノードの電圧の振幅が大きくなる。この場合、前記第１キャパシタに生じる電圧の振幅が大きくなり、前記検出信号の電圧の振幅がゼロ付近から外れることになる。前記検出信号の電圧の振幅がゼロ付近から外れた場合に、当該振幅をゼロに近づける方法として、前記第２交流電圧の振幅を大きくする方法と、前記第３キャパシタの静電容量を小さくする方法とがある。

前記第２交流電圧の振幅を大きくする方法を採用した場合、前記第２ノードの電圧の振幅が増大して前記第１ノードの電圧の振幅に近づき、前記第１キャパシタに生じる電圧の振幅が小さくなる。しかしながら、前記第２ノードの電圧の振幅が増大すると、前記短絡状態において前記第１ノードにおける交流電圧の振幅が前記第１交流電圧と略等しい振幅まで増大したときに、この振幅の増大に伴う前記第１キャパシタの電圧振幅の変化が抑制される。前記第１キャパシタの電圧振幅の変化が抑制されると、前記検出信号の電圧振幅の変化が抑制されるため、前記検出信号の電圧振幅の変化から前記短絡状態を判定し難くなる。また、前記第２交流電圧の振幅を大きくする方法を採用した場合、前記第２ノードの電圧振幅（前記第２交流電圧の振幅）と前記第３ノードの電圧振幅（前記第１交流電圧の振幅）との差が小さくなることから、前記第１ノードの電圧振幅と前記第３ノードの電圧振幅（前記第１交流電圧の振幅）との差も小さくなる。そのため、前記開放状態において前記第１ノードと前記第３ノードとの間の静電容量が減少したときに、前記第１ノードと前記第３ノードとの間における電圧の振幅の変化（電圧振幅の増大）が抑制され、前記第１キャパシタの電圧振幅の変化が抑制される。前記第１キャパシタの電圧振幅の変化が抑制されると、前記検出信号の電圧振幅の変化が抑制されるため、前記検出信号の電圧振幅の変化から前記開放状態を判定し難くなる。

他方、前記第３キャパシタの静電容量を小さくする方法を採用した場合は、前記第１ノードの電圧の振幅が小さくなって前記第２ノードの電圧の振幅に近づくことにより、前記第１キャパシタに生じる電圧の振幅が小さくなる。しかしながら、前記第３キャパシタの静電容量を小さくすると、前記検出電極から伝わる外来ノイズの影響を受け易くなり、ノイズ耐性が低下する。

従って、前記第１ノードと前記グランドとの間に適切な静電容量を持った前記第２キャパシタを設けることにより、前記第３キャパシタの静電容量を大きくして外来ノイズの影響を低減させつつ、前記短絡状態や前記開放状態が生じたときに前記検出信号の電圧振幅を大きく変化させることが可能となり、前記短絡状態及び前記開放状態を正確に判定し易くなる。

好適に、前記検出電極と前記第１ノードとの間の経路及び前記シールド電極と前記第３ノードとの間の経路の少なくとも一方が電気的に切断された開放状態において、前記検出信号の電圧の振幅が最大となり、前記検出電極と前記シールド電極とが短絡した短絡状態において、前記検出信号の電圧の振幅が最大になるとともに、前記開放状態と比較して、前記第１交流電圧に対する前記検出信号の電圧の位相が反転する。

この構成によれば、前記検出信号の電圧の振幅と、前記第１交流電圧に対する前記検出信号の電圧の位相とに基づいて、前記開放状態及び前記短絡状態をより正確に判定することが可能となる。

好適に、前記第１減衰回路は、第４キャパシタと第５キャパシタとの直列回路を含み、前記交流電圧出力回路は、前記直列回路の両端に前記第１交流電圧を印加し、前記第１減衰回路は、前記第５キャパシタの両端に生じる交流電圧を前記第２交流電圧として出力する。

この構成によれば、前記第４キャパシタと前記第５キャパシタとの前記直列回路に前記第１交流電圧が印加され、前記第１交流電圧に応じた前記第２交流電圧が前記第５キャパシタにおいて生じる。そのため、抵抗による減衰器を用いる場合に比べて前記第２交流電圧のノイズが小さくなる。

好適に、前記第４キャパシタの静電容量及び前記第５キャパシタの静電容量は、前記非検出状態において前記検出信号の電圧の振幅がゼロ付近となるようにそれぞれ設定された静電容量である。

この構成によれば、前記第１交流電圧の振幅に対する前記第２交流電圧の振幅の比である前記減衰比が、前記第４キャパシタの静電容量及び前記第５キャパシタの静電容量に応じて定まる。前記第４キャパシタの静電容量及び前記第５キャパシタの静電容量は、前記対象物が存在しない前記非検出状態において前記検出信号の電圧の振幅がゼロ付近となる前記減衰比が得られるようにそれぞれ設定される。

好適に、前記第５キャパシタは、静電容量値の調整が可能であり、前記非検出状態において前記検出信号の電圧の振幅がゼロ付近になるように当該静電容量値が調整される。

この構成によれば、前記第５キャパシタの静電容量値の調整により、前記第２交流電圧の振幅が調整され、この振幅の調整により、前記対象物が存在しない前記非検出状態において前記検出信号の電圧の振幅がゼロ付近となる。

好適に、前記チャージアンプは、前記第２ノードに接続される反転入力端子と前記第２交流電圧が印加される非反転入力端子との電圧差を増幅し、当該増幅した電圧差に応じた前記検出信号を第４ノードに出力する演算増幅器と、前記第４ノードと前記第２ノードとの間の経路に設けられた帰還回路とを含み、前記対象物が存在しない非検出状態において前記演算増幅器から前記検出信号として出力される信号に相当する基準信号を前記検出信号から減算する減算回路を有する。

この構成によれば、前記対象物が存在しない前記非検出状態において前記演算増幅器から前記検出信号として出力される信号に相当する前記基準信号が、前記検出信号から減算される。この減算の結果として得られる信号は、前記検出対象容量に応じた振幅を持ち、前記非検出状態において微小になる。そのため、前記検出対象容量の変化に対応する前記検出信号のダイナミックレンジがより大きくなり、前記検出対象容量の検出感度が向上する。

好適に、前記第１交流電圧の振幅を減衰させた交流電圧を前記基準信号として出力する第２減衰回路を有する。

この構成によれば、前記減算回路において前記検出信号から減算される前記基準信号が、前記第１交流電圧を減衰させた電圧であるため、前記検出信号に含まれるノイズ成分と前記基準信号に含まれるノイズ成分との相関性が高い。これにより、前記減算回路の減算結果として得られる信号のノイズ成分が減少する。

好適に、前記第２ノードと前記第１キャパシタとの間の経路に設けられた第１抵抗を有し、前記帰還回路は、前記第４ノードと前記第２ノードとの間の経路に設けられた帰還キャパシタと、前記帰還キャパシタに対して並列に接続された帰還抵抗とを含む。

この構成によれば、前記帰還キャパシタと前記第１抵抗と前記演算増幅器とによりローパスフィルタが構成されるため、前記検出電極を介して入力されるノイズが減衰し、検出精度の低下が抑えられる。

好適に、前記第１ノード及び前記第２ノードが設けられた回路基板を有し、前記第１キャパシタ、前記第２キャパシタ及び前記第３キャパシタが前記回路基板に実装される。

本発明の第２の観点は、対象物の近接に応じた情報を入力する入力装置であって、前記対象物の近接に応じて前記対象物との間の静電容量が変化する検出電極と、前記検出電極に近接して配置されたシールド電極と、前記対象物と前記検出電極との間の静電容量を検出する上記第１の観点の記載の静電容量検出装置とを有する入力装置である。

本発明によれば、簡易な構成で短絡状態及び開放状態を判定することが可能な静電容量検出装置と、そのような静電容量検出装置を備えた入力装置を提供できる。

図１は、本実施形態に係る入力装置の構成の一例を示す図である。 図２は、本実施形態に係る静電容量検出装置の構成の一例を示す図である。 図３Ａ～図３Ｄは、静電容量検出装置の各部の信号波形を例示する図である。 図４は、本実施形態に係る入力装置の一変形例を示す図である。

図１は、本実施形態に係る入力装置の構成の一例を示す図である。図１に示す入力装置は、センサ部１と、ケーブル２と、静電容量検出装置３と、処理部４と、記憶部５と、インターフェース部６を有する。

本実施形態に係る入力装置は、指やペンなどの対象物９がセンサ部１に近接した場合に、センサ部１に設けられた検出電極Ｅｓと対象物９との間の静電容量を検出し、この検出結果に基づいて、対象物９の近接に応じた情報を入力する。例えば入力装置は、センサ部１に対する対象物９の近接の有無や、センサ部１と対象物９との距離に関する情報などを、静電容量の検出結果に基づいて取得する。例えば入力装置は、タッチセンサやタッチパッドなどのユーザーインターフェース装置に適用される。なお、本明細書における「近接」とは、近くにあることを意味しており、近接する物同士の接触の有無を限定しない。

センサ部１は、導電体である指やペンなどの対象物９との間に静電容量を生じる検出電極Ｅｓと、検出電極Ｅｓに近接して配置されたシールド電極Ｅａを有する。センサ部１は、対象物９が検出電極Ｅｓに近接可能な検出領域を持つ。検出領域の表面は、例えば絶縁性のカバー層で覆われており、カバー層より下層側に検出電極Ｅｓが配置される。シールド電極Ｅａは、対象物９以外の物体と検出電極Ｅｓとの静電結合を防止するための静電シールドであり、例えば検出領域において検出電極Ｅｓよりも下層側に配置される。

図１に示すように、検出電極Ｅｓと対象物９との間には、寄生的な容量成分Ｃｒｇが形成される。シールド電極Ｅａと検出電極Ｅｓとの間には、寄生的な容量成分Ｃｒｓが形成される。シールド電極Ｅａとグランドとの間には、寄生的な容量成分Ｃｓｇが形成される。

静電容量検出装置３は、対象物９と検出電極Ｅｓとの間に形成される容量成分Ｃｒｇの静電容量（以下、「検出対象容量Ｃｒｇ」と記す場合がある。）を検出し、その検出結果を示す信号Ｄｓを出力する。静電容量検出装置３は、ケーブル２を介してセンサ部１の検出電極Ｅｓ及びシールド電極Ｅａに接続される。

処理部４は、入力装置の全体的な動作を制御する回路であり、例えば記憶部５に格納されるプログラムの命令コードに従って処理を行う１以上のプロセッサ（ＣＰＵ、ＤＳＰなど）を含む。また処理部４は、特定の機能を果たすように構成された専用のハードウェア（ＡＳＩＣ、ＦＰＧＡなど）を含んでもよい。処理部４による処理は、プロセッサがプログラムの命令コードを実行することにより実現してもよいし、少なくとも一部を専用のハードウェアにより実現してもよい。

処理部４は、静電容量検出装置３から出力される検出結果の信号Ｄｓに基づいて、対象物９がセンサ部１に近接しているか否かの判定や、対象物９とセンサ部１との距離の算出、後述する開放状態及び短絡状態の判定などを行う。なお、後述する図４の変形例のように、センサ部１は複数の検出電極Ｅｓを備えていてもよく、静電容量検出装置３は複数の検出電極Ｅｓの各々について検出対象容量Ｃｒｇの検出を行ってもよい。この場合、処理部４は、各検出電極Ｅｓについて得られた検出結果の信号Ｄｓに基づいて、センサ部１の検出領域における対象物９の近接位置や、対象物９の大きさなどを算出してもよい。

記憶部５は、処理部４のプロセッサにおいて実行される命令コードを含んだプログラムや、処理部４において処理に使用されるデータ、処理の過程で一時的に保持されるデータなどを記憶する。記憶部５は、例えばＤＲＡＭやＳＲＡＭ、フラッシュメモリ、ハードディスクなど、１種類以上の記憶デバイスを用いて構成される。

インターフェース部６は、入力装置と他の装置（例えば入力装置を搭載する電子機器のホストコントローラなど）との間でデータをやり取りするための回路である。処理部４は、静電容量検出装置３の検出結果に基づいて得られた情報（対象物９の有無、対象物９の近接位置、対象物９との距離、対象物９の大きさなど）を、インターフェース部６によって図示しない上位装置に出力する。上位装置では、これらの情報を用いて、例えばポインティング操作やジェスチャ操作などを認識するユーザーインターフェースが構築される。

次に、静電容量検出装置３の構成について説明する。図２は、本実施形態に係る静電容量検出装置３の構成の一例を示す図である。図２に示す静電容量検出装置３は、第１キャパシタＣ１と、第２キャパシタＣ２と、第３キャパシタＣ３と、第１抵抗Ｒ１と、交流電圧出力回路３１と、第１減衰回路３２と、チャージアンプ３３と、第２減衰回路３４と、減算回路３５と、復調回路３６を有する。

第１キャパシタＣ１は、第１ノードＮ１と第２ノードＮ２との間の経路に設けられる。第１ノードＮ１は、ケーブル２を介して検出電極Ｅｓと接続される。第２ノードＮ２は、チャージアンプ３３に接続される。図２の例において、第２ノードＮ２と第１キャパシタＣ１との間の経路には第１抵抗Ｒ１が設けられる。

第２キャパシタＣ２は、第１ノードＮ１とグランドとの間の経路に設けられる。
第３キャパシタＣ３は、第３ノードＮ３と第１ノードＮ１との間の経路に設けられる。第３ノードＮ３は、ケーブル２を介してシールド電極Ｅａに接続される。

交流電圧出力回路３１は、第３ノードＮ３に第１交流電圧Ｖａｓを出力する。例えば交流電圧出力回路３１は、一定の振幅及び周波数を持つ正弦波の第１交流電圧Ｖａｓを出力する。

図２の例において、交流電圧出力回路３１は、直流電圧を出力する定電圧源３１１と、所定の周波数を持つ正弦波の発振信号を生成する発振器３１２と、演算増幅器ＯＰ２と、抵抗Ｒ３及びＲ４を含む。演算増幅器ＯＰ２の非反転入力端子には定電圧源３１１の直流電圧が印加され、演算増幅器ＯＰ２の反転入力端子には抵抗Ｒ３を介して発振器３１２の発振信号が入力される。演算増幅器ＯＰ２の出力端子と反転入力端子との間の経路には、抵抗Ｒ４が設けられる。演算増幅器ＯＰ２の出力端子は、第３ノードＮ３に接続される。演算増幅器ＯＰ２は、定電圧源３１１の直流電圧に応じた直流成分を持つ第１交流電圧Ｖａｓを出力端子から第３ノードＮ３に出力する。図２の例において、抵抗Ｒ４の抵抗値が調整可能であり、第１交流電圧Ｖａｓが所定の振幅を持つように抵抗Ｒ４の抵抗値が調整される。

第１減衰回路３２は、交流電圧出力回路３１が出力する第１交流電圧Ｖａｓの振幅を減衰させた第２交流電圧Ｖｄｒｖを出力する。第１減衰回路３２は、第１交流電圧Ｖａｓの振幅に対する第２交流電圧Ｖｄｒｖの振幅の比である減衰比Ｋを、対象物９が存在しない非検出状態において後述するチャージアンプ３３の検出信号Ｖｏの電圧振幅がゼロ付近となる比に保持する。

図２の例において、第１減衰回路３２は、直列に接続された第４キャパシタＣ４及び第５キャパシタＣ５と、第４キャパシタＣ４に対して並列に接続された抵抗Ｒ２を含む。交流電圧出力回路３１は、第４キャパシタＣ４と第５キャパシタＣ５との直列回路に第１交流電圧Ｖａｓを印加する。第４キャパシタＣ４の一方の端子が第３ノードＮ３に接続され、第４キャパシタＣ４の他方の端子が第５キャパシタＣ５を介してグランドに接続される。第１減衰回路３２は、第５キャパシタＣ５に生じる交流電圧を第２交流電圧Ｖｄｒｖとして出力する。第４キャパシタＣ４の静電容量及び第５キャパシタＣ５の静電容量は、対象物９が存在しない非検出状態においてチャージアンプ３３の検出信号Ｖｏの電圧振幅がゼロ付近となるようにそれぞれ設定された静電容量である。

図２の例において、第５キャパシタＣ５は静電容量値の調整が可能であり、対象物９が存在しない非検出状態においてチャージアンプ３３の検出信号Ｖｏの電圧振幅がゼロ付近となるように第５キャパシタＣ５の静電容量値が調整される。第５キャパシタＣ５は、ＩＣ内部の半導体チップ等に形成される部品でもよい。この場合、例えば第５キャパシタＣ５は、並列に接続された複数のキャパシタにより構成されており、レーザートリミング等で並列接続されるキャパシタの数を選択することにより静電容量値が調整される。また第５キャパシタＣ５は、素子値の調整が可能なディスクリート部品でもよい。

第４キャパシタＣ４と第５キャパシタＣ５とが接続される第５ノードＮ５は、抵抗Ｒ２を介して第３ノードＮ３と接続される。第５ノードＮ５が接続されるチャージアンプ３３の入力（後述する演算増幅器ＯＰ１の非反転入力端子）は抵抗Ｒ２の抵抗値に比べて十分に大きい入力インピーダンスを持つため、第５ノードＮ５の直流電位は第３ノードＮ３の直流電位と概ね等しくなる。図２の例において、抵抗Ｒ２の抵抗値は製造時に調整可能であり、この抵抗値を調整することによって第１交流電圧Ｖａｓに対する第２交流電圧Ｖｄｒｖの位相を調整することが可能である。

チャージアンプ３３は、第２ノードＮ２を介して第１キャパシタＣ１に電荷を供給するとともに、供給した電荷に応じた検出信号Ｖｏを出力する。チャージアンプ３３は、第２ノードＮ２に生じる電圧が第２交流電圧Ｖｄｒｖに近づくように第１キャパシタＣ１へ電荷を供給する。

図２の例において、チャージアンプ３３は、帰還回路３３１と、演算増幅器ＯＰ１とを有する。演算増幅器ＯＰ１は、第２ノードＮ２に接続される反転入力端子と第２交流電圧Ｖｄｒｖが印加される非反転入力端子との電圧差を増幅し、当該増幅した電圧差に応じた検出信号Ｖｏを第４ノードＮ４に出力する。帰還回路３３１は、第４ノードＮ４と第２ノードＮ２との間の経路に設けられる。図２の例において、帰還回路３３１は、第４ノードＮ４と第２ノードＮ２との間の経路に設けられた帰還キャパシタＣａｇと、帰還キャパシタＣａｇに対して並列に接続された帰還抵抗Ｒａｇとを含む。

図２の例において、帰還キャパシタＣａｇの静電容量値及び帰還抵抗Ｒａｇの抵抗値はそれぞれ調整可能である。これらの素子の値を調整することにより、第１交流電圧Ｖａｓ及び第２交流電圧Ｖｄｒｖと検出信号Ｖｏとの位相差や、検出対象容量Ｃｒｇの静電容量値に対する検出信号Ｖｏの振幅のゲインが調整される。帰還キャパシタＣａｇ及び帰還抵抗Ｒａｇは、レーザートリミング等によって素子値の調整が可能なＩＣ内部の部品でもよいし、素子値の調整が可能なディスクリート部品でもよい。

減算回路３５は、対象物９が存在しない非検出状態において演算増幅器ＯＰ１から検出信号Ｖｏとして出力される信号に相当する基準信号Ｖｓを検出信号Ｖｏから減算し、減算の結果を示す信号Ｖｍを出力する。例えば減算回路３５は全差動増幅器を含んでおり、減算結果の信号Ｖｍを差動信号として出力する。また減算回路３５は、後段の復調回路３６においてＡＤ変換に伴うエイリアシングを抑制するため、所定の周波数帯域より高域の周波数成分を減衰させるローパスフィルタとしての機能を備えていてもよい。

第２減衰回路３４は、第１交流電圧Ｖａｓの振幅を減衰させた交流電圧を基準信号Ｖｓとして出力する。例えば第２減衰回路３４は、第１交流電圧Ｖａｓの振幅に対する基準信号Ｖｓの振幅の比を調整可能であり、対象物９が存在しない非検出状態において減算回路３５が出力する信号Ｖｍの振幅がゼロ付近となるように当該比が調整される。

復調回路３６は、減算回路３５から出力される信号Ｖｍの交流成分であって、第１交流電圧Ｖａｓと同じ周波数を持つ交流成分の振幅に応じた信号Ｄｓを生成する。例えば復調回路３６は、減算回路３５から出力される信号Ｖｍをデジタル信号に変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器において変換されたデジタル信号に、第１交流電圧Ｖａｓと同じ周波数を持つ信号を乗算する乗算器と、乗算器による乗算結果の信号から交流成分を除去し、信号Ｄｓとして出力するローパスフィルタとを含む。後述するように、検出信号Ｖｏは検出対象容量Ｃｒｇに応じた振幅を持つため、第１交流電圧Ｖａｓと同じ周波数を持つ信号Ｖｍの振幅に応じた信号Ｄｓは、検出対象容量Ｃｒｇに応じた値を持つ。

静電容量検出装置３を構成する電子部品は、例えば図２に示すように、ケーブル２と接続される第１ノードＮ１及び第３ノードＮ３が設けられた回路基板７に実装される。第１キャパシタＣ１、第２キャパシタＣ２、第３キャパシタＣ３は、回路基板７にディスクリート部品として実装されてもよいし、回路基板７に実装されるＩＣの内部のキャパシタであってもよい。

次に、上述した構成を有する入力装置の動作を説明する。以下の説明では、キャパシタの符号（Ｃ１～Ｃ５）がその静電容量を表し、交流電圧の符号（Ｖａｓ、Ｖｄｒｖ、Ｖｏ）がその振幅を表すものとする。

（通常状態における動作）
抵抗Ｒ２の抵抗値、演算増幅器ＯＰ１の入力インピーダンスなどの影響による交流電圧の位相の変化を考慮しない場合、第５ノードＮ５に接続された各キャパシタに生じる交流電圧の位相は概ね等しいとみなせる。この場合、第５ノードＮ５に接続される各キャパシタの電荷の総和が保存されるものとすると、次の式が成立する。

式（１）において、「Ｃ０ｐ」は、演算増幅器ＯＰ１の非反転入力端子とグランドの間に形成される寄生的な容量成分Ｃ０ｐの静電容量を示す。式（１）から、第１減衰回路３２の減衰比Ｋは次の式で表される。

また、第１抵抗Ｒ１の抵抗値、帰還抵抗Ｒａｇの抵抗値、演算増幅器ＯＰ１の入力インピーダンスなどの影響による交流電圧の位相の変化を考慮しない場合、第１ノードＮ１に接続された各キャパシタに生じる交流電圧の位相は概ね等しいとみなせる。この場合、第１ノードＮ１に接続される各キャパシタの電荷の総和が保存されるものとすると、次の式が成立する。

式（３）において、「Ｖｒｘ」は、第１ノードＮ１の交流電圧Ｖｒｘの振幅を示す。式（３）から、第１ノードＮ１の交流電圧Ｖｒｘの振幅は次の式で表される。

式（４）に式（２－１）を適用すると、第１ノードＮ１の交流電圧Ｖｒｘの振幅は次の式で表される。

更に、第１抵抗Ｒ１の抵抗値や、帰還抵抗Ｒａｇの抵抗値、演算増幅器ＯＰ１の入力インピーダンスの影響による交流電圧の位相の変化を考慮しない場合、第２ノードＮ２に接続された各キャパシタに生じる交流電圧の位相は概ね等しいとみなせる。この場合、第２ノードＮ２に接続される各キャパシタの電荷の総和が保存されるものとすると、次の式が成立する。

式（６）において、「Ｃｐ」は、第１キャパシタＣ１から第１抵抗Ｒ１までの経路とグランドとの間に形成される寄生的な容量成分Ｃｐの静電容量を示し、「Ｃ０ｎ」は、演算増幅器ＯＰ１の反転入力端子とグランドの間に形成される寄生的な容量成分Ｃ０ｎの静電容量を示す。式（６）から、検出信号Ｖｏの電圧振幅は次の式で表される。

対象物９が存在しない非検出状態において、対象物９と検出電極Ｅｓとの間に形成される容量成分Ｃｒｇの静電容量はゼロになる。非検出状態における第１ノードＮ１の交流電圧Ｖｒｘの振幅「Ｖｒｘ０」は、式（５）における「Ｃｒｇ」をゼロにすることにより、次の式で表される。

対象物９が存在しない非検出状態において検出信号Ｖｏの電圧振幅がゼロ付近となるように第１減衰回路３２の減衰比Ｋが設定されているため、次の式が成立する。

対象物９が存在しない非検出状態では、式（９）に示すように、検出信号Ｖｏの電圧振幅がゼロ付近となる。対象物９が検出電極Ｅｓに近づいて容量成分Ｃｒｇの静電容量が大きくなると、第１ノードＮ１とグランドとの間の静電容量が大きくなるため、式（５）からも分かるように、第１ノードＮ１の交流電圧Ｖｒｘの振幅が小さくなる。交流電圧Ｖｒｘの振幅が小さくなると、式（７）から分かるように、検出信号Ｖｏの電圧振幅が大きくなる。交流電圧Ｖｒｘの振幅が小さくなることに伴って検出信号Ｖｏの電圧振幅が大きくなる場合、検出信号Ｖｏの位相は、第１交流電圧Ｖａｓの位相と概ね同じになる。

図３Ａは第１交流電圧Ｖａｓの波形の一例を示し、図３Ｂは検出信号Ｖｏの電圧波形の一例を示す。図３Ｂにおいて示すように、対象物９が存在しない非検出状態において容量成分Ｃｒｇの静電容量が略ゼロのとき、検出信号Ｖｏの電圧振幅はゼロ付近となる。対象物９の接近に伴って容量成分Ｃｒｇの静電容量が大きくなると、第１交流電圧Ｖａｓと略同じ位相を持った検出信号Ｖｏの電圧振幅が大きくなる。

減算回路３５では、検出信号Ｖｏから基準信号Ｖｓを減算した結果として信号Ｖｍが生成される。非検出状態において、検出信号Ｖｏと基準信号Ｖｓとが略等しくなるため信号Ｖｍの振幅はゼロ付近となり、検出信号Ｖｏの電圧振幅が大きくなるほど信号Ｖｍの振幅が大きくなる。復調回路３６では、第１交流電圧Ｖａｓと同じ周波数を持つ信号Ｖｍの交流成分の振幅に応じた信号Ｄｓが生成される。信号Ｄｓは、検出信号Ｖｏの電圧振幅に応じた値、すなわち、容量成分Ｃｒｇの静電容量に応じた値を持つ。処理部４では、信号Ｄｓが示す容量成分Ｃｒｇの静電容量に基づいて、対象物９がセンサ部１に近接しているか否かの判定や、対象物９とセンサ部１との距離の算出、開放状態及び短絡状態の判定などが行われる。

（開放状態における動作）
検出電極Ｅｓと第１ノードＮ１との間の経路及びシールド電極Ｅａと第３ノードＮ３との間の経路の少なくとも一方が電気的に切断された状態を、「開放状態」と呼ぶことにする。例えば、ケーブル２の配線の一方若しくは両方が切断された場合や、ケーブル２の端部などにおいて接触不良が生じた場合に開放状態となる。開放状態になると、検出電極Ｅｓとシールド電極Ｅａとの間に形成される寄生的な容量成分Ｃｒｓが第３キャパシタＣ３に対して並列に接続されなくなり、また、対象物９と検出電極Ｅｓとの間に形成される寄生的な容量成分Ｃｒｇが第２キャパシタＣ２に対して並列に接続されなくなる。

対象物９と検出電極Ｅｓとの間に形成される容量成分Ｃｒｇの静電容量が、検出電極Ｅｓとシールド電極Ｅａとの間に形成される容量成分Ｃｒｓの静電容量と比べて十分小さく、また、第１キャパシタＣ１～第３キャパシタＣ３の各静電容量と比べても十分小さいものとする。この場合、開放状態になることによる交流電圧Ｖｒｘの振幅の変化は、主として容量成分Ｃｒｓの静電容量がゼロへ変化することに起因して発生し、容量成分Ｃｒｇの静電容量の変化による影響は無視できる。そこで、容量成分Ｃｒｓの静電容量のみがゼロに変化するものとすると、第１ノードＮ１と第３ノードＮ３との間の静電容量が「Ｃ３＋Ｃｒｓ」から「Ｃ３」に減少することにより、第１ノードＮ１と第３ノードＮ３との間における交流電圧の振幅は大きくなる。第１ノードＮ１の交流電圧Ｖｒｘと第３ノードＮ３の交流電圧（第１交流電圧Ｖａｓ）は概ね同じ位相を持ち、第３ノードＮ３の交流電圧（第１交流電圧Ｖａｓ）の振幅が変化しないため、第１ノードＮ１と第３ノードＮ３との間における交流電圧の振幅が大きくなることは、第１ノードＮ１とグランドの間における交流電圧Ｖｒｘの振幅が小さくなることに相当する。すなわち、開放状態になった場合、第１ノードＮ１の交流電圧Ｖｒｘの振幅が小さくなる。

開放状態における第１ノードＮ１の交流電圧Ｖｒｘの振幅を「Ｖｒｘ＿ｏｐｎ」とすると、式（５）において容量成分Ｃｒｓ及びＣｒｇの静電容量をそれぞれゼロとすることにより、振幅「Ｖｒｘ＿ｏｐｎ」は以下の式で表される。

式（５）に示す交流電圧Ｖｒｘを「Ｃｒｓ」の関数とみなした場合、式（５）における分母の「Ｃｒｇ＋Ｃ２＋Ｃ１＋Ｃ３」が分子の「Ｋ・Ｃ１＋Ｃ３」に比べて大きいため、交流電圧Ｖｒｘを「Ｃｒｓ」で微分した導関数の符号は常に正となる。そのため、交流電圧Ｖｒｘの振幅は、「Ｃｒｓ」の値を減少させると単調に減少する。容量成分Ｃｒｇの静電容量が十分小さく無視できるものとすると、式（１０）に示す交流電圧Ｖｒｘの開放状態の振幅「Ｖｒｘ＿ｏｐｎ」は、式（５）に示す交流電圧Ｖｒｘにおいて「Ｃｒｓ」の値をゼロまで減少させたものと概ね等しいため、式（５）に示す通常状態の交流電圧Ｖｒｘの振幅に比べて小さくなる。従って、式（７）及び式（１０）の関係からも、開放状態になった場合に第１ノードＮ１の交流電圧Ｖｒｘの振幅が小さくなることが分かる。

開放状態における検出信号Ｖｏの電圧の振幅を「Ｖｏ＿ｏｐｎ」とすると、式（７）に式（１０）を適用することにより、振幅「Ｖｏ＿ｏｐｎ」は以下の式で表される。

式（１１）の「Ｖｒｘ＿ｏｐｎ」は式（７）の「Ｖｒｘ」より小さいため、開放状態における検出信号Ｖｏの電圧の振幅「Ｖｏ＿ｏｐｎ」は、通常状態の検出信号Ｖｏの振幅に比べて正側に大きくなる。すなわち、開放状態になった場合、第１交流電圧Ｖａｓと同じ位相を持つ検出信号Ｖｏの電圧の振幅が大きくなる。

図３Ｃは、開放状態における検出信号Ｖｏの電圧波形の一例を示す図である。図３Ｃの例において、検出信号Ｖｏの電圧の振幅は最大となっている。すなわち、検出信号Ｖｏの電圧波形は、正方向のピークが最大電圧に制限され、負方向のピークが最小電圧に制限されている。図３Ｃの例において、検出信号Ｖｏの電圧波形は台形波に近い波形となっている。また、開放状態における検出信号Ｖｏの電圧の位相は、図３Ａに示す第１交流電圧Ｖａｓの位相と概ね同じになっている。

（短絡状態における動作）
検出電極Ｅｓとシールド電極Ｅａとが短絡した状態を、「短絡状態」と呼ぶことにする。例えば、センサ部１において検出電極Ｅｓとシールド電極Ｅａとが接触した場合や、検出電極Ｅｓにつながる配線とシールド電極Ｅａにつながる配線とがケーブル２において接触した場合に短絡状態となる。短絡状態になると、第１ノードＮ１の交流電圧Ｖｒｘが第１交流電圧Ｖａｓと略等しくなる。式（５）から分かるように、第１交流電圧Ｖａｓの振幅は、通常状態における第１ノードＮ１の交流電圧Ｖｒｘの振幅より大きい。そのため、短絡状態になった場合は、開放状態になった場合とは逆に、第１ノードＮ１の交流電圧Ｖｒｘの振幅が大きくなる。

短絡状態における検出信号Ｖｏの電圧の振幅を「Ｖｏ＿ｓｈｔ」とすると、式（７）における「Ｖｒｘ」を「Ｖａｓ」に置き換えることにより、振幅「Ｖｏ＿ｓｈｔ」は以下の式で表される。

式（１２）の「Ｖａｓ」は式（５）の「Ｖｒｘ」より大きいため、開放状態における検出信号Ｖｏの電圧の振幅「Ｖｏ＿ｓｈｔ」は、通常状態の検出信号Ｖｏの振幅に比べて負側に大きくなる。すなわち、開放状態になった場合、第１交流電圧Ｖａｓと逆の位相を持つ検出信号Ｖｏの電圧の振幅が大きくなる。

図３Ｄは、短絡状態における検出信号Ｖｏの電圧波形の一例を示す図である。図３Ｄの例において、検出信号Ｖｏの電圧の振幅は最大となっている。すなわち、検出信号Ｖｏの電圧波形は、図３Ｃに示す開放状態の電圧波形と同様に、正方向のピークが最大電圧に制限され、負方向のピークが最小電圧に制限されている。しかしながら、短絡状態における検出信号Ｖｏの電圧の位相は、開放状態と比較して、第１交流電圧Ｖａｓに対する検出信号Ｖｏの電圧の位相が反転している。すなわち、短絡状態における検出信号Ｖｏの電圧の位相は、図３Ａに示す第１交流電圧Ｖａｓの位相に対して反転している。

（開放状態及び短絡状態の判定）
上述したように、第１ノードＮ１の交流電圧Ｖｒｘの振幅は、開放状態になると減少し、短絡状態になると増大する。一方、第２ノードＮ２の交流電圧の振幅は第２交流電圧Ｖｄｒｖの振幅と同じであり、開放状態や短絡状態になっても変化しない。そのため、第１ノードＮ１の交流電圧Ｖｒｘの振幅が「ΔＶｒｘ」だけ変化すると、第１キャパシタＣ１に生じる交流電圧の振幅（Ｖｒｘ－Ｖｄｒｖ）も「ΔＶｒｘ」だけ変化する。

第１ノードＮ１における交流電圧Ｖｒｘの振幅の変化「ΔＶｒｘ」に伴って第１キャパシタＣ１の電圧の変化「ΔＶｒｘ」が生じた場合、第１キャパシタＣ１における蓄積電荷の変化は、「Ｃ１・ΔＶｒｘ」である。開放状態になって振幅の変化「ΔＶｒｘ」が負になる場合と、短絡状態になって振幅の変化「ΔＶｒｘ」が正になる場合とで、第１キャパシタＣ１における蓄積電荷の変化「Ｃ１・ΔＶｒｘ」の符号は逆になる。検出信号Ｖｏは、チャージアンプ３３から第１キャパシタＣ１へ供給される電荷に応じた信号であるため、第１キャパシタＣ１における蓄積電荷の変化「Ｃ１・ΔＶｒｘ」の符号が逆である場合、検出信号Ｖｏの振幅も逆向きに変化する。

第１キャパシタＣ１における蓄積電荷の変化「Ｃ１・ΔＶｒｘ」に応じた検出信号Ｖｏの振幅の変化は、式（７）から「－（Ｃ１／Ｃａｇ）・ΔＶｒｘ」である。「ΔＶｒｘ」の符号が反転すると「－（Ｃ１／Ｃａｇ）・ΔＶｒｘ」の符号も反転する。「－（Ｃ１／Ｃａｇ）・ΔＶｒｘ」の符号が反転すると、検出信号Ｖｏの振幅が逆向きに変化する。開放状態となった場合は、「ΔＶｒｘ」の符号が負になるため、第１交流電圧Ｖａｓと同じ位相を持つ検出信号Ｖｏの振幅が増大する。短絡状態になった場合は、「ΔＶｒｘ」の符号が正になるため、第１交流電圧Ｖａｓと同じ位相を持つ検出信号Ｖｏの振幅が減少する（言い換えると、第１交流電圧Ｖａｓと逆の位相を持つ検出信号Ｖｏの振幅が増大する）。従って、検出信号Ｖｏの振幅が最大だと、開放状態または短絡状態と判定できる。更に、開放状態になったときと短絡状態になったときとで検出信号Ｖｏが逆向きに変化することに基づいて、開放状態及び短絡状態を判定することが可能となる。

また、本実施形態では、帰還キャパシタＣａｇの静電容量に対する第１キャパシタＣ１の静電容量の比（Ｃ１／Ｃａｇ）が大きくなると、交流電圧Ｖｒｘの振幅の変化「ΔＶｒｘ」に応じた検出信号Ｖｏの振幅の変化「－（Ｃ１／Ｃａｇ）・ΔＶｒｘ」が大きくなる。開放状態や短絡状態における交流電圧Ｖｒｘの振幅の変化「ΔＶｒｘ」が通常状態に比べて十分に大きい場合、静電容量の比（Ｃ１／Ｃａｇ）を適切に設定することにより、開放状態と短絡状態でのみ検出信号Ｖｏの振幅を最大化させることが可能である。例えば図３Ｃ及び図３Ｄに示すように、開放状態と短絡状態では検出信号Ｖｏの振幅を最大化させる一方、通常状態では図３Ｃのように検出信号Ｖｏの振幅を最大化させないようにすることができる。

このように、本実施形態では、開放状態及び短絡状態のそれぞれで検出信号Ｖｏの振幅を最大にするとともに、第１交流電圧Ｖａｓに対する検出信号Ｖｏの位相を開放状態と短絡状態とで反転させることができる。これにより、開放状態及び短絡状態のそれぞれで生成される復調回路３６の信号Ｄｓの値を、通常状態ではありえない大きい値若しくは小さい値とし、かつ、開放状態と短絡状態とで最大限に離れた値とすることができる。例えば、
信号Ｄｓの値を開放状態において最大値とし、短絡状態において最小値とすることができる。従って、信号Ｄｓを容量成分Ｃｒｇの静電容量として処理する処理部４は、信号Ｄｓの値に基づいて、開放状態及び短絡状態を判定することができる。例えば、処理部４は、信号Ｄｓの値が最大値と等しい場合若しくは上限のしきい値より大きい場合に開放状態と判定し、信号Ｄｓの値が最小値と等しい場合若しくは下限のしきい値より小さい場合に短絡状態と判定することができる。

（第２キャパシタＣ２の作用）
上述したように、対象物９が存在しない非検出状態では、検出信号Ｖｏの電圧の振幅がゼロ付近となるように第１減衰回路３２の減衰比Ｋが設定されている。検出信号Ｖｏの電圧の振幅がゼロ付近になったときの帰還キャパシタＣａｇの電圧は、第２交流電圧Ｖｄｒｖと概ね等しくなる。このとき第１キャパシタＣ１に生じる電圧の振幅は、容量成分Ｃｐ及びＣ０ｎの微小な静電容量を無視すると、次の式で表される。

式（１３）に示すように、第１キャパシタＣ１に生じる電圧の振幅（Ｖｒｘ０－Ｖｄｒｖ）は、第２交流電圧Ｖｄｒｖの振幅に一定の係数（Ｃａｇ／Ｃ１）を乗じた振幅と概ね等しくなる。

この非検出状態において、仮に、第２キャパシタＣ２の静電容量をゼロにしたとする（以下、「仮定状態」と呼ぶ場合がある。）。この仮定状態では、第２キャパシタＣ２に電荷が蓄積されなくなることから、第１ノードＮ１の交流電圧Ｖｒｘの振幅が大きくなる。仮定状態における交流電圧Ｖｒｘの振幅「Ｖｒｘ１」は、式（８）において「Ｃ２」をゼロにすることにより、次の式で表される。

「Ｖｒｘ１」は「Ｖｒｘ０」より大きいため、次の式が成立する。

この仮定状態では、第１キャパシタＣ１に生じる電圧の振幅が大きくなり、式（１３）の条件が満たされなくなるため、検出信号Ｖｏの電圧の振幅がゼロ付近から外れることになる。検出信号Ｖｏの電圧の振幅がゼロ付近から外れた場合に、この振幅をゼロに近づける方法（すなわち、式（１５）の不等号を等号に変える方法）として、第２交流電圧Ｖｄｒｖの振幅を大きくする方法と、第３キャパシタＣ３の静電容量を小さくする方法とがある。

第２交流電圧Ｖｄｒｖの振幅を大きくする方法を採用した場合、第２ノードＮ２の電圧の振幅が増大して第１ノードＮ１の交流電圧Ｖｒｘの振幅「Ｖｒｘ１」に近づき、第１キャパシタＣ１に生じる電圧振幅（Ｖｒｘ１－Ｖｄｒｖ）が小さくなる。第２交流電圧Ｖｄｒｖの振幅を大きくすることは、式（２－１）から分かるように、減衰比Ｋを１に近づけることと等価である。減衰比Ｋを１に近づけると、式（１４）から分かるように、第１ノードＮ１の交流電圧Ｖｒｘの振幅「Ｖｒｘ１」は第１交流電圧Ｖａｓの振幅に近づき、第２交流電圧Ｖｄｒｖの振幅も第１交流電圧Ｖａｓの振幅に近づく。そのため、式（１５）の左辺は小さくなる。他方、第２交流電圧Ｖｄｒｖの振幅を大きくすると、式（１５）の右辺は大きくなる。従って、第２交流電圧Ｖｄｒｖの振幅を大きくすることにより、式（１５）の不等号を等号に変えることが可能であり、検出信号Ｖｏの電圧の振幅をゼロ付近にすることができる。

しかしながら、第２ノードＮ２の交流電圧の振幅（Ｖｄｒｖ）が増大すると、短絡状態において第１ノードＮ１における交流電圧Ｖｒｘの振幅が第１交流電圧Ｖａｓと略等しい振幅まで増大したときに、この振幅の増大に伴う第１キャパシタＣ１の電圧振幅の変化（Ｖａｓ－Ｖｒｘ）が抑制される。第１キャパシタＣ１の電圧振幅の変化（Ｖａｓ－Ｖｒｘ１）が抑制されると、検出信号Ｖｏの電圧振幅の変化が抑制されるため、検出信号Ｖｏの電圧振幅の変化から短絡状態を判定し難くなる。

また、第２交流電圧Ｖｄｒｖの振幅を大きくする方法を採用した場合、第２ノードＮ２の電圧振幅（Ｖｄｒｖ）と第３ノードＮ３の電圧振幅（Ｖａｓ）との差が小さくなることから、第１ノードＮ１の電圧振幅（ｖｒｘ１）と第３ノードＮ３の電圧振幅（Ｖａｓ）との差も小さくなる。そのため、開放状態において第１ノードＮ１と第３ノードＮ３との間の静電容量が減少したときに、第１ノードＮ１と第３ノードＮ３との間における電圧の振幅の変化（電圧振幅の増大）が抑制され、第１ノードＮ１の電圧振幅の変化（電圧振幅の減少）が抑制される。このことは、式（１４）において減衰比Ｋが１に近づいた場合に、「Ｃｒｓ」の変化に対する「Ｖｒｘ１」の変化が小さくなることからも明らかである。第１ノードＮ１の電圧振幅（Ｖｒｘ１）の変化が抑制されると、第１キャパシタＣ１の電圧振幅の変化が抑制されて、検出信号Ｖｏの電圧振幅の変化が抑制されるため、検出信号Ｖｏの電圧振幅の変化から開放状態を判定し難くなる。

このように、第２交流電圧Ｖｄｒｖの振幅を大きくする方法を採用した場合、開放状態になった場合や短絡状態になった場合における検出信号Ｖｏの電圧振幅の変化が抑制されるため、開放状態及び短絡状態を検出信号Ｖｏの電圧振幅の変化から判定し難くなる。

他方、第３キャパシタＣ３の静電容量を小さくする方法を採用した場合は、式（１４）から分かるように、第１ノードＮ１の電圧振幅（Ｖｒｘ１）が小さくなる。第１ノードＮ１の電圧振幅（Ｖｒｘ１）が小さくなって第２ノードＮ２の電圧振幅（Ｖｄｒｖ）に近づくことにより、第１キャパシタＣ１に生じる電圧の振幅（Ｖｒｘ１－Ｖｄｒｖ）が小さくなるため、式（１５）の不等号を等号に変えることが可能となる。しかしながら、第３キャパシタＣ３の静電容量を小さくすると、静電容量検出装置３において検出電極Ｅｓから伝わる外来ノイズの影響を受け易くなり、ノイズ耐性が低下する。

従って、第１ノードＮ１とグランドとの間に適切な静電容量を持った第２キャパシタＣ２を設けることにより、第３キャパシタＣ３の静電容量を大きくして外来ノイズの影響を低減させつつ、短絡状態や開放状態が生じたときに検出信号Ｖｏの電圧振幅を大きく変化させることが可能となり、短絡状態及び開放状態を正確に判定し易くなる。

次に、本実施形態に係る入力装置の一変形例について、図４を参照して説明する。図４に示す入力装置において、センサ部１は、近接して配置された検出電極Ｅｓと検出電極Ｅｓからなるセット（以下、「検出電極セット」と記す場合がある。）を複数有する。複数の検出電極セット（図４の例では４組の電極セット）は、それぞれケーブル２を介して静電容量検出装置３に接続される。本変形例の入力装置は、図４に示す静電容量検出装置３の他に、図１に示す入力装置と同様の構成（処理部４、記憶部５、インターフェース部６）を備えてもよい。

図４に示す入力装置において、静電容量検出装置３は、図２に示す静電容量検出装置３の第１キャパシタＣ１、第２キャパシタＣ２、第３キャパシタＣ３及び第１抵抗Ｒ１からなるブロックと同様な構成を含んだ回路ブロック３０を複数有する。複数の回路ブロック３０（図４の例では４つの回路ブロック３０）は、それぞれケーブル２を介してセンサ部１の複数の検出電極セットに接続される。１つの検出電極セット（Ｅｓ、Ｅａ）と１つの回路ブロック３０（Ｃ１～Ｃ３、Ｒ１）との接続関係は、図２に示す静電容量検出装置３と同様である。

更に、図４の変形例において、静電容量検出装置３は、複数の回路ブロック３０から選択した１つの回路ブロック３０をチャージアンプ３３の入力（第２ノードＮ２）に接続するスイッチ回路３７を有する。図４の例において、スイッチ回路３７は、複数の回路ブロック３０に対応した複数のスイッチＳＡと、複数の回路ブロック３０に対応した複数のスイッチＳＢを含む。１つのスイッチＳＡは、当該１つのスイッチＳＡに対応した１つの回路ブロック３０に含まれる第１抵抗Ｒ１と第２ノードＮ２との間の経路に設けられる。１つのスイッチＳＢは、当該１つのスイッチＳＢに対応した１つの回路ブロック３０に含まれる第１抵抗Ｒ１と第１キャパシタＣ１とを接続する中間ノードと第３ノードＮ３との間の経路に設けられる。

スイッチ回路３７は、複数のスイッチＳＡのうち１つのスイッチＳＡのみをオン状態とし、他のスイッチＳＡをオフ状態にする。また、スイッチ回路３７は、オン状態の１つのスイッチＳＡと同じ回路ブロック３０に接続される１つのスイッチＳＢをオフ状態とし、他のスイッチＳＢをオン状態とする。これにより、オン状態のスイッチＳＡに接続される回路ブロック３０のみが、チャージアンプ３３の入力（第２ノードＮ２）に接続され、この回路ブロック３０とケーブル２を介して接続される検出電極セットでのみ静電容量の検出が行われる。また、チャージアンプ３３の入力（第２ノードＮ２）に接続されない他の回路ブロック３０では、スイッチＳＢがオン状態となることにより、当該他の回路ブロック３０における第１ノードＮ１の電圧振幅（Ｖｒｘ）と第３ノードＮ３の電圧振幅（Ｖａｓ）とが概ね等しくなる。これにより、当該他の回路ブロック３０とこれに接続される検出電極セットにおいて、第１ノードＮ１と第３ノードＮ３との間に接続されるキャパシタ（Ｃ３、Ｃｒｓ）の蓄積電荷が変化し難くなるため、ノイズの発生を抑制できる。図４に示す静電容量検出装置３の他の構成は、図２に示す静電容量検出装置３と同様である。

本変形例の入力装置においても、既に説明した入力装置と同様に、複数の検出電極セットの各々並びに複数のケーブル２の各々について、チャージアンプ３３の検出信号Ｖｏに基づいて開放状態及び短絡状態を判定することが可能である。

（まとめ）
本実施形態によれば、第１ノードＮ１における交流電圧Ｖｒｘの振幅の変化が、開放状態になったときと短絡状態になったときとで逆になる。交流電圧Ｖｒｘの振幅の変化が逆になると、交流電圧Ｖｒｘの振幅の変化に伴って第１キャパシタＣ１の電圧振幅が変化したときの第１キャパシタＣ１における蓄積電荷の変化の符号（正負）が逆になる。これにより、開放状態になったときと短絡状態になったときとで、検出信号Ｖｏが逆向きに変化する。従って、開放状態になったときと短絡状態になったときとで検出信号Ｖｏが逆向きに変化することに基づいて、開放状態及び短絡状態を判定することが可能となる。

本実施形態によれば、対象物９が存在しない非検出状態において、検出信号Ｖｏの電圧の振幅がゼロ付近となる。また、対象物９と検出電極Ｅｓとの間の検出対象容量Ｃｒｇが大きくなるほど、検出信号Ｖｏの電圧の振幅が大きくなる。そのため、検出対象容量Ｃｒｇの変化に応じて検出信号Ｖｏの電圧が変化する範囲が広くなり、検出対象容量Ｃｒｇの検出感度を高め易くなる。

本実施形態によれば、第１ノードＮ１とグランドとの間に適切な静電容量を持った第２キャパシタＣ２を設けることにより、第２キャパシタＣ２を設けない場合と比べて、第３キャパシタＣ３の静電容量を大きくして外来ノイズの影響を低減できるとともに、短絡状態や開放状態が生じたときに検出信号Ｖｏの電圧振幅を大きく変化させることが可能となり、これらの状態を正確に判定し易くなる。

本実施形態によれば、開放状態において検出信号Ｖｏの電圧の振幅が最大となる。また、短絡状態において検出信号Ｖｏの電圧の振幅が最大になるとともに、開放状態と比較して第１交流電圧Ｖａｓに対する検出信号Ｖｏの電圧の位相が反転する。そのため、検出信号Ｖｏの電圧の振幅と、第１交流電圧Ｖａｓに対する検出信号Ｖｏの電圧の位相とに基づいて、開放状態及び短絡状態をより正確に判定することが可能となる。

本実施形態によれば、第４キャパシタＣ４と第５キャパシタＣ５との直列回路に第１交流電圧Ｖａｓが印加され、第１交流電圧Ｖａｓに応じた第２交流電圧Ｖｄｒｖが第５キャパシタＣ５において生じるため、第１減衰回路３２として抵抗による減衰器を用いる場合に比べて、第２交流電圧Ｖｄｒｖのノイズを低減できる。

本実施形態によれば、対象物９が存在しない非検出状態において演算増幅器ＯＰ１から検出信号Ｖｏとして出力される信号に相当する基準信号Ｖｓが、検出信号Ｖｏから減算される。この減算の結果として得られる信号Ｖｍは、検出対象容量Ｃｒｇに応じた振幅を持ち、非検出状態において微小になる。そのため、検出対象容量Ｃｒｇの変化に対応する検出信号Ｖｏのダイナミックレンジをより大きくすることができ、検出対象容量Ｃｒｇの検出感度を向上できる。

本実施形態によれば、減算回路３５において検出信号Ｖｏから減算される基準信号Ｖｓが、第２減衰回路３４において第１交流電圧Ｖａｓを減衰させた電圧であるため、検出信号Ｖｏに含まれるノイズ成分と基準信号Ｖｓに含まれるノイズ成分との相関性が高い。これにより、減算回路３５の減算結果として得られる信号Ｖｍのノイズ成分を減少させることができる。

本実施形態によれば、帰還キャパシタＣａｇと第１抵抗Ｒ１と演算増幅器ＯＰ１とによりローパスフィルタが構成されるため、検出電極Ｅｓを介して入力されるノイズを減衰させることができ、検出精度の低下を抑制できる。

なお、本発明の入力装置は、指等の操作による情報を入力するユーザーインターフェース装置に限定されない。すなわち、本発明の入力装置は、人体に限定されない種々の物体と検出電極との間の静電容量を検出する装置に広く適用可能である。

１…センサ部、２…ケーブル、３…静電容量検出装置、４…処理部、５…記憶部、６…インターフェース部、７…回路基板、９…対象物、３０…回路ブロック、３１…交流電圧出力回路、３２…第１減衰回路、３３…チャージアンプ、３３１…帰還回路、３４…第２減衰回路、３５…減算回路、３６…復調回路、３７…スイッチ回路、Ｃ１…第１キャパシタ、Ｃ２…第２キャパシタ、Ｃ３…第３キャパシタ、Ｃ４…第４キャパシタ、Ｃ５…第５キャパシタ、ＯＰ１，ＯＰ２…演算増幅器、Ｅｓ…検出電極、Ｅａ…シールド電極、ＳＡ，ＳＢ…スイッチ、Ｒａｇ…帰還抵抗、Ｃａｇ…帰還キャパシタ、Ｒ１…第１抵抗、Ｃｒｇ…容量成分（検出対象容量）、Ｃｒｓ，Ｃｓｇ，Ｃ０ｎ，Ｃ０ｐ，Ｃｐ…容量成分、Ｖａｓ…第１交流電圧、Ｖｄｒｖ…第２交流電圧、Ｖｒｘ…交流電圧、Ｖｏ…検出信号、Ｎ１…第１ノード、Ｎ２…第２ノード、Ｎ３…第３ノード、Ｎ４…第４ノード、Ｎ５…第５ノード、Ｋ…減衰比

Claims (11)

1. 対象物と検出電極との間の静電容量を検出する静電容量検出装置であって、
   前記検出電極に接続される第１ノードと第２ノードとの間の経路に設けられた第１キャパシタと、
   前記第１ノードとグランドとの間の経路に設けられた第２キャパシタと、
   前記検出電極に近接して配置されたシールド電極に接続される第３ノードと前記第１ノードとの間の経路に設けられた第３キャパシタと、
   前記第３ノードに第１交流電圧を出力する交流電圧出力回路と、
   前記第１交流電圧の振幅を減衰させた第２交流電圧を出力する第１減衰回路と、
   前記第２ノードを介して前記第１キャパシタに電荷を供給するとともに、供給した前記電荷に応じた検出信号を出力するチャージアンプとを有し、
   前記チャージアンプは、前記第２ノードに生じる電圧が前記第２交流電圧に近づくように前記第１キャパシタへ前記電荷を供給する、
   静電容量検出装置。
2. 前記チャージアンプは、前記検出信号が出力される第４ノードと前記第２ノードとの間の経路に設けられた帰還キャパシタを含み、
   前記帰還キャパシタから前記第２ノードを介して前記第１キャパシタに前記電荷が供給され、
   前記第１減衰回路は、前記第１交流電圧の振幅に対する前記第２交流電圧の振幅の比である減衰比を、前記対象物が存在しない非検出状態において前記検出信号の電圧の振幅がゼロ付近となる比に保持する、
   請求項１に記載の静電容量検出装置。
3. 前記検出電極と前記第１ノードとの間の経路及び前記シールド電極と前記第３ノードとの間の経路の少なくとも一方が電気的に切断された開放状態において、前記検出信号の電圧の振幅が最大となり、
   前記検出電極と前記シールド電極とが短絡した短絡状態において、前記検出信号の電圧の振幅が最大になるとともに、前記開放状態と比較して、前記第１交流電圧に対する前記検出信号の電圧の位相が反転する、
   請求項２に記載の静電容量検出装置。
4. 前記第１減衰回路は、第４キャパシタと第５キャパシタとの直列回路を含み、
   前記交流電圧出力回路は、前記直列回路の両端に前記第１交流電圧を印加し、
   前記第１減衰回路は、前記第５キャパシタの両端に生じる交流電圧を前記第２交流電圧として出力する、
   請求項２又は請求項３に記載の静電容量検出装置。
5. 前記第４キャパシタの静電容量及び前記第５キャパシタの静電容量は、前記非検出状態において前記検出信号の電圧の振幅がゼロ付近となるようにそれぞれ設定された静電容量である、
   請求項４に記載の静電容量検出装置。
6. 前記第５キャパシタは、静電容量値の調整が可能であり、前記非検出状態において前記検出信号の電圧の振幅がゼロ付近になるように当該静電容量値が調整される、
   請求項５に記載の静電容量検出装置。
7. 前記チャージアンプは、
   前記第２ノードに接続される反転入力端子と前記第２交流電圧が印加される非反転入力端子との電圧差を増幅し、当該増幅した電圧差に応じた前記検出信号を第４ノードに出力する演算増幅器と、
   前記第４ノードと前記第２ノードとの間の経路に設けられた帰還回路とを含み、
   前記対象物が存在しない非検出状態において前記演算増幅器から前記検出信号として出力される信号に相当する基準信号を前記検出信号から減算する減算回路を有する、
   請求項１～請求項６のいずれか一項に記載の静電容量検出装置。
8. 前記第１交流電圧の振幅を減衰させた交流電圧を前記基準信号として出力する第２減衰回路を有する、
   請求項７に記載の静電容量検出装置。
9. 前記第２ノードと前記第１キャパシタとの間の経路に設けられた第１抵抗を有し、
   前記帰還回路は、
   前記第４ノードと前記第２ノードとの間の経路に設けられた帰還キャパシタと、
   前記帰還キャパシタに対して並列に接続された帰還抵抗とを含む、
   請求項７又は請求項８に記載の静電容量検出装置。
10. 前記第１ノード及び前記第２ノードが設けられた回路基板を有し、
    前記第１キャパシタ、前記第２キャパシタ及び前記第３キャパシタが前記回路基板に実装される、
    請求項１～請求項９のいずれか一項に記載の静電容量検出装置。
11. 対象物の近接に応じた情報を入力する入力装置であって、
    前記対象物の近接に応じて前記対象物との間の静電容量が変化する検出電極と、
    前記検出電極に近接して配置されたシールド電極と、
    前記対象物と前記検出電極との間の静電容量を検出する請求項１～請求項１０のいずれか一項に記載の静電容量検出装置とを有する、
    入力装置。
    

Images